KR20110055978A - 스택 패키지 - Google Patents

스택 패키지 Download PDF

Info

Publication number
KR20110055978A
KR20110055978A KR1020090112627A KR20090112627A KR20110055978A KR 20110055978 A KR20110055978 A KR 20110055978A KR 1020090112627 A KR1020090112627 A KR 1020090112627A KR 20090112627 A KR20090112627 A KR 20090112627A KR 20110055978 A KR20110055978 A KR 20110055978A
Authority
KR
South Korea
Prior art keywords
semiconductor chips
bonding
substrate
pads
semiconductor chip
Prior art date
Application number
KR1020090112627A
Other languages
English (en)
Inventor
배진호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090112627A priority Critical patent/KR20110055978A/ko
Publication of KR20110055978A publication Critical patent/KR20110055978A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

스택 패키지가 개시되어 있다. 개시된 스택 패키지는, 접속 패드들이 형성된 기판과, 상기 기판 상에 스택되며 가장자리를 따라 본딩 패드가 형성된 적어도 2개 이상의 원형 반도체 칩들과, 상기 기판의 상기 접속 패드들과 상기 반도체 칩들의 상기 본딩 패드들을 전기적으로 연결하는 본딩 와이어들을 포함하며, 상기 반도체 칩들은 상기 본딩 패드들이 노출되도록 서로 어긋나게 스택된 것을 특징으로 한다. 본 발명에 따르면, 원형의 반도체 칩들이 본딩 패드가 노출되도록 서로 어긋나게 스택되어 반도체 칩들간 간격을 증가시키지 않아도 본딩 와이어 연결을 위한 높이가 충분히 확보되므로 본딩 와이어로 인한 패키지 높이 상승이 방지되고, 고가의 스페이서 테이프를 사용하지 않아도 되므로 제조 비용이 절감된다. 또한, 사각형의 반도체 칩들을 어긋나게 스택하는 경우에 비하여 더 많은 수의 반도체 칩 스택이 가능하므로 향상된 실장 밀도를 갖는 경박단소한 새로운 형태의 패키지 제작이 가능하다.

Description

스택 패키지{STACK PACKAGE}
본 발명은 스택 패키지에 관한 것으로, 보다 상세하게는 실장 밀도를 향상시키기에 적합한 경박단소한 새로운 형태의 스택 패키지에 관한 것이다.
집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되어 왔다. 최근에 들어서는 전기/전자 제품의 소형화와 더불어 고성능화가 요구됨에 따라 스택(stack)에 대한 다양한 기술들이 개발되고 있다.
반도체 산업에서 말하는 "스택"이란 적어도 2개 이상의 칩 또는 패키지를 수직으로 쌓아 올리는 것으로서, 이러한 스택 기술을 이용하면 메모리 소자의 경우 반도체 집적 공정에서 구현 가능한 메모리 용량보다 2배 이상의 메모리 용량을 갖는 제품을 구현할 수 있다. 또한, 스택 패키지는 메모리 용량 증대는 물론 실장 밀도 및 실장 면적 사용의 효율성 측면에서 잇점을 갖기 때문에 스택 패키지에 대한 연구 및 개발이 가속화되고 있는 실정이다.
도 1은 종래 기술에 따른 스택 패키지를 도시한 단면도이다.
도 1을 참조하면, 스택 패키지는 적어도 2개 이상의 반도체 칩(110)들이 기 판(120) 상에 접착부재(114)를 매개로 스택되고, 각 반도체 칩(110)의 본딩 패드(112)와 기판(120)의 접속 패드(122)가 본딩 와이어(116)를 통해 전기적으로 연결된다.
그리고, 기판(120) 상부면을 포함한 반도체 칩(110)들은 봉지제(190)에 의해 밀봉되고, 기판(120) 하부면에 형성된 볼랜드(124)에는 솔더볼(170)이 장착된다.
이와 같은 구조의 스택 패키지에서는 반도체 칩(110)을 탑재하는 과정에서 복수의 본딩 와이어(116)가 반도체 칩(110)에 의해 손상되지 않고, 또한 반도체 칩(110)과 단락되지 않도록 하기 위해서 상, 하 반도체 칩(110)들간에 충분한 간격이 요구된다. 이에 따라, 패키지 높이를 감소시키기 어렵고, 실장 밀도를 향상시키기 어려운 문제가 있다.
한편, 상, 하 반도체 칩(110)들간 간격을 늘리기 위해서 접착부재(114)로서 기존의 접착제에 스페이서(spacer)가 들어가 있는 스페이서 접착제가 사용되는데, 스페이서 접착제는 기존의 접착제에 비해 2배 이상 비싸기 때문에 패키지 제조 비용이 증가되는 원인이 되고 있다.
본 발명은, 실장 밀도를 향상시키기에 적합한 경박단소한 새로운 형태의 스택 패키지를 제공하는데, 그 목적이 있다.
본 발명의 일 특징에 따른 스택 패키지는, 접속 패드들이 형성된 기판과, 상기 기판 상에 스택되며 가장자리를 따라 본딩 패드가 형성된 적어도 2개 이상의 원형 반도체 칩들과, 상기 기판의 상기 접속 패드들과 상기 반도체 칩들의 상기 본딩 패드들을 전기적으로 연결하는 본딩 와이어들을 포함하며, 상기 반도체 칩들은 상기 본딩 패드들이 노출되도록 서로 어긋나게 스택된 것을 특징으로 한다.
상기 본딩 패드는, 상기 반도체 칩 가장자리의 일부분에 형성되는 것을 특징으로 한다.
상기 반도체 칩들은, 상기 노출된 본딩 패드들이 원형으로 배치되도록 서로 어긋나게 스택된 것을 특징으로 한다.
상기 접속 패드들은, 상기 스택된 반도체 칩들의 상기 본딩 패드들과 대응하도록 형성된 것을 특징으로 한다.
상기 접속 패드들은, 상기 스택된 반도체 칩들 외측의 상기 기판 상면에 상기 본딩 패드들과 대응하여 원형으로 형성된 것을 특징으로 한다.
상기 기판과 상기 반도체 칩 사이, 상기 반도체 칩들 사이에 접착 부재가 개재되는 것을 특징으로 한다.
상기 접착 부재는 테이프 또는 수지 타입의 접착제인 것을 특징으로 한다.
본 발명에 따르면, 원형의 반도체 칩들이 본딩 패드가 노출되도록 서로 어긋나게 스택되어 반도체 칩들간 간격을 증가시키지 않아도 본딩 와이어 연결을 위한 높이가 충분히 확보된다. 따라서, 본딩 와이어로 인한 패키지 높이 상승이 방지되고, 고가의 스페이서 테이프를 사용하지 않아도 되므로 제조 비용이 절감된다. 또한, 사각형의 반도체 칩들을 어긋나게 스택하는 경우에 비하여 더 많은 수의 반도체 칩 스택이 가능하므로 향상된 실장 밀도를 갖는 경박단소한 새로운 형태의 패키지 제작이 가능하다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 스택 패키지를 도시한 평면도이고, 도 3은 도 2를 측면에서 본 도면이다.
도 2 및 도 3을 참조하면, 본 발명의 실시예에 따른 스택 패키지(200)는 기판(210), 제 1 내지 제 4 반도체 칩(220, 230, 240, 250) 및 본딩 와이어(260)를 포함한다.
그 외에, 봉지부(270) 및 외부접속단자(280)를 더 포함할 수도 있다.
기판(210)은 플레이트 형상을 갖는다. 플레이트 형상을 갖는 기판(210)은 상면, 하면 및 측면을 갖는다.
기판(210)의 상면에는 접속 패드(211)가 형성되고, 하면에는 볼랜드(212)가 형성된다.
제 1 내지 제 4 반도체 칩(220, 230, 240, 250)은 원형 형상을 갖는다. 원형 형상을 갖는 제 1 내지 제 4 반도체 칩(220, 230, 240, 250)은 상면, 하면 및 측면을 갖는다.
제 1 반도체 칩(220)의 상면에는 가장자리를 따라서 제 1 본딩 패드(221)들이 형성된다. 이와 유사하게, 제 2 내지 제 4 반도체 칩(230, 240, 250)의 상면에는 가장자리를 따라서 제 2 내지 제 4 본딩 패드(231, 241, 251)이 형성된다.
예컨데, 제 1 본딩 패드(221)는 제 1 반도체 칩(220)의 상면 가장자리 일부분에 형성될 수 있고, 제 2 내지 제 4 본딩 패드(231, 241, 251)는 각각 제 2 내지 제 4 반도체 칩(230, 240, 250)의 상면 가장자리 일부분에 형성될 수 있다.
제 1 내지 제 4 반도체 칩(220, 230, 240, 250)은 서로 동일한 크기를 갖는 것이 바람직하지만, 다른 크기를 가질 수도 있다.
제 1 내지 제 4 반도체 칩(220, 230, 240, 250)은 접착부재(300)를 매개로 기판(210) 상에 스택된다.
접착부재(300)는 테이프 또는 수지 타입의 접착제로 형성될 수 있다.
제 1 내지 제 4 반도체 칩(220, 230, 240, 250)은 제 1 내지 제 4 본딩 패드(221, 231, 241, 251)가 노출되도록 서로 어긋나게 스택된다.
예컨데, 제 1 내지 제 4 반도체 칩(220, 230, 240, 250)은 제 1 내지 제 4 본딩 패드(221, 231, 241, 251)가 원형으로 노출되도록 반시계 방향으로 순차적으 로 어긋나게 스택될 수 있다.
즉, 제 2 반도체 칩(230)은 제 1 본딩 패드(221)가 노출되도록 제 1 반도체 칩(220)과 반시계 방향(A1)으로 어긋난 상태로 스택되고, 제 3 반도체 칩(240)은 제 2 본딩 패드(231)가 노출되도록 제 2 반도체 칩(230)과 반시계 방향(A2)으로 어긋난 상태로 스택된다. 또한, 제 4 반도체 칩(250)은 제 3 본딩 패드(241)가 노출되도록 제 3 반도체 칩(240)과 반시계 방향(A3)으로 어긋난 상태로 스택된다.
그리고, 도시하지 않았지만 제 4 반도체 칩(250) 상에는 제 4 본딩 패드(251)가 노출되도록 제 4 반도체 칩(250)과 반시계 방향으로 어긋나게 제 5 반도체 칩(미도시)이 더 스택될 수도 있다.
제 5 반도체 칩 상면에는 가장자리를 따라서 제 5 본딩 패드(미도시)가 형성된다. 제 5 본딩 패드는 제 1 반도체 칩(220)의 제 1 본딩 패드(221)와 오버랩될 수 있다.
이때, 제 1 반도체 칩(220)과 제 5 반도체 칩간 간격은 와이어 본딩에 필요한 높이보다 크기 때문에 제 5 반도체 칩의 제 5 본딩 패드와 제 1 반도체 칩(220)의 제 1 본딩 패드(221)가 오버랩되더라도, 본딩 와이어 손상 및 패키지 높이 증가 등의 이슈가 발생되지 않는다.
도시하지 않았지만, 이와는 다르게 제 1 내지 제 4 반도체 칩(220, 230, 240, 250)은 시계 방향으로 순차적으로 어긋나게 스택될 수 도 있다.
한편, 제 1 내지 제 4 반도체 칩(220, 230, 240, 250)은 비순차적으로 어긋나게 스택될 수도 있다. 예컨데, 제 2 반도체 칩(230)은 제 1 반도체 칩(220)에 대 하여 6시 방향으로 어긋나게 스택되고, 제 3 반도체 칩(240)은 제 1 반도체 칩(220)에 대하여 9시 방향으로 어긋나게 스택되고, 제 4 반도체 칩(250)은 제 1 반도체 칩(220)에 대하여 3시 방향으로 어긋나게 스택될 수 있다.
접속 패드(211)는 스택된 제 1 내지 제 4 반도체 칩(220, 230, 240, 250) 외측의 기판(210) 상면에 제 1 내지 제 4 본딩 패드(221, 231, 241, 251)와 대응하도록 형성된다.
예컨데, 접속 패드(211)는 스택된 제 1 내지 제 4 반도체 칩(220, 230, 240, 250) 외측의 기판(210) 상면에 제 1 내지 제 4 본딩 패드(221, 231, 241, 251)와 대응하여 원형으로 형성될 수 있다.
본딩 와이어(260)는 기판(210)의 접속 패드(211)와 제 1 내지 제 4 반도체 칩(220, 230, 240, 250)의 제 1 내지 제 4 본딩 패드(221, 231, 241, 251)를 전기적으로 연결한다.
이때, 제 1 내지 제 3 반도체 칩(220, 230, 240)의 제 1 내지 제 3 본딩 패드(221, 231, 241)가 상부 반도체 칩에 의해 덮이지 않고 외부에 노출된 상태이므로, 본딩 외이어(260)로 인한 패키지 높이 상승은 유발되지 않는다.
그리고, 제 1 내지 제 4 반도체 칩(22, 230, 240, 250)을 포함한 기판(210) 상부면은 봉지부(270)에 의해 밀봉되고, 기판(210) 하면의 볼랜드(212)에는 솔더볼과 같은 외부접속단자(280)가 장착된다.
이상에서 상세하게 설명한 바에 의하면, 원형의 반도체 칩들이 본딩 패드가 노출되도록 서로 어긋나게 스택되어 반도체 칩들간 간격을 증가시키지 않아도 본딩 와이어 연결을 위한 높이가 충분히 확보되므로, 본딩 와이어로 인한 패키지 높이 상승이 방지되고, 고가의 스페이서 테이프를 사용하지 않아도 되므로 제조 비용이 절감된다. 또한, 사각형의 반도체 칩들을 어긋나게 스택하는 경우에 비하여 더 많은 수의 반도체 칩 스택이 가능하므로 향상된 실장 밀도를 갖는 경박단소한 새로운 형태의 패키지 제작이 가능하다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래 기술에 따른 스택 패키지를 도시한 단면도이다.
도 2는 본 발명의 실시예에 따른 스택 패키지를 도시한 평면도이다.
도 3은 도 2를 측면에서 바라본 도면이다.
<도면의 주요부분에 대한 설명>
210 : 기판
220, 230, 240, 250: 제 1 내지 제 4 반도체 칩
221, 231, 241, 251 : 제 1 내지 제 4 본딩 패드
260 : 본딩 와이어
270 : 봉지부
280 : 외부접속단자

Claims (7)

  1. 접속 패드들이 형성된 기판;
    상기 기판 상에 스택되며 가장자리를 따라 본딩 패드가 형성된 적어도 2개 이상의 원형 반도체 칩들; 및
    상기 기판의 상기 접속 패드들과 상기 반도체 칩들의 상기 본딩 패드들을 전기적으로 연결하는 본딩 와이어들;
    을 포함하며,
    상기 반도체 칩들은 상기 본딩 패드들이 노출되도록 서로 어긋나게 스택된 것을 특징으로 하는 스택 패키지.
  2. 제 1항에 있어서,
    상기 본딩 패드는, 상기 반도체 칩 가장자리의 일부분에 형성되는 것을 특징으로 하는 스택 패키지.
  3. 제 1항에 있어서,
    상기 반도체 칩들은, 상기 노출된 본딩 패드들이 원형으로 배치되도록 서로 어긋나게 스택된 것을 특징으로 하는 스택 패키지.
  4. 제 1항에 있어서,
    상기 접속 패드들은, 상기 스택된 반도체 칩들의 상기 본딩 패드들과 대응하도록 형성된 것을 특징으로 하는 스택 패키지.
  5. 제 4항에 있어서,
    상기 접속 패드들은, 상기 스택된 반도체 칩들 외측의 상기 기판 상면에 상기 본딩 패드들과 대응하여 원형으로 형성된 것을 특징으로 하는 스택 패키지.
  6. 제 1항에 있어서,
    상기 기판과 상기 반도체 칩 사이, 상기 반도체 칩들 사이에 접착 부재가 개재되는 것을 특징으로 하는 스택 패키지.
  7. 제 6에 있어서,
    상기 접착 부재는 테이프 또는 수지 타입의 접착제인 것을 특징으로 하는 스택 패키지.
KR1020090112627A 2009-11-20 2009-11-20 스택 패키지 KR20110055978A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090112627A KR20110055978A (ko) 2009-11-20 2009-11-20 스택 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090112627A KR20110055978A (ko) 2009-11-20 2009-11-20 스택 패키지

Publications (1)

Publication Number Publication Date
KR20110055978A true KR20110055978A (ko) 2011-05-26

Family

ID=44364621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090112627A KR20110055978A (ko) 2009-11-20 2009-11-20 스택 패키지

Country Status (1)

Country Link
KR (1) KR20110055978A (ko)

Similar Documents

Publication Publication Date Title
KR101906269B1 (ko) 반도체 패키지 및 그 제조 방법
US7732901B2 (en) Integrated circuit package system with isloated leads
US8492889B2 (en) Semiconductor package
KR101219484B1 (ko) 반도체 칩 모듈 및 이를 갖는 반도체 패키지 및 패키지 모듈
KR20110124064A (ko) 적층형 반도체 패키지
US20070085184A1 (en) Stacked die packaging system
KR101219086B1 (ko) 패키지 모듈
KR100743649B1 (ko) 멀티 칩 패키지
US8723334B2 (en) Semiconductor device including semiconductor package
KR101450758B1 (ko) 집적회로 패키지
KR20110055978A (ko) 스택 패키지
KR100826976B1 (ko) 플래나 스택 패키지
KR20100122270A (ko) 반도체 패키지
KR20120093580A (ko) 반도체 패키지
KR101019705B1 (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
KR100650770B1 (ko) 플립 칩 더블 다이 패키지
KR101195460B1 (ko) 적층 반도체 패키지
KR101096457B1 (ko) 멀티 패키지
KR20080101209A (ko) 적층 반도체 패키지
KR20020052593A (ko) 반도체패키지
KR20070088058A (ko) 멀티 칩 패키지
KR20080074662A (ko) 스택 패키지
KR20080114034A (ko) 적층 반도체 패키지
KR20090011966A (ko) 스택 패키지 및 그의 제조 방법
KR20100096911A (ko) 반도체 패키지 및 이를 이용한 임베디드 패키지 및 이를 이용한 스택 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid