KR20110050458A - 광전 변환 장치의 제조 방법, 광전 변환 장치 및 광전 변환 장치의 제조 시스템 - Google Patents

광전 변환 장치의 제조 방법, 광전 변환 장치 및 광전 변환 장치의 제조 시스템 Download PDF

Info

Publication number
KR20110050458A
KR20110050458A KR1020117003949A KR20117003949A KR20110050458A KR 20110050458 A KR20110050458 A KR 20110050458A KR 1020117003949 A KR1020117003949 A KR 1020117003949A KR 20117003949 A KR20117003949 A KR 20117003949A KR 20110050458 A KR20110050458 A KR 20110050458A
Authority
KR
South Korea
Prior art keywords
photoelectric conversion
type semiconductor
layer
semiconductor layer
conversion unit
Prior art date
Application number
KR1020117003949A
Other languages
English (en)
Other versions
KR101280036B1 (ko
Inventor
신이치 아사히나
히로토 우치다
신 아사리
마사노리 하시모토
데츠시 후지나가
다다마사 고바야시
마사후미 와카이
겐이치 이마키타
요시노부 우에
가즈야 사이토
규죠 나카무라
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Priority claimed from PCT/JP2009/004232 external-priority patent/WO2010023948A1/ja
Publication of KR20110050458A publication Critical patent/KR20110050458A/ko
Application granted granted Critical
Publication of KR101280036B1 publication Critical patent/KR101280036B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/077—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells the devices comprising monocrystalline or polycrystalline materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L31/1824—Special manufacturing methods for microcrystalline Si, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

이 광전 변환 장치의 제조 방법은, 제1 광전 변환 유닛(3)을 구성하는 제1 p형 반도체층(31), 제1 i형 반도체층(32) 및 제1 n형 반도체층(33)과, 제2 광전 변환 유닛(4)을 구성하는 제2 p형 반도체층(41)을 각각 다른 감압실 내에서 연속하여 형성하고, 상기 제2 p형 반도체층(41)을 대기 분위기에 폭로시키며, 상기 대기 분위기에 폭로된 상기 제2 광전 변환 유닛(4)의 상기 p형 반도체층(41) 상에, 상기 제2 광전 변환 유닛을 구성하는 제2 i형 반도체층(42) 및 제2 n형 반도체층(43)을 같은 감압실 내에서 형성한다.

Description

광전 변환 장치의 제조 방법, 광전 변환 장치 및 광전 변환 장치의 제조 시스템{Photoelectric conversion device manufacturing method, photoelectric conversion device, and photoelectric conversion device manufacturing system}
본 발명은, 광전 변환 장치의 제조 방법, 광전 변환 장치 및 광전 변환 장치의 제조 시스템에 관한 것으로, 자세하게는 2개의 광전 변환 유닛이 적층하여 구성된 탠덤형의 광전 변환 장치의 성능을 향상시키는 기술에 관한 것이다.
본원은, 2008년 8월 29일에 출원된 특원 2008-222818호 및 2009년 4월 22일에 국제출원된 PCT/JP2009/057976호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
최근, 광전 변환 장치는, 태양 전지 또는 광센서 등에 일반적으로 이용되고 있고, 특히 태양 전지에서는, 에너지의 효율적인 이용 관점에서 널리 보급을 시작하고 있다. 특히, 단결정 실리콘을 이용한 광전 변환 장치는, 단위면적당 에너지 변환 효율이 뛰어나다.
그러나, 한편으로 단결정 실리콘을 이용한 광전 변환 장치는, 단결정 실리콘 잉곳을 슬라이스한 실리콘 웨이퍼를 이용하기 때문에, 잉곳의 제조에 대량의 에너지가 소비되어 제조 비용이 높다.
예를 들면, 옥외 등에 설치되는 대면적의 광전 변환 장치를 실리콘 단결정을 이용하여 제조하면, 현재로는 상당히 비용이 든다.
그래서, 보다 저렴하게 제조 가능한 아몰퍼스(비정질) 실리콘 박막(이하, 「a-Si박막」이라고도 표기함)을 이용한 광전 변환 장치가 저비용인 광전 변환 장치로서 보급되어 있다.
그런데, 이 아몰퍼스(비정질) 실리콘 박막을 이용한 광전 변환 장치의 변환 효율은, 단결정 실리콘 또는 다결정 실리콘 등을 이용한 결정형의 광전 변환 장치의 변환 효율에 비해 낮다.
그래서, 광전 변환 장치의 변환 효율을 향상시키는 구조로서, 2개의 광전 변환 유닛이 적층된 탠덤형의 구조가 제안되어 있다.
예를 들면, 도 15에 도시된 바와 같은 탠덤형의 광전 변환 장치(100)가 알려져 있다.
이 광전 변환 장치(100)에서는, 투명 도전막(102)이 배치된 절연성의 투명 기판(101)이 이용되어 있다.
투명 도전막(102) 상에는, p형 반도체층(131), i형 실리콘층(비정질 실리콘층)(132) 및 n형 반도체층(133)을 순차적으로 적층하여 얻어진 pin형의 제1 광전 변환 유닛(103)이 형성되어 있다.
제1 광전 변환 유닛(103) 상에는, p형 반도체층(141), i형 실리콘층(마이크로 크리스탈을 포함하는 결정질 실리콘층, 이하, 결정질 실리콘층)(142) 및 n형 반도체층(143)을 순차적으로 적층하여 얻어진 pin형의 제2 광전 변환 유닛(104)이 형성되어 있다.
또, 제2 광전 변환 유닛(104) 상에는 이면 전극(105)이 형성되어 있다.
이러한 탠덤형의 광전 변환 장치를 제조하는 방법으로서는, 예를 들어 특허문헌 1에 개시된 제조 방법이 알려져 있다.
이 제조 방법에서는, 비정질형의 광전 변환 유닛(제1 광전 변환 유닛)을 구성하는 p형 반도체층, i형의 비정질 실리콘계 광전 변환층 및 n형 반도체층을 형성하는 플라즈마 CVD 반응실은 각각 다르다.
또한, 이 제조 방법에서는, 결정질형의 광전 변환 유닛(제2 광전 변환 유닛)을 구성하는 p형 반도체층, i형의 결정질 실리콘계 광전 변환층 및 n형 반도체층은 같은 플라즈마 CVD 반응실에서 형성된다.
이 탠덤형의 광전 변환 장치(100)는, 도 16a에 도시된 바와 같이, 우선, 투명 도전막(102)이 성막된 절연성 투명 기판(101)을 준비한다.
다음에, 도 16b에 도시된 바와 같이, 절연성 투명 기판(101) 상에 성막된 투명 도전막(102) 상에 p형 반도체층(131), i형 실리콘층(비정질 실리콘층)(132) 및 n형 반도체층(133)을 형성하는 플라즈마 CVD 반응실은 각각 다르다.
이에 따라, 순차적으로 적층된 pin형의 제1 광전 변환 유닛(103)이 절연성 투명 기판(101) 상에 형성된다.
이어서, 광전 변환 유닛(103)의 n형 반도체층(133)을 대기 중에 노출시키고 플라즈마 CVD 반응실로 이동한 후, 도 16c에 도시된 바와 같이, 대기 중에 노출된 제1 광전 변환 유닛(103)의 n형 반도체층(133) 상에 p형 반도체층(141), i형 실리콘층(결정질 실리콘층)(142) 및 n형 반도체층(143)이 같은 플라즈마 CVD 반응실 내에서 형성된다.
이에 따라, 순차적으로 적층된 pin형의 제2 광전 변환 유닛(104)이 형성된다.
그리고, 제2 광전 변환 유닛(104)의 n형 반도체층(143) 상에 이면 전극(105)을 형성함으로써, 도 15에 도시된 바와 같은 광전 변환 장치(100)를 얻을 수 있다.
상기 구성으로 이루어진 탠덤형의 광전 변환 장치(100)는, 크게 나누어 이하의 2개의 제조 시스템에 의해 제조할 수 있다.
우선, 제1 제조 시스템에서는, 우선, 챔버라고 불리는 성막 반응실이 복수 직선형상(선형)으로 연결하여 배치된 이른바 인라인형의 제1 성막 장치를 이용하여 제1 광전 변환 유닛(103)을 형성한다.
제1 광전 변환 유닛(103)을 구성하는 각 층은, 제1 성막 장치에서의 다른 성막 반응실에서 형성된다.
제1 광전 변환 유닛(103)이 형성된 후, 이른바 배치형의 제2 성막 장치를 이용하여 제2 광전 변환 유닛(104)을 형성한다.
제2 광전 변환 유닛(104)을 구성하는 각 층은, 제2 성막 장치에서의 하나의 성막 반응실에서 형성된다.
구체적으로는, 예를 들면 도 17에 도시된 바와 같이, 제1 제조 시스템은, 로드실(L: Lord)(161), p층 성막 반응실(162), i층 성막 반응실(163), n층 성막 반응실(164) 및 언로드실(UL: Unlord)(166)이 연속하여 직선형상으로 배치된 제1 성막 장치와, 로드·언로드실(L/UL)(171) 및 pin층 성막 반응실(172)이 배치된 제2 성막 장치를 포함한다.
이 제1 제조 시스템에서는, 처음에 기판이 로드실(L: Lord)(161)에 반입 또한 배치되고, 그 내부의 압력이 감압된다.
이어서, 감압 분위기가 유지된 채로, p층 성막 반응실(162)에서 제1 광전 변환 유닛(103)의 p형 반도체층(131)이 형성되고, i층 성막 반응실(163)에서 i형 실리콘층(비정질 실리콘층)(132)이 형성되며, n층 성막 반응실(164)에서 n형 반도체층(133)이 형성된다.
제1 광전 변환 유닛(103)이 형성된 기판은, 언로드실(UL: Unlord)(166)로 반출된다. 언로드실(UL: Unlord)(166)에서는, 감압 분위기가 대기 분위기로 되돌려지고, 기판은 언로드실(UL: Unlord)(166)로부터 반출된다.
이와 같이 제1 성막 장치에서 처리된 기판은, 대기로 노출되어 제2 성막 장치로 반송된다.
제1 광전 변환 유닛(103)이 형성된 기판은, 로드·언로드실(L/UL)(171)로 반입되면서 배치되고, 그 내부의 압력이 감압된다.
로드·언로드실(L/UL)(171)은, 기판이 반입된 후에 내부 압력을 감압하거나, 기판을 반출할 때에 감압 분위기를 대기 분위기로 되돌리거나 한다.
이 로드·언로드실(L/UL)(171)을 개재하여, 기판은 pin층 성막 반응실(172)로 반입된다. 제1 광전 변환 유닛(103)의 n형 반도체층(133) 상에, 제2 광전 변환 유닛(104)의 p형 반도체층(141), i형 실리콘층(결정질 실리콘층)(142) 및 n형 반도체층(143)이 같은 반응실 내, 즉 pin층 성막 반응실(172) 내에서 순차적으로 형성된다.
이 제1 제조 시스템의 도 17에 도시된 G지점에서는, 도 16a에 도시된 바와 같이, 투명 도전막(102)이 성막된 절연성 투명 기판(101)이 준비된다.
또한, 도 17에 도시된 H지점에서는, 도 16b에 도시된 바와 같이, 절연성 투명 기판(101) 상에 성막된 투명 도전막(102) 상에, 제1 광전 변환 유닛(103)이 설치된 광전 변환 장치의 제1 중간품(100a)이 형성된다.
그리고, 도 17에 도시된 I지점에서, 도 16c에 도시된 바와 같이, 제1 광전 변환 유닛(103) 상에, 제2 광전 변환 유닛(104)이 설치된 광전 변환 장치의 제2 중간품(100b)이 형성된다.
도 17에서, 인라인형의 제1 성막 장치는, 2개의 기판을 동시에 처리하도록 구성되어 있다. i층 성막 반응실(163)은 4개의 반응실(163a~163d)에 의해 구성되어 있다.
또한, 도 17에서, 배치형의 제2 성막 장치는, 6개의 기판을 동시에 처리하도록 구성되어 있다.
한편, 제2 제조 시스템에서는, 도 17에 도시된 동일한 제1 성막 장치를 이용하여 제1 광전 변환 유닛(103)이 형성된다.
제1 광전 변환 유닛(103)이 형성된 후, 제2 광전 변환 유닛(104)의 각 층을 형성하기 위한 전용의 성막 반응실을 복수 이용하여 제2 광전 변환 유닛(104)을 형성하는, 이른바 매엽형의 제2 성막 장치를 이용하여 제2 광전 변환 유닛(104)을 형성한다.
구체적으로는, 예를 들면 도 18에 도시된 바와 같이, 제2 제조 시스템은, 도 17과 같은 구성을 가지는 제1 성막 장치와, 로드·언로드실(L/UL)(173), p층 성막 반응실(174), i층 성막 반응실(175), n층 성막 반응실(176) 및 중간실(177)이 배치된 제2 성막 장치를 포함한다.
이 제2 제조 시스템에서는, 상술한 바와 같이 제1 제조 시스템과 같이 제1 성막 장치에 의해 기판 상에 제1 광전 변환 유닛(103)이 형성되고, 이 기판은 언로드실(UL: Unlord)(166)로부터 반출된다.
이와 같이 제1 성막 장치에서 처리된 기판은, 대기에 노출되어 제2 성막 장치로 반송된다.
제1 광전 변환 유닛(103)이 형성된 기판은, 로드·언로드실(L/UL)(173)에 반입되면서 배치되고, 그 내부의 압력이 감압된다.
로드·언로드실(L/UL)(173)은, 기판이 반입된 후에 내부 압력을 감압하거나, 기판을 반출할 때에 감압 분위기를 대기 분위기로 되돌리거나 한다.
이 로드·언로드실(L/UL)(173)을 개재하여, 기판은 중간실(177)에 반입된다. 또한, 중간실(177)과 p층 성막 반응실(174)의 사이, 중간실(177)과 i층 성막 반응실(175)의 사이, 중간실(177)과 n층 성막 반응실(176)의 사이가 반송된다.
p층 성막 반응실(174)에서는, 제2 광전 변환 유닛(104)의 p형 반도체층(141)이 제1 광전 변환 유닛(103)의 n형 반도체층(133) 상에 형성된다.
i층 성막 반응실(175)에서는, i형 실리콘층(결정질 실리콘층)(142)이 형성된다.
n층 성막 반응실(176)에서는, n형 반도체층(143)이 형성된다.
이와 같이 반응실(174, 175, 176) 각각에서는, p형 반도체층(141), i형 실리콘층(142) 및 n형 반도체층(143) 중에서 하나의 층이 1장의 기판에 형성된다.
또한, 중간실(177)에 설치된 반송 장치(도시생략)는, p형 반도체층(141), i형 실리콘층(142) 및 n형 반도체층(143)을 적층하기 위해, 반응실(174, 175, 176) 각각으로 기판을 반송하거나, 반응실(174, 175, 176) 각각으로부터 기판을 반출하거나 한다.
이 제2 제조 시스템의 도 18에 도시된 J지점에서는, 도 16a에 도시된 바와 같이, 투명 도전막(102)이 성막된 절연성 투명 기판(101)이 준비된다.
또한, 도 18에 도시된 K지점에서는, 도 16b에 도시된 바와 같이, 절연성 투명 기판(101) 상에 성막된 투명 도전막(102) 상에, 제1 광전 변환 유닛(103)이 설치된 광전 변환 장치의 제1 중간품(100a)이 형성된다.
그리고, 도 18에 도시된 L지점에서, 도 16c에 도시된 바와 같이, 제1 광전 변환 유닛(103) 상에, 제2 광전 변환 유닛(104)이 설치된 광전 변환 장치의 제2 중간품(100b)이 형성된다.
도 18에서, 인라인형의 제1 성막 장치는, 각 반응실에서 2개의 기판을 동시에 처리하도록 구성되어 있다. i층 성막 반응실(163)은 4개의 반응실(163a~163d)에 의해 구성되어 있다.
또한, 도 18에서, 매엽형의 제2 성막 장치에서의 i층 성막 반응실(175)은, 5개의 반응실(175a~175e)에 의해 구성되어 있다. 따라서, 제2 성막 장치는, 성막 시간이 긴 i층을 동시에 5개의 기판에 성막함으로써 택트 타임을 단축하고 있다.
또, 도 18에는, p층, i층, n층 각각을 개별의 챔버(173~176)에서 성막하는 예가 나타나 있는데, 개별의 챔버(173~176) 각각에 있어서 p층, i층, n층을 연속하여 성막하는 방식을 채용해도 된다.
매엽식의 성막 장치에서는, 설치 면적이 커져 i층 성막 반응실의 수를 늘릴 수 없는 경우가 있었다. 이 경우, 각각의 반응실에서 p, i, n층을 성막함으로써, 실질적으로 i층 성막 반응실의 수를 늘릴 수 있다.
이러한 제조 방법에서는, 비정질 광전 변환층인 i층은 2000~3000Å의 막두께를 가지고, 전용의 반응실에서 생산 가능하다. 또한, p, i, n층마다 전용의 반응실을 이용하기 때문에, p층 불순물의 i층으로의 확산 또는 잔류 불순물의 p, n층으로의 혼입에 기인하는 접합의 혼란이 발생하지 않고 pin접합 구조에 있어서 양호한 불순물 프로파일을 얻을 수 있다.
한편, 결정질 광전 변환층인 i층의 막두께는, 15000~25000Å로 비정질 광전 변환층에 비해 1자리수 두꺼운 막두께가 요구되기 때문에, 생산성을 올리기 위해 배치식 또는 매엽식의 반응실 내에 복수장의 기판을 나열하여 동시 처리하는 것이 유리하다.
그러나, 이 결정질 광전 변환층의 p, i, n층을 같은 반응실 내에서 성막하는 경우에는, 같은 반응실 내에서 처리하기 때문에, p층 불순물의 i층으로의 확산 또는 잔류 불순물의 p, n층으로의 혼입에 기인하는 접합의 혼란이 발생하는 것이 문제가 된다.
잔류 불순물의 p, n층으로의 혼입이란, 같은 챔버 내에서 p층용 불순물(도펀트) 가스, n층용 불순물(도펀트) 가스 양쪽을 사용하는 것에 기인하여, 챔버 내에 잔류한 불순물(도펀트) 가스의 성분이 다른 층으로 혼입하는 것을 가리킨다.
예를 들면, 같은 챔버에서 기판 상에 n층을 형성한 후에, 다음 기판 상에 p층을 형성하는 경우, n층의 불순물이 잔류하여 다음 기판의 p층으로 혼입할 우려가 있다.
특허문헌 1: 특허 제3589581호 공보
본 발명은 상기 사정을 감안하여 이루어진 것으로, 투명 도전막 부착된 절연성 투명 기판 상에 pin형의 제1 광전 변환 유닛 및 제2 광전 변환 유닛이 순서대로 적층되고, 적어도 제2 광전 변환 유닛을 구성하는 i층이 결정질의 실리콘계 박막을 포함하는 광전 변환 장치에 있어서, 제2 광전 변환 유닛을 구성하는 p층으로의 n층 불순물의 확산, i층으로의 p층 불순물의 과잉 확산, 제2 광전 변환 유닛을 구성하는 i층으로의 n층 불순물의 확산, 또는 n층 잔류 불순물의 p-i접합면으로의 혼입에 기인하는 접합의 혼란이 없고, 양호한 발전 성능을 가지는 광전 변환 장치의 제조 방법을 제공하는 것을 제1 목적으로 한다.
또한, 본 발명은, 양호한 발전 성능을 가지는 광전 변환 장치를 제공하는 것을 제2 목적으로 한다.
또, 제2 광전 변환 유닛을 구성하는 p층으로의 n층 불순물의 확산, i층으로의 p층 불순물의 과잉 확산, 제2 광전 변환 유닛을 구성하는 i층으로의 n층 불순물의 확산, 또는 n층 잔류 불순물의 p-i접합면으로의 혼입에 기인하는 접합의 혼란이 없고, 양호한 발전 성능을 가지는 광전 변환 장치를 제작할 수 있는 제조 시스템을 제공하는 것을 제3 목적으로 한다.
본 발명의 제1 태양의 광전 변환 장치의 제조 방법은, 제1 광전 변환 유닛을 구성하는 제1 p형 반도체층, 제1 i형 반도체층 및 제1 n형 반도체층과, 제2 광전 변환 유닛을 구성하는 제2 p형 반도체층을 각각 다른 감압실 내에서 연속하여 형성하고, 상기 제2 p형 반도체층을 대기 분위기(공기 분위기)에 폭로시키며, 상기 대기 분위기에 폭로된 상기 제2 p형 반도체층 상에, 상기 제2 광전 변환 유닛을 구성하는 제2 i형 반도체층 및 제2 n형 반도체층을 같은 감압실 내에서 형성한다.
본 발명의 제1 태양의 광전 변환 장치의 제조 방법에서는, 상기 제2 i형 반도체층을 형성하기 전에, 상기 대기 분위기에 폭로된 상기 제2 p형 반도체층을 수소 라디칼을 포함하는 플라즈마에 노출하는 것이 바람직하다.
본 발명의 제1 태양의 광전 변환 장치의 제조 방법에서는, 상기 제2 p형 반도체층을 상기 수소 라디칼을 포함하는 상기 플라즈마에 노출할 때에는, 수소 가스를 이용하는 것이 바람직하다.
본 발명의 제1 태양의 광전 변환 장치의 제조 방법에서는, 상기 제2 i형 반도체층을 형성하기 전에, 상기 제2 p형 반도체층에 혼입되는 도펀트 가스가 존재한 분위기에서 상기 제2 p형 반도체층을 수소 라디칼을 포함하는 플라즈마에 노출하는 것이 바람직하다.
본 발명의 제1 태양의 광전 변환 장치의 제조 방법에서는, 상기 제1 n형 반도체층으로서 결정질의 실리콘계 박막을 형성하는 것이 바람직하다.
본 발명의 제1 태양의 광전 변환 장치의 제조 방법에서는, 상기 제2 i형 반도체층 및 상기 제2 n형 반도체층을 형성한 후에, 제3 p형 반도체층을 형성하는 것이 바람직하다.
본 발명의 제2 태양의 광전 변환 장치는, 상기 광전 변환 장치의 제조 방법에 의해 형성되어 있다.
본 발명의 제3 태양의 광전 변환 장치의 제조 시스템은, 제1 광전 변환 유닛을 구성하는 제1 p형 반도체층, 제1 i형 반도체층 및 제1 n형 반도체층과, 제2 광전 변환 유닛을 구성하는 제2 p형 반도체층을 각각 형성하고, 감압 분위기를 유지하도록 접속된 복수의 플라즈마 CVD 반응실을 포함하는 제1 성막 장치; 상기 제2 p형 반도체층이 형성된 상기 기판을 대기 분위기(공기 분위기)에 반출하는 반출 장치; 상기 대기 분위기에 반출된 상기 기판을 수용하고, 상기 제2 광전 변환 유닛을 구성하는 제2 i형 반도체층 및 제2 n형 반도체층을 감압 분위기에서 형성하는 플라즈마 CVD 반응실을 포함하는 제2 성막 장치;를 포함한다.
본 발명의 제3 태양의 광전 변환 장치의 제조 시스템에서는, 상기 제2 성막 장치는, 상기 제2 i형 반도체층을 형성하기 전에, 상기 대기 분위기에 폭로된 상기 제2 p형 반도체층을 수소 라디칼을 포함하는 플라즈마에 노출하는 것이 바람직하다.
본 발명의 제3 태양의 광전 변환 장치의 제조 시스템에서는, 상기 제2 성막 장치는, 수소 가스를 도입하는 가스 도입부를 가지고, 상기 가스 도입부에 의해 도입된 상기 수소 가스를 이용하여, 상기 제2 p형 반도체층은 상기 수소 라디칼을 포함하는 상기 플라즈마에 노출되는 것이 바람직하다.
본 발명의 제3 태양의 광전 변환 장치의 제조 시스템에서는, 상기 제2 i형 반도체층 및 상기 제2 n형 반도체층을 형성하는 상기 플라즈마 CVD 반응실 내에서, 상기 제2 p형 반도체층은 상기 수소 라디칼을 포함하는 상기 플라즈마에 노출되는 것이 바람직하다.
본 발명의 제3 태양의 광전 변환 장치의 제조 시스템에서는, 상기 제2 i형 반도체층을 형성하기 전에, 상기 제2 p형 반도체층에 혼입되는 도펀트 가스가 존재한 분위기에서 상기 제2 p형 반도체층을 수소 라디칼을 포함하는 플라즈마에 노출하는 것이 바람직하다.
본 발명의 제3 태양의 광전 변환 장치의 제조 시스템에서는, 상기 제1 성막 장치는, 상기 제1 n형 반도체층으로서 결정질의 실리콘계 박막을 형성하는 것이 바람직하다.
본 발명의 제3 태양의 광전 변환 장치의 제조 시스템에서는, 상기 제2 i형 반도체층 및 상기 제2 n형 반도체층을 형성한 후에, 제3 p형 반도체층을 형성하는 것이 바람직하다.
본 발명의 광전 변환 장치의 제조 방법에 의하면, 제1 광전 변환 유닛의 제1 p형 반도체층, 제1 i형 반도체층, 제1 n형 반도체층 또는 제2 광전 변환 유닛의 제2 i형 반도체층이 형성되는 플라즈마 CVD 반응실과, 제2 광전 변환 유닛의 제2 p형 반도체층이 형성되는 플라즈마 CVD 반응실이 다르므로, 제2 광전 변환 유닛을 구성하는 제2 p형 반도체층으로의 n형 불순물의 확산, 제2 i형 반도체층으로의 p형 불순물의 과잉 확산을 억제할 수 있다. 또한, 제2 p형 반도체층을 형성한 후, 바로 제2 i형 반도체층을 형성하지 않으므로, p-i접합의 제어가 용이하게 된다.
또한, 제2 광전 변환 유닛의 p형 반도체층이 대기 분위기에 노출됨으로써, p형 반도체층의 표면에 OH가 붙거나, p층 표면의 일부가 산화되거나 함으로써 결정 핵이 발생하고, 결정질의 실리콘계 박막으로 이루어진 제2 광전 변환 유닛의 i형 반도체층의 결정화율이 올라간다.
또한, 본 발명의 광전 변환 장치에 의하면, 상기 광전 변환 장치의 제조 방법에 의해 형성되므로, pin접합 구조에 있어서 양호한 불순물 프로파일을 얻을 수 있다. 따라서, 접합의 혼란이 없고 박막 광전 변환 장치로서 양호한 성능을 얻을 수 있다.
또, 본 발명의 광전 변환 장치의 제조 시스템에 의하면, 제1 광전 변환 유닛의 제1 p형 반도체층, 제1 i형 반도체층 및 제1 n형 반도체층과 제2 광전 변환 유닛의 제2 p형 반도체층은 제1 성막 장치에서 성막되고, 또한 제2 광전 변환 유닛의 제2 i형 반도체층 및 제2 n형 반도체층은 제2 성막 장치에서 성막된다. 이에 따라, 제2 광전 변환 유닛을 구성하는 제2 p형 반도체층으로의 n형 불순물의 확산, 제2 i형 반도체층으로의 p형 불순물의 과잉 확산을 억제할 수 있다. 또한, 제2 p형 반도체층을 형성한 후, 바로 제2 i형 반도체층을 형성하지 않으므로, p-i접합의 제어가 용이하게 된다. 따라서, 양호한 성능을 가지는 광전 변환 장치를 제조할 수 있다.
도 1a는, 본 발명에 관한 광전 변환 장치의 제조 방법을 설명하는 단면도.
도 1b는, 본 발명에 관한 광전 변환 장치의 제조 방법을 설명하는 단면도.
도 1c는, 본 발명에 관한 광전 변환 장치의 제조 방법을 설명하는 단면도.
도 2는, 본 발명에 관한 광전 변환 장치의 층 구성의 일례를 도시하는 단면도.
도 3은, 본 발명에 관한 광전 변환 장치를 제조하는 제1 제조 시스템을 도시하는 개략도.
도 4는, 본 발명에 관한 광전 변환 장치를 제조하는 제2 제조 시스템을 도시하는 개략도.
도 5는, 실험예 1 내지 실험예 6의 광전 변환 장치에 대해, 전류 밀도와 전압의 관계를 도시하는 도면.
도 6은, 실험예 1 내지 실험예 6의 광전 변환 장치에 대해, p층의 대기 노출 시간(폭로시간)과 광전 변환 효율의 관계를 도시하는 도면.
도 7은, 실험예 1 내지 실험예 6의 광전 변환 장치에 대해, p층의 대기 노출 시간과 합선 전류의 관계를 도시하는 도면.
도 8은, 실험예 1 내지 실험예 6의 광전 변환 장치에 대해, p층의 대기 노출 시간과 개방 전압의 관계를 도시하는 도면.
도 9는, 실험예 1 내지 실험예 6의 광전 변환 장치에 대해, p층의 대기 노출 시간과 곡선 인자의 관계를 도시하는 도면.
도 10은, 실험예 7 내지 실험예 11의 광전 변환 장치에 대해, 전류 밀도와 전압의 관계를 도시하는 도면.
도 11은, 실험예 7 내지 실험예 11의 광전 변환 장치에 대해, p층의 대기 노출 시간과 광전 변환 효율의 관계를 도시하는 도면.
도 12는, 실험예 7 내지 실험예 11의 광전 변환 장치에 대해, p층의 대기 노출 시간과 합선 전류의 관계를 도시하는 도면.
도 13은, 실험예 7 내지 실험예 11의 광전 변환 장치에 대해, p층의 대기 노출 시간과 개방 전압의 관계를 도시하는 도면.
도 14는, 실험예 7 내지 실험예 11의 광전 변환 장치에 대해, p층의 대기 노출 시간과 곡선 인자의 관계를 도시하는 도면.
도 15는, 종래의 광전 변환 장치의 일례를 도시하는 단면도.
도 16a는, 종래의 광전 변환 장치의 제조 방법을 설명하는 단면도.
도 16b는, 종래의 광전 변환 장치의 제조 방법을 설명하는 단면도.
도 16c는, 종래의 광전 변환 장치의 제조 방법을 설명하는 단면도.
도 17은, 종래의 광전 변환 장치를 제조하는 제조 시스템의 일례를 도시하는 개략도.
도 18은, 종래의 광전 변환 장치를 제조하는 제조 시스템의 일례를 도시하는 개략도.
이하에서는, 본 발명에 관한 광전 변환 장치의 제조 방법의 실시형태를 도면에 기초하여 설명한다.
이하의 실시형태에서는, 아몰퍼스 실리콘형의 광전 변환 장치인 제1 광전 변환 유닛과, 미결정 실리콘형의 광전 변환 장치인 제2 광전 변환 유닛이 적층하여 구성된 탠덤형의 광전 변환 장치에 대해 설명한다.
도 1a 내지 도 1c는 본 발명인 광전 변환 장치의 제조 방법을 설명하는 단면도이고, 도 2는 이 광전 변환 장치의 층 구성을 도시하는 단면도이다.
우선, 도 2에 도시된 바와 같이, 본 발명의 제조 방법에 의해 제조되는 광전 변환 장치(10)에서는, 광투과성을 갖는 절연성 기판(1)의 제1면(1a)(표면) 상에 pin형의 제1 광전 변환 유닛(3)과 제2 광전 변환 유닛(4)이 이 순서로 겹쳐 형성되고, 또 제2 광전 변환 유닛(4) 상에 이면 전극(5)이 형성되어 있다.
기판(1)은, 예를 들면 유리, 투명 수지 등 태양 광의 투과성이 뛰어나고 내구성이 있는 절연 재료로 이루어진다.
이 기판(1)은, 투명 도전막(2)을 구비하고 있다.
투명 도전막(2)의 재료로서는, 예를 들면 ITO(Indium Tin Oxide), SnO2, ZnO 등의 광투과성을 갖는 금속 산화물을 들 수 있다. 투명 도전막(2)은, 진공 증착법 또는 스퍼터법에 의해 기판(1) 상에 형성된다.
이 광전 변환 장치(10)에서는, 도 2에서 흰색 화살표로 도시된 바와 같이, 기판(1)의 제2면(1b)에 태양 광(S)이 입사한다.
또한, 제1 광전 변환 유닛(3)은, p형 반도체층(p층, 제1 p형 반도체층)(31), 실질적으로 진성인 i형 반도체층(i층, 제1 i형 반도체층)(32), n형 반도체층(n층, 제1 n형 반도체층)(33)이 적층된 pin구조를 갖고 있다.
즉, p층(31), i층(32), n층(33)을 이 순서로 적층함으로써 제1 광전 변환 유닛(3)은 형성되어 있다.
이 제1 광전 변환 유닛(3)은, 아몰퍼스(비정질) 실리콘계 재료에 의해 구성되어 있다.
제1 광전 변환 유닛(3)에서는, p층(31)의 두께가 예를 들면 90Å, i층(32)의 두께가 예를 들면 2500Å, n층(33)의 두께가 예를 들면 300Å이다.
제1 광전 변환 유닛(3)의 p층(31), i층(32), n층(33)을 형성하는 플라즈마 CVD 반응실은 각각 다르다.
또, 제1 광전 변환 유닛(3)에서는, p층(31) 및 i층(32)을 아몰퍼스 실리콘으로 형성하고, n층(33)을 결정질을 포함하는 아몰퍼스 실리콘(이른바 마이크로 크리스탈 실리콘)으로 형성할 수 있다.
또한, 제2 광전 변환 유닛(4)은, p형 반도체층(p층, 제2 p형 반도체층)(41), 실질적으로 진성인 i형 반도체층(i층, 제2 i형 반도체층)(42), n형 반도체층(n층, 제2 n형 반도체층)(43)이 적층된 pin구조를 갖고 있다.
즉, p층(41), i층(42), n층(43)을 이 순서로 적층함으로써 제2 광전 변환 유닛(4)은 형성되어 있다.
이 제2 광전 변환 유닛(4)은, 결정질을 포함하는 실리콘계 재료에 의해 구성되어 있다.
제2 광전 변환 유닛(4)에서는, p층(41)의 두께가 예를 들면 100Å, i층(42)의 두께가 예를 들면 15000Å, n층(43)의 두께가 예를 들면 150Å이다.
제2 광전 변환 유닛(4)에서는, p층(41)을 형성하는 플라즈마 CVD 반응실과 i층(42) 및 n층(43)을 형성하는 플라즈마 CVD 반응실은 다르다. i층(42) 및 n층(43)은, 같은 플라즈마 CVD 반응실 내에서 형성된다.
이면 전극(5)은, Ag(은), Al(알루미늄) 등의 도전성의 광반사막에 의해 구성되어 있으면 된다.
이 이면 전극(5)은, 예를 들면 스퍼터법 또는 증착법에 의해 형성할 수 있다.
또한, 이면 전극(5)으로서는, 제2 광전 변환 유닛(4)의 n형 반도체층(n층)(43)과 이면 전극(5) 사이에 ITO, SnO2, ZnO 등의 도전성 산화물로 이루어진 층이 형성된 적층 구조를 채용해도 된다.
다음에, 상기 구성을 가지는 광전 변환 장치(10)를 제조하기 위한 제조 방법을 설명한다.
우선, 도 1a에 도시된 바와 같이, 투명 도전막(2)이 성막된 절연성 투명 기판(1)을 준비한다.
다음에, 도 1b에 도시된 바와 같이, 절연성 투명 기판(1) 상에 성막된 투명 도전막(2) 상에 p형 반도체층(31), i형 실리콘층(비정질 실리콘층)(32), n형 반도체층(33) 및 p형 반도체층(41)을 형성한다.
여기서, p층(31), i층(32), n층(33) 및 p층(41)을 형성하는 플라즈마 CVD 반응실은 각각 다르다.
즉, 제1 광전 변환 유닛(3)의 n형 반도체층(33) 상에, 제2 광전 변환 유닛(4)을 구성하는 p형 반도체층(41)이 설치된 광전 변환 장치의 제1 중간품(10a)이 형성된다.
p형 반도체층(31)은, 개별의 반응실 내에서 플라즈마 CVD법에 의해 형성된다.
예를 들면, 기판 온도가 170~200℃, 전원 주파수가 13.56MHz, 반응실 내 압력이 70~120Pa, 반응가스 유량은, 모노실란(SiH4)이 300sccm, 수소(H2)가 2300sccm, 수소를 희석 가스로서 이용한 디보란(B2H6/H2)이 180sccm, 메탄(CH4)이 500sccm인 조건으로 아몰퍼스 실리콘(a-Si)의 p층(31)을 성막할 수 있다.
또한, i형 실리콘층(비정질 실리콘층)(32)은, 개별의 반응실 내에서 플라즈마 CVD법에 의해 형성된다.
예를 들면, 기판 온도가 170~200℃, 전원 주파수가 13.56MHz, 반응실 내 압력이 70~120Pa, 반응가스 유량은, 모노실란(SiH4)이 1200sccm인 조건으로 아몰퍼스 실리콘(a-Si)의 i층을 성막할 수 있다.
또, n형 반도체층(33)은, 개별의 반응실 내에서 플라즈마 CVD법에 의해 형성된다.
예를 들면, 기판 온도가 170~200℃, 전원 주파수가 13.56MHz, 반응실 내 압력이 70~120Pa, 반응가스 유량은, 수소를 희석 가스로서 이용한 포스핀(PH3/H2)이 200sccm인 조건으로 아몰퍼스 실리콘(a-Si)의 n층을 성막할 수 있다.
또, 제2 광전 변환 유닛(4)의 p형 반도체층(41)은, 개별의 반응실 내에서 플라즈마 CVD법에 의해 형성된다.
예를 들면, 기판 온도가 170~200℃, 전원 주파수가 13.56MHz, 반응실 내 압력이 500~1200Pa, 반응가스 유량은, 모노실란(SiH4)이 100sccm, 수소(H2)가 25000sccm, 수소를 희석 가스로서 이용한 디보란(B2H6/H2)이 50sccm인 조건으로 미결정 실리콘(μc-Si)의 p층을 성막할 수 있다.
이어서, 제2 광전 변환 유닛(4)의 p형 반도체층(41)을 대기 중에 노출시킨 후, 도 1c에 도시된 바와 같이, 대기 중에 노출된 p형 반도체층(41) 상에, 제2 광전 변환 유닛(4)을 구성하는 i형 실리콘층(결정질 실리콘층)(42), n형 반도체층(43)을 같은 플라즈마 CVD 반응실 내에서 형성한다.
즉, 제1 광전 변환 유닛(3) 상에, 제2 광전 변환 유닛(4)이 설치된 광전 변환 장치의 제2 중간품(10b)이 형성된다.
그리고, 제2 광전 변환 유닛(4)의 n형 반도체층(43) 상에 이면 전극(5)을 형성함으로써, 도 2에 도시된 바와 같은 광전 변환 장치(10)를 얻을 수 있다.
i형 실리콘층(결정질 실리콘층)(42)은, n형 반도체층(43)을 형성하는 반응실과 같은 반응실 내에서 플라즈마 CVD법에 의해 형성된다.
예를 들면, 기판 온도가 170~200℃, 전원 주파수가 13.56MHz, 반응실 내 압력이 500~1200Pa, 반응가스 유량은, 모노실란(SiH4)이 180sccm, 수소(H2)가 27000sccm인 조건으로 미결정 실리콘(μc-Si)의 i층을 성막할 수 있다.
n형 반도체층(43)은, i형 실리콘층(결정질 실리콘층)(42)을 형성하는 반응실과 같은 반응실 내에서 플라즈마 CVD법에 의해 형성된다.
예를 들면, 기판 온도가 170~200℃, 전원 주파수가 13.56MHz, 반응실 내 압력이 500~1200Pa, 반응가스 유량은, 모노실란(SiH4)이 180sccm, 수소(H2)가 27000sccm, 수소를 희석 가스로서 이용한 포스핀(PH3/H2)이 200sccm인 조건으로 미결정 실리콘(μc-Si)의 n층을 성막할 수 있다.
다음에, 이 광전 변환 장치(10)를 제조하는 시스템을 도면에 기초하여 설명한다.
본 발명에 관한 광전 변환 장치의 제조 시스템은, 제1 제조 시스템과 제2 제조 시스템으로 나눌 수 있다.
제1 제조 시스템은, 이른바 인라인형의 제1 성막 장치, 제2 광전 변환 유닛의 p층을 대기 중(공기 중)에 노출시키는 폭로 장치, 이른바 배치형의 제2 성막 장치가 순서대로 배치된 구성을 가진다.
인라인형의 제1 성막 장치는, 챔버라고 불리는 복수의 성막 반응실이 직선형상으로 연결하여 배치된 구성을 가진다.
이 제1 성막 장치에서는, 제1 광전 변환 유닛(3)에서의 p형 반도체층(31), i형 실리콘층(비정질 실리콘층)(32), n형 반도체층(33) 및 제2 광전 변환 유닛(4)의 p형 반도체층(41)의 각 층이 따로따로 형성된다.
제2 성막 장치에서는, 제2 광전 변환 유닛(4)에서의 i형 실리콘층(결정질 실리콘층)(42) 및 n형 반도체층(43)의 각 층이 복수의 기판에 대해 동시에 같은 성막 반응실 내에서 형성된다.
또한, 제2 제조 시스템은, 이른바 인라인형의 제1 성막 장치, 제2 광전 변환 유닛의 p층을 대기 중(공기 중)에 노출시키는 폭로 장치, 이른바 매엽형의 제2 성막 장치가 순서대로 배치된 구성을 가진다.
제2 제조 시스템에서의 제1 성막 장치 및 폭로 장치는, 제1 제조 시스템에서의 제1 성막 장치 및 폭로 장치와 같은 구성을 가진다.
제2 성막 장치에서는, i형 실리콘층(결정질 실리콘층)(42) 및 n형 반도체층(43)을 형성하기 위한 전용의 성막 반응실을 복수 이용하여 제2 광전 변환 유닛(104)이 형성된다.
(제1 제조 시스템)
우선, 본 발명에 관한 광전 변환 장치의 제1 제조 시스템을 도 3에 도시한다.
제1 제조 시스템은, 도 3에 도시된 바와 같이, 제1 성막 장치(60), 제2 성막 장치(70A), 제1 성막 장치(60)에서 처리한 기판을 대기(공기)에 노출한 후에 제2 성막 장치(70A)로 이동하는 폭로 장치(80A)로 구성된다.
제1 제조 시스템에서의 제1 성막 장치(60)에는, 기판이 최초로 반입되고, 내부 압력을 감압하는 로드실(L: Lord)(61)이 배치되어 있다.
또, 로드실(L: Lord)(61)의 후단에, 성막 프로세스에 따라 기판 온도를 일정 온도까지 가열하는 가열 챔버를 설치해도 된다.
이어서, 제1 광전 변환 유닛(3)의 p형 반도체층(31)을 형성하는 p층 성막 반응실(감압실)(62), i형 실리콘층(비정질 실리콘층)(32)을 형성하는 i층 성막 반응실(감압실)(63), n형 반도체층(33)을 형성하는 n층 성막 반응실(감압실)(64), 제2 광전 변환 유닛(4)의 p형 반도체층(41)을 형성하는 p층 성막 반응실(감압실)(65)이 연속하여 직선형상으로 배치되어 있다.
마지막으로, 감압 분위기를 대기 분위기로 되돌려 기판을 반출하는 언로드실(UL: Unlord, 반출 장치)(66)이 p층 성막 반응실(65)에 접속되어 있다.
이에 의해, 로드실(L: Lord)(61), p층 성막 반응실(62), i층 성막 반응실(63), n층 성막 반응실(64), p층 성막 반응실(65), 언로드실(UL: Unlord)(66)의 사이는, 감압 분위기를 유지하여 기판을 반송할 수 있다.
이 때, 도 3에 도시된 A지점에서는, 도 1a에 도시된 바와 같이, 투명 도전막(2)이 성막된 절연성 투명 기판(1)이 준비된다.
또한, 도 3에 도시된 B지점에서는, 도 1b에 도시된 바와 같이, 투명 도전막(2) 상에, 제1 광전 변환 유닛(3)의 p형 반도체층(31), i형 실리콘층(비정질 실리콘층)(32) 및 n형 반도체층(33)과 제2 광전 변환 유닛(4)의 p형 반도체층(41)이 설치된 광전 변환 장치의 제1 중간품(10a)이 형성된다.
또한, 제1 제조 시스템에서의 폭로 장치(80A)는, 대기 분위기(공기 분위기)에서 p형 반도체층(41)의 표면이 노출되어 있는 제1 중간품(10a)을 일시적으로 올려놓거나 또는 보관하거나 하기 위해 이용하는 선반이다. 또한, 폭로 장치(80A)는, 복수의 제1 중간품(10a)을 하나의 덩어리로서 취급하기 위해 이용하는 기판 수용 카세트이어도 된다. 또한, 폭로 장치(80A)는, 제1 성막 장치(60)에서 제2 성막 장치(70A)로 향하여 제1 중간품(10a)을 대기 분위기에서 반송하는 반송 기구(대기 반송 기구)를 가져도 된다. 또한, 제1 제조 시스템이 클린룸에서 가동하고 있는 경우에는, 습도, 온도 또는 단위부피당 파티클량 등이 제어된 클린룸 내의 공기 분위기에서 폭로 장치(80A)는 제1 중간품(10a)을 폭로시키고 있다.
또한, 제1 제조 시스템에서의 제2 성막 장치(70A)는, 로드·언로드실(L/UL)(71)과 in층 성막 반응실(72)을 가진다.
로드·언로드실(L/UL)(71)은, 제1 성막 장치(60)에서 처리된 광전 변환 장치의 제1 중간품(10a)을 반입하고, 기판이 반입된 후에 내부 압력을 감압하거나, 기판을 반출할 때에 감압 분위기를 대기 분위기로 되돌리거나 한다.
in층 성막 반응실(72)은, 로드·언로드실(L/UL)(71)에 이어서 접속되어 있다.
in층 성막 반응실(72)에서는, 제2 광전 변환 유닛(4)의 p형 반도체층(41) 상에 제2 광전 변환 유닛(4)의 i형 실리콘층(결정질 실리콘층)(42) 및 n형 반도체층(43)이 순차적으로 같은 반응실 내에서 형성된다.
또한, 이 성막 처리는 복수의 기판에 대해 동시에 행해진다.
이 때, 도 3에 도시된 C지점에서, 도 1c에 도시된 바와 같이, 제1 광전 변환 유닛(3) 상에, 제2 광전 변환 유닛(4)이 설치된 광전 변환 장치의 제2 중간품(10b)이 형성된다.
또한, 도 3에 도시된 바와 같이, 인라인형의 제1 성막 장치(60)에서는, 2개의 기판에 대해 동시에 성막 처리가 행해지고, i층 성막 반응실(63)은 4개의 반응실(63a, 63b, 63c, 63d)에 의해 구성되어 있다.
또한, 도 3에서, 배치형의 제2 성막 장치(70A)는, 6개의 기판을 동시에 처리하도록 구성되어 있다.
(제2 제조 시스템)
다음에, 본 발명에 관한 광전 변환 장치의 제2 제조 시스템을 도 4에 도시한다.
제2 제조 시스템은, 도 4에 도시된 바와 같이, 제1 성막 장치(60), 제2 성막 장치(70B), 제1 성막 장치(60)에서 처리한 기판을 대기(공기)에 노출한 후에 제2 성막 장치(70B)로 이동하는 폭로 장치(80B)로 구성된다.
제2 제조 시스템에서의 제1 성막 장치(60)는, 제1 제조 시스템에서의 제1 성막 장치(60)와 같이, 기판이 반입된 후에 내부 압력을 감압하는 로드실(L: Lord)(61)을 가진다.
또, 로드실(L: Lord)(61)의 후단에, 프로세스에 따라 기판 온도를 일정 온도까지 가열하는 가열 챔버를 설치해도 된다.
이어서, 제1 광전 변환 유닛(3)의 p형 반도체층(31)을 형성하는 p층 성막 반응실(62), 동 i형 실리콘층(비정질 실리콘층)(32)을 형성하는 i층 성막 반응실(63), 동 n형 반도체층(33)을 형성하는 n층 성막 반응실(64), 제2 광전 변환 유닛(4)의 p형 반도체층(41)을 형성하는 p층 성막 반응실(65)이 연속하여 직선형상으로 배치되어 있다.
마지막으로, 감압 분위기를 대기 분위기로 되돌려 기판을 반출하는 언로드실(UL: Unlord)(66)이 p층 성막 반응실(65)에 접속되어 있다.
이에 의해, 로드실(L: Lord)(61), p층 성막 반응실(62), i층 성막 반응실(63), n층 성막 반응실(64), p층 성막 반응실(65), 언로드실(UL: Unlord)(66)의 사이는 감압 분위기를 유지하여 기판을 반송할 수 있다.
이 때, 도 4에 도시된 D지점에서, 도 1a에 도시된 바와 같이, 투명 도전막(2)이 성막된 절연성 투명 기판(1)이 준비된다.
또한, 도 4에 도시된 E지점에서는, 도 1b에 도시된 바와 같이, 투명 도전막(2) 상에, 제1 광전 변환 유닛(3)의 p형 반도체층(31), i형 실리콘층(비정질 실리콘층)(32) 및 n형 반도체층(33)과 제2 광전 변환 유닛(4)의 p형 반도체층(41)의 각 층이 설치된 광전 변환 장치의 제1 중간품(10a)이 형성된다.
또한, 제2 제조 시스템에서의 폭로 장치(80B)의 구성은, 제1 제조 시스템에서의 폭로 장치(80A)와 같다. 또한, 폭로 장치(80B)는, 제1 성막 장치(60)에서 제2 성막 장치(70B)로 향하여 제1 중간품(10a)을 대기 분위기에서 반송하는 반송 기구(대기 반송 기구)를 가져도 된다.
또한, 제2 제조 시스템에서의 제2 성막 장치(70B)는, 환상으로 배치된 로드·언로드실(L/UL)(73), i층 성막 반응실(74), n층 성막 반응실(75) 및 중간실(77)을 가진다.
로드·언로드실(L/UL)(73)은, 제1 성막 장치(60)에서 처리된 광전 변환 장치의 제1 중간품(10a)이 반입된 후에 내부 압력을 감압하거나, 기판을 반출할 때에 감압 분위기를 대기 분위기로 되돌리거나 한다.
이어서, 이 로드·언로드실(L/UL)(73)을 개재하여, 기판은 중간실(77)에 반입된다. 또한, 중간실(77)과 p층 성막 반응실(74)의 사이, 중간실(77)과 i층 성막 반응실(75)의 사이, 중간실(77)과 n층 성막 반응실(76)의 사이가 반송된다.
i층 성막 반응실(74)에서는, 제2 광전 변환 유닛(4)의 p형 반도체층(41) 상에 제2 광전 변환 유닛(4)의 i형 실리콘층(결정질 실리콘층)(42)이 형성된다.
n층 성막 반응실(75)에서는, i형 실리콘층(결정질 실리콘층)(42) 상에 n형 반도체층(43)이 형성된다.
i층 성막 반응실(74) 및 n층 성막 반응실(75) 각각에서는, i형 실리콘층(42) 및 n형 반도체층(43) 중에서 하나의 층이 1장의 기판에 형성된다.
또한, 중간실(77)에 설치된 반송 장치(도시생략)는, i형 실리콘층(42) 및 n형 반도체층(43)을 적층하기 위해, 반응실(73, 74) 각각에 기판을 반송하거나, 반응실(174, 175, 176) 각각으로부터 기판을 반출하거나 한다.
또, 제2 성막 장치(70B)는, 성막 프로세스에 따라 기판 온도를 일정 온도까지 가열하는 가열 챔버를 가져도 된다.
이 때, 도 4에 도시된 F지점에서, 도 1c에 도시된 바와 같이, 제1 광전 변환 유닛(3) 상에 제2 광전 변환 유닛(4)이 설치된 광전 변환 장치의 제2 중간품(10b)이 형성된다.
또한, 도 4에서, 인라인형의 제1 성막 장치(60)에서는, 2개의 기판에 대해 동시에 성막 처리가 행해지고, i층 성막 반응실(63)은 4개의 반응실(63a, 63b, 63c, 63d)에 의해 구성되어 있다.
또한, 도 4에서, 매엽형의 제2 성막 장치(70B)에서는, 7개의 기판이 동시에 각 반응실에서 처리된다.
그리고, 도 4에서, i층 성막 반응실(74)은 6개의 반응실(74a, 74b, 74c, 74d, 74e, 74f)에 의해 구성되어 있다.
제2 광전 변환 유닛(4)을 구성하는 i형 실리콘층(42)은, n형 반도체층(43)에 비해 막두께가 크기 때문에, n형 반도체층(43)을 형성하는 경우보다도 성막 시간이 길다.
그 때문에, i층 성막 반응실(74)의 반응실의 개수에 의존하여 광전 변환 장치를 생산하는 스루풋이 정해진다.
상기와 같이 매엽형의 제2 성막 장치(70B)에서는, i층 성막 반응실(74)이 6개의 반응실을 가짐으로써, 복수의 기판에 대해 동시에 i형 실리콘층(42)을 형성하는 것이 가능하게 되어 스루풋이 향상된다.
이상과 같은 광전 변환 장치의 제조 방법에 의하면, 제1 성막 장치(60)에 있어서 비정질 광전 변환 장치인 제1 광전 변환 유닛(3)의 p층, i층, n층 상에 결정질 광전 변환 장치인 제2 광전 변환 유닛(4)의 p층을 형성하고 있다. 또한, 제2 성막 장치(70A, 70B)에 있어서 제2 광전 변환 유닛(4)의 i층, n층을 형성하고 있다. 이에 따라, 제2 광전 변환 유닛(4)의 i층의 결정화율 분포의 콘트롤을 용이하게 할 수 있다.
또한, 본 발명에서는, 대기 중에 노출된 p형 반도체층(41) 상에 제2 광전 변환 유닛(4)을 구성하는 i형 실리콘층(결정질 실리콘층)(42), n형 반도체층(43)을 형성할 때, 이 i층(42)을 형성하기 전에, 대기 중에 노출된 제2 광전 변환 유닛(4)의 p층(41)을 수소 라디칼을 포함하는 플라즈마에 노출하는 것이 바람직하다(수소 라디칼 플라즈마 처리).
수소 라디칼 플라즈마 처리로서, 수소 라디칼 플라즈마 처리실을 미리 준비하고, 제2 광전 변환 유닛(4)의 p층(41)이 형성된 기판을 이 플라즈마 처리실로 반송하며, p층(41)을 플라즈마에 노출하는 방법을 들 수 있다. 또한, 수소 라디칼 플라즈마 처리 후에는, 제2 광전 변환 유닛(4)을 구성하는 i형 실리콘층(결정질 실리콘층)(42) 및 n형 반도체층(43)이 개별의 반응실에서 성막된다.
한편, 수소 라디칼 플라즈마 처리로서, 수소 라디칼 플라즈마 처리와 제2 광전 변환 유닛(4)의 i층(42) 및 n층(43)을 형성하는 처리를 연속하여 같은 반응실 내에서 행해도 된다.
여기서, 제2 광전 변환 유닛(4)의 i층(42) 및 n층(43)을 형성하는 처리와 수소 라디칼 플라즈마 처리를 연속하여 같은 처리실 내에서 행하는 경우, i층(42)을 형성하기 전에, 반응실의 내벽을 수소 라디칼을 포함하는 플라즈마에 노출함으로써, 전회의 n층(43)을 성막할 때에 도입된 잔류 불순물 가스(PH3)를 분해하여 제거하는 것이 가능하다.
따라서, 제2 광전 변환 유닛(4)의 i층(42) 및 n층(43)의 성막 공정을 같은 처리실 내에서 반복하여 행한 경우이어도, 양호한 불순물 프로파일을 얻을 수 있어 양호한 발전 효율의 적층 박막 광전 변환 장치를 얻을 수 있다.
또한, 제2 광전 변환 유닛(4)의 p층(41)에 대해 실시하는 수소 라디칼 플라즈마 처리에서는, 프로세스 가스로서 H2가스(수소 가스)를 이용하면 바람직하다.
즉, 수소 라디칼 플라즈마를 생성하는 데는, H2를 처리실 내에 유입시킨 상태로 처리실 내의 전극 간에, 예를 들면 13.5MHz, 27MHz, 40MHz 등의 고주파를 인가함으로써 유효하게 플라즈마를 생성할 수 있다.
또한, 상술한 제2 성막 장치(70A, 70B)에서는, 수소 라디칼 플라즈마 처리에 이용하는 H2가스를 처리실(반응실) 내에 공급하는 가스 박스(가스 도입부) 및 가스 라인(가스 도입부)이 설치되어 있다. 또한, 처리실에는 매스 플로우 콘트롤러(가스 도입부)가 접속되어 있고, 가스 박스 및 가스 라인을 통해 공급된 H2가스의 유량이 제어되며, 제어된 유량의 가스가 처리실 내에 공급된다.
이와 같이 수소 라디칼 플라즈마 처리를 실시하면, O라디칼에 비해 조용한 반응이 생기기 때문에, 하층에 손상을 주지 않고 제2 광전 변환 유닛(4)의 p층(41)의 표면을 활성시키는 효과가 있다.
따라서, 제2 광전 변환 유닛(4)의 p층(41)의 표면을 활성화시키는 것이 가능하게 되고, 그 위에 적층되는 제2 광전 변환 유닛(4)의 i층(42) 및 n층(43)의 결정을 유효하게 생성할 수 있다. 대면적의 기판에 제2 광전 변환 유닛(4)을 형성하는 경우이어도, 균일한 결정화율 분포를 얻는 것이 가능하게 된다.
또한, 제1 광전 변환 유닛(3)의 n층(33)과 제2 광전 변환 유닛(4)의 p층(41)으로서는, 비정질의 아몰퍼스 실리콘(a-Si)층에 미결정 실리콘(μc-Si)이 분산된 층이어도 되고, 비정질의 아몰퍼스 산화 실리콘(a-SiO)층에 미결정 실리콘(μc-Si)이 분산된 층이어도 된다.
그러나, 기판의 대면적화시에 필요로 하는 균일한 결정화 분포율, 즉 결정질 광전 변환층의 i층과 n층의 결정 성장 핵의 생성에 의한 균일한 결정화 분포율을 얻기 위해서는, 비정질의 아몰퍼스 산화 실리콘(a-SiO)층에 미결정 실리콘(μc-Si)이 분산된 층을 채용하는 것이 바람직하다.
이와 같이, 비정질의 아몰퍼스 산화 실리콘(a-SiO)층에 미결정 실리콘(μc-Si)이 분산된 층은, 아몰퍼스 실리콘(a-Si) 반도체층보다도 낮은 굴절률이 얻어지도록 조정하는 것이 가능하다.
그래서, 이 층을 파장 선택 반사막으로서 기능시키고, 단파장 광을 톱 셀측에 가둠으로써 변환 효율을 향상시키는 것이 가능하다.
또한, 이 광을 가두는 효과의 유무에 따르지 않고, 비정질의 아몰퍼스 산화 실리콘(a-SiO)층에 미결정 실리콘(μc-Si)이 분산된 층은, 수소 라디칼 플라즈마 처리에 의해 제2 광전 변환 유닛(4)의 i층(42)과 n층(43)의 결정 성장 핵의 생성을 유효하게 작동시키며, 대면적의 기판에서도 균일한 결정화율 분포를 얻는 것이 가능하게 된다.
또한, 본 발명에서는, 제1 광전 변환 유닛(3)을 구성하는 n층(33)으로서 결정질의 실리콘계 박막을 형성해도 된다.
즉, 아몰퍼스 실리콘의 제1 광전 변환 유닛(3)의 p층(31), i층(32) 상에, 마이크로 크리스탈 실리콘의 n층(33) 및 마이크로 크리스탈 실리콘의 제2 광전 변환 유닛(4)의 p층(41)을 형성한다.
이 때, 비정질의 제1 광전 변환 유닛(3)의 p층(31), p층(31) 상에 형성되는 비정질의 i층(32), i층(32) 상에 형성되는 결정질의 n층(33) 및 n층(33) 상에 형성되는 제2 광전 변환 유닛(4)의 p층(41)은, 대기 개방하지 않고 연속하여 형성하는 것이 바람직하다.
특히, 제1 광전 변환 유닛(3)의 p층(31), i층(32) 및 n층(33)을 형성한 후에 대기 개방하고, 다른 반응실에서 제2 광전 변환 유닛(4)의 p층(41), i층(42), n층(43)을 형성하는 방법에서는, 기판을 대기 개방하여 방치하는 시간, 온도, 분위기 등에 기인하여 제1 광전 변환 유닛(3)의 i층(32)이 열화되어 소자 성능이 저하되어 버린다.
따라서, 제1 광전 변환 유닛(3)의 p층(31), i층(32)을 형성한 후, 대기 개방하지 않고 연속하여 결정질의 n층(33) 및 제2 광전 변환 유닛(4)의 p층(41)을 형성한다.
이와 같이, 결정질의 n층(33) 및 제2 광전 변환 유닛(4)의 p층(41)을 형성한 기판을 개별의 반응실 또는 같은 반응실에서 수소 라디칼 플라즈마 처리를 하고, 표면을 활성화시켜 결정 핵을 생성하며, 이어서 결정질의 제2 광전 변환 유닛(4)의 i층(42), n층(43)을 적층함으로써, 양호한 발전 효율의 적층 박막 광전 변환 장치를 얻을 수 있다.
또, 도 4에는, 제2 광전 변환 유닛(4)의 i층, n층 각각을 개별의 챔버(74, 75)에서 성막하는 예가 나타나 있는데, 개별의 챔버(74, 75) 각각에서 i층, n층을 연속하여 성막하는 방식을 채용해도 된다.
(실험예)
다음에, 본 발명에 관한 광전 변환 장치의 제조 방법에 의해 제조된 광전 변환 장치에 대해 이하와 같은 실험을 하였다.
각 실험예에 의해 제조한 광전 변환 장치 및 그 제조 조건은 다음과 같다.
이하에 설명하는 어떤 실험예에서는, 1100mm×1400mm의 크기를 갖는 기판을 이용하여 광전 변환 장치는 제조되어 있다.
(1)이하에 나타내는 실험예에서는, 제2 광전 변환 유닛의 p층이 대기 분위기에 폭로되는 시간과 광전 변환 특성의 관계에 대해 평가하였다.
(실험예 1)
실험예 1에서는, 기판 상에 제1 광전 변환 유닛으로서 비정질의 아몰퍼스 실리콘(a-Si)계 박막으로 이루어진 p층과 i층을 형성하고, i층 상에 미결정 실리콘(μc-Si)을 포함한 n층을 형성하며, 제2 광전 변환 유닛을 구성하는 미결정 실리콘(μc-Si)을 포함한 p층을 형성하였다. 이들 층은 진공 분위기 중에서 연속하여 형성되고, 또한 이들 층을 형성하는 반응실은 각각 다르게 하였다. 그 후, 제2 광전 변환 유닛의 p층을 대기 중에 폭로하고, 제2 광전 변환 유닛의 p층에 대해 수소 라디칼 플라즈마 처리를 하였다. 그 후, 제2 광전 변환 유닛을 구성하는 미결정 실리콘(μc-Si)으로 이루어진 i층, n층을 형성하였다.
실험예 1에 있어서, 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 플라즈마 CVD법에 의해 성막하였다. 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 성막하는 반응실은 각각 다르게 하였다. 한편, 제2 광전 변환 유닛의 i층, n층을 같은 반응실 내에서 플라즈마 CVD법에 의해 성막하였다.
제1 광전 변환 유닛의 p층을 기판 온도가 170℃, 전원 출력이 40W, 반응실 내 압력이 80Pa, E/S(기판과 대향 전극 간의 거리)가 20mm, 반응가스 유량은, 모노실란(SiH4)이 150sccm, 수소(H2)가 470sccm, 수소를 희석 가스로서 이용한 디보란(B2H6/H2)이 45sccm, 메탄(CH4)이 300sccm인 조건으로 80Å의 막두께로 성막하였다.
또한, 버퍼층을 기판 온도가 170℃, 전원 출력이 40W, 반응실 내 압력이 60Pa, E/S가 17mm, 반응가스 유량은, 모노실란(SiH4)이 150sccm, 수소(H2)가 1500sccm, 메탄(CH4)이 200sccm에서 0sccm이 되는 조건으로 60Å의 막두께로 성막하였다.
또한, 제1 광전 변환 유닛의 i층을 기판 온도가 170℃, 전원 출력이 40W, 반응실 내 압력이 40Pa, E/S가 14mm, 반응가스 유량은, 모노실란(SiH4)이 300sccm인 조건으로 1800Å의 막두께로 성막하였다.
또, 제1 광전 변환 유닛의 n층을 기판 온도가 170℃, 전원 출력이 1000W, 반응실 내 압력이 800Pa, E/S가 14mm, 반응가스 유량은, 모노실란(SiH4)이 20sccm, 수소(H2)가 2000sccm, 수소를 희석 가스로서 이용한 포스핀(PH3/H2)이 15sccm인 조건으로 100Å의 막두께로 성막하였다.
다음에, 제2 광전 변환 유닛의 p층을 기판 온도가 170℃, 전원 출력이 750W, 반응실 내 압력이 1200Pa, E/S가 9mm, 반응가스 유량은, 모노실란(SiH4)이 30sccm, 수소(H2)가 9000sccm, 수소를 희석 가스로서 이용한 디보란(B2H6/H2)이 12sccm인 조건으로 150Å의 막두께로 성막하였다.
여기서, 제2 광전 변환 유닛의 p층을 5분간 대기 중에 폭로시켰다.
이어서, 제2 광전 변환 유닛의 i층을 기판 온도가 170℃, 전원 출력이 550W, 반응실 내 압력이 1200Pa, E/S가 9mm, 반응가스 유량은, 모노실란(SiH4)이 45sccm, 수소(H2)가 3150sccm인 조건으로 15000Å의 막두께로 성막하였다.
그리고, 제2 광전 변환 유닛의 n층을 기판 온도가 170℃, 전원 출력이 1000W, 반응실 내 압력이 800Pa, E/S가 14mm, 반응가스 유량은, 모노실란(SiH4)이 20sccm, 수소(H2)가 2000sccm, 수소를 희석 가스로서 이용한 포스핀(PH3/H2)이 15sccm인 조건으로 300Å의 막두께로 성막하였다.
(실험예 2)
본 실험예에서는, 실험예 1과 같이 하여 기판 상에 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 형성한 후, 제2 광전 변환 유닛의 p층을 5분간 대기 중에 폭로시켰다.
이 p층에 대해, 기판 온도가 170℃, 전원 출력이 500W, 반응실 내 압력이 400Pa, 프로세스 가스로서 H2가 1000sccm인 조건으로 60초간 수소 라디칼 플라즈마 처리를 하였다.
그 후, 실험예 1과 같이 하여 제2 광전 변환 유닛의 i층, n층을 형성하였다.
(실험예 3)
본 실험예에서는, 실험예 1과 같이 하여 기판 상에 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 형성한 후, 제2 광전 변환 유닛의 p층을 22시간 대기 중에 폭로시켰다.
그 후, 실험예 1과 같이 하여 제2 광전 변환 유닛의 i층, n층을 형성하였다.
(실험예 4)
본 실험예에서는, 실험예 1과 같이 하여 기판 상에 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 형성한 후, 제2 광전 변환 유닛의 p층을 22시간 대기 중에 폭로시켰다.
이 p층에 대해, 기판 온도가 170℃, 전원 출력이 500W, 반응실 내 압력이 400Pa, 프로세스 가스로서 H2가 1000sccm인 조건으로 60초간 수소 라디칼 플라즈마 처리를 하였다.
그 후, 실험예 1과 같이 하여 제2 광전 변환 유닛의 i층, n층을 형성하였다.
(실험예 5)
본 실험예에서는, 실험예 1과 같이 하여 기판 상에 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 형성한 후, 제2 광전 변환 유닛의 p층을 860시간 대기 중에 폭로시켰다.
이 p층에 대해, 기판 온도가 170℃, 전원 출력이 500W, 반응실 내 압력이 400Pa, 프로세스 가스로서 H2가 1000sccm인 조건으로 60초간 수소 라디칼 플라즈마 처리를 하였다.
그 후, 실험예 1과 같이 하여 제2 광전 변환 유닛의 i층, n층을 형성하였다.
(실험예 6)
본 실험예에서는, 실험예 1과 같이 하여 기판 상에 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 형성하였다.
실험예 6에서는, p층을 대기 분위기에 폭로하는 공정 및 수소 라디칼 플라즈마 처리는 하지 않고, 그 후, 실험예 1과 같이 하여 제2 광전 변환 유닛의 i층, n층을 형성하였다.
실험예 1 내지 실험예 6에서 제작한 광전 변환 장치에서의 각 층의 성막 조건을 표 1에 나타낸다.
Figure pct00001
이상과 같이 하여 제조한 실험예 1 내지 실험예 6의 광전 변환 장치에 AM(에어 매스) 1.5의 광을 100mW/cm2의 광량으로 조사하여 25℃에서 출력 특성을 측정하고, 광전 변환 효율(η), 합선 전류(Jsc), 개방 전압(Voc), 곡선 인자(FF), Ic/Ia(라만 분광 분석법에 의한 결정의 스펙트럼 강도/아몰퍼스의 스펙트럼 강도)를 평가하였다. 그 결과를 표 2에 나타낸다.
또한, 실험예 1 내지 실험예 6의 광전 변환 장치에 대해, 전류 밀도와 전압의 관계를 도 5에 나타낸다. 도 5는, 각 실험예를 개별적으로 나타내는 특성 곡선과 실험예 1 내지 실험예 6을 모아서 나타내는 특성 곡선을 도시하고 있다.
또한, p층을 대기 분위기에 폭로하는 시간과 광전 변환 효율, Jsc, Voc, FF의 관계를 도 6 내지 도 9에 각각 나타낸다.
Figure pct00002
표 2 및 도 6 내지 도 9에서 명백한 바와 같이, 제2 광전 변환 유닛의 p층을 대기 분위기에 폭로한 실험예 1 및 실험예 3과 p층을 대기 분위기에 폭로하지 않은 실험예 6을 비교하면, p층을 대기 분위기에 폭로함으로써 특성이 저하되는 것이 확인되고, 폭로 시간이 길어짐에 따라 특성이 저하되는 정도도 크다는 것을 알 수 있다.
한편, 실험예 1과 실험예 2를 비교하고, 실험예 3과 실험예 4를 비교하면, 수소 라디칼 플라즈마 처리를 한 실험예 2, 실험예 4에서 그 저하가 억제되어 있고, p층을 대기 분위기에 폭로하지 않은 실험예 6과 거의 동등한 양호한 특성이 얻어지는 것을 알 수 있다.
특히, 실시예 5와 같이 p층을 860시간이나 폭로한 경우이어도, 수소 라디칼 플라즈마 처리를 함으로써 p층을 대기 분위기에 폭로하지 않은 실험예 6과 거의 동등한 양호한 특성이 얻어진다.
또한, 전류 밀도와 전압의 관계를 나타낸 도 5에서도 알 수 있는 바와 같이, 수소 라디칼 플라즈마 처리를 함으로써 보다 사각형에 가까운 양호한 곡선이 얻어진다.
이상으로부터, 제2 광전 변환 유닛의 p층에 수소 라디칼 플라즈마 처리를 함으로써, 이 p층을 대기 중에 장시간 폭로해도 우수한 광전 변환 특성을 갖는 광전 변환 장치를 제조할 수 있다는 것을 알 수 있다.
(2)이하에 나타내는 실험예에서는, 플라즈마 처리 시간과 광전 변환 특성의 관계에 대해 평가하였다.
(실험예 7)
실험예 7에서는, 기판 상에 제1 광전 변환 유닛으로서 비정질의 아몰퍼스 실리콘(a-Si)계 박막으로 이루어진 p층과 i층을 형성하고, i층 상에 미결정 실리콘(μc-Si)을 포함한 n층을 형성하며, 제2 광전 변환 유닛을 구성하는 미결정 실리콘(μc-Si)을 포함한 p층을 형성하였다. 이들 층은 진공 분위기 중에서 연속하여 형성되고, 또한 이들 층을 형성하는 반응실은 각각 다르게 하였다. 그 후, 제2 광전 변환 유닛의 p층을 대기 중에 폭로하고, 제2 광전 변환 유닛의 p층에 대해 수소 라디칼 함유 플라즈마 처리를 하였다. 그 후, 제2 광전 변환 유닛을 구성하는 미결정 실리콘(μc-Si)으로 이루어진 i층, n층을 형성하였다.
실험예 7에 있어서, 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 플라즈마 CVD법에 의해 성막하였다. 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 성막하는 반응실은 각각 다르게 하였다. 한편, 제2 광전 변환 유닛의 i층, n층을 같은 반응실 내에서 플라즈마 CVD법에 의해 성막하였다.
제1 광전 변환 유닛의 p층을 기판 온도가 170℃, 전원 출력이 40W, 반응실 내 압력이 80Pa, E/S가 20mm, 반응가스 유량은, 모노실란(SiH4)이 150sccm, 수소(H2)가 470sccm, 수소를 희석 가스로서 이용한 디보란(B2H6/H2)이 45sccm, 메탄(CH4)이 300sccm인 조건으로 80Å의 막두께로 성막하였다.
또한, 버퍼층을 기판 온도가 170℃, 전원 출력이 40W, 반응실 내 압력이 60Pa, E/S가 17mm, 반응가스 유량은, 모노실란(SiH4)이 150sccm, 수소(H2)가 1500sccm, 메탄(CH4)이 200sccm에서 0sccm인 조건으로 60Å의 막두께로 성막하였다.
또한, 제1 광전 변환 유닛의 i층을 기판 온도가 170℃, 전원 출력이 40W, 반응실 내 압력이 40Pa, E/S가 14mm, 반응가스 유량은, 모노실란(SiH4)이 300sccm인 조건으로 1800Å의 막두께로 성막하였다.
또, 제1 광전 변환 유닛의 n층을 기판 온도가 170℃, 전원 출력이 1000W, 반응실 내 압력이 800Pa, E/S가 14mm, 반응가스 유량은, 모노실란(SiH4)이 20sccm, 수소(H2)가 2000sccm, 수소를 희석 가스로서 이용한 포스핀(PH3/H2)이 15sccm인 조건으로 100Å의 막두께로 성막하였다.
다음에, 제2 광전 변환 유닛의 p층을 기판 온도가 170℃, 전원 출력이 750W, 반응실 내 압력이 1200Pa, E/S가 9mm, 반응가스 유량은, 모노실란(SiH4)이 30sccm, 수소(H2)가 9000sccm, 수소를 희석 가스로서 이용한 디보란(B2H6/H2)이 12sccm인 조건으로 150Å의 막두께로 성막하였다.
여기서, 제2 광전 변환 유닛의 p층을 24시간 대기 중에 폭로시켰다.
이 p층에 대해, 기판 온도가 170℃, 전원 출력이 500W, 반응실 내 압력이 400Pa, 프로세스 가스로서 H2가 1000sccm인 조건으로 30초간 수소 라디칼 플라즈마 처리를 하였다.
이어서, 제2 광전 변환 유닛의 i층을 기판 온도가 170℃, 전원 출력이 550W, 반응실 내 압력이 1200Pa, E/S가 9mm, 반응가스 유량은, 모노실란(SiH4)이 45sccm, 수소(H2)가 3150sccm인 조건으로 15000Å의 막두께로 성막하였다.
그리고, 제2 광전 변환 유닛의 n층을 기판 온도가 170℃, 전원 출력이 1000W, 반응실 내 압력이 800Pa, E/S가 14mm, 반응가스 유량은, 모노실란(SiH4)이 20sccm, 수소(H2)가 2000sccm, 수소를 희석 가스로서 이용한 포스핀(PH3/H2)이 15sccm인 조건으로 300Å의 막두께로 성막하였다.
(실험예 8)
본 실험예에서는, 실험예 6과 같이 하여 기판 상에 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 형성한 후, 제2 광전 변환 유닛의 p층을 22시간 대기 중에 폭로시켰다.
이 p층에 대해, 기판 온도가 170℃, 전원 출력이 500W, 반응실 내 압력이 400Pa, 프로세스 가스로서 H2가 1000sccm인 조건으로 60초간 수소 라디칼 플라즈마 처리를 하였다.
그 후, 실험예 7과 같이 하여 제2 광전 변환 유닛의 i층, n층을 형성하였다.
(실험예 9)
본 실험예에서는, 실험예 6과 같이 하여 기판 상에 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 형성한 후, 제2 광전 변환 유닛의 p층을 24시간 대기 중에 폭로시켰다.
이 p층에 대해, 기판 온도가 170℃, 전원 출력이 500W, 반응실 내 압력이 400Pa, 프로세스 가스로서 H2가 1000sccm인 조건으로 120초간 수소 라디칼 플라즈마 처리를 하였다.
그 후, 실험예 6과 같이 하여 제2 광전 변환 유닛의 i층, n층을 형성하였다.
(실험예 10)
본 실험예에서는, 실험예 6과 같이 하여 기판 상에 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 형성한 후, 제2 광전 변환 유닛의 p층을 24시간 대기 중에 폭로시켰다.
이 p층에 대해, 기판 온도가 170℃, 전원 출력이 500W, 반응실 내 압력이 400Pa, 프로세스 가스로서 H2가 1000sccm인 조건으로 300초간 수소 라디칼 플라즈마 처리를 하였다.
그 후, 실험예 7과 같이 하여 제2 광전 변환 유닛의 i층, n층을 형성하였다.
(실험예 11)
본 실험예에서는, 실험예 7과 같이 하여 기판 상에 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 형성하였다.
실험예 11에서는, p층을 대기 분위기에 폭로하는 공정 및 수소 라디칼 플라즈마 처리는 하지 않고, 그 후, 실험예 7과 같이 하여 제2 광전 변환 유닛의 i층, n층을 형성하였다.
실험예 7 내지 실험예 11에서 제작한 광전 변환 장치의 각 층의 성막 조건을 표 3에 나타낸다.
Figure pct00003
이상과 같이 하여 제조한 실험예 7 내지 실험예 11의 광전 변환 장치에 AM 1.5의 광을 100mW/cm2의 광량으로 조사하여 25℃에서 출력 특성을 측정하고, 광전 변환 효율(η), 합선 전류(Jsc), 개방 전압(Voc), 곡선 인자(FF), Ic/Ia를 평가하였다. 그 결과를 표 4에 나타낸다.
또한, 실험예 7 내지 실험예 11의 광전 변환 장치에 대해, 전류 밀도와 전압의 관계를 도 10에 나타낸다. 도 10은, 각 실험예를 개별적으로 나타내는 특성 곡선과 실험예 7 내지 실험예 11을 모아서 나타내는 특성 곡선을 도시하고 있다.
또한, 수소 라디칼 플라즈마 처리 시간과 광전 변환 효율, Jsc, Voc, FF의 관계를 도 11 내지 도 14에 각각 나타낸다.
Figure pct00004
표 4 및 도 10 내지 도 14에서 명백한 바와 같이, 제2 광전 변환 유닛의 p층을 대기 분위기에 폭로시켜도, 수소 라디칼 플라즈마 처리를 함으로써 특성이 저하되지 않고 양호한 광전 변환 특성이 얻어지며, 특히, 수소 라디칼 플라즈마 처리 시간에 관계없이 동일한 효과가 얻어진다는 것을 알 수 있다.
이상으로부터, 제1 광전 변환 유닛의 p층, i층, n층에 연속하여 제2 광전 변환 유닛의 p층을 형성하고, 그 후, 제2 광전 변환 유닛의 p층을 대기 중에 폭로하고 나서 제2 광전 변환 유닛의 i층, n층을 형성하면, 광전 변환 특성이 우수한 광전 변환 장치를 제조할 수 있다는 것을 알 수 있다.
또한, 제2 광전 변환 유닛의 p층에 수소 라디칼 플라즈마 처리를 함으로써, 이 p층을 대기 중에 폭로했을 때보다도 광전 변환 특성이 보다 우수한 광전 변환 장치를 제조할 수 있다는 것을 알 수 있다.
상기와 같이, 본 발명의 광전 변환 장치의 제조 방법에서는, 제2 광전 변환 유닛을 구성하는 i형 반도체층(제2 i형 반도체층)을 형성하기 전에, 대기 분위기에 폭로된 제2 광전 변환 유닛의 p형 반도체층(제2 p형 반도체층)을 수소 라디칼을 포함하는 플라즈마에 노출하는 것이 바람직하다. 또, 제2 광전 변환 유닛의 n형 반도체층(제2 n형 반도체층)을 성막한 후에, p형 반도체층(제3 p형 반도체층)을 성막하는 것이 바람직하다. 이에 의해, 기판 반출시에는, 반응실이 p형 반도체를 형성하기 위해 이용한 가스의 분위기(B2H6(p형의 도펀트)분위기)가 되고, 다음 기판을 반입할 때는, 반응실 내의 PH3(n형의 도펀트)의 잔류가 억제된다. 따라서, 다음 기판에 i형 반도체층(제2 i형 반도체층)을 성막할 때, p형 반도체층에 인접하는 i형 반도체층 쪽으로 PH3(n형의 도펀트)의 혼입이 억제되어 특성 저하를 억제할 수 있다. 또, 다음 기판을 반입하기 전 또는 다음 기판의 상기 제2 광전 변환 유닛의 i형 반도체층을 성막하기 전에, 반응실 내를 수소로 충분히 사이클 퍼지를 행하는 것이 청정한 i형 반도체층을 성막하기 위해 바람직하다.
또, i형 반도체층을 성막하기 전에, 반응실이 p형 반도체를 형성하기 위해 이용한 가스의 분위기(B2H6(p형의 도펀트)가스를 포함하는 분위기)가 되어 있는 상태에서 수소 플라즈마 처리를 하고, 그 후에, i형 반도체층 및 n형 반도체층을 성막해도 된다. p형 분위기의 조정이 가능하게 되고, p-i접합의 제어가 용이하게 되어 보다 성능이 좋은 광전 변환 장치를 형성하는 것이 가능하게 된다.
이상 상술한 바와 같이, 본 발명은, 광전 변환 장치에 있어서, 제2 광전 변환 유닛을 구성하는 p층 불순물의 i층으로의 확산 또는 잔류 불순물의 p, n층으로의 혼입에 기인하는 접합의 혼란이 없고 양호한 발전 성능을 갖는 광전 변환 장치의 제조 방법, 광전 변환 장치 및 광전 변환 장치의 제조 시스템에 유용하다.
1 투명 기판 , 2 투명 도전막, 3 제1 광전 변환 유닛, 4 제2 광전 변환 유닛, 5 이면 전극, 10 광전 변환 장치, 31 p형 반도체층(제1 p형 반도체층), 32 i형 실리콘층(비정질 실리콘층, 제1 i형 반도체층), 33 n형 반도체층(제1 n형 반도체층), 41 p형 반도체층(제2 p형 반도체층), 42 i형 실리콘층(결정질 실리콘층, 제2 i형 반도체층), 43 n형 반도체층(제2 n형 반도체층), 60 제1 성막 장치, 61 로드실, 62 p층 성막 반응실(감압실), 63(63a, 63b, 63c, 63d) i층 성막 반응실(감압실), 64 n층 성막 반응실(감압실), 65 p층 성막 반응실(감압실), 66 언로드실, 70A, 70B 제2 성막 장치, 71, 73 로드·언로드실, 72 in층 성막 반응실, 74(74a, 74b, 74c, 74d, 74e, 74f) i층 성막 반응실, 75 n층 성막 반응실, 77 중간실, 80A, 80B 폭로 장치

Claims (14)

  1. 광전 변환 장치의 제조 방법으로서,
    제1 광전 변환 유닛을 구성하는 제1 p형 반도체층, 제1 i형 반도체층 및 제1 n형 반도체층과, 제2 광전 변환 유닛을 구성하는 제2 p형 반도체층을 각각 다른 감압실 내에서 연속하여 형성하고,
    상기 제2 p형 반도체층을 대기 분위기에 폭로시키며,
    상기 대기 분위기에 폭로된 상기 제2 p형 반도체층 상에, 상기 제2 광전 변환 유닛을 구성하는 제2 i형 반도체층 및 제2 n형 반도체층을 같은 감압실 내에서 형성하는 것을 특징으로 하는 광전 변환 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 제2 i형 반도체층을 형성하기 전에, 상기 대기 분위기에 폭로된 상기 제2 p형 반도체층을 수소 라디칼을 포함하는 플라즈마에 노출하는 것을 특징으로 하는 광전 변환 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 제2 p형 반도체층을 상기 수소 라디칼을 포함하는 상기 플라즈마에 노출할 때에는, 수소 가스를 이용하는 것을 특징으로 하는 광전 변환 장치의 제조 방법.
  4. 제2항에 있어서,
    상기 제2 i형 반도체층을 형성하기 전에, 상기 제2 p형 반도체층에 혼입되는 도펀트 가스가 존재한 분위기에서 상기 제2 p형 반도체층을 수소 라디칼을 포함하는 플라즈마에 노출하는 것을 특징으로 하는 광전 변환 장치의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 n형 반도체층으로서 결정질의 실리콘계 박막을 형성하는 것을 특징으로 하는 광전 변환 장치의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 제2 i형 반도체층 및 상기 제2 n형 반도체층을 형성한 후에, 제3 p형 반도체층을 형성하는 것을 특징으로 하는 광전 변환 장치의 제조 방법.
  7. 광전 변환 장치로서,
    제1항 내지 제6항 중 어느 한 항에 기재된 광전 변환 장치의 제조 방법에 의해 형성된 것을 특징으로 하는 광전 변환 장치.
  8. 광전 변환 장치의 제조 시스템으로서,
    제1 광전 변환 유닛을 구성하는 제1 p형 반도체층, 제1 i형 반도체층 및 제1 n형 반도체층과, 제2 광전 변환 유닛을 구성하는 제2 p형 반도체층을 각각 형성하고, 감압 분위기를 유지하도록 접속된 복수의 플라즈마 CVD 반응실을 포함하는 제1 성막 장치;
    상기 제2 p형 반도체층이 형성된 상기 기판을 대기 분위기로 반출하는 반출 장치;
    상기 대기 분위기로 반출된 상기 기판을 수용하고, 제2 i형 반도체층 및 제2 n형 반도체층을 감압 분위기에서 형성하는 플라즈마 CVD 반응실을 포함하는 제2 성막 장치;를 포함하는 것을 특징으로 하는 광전 변환 장치의 제조 시스템.
  9. 제8항에 있어서,
    상기 제2 성막 장치는, 상기 제2 i형 반도체층을 형성하기 전에, 상기 대기 분위기에 폭로된 상기 제2 p형 반도체층을 수소 라디칼을 포함하는 플라즈마에 노출하는 것을 특징으로 하는 광전 변환 장치의 제조 시스템.
  10. 제8항에 있어서,
    상기 제2 성막 장치는, 수소 가스를 도입하는 가스 도입부를 가지고,
    상기 가스 도입부에 의해 도입된 상기 수소 가스를 이용하여, 상기 제2 p형 반도체층은 상기 수소 라디칼을 포함하는 상기 플라즈마에 노출되는 것을 특징으로 하는 광전 변환 장치의 제조 시스템.
  11. 제9항에 있어서,
    상기 제2 i형 반도체층 및 상기 제2 n형 반도체층을 형성하는 상기 플라즈마 CVD 반응실 내에서, 상기 제2 p형 반도체층은 상기 수소 라디칼을 포함하는 상기 플라즈마에 노출되는 것을 특징으로 하는 광전 변환 장치의 제조 시스템.
  12. 제9항에 있어서,
    상기 제2 i형 반도체층을 형성하기 전에, 상기 제2 p형 반도체층에 혼입되는 도펀트 가스가 존재한 분위기에서 상기 제2 p형 반도체층을 수소 라디칼을 포함하는 플라즈마에 노출하는 것을 특징으로 하는 광전 변환 장치의 제조 시스템.
  13. 제8항 내지 제12항 중 어느 한 항에 있어서,
    상기 제1 성막 장치는, 상기 제1 n형 반도체층으로서 결정질의 실리콘계 박막을 형성하는 것을 특징으로 하는 광전 변환 장치의 제조 시스템.
  14. 제8항 내지 제13항 중 어느 한 항에 있어서,
    상기 제2 i형 반도체층 및 상기 제2 n형 반도체층을 형성한 후에, 제3 p형 반도체층을 형성하는 것을 특징으로 하는 광전 변환 장치의 제조 시스템.
KR1020117003949A 2008-08-29 2009-08-28 광전 변환 장치의 제조 방법, 광전 변환 장치 및 광전 변환 장치의 제조 시스템 KR101280036B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2008-222818 2008-08-29
JP2008222818 2008-08-29
WOPCT/JP2009/057976 2009-04-22
PCT/JP2009/057976 WO2010023991A1 (ja) 2008-08-29 2009-04-22 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム
PCT/JP2009/004232 WO2010023948A1 (ja) 2008-08-29 2009-08-28 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム

Publications (2)

Publication Number Publication Date
KR20110050458A true KR20110050458A (ko) 2011-05-13
KR101280036B1 KR101280036B1 (ko) 2013-06-28

Family

ID=41721128

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117004276A KR101321813B1 (ko) 2008-08-29 2009-08-28 광전 변환 장치의 제조방법, 광전 변환 장치 및 광전 변환 장치의 제조 시스템
KR1020117003949A KR101280036B1 (ko) 2008-08-29 2009-08-28 광전 변환 장치의 제조 방법, 광전 변환 장치 및 광전 변환 장치의 제조 시스템

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020117004276A KR101321813B1 (ko) 2008-08-29 2009-08-28 광전 변환 장치의 제조방법, 광전 변환 장치 및 광전 변환 장치의 제조 시스템

Country Status (7)

Country Link
US (2) US20110155232A1 (ko)
EP (2) EP2330633A4 (ko)
JP (2) JPWO2010023947A1 (ko)
KR (2) KR101321813B1 (ko)
CN (2) CN102132418A (ko)
TW (2) TW201013966A (ko)
WO (2) WO2010023991A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094413B (zh) * 2011-10-31 2016-03-23 三菱电机株式会社 太阳能电池的制造装置、太阳能电池及其制造方法
JP5583196B2 (ja) * 2011-12-21 2014-09-03 パナソニック株式会社 薄膜太陽電池およびその製造方法
KR20130112148A (ko) * 2012-04-03 2013-10-14 엘지전자 주식회사 박막 태양 전지
KR102102580B1 (ko) * 2012-07-20 2020-04-22 롬엔드하스전자재료코리아유한회사 유기 전계 발광 소자
RU169094U1 (ru) * 2016-07-08 2017-03-03 Федеральное государственное бюджетное образовательное учреждение высшего образования "Саратовский государственный технический университет имени Гагарина Ю.А." (СГТУ имени Гагарина Ю.А.) Бесколлекторный электродвигатель постоянного тока с лазерно-фотоэлектрическим токоподводом
JP7071055B2 (ja) * 2017-02-24 2022-05-18 キヤノン株式会社 撮像素子および撮像装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3589581B2 (ja) 1999-02-26 2004-11-17 株式会社カネカ タンデム型の薄膜光電変換装置の製造方法
JP4903940B2 (ja) * 2001-02-08 2012-03-28 株式会社カネカ タンデム型薄膜太陽電池の製造方法
US6566159B2 (en) * 2000-10-04 2003-05-20 Kaneka Corporation Method of manufacturing tandem thin-film solar cell
JP2002170973A (ja) * 2000-12-01 2002-06-14 Canon Inc 半導体素子の形成方法及び半導体素子
AU2003220852B2 (en) * 2002-04-09 2008-12-11 Kaneka Corporation Method for fabricating tandem thin film photoelectric converter
JP3978121B2 (ja) * 2002-11-27 2007-09-19 三菱重工業株式会社 薄膜太陽電池の製造方法
EP1650811B1 (en) * 2003-07-24 2013-04-03 Kaneka Corporation Stacked photoelectric converter
JP4025744B2 (ja) * 2004-03-26 2007-12-26 株式会社カネカ 積層型光電変換装置の製造方法
AU2004222793B2 (en) * 2003-10-27 2007-07-26 Mitsubishi Heavy Industries, Ltd. Solar cell and process for producing solar cell
JP2005159320A (ja) * 2003-10-27 2005-06-16 Mitsubishi Heavy Ind Ltd 太陽電池及び太陽電池の製造方法
JP2005154795A (ja) * 2003-11-21 2005-06-16 Sharp Corp 薄膜の製造方法および太陽電池
JP2008222818A (ja) 2007-03-12 2008-09-25 Furukawa Electric Co Ltd:The 無架橋高密度ポリエチレン系樹脂発泡体およびその製造方法

Also Published As

Publication number Publication date
TW201013966A (en) 2010-04-01
KR101280036B1 (ko) 2013-06-28
EP2330633A4 (en) 2014-01-08
EP2323172A4 (en) 2014-03-26
CN102132418A (zh) 2011-07-20
KR101321813B1 (ko) 2013-10-28
EP2330633A1 (en) 2011-06-08
EP2323172A1 (en) 2011-05-18
JPWO2010023948A1 (ja) 2012-01-26
CN102132416A (zh) 2011-07-20
KR20110050465A (ko) 2011-05-13
WO2010023947A1 (ja) 2010-03-04
US20110155232A1 (en) 2011-06-30
TW201017917A (en) 2010-05-01
US20110204466A1 (en) 2011-08-25
WO2010023991A1 (ja) 2010-03-04
JPWO2010023947A1 (ja) 2012-01-26

Similar Documents

Publication Publication Date Title
KR100430021B1 (ko) 퇴적 막 형성 장치
KR101280036B1 (ko) 광전 변환 장치의 제조 방법, 광전 변환 장치 및 광전 변환 장치의 제조 시스템
JP2005197608A (ja) 光電変換装置
WO2014010310A1 (ja) 半導体素子の製造方法
US20120325284A1 (en) Thin-film silicon tandem solar cell and method for manufacturing the same
KR101279495B1 (ko) 광전 변환 장치의 제조 방법, 광전 변환 장치, 광전 변환 장치의 제조 시스템 및 광전 변환 장치 제조 시스템의 사용 방법
CN103080371A (zh) 一种涂覆用于生产太阳能电池的基材的方法
JPH08298333A (ja) 半導体被膜作製装置および薄膜太陽電池および薄膜太陽電池の作製方法
JP4712127B2 (ja) 太陽電池の製造方法及び製造装置
JP2006216624A (ja) 太陽電池及び太陽電池の製造方法
WO2013168515A1 (ja) 光電変換装置およびその製造方法
WO2010146846A1 (ja) 光電変換装置及び光電変換装置の製造方法
WO2010023948A1 (ja) 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム
JP4642126B2 (ja) 積層型光起電力素子および積層型光起電力素子の製造方法
JP2007189266A (ja) 積層型光起電力素子
WO2011068197A1 (ja) 光電変換装置及び光電変換装置の製造方法
JP2010177582A (ja) 光電変換装置の製造方法と光電変換装置、及び光電変換装置の製造システム
WO2012057201A1 (ja) 光電変換装置及び光電変換装置の製造方法
WO2011125878A1 (ja) 光電変換装置及び光電変換装置の製造方法
CN110809827A (zh) 光电转换装置的制造方法
US20120034731A1 (en) Photoelectric conversion device manufacturing system and photoelectric conversion device manufacturing method
JPH09246582A (ja) 光起電力素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160420

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 5