KR101321813B1 - 광전 변환 장치의 제조방법, 광전 변환 장치 및 광전 변환 장치의 제조 시스템 - Google Patents

광전 변환 장치의 제조방법, 광전 변환 장치 및 광전 변환 장치의 제조 시스템 Download PDF

Info

Publication number
KR101321813B1
KR101321813B1 KR1020117004276A KR20117004276A KR101321813B1 KR 101321813 B1 KR101321813 B1 KR 101321813B1 KR 1020117004276 A KR1020117004276 A KR 1020117004276A KR 20117004276 A KR20117004276 A KR 20117004276A KR 101321813 B1 KR101321813 B1 KR 101321813B1
Authority
KR
South Korea
Prior art keywords
layer
photoelectric conversion
conversion unit
type semiconductor
semiconductor layer
Prior art date
Application number
KR1020117004276A
Other languages
English (en)
Other versions
KR20110050465A (ko
Inventor
히로토 우치다
데츠시 후지나가
요시노부 우에
가즈야 사이토
규죠 나카무라
Original Assignee
가부시키가이샤 아루박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 아루박 filed Critical 가부시키가이샤 아루박
Publication of KR20110050465A publication Critical patent/KR20110050465A/ko
Application granted granted Critical
Publication of KR101321813B1 publication Critical patent/KR101321813B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/077—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells the devices comprising monocrystalline or polycrystalline materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H01L31/1824—Special manufacturing methods for microcrystalline Si, uc-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/545—Microcrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Photovoltaic Devices (AREA)

Abstract

광전 변환 장치의 제조방법은, 제1 광전 변환 유닛(3)을 구성하는 제1 p형 반도체층(31), 제1 i형 반도체층(32) 및 제1 n형 반도체층(33)과, 결정질의 실리콘계 박막으로 이루어진 제2 광전 변환 유닛(4)을 구성하는 제2 p형 반도체층(41)을 감압 분위기내에서 연속하여 형성하고, 상기 제2 p형 반도체층(41)을 대기 분위기에 노출시키고, 대기 분위기에 노출된 상기 제2 p형 반도체층(41)위에 상기 제2 광전 변환 유닛(4)을 구성하는 제2 i형 반도체층(42)및 제2 n형 반도체층(43)을 형성한다.

Description

광전 변환 장치의 제조방법, 광전 변환 장치 및 광전 변환 장치의 제조 시스템{Photoelectric conversion device manufacturing method, photoelectric conversion device, and photoelectric conversion device manufacturing system}
본 발명은 광전 변환 장치의 제조방법, 광전 변환 장치 및 광전 변환 장치의 제조 시스템에 관한 것으로서, 상세하게는 2개의 광전 변환 유닛이 적층되어 구성된 탄뎀형의 광전 변환 장치의 성능을 향상시키는 기술에 관한 것이다.
본원은 2008년 8월 29일에 출원된 일본특원2008-222818호에 기초하여 우선권을 주장하고 그 내용을 여기에 원용한다.
최근 광전 변환 장치는 태양전지 또는 광센서 등에 일반적으로 이용되고 있으며, 특히 태양전지에서는 에너지의 효율적인 이용 관점에서 널리 보급되기 시작했다.
특히 단결정 실리콘을 이용한 광전 변환 장치는 단위 면적당 에너지 변환 효율이 우수하다.
그러나 한편 단결정 실리콘을 이용한 광전 변환 장치는 단결정 실리콘 잉곳을 슬라이스한 실리콘 웨이퍼를 사용하기 때문에 잉곳의 제조시에 대량의 에너지가 소비되어 제조 비용이 높다.
예를 들면 옥외 등에 설치되는 대면적 광전 변환 장치를 실리콘 단결정을 이용하여 제조하면 현상태에서는 비용이 상당히 든다.
그래서 보다 저렴하게 제조할 수 있는 아몰퍼스(비정질) 실리콘 박막(이하, 「a-Si박막」이라고도 표기)을 이용한 광전 변환 장치가 저비용의 광전 변환 장치로서 보급되고 있다.
그런데 이 아몰퍼스(비정질) 실리콘 박막을 이용한 광전 변환 장치의 변환 효율은 단결정 실리콘 또는 다결정 실리콘을 이용한 결정형 광전 변환 장치의 변환 효율에 비해 낮다.
그래서 광전 변환 장치의 변환 효율을 향상시키는 구조로서 2개의 광전 변환 유닛이 적층된 탄뎀형 구조가 제안되었다.
예를 들면, 도 15에 도시한 탄뎀형의 광전 변환 장치(100)가 알려져 있다.
이 광전 변환 장치(100)에서는, 투명 도전막(102)이 배치된 절연성의 투명 기판(101)이 사용되고 있다.
투명 도전막(102)위에는 p형 반도체층(131), i형 실리콘층(비정질 실리콘층)(132) 및 n형 반도체층(133)을 차례대로 적층하여 얻어진 pin형의 제1 광전 변환 유닛(103)이 형성되어 있다.
제1 광전 변환 유닛(103)위에는 p형 반도체층(141), i형 실리콘층(결정질 실리콘층)(142) 및 n형 반도체층(143)을 차례대로 적층하여 얻어진 pin형의 제2 광전 변환 유닛(104)이 형성되어 있다.
또 제2 광전 변환 유닛(104)위에는 이면 전극(105)이 형성되어 있다.
이와 같은 탄뎀형의 광전 변환 장치를 제조하는 방법으로서는, 예를 들면 특허문헌 1에 개시된 제조방법이 알려져 있다.
이 제조방법에서는 비정질 타입의 광전 변환 유닛(제1 광전 변환 유닛)을 구성하는 p형 반도체층, i형의 비정질 실리콘계 광전 변환층 및 n형 반도체층을 형성하는 플라즈마CVD 반응실은 각각 다르다.
또 이 제조방법에서는 결정질형의 광전 변환 유닛(제2 광전 변환 유닛)을 구성하는 p형 반도체층, i형의 결정질 실리콘계 광전 변환층 및 n형 반도체층은 같은 플라즈마CVD 반응실에서 형성된다.
이 탄뎀형의 광전 변환 장치(100)는 도 16a에 도시한 것처럼 우선 투명 도전막(102)이 성막된 절연성 투명 기판(101)을 준비한다.
이어서 도 16b에 도시한 것처럼 절연성 투명 기판(101)위에 성막된 투명 도전막(102)위에 p형 반도체층(131), i형 실리콘층(비정질 실리콘층)(132) 및 n형 반도체층(133)을 형성하는 플라즈마CVD 반응실은 각각 다르다.
이로써 차례대로 적층된 pin형의 제1 광전 변환 유닛(103)이 절연성 투명 기판(101)위에 형성된다.
이어서 제1 광전 변환 유닛(103)의 n형 반도체층(133)을 대기중에 노출시켜 플라즈마CVD 반응실로 이동한 후, 도 16c에 도시한 것처럼 대기중에 노출된 제1 광전 변환 유닛(103)의 n형 반도체층(133)위에 p형 반도체층(141), i형 실리콘층(결정질 실리콘층)(142) 및 n형 반도체층(143)이 같은 플라즈마CVD 반응실내에서 형성된다.
이로써 차례대로 적층된 pin형의 제2 광전 변환 유닛(104)이 형성된다.
그리고 제2 광전 변환 유닛(104)의 n형 반도체층(143)위에 이면 전극(105)을 형성함으로써 도 15에 도시한 광전 변환 장치(100)를 얻을 수 있다.
상기 구성으로 이루어진 탄뎀형의 광전 변환 장치(100)는 크게 이하의 2개의 제조 시스템에 의해 제조할 수 있다.
우선, 제1 제조 시스템에서는 우선 챔버라고 불리는 성막 반응실이 여러 개 직선형(선형)으로 연결되어 배치된 이른바 인라인형의 제1 성막 장치를 사용하여 제1 광전 변환 유닛(103)을 형성한다.
제1 광전 변환 유닛(103)을 구성하는 각 층은 제1 성막 장치에서의 다른 성막 반응실에서 형성된다.
제1 광전 변환 유닛(103)이 형성된 후 이른바 배치형의 제2 성막 장치를 사용하여 제2 광전 변환 유닛(104)을 형성한다.
제2 광전 변환 유닛(104)을 구성하는 각 층은 제2 성막 장치에서의 하나의 성막 반응실에서 형성된다.
구체적으로는, 예를 들면 도 17에 도시한 것처럼 제1 제조 시스템은 로드실(L:Lord)(161), p층 성막 반응실(162), i층 성막 반응실(163), n층 성막 반응실(164) 및 언로드실(UL:Unlord)(166)이 연속하여 직선 형태로 배치된 제1 성막 장치와, 로드·언로드실(L/UL)(171) 및 pin층 성막 반응실(172)이 배치된 제2 성막 장치를 포함한다.
이 제1 제조 시스템에서는 최초로 기판이 로드실(L:Lord)(161)에 반입 및 배치되고 그 내부의 압력이 감압된다.
이어서 감압 분위기가 유지된 채로 p층 성막 반응실(162)에서 제1 광전 변환 유닛(103)의 p형 반도체층(131)이 형성되고, i층 성막 반응실(163)에서 i형 실리콘층(비정질 실리콘층)(132)이 형성되고, n층 성막 반응실(164)에서 n형 반도체층(133)이 형성된다.
제1 광전 변환 유닛(103)이 형성된 기판은 언로드실(UL:Unlord)(166)에 반출된다. 언로드실(UL:Unlord)(166)에서는 감압 분위기가 대기 분위기로 환원되고 기판은 언로드실(UL:Unlord)(166)에서 반출된다.
이와 같이 제1 성막 장치에서 처리된 기판은 대기에 노출되어 제2 성막 장치에 반송된다.
제1 광전 변환 유닛(103)이 형성된 기판은 로드·언로드실(L/UL)(171)에 반입 및 배치되어 그 내부의 압력이 감압된다.
로드·언로드실(L/UL)(171)은 기판이 반입된 후에 내부 압력을 감압하거나 기판을 반출할 때에 감압 분위기를 대기 분위기로 환원시킨다.
이 로드·언로드실(L/UL)(171)을 통해 기판은 pin층 성막 반응실(172)에 반입된다. 제1 광전 변환 유닛(103)의 n형 반도체층(133)위에 제2 광전 변환 유닛(104)의 p형 반도체층(141), i형 실리콘층(결정질 실리콘층)(142) 및 n형 반도체층(143)이 같은 반응실내, 즉 pin층 성막 반응실(172)안에서 차례대로 형성된다.
이 제1 제조 시스템의 도 17에 도시한 G지점에서는, 도 16a에 도시한 것처럼 투명 도전막(102)이 성막된 절연성 투명 기판(101)이 준비된다.
또 도 17에 도시한 H지점에서는, 도 16b에 도시한 것처럼 절연성 투명 기판(101)위에 성막된 투명 도전막(102)위에 제1 광전 변환 유닛(103)이 설치된 광전 변환 장치의 제1 중간품(100a)이 형성된다.
그리고 도 17에 도시한 I지점에서, 도 16c에 도시한 것처럼 제1 광전 변환 유닛(103)위에 제2 광전 변환 유닛(104)이 설치된 광전 변환 장치의 제2 중간품(100b)이 형성된다.
도 17에서, 인라인형의 제1 성막 장치는 2개의 기판을 동시에 처리하도록 구성되어 있다. I층 성막 반응실(163)은 4개의 반응실(163a)∼(163d)로 구성되어 있다.
또 도 17에서 배치형의 제2 성막 장치는 6개의 기판을 동시에 처리하도록 구성되어 있다.
한편 제2 제조 시스템에서는, 도 17에 도시한 제1 성막 장치를 사용하여 제1 광전 변환 유닛(103)이 형성된다.
제1 광전 변환 유닛(103)이 형성된 후 제2 광전 변환 유닛(104)의 각 층을 형성하기 위한 전용 성막 반응실을 여러 개 사용하여 제2 광전 변환 유닛(104)을 형성하는, 이른바 매엽형의 제2 성막 장치를 사용하여 제2 광전 변환 유닛(104)을 형성한다.
구체적으로는, 예를 들면 도 18에 도시한 것처럼 제2 제조 시스템은 도 17과 같은 구성을 가진 제1 성막 장치와 로드·언로드실(L/UL)(173), p층 성막 반응실(174), i층 성막 반응실(175), n층 성막 반응실(176) 및 중간실(177)이 배치된 제2 성막 장치를 포함한다.
이 제2 제조 시스템에서는, 상술한 것처럼 제1 제조 시스템과 마찬가지로 제1 성막 장치에 의해 기판상에 제1 광전 변환 유닛(103)이 형성되고, 이 기판은 언로드실(UL:Unlord)(166)에서 반출된다.
이와 같이 제1 성막 장치에서 처리된 기판은 대기에 노출되어 제2 성막 장치에 반송된다.
제1 광전 변환 유닛(103)이 형성된 기판은 로드·언로드실(L/UL)(173)에 반입 및 배치되고 그 내부의 압력이 감압된다.
로드·언로드실(L/UL)(173)은 기판이 반입된 후에 내부 압력을 감압하거나 기판을 반출할 때에 감압 분위기를 대기 분위기로 환원시킨다.
이 로드·언로드실(L/UL)(173)을 통해 기판은 중간실(177)에 반입된다. 또 중간실(177)과 p층 성막 반응실(174) 사이, 중간실(177)과 i층 성막 반응실(175) 사이, 중간실(177)과 n층 성막 반응실(176) 사이로 반송된다.
p층 성막 반응실(174)에서는 제2 광전 변환 유닛(104)의 p형 반도체층(141)이 제1 광전 변환 유닛(103)의 n형 반도체층(133)위에 형성된다.
i층 성막 반응실(175)에서는 i형 실리콘층(결정질 실리콘층)(142)이 형성된다.
n층 성막 반응실(176)에서는 n형 반도체층(143)이 형성된다.
이와 같이 반응실(174),(175),(176) 각각에서는 p형 반도체층(141), i형 실리콘층(142) 및 n형 반도체층(143) 중 1개층이 1장의 기판에 형성된다.
또 중간실(177)에 마련된 반송 장치(미도시)는 p형 반도체층(141), i형 실리콘층(142) 및 n형 반도체층(143)을 적층하기 위해 반응실(174),(175),(176) 각각에 기판을 반송하거나 반응실(174),(175),(176) 각각에서 기판을 반출한다.
이 제2 제조 시스템의 도 18에 도시한 J지점에서는, 도 16a에 도시한 것처럼 투명 도전막(102)이 성막된 절연성 투명 기판(101)이 준비된다.
또 도 18에 도시한 K지점에서는, 도 16b에 도시한 것처럼 절연성 투명 기판(101)위에 성막된 투명 도전막(102)위에 제1 광전 변환 유닛(103)이 설치된 광전 변환 장치의 제1 중간품(100a)이 형성된다.
그리고 도 18에 도시한 L지점에서, 도 16c에 도시한 것처럼 제1 광전 변환 유닛(103)위에 제2 광전 변환 유닛(104)이 설치된 광전 변환 장치의 제2 중간품(100b)이 형성된다.
도 18에서, 인라인형의 제1 성막 장치는 각 반응실에서 2개의 기판을 동시에 처리하도록 구성되어 있다. I층 성막 반응실(163)은 4개의 반응실(163a)∼(163d)로 구성되어 있다.
또 도 18에서 매엽형의 제2 성막 장치에서의 i층 성막 반응실(175)은 5개의 반응실(175a)∼(175e)로 구성되어 있다. 따라서 제2 성막 장치는 성막 시간이 긴 i층을 동시에 5개의 기판에 성막함으로써 택트(tact) 타임을 단축하였다.
아울러 도 18에는 p층, i층, n층의 각각을 개별의 챔버(173)∼(176)에서 성막하는 예가 도시되어 있는데, 개별의 챔버(173)∼(176) 각각에서 p층, i층, n층을 연속하여 성막하는 방식을 채용해도 좋다.
매엽식의 성막 장치에서는 설치 면적이 커져 i층 성막 반응실의 수를 늘릴 수 없는 경우가 있었다. 이 경우 각각의 반응실에서 p, i, n층을 성막함으로써 실질적으로 i층 성막 반응실의 수를 늘릴 수 있다.
이와 같은 제조방법에서는 비정질 광전 변환층인 i층은 2000∼3000Å의 막두께를 가지고 전용 반응실에서 생산 가능하다. 또 p, i, n층마다 전용 반응실을 사용함으로써 p층 불순물의 i층으로의 확산 또는 잔류 불순물이 p, n층에 혼입됨으로써 생기는 접합의 흐트러짐 없이 pin접합 구조에서 양호한 불순물 프로파일을 얻을 수 있다.
한편 결정질 광전 변환층인 i층의 막두께는 15000∼25000Å와 비정질 광전 변환층에 비해 1자리수 두꺼운 막두께가 요구됨에 따라 생산성을 높이기 위해 배치식 또는 매엽식의 반응실내에 여러 장의 기판을 나열하여 동시 처리하는 것이 유리하다.
그러나 이 결정질 광전 변환층의 p, i, n층을 같은 반응실내에서 성막할 경우에는 같은 반응실내에서 처리하기 때문에 p층 불순물의 i층으로의 확산 또는 잔류 불순물이 p, n층에 혼입됨으로써 접합이 흐트러지는 것이 문제가 된다.
잔류 불순물의 p, n층으로의 혼입이란, 같은 챔버내에서 p층용 불순물(도펀트) 가스, n층용 불순물(doping) 가스 모두를 사용함으로써 챔버내에 잔류된 불순물(도펀트) 가스의 성분이 다른 층에 혼입되는 것을 가리킨다.
예를 들면 같은 챔버에서 기판상에 n층을 형성한 후에 다음 기판상에 p층을 형성할 경우 n층의 불순물이 p층에 혼입될 우려가 있다.
[특허문헌 1] 특허제3589581호 공보
본 발명은 상기 사정을 감안하여 이루어진 것으로서, 투명 도전막이 부착된 절연성 투명 기판상에 pin형의 제1 광전 변환 유닛 및 제2 광전 변환 유닛이 순서대로 적층되고 제2 광전 변환 유닛을 구성하는 p층, i층, n층이 결정질의 실리콘계 박막으로 이루어진 광전 변환 장치에서 제2 광전 변환 유닛을 구성하는 p층 불순물의 i층으로의 확산 또는 잔류 불순물이 p, n층에 혼입됨으로써 생기는 접합의 흐트러짐 없이 양호한 발전 성능을 가진 광전 변환 장치의 제조방법을 제공하는 것을 제1 목적으로 한다.
또 본 발명은 양호한 발전 성능을 가진 광전 변환 장치를 제공하는 것을 제2 목적으로 한다.
또 본 발명은 제2 광전 변환 유닛을 구성하는 p층 불순물의 i층으로의 확산 또는 잔류 불순물이 p, n층에 혼입됨으로써 생기는 접합의 흐트러짐 없이 양호한 발전 성능을 가진 광전 변환 장치를 제작할 수 있는 제조 시스템을 제공하는 것을 제3 목적으로 한다.
본 발명의 제1 태양의 광전 변환 장치의 제조방법은, 제1 광전 변환 유닛을 구성하는 제1 p형 반도체층, 제1 i형 반도체층 및 제1 n형 반도체층과, 결정질의 실리콘계 박막으로 이루어진 제2 광전 변환 유닛을 구성하는 제2 p형 반도체층을 감압 분위기내에서 연속하여 형성하고, 상기 제2 p형 반도체층을 대기 분위기에 노출시키고 대기 분위기(공기 분위기)에 노출된 상기 제2 p형 반도체층상에 상기 제2 광전 변환 유닛을 구성하는 제2 i형 반도체층 및 제2 n형 반도체층을 형성한다.
본 발명의 제1 태양의 광전 변환 장치의 제조방법에서는, 상기 제2 i형 반도체층을 형성하기 전에 대기 분위기에 노출된 상기 제2 p형 반도체층을 수소 래디컬을 포함한 플라즈마에 노출시키는 것이 바람직하다.
본 발명의 제1 태양의 광전 변환 장치의 제조방법에서는, 상기 제2 p형 반도체층을 상기 수소 래디컬을 포함한 상기 플라즈마에 노출시킬 때에는 수소 가스를 사용하는 것이 바람직하다.
본 발명의 제1 태양의 광전 변환 장치의 제조방법에서는, 상기 제1 n형 반도체층으로서 결정질의 실리콘계 박막을 형성하는 것이 바람직하다.
본 발명의 제2 태양의 광전 변환 장치는 상기 광전 변환 장치의 제조방법에 의해 형성되어 있다.
본 발명의 제3 태양의 광전 변환 장치의 제조 시스템은, 제1 광전 변환 유닛을 구성하는 제1 p형 반도체층, 제1 i형 반도체층 및 제1 n형 반도체층과 결정질의 실리콘계 박막으로 이루어진 제2 광전 변환 유닛을 구성하는 제2 p형 반도체층을 각각 형성하고 감압 분위기를 유지하도록 접속된 여러 개의 플라즈마CVD 반응실을 포함한 제1 성막 장치와, 상기 제2 p형 반도체층이 형성된 상기 기판을 대기 분위기로 반출하는 반출 장치와, 상기 대기 분위기로 반출된 상기 기판을 수용하고 상기 제2 광전 변환 유닛을 구성하는 제2 i형 반도체층 및 제2 n형 반도체층을 감압 분위기로 형성하는 플라즈마CVD 반응실을 포함한 제2 성막 장치를 포함한다.
본 발명의 제3 태양의 광전 변환 장치의 제조 시스템에서는, 상기 제2 성막 장치는 상기 제2 i형 반도체층을 형성하기 전에 상기 대기 분위기에 노출된 상기 제2 p형 반도체층을 수소 래디컬을 포함한 플라즈마에 노출시키는 것이 바람직하다.
본 발명의 제3 태양의 광전 변환 장치의 제조 시스템에서는, 상기 제2 성막 장치는 수소 가스를 도입하는 가스 도입부를 가지고 상기 가스 도입부에 의해 도입된 상기 수소 가스를 사용하여 상기 제2 p형 반도체층은 상기 수소 래디컬을 포함한 상기 플라즈마에 노출되는 것이 바람직하다.
본 발명의 제3 태양의 광전 변환 장치의 제조 시스템에서는, 상기 제2 i형 반도체층 및 상기 제2 n형 반도체층을 형성하는 상기 플라즈마CVD 반응실내에, 상기 제2 p형 반도체층은 상기 수소 래디컬을 포함한 상기 플라즈마에 노출되는 것이 바람직하다.
본 발명의 제3 태양의 광전 변환 장치의 제조 시스템에서는, 상기 제1 성막 장치는 상기 제1 n형 반도체층으로서 결정질의 실리콘계 박막을 형성하는 것이 바람직하다.
본 발명의 광전 변환 장치의 제조방법에 의하면, 제1 광전 변환 유닛의 제1 p형 반도체층, 제1 i형 반도체층, 제1 n형 반도체층, 또는 제2 광전 변환 유닛의 제2 i형 반도체층이 형성되는 플라즈마CVD 반응실과, 제2 광전 변환 유닛의 제2 p형 반도체층이 형성되는 플라즈마CVD 반응실이 다르기 때문에 제2 광전 변환 유닛을 구성하는 제2 p형 반도체층의 불순물이 제2 i형 반도체층에 확산되는 것 또는 잔류 불순물이 제2 p형 반도체층 및 제2 n형 반도체층에 혼입됨에 따라 접합이 흐트러지는 것을 억제할 수 있다.
또 제2 광전 변환 유닛의 p형 반도체층이 대기 분위기에 노출됨으로써 p형 반도체층의 표면에 OH가 붙거나 p층 표면의 일부가 산화됨으로써 결정의 핵이 발생하고, 결정질의 실리콘계 박막으로 이루어진 제2 광전 변환 유닛의 i형 반도체층의 결정화율이 상승한다.
또 본 발명의 광전 변환 장치에 의하면, 상기 광전 변환 장치의 제조방법에 의해 형성되기 때문에 pin접합 구조에서 양호한 불순물 프로파일을 얻을 수 있다. 따라서 접합이 흐트러지지 않아 박막 광전 변환 장치로서 양호한 성능을 얻을 수 있다.
또한 본 발명의 광전 변환 장치의 제조 시스템에 의하면, 제1 광전 변환 유닛의 제1 p형 반도체층, 제1 i형 반도체층 및 제1 n형 반도체층 및 제2 광전 변환 유닛의 제2 p형 반도체층은 제1 성막 장치에서 성막되고 또 제2 광전 변환 유닛의 제2 i형 반도체층 및 제2 n형 반도체층은 제2 성막 장치에서 성막되므로 제2 광전 변환 유닛을 구성하는 제2 p형 반도체층의 불순물이 제2 i형 반도체층으로 확산되는 것 또는 잔류 불순물이 제2 p형 반도체층 및 제2 n형 반도체층에 혼입됨으로써 접합이 흐트러지는 것을 억제할 수 있다. 따라서 양호한 성능을 가진 광전 변환 장치를 제조할 수 있다.
도 1a는, 본 발명에 관한 광전 변환 장치의 제조방법을 설명하는 단면도.
도 1b는, 본 발명에 관한 광전 변환 장치의 제조방법을 설명하는 단면도.
도 1c는, 본 발명에 관한 광전 변환 장치의 제조방법을 설명하는 단면도.
도 2는, 본 발명에 관한 광전 변환 장치의 층구성의 일례를 도시한 단면도.
도 3은, 본 발명에 관한 광전 변환 장치를 제조하는 제1 제조 시스템을 도시한 개략도.
도 4는, 본 발명에 관한 광전 변환 장치를 제조하는 제2 제조 시스템을 도시한 개략도.
도 5는, 실험예 1∼실험예 6의 광전 변환 장치에 대해서 전류 밀도와 전압과의 관계를 도시한 도면.
도 6은, 실험예 1∼실험예 6의 광전 변환 장치에 대해서 p층의 대기 노정 시간(노출시간)과 광전 변환 효율과의 관계를 도시한 도면.
도 7은, 실험예 1∼실험예 6의 광전 변환 장치에 대해서 p층의 대기 노정 시간과 합선(단락) 전류와의 관계를 도시한 도면.
도 8은, 실험예 1∼실험예 6의 광전 변환 장치에 대해서 p층의 대기 노정 시간과 개방 전압과의 관계를 도시한 도면.
도 9는, 실험예 1∼실험예 6의 광전 변환 장치에 대해서 p층의 대기 노정 시간과 곡선 인자와의 관계를 도시한 도면.
도 10은, 실험예 7∼실험예 11의 광전 변환 장치에 대해서 전류 밀도와 전압과의 관계를 도시한 도면.
도 11은, 실험예 7∼실험예 11의 광전 변환 장치에 대해서 p층의 대기 노정 시간과 광전 변환 효율과의 관계를 도시한 도면.
도 12는, 실험예 7∼실험예 11의 광전 변환 장치에 대해서 p층의 대기 노정 시간과 합선 전류와의 관계를 도시한 도면.
도 13은, 실험예 7∼실험예 11의 광전 변환 장치에 대해서 p층의 대기 노정 시간과 개방 전압과의 관계를 도시한 도면.
도 14는, 실험예 7∼실험예 11의 광전 변환 장치에 대해서 p층의 대기 노정 시간과 곡선 인자와의 관계를 도시한 도면.
도 15는, 종래의 광전 변환 장치의 일례를 도시한 단면도.
도 16a는, 종래의 광전 변환 장치의 제조방법을 설명하는 단면도.
도 16b는, 종래의 광전 변환 장치의 제조방법을 설명하는 단면도.
도 16c는, 종래의 광전 변환 장치의 제조방법을 설명하는 단면도.
도 17은, 종래의 광전 변환 장치를 제조하는 제조 시스템의 일례를 도시한 개략도.
도 18은, 종래의 광전 변환 장치를 제조하는 제조 시스템의 일례를 도시한 개략도.
이하, 본 발명에 관한 광전 변환 장치의 제조방법의 실시형태를 도면에 기초하여 설명하기로 한다.
이하의 실시형태에서는 아몰퍼스 실리콘형의 광전 변환 장치인 제1 광전 변환 유닛과 미결정(微結晶) 실리콘형의 광전 변환 장치인 제2 광전 변환 유닛이 적층되어 구성된 탄뎀형의 광전 변환 장치에 대해서 설명하기로 한다.
도 1a∼도 1c는 본 발명인 광전 변환 장치의 제조방법을 설명하는 단면도이고, 도 2는 이 광전 변환 장치의 층구성을 도시한 단면도이다.
우선 도 2에 도시한 것처럼 본 발명의 제조방법에 의해 제조되는 광전 변환 장치(10)에서는, 광투과성을 가진 절연성 기판(1)의 제1 면(1a)(표면)위에 pin형의 제1 광전 변환 유닛(3)과 제2 광전 변환 유닛(4)이 이 순서대로 겹쳐서 형성되고 또 제2 광전 변환 유닛(4)위에 이면 전극(5)이 형성되어 있다.
기판(1)은, 예를 들면 유리, 투명 수지 등 태양광의 투과성이 우수하고 또한 내구성이 있는 절연 재료로 이루어진다.
이 기판(1)은 투명 도전막(2)을 구비하고 있다.
투명 도전막(2)의 재료로서는, 예를 들면 ITO(Indium Tin Oxide), SnO2, ZnO 등의 광투과성을 가진 금속 산화물을 들 수 있다. 투명 도전막(2)은 진공 증착법 또는 스퍼터링법에 의해 기판(1) 위에 형성된다.
이 광전 변환 장치(10)에서는, 도 2에서 흰 화살표로 나타낸 것처럼 기판(1)의 제2 면(1b)에 태양광(S)이 입사된다.
또 제1 광전 변환 유닛(3)은 p형 반도체층(p층, 제1 p형 반도체층)(31), 실질적으로 진성인 i형 반도체층(i층, 제1 i형 반도체층)(32), n형 반도체층(n층, 제1 n형 반도체층)(33)이 적층된 pin구조를 가지고 있다.
즉, p층(31), i층(32), n층(33)을 이 순서대로 적층함으로써 제1 광전 변환 유닛(3)은 형성되어 있다.
이 제1 광전 변환 유닛(3)은 아몰퍼스(비정질) 실리콘계 재료로 구성되어 있다.
제1 광전 변환 유닛(3)에서는, p층(31)의 두께가 예를 들면 90Å, i층(32)의 두께가 예를 들면 2500Å, n층(33)의 두께가 예를 들면 300Å이다.
제1 광전 변환 유닛(3)의 p층(31), i층(32), n층(33)을 형성하는 플라즈마CVD 반응실은 각각 다르다.
아울러 제1 광전 변환 유닛(3)에서는 p층(31) 및 i층(32)을 아몰퍼스 실리콘으로 형성하고, n층(33)을 결정질을 포함한 아몰퍼스 실리콘(이른바 마이크로 크리스탈 실리콘)으로 형성할 수 있다.
또 제2 광전 변환 유닛(4)은 p형 반도체층(p층, 제2 p형 반도체층)(41), 실질적으로 진성인 i형 반도체층(i층, 제2 i형 반도체층)(42), n형 반도체층(n층, 제2 n형 반도체층)(43)이 적층된 pin구조를 가지고 있다.
즉, p층(41), i층(42), n층(43)을 이 순서대로 적층함으로써 제2 광전 변환 유닛(4)은 형성되어 있다.
이 제2 광전 변환 유닛(4)은 결정질을 포함한 실리콘계 재료로 구성되어 있다.
제2 광전 변환 유닛(4)에서는, p층(41)의 두께가 예를 들면 100Å, i층(42)의 두께가 예를 들면 15000Å, n층(43)의 두께가 예를 들면 150Å이다.
제2 광전 변환 유닛(4)에서는, p층(41)을 형성하는 플라즈마CVD 반응실과, i층(42) 및 n층(43)을 형성하는 플라즈마CVD 반응실은 다르다. i층(42) 및 n층(43)은 같은 플라즈마CVD 반응실내에서 형성된다.
이면 전극(5)은 Ag(은), Al(알루미늄) 등의 도전성 광반사막으로 구성되어 있으면 된다.
이 이면 전극(5)은, 예를 들면 스퍼터링법 또는 증착법으로 형성할 수 있다.
또 이면 전극(5)으로서는, 제2 광전 변환 유닛(4)의 n형 반도체층(n층)(43)과 이면 전극(5) 사이에 ITO, SnO2, ZnO 등의 도전성 산화물로 이루어진 층이 형성된 적층 구조를 채용해도 좋다.
다음으로, 상기 구성을 가진 광전 변환 장치(10)를 제조하기 위한 제조방법을 설명하기로 한다.
우선, 도 1a에 도시한 것처럼 투명 도전막(2)이 성막된 절연성 투명 기판(1)을 준비한다.
이어서 도 1b에 도시한 것처럼 절연성 투명 기판(1)위에 성막된 투명 도전막(2)위에 p형 반도체층(31), i형 실리콘층(비정질 실리콘층)(32), n형 반도체층(33) 및 p형 반도체층(41)을 형성한다.
여기에서 p층(31), i층(32), n층(33) 및 p층(41)을 형성하는 플라즈마CVD 반응실은 각각 다르다.
즉, 제1 광전 변환 유닛(3)의 n형 반도체층(33)위에 제2 광전 변환 유닛(4)을 구성하는 p형 반도체층(41)이 설치된 광전 변환 장치의 제1 중간품(10a)이 형성된다.
p형 반도체층(31)은 개별의 반응실내에서 플라즈마CVD법에 의해 형성된다.
예를 들면 기판 온도가 170∼200℃, 전원 주파수가 13.56MHz, 반응실내 압력이 70∼120Pa, 반응 가스 유량은 모노실란(SiH4)이 300sccm, 수소(H2)가 2300sccm, 수소를 희석 가스로서 사용한 디보란(B2H6/H2)이 180sccm, 메탄(CH4)가 500sccm인 조건에서 아몰퍼스 실리콘(a-Si)의 p층(31)을 성막할 수 있다.
또 i형 실리콘층(비정질 실리콘층)(32)은 개별의 반응실내에서 플라즈마CVD법에 의해 형성된다.
예를 들면 기판 온도가 170∼200℃, 전원 주파수가 13.56MHz, 반응실내 압력이 70∼120Pa, 반응 가스 유량은 모노실란(SiH4)이 1200sccm인 조건에서 아몰퍼스 실리콘(a-Si)의 i층을 성막할 수 있다.
또 n형 반도체층(33)은 개별의 반응실내에서 플라즈마CVD법에 의해 형성된다.
예를 들면 기판 온도가 170∼200℃, 전원 주파수가 13.56MHz, 반응실내 압력이 70∼120Pa, 반응 가스의 유량은, 수소를 희석 가스로서 사용한 포스핀(PH3/H2)이 200sccm인 조건에서 아몰퍼스 실리콘(a-Si)의 n층을 성막할 수 있다.
또 제2 광전 변환 유닛(4)의 p형 반도체층(41)은 개별의 반응실내에서 플라즈마CVD법에 의해 형성된다.
예를 들면 기판 온도가 170∼200℃, 전원 주파수가 13.56MHz, 반응실내 압력이 500∼1200Pa, 반응 가스 유량은 모노실란(SiH4)이 100sccm, 수소(H2)가 25000sccm, 수소를 희석 가스로서 사용한 디보란(B2H6/H2)이 50sccm인 조건에서 미결정 실리콘(μc-Si)의 p층을 성막할 수 있다.
계속해서 제2 광전 변환 유닛(4)의 p형 반도체층(41)을 대기중에 노출시킨 후 도 1C에 도시한 것처럼 대기중에 노출된 p형 반도체층(41)위에 제2 광전 변환 유닛(4)을 구성하는 i형 실리콘층(결정질 실리콘층)(42), n형 반도체층(43)을 같은 플라즈마CVD 반응실내에서 형성한다.
즉, 제1 광전 변환 유닛(3)위에 제2 광전 변환 유닛(4)이 설치된 광전 변환 장치의 제2 중간품(10b)가 형성된다.
그리고 제2 광전 변환 유닛(4)의 n형 반도체층(43)위에 이면 전극(5)를 형성함으로써 도 2에 도시한 광전 변환 장치(10)를 얻을 수 있다.
i형 실리콘층(결정질 실리콘층)(42)은 n형 반도체층(43)을 형성하는 반응실과 같은 반응실내에서 플라즈마CVD법에 의해 형성된다.
예를 들면, 기판 온도가 170∼200℃, 전원 주파수가 13.56MHz, 반응실내 압력이 500∼1200Pa, 반응 가스 유량은 모노실란(SiH4)이 180sccm, 수소(H2)가 27000sccm인 조건에서 미결정 실리콘(μc-Si)의 i층을 성막할 수 있다.
n형 반도체층(43)은 i형 실리콘층(결정질 실리콘층)(42)을 형성하는 반응실과 같은 반응실내에서 플라즈마CVD법에 의해 형성된다.
예를 들면, 기판 온도가 170∼200℃, 전원 주파수가 13.56MHz, 반응실내 압력이 500∼1200Pa, 반응 가스 유량은 모노실란(SiH4)이 180sccm, 수소(H2)가 27000sccm, 수소를 희석 가스로서 사용한 포스핀(PH3/H2)이 200sccm인 조건에서 미결정 실리콘(μc-Si)의 n층을 성막할 수 있다.
다음으로 이 광전 변환 장치(10)를 제조하는 시스템을 도면에 기초하여 설명하기로 한다.
본 발명에 관한 광전 변환 장치의 제조 시스템은, 제1 제조 시스템과 제2 제조 시스템으로 나눌 수 있다.
제1 제조 시스템은, 이른바 인라인형의 제1 성막 장치와, 제2 광전 변환 유닛의 p층을 대기중(공기중)에 노출시키는 노출 장치와, 이른바 배치형의 제2 성막 장치가 순서대로 배치된 구성을 가진다.
인라인형의 제1 성막 장치는 챔버라고 불리는 여러 개의 성막 반응실이 직선 형태로 연결되어 배치된 구성을 가진다.
이 제1 성막 장치에서는 제1 광전 변환 유닛(3)에서의 p형 반도체층(31), i형 실리콘층(비정질 실리콘층)(32), n형 반도체층(33) 및 제2 광전 변환 유닛(4)의 p형 반도체층(41)의 각 층이 따로따로 형성된다.
제2 성막 장치에서는 제2 광전 변환 유닛(4)에서의 i형 실리콘층(결정질 실리콘층)(42) 및 n형 반도체층(43)의 각 층이 여러 개의 기판에 대해 동시에 같은 성막 반응실내에서 형성된다.
또 제2 제조 시스템은 이른바 인라인형의 제1 성막 장치와 제2 광전 변환 유닛의 p층을 대기중(공기중)에 노출시키는 노출 장치와, 이른바 매엽형의 제2 성막 장치가 순서대로 배치된 구성을 가진다.
제2 제조 시스템에서의 제1 성막 장치 및 노출 장치는 제1 제조 시스템에서의 제1 성막 장치 및 노출 장치와 같은 구성을 가진다.
제2 성막 장치에서는 i형 실리콘층(결정질 실리콘층)(42) 및 n형 반도체층(43)을 형성하기 위한 전용 성막 반응실을 여러 개 사용하여 제2 광전 변환 유닛(104)이 형성된다.
(제1 제조 시스템)
우선, 본 발명에 관한 광전 변환 장치의 제1 제조 시스템을 도 3에 도시한다.
제1 제조 시스템은, 도 3에 도시한 것처럼 제1 성막 장치(60)와, 제2 성막 장치(70A)와, 제1 성막 장치(60)에서 처리한 기판을 대기(공기)에 노출시킨 후에 제2 성막 장치(70A)로 이동하는 노출 장치(80A)로 구성된다.
제1 제조 시스템에서의 제1 성막 장치(60)에는 기판이 최초로 반입되어 내부 압력을 감압하는 로드실(L:Lord)(61)이 배치되어 있다.
아울러 로드실(L:Lord)(61)의 후단에 성막 프로세스에 따라 기판 온도를 일정 온도까지 가열하는 가열 챔버를 설치해도 좋다.
계속해서 제1 광전 변환 유닛(3)의 p형 반도체층(31)을 형성하는 p층 성막 반응실(62), i형 실리콘층(비정질 실리콘층)(32)을 형성하는 i층 성막 반응실(63), n형 반도체층(33)을 형성하는 n층 성막 반응실(64), 제2 광전 변환 유닛(4)의 p형 반도체층(4P)을 형성하는 p층 성막 반응실(65)이 연속하여 직선 형태로 배치되어 있다.
마지막으로 감압 분위기를 대기 분위기로 환원하여 기판을 반출하는 언로드실(UL:Unlord, 반출 장치)(66)이 p층 성막 반응실(65)에 접속되어 있다.
이로써 로드실(L:Lord)(61), p층 성막 반응실(62), i층 성막 반응실(63), n층 성막 반응실(64), p층 성막 반응실(65), 언로드실(UL:Unlord)(66) 사이는 감압 분위기를 유지하여 기판을 반송할 수 있다.
이 때 도 3에 도시한 A지점에서는, 도 1a에 도시한 것처럼 투명 도전막(2)이 성막된 절연성 투명 기판(1)이 준비된다.
또 도 3에 도시한 B지점에서는, 도 1b에 도시한 것처럼 투명 도전막(2)위에 제1 광전 변환 유닛(3)의 p형 반도체층(31), i형 실리콘층(비정질 실리콘층)(32) 및 n형 반도체층(33)과 제2 광전 변환 유닛(4)의 p형 반도체층(41)이 마련된 광전 변환 장치의 제1 중간품(10a)이 형성된다.
또 제1 제조 시스템에서의 노출 장치(80A)는 대기 분위기(공기 분위기)에서 p형 반도체층(41)의 표면이 노출되어 있는 제1 중간품(10a)을 일시적으로 재치하거나 또는 보관하기 위해 사용하는 선반이다. 또 노출 장치(80A)는 여러 개의 제1 중간품(10a)을 하나로 통합하여 취급하기 위해 사용하는 기판 수용 카셋트여도 좋다. 또 노출 장치(80A)는 제1 성막 장치(60)에서 제2 성막 장치(70A)를 향해 제1 중간품(10a)을 대기 분위기에서 반송하는 반송 기구(대기 반송 기구)를 가져도 좋다. 또 제1 제조 시스템이 클린룸에서 가동되는 경우에는 습도, 온도 또는 단위 부피당 파티클량 등이 제어된 클린룸내의 공기 분위기에서 노출 장치(80A)는 제1 중간품(10a)을 노출시킨다.
또 제1 제조 시스템에서의 제2 성막 장치(70A)는 로드·언로드실(L/UL)(71)과 in층 성막 반응실(72)을 가진다.
로드·언로드실(L/UL)(71)은 제1 성막 장치(60)에서 처리된 광전 변환 장치의 제1 중간품(10a)을 반입하고 기판이 반입된 후에 내부 압력을 감압하거나 기판을 반출할 때에 감압 분위기를 대기 분위기로 환원시킨다.
in층 성막 반응실(72)은 로드·언로드실(L/UL)(71)에 계속해서 접속되어 있다.
in층 성막 반응실(72)에서는 제2 광전 변환 유닛(4)의 p형 반도체층(41)위에 제2 광전 변환 유닛(4)의 i형 실리콘층(결정질 실리콘층)(42) 및 n형 반도체층(43)이 차례대로 같은 반응실내에서 형성된다.
또 이 성막 처리는 여러 개의 기판에 대해 동시에 이루어진다.
이 때 도 3에 도시한 C지점에서, 도 1c에 도시한 것처럼 제1 광전 변환 유닛(3)위에 제2 광전 변환 유닛(4)이 설치된 광전 변환 장치의 제2 중간품(10b)이 형성된다.
또 도 3에 도시한 것처럼 인라인형의 제1 성막 장치(60)에서는 2개의 기판에 대해 동시에 성막 처리가 이루어지고 i층 성막 반응실(63)은 4개의 반응실(63a),(63b),(63c),(63d)로 구성되어 있다.
또 도 3에서 배치형의 제2 성막 장치(70A)는 6개의 기판을 동시에 처리하도록 구성되어 있다.
(제2 제조 시스템)
다음으로 본 발명에 관한 광전 변환 장치의 제2 제조 시스템을 도 4에 도시한다.
제2 제조 시스템은, 도 4에 도시한 것처럼 제1 성막 장치(60)와, 제2 성막 장치(70B)와, 제1 성막 장치(60)에서 처리한 기판을 대기(공기)에 노출시킨 후에 제2 성막 장치(70B)로 이동하는 노출 장치(80B)로 구성된다.
제2 제조 시스템에서의 제1 성막 장치(60)는 제1 제조 시스템에서의 제1 성막 장치(60)와 마찬가지로 기판이 반입된 후에 내부 압력을 감압하는 로드실(L:Lord)(61)을 가진다.
아울러 로드실(L:Lord)(61)의 후단에 프로세스에 따라 기판 온도를 일정 온도까지 가열하는 가열 챔버를 설치해도 좋다.
계속해서 제1 광전 변환 유닛(3)의 p형 반도체층(31)을 형성하는 p층 성막 반응실(62), 동i형 실리콘층(비정질 실리콘층)(32)을 형성하는 i층 성막 반응실(63), 동n형 반도체층(33)을 형성하는 n층 성막 반응실(64), 제2 광전 변환 유닛(4)의 p형 반도체층(41)을 형성하는 p층 성막 반응실(65)이 연속하여 직선 형태로 배치되어 있다.
마지막으로 감압 분위기를 대기 분위기로 되돌려 기판을 반출하는 언로드실(UL:Unlord)(66)이 p층 성막 반응실(65)에 접속되어 있다.
이로써 로드실(L:Lord)(61), p층 성막 반응실(62), i층 성막 반응실(63), n층 성막 반응실(64), p층 성막 반응실(65), 언로드실(UL:Unlord)(66) 사이는 감압 분위기를 유지하여 기판을 반송할 수 있다.
이 때 도 4에 도시한 D지점에서, 도 1a에 도시한 것처럼 투명 도전막(2)이 성막된 절연성 투명 기판(1)이 준비된다.
또 도 4에 도시한 E지점에서는, 도 1b에 도시한 것처럼 투명 도전막(2)위에 제1 광전 변환 유닛(3)의 p형 반도체층(31), i형 실리콘층(비정질 실리콘층)(32) 및 n형 반도체층(33)과, 제2 광전 변환 유닛(4)의 p형 반도체층(41)의 각 층이 마련된 광전 변환 장치의 제1 중간품(10a)이 형성된다.
또 제2 제조 시스템에서의 노출 장치(80B)의 구성은 제1 제조 시스템에서의 노출 장치(80A)와 동일하다. 또 노출 장치(80B)는 제1 성막 장치(60)에서 제2 성막 장치(70B)를 향해 제1 중간품(10a)을 대기 분위기에서 반송하는 반송 기구(대기 반송 기구)를 가져도 좋다.
또 제2 제조 시스템에서의 제2 성막 장치(70B)는 환형으로 배치된 로드·언로드실(L/UL)(73), i층 성막 반응실(74), n층 성막 반응실(75) 및 중간실(77)을 가진다.
로드·언로드실(L/UL)(73)은 제1 성막 장치(60)에서 처리된 광전 변환 장치의 제1 중간품(10a)이 반입된 후에 내부 압력을 감압하거나 기판을 반출할 때에 감압 분위기를 대기 분위기로 환원시킨다.
이어서 이 로드·언로드실(L/UL)(73)을 통해 기판은 중간실(77)에 반입된다. 또 중간실(77)과 p층 성막 반응실(74) 사이, 중간실(77)과 i층 성막 반응실(75) 사이, 중간실(77)과 n층 성막 반응실(76) 사이가 반송된다.
i층 성막 반응실(74)에서는 제2 광전 변환 유닛(4)의 p형 반도체층(41)위에 제2 광전 변환 유닛(4)의 i형 실리콘층(결정질 실리콘층)(42)이 형성된다.
n층 성막 반응실(75)에서는 i형 실리콘층(결정질 실리콘층)(42)위에 n형 반도체층(43)이 형성된다.
i층 성막 반응실(74) 및 n층 성막 반응실(75)의 각각에서는 i형 실리콘층(42) 및 n형 반도체층(43) 중 1개층이 1장의 기판에 형성된다.
또 중간실(77)에 마련된 반송 장치(미도시)는 i형 실리콘층(42) 및 n형 반도체층(43)을 적층하기 위해 반응실(73),(74) 각각에 기판을 반송하거나 반응실(174),(175),(176)의 각각에서 기판을 반출한다.
아울러 제2 성막 장치(70B)는 성막 프로세스에 따라 기판 온도를 일정 온도까지 가열하는 가열 챔버를 가져도 좋다.
이 때 도 4에 도시한 F지점에서, 도 1c에 도시한 것처럼 제1 광전 변환 유닛(3)위에 제2 광전 변환 유닛(4)이 설치된 광전 변환 장치의 제2 중간품(10b)이 형성된다.
또 도 4에서 인라인형의 제1 성막 장치(60)에서는 2개의 기판에 대해 동시에 성막 처리가 이루어지고, i층 성막 반응실(63)은 4개의 반응실(63a),(63b),(63c),(63d)로 구성되어 있다.
또 도 4에서 매엽형의 제2 성막 장치(70B)에서는 7개의 기판이 동시에 각 반응실에서 처리된다.
그리고 도 4에서 i층 성막 반응실(74)은 6개의 반응실(74a),(74b),(74c),(74d),(74e),(74f)로 구성되어 있다.
제2 광전 변환 유닛(4)을 구성하는 i형 실리콘층(42)은 n형 반도체층(43)에 비해 막두께가 크기 때문에 n형 반도체층(43)을 형성하는 경우보다도 성막 시간이 길다.
따라서 i층 성막 반응실(74)의 반응실의 갯수에 의존하여 광전 변환 장치를 생산하는 쓰루풋이 정해진다.
상기와 같이 매엽형의 제2 성막 장치(70B)에서는 i층 성막 반응실(74)이 6개의 반응실을 가짐으로써 여러 개의 기판에 대해 동시에 i형 실리콘층(42)을 형성할 수 있게 되어 쓰루풋이 향상된다.
이상과 같은 광전 변환 장치의 제조방법에 의하면, 제1 성막 장치(60)에서 비정질 광전 변환 장치인 제1 광전 변환 유닛(3)의 p층, i층, n층 위에 결정질 광전 변환 장치인 제2 광전 변환 유닛(4)의 p층을 형성하였다. 또 제2 성막 장치(70A),(70B)에서 제2 광전 변환 유닛(4)의 i층, n층을 형성하였다. 이로써 제2 광전 변환 유닛(4)의 i층의 결정화율 분포를 쉽게 콘트롤할 수 있다.
또 본 발명에서는 대기중에 노출된 p형 반도체층(41)위에 제2 광전 변환 유닛(4)을 구성하는 i형 실리콘층(결정질 실리콘층)(42), n형 반도체층(43)을 형성할 때 이 i층(42)를 형성하기 전에 대기중에 노출된 제2 광전 변환 유닛(4)의 p층(41)을, 수소 래디컬을 포함한 플라즈마에 노출시키는 것이 바람직하다(수소 래디컬 플라즈마 처리).
수소 래디컬 플라즈마 처리로서 수소 래디컬 플라즈마 처리실을 사전에 준비하고 제2 광전 변환 유닛(4)의 p층(41)이 형성된 기판을 이 플라즈마 처리실에 반송하여 p층(41)을 플라즈마에 노출시키는 방법을 들 수 있다. 또 수소 래디컬 플라즈마 처리후에는 제2 광전 변환 유닛(4)을 구성하는 i형 실리콘층(결정질 실리콘층)(42) 및 n형 반도체층(43)이 개별의 반응실에서 성막된다.
한편 수소 래디컬 플라즈마 처리로서, 수소 래디컬 플라즈마 처리와, 제2 광전 변환 유닛(4)의 i층(42) 및 n층(43)을 형성하는 처리를 연속하여 같은 반응실내에서 수행해도 좋다.
여기에서 제2 광전 변환 유닛(4)의 i층(42) 및 n층(43)을 형성하는 처리와 수소 래디컬 플라즈마 처리를 연속하여 같은 처리실내에서 수행할 경우 i층(42)를 형성하기 전에 반응실의 내벽을 수소 래디컬을 포함한 플라즈마에 노출시킴으로써 전회의 n층(43)을 성막할 때에 도입된 잔류 불순물 가스PH3를 분해하여 제거할 수 있다.
따라서 제2 광전 변환 유닛(4)의 i층(42) 및 n층(43)의 성막 공정을 같은 처리실내에서 반복하여 수행한 경우라 해도 양호한 불순물 프로파일을 얻을 수 있어 양호한 발전 효율의 적층 박막 광전 변환 장치를 얻을 수 있다.
또 제2 광전 변환 유닛(4)의 p층(41)에 대해 실시하는 수소 래디컬 플라즈마 처리에서는, 프로세스 가스로서 H2가스(수소 가스)를 사용하면 바람직하다.
즉, 수소 래디컬 플라즈마를 생성하려면 H2를 처리실내에 유입시킨 상태에서 처리실내의 전극간에, 예를 들면 13.5MHz, 27MHz, 40MHz 등의 고주파를 인가함으로써 효과적으로 플라즈마를 생성할 수 있다.
또 상술한 제2 성막 장치(70A),(70B)에서는 수소 래디컬 플라즈마 처리에 사용하는 H2가스를 처리실(반응실)안에 공급하는 가스 박스(가스 도입부) 및 가스 라인(가스 도입부)이 설치되어 있다. 또 처리실에는 매스 플로우 콘트롤러(가스 도입부)가 접속되어 있으며 가스 박스 및 가스 라인을 통해 공급된 H2가스의 유량이 제어되고 제어된 유량의 가스가 처리실내에 공급된다.
이와 같이 수소 래디컬 플라즈마 처리를 하면 O래디컬에 비해 완만한 반응이 생기기 때문에 하층에 손상을 주지 않고 제2 광전 변환 유닛(4)의 p층(41)의 표면을 활성시키는 효과가 있다.
따라서 제2 광전 변환 유닛(4)의 p층(41)의 표면을 활성화시킬 수 있게 되어 그 위에 적층되는 제2 광전 변환 유닛(4)의 i층(42) 및 n층(43)의 결정을 효과적으로 생성할 수 있다. 대면적의 기판에 제2 광전 변환 유닛(4)을 형성할 경우라 해도 균일한 결정화율 분포를 얻을 수 있게 된다.
또 제1 광전 변환 유닛(3)의 n층(33)과 제2 광전 변환 유닛(4)의 p층(41)으로서는, 비정질의 아몰퍼스 실리콘(a-Si)층에 미결정 실리콘(μc-Si)이 분산된 층이어도 좋고, 비정질의 아몰퍼스 산화실리콘(a-SiO)층에 미결정 실리콘(μc-Si)이 분산된 층이어도 좋다.
그러나 기판을 대면적화할 때 필요한 균일한 결정화 분포율, 즉 결정질 광전 변환층의 i층과 n층의 결정 성장핵의 생성에 의한 균일한 결정화 분포율을 얻기 위해서는 비정질의 아몰퍼스 산화실리콘(a-SiO)층에 미결정 실리콘(μc-Si)이 분산된 층을 채용하는 것이 바람직하다.
이와 같이 비정질의 아몰퍼스 산화실리콘(a-SiO)층에 미결정 실리콘(μc-Si)이 분산된 층은 아몰퍼스 실리콘(a-Si) 반도체층보다도 낮은 굴절율을 얻을 수 있도록 조정할 수 있다.
그래서 이 층을 파장 선택 반사막으로서 기능시키고 단파장광을 톱셀쪽에 봉쇄함으로써 변환 효율을 향상시킬 수 있다.
또 이 광을 봉쇄하는 효과의 유무와 상관 없이 비정질의 아몰퍼스 산화실리콘(a-SiO)층에 미결정 실리콘(μc-Si)이 분산된 층은 수소 래디컬 플라즈마 처리에 의해 제2 광전 변환 유닛(4)의 i층(42)와 n층(43)의 결정 성장핵의 생성을 효과적으로 작용시켜 대면적의 기판에서도 균일한 결정화율 분포를 얻을 수 잇게 된다.
또 본 발명에서는 제1 광전 변환 유닛(3)을 구성하는 n층(33)으로서 결정질의 실리콘계 박막을 형성해도 좋다.
즉, 아몰퍼스 실리콘의 제1 광전 변환 유닛(3)의 p층(31), i층(32)위에 마이크로 크리스탈 실리콘의 n층(33) 및 마이크로 크리스탈 실리콘의 제2 광전 변환 유닛(4)의 p층(41)을 형성한다.
이 때 비정질의 제1 광전 변환 유닛(3)의 p층(31), p층(31)위에 형성되는 비정질의 i층(32), i층(32)위에 형성되는 결정질의 n층(33) 및 n층(33)위에 형성되는 제2 광전 변환 유닛(4)의 p층(41)은 대기 개방시키지 않고 연속하여 형성하는 것이 바람직하다.
특히 제1 광전 변환 유닛(3)의 p층(31), i층(32) 및 n층(33)을 형성한 후에 대기 개방시키고 다른 반응실에서 제2 광전 변환 유닛(4)의 p층(41), i층(42), n층(43)을 형성하는 방법으로는 기판을 대기 개방시켜 방치하는 시간, 온도, 분위기 등에 기인하여 제1 광전 변환 유닛(3)의 i층(32)이 열화되어 소자 성능이 저하된다.
따라서 제1 광전 변환 유닛(3)의 p층(31), i층(32)을 형성한 후 대기 개방시키지 않고 연속하여 결정질의 n층(33) 및 제2 광전 변환 유닛(4)의 p층(41)을 형성한다.
이와 같이 결정질의 n층(33) 및 제2 광전 변환 유닛(4)의 p층(41)을 형성한 기판을 개별의 반응실 또는 같은 반응실에서 수소 래디컬 플라즈마 처리를 하고 표면을 활성화시켜 결정의 핵을 생성하고 잇따라 결정질의 제2 광전 변환 유닛(4)의 i층(42), n층(43)을 적층함으로써 양호한 발전 효율의 적층 박막 광전 변환 장치를 얻을 수 있다.
아울러 도 4에는, 제2 광전 변환 유닛(4)의 i층, n층의 각각을 개별의 챔버(74),(75)에서 성막하는 예가 도시되어 있는데 개별의 챔버(74),(75) 각각에서 i층, n층을 연속하여 성막하는 방식을 채용해도 좋다.
(실험예)
다음으로 본 발명에 관한 광전 변환 장치의 제조방법으로 제조된 광전 변환 장치에 대해서 이하와 같은 실험을 하였다.
각 실험예에 의해 제조한 광전 변환 장치 및 그 제조 조건은 다음과 같다.
이하에 설명하는 어느 한 실험예에서는 광전 변환 장치는 1100㎜×1400㎜의 크기를 가진 기판을 사용하여 제조되어 있다.
(1)이하에 나타내는 실험예에서는, 제2 광전 변환 유닛의 p층이 대기 분위기에 노출되는 시간과 광전 변환 특성과의 관계에 대해서 평가하였다.
(실험예 1)
실험예 1에서는, 기판상에 제1 광전 변환 유닛으로서 비정질의 아몰퍼스 실리콘(a-Si)계 박막로 이루어진 p층과 i층을 형성하고 i층위에 미결정 실리콘(μc-Si)을 포함한 n층을 형성하고, 제2 광전 변환 유닛을 구성하는 미결정 실리콘(μc-Si)을 포함한 p층을 형성하였다. 이들 층은 진공 분위기중에서 연속하여 형성되고, 또한 이들 층을 형성하는 반응실은 각각 다르게 하였다. 그 후 제2 광전 변환 유닛의 p층을 대기중에 노출시키고 제2 광전 변환 유닛의 p층에 대해 수소 래디컬 플라즈마 처리를 하였다. 그 후 제2 광전 변환 유닛을 구성하는 미결정 실리콘(μc-Si)으로 이루어진 i층, n층을 형성하였다.
실시예 1에서 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 플라즈마CVD법에 의해 성막하였다. 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 성막하는 반응실은 각각 다르게 하였다. 한편 제2 광전 변환 유닛의 i층, n층을 같은 반응실내에서 플라즈마CVD법에 의해 성막하였다.
제1 광전 변환 유닛의 p층을 기판 온도가 170℃, 전원 출력이 40W, 반응실내 압력이 80Pa, E/S(기판과 대향 전극간의 거리)가 20㎜, 반응 가스 유량은 모노실란(SiH4)이 150sccm, 수소(H2)가 470sccm, 수소를희석 가스로서 사용한 디보란(B2H6/H2)이 45sccm, 메탄(CH4)이 300sccm인 조건에서 80Å의 막두께로 성막하였다.
또 버퍼층을 기판 온도가 170℃, 전원 출력이 40W, 반응실내 압력이 60Pa, E/S가 17㎜, 반응 가스 유량은 모노실란(SiH4)이 150sccm, 수소(H2)가 1500sccm, 메탄(CH4)이 200sccm에서 0sccm가 되는 조건으로 60Å의 막두께로 성막하였다.
또 제1 광전 변환 유닛의 i층을 기판 온도가 170℃, 전원 출력이 40W, 반응실내 압력이 40Pa, E/S가 14㎜, 반응 가스 유량은 모노실란(SiH4)이 300sccm인 조건에서 1800Å의 막두께로 성막하였다.
또 제1 광전 변환 유닛의 n층을 기판 온도가 170℃, 전원 출력이 1000W, 반응실내 압력이 800Pa, E/S가 14㎜, 반응 가스 유량은 모노실란(SiH4)이 20sccm, 수소(H2)가 2000sccm, 수소를 희석 가스로서 사용한 포스핀(PH3/H2)이 15sccm인 조건에서 100Å의 막두께로 성막하였다.
다음으로 제2 광전 변환 유닛의 p층을 기판 온도가 170℃, 전원 출력이 750W, 반응실내 압력이 1200Pa, E/S가 9㎜, 반응 가스 유량은 모노실란(SiH4)이 30sccm, 수소(H2)가 9000sccm, 수소를 희석 가스로서 사용한 디보란(B2H6/H2)이 12sccm인 조건에서 150Å의 막두께로 성막하였다.
여기에서 제2 광전 변환 유닛의 p층을 5분간 대기중에 노출시켰다.
이어서 제2 광전 변환 유닛의 i층을 기판 온도가 170℃, 전원 출력이 550W, 반응실내 압력이 1200Pa, E/S가 9㎜, 반응 가스 유량은 모노실란(SiH4)이 45sccm, 수소(H2)가 3150sccm인 조건에서 15000Å의 막두께로 성막하였다.
그리고 제2 광전 변환 유닛의 n층을 기판 온도가 170℃, 전원 출력이 1000W, 반응실내 압력이 800Pa, E/S가 14㎜, 반응 가스 유량은 모노실란(SiH4)이 20sccm, 수소(H2)가 2000sccm, 수소를 희석 가스로서 사용한 포스핀(PH3/H2)이 15sccm인 조건에서 300Å의 막두께로 성막하였다.
(실험예 2)
본 실험예에서는 실험예 1과 동일하게 하여 기판상에 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 형성한 후 제2 광전 변환 유닛의 p층을 5분간 대기중에 노출시켰다.
이 p층에 대해 기판 온도가 170℃, 전원 출력이 500W, 반응실내 압력이 400Pa, 프로세스 가스로서 H2가 1000sccm인 조건에서 60초간 수소 래디컬 플라즈마 처리를 하였다.
그 후 실험예 1과 동일하게 하여 제2 광전 변환 유닛의 i층, n층을 형성하였다.
(실험예 3)
본 실험예에서는 실험예 1과 같이 하여 기판상에 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 형성한 후 제2 광전 변환 유닛의 p층을 22시간 대기중에 노출시켰다.
그 후 실험예 1과 동일하게 하여 제2 광전 변환 유닛의 i층, n층을 형성하였다.
(실험예 4)
본 실험예에서는 실험예 1과 동일하게 하여 기판상에 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 형성한 후 제2 광전 변환 유닛의 p층을 22시간 대기중에 노출시켰다.
이 p층에 대해 기판 온도가 170℃, 전원 출력이 500W, 반응실내 압력이 400Pa, 프로세스 가스로서 H2가 1000sccm인 조건에서 60초간 수소 래디컬 플라즈마 처리를 하였다.
그 후 실험예 1과 동일하게 하여 제2 광전 변환 유닛의 i층, n층을 형성하였다.
(실험예 5)
본 실험예에서는 실험예 1과 동일하게 하여 기판상에 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 형성한 후 제2 광전 변환 유닛의 p층을 860시간 대기중에 노출시켰다.
이 p층에 대해 기판 온도가 170℃, 전원 출력이 500W, 반응실내 압력이 400Pa, 프로세스 가스로서 H2가 1000sccm인 조건에서 60초간 수소 래디컬 플라즈마 처리를 하였다.
그 후 실험예 1과 동일하게 하여 제2 광전 변환 유닛의 i층, n층을 형성하였다.
(실험예 6)
본 실험예에서는 실험예 1과 동일하게 하여 기판상에 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 형성하였다.
실험예 6에서는 p층을 대기 분위기에 노출시키는 공정 및 수소 래디컬 플라즈마 처리는 하지 않고 그 후 실험예 1과 동일하게 하여 제2 광전 변환 유닛의 i층, n층을 형성하였다.
실시예 1∼실험예 6에서 제작한 광전 변환 장치에서의 각 층의 성막 조건을 표 1에 나타낸다.
광전변환
유닛		 온도
[℃]		 출력
[W]		 압력
[Pa]		 E/S
[㎜]		 유량[sccm] 두께
[Å]
SiH4 H2 B2H6/H2 CH4 PH3/H2
제1 p층 170 40 80 20 150 470 45 300 - 80
버퍼 170 40 60 17 150 1500 - 200>0 - 60
i층 170 40 40 14 300 - - - - 1800
n층 170 1000 800 14 20 2000 - - 15 100
제2 p층 170 750 1200 9 30 9000 12 - - 150
i층 170 550 1200 9 45 3150 - - - 15000
n층 170 1000 800 14 20 2000 - - 15 300
이상과 같이 하여 제조한 실험예 1∼실험예 6의 광전 변환 장치에 AM(air mass)1.5의 광을 100mW/㎠의 광량으로 조사하여 25℃에서 출력 특성을 측정하고 광전 변환 효율(η), 합선 전류(Jsc), 개방 전압(Voc), 곡선 인자(FF), ic/Ia(라만 분광 분석법에 의한 결정 스펙트럼 강도/아몰퍼스의 스펙트럼 강도)를 평가하였다.
그 결과를 표 2에 나타낸다.
또 실험예 1∼실험예 6의 광전 변환 장치에 대해서 전류 밀도와 전압과의 관계를 도 5에 도시한다.
도 5는, 각 실험예를 개별적으로 나타내는 특성 곡선과, 실험예 1∼실험예 6을 통합하여 나타내는 특성 곡선을 도시하였다.
또 p층을 대기 분위기에 노출시키는 시간과 광전 변환 효율, Jsc, Voc, FF와의 관계를 도 6∼도 9에 각각 도시한다.
실험예 대기중
노출시간		 H플라즈마 처리 변환효율
η[%]		 Jsc
[㎃/㎠]		 Voc
[㎷]		 F.F. Ic/Ia
1 5분간 무 8.42 10.97 1252 0.613 2.041
2 5분간 유 10.64 11.04 1333 0.722 2.807
3 22시간 무 7.52 11.01 1310 0.521 2.191
4 22시간 유 10.60 11.09 1335 0.716 2.374
5 860시간 유 10.72 11.03 1353 0.719 2.601
6 0(없음) 무 11.30 11.23 1353 0.744 2.969
표 2 및 도 6∼도 9로부터 알 수 있듯이, 제2 광전 변환 유닛의 p층을 대기 분위기에 노출시킨 실험예 1 및 실험예 3과, p층을 대기 분위기에 노출시키지 않은 실험예 6을 비교하면 p층을 대기 분위기에 노출시킴으로써 특성이 저하되는 것이 확인되고, 노출 시간이 길어짐에 따라 특성이 저하되는 정도도 크다는 것을 알 수 있다.
한편 실험예 1과 실험예 2를 비교하고 실험예 3과 실험예 4를 비교하면 수소 래디컬 플라즈마 처리를 한 실험예 2, 실험예 4에서 그 저하가 억제되어 있으며 p층을 대기 분위기에 노출시키지 않는 실험예 6과 거의 동등한 양호한 특성을 얻을 수 있다는 것을 알 수 있다.
특히 실시예 5와 같이 p층을 86O시간이나 노출시킨 경우라 해도 수소 래디컬 플라즈마 처리를 함으로써 p층을 대기 분위기에 노출시키지 않는 실험예 6과 거의 동등한 양호한 특성을 얻을 수 있었다.
또 전류 밀도와 전압과의 관계를 도시한 도 5로부터도 알 수 있듯이 수소 래디컬 플라즈마 처리를 함으로써 사각형에 더욱 가까운 양호한 곡선을 얻을 수 있었다.
이상으로부터 제2 광전 변환 유닛의 p층에 수소 래디컬 플라즈마 처리를 함으로써 이 p층을 대기중에 장시간 노출시켜도 우수한 광전 변환 특성을 가진 광전 변환 장치를 제조할 수 있다는 것을 알 수 있다.
(2)이하에 나타내는 실험예에서는 플라즈마 처리 시간과 광전 변환 특성과의 관계에 대해서 평가하였다.
(실험예 7)
실험예 7에서는 기판상에 제1 광전 변환 유닛으로서 비정질의 아몰퍼스 실리콘(a-Si)계 박막로 이루어진 p층과 i층을 형성하고 i층 위에 미결정 실리콘(μc-Si)을 포함한 n층을 형성하고 제2 광전 변환 유닛을 구성하는 미결정 실리콘(μc-Si)을 포함한 p층을 형성하였다. 이들 층은 진공 분위기중에서 연속하여 형성되고 또한 이들 층을 형성하는 반응실은 각각 다르게 하였다. 그 후 제2 광전 변환 유닛의 p층을 대기중에 노출시켜 제2 광전 변환 유닛의 p층에 대해 수소 래디컬 함유 플라즈마 처리를 하였다. 그 후 제2 광전 변환 유닛을 구성하는 미결정 실리콘(μc-Si)으로 이루어진 i층, n층을 형성하였다.
실시예 7에서 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 플라즈마CVD법으로 성막하였다. 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 성막하는 반응실은 각각 다르게 하였다. 한편 제2 광전 변환 유닛의 i층, n층을 같은 반응실내에서 플라즈마CVD법에 의해 성막하였다.
제1 광전 변환 유닛의 p층을 기판 온도가 170℃, 전원 출력이 40W, 반응실내 압력이 80Pa, E/S가 20㎜, 반응 가스 유량은 모노실란(SiH4)이 150sccm, 수소(H2)가 470sccm, 수소를 희석 가스로서 사용한 디보란(B2H6/H2)이 45sccm, 메탄(CH4)이 300sccm인 조건에서 80Å의 막두께로 성막하였다.
또 버퍼층을 기판 온도가 170℃, 전원 출력이 40W, 반응실내 압력이 60Pa, E/S가 17㎜, 반응 가스 유량은 모노실란(SiH4)이 150sccm, 수소(H2)가 1500sccm, 메탄(CH4)이 200sccm에서 0sccm가 되는 조건에서 60Å의 막두께로 성막하였다.
또 제1 광전 변환 유닛의 i층을 기판 온도가 170℃, 전원 출력이 40W, 반응실내 압력이 40Pa, E/S가 14㎜, 반응 가스 유량은 모노실란(SiH4)이 300sccm인 조건에서 1800Å의 막두께로 성막하였다.
또 제1 광전 변환 유닛의 n층을 기판 온도가 170℃, 전원 출력이 1000W, 반응실내 압력이 800Pa, E/S가 14㎜, 반응 가스 유량은 모노실란(SiH4)이 20sccm, 수소(H2)가 2000sccm, 수소를 희석 가스로서 사용한 포스핀(PH3/H2)이 15sccm인 조건에서 100Å의 막두께로 성막하였다.
다음으로 제2 광전 변환 유닛의 p층을 기판 온도가 170℃, 전원 출력이 750W, 반응실내 압력이 1200Pa, E/S가 9㎜, 반응 가스 유량은 모노실란(SiH4)이 30sccm, 수소(H2)가 9000sccm, 수소를 희석 가스로서 사용한 디보란(B2H6/H2)이 12sccm인 조건에서 150Å의 막두께로 성막하였다.
여기에서 제2 광전 변환 유닛의 p층을 24시간 대기중에 노출시켰다.
이 p층에 대해 기판 온도가 170℃, 전원 출력이 500W, 반응실내 압력이 400Pa, 프로세스 가스로서 H2가 1000sccm인 조건에서 30초간 수소 래디컬 플라즈마 처리를 하였다.
계속해서 제2 광전 변환 유닛의 i층을 기판 온도가 170℃, 전원 출력이 550W, 반응실내 압력이 1200Pa, E/S가 9㎜, 반응 가스 유량은 모노실란(SiH4)이 45sccm, 수소(H2)가 3150sccm인 조건에서 15000Å의 막두께로 성막하였다.
그리고, 제2 광전 변환 유닛의 n층을 기판 온도가 170℃, 전원 출력이 1000W, 반응실내 압력이 800Pa, E/S가 14㎜, 반응 가스 유량은 모노실란(SiH4)이 20sccm, 수소(H2)가 2000sccm, 수소를 희석 가스로서 사용한 포스핀(PH3/H2)이 15sccm인 조건에서 300Å의 막두께로 성막하였다.
(실험예 8)
본 실험예에서는 실험예 6과 동일하게 하여 기판상에 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 형성한 후 제2 광전 변환 유닛의 p층을 22시간 대기중에 노출시켰다.
이 p층에 대해 기판 온도가 170℃, 전원 출력이 500W, 반응실내 압력이 400Pa, 프로세스 가스로서 H2가 1000sccm인 조건에서 60초간 수소 래디컬 플라즈마 처리를 하였다.
그 후 실험예 7과 동일하게 하여 제2 광전 변환 유닛의 i층, n층을 형성하였다.
(실험예 9)
본 실험예에서는 실험예 6과 동일하게 하여 기판상에 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 형성한 후 제2 광전 변환 유닛의 p층을 24시간 대기중에 노출시켰다.
이 p층에 대해 기판 온도가 170℃, 전원 출력이 500W, 반응실내 압력이 400Pa, 프로세스 가스로서 H2가 1000sccm인 조건에서 120초간 수소 래디컬 플라즈마 처리를 하였다.
그 후 실험예 6과 동일하게 하여 제2 광전 변환 유닛의 i층, n층을 형성하였다.
(실험예 10)
본 실험예에서는 실험예 6과 동일하게 하여 기판상에 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 형성한 후 제2 광전 변환 유닛의 p층을 24시간 대기중에 노출시켰다.
이 p층에 대해 기판 온도가 170℃, 전원 출력이 500W, 반응실내 압력이 400Pa, 프로세스 가스로서 H2가 1000sccm인 조건에서 300초간 수소 래디컬 플라즈마 처리를 하였다.
그 후 실험예 7과 동일하게 하여 제2 광전 변환 유닛의 i층, n층을 형성하였다.
(실험예 11)
본 실험예에서는 실험예 7과 동일하게 하여 기판상에 제1 광전 변환 유닛의 p층, i층, n층 및 제2 광전 변환 유닛의 p층을 형성하였다.
실험예 11에서는 p층을 대기 분위기에 노출시키는 공정 및 수소 래디컬 플라즈마 처리는 하지 않고 그 후 실험예 7과 동일하게 하여 제2 광전 변환 유닛의 i층, n층을 형성하였다.
실험예 7∼실험예 11에서 제작한 광전 변환 장치의 각 층의 성막 조건을 표 3에 나타낸다.
광전변환
유닛		 온도
[℃]		 출력
[W]		 압력
[Pa]		 E/S
[㎜]		 유량[sccm] 두께
[Å]
SiH4 H2 B2H6/H2 CH4 PH3/H2
제1 p층 170 40 80 20 150 470 45 300 - 80
버퍼 170 40 60 17 150 1500 - 200>0 - 60
i층 170 40 40 14 300 - - - - 1800
n층 170 1000 800 14 20 2000 - - 15 100
제2 p층 170 750 1200 9 30 9000 12 - - 150
i층 170 550 1200 9 45 3150 - - - 15000
n층 170 1000 800 14 20 2000 - - 15 300
이상과 같이 하여 제조한 실험예 7∼실험예 11의 광전 변환 장치에 AM1.5의 광을 100mW/㎠의 광량으로 조사하여 25℃에서 출력 특성을 측정하고 광전 변환 효율(η), 합선 전류(Jsc), 개방 전압(Voc), 곡선 인자(FF), ic/Ia를 평가하였다.
그 결과를 표 4에 나타낸다.
또 실험예 7∼실험예 11의 광전 변환 장치에 대해서 전류 밀도와 전압과의 관계를 도 10에 도시한다.
도 10은, 각 실험예를 개별적으로 나타내는 특성 곡선과, 실험예 7∼실험예 11을 통합하여 나타내는 특성 곡선을 도시하고 있다.
또 수소 래디컬 플라즈마 처리 시간과 광전 변환 효율, Jsc, Voc, FF와의 관계를 도 11∼도 14에 각각 도시한다.
실험예 H플라즈마 처리시간 대기중
노출시간		 변환효율
η[%]		 Jsc
[㎃/㎠]		 Voc
[㎷]		 F.F.
7 30초 24시간 11.04 11.03 1353 0.740
8 60초 22시간 10.60 11.09 1335 0.716
9 120초 24시간 11.13 11.25 1330 0.744
10 300초 24시간 11.01 11.15 1332 0.741
11 0(없음) 0(없음) 11.04 11.13 1329 0.743
표 4 및 도 10∼도 14로부터 알 수 있듯이, 제2 광전 변환 유닛의 p층을 대기 분위기에 노출시켜도 수소 래디컬 플라즈마 처리를 함으로써 특성이 저하되지 않고 양호한 광전 변환 특성을 얻을 수 있으며, 특히 수소 래디컬 플라즈마 처리 시간과 상관 없이 동일한 효과를 얻을 수 있다는 것을 알 수 있다.
이상으로부터 제1 광전 변환 유닛의 p층, i층, n층에 연속하여 제2 광전 변환 유닛의 p층을 형성하고 그 후 제2 광전 변환 유닛의 p층을 대기중에 노출시킨 후 제2 광전 변환 유닛의 i층, n층을 형성하면 광전 변환 특성이 우수한 광전 변환 장치를 제조할 수 있다는 것을 알 수 있다.
또 제2 광전 변환 유닛의 p층에 수소 래디컬 플라즈마 처리를 함으로써 이 p층을 대기중에 노출시켰을 때보다도 광전 변환 특성이 더욱 우수한 광전 변환 장치를 제조할 수 있다는 것을 알 수 있다.
<산업상 이용 가능성>
이상 상술한 것처럼, 본 발명은 광전 변환 장치에서 제2 광전 변환 유닛을 구성하는 p층 불순물의 i층으로의 확산 또는 잔류 불순물이 p, n층에 혼입됨으로써 생기는 접합의 흐트러짐 없이 양호한 발전 성능을 가진 광전 변환 장치의 제조방법, 광전 변환 장치 및 광전 변환 장치의 제조 시스템에 유용하다.
1 투명 기판, 2 투명 도전막, 3 제1 광전 변환 유닛, 4 제2 광전 변환 유닛, 5 이면 전극, 10 광전 변환 장치, 31 p형 반도체층(제1 p형 반도체층), 32 i형 실리콘층(비정질 실리콘층, 제1 i형 반도체층), 33 n형 반도체층(제1 n형 반도체층), 41 p형 반도체층(제2 p형 반도체층), 42 i형 실리콘층(결정질 실리콘층, 제2 i형 반도체층), 43 n형 반도체층(제2 n형 반도체층), 60 제1 성막 장치, 61 로드실, 62 p층 성막 반응실, 63(63a,63b,63c,63d) i층 성막 반응실, 64 n층 성막 반응실, 65 p층 성막 반응실, 66 언로드실, 70A,70B 제2 성막 장치, 71,73 로드·언로드실, 72 in층 성막 반응실, 74(74a,74b,74c,74d,74e,74f) i층 성막 반응실, 75 n층 성막 반응실, 77 중간실, 80A,80B 노출 장치.

Claims (10)

  1. 광전 변환 장치의 제조방법으로서,
    제1 광전 변환 유닛을 구성하는 제1 p형 반도체층, 제1 i형 반도체층 및 제1 n형 반도체층과, 결정질의 실리콘계 박막으로 이루어진 제2 광전 변환 유닛을 구성하는 제2 p형 반도체층을, 감압 분위기를 유지하도록 접속된 여러 개의 플라즈마 CVD 반응실을 포함하는 제1 성막 장치 내에서 연속하여 형성하고,
    상기 제2 p형 반도체층을 대기 분위기에 노출시키고,
    대기 분위기에 노출된 상기 제2 p형 반도체층상에, 상기 제1 성막 장치와는 다른 제2 성막 장치의 플라즈마 CVD 반응실 내에서 상기 제2 광전 변환 유닛을 구성하는 제2 i형 반도체층 및 제2 n형 반도체층을 형성하는 것을 특징으로 하는 광전 변환 장치의 제조방법.
  2. 제1항에 있어서,
    상기 제2 i형 반도체층을 형성하기 전에 대기 분위기에 노출된 상기 제2 p형 반도체층을 수소 래디컬을 포함한 플라즈마에 노출시키는 것을 특징으로 하는 광전 변환 장치의 제조방법.
  3. 제2항에 있어서,
    상기 제2 p형 반도체층을 상기 수소 래디컬을 포함한 상기 플라즈마에 노출시킬 때에는 수소 가스를 사용하는 것을 특징으로 하는 광전 변환 장치의 제조방법.
  4. 제1항 또는 제2항에 있어서,
    상기 제1 n형 반도체층으로서 결정질의 실리콘계 박막을 형성하는 것을 특징으로 하는 광전 변환 장치의 제조방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020117004276A 2008-08-29 2009-08-28 광전 변환 장치의 제조방법, 광전 변환 장치 및 광전 변환 장치의 제조 시스템 KR101321813B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008222818 2008-08-29
JPJP-P-2008-222818 2008-08-29
PCT/JP2009/004230 WO2010023947A1 (ja) 2008-08-29 2009-08-28 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム

Publications (2)

Publication Number Publication Date
KR20110050465A KR20110050465A (ko) 2011-05-13
KR101321813B1 true KR101321813B1 (ko) 2013-10-28

Family

ID=41721128

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117004276A KR101321813B1 (ko) 2008-08-29 2009-08-28 광전 변환 장치의 제조방법, 광전 변환 장치 및 광전 변환 장치의 제조 시스템
KR1020117003949A KR101280036B1 (ko) 2008-08-29 2009-08-28 광전 변환 장치의 제조 방법, 광전 변환 장치 및 광전 변환 장치의 제조 시스템

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020117003949A KR101280036B1 (ko) 2008-08-29 2009-08-28 광전 변환 장치의 제조 방법, 광전 변환 장치 및 광전 변환 장치의 제조 시스템

Country Status (7)

Country Link
US (2) US20110204466A1 (ko)
EP (2) EP2323172A4 (ko)
JP (2) JPWO2010023948A1 (ko)
KR (2) KR101321813B1 (ko)
CN (2) CN102132416A (ko)
TW (2) TW201013966A (ko)
WO (2) WO2010023991A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103094413B (zh) * 2011-10-31 2016-03-23 三菱电机株式会社 太阳能电池的制造装置、太阳能电池及其制造方法
JP5583196B2 (ja) * 2011-12-21 2014-09-03 パナソニック株式会社 薄膜太陽電池およびその製造方法
KR20130112148A (ko) * 2012-04-03 2013-10-14 엘지전자 주식회사 박막 태양 전지
KR102102580B1 (ko) * 2012-07-20 2020-04-22 롬엔드하스전자재료코리아유한회사 유기 전계 발광 소자
RU169094U1 (ru) * 2016-07-08 2017-03-03 Федеральное государственное бюджетное образовательное учреждение высшего образования "Саратовский государственный технический университет имени Гагарина Ю.А." (СГТУ имени Гагарина Ю.А.) Бесколлекторный электродвигатель постоянного тока с лазерно-фотоэлектрическим токоподводом
JP7071055B2 (ja) * 2017-02-24 2022-05-18 キヤノン株式会社 撮像素子および撮像装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170973A (ja) 2000-12-01 2002-06-14 Canon Inc 半導体素子の形成方法及び半導体素子
JP2002237608A (ja) 2001-02-08 2002-08-23 Kanegafuchi Chem Ind Co Ltd タンデム型薄膜太陽電池の製造方法
JP2005159320A (ja) 2003-10-27 2005-06-16 Mitsubishi Heavy Ind Ltd 太陽電池及び太陽電池の製造方法
JP2005277303A (ja) 2004-03-26 2005-10-06 Kaneka Corp 積層型光電変換装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3589581B2 (ja) 1999-02-26 2004-11-17 株式会社カネカ タンデム型の薄膜光電変換装置の製造方法
US6566159B2 (en) * 2000-10-04 2003-05-20 Kaneka Corporation Method of manufacturing tandem thin-film solar cell
WO2003085746A1 (en) * 2002-04-09 2003-10-16 Kaneka Corporation Method for fabricating tandem thin film photoelectric converter
JP3978121B2 (ja) * 2002-11-27 2007-09-19 三菱重工業株式会社 薄膜太陽電池の製造方法
AU2004259485B2 (en) * 2003-07-24 2009-04-23 Kaneka Corporation Stacked photoelectric converter
US20050103377A1 (en) * 2003-10-27 2005-05-19 Goya Saneyuki Solar cell and process for producing solar cell
JP2005154795A (ja) * 2003-11-21 2005-06-16 Sharp Corp 薄膜の製造方法および太陽電池
JP2008222818A (ja) 2007-03-12 2008-09-25 Furukawa Electric Co Ltd:The 無架橋高密度ポリエチレン系樹脂発泡体およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170973A (ja) 2000-12-01 2002-06-14 Canon Inc 半導体素子の形成方法及び半導体素子
JP2002237608A (ja) 2001-02-08 2002-08-23 Kanegafuchi Chem Ind Co Ltd タンデム型薄膜太陽電池の製造方法
JP2005159320A (ja) 2003-10-27 2005-06-16 Mitsubishi Heavy Ind Ltd 太陽電池及び太陽電池の製造方法
JP2005277303A (ja) 2004-03-26 2005-10-06 Kaneka Corp 積層型光電変換装置の製造方法

Also Published As

Publication number Publication date
WO2010023991A1 (ja) 2010-03-04
CN102132418A (zh) 2011-07-20
US20110204466A1 (en) 2011-08-25
KR20110050458A (ko) 2011-05-13
TW201013966A (en) 2010-04-01
KR101280036B1 (ko) 2013-06-28
CN102132416A (zh) 2011-07-20
EP2323172A4 (en) 2014-03-26
US20110155232A1 (en) 2011-06-30
EP2330633A4 (en) 2014-01-08
EP2330633A1 (en) 2011-06-08
JPWO2010023947A1 (ja) 2012-01-26
EP2323172A1 (en) 2011-05-18
WO2010023947A1 (ja) 2010-03-04
TW201017917A (en) 2010-05-01
JPWO2010023948A1 (ja) 2012-01-26
KR20110050465A (ko) 2011-05-13

Similar Documents

Publication Publication Date Title
US20080271675A1 (en) Method of forming thin film solar cells
EP2187446A2 (en) Microcrystalline silicon alloys for thin film and wafer based solar applications
US20080245414A1 (en) Methods for forming a photovoltaic device with low contact resistance
KR101321813B1 (ko) 광전 변환 장치의 제조방법, 광전 변환 장치 및 광전 변환 장치의 제조 시스템
JP4940290B2 (ja) 光電変換装置及びその製造方法
US20090101201A1 (en) Nip-nip thin-film photovoltaic structure
US7588957B2 (en) CVD process gas flow, pumping and/or boosting
KR101279495B1 (ko) 광전 변환 장치의 제조 방법, 광전 변환 장치, 광전 변환 장치의 제조 시스템 및 광전 변환 장치 제조 시스템의 사용 방법
JPH08298333A (ja) 半導体被膜作製装置および薄膜太陽電池および薄膜太陽電池の作製方法
WO2011001747A1 (ja) 太陽電池の製造方法及び製造装置
JP2007180364A (ja) 光電変換素子及びその製造方法並びに薄膜形成装置
US20130174899A1 (en) A-si:h absorber layer for a-si single- and multijunction thin film silicon solar cells
WO2010023948A1 (ja) 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム
WO2010146846A1 (ja) 光電変換装置及び光電変換装置の製造方法
WO2011068197A1 (ja) 光電変換装置及び光電変換装置の製造方法
JPH0563223A (ja) 非単結晶タンデム型太陽電池の製法及びそれに用いる製造装置
WO2012057201A1 (ja) 光電変換装置及び光電変換装置の製造方法
JP2010177582A (ja) 光電変換装置の製造方法と光電変換装置、及び光電変換装置の製造システム
WO2011125878A1 (ja) 光電変換装置及び光電変換装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160819

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170828

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 6