WO2011068197A1 - 光電変換装置及び光電変換装置の製造方法 - Google Patents

光電変換装置及び光電変換装置の製造方法 Download PDF

Info

Publication number
WO2011068197A1
WO2011068197A1 PCT/JP2010/071668 JP2010071668W WO2011068197A1 WO 2011068197 A1 WO2011068197 A1 WO 2011068197A1 JP 2010071668 W JP2010071668 W JP 2010071668W WO 2011068197 A1 WO2011068197 A1 WO 2011068197A1
Authority
WO
WIPO (PCT)
Prior art keywords
photoelectric conversion
layer
type semiconductor
conversion unit
semiconductor layer
Prior art date
Application number
PCT/JP2010/071668
Other languages
English (en)
French (fr)
Inventor
健一 今北
内田　寛人
伸 浅利
征典 橋本
祥二 佐見津
中村　久三
一也 斎藤
Original Assignee
株式会社アルバック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アルバック filed Critical 株式会社アルバック
Priority to JP2011544330A priority Critical patent/JPWO2011068197A1/ja
Publication of WO2011068197A1 publication Critical patent/WO2011068197A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/076—Multiple junction or tandem solar cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Definitions

  • the present invention relates to a photoelectric conversion device using a thin film and a method for manufacturing the photoelectric conversion device.
  • the photoelectric conversion device includes a substrate, a transparent conductive film formed on the substrate, a first p-type semiconductor layer, a first i-type semiconductor layer comprising an amorphous silicon-based thin film, a crystalline material A first n-type semiconductor layer comprising a silicon-based thin film, and an n-type semiconductor comprising an amorphous silicon-based thin film, the buffer being disposed between the first i-type semiconductor layer and the first n-type semiconductor layer A first photoelectric conversion unit formed on the transparent conductive film and a second photoelectric conversion unit formed on the first photoelectric conversion unit.
  • the photoelectric conversion device includes a substrate, a transparent conductive film formed on the substrate, a third p-type semiconductor layer composed of an amorphous silicon-based thin film, and a third composed of an amorphous silicon-based thin film.
  • a substrate a transparent conductive film formed on the substrate
  • a third p-type semiconductor layer composed of an amorphous silicon-based thin film
  • a third composed of an amorphous silicon-based thin film a third composed of an amorphous silicon-based thin film.
  • an i-type semiconductor layer, a third n-type semiconductor layer made of a crystalline silicon-based thin film, and an n-type semiconductor made of an amorphous silicon-based thin film wherein the third i-type semiconductor layer and the third n-type semiconductor layer are And a third photoelectric conversion unit formed on the transparent conductive film.
  • the intensity of the Raman scattered light attributed to the amorphous phase dispersed in the buffer layer, which is observed with a laser Raman microscope, is defined as Ia, and is dispersed in the buffer layer.
  • Ic intensity of Raman scattered light resulting from the microcrystalline phase
  • Ic / Ia is preferably less than 1.0.
  • the manufacturing method of the photoelectric conversion apparatus of the 4th aspect of this invention prepares the board
  • a third p-type semiconductor layer and a third i-type semiconductor layer made of an amorphous silicon-based thin film are sequentially formed, and a buffer layer that is an n-type semiconductor made of an amorphous silicon-based thin film is formed on the third i-type semiconductor layer.
  • the n-layer and the second photoelectric conversion unit constitute the crystalline silicon-based thin film.
  • Lattice matching at the interface with the p layer (second p-type semiconductor layer) made of can be obtained.
  • the open circuit voltage (Voc) in the first photoelectric conversion unit can be improved, the power generation efficiency of the first photoelectric conversion unit is improved, and the entire photoelectric conversion device including the first photoelectric conversion unit and the second photoelectric conversion unit The photoelectric conversion efficiency of can be improved.
  • Voc open circuit voltage
  • the manufacturing method of the photoelectric conversion device according to the second aspect of the present invention is a p layer (first p-type semiconductor layer) constituting the first photoelectric conversion unit. And forming an i layer (first i-type semiconductor layer) in sequence, forming the buffer layer on the i layer of the first photoelectric conversion unit, and configuring the first photoelectric conversion unit on the buffer layer A step of forming an n layer (first n-type semiconductor layer), a step of sequentially forming a p layer, an i layer, and an n layer constituting the second photoelectric conversion unit on the n layer of the first photoelectric conversion unit , At least in order.
  • the p layer (third p-type semiconductor layer) and the i layer (first layer) constituting the third photoelectric conversion unit are made of an amorphous silicon thin film
  • the n layer (third n-type semiconductor layer) constituting the third photoelectric conversion unit is made of a crystalline silicon thin film
  • the i layer and the n layer A buffer layer that is an n layer (n-type semiconductor) made of an amorphous silicon-based thin film is disposed between the two.
  • the obtained photoelectric conversion device can improve the open circuit voltage (Voc).
  • Voc open circuit voltage
  • FIG. 1 shows the layer structure of the photoelectric conversion apparatus (1st photoelectric conversion apparatus) of 1st embodiment of this invention. It is a figure explaining the manufacturing method of the photoelectric conversion apparatus shown in FIG. It is a figure explaining the manufacturing method of the photoelectric conversion apparatus shown in FIG. It is a figure explaining the manufacturing method of the photoelectric conversion apparatus shown in FIG. It is the schematic which shows the manufacturing system which manufactures the photoelectric conversion apparatus of 1st embodiment of this invention. It is sectional drawing which shows the layer structure of the photoelectric conversion apparatus (2nd photoelectric conversion apparatus) of 2nd embodiment of this invention. It is a figure which shows a discharge curve about the photoelectric conversion apparatus produced in Example 1 and Comparative Example 1.
  • FIG. 6 is a diagram showing the relationship between the thickness of a buffer layer and photoelectric conversion efficiency ⁇ for the photoelectric conversion devices manufactured in Examples 2 to 4 and Comparative Example 1.
  • FIG. 4 is a diagram showing the relationship between the thickness of a buffer layer and a fill factor FF for the photoelectric conversion devices fabricated in Examples 2 to 4 and Comparative Example 1.
  • FIG. 6 is a diagram showing the relationship between the thickness of the buffer layer and the short-circuit current Jsc for the photoelectric conversion devices manufactured in Examples 2 to 4 and Comparative Example 1.
  • FIG. 6 is a diagram showing the relationship between the thickness of the buffer layer and the open circuit voltage Voc for the photoelectric conversion devices manufactured in Examples 2 to 4 and Comparative Example 1. It is sectional drawing which shows an example of the conventional photoelectric conversion apparatus. It is a figure which shows the relationship between a wavelength and power generation efficiency in the conventional photoelectric conversion apparatus. It is a figure which shows the relationship between a current density and a voltage in the conventional photoelectric conversion apparatus.
  • FIG. 1 is a structural cross-sectional view showing the layer structure of the photoelectric conversion device according to the first embodiment of the present invention.
  • a substrate 1 on which a transparent conductive film is formed is used, and the transparent conductive film 2 is formed on the first surface 1a of the substrate 1. .
  • the transparent conductive film 2 is formed on the first surface 1a of the substrate 1. .
  • the 1st photoelectric conversion unit 3 and the 2nd photoelectric conversion unit 4 are piled up in order.
  • the first photoelectric conversion unit 3 and the second photoelectric conversion unit 4 have a pin-type semiconductor stacked structure in which a p-type semiconductor layer, a substantially intrinsic i-type semiconductor layer, and an n-type semiconductor layer are stacked.
  • a back electrode 5 is formed on the second photoelectric conversion unit 4.
  • substrate 1 is an insulating board
  • the substrate 1 includes a transparent conductive film 2.
  • a light-transmitting metal oxide such as ITO (indium tin oxide), SnO 2 , ZnO or the like is employed.
  • the transparent conductive film 2 is formed on the substrate 1 by vacuum evaporation or sputtering.
  • this photoelectric conversion device 10 ⁇ / b> A (10) sunlight S is incident on the second surface 1 b of the substrate 1 as indicated by the white arrow in FIG. 1.
  • the p layer 31 and the i layer 32 constituting the first photoelectric conversion unit 3 are made of an amorphous silicon thin film, and the n layer 33 is made of a crystalline silicon thin film.
  • the thickness of the p layer 31 is, for example, 80 mm
  • the thickness of the i layer 32 is, for example, 1800 mm
  • the thickness of the n layer 33 is, for example, 100 mm.
  • the p layer 31, i layer 32, and n layer 33 of the first photoelectric conversion unit 3 are formed in a plurality of plasma CVD reaction chambers. That is, in each of a plurality of plasma CVD reaction chambers different from each other, one layer constituting the first photoelectric conversion unit 3 is formed.
  • the second photoelectric conversion unit 4 includes a p-type semiconductor layer 41 (p layer, second p-type semiconductor layer), a substantially intrinsic i-type semiconductor layer 42 (i layer, second i-type semiconductor layer), and an n-type. It has a pin structure in which semiconductor layers 43 (n layers and second n-type semiconductor layers) are stacked. That is, the second photoelectric conversion unit 4 is formed by stacking the p layer 41, the i layer 42, and the n layer 43 in this order.
  • the second photoelectric conversion unit 4 is made of a silicon-based material containing a crystalline material.
  • the configuration of the other layers is a silicon-based material including a crystalline material. It is not limited.
  • an n layer made of an amorphous silicon thin film is interposed between the i layer 32 and the n layer 33 in the buffer layer 35. Is arranged as.
  • an amorphous layer is formed between the i layer 32 made of an amorphous silicon thin film and the n layer 33 made of a crystalline silicon thin film.
  • the buffer layer 35 which is an n layer made of a silicon-based thin film, is disposed, mismatch at the interface between the i layer 32 made of an amorphous silicon-based thin film and the n layer 33 made of a crystalline silicon-based thin film is prevented. Can be relaxed. Thereby, the function of the n layer 33 made of a crystalline silicon-based thin film can be effectively utilized in the first photoelectric conversion unit 3, and this n layer and the second photoelectric conversion unit 4 constitute the crystalline silicon. It is possible to obtain lattice matching at the interface with the p-layer 41 made of a system thin film. Furthermore, the open circuit voltage (Voc) in the first photoelectric conversion unit 3 can be improved.
  • Voc open circuit voltage
  • the thickness of the buffer layer 35 is preferably in the range of 20 to 200 mm, for example, and can be 50 mm, for example. It has been confirmed that when the thickness of the buffer layer 35 is in the range of 20 to 50 mm, the fill factor (FF) and the open circuit voltage (Voc) increase, and the photoelectric conversion efficiency increases. When the thickness of the buffer layer 35 is 200 mm or more, Jsc and Voc are lowered. This is presumably because the buffer layer 35 absorbed light and the Jsc of the second photoelectric conversion unit 4 made of a crystalline silicon thin film was lowered.
  • the i layer 32 (amorphous silicon layer) is formed using a plasma CVD method in a separate reaction chamber.
  • a-Si amorphous silicon
  • a-Si amorphous silicon
  • the film can be formed under certain conditions.
  • the n layer 33 (crystalline silicon layer) is formed using a plasma CVD method in a separate reaction chamber.
  • a plasma CVD method for example, an n-layer of microcrystalline silicon ( ⁇ c-Si) has a substrate temperature of 180 to 200 ° C., a power supply frequency of 13.56 MHz, a reaction chamber pressure of 500 to 900 Pa, a reaction gas flow rate of monosilane (SiH 4 ) of 180 sccm, A film can be formed under conditions where hydrogen (H 2 ) is 27000 sccm and phosphine (PH 3 / H 2 ) using hydrogen as a diluent gas is 200 sccm.
  • the manufacturing system of the photoelectric conversion device 10A includes a so-called in-line type first film forming device 60, an exposure device 80 that exposes the p layer 41 to the atmosphere, and a so-called batch type second film forming device 70.
  • the in-line type first film forming apparatus 60 has a configuration in which a plurality of film forming reaction chambers called chambers are arranged in a straight line.
  • the p layer 31, the i layer 32, the buffer layer 35, the n layer 33 of the first photoelectric conversion unit 3, and the p layer 41 of the second photoelectric conversion unit 4 are formed separately.
  • FIG. 3 shows an example in which the N layer film formation reaction chamber 64 for forming the buffer layer 35 (n layer) and the N layer film formation reaction chamber 65 for forming the n layer 33 are constituted by individual reaction chambers.
  • the present invention does not limit the configuration in which the N layer deposition reaction chambers 64 and 65 are separate.
  • a configuration in which the N layer deposition reaction chambers 64 and 65 are included in one reaction chamber may be adopted as necessary.
  • the i layer 42 and the n layer 43 of the second photoelectric conversion unit 4 are stacked in this order in the same deposition reaction chamber. Further, in such a film formation reaction chamber, a plurality of substrates are collectively transferred, and an i layer 42 and an n layer 43 are sequentially formed on each of the plurality of substrates in the film formation reaction chamber (batch processing). . Accordingly, the film formation process in the IN layer film formation reaction chamber 72 is simultaneously performed on a plurality of substrates.
  • the second intermediate product 10 b of the photoelectric conversion device 10 in which the second photoelectric conversion unit 4 is provided is disposed on the first photoelectric conversion unit 3.
  • the I layer deposition reaction chamber 63 is composed of four reaction chambers 63a, 63b, 63c, and 63d.
  • film forming processes are simultaneously performed on six substrates.
  • the second photoelectric conversion unit 4 that is a crystalline photoelectric conversion device is formed on the n layer 33 of the first photoelectric conversion unit 3 that is an amorphous photoelectric conversion device.
  • the p layer 41 is formed in advance, and the i layer 42 and the n layer 43 of the second photoelectric conversion unit 4 are formed on the p layer 41.
  • the buffer layer 35 is formed in a separate film formation chamber between the i layer 32 and the n layer 33 of the first photoelectric conversion unit 3, thereby providing the photoelectric conversion device 10 having good characteristics. Obtainable.
  • the i layer 42 and the n layer 43 constituting the second photoelectric conversion unit 4 are formed on the p layer 41 exposed to the atmosphere.
  • OH radical plasma treatment it is desirable to expose the p layer 41 exposed in the atmosphere to plasma in an atmosphere containing hydrogen gas (hydrogen plasma treatment).
  • hydrogen plasma treatment an OH radical plasma treatment chamber is prepared in advance, and the substrate on which the p layer 31, i layer 32, buffer layer 35, n layer 33, and p layer 41 are formed is transported to the plasma treatment chamber.
  • the OH radicals are contained before each layer is formed.
  • the impurity gas PH 3 remaining in the processing chamber can be decomposed and removed. Therefore, even when the film formation process of the i layer 42 and the n layer 43 of the second photoelectric conversion unit 4 is repeated in the same processing chamber, a good impurity profile can be obtained and the laminated thin film having good power generation efficiency can be obtained.
  • the photoelectric conversion apparatus 10 which becomes can be obtained.
  • a film in which microcrystalline silicon ( ⁇ c-Si) is dispersed in an amorphous amorphous silicon oxide (a-SiO) layer has a lower refractive index than that of an amorphous silicon (a-Si) semiconductor layer. Can be adjusted. It is possible to improve conversion efficiency by making this layer function as a wavelength selective reflection film and confining short wavelength light on the top cell side. Regardless of the presence or absence of this optical confinement effect, a film in which microcrystalline silicon ( ⁇ c-Si) is dispersed in an amorphous amorphous silicon oxide (a-SiO) layer is subjected to a second OH radical-containing plasma treatment. Crystal growth nuclei of the i layer 42 and the n layer 43 of the photoelectric conversion unit 4 are effectively generated. Therefore, a uniform crystallization rate distribution can be obtained even on a large-area substrate.
  • the film formation chamber is opened to the atmosphere, and the second photoelectric conversion unit 4 is opened in another film formation chamber.
  • the i layer 32 of the first photoelectric conversion unit 3 is caused by the time, temperature, atmosphere, and the like that the substrate is exposed to the air atmosphere. It deteriorates and the device performance decreases. Therefore, after the p layer 31 and the i layer 32 buffer layer 35 of the first photoelectric conversion unit 3 are formed, the crystalline n layer 33 and the second photoelectric conversion unit 4 are continuously formed without opening the film formation chamber to the atmosphere.
  • the p layer 41 is formed.
  • FIG. 4 is a structural cross-sectional view showing the layer configuration of the photoelectric conversion device 10B (10) according to the second embodiment.
  • the p layer 81 and the i layer 82 constituting the third photoelectric conversion unit 8 are made of an amorphous silicon thin film, and n constituting the third photoelectric conversion unit 8 is formed.
  • the layer 83 is made of a crystalline silicon-based thin film.
  • an n layer made of an amorphous silicon thin film is disposed as a buffer layer 85 between the i layer 81 and the n layer 83.
  • an amorphous silicon thin film is interposed between an i layer 82 made of an amorphous silicon thin film and an n layer 83 made of a crystalline silicon thin film. Since the n-layer buffer layer 85 is arranged, mismatch at the interface between the i layer 82 made of an amorphous silicon thin film and the n layer 83 made of a crystalline silicon thin film can be alleviated. . Thereby, the function of the n layer 83 made of a crystalline silicon-based thin film can be effectively utilized, and the open circuit voltage (Voc) can be improved. As a result, the photoelectric conversion device 10B (10) can improve the photoelectric conversion efficiency.
  • Example 1 and Comparative Example 1 a photoelectric conversion device having a tandem structure was manufactured.
  • a photoelectric conversion device was manufactured using a substrate having a size of 1100 mm ⁇ 1400 mm.
  • Example 1 a photoelectric conversion device having a structure in which a first photoelectric conversion unit was formed on a substrate and a second photoelectric conversion unit was formed on the first photoelectric conversion unit was produced. Specifically, in Example 1, the p layer made of an amorphous amorphous silicon thin film constituting the first photoelectric conversion unit, the buffer layer, the i layer made of an amorphous amorphous silicon thin film, and the i layer An n layer (buffer layer) made of amorphous amorphous silicon (a-Si) thin film, an n layer containing microcrystalline silicon formed on the buffer layer, and a microcrystal constituting the second photoelectric conversion unit A p-layer containing silicon was sequentially stacked on the substrate using a plurality of different deposition chambers.
  • a p-layer having a thickness of 80 cm was formed under the condition that diborane (B 2 H 6 / H 2 ) using hydrogen as a diluent gas was 180 sccm and methane (CH 4 ) was 500 sccm.
  • the substrate temperature is 190 ° C.
  • the power supply frequency is 13.56 MHz
  • the pressure in the reaction chamber is 110 Pa
  • the reaction gas flow rates are 300 sccm for monosilane (SiH 4 ), 2300 sccm for hydrogen (H 2 ), and methane (CH 4 ).
  • a buffer layer having a film thickness of 60 mm was formed under the condition of 100 sccm.
  • a buffer layer (n layer) having a thickness of 20 mm was formed under the condition that phosphine (PH 3 / H 2 ) using hydrogen as a gas was 60 sccm. Further, regarding the n layer of the first photoelectric conversion unit, the substrate temperature is 170 ° C., the power supply frequency is 13.56 MHz, the pressure in the reaction chamber is 800 Pa, the reaction gas flow rate is 20 sccm for monosilane (SiH 4 ), and 2000 sccm for hydrogen (H 2 ). Then, an n layer having a thickness of 300 mm was formed under the condition that phosphine (PH 3 / H 2 ) using hydrogen as a diluent gas was 15 sccm.
  • the p layer of the second photoelectric conversion unit is exposed to the atmosphere, and the substrate temperature is 190 ° C., the power supply frequency is 13.56 MHz, the pressure in the reaction chamber is 700 Pa, and H 2 which is a process gas is exposed to the p layer.
  • Plasma treatment was performed under the condition of 1000 sccm.
  • the substrate temperature is 170 ° C.
  • the applied RF power is 550 W
  • the pressure in the reaction chamber is 1200 Pa
  • the reaction gas flow rate is 40 sccm for monosilane (SiH 4 )
  • an i layer having a thickness of 15000 mm was formed.
  • the film formation rate was 262 Km / min.
  • the substrate temperature is 170 ° C.
  • the applied RF power is 1000 W
  • the reaction chamber pressure is 800 Pa
  • the reaction gas flow rate is 20 sccm for monosilane (SiH 4 )
  • phosphine (PH 3 / H 2 ) using hydrogen as a diluent gas was 15 sccm
  • an n layer having a thickness of 300 mm was formed.
  • the film formation rate was 174 K / min.
  • Example 2 instead of the buffer layer (n layer) having a thickness of 20 mm in Example 1, a photoelectric conversion device including a buffer layer (n layer) having a thickness of 50 mm was manufactured.
  • Example 3 instead of the buffer layer (n layer) having a thickness of 20 mm in Example 1, a photoelectric conversion device including a buffer layer (n layer) having a thickness of 100 mm was manufactured.
  • Example 4 instead of the buffer layer (n layer) having a thickness of 20 mm in Example 1, a photoelectric conversion device including a buffer layer (n layer) having a thickness of 200 mm was manufactured. Except for the buffer layer whose film thickness is adjusted as described above, the structures of the photoelectric conversion devices of Examples 2 to 4 are the same as the structure of the photoelectric conversion device having the tandem structure described in Example 1.
  • Comparative Example 1 In Comparative Example 1, no buffer layer was formed between the i layer and the n layer in the first photoelectric conversion unit. Except for the point that this buffer layer is not formed, the structure of the photoelectric conversion device of Comparative Example 1 is the same as the structure of the photoelectric conversion device having the tandem structure described in Example 1. That is, the p layer, i layer, and n layer that constitute the first photoelectric conversion unit on the substrate, the p layer that constitutes the second photoelectric conversion unit, and a plurality of film formation chambers different from each other are sequentially formed on the substrate. Laminated. Thereafter, the p layer of the second photoelectric conversion unit was exposed to the atmosphere. Next, hydrogen plasma treatment was performed on the p layer of the second photoelectric conversion unit. Then, i layer and n layer which comprise a 2nd photoelectric conversion unit were formed.
  • FIGS. 7 to 10 are graph in which values of ⁇ , FF, Jsc, and Voc (vertical axis) are plotted with respect to the thickness of the buffer layer (horizontal axis).
  • Table 1 and FIGS. 7 to 10 when the thickness of the buffer layer is in the range of 20 to 200 mm, the fill factor (FF) and the open circuit voltage (Voc) increase, and the photoelectric conversion efficiency increases. Admitted.
  • the thickness of the buffer layer is preferably 20 to 200 mm, and particularly preferably 20 to 100 mm.
  • the present invention can be used for a photoelectric conversion device having a single structure including a photoelectric conversion unit having an i-layer of amorphous silicon, and a photoelectric conversion device having a multilayer structure such as a tandem structure or a triple structure.
  • a structure of another photoelectric conversion unit a structure in which a microcrystal silicon system, an amorphous SiGe system, a SiGe system including a crystal, or the like can be used.
  • the photoelectric conversion device and the method for manufacturing the photoelectric conversion device of the present invention have been described.
  • the technical scope of the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the spirit of the present invention. Can be added.
  • the present invention is widely applicable to a photoelectric conversion device having a tandem structure or a single structure functioning as a solar cell and a method for manufacturing the photoelectric conversion device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

　この光電変換装置は、基板（１）と、前記基板（１）上に形成された透明導電膜（２）と、第一ｐ型半導体層（３１），アモルファスのシリコン系薄膜からなる第一ｉ型半導体層（３２），結晶質のシリコン系薄膜からなる第一ｎ型半導体層（３３），及びアモルファスのシリコン系薄膜からなるｎ型半導体であって前記第一ｉ型半導体層（３２）と前記第一ｎ型半導体層（３３）との間に配置されたバッファ層（３５）を含み、前記透明導電膜（２）上に形成された第一光電変換ユニット（３）と、前記第一光電変換ユニット（３）上に形成された第二光電変換ユニット（４）とを含む。

Description

光電変換装置及び光電変換装置の製造方法
　本発明は、薄膜を利用した光電変換装置及び光電変換装置の製造方法に関する。
　本願は、２００９年１２月４日に出願された特願２００９－２７６３２０号に基づき優先権を主張し、その内容をここに援用する。
　近年、光電変換装置は、太陽電池又は光センサ等に一般的に利用されており、とりわけ太陽電池においては、エネルギーの効率的な利用の観点から広く普及を始めている。
　特に、単結晶シリコンを利用した光電変換装置は、単位面積当たりのエネルギー変換効率に優れている。
　しかし、一方で単結晶シリコンを利用した光電変換装置は、単結晶シリコンインゴットをスライスしたシリコンウエハを用いるため、インゴットの製造に大量のエネルギーが費やされ、製造コストが高い。
　例えば、屋外等に設置される大面積の光電変換装置を、単結晶シリコンを利用して製造すると、現状では相当にコストが掛かる。
　そこで、より安価に製造可能なアモルファス（非晶質）シリコン薄膜（以下、「ａ－Ｓｉ薄膜」とも表記する）を利用した光電変換装置が、ローコストな光電変換装置として普及している。
　ところが、このアモルファス（非晶質）シリコン薄膜を利用した光電変換装置は、単結晶シリコン又は多結晶シリコン等を利用した結晶型の光電変換装置に比べて変換効率が低い。
　そこで、光電変換装置の変換効率を向上させる構造として、２つの光電変換ユニットが積層されたタンデム型の構造が提案されている。
　例えば、図１１に示すようなタンデム型の光電変換装置２００が知られている（例えば、特許文献１参照）。
　この光電変換装置２００においては、透明導電膜２０２が配置された絶縁性の透明基板２０１が用いられている。透明導電膜２０２上には、ｐ型半導体層２３１（ｐ層）、ｉ型シリコン層２３２（非晶質シリコン層，ｉ層）、及びｎ型半導体層２３３（ｎ層）を順次積層して得られたｐｉｎ型の第一光電変換ユニット２０３が形成されている。第一光電変換ユニット２０３上には、ｐ型半導体層２４１（ｐ層）、ｉ型シリコン層２４２（結晶質シリコン層，ｉ層）、及びｎ型半導体層２４３（ｎ層）を順次積層して得られたｐｉｎ型の第二光電変換ユニット２０４が形成されている。更に、第二光電変換ユニット２０４上には、裏面電極２０５が形成されている。
　このような従来のタンデム構造を有する光電変換装置における波長と発電効率との関係を図１２に示す。図１２においては、非晶質のシリコン系薄膜からなるｐｉｎ型の第一光電変換ユニットと、結晶質のシリコン系薄膜からなるｐｉｎ型の第二光電変換ユニットの各々の波長と発電効率との関係が示されている。
　また、第一光電変換ユニットと、第二光電変換ユニットについて、電流密度と電圧との関係を図１３に示す。
　図１２に示されるように、結晶質のシリコン系薄膜からなるｐｉｎ型の第二光電変換ユニットにおいては、長波長領域における発電効率が低い。このため、第一光電変換ユニット及び第二光電変換ユニットを含む光電変換装置全体における光電変換効率を向上させることが困難であった。
　また、図１３に示されるように、非晶質のシリコン系薄膜からなるｐｉｎ型の第一光電変換ユニット単独で構成された光電変換装置、及び結晶質のシリコン系薄膜からなるｐｉｎ型の第一光電変換ユニット単独で構成された光電変換装置においては、それぞれ良好な特性を有しているにもかかわらず、両者が積層されたタンデム構造を有する光電変換装置においては電池特性が低下してしまうという問題があった。
　このような問題に対し、非晶質のシリコン系薄膜からなるｐｉｎ型の第一光電変換ユニットにおいて、ｎ層を結晶質のシリコン系薄膜で形成することにより電池特性を改善させることはできたが、非晶質のシリコン系薄膜からなるｐｉｎ型の第一光電変換ユニットが本来備えている性能を十分に得ることができていない。
日本国特許第３５８９５８１号公報
　本発明は、このような事情を考慮してなされたもので、非晶質のシリコン系薄膜からなるｐｉｎ型の第一光電変換ユニットにおける発電効率を改善し、光電変換効率を向上させたタンデム構造を有する光電変換装置を提供することを第一の目的とする。
　また、本発明は、光電変換効率を向上させたタンデム構造を有する光電変換装置を簡便な方法で製造することが可能な光電変換装置の製造方法を提供することを第二の目的とする。
　また、本発明は、非晶質のシリコン系薄膜からなるｐｉｎ型の光電変換ユニットを備えたシングル構造を有する光電変換装置において発電効率を改善し、光電変換効率を向上させた光電変換装置を提供することを第三の目的とする。
　また、本発明は、光電変換効率を向上させたシングル構造を有する光電変換装置を簡便な方法で製造することが可能な光電変換装置の製造方法を提供することを第四の目的とする。
　本発明の第１態様の光電変換装置は、基板と、前記基板上に形成された透明導電膜と、第一ｐ型半導体層，アモルファスのシリコン系薄膜からなる第一ｉ型半導体層，結晶質のシリコン系薄膜からなる第一ｎ型半導体層，及びアモルファスのシリコン系薄膜からなるｎ型半導体であって前記第一ｉ型半導体層と前記第一ｎ型半導体層との間に配置されたバッファ層を含み、前記透明導電膜上に形成された第一光電変換ユニットと、前記第一光電変換ユニット上に形成された第二光電変換ユニットとを含む。
　本発明の第１態様の光電変換装置においては、前記第二光電変換ユニットは、第二ｐ型半導体層及び第二ｉ型半導体層を含み、前記第二ｐ型半導体層及び前記第二ｉ型半導体層は、結晶質のシリコン系薄膜からなることが好ましい。
　本発明の第１態様の光電変換装置においては、前記バッファ層の厚みは、２０～２００Åの範囲であることが好ましい。
　本発明の第１態様の光電変換装置においては、レーザーラマン顕微鏡で観測された前記バッファ層中に分散するアモルファス相に起因するラマン散乱光の強度をＩａと定義し、前記バッファ層中に分散する微結晶相に起因するラマン散乱光の強度をＩｃと定義した場合に、Ｉｃ／Ｉａが、１．０未満であることが好ましい。
　本発明の第２態様の光電変換装置の製造方法は、透明導電膜が形成された基板を準備し、前記透明導電膜上に、第一光電変換ユニットを構成する第一ｐ型半導体層とアモルファスのシリコン系薄膜からなる第一ｉ型半導体層とを順に形成し、前記第一ｉ型半導体層上に、アモルファスのシリコン系薄膜からなるｎ型半導体であるバッファ層を形成し、前記バッファ層上に、結晶質のシリコン系薄膜からなり前記第一光電変換ユニットを構成する第一ｎ型半導体層を形成し、前記第一ｎ型半導体層上に、第二光電変換ユニットを構成する第二ｐ型半導体層，第二ｉ型半導体層，及び第二ｎ型半導体層を順に形成する。
　本発明の第２態様の光電変換装置の製造方法においては、前記第二ｐ型半導体層及び前記第二ｉ型半導体層は、結晶質のシリコン系薄膜からなることが好ましい。
　本発明の第３態様の光電変換装置は、基板と、前記基板上に形成された透明導電膜と、アモルファスのシリコン系薄膜からなる第三ｐ型半導体層，アモルファスのシリコン系薄膜からなる第三ｉ型半導体層，結晶質のシリコン系薄膜からなる第三ｎ型半導体層，及びアモルファスのシリコン系薄膜からなるｎ型半導体であって前記第三ｉ型半導体層と前記第三ｎ型半導体層との間に配置されたバッファ層を含み、前記透明導電膜上に形成された第三光電変換ユニットとを含む。
　本発明の第３態様の光電変換装置においては、前記バッファ層の厚みは、２０～２００Åの範囲であることが好ましい。
　本発明の第３態様の光電変換装置においては、レーザーラマン顕微鏡で観測された、前記バッファ層中に分散するアモルファス相に起因するラマン散乱光の強度をＩａと定義し、前記バッファ層中に分散する微結晶相に起因するラマン散乱光の強度をＩｃと定義した場合に、Ｉｃ／Ｉａが、１．０未満であることが好ましい。
　本発明の第４態様の光電変換装置の製造方法は、透明導電膜が形成された基板を準備し、前記透明導電膜上に、第三光電変換ユニットを構成する、アモルファスのシリコン系薄膜からなる第三ｐ型半導体層とアモルファスのシリコン系薄膜からなる第三ｉ型半導体層とを順に形成し、前記第三ｉ型半導体層上に、アモルファスのシリコン系薄膜からなるｎ型半導体であるバッファ層を形成し、前記バッファ層上に、結晶質のシリコン系薄膜からなり前記第三光電変換ユニットを構成する第三ｎ型半導体層を形成する。
　本発明の第１態様の光電変換装置（以下、「第一光電変換装置」とも呼ぶ）では、前記第一光電変換ユニットにおいて、アモルファスのシリコン系薄膜からなるｉ層（第一ｉ型半導体層）と結晶質のシリコン系薄膜からなるｎ層（第一ｎ型半導体層）との間に、アモルファスのシリコン系薄膜からなるｎ層（ｎ型半導体）であるバッファ層が配置されている。この構成によれば、アモルファスのシリコン系薄膜からなるｉ層と、結晶質のシリコン系薄膜からなるｎ層との界面における不整合を緩和することができる。
　これにより、第一光電変換ユニットにおいて結晶質のシリコン系薄膜からなるｎ層の働きを有効に活用することができ、このｎ層と、第二光電変換ユニットを構成して結晶質のシリコン系薄膜からなるｐ層（第二ｐ型半導体層）との界面の格子整合を得ることができる。更に、第一光電変換ユニットにおける開放電圧（Ｖｏｃ）を向上することができ、第一光電変換ユニットの発電効率を向上させ、第一光電変換ユニット及び第二光電変換ユニットを含む光電変換装置全体としての光電変換効率を向上させることができる。
　その結果、本発明によれば、光電変換効率が向上されたタンデム構造を有する光電変換装置を提供することが可能である。
　また、本発明の第２態様の光電変換装置の製造方法（以下、「第一光電変換装置の製法」とも呼ぶ）は、第一光電変換ユニットを構成するｐ層（第一ｐ型半導体層）及びｉ層（第一ｉ型半導体層）を順に形成するステップ、前記第一光電変換ユニットのｉ層上に、前記バッファ層を形成するステップ、前記バッファ層上に前記第一光電変換ユニットを構成するｎ層（第一ｎ型半導体層）を形成するステップ、前記第一光電変換ユニットのｎ層上に、前記第二光電変換ユニットを構成するｐ層、ｉ層、ｎ層を順に形成するステップ、を少なくとも順に備えている。このため、得られる光電変換装置は、第一光電変換ユニットにおける開放電圧（Ｖｏｃ）を向上することができ、第一光電変換ユニットの発電効率を向上させ、第一光電変換ユニット及び第二光電変換ユニットを含む光電変換装置全体としての光電変換効率を向上させることができる。
　その結果、本発明によれば、光電変換効率が向上されたタンデム構造を有する光電変換装置を簡便に製造できる光電変換装置の製造方法を提供することが可能である。
　また、本発明の第３態様の光電変換装置（以下、「第二光電変換装置」とも呼ぶ）では、第三光電変換ユニットを構成するｐ層（第三ｐ型半導体層）及びｉ層（第三ｉ型半導体層）がアモルファスのシリコン系薄膜からなり、第三光電変換ユニットを構成するｎ層（第三ｎ型半導体層）が結晶質のシリコン系薄膜からなり、前記ｉ層と前記ｎ層との間に、アモルファスのシリコン系薄膜からなるｎ層（ｎ型半導体）であるバッファ層が配置されている。この構成によれば、アモルファスのシリコン系薄膜からなるｉ層と、結晶質のシリコン系薄膜からなるｎ層との界面における不整合を緩和することができる。
　これにより、結晶質のシリコン系薄膜からなるｎ層の働きを有効に活用することができ、開放電圧（Ｖｏｃ）を向上させることができる。
　その結果、本発明によれば、光電変換効率が向上されたシングル構造を有する光電変換装置を提供することが可能である。
　また、本発明の第４態様の光電変換装置の製造方法（以下、「第二光電変換装置の製法」とも呼ぶ）は、第三光電変換ユニットを構成するｐ層（第三ｐ型半導体層）及びｉ層（第三ｉ型半導体層）を順に形成するステップ、前記第三光電変換ユニットを構成するｉ層上に、前記バッファ層を形成するステップ、前記バッファ層上に、前記第三光電変換ユニットを構成するｎ層（第三ｎ型半導体層）を形成するステップ、を少なくとも順に備えている。このため、得られる光電変換装置は、開放電圧（Ｖｏｃ）を向上させることができる。
　その結果、本発明によれば、光電変換効率が向上されたシングル構造を有する光電変換装置を簡便に製造できる光電変換装置の製造方法を提供することが可能である。
本発明の第一実施形態の光電変換装置（第一光電変換装置）の層構成を示す断面図である。 図１に示す光電変換装置の製造方法を説明する図である。 図１に示す光電変換装置の製造方法を説明する図である。 図１に示す光電変換装置の製造方法を説明する図である。 本発明の第一実施形態の光電変換装置を製造する製造システムを示す概略図である。 本発明の第二実施形態の光電変換装置（第二光電変換装置）の層構成を示す断面図である。 実施例１及び比較例１において作製された光電変換装置について、放電曲線を示す図である。 実施例１及び比較例１において作製された光電変換装置について、波長と発電効率との関係を示す図である。 実施例２～４及び比較例１において作製された光電変換装置について、バッファ層の厚みと光電変換効率ηとの関係を示す図である。 実施例２～４及び比較例１において作製された光電変換装置について、バッファ層の厚みと曲線因子ＦＦとの関係を示す図である。 実施例２～４及び比較例１において作製された光電変換装置について、バッファ層の厚みと短絡電流Ｊｓｃとの関係を示す図である。 実施例２～４及び比較例１において作製された光電変換装置について、バッファ層の厚みと開放電圧Ｖｏｃとの関係を示す図である。 従来の光電変換装置の一例を示す断面図である。 従来の光電変換装置において、波長と発電効率との関係を示す図である。 従来の光電変換装置において、電流密度と電圧との関係を示す図である。
　以下では、本発明に係る光電変換装置及び光電変換装置の製造方法の実施形態について、図面に基づき説明する。
　また、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
＜第一実施形態＞
　第一実施形態においては、アモルファスシリコン型の光電変換装置である第一光電変換ユニットと、微結晶シリコン型の光電変換装置である第二光電変換ユニットとが積層されたタンデム構造を有する光電変換装置を図面に基づいて説明する。
　図１は、本発明の第一実施形態の光電変換装置の層構成を示す構造断面図である。
　第一実施形態の光電変換装置１０Ａ（１０）においては、透明導電膜が形成された基板１が用いられており、この透明導電膜２は、基板１の第１面１ａ上に形成されている。透明導電膜２上には、第一光電変換ユニット３及び第二光電変換ユニット４が順に重ねて設けられている。第一光電変換ユニット３及び第二光電変換ユニット４は、ｐ型半導体層，実質的に真性なｉ型半導体層，及びｎ型半導体層が積層されているｐｉｎ型の半導体積層構造を有する。第二光電変換ユニット４上には、裏面電極５が形成されている。
　基板１は、光透過性を有する絶縁性の基板であり、例えば、ガラス又は透明樹脂等、太陽光の透過性に優れ、かつ、耐久性を有する絶縁材料からなる。この基板１は、透明導電膜２を備えている。透明導電膜２の材料としては、例えば、ＩＴＯ（ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ），ＳｎＯ２，ＺｎＯ等の光透過性を有する金属酸化物が採用される。この透明導電膜２は、真空蒸着法又はスパッタ法によって基板１上に形成される。この光電変換装置１０Ａ（１０）においては、図１の白抜き矢印で示すように、基板１の第２面１ｂに太陽光Ｓが入射する。
　また、第一光電変換ユニット３は、ｐ型半導体層３１（ｐ層、第一ｐ型半導体層），実質的に真性なｉ型半導体層３２（ｉ層、第一ｉ型半導体層），及びｎ型半導体層３３（ｎ層、第一ｎ型半導体層）が積層されたｐｉｎ構造を有している。
　即ち、ｐ層３１，ｉ層３２，及びｎ層３３を、この順に積層することにより第一光電変換ユニット３が形成されている。
　この第一光電変換ユニット３は、例えば、アモルファス（非晶質）シリコン系材料によって構成されている。第一光電変換ユニット３を構成するｐ層３１及びｉ層３２がアモルファスのシリコン系薄膜からなり、ｎ層３３が結晶質のシリコン系薄膜からなる。
　第一光電変換ユニット３においては、ｐ層３１の厚さが例えば８０Å、ｉ層３２の厚さが例えば１８００Å、ｎ層３３の厚さが、例えば１００Åである。
　第一光電変換ユニット３のｐ層３１，ｉ層３２，及びｎ層３３は、複数のプラズマＣＶＤ反応室において形成される。即ち、互いに異なる複数のプラズマＣＶＤ反応室の各々においては、第一光電変換ユニット３を構成する一つの層が形成される。
　第二光電変換ユニット４は、ｐ型半導体層４１（ｐ層、第二ｐ型半導体層），実質的に真性なｉ型半導体層４２（ｉ層、第二ｉ型半導体層），及びｎ型半導体層４３（ｎ層、第二ｎ型半導体層）が積層されたｐｉｎ構造を有している。
　即ち、ｐ層４１，ｉ層４２，及びｎ層４３を、この順に積層することにより第二光電変換ユニット４が形成されている。
　この第二光電変換ユニット４は、結晶質を含むシリコン系材料によって構成されている。
　第二光電変換ユニット４においては、ｐ層４１の厚さが例えば１５０Å、ｉ層４２の厚さが例えば１５０００Å、ｎ層４３の厚さが例えば３００Åである。
　ここで、結晶質を含むシリコンとは、いわゆる微結晶シリコン、アモルファス中に微結晶が分散したシリコン、および、いわゆるマイクロクリスタルシリコンを含む材料である。
　なお、第二光電変換ユニット４のｎ層４３は、アモルファスシリコン層を含むこともできる。
　第二光電変換ユニット４においては、実質的に真性なｉ型半導体層であるｉ層４２が結晶質を含むシリコン系材料を含めば、他の層の構成は、結晶質を含むシリコン系材料に限定されない。
　特に、第一実施形態の光電変換装置１０Ａ（１０）では、前記第一光電変換ユニット３において、ｉ層３２とｎ層３３との間に、アモルファスのシリコン系薄膜からなるｎ層がバッファ層３５として配置されている。
　第一実施形態の光電変換装置１０Ａ（１０）では、第一光電変換ユニット３において、アモルファスのシリコン系薄膜からなるｉ層３２と結晶質のシリコン系薄膜からなるｎ層３３との間に、アモルファスのシリコン系薄膜からなるｎ層であるバッファ層３５が配置されているので、アモルファスのシリコン系薄膜からなるｉ層３２と、結晶質のシリコン系薄膜からなるｎ層３３との界面における不整合を緩和することができる。
　これにより、第一光電変換ユニット３において結晶質のシリコン系薄膜からなるｎ層３３の働きを有効に活用することができ、このｎ層と、第二光電変換ユニット４を構成し結晶質のシリコン系薄膜からなるｐ層４１との界面の格子整合を得ることができる。更に、第一光電変換ユニット３における開放電圧（Ｖｏｃ）を向上させることができる。
　このように第一実施形態の光電変換装置１０Ａ（１０）においては、バッファ層３５をｉ層３２とｎ層３３との間に挿入することにより、Ｖｏｃを向上することができ、第一光電変換ユニット３４の発電効率を向上することができる。
　その結果、第一光電変換ユニット及び第二光電変換ユニットを含む光電変換装置全体としての光電変換効率を向上することが可能である。
　バッファ層３５の厚さは、例えば、２０～２００Åの範囲であることが好ましく、例えば、５０Åとすることができる。
　バッファ層３５の厚さが２０～５０Åの範囲において、曲線因子（ＦＦ）と開放電圧（Ｖｏｃ）が増大し、光電変換効率が増大する効果が確認されている。
　バッファ層３５の厚さが２００Å以上である場合には、ＪｓｃとＶｏｃが低下してしまう。これは、バッファ層３５が光を吸収してしまい、結晶質のシリコン系薄膜からなる第二光電変換ユニット４のＪｓｃが低下したためと推察される。
　次に、レーザーラマン顕微鏡で観測されたラマン散乱光の強度について説明する。バッファ層３５中に分散するアモルファス相に起因するラマン散乱光の強度をＩａと定義し、バッファ層３５中に分散する微結晶相に起因するラマン散乱光の強度をＩｃと定義した場合に、光電変換装置１０Ａ（１０）を構成するバッファ層３５における結晶化率は１．０未満である。結晶化率とは、ＩｃをＩａで除した値、（以下（Ｉｃ／Ｉａ）と表記する）を意味する。
　このバッファ層３５の結晶化率は、ｉ層３２の結晶化率（Ｉｃ／Ｉａ）とは無関係に独立して制御することができる。
　つまり、このような層構造を採用することによって、第一実施形態の光電変換装置１０の光電変換効率を向上させることが可能となる。
　本発明の第一実施形態の層構造によって開放電圧（Ｖｏｃ）と曲線因子（ＦＦ）とが向上し、微結晶タンデム型薄膜太陽電池において、光電変換効率を０．６％程度向上することが可能である。
　裏面電極５は、例えば、Ａｇ（銀）又はＡｌ（アルミニウム）等の導電性の光反射膜によって構成されている。この裏面電極５は、例えばスパッタ法又は蒸着法により形成される。また、裏面電極５の構造としては、第二光電変換ユニット４のｎ層４３と裏面電極５との間に、ＩＴＯ又はＳｎＯ２、ＺｎＯといった導電性酸化物からなる層が形成された積層構造を用いることもできる。
　次に、以上のような構成を有する光電変換装置１０Ａ（１０）を製造するための製造方法を説明する。
　第一実施形態の光電変換装置の製造方法は、第一光電変換ユニット３のｐ層３１及びｉ層３２を順に形成するステップ、前記第一光電変換ユニット３のｉ層３２上に、ｎ層（バッファ層３５）を形成するステップ、バッファ層３５上に第一光電変換ユニット３のｎ層３３を形成するステップ、及び前記第一光電変換ユニット３のｎ層３３上に第二光電変換ユニット４を構成するｐ層４１，ｉ層４２，及びｎ層４３を順に形成するステップ、を少なくとも含む。
　従って、第一実施形態の光電変換装置の製造方法によれば、アモルファスのシリコン系薄膜からなるｐ層３１及びｉ層３２を順に形成するステップ、前記ｉ層３２上にアモルファスのシリコン系薄膜からなるｎ層（バッファ層３５）を形成するステップ、バッファ層３５上に結晶質のシリコン系薄膜からなるｎ層３３を形成するステップ、前記第一光電変換ユニット３のｎ層上に前記第二光電変換ユニット４を構成する結晶質のシリコン系薄膜からなるｐ層４１，ｉ層４２，及びｎ層４３を順に形成するステップ、を少なくとも順に備えているので、得られる光電変換装置１０は、第一光電変換ユニット３における開放電圧（Ｖｏｃ）を向上することができ、第一光電変換ユニット３の発電効率を向上させ、第一光電変換ユニット及び第二光電変換ユニットを含む光電変換装置全体としての光電変換効率を向上させることができる。
　その結果、第一実施形態の製造方法によれば、光電変換効率が向上された光電変換装置１０を簡便に製造することが可能である。
　以下、タンデム構造を有する光電変換装置の製造方法について工程順に説明する。
　まず、図２Ａに示すように、透明導電膜２が成膜された絶縁性透明基板１を準備する。
　次いで、図２Ｂに示すように、透明導電膜２上に、第一光電変換ユニット３のｐ層３１，ｉ層３２，ｎ型半導体層（バッファ層３５），ｎ層３３，及び第二光電変換ユニット４のｐ層４１が形成される。
　ここで、ｐ層３１，ｉ層３２，バッファ層３５，ｎ層３３，及びｐ層４１が形成される複数のプラズマＣＶＤ反応室は互いに異なる。また、一つのプラズマＣＶＤ反応室において、ｐ層３１，ｉ層３２，バッファ層３５，ｎ層３３，及びｐ層４１の一つの層が形成され、一列に連結された複数のプラズマＣＶＤ反応室によってｐ層３１，ｉ層３２，バッファ層３５，ｎ層３３，及びｐ層４１が順次に形成される。
　即ち、第一光電変換ユニット３のｎ層３３上に、第二光電変換ユニット４を構成するｐ層４１が設けられた光電変換装置第一中間品１０ａが得られる。
　ｐ層３１（非晶質シリコン層）は、個別の反応室内においてプラズマＣＶＤ法を用いて形成される。例えば、アモルファスシリコン（ａ－Ｓｉ）からなるｐ層を、基板温度が１８０～２００℃、電源周波数が１３．５６ＭＨｚ、反応室内圧力が７０～１２０Ｐａ、反応ガス流量としてモノシラン（ＳｉＨ４）が３００ｓｃｃｍ、水素（Ｈ２）が２３００ｓｃｃｍ、希釈ガスとして水素が用いられたジボラン（Ｂ２Ｈ６／Ｈ２）が１８０ｓｃｃｍ、メタン（ＣＨ４）が５００ｓｃｃｍである条件で成膜することができる。
　ｉ層３２（非晶質シリコン層）は、個別の反応室内においてプラズマＣＶＤ法を用いて形成される。例えば、アモルファスシリコン（ａ－Ｓｉ）からなるｉ層を、基板温度が１８０～２００℃、電源周波数が１３．５６ＭＨｚ、反応室内圧力が７０～１２０Ｐａ、反応ガス流量としてモノシラン（ＳｉＨ４）が１２００ｓｃｃｍである条件で成膜することができる。
　バッファ層３５（非晶質シリコン層）は、個別の反応室内においてプラズマＣＶＤ法を用いて形成される。例えば、アモルファスシリコン（ａ－Ｓｉ）からなるｎ層を、基板温度が１８０～２００℃、電源周波数が１３．５６ＭＨｚ、反応室内圧力が７０～１２０Ｐａ、反応ガス流量として、希釈ガスとして水素が用いられたホスフィン（ＰＨ３／Ｈ２）が２００ｓｃｃｍである条件で成膜することができる。
　ｎ層３３（結晶質シリコン層）は、個別の反応室内においてプラズマＣＶＤ法を用いて形成される。例えば、微結晶シリコン（μｃ－Ｓｉ）のｎ層を、基板温度が１８０～２００℃、電源周波数が１３．５６ＭＨｚ、反応室内圧力が５００～９００Ｐａ、反応ガス流量としてモノシラン（ＳｉＨ４）が１８０ｓｃｃｍ、水素（Ｈ２）が２７０００ｓｃｃｍ、希釈ガスとして水素が用いられたホスフィン（ＰＨ３／Ｈ２）が２００ｓｃｃｍである条件で成膜することができる。
　ｐ層４１は、個別の反応室内においてプラズマＣＶＤ法を用いて形成される。例えば、微結晶シリコン（μｃ－Ｓｉ）のｐ層を、基板温度が１８０～２００℃、電源周波数が１３．５６ＭＨｚ、反応室内圧力が５００～９００Ｐａ、反応ガス流量としてモノシラン（ＳｉＨ４）が１００ｓｃｃｍ、水素（Ｈ２）が２５０００ｓｃｃｍ、希釈ガスとして水素が用いられたジボラン（Ｂ２Ｈ６／Ｈ２）が５０ｓｃｃｍである条件で成膜することができる。
　次に、上記のようにｐ層３１，ｉ層３２，バッファ層３５，ｎ層３３，及びｐ層４１が形成された基板１を反応室から取り出し、ｐ層４１を大気中に露呈させる。
　引き続き、第二光電変換ユニット４のｐ層４１を大気中に露呈させた後、図２Ｃに示すように、大気中に露呈されたｐ層４１上に、第二光電変換ユニット４を構成するｉ型シリコン層４２（結晶質シリコン層）及びｎ層４３を同一のプラズマＣＶＤ反応室内で形成する。
　即ち、第一光電変換ユニット３上に第二光電変換ユニット４が設けられた光電変換装置第二中間品１０ｂが形成される。その後、第二光電変換ユニット４のｎ層４３上に裏面電極５を形成することにより、図１に示すような光電変換装置１０Ａ（１０）が得られる。
　ｉ層４２は、ｎ層４３が形成される反応室内においてプラズマＣＶＤ法を用いて形成される。例えば、微結晶シリコン（μｃ－Ｓｉ）のｉ層を、基板温度が１８０～２００℃、電源周波数が１３．５６ＭＨｚ、反応室内圧力が５００～９００Ｐａ、反応ガス流量としてモノシラン（ＳｉＨ４）が１８０ｓｃｃｍ、水素（Ｈ２）が２７０００ｓｃｃｍである条件で成膜することができる。
　ｎ層４３は、ｉ層４２が形成される反応室内においてプラズマＣＶＤ法を用いて形成される。例えば、微結晶シリコン（μｃ－Ｓｉ）のｎ層を、基板温度が１８０～２００℃、電源周波数が１３．５６ＭＨｚ、反応室内圧力が５００～９００Ｐａ、反応ガス流量としてモノシラン（ＳｉＨ４）が１８０ｓｃｃｍ、水素（Ｈ２）が２７０００ｓｃｃｍ、希釈ガスとして水素が用いられたホスフィン（ＰＨ３／Ｈ２）が２００ｓｃｃｍである条件で成膜することができる。
　次に、この光電変換装置１０Ａ（１０）の製造システムを図３に基づいて説明する。
　第一実施形態における光電変換装置１０の製造システムは、いわゆるインライン型の第一成膜装置６０と、ｐ層４１を大気中に露呈させる暴露装置８０と、いわゆるバッチ型の第二成膜装置７０とが順に配置された構成を有する。
　インライン型の第一成膜装置６０は、チャンバと呼ばれる複数の成膜反応室が直線状に連結して配置された構成を有する。第一成膜装置６０においては、第一光電変換ユニット３のｐ層３１，ｉ層３２，バッファ層３５，ｎ層３３，及び第二光電変換ユニット４のｐ層４１の各層が別々に形成される。複数の成膜反応室が一列に連結されているので、複数の成膜反応室の順番に応じてｐ層３１，ｉ層３２，バッファ層３５，ｎ層３３，及びｐ層４１からなる５層が基板１上に積層される。
　暴露装置８０は、第一成膜装置６０において処理された基板を大気に曝し、その後、基板を第二成膜装置７０へ移動させる。
　第二成膜装置７０においては、第二光電変換ユニット４のｉ層４２及びｎ層４３が同じ成膜反応室においてこの順番で積層される。また、このような成膜反応室には、複数の基板が一括に搬送され、複数の基板の各々にｉ層４２及びｎ層４３が順に成膜反応室の中で形成される（バッチ処理）。
　製造システムにおける第一成膜装置６０においては、最初に基板が搬入され、内部空間を減圧する仕込室６１（Ｌ：Ｌｏｒｄ）が配置されている。なお、仕込室６１の後段に、プロセスに応じて、基板温度を一定の温度に到達させるように基板を加熱する加熱チャンバが設けられてもよい。
　仕込室６１には、ｐ層３１を形成するＰ層成膜反応室６２が接続されている。Ｐ層成膜反応室６２にはｉ層３２を形成するＩ層成膜反応室６３が接続されている。Ｉ層成膜反応室６３には、バッファ層３５（ｎ層）を形成するＮ層成膜反応室６４が接続されている。Ｎ層成膜反応室６４には、ｎ層３３を形成するＮ層成膜反応室６５が接続されている。Ｎ層成膜反応室６５には、第二光電変換ユニット４のｐ層４１を形成するＰ層成膜反応室６６が接続されている。Ｐ層成膜反応室６６には、内部空間を減圧雰囲気から大気雰囲気に戻し、基板を第一成膜装置６０から搬出する取出室６７（ＵＬ：Ｕｎｌｏｒｄ）が接続されている。仕込室６１と取出室６７との間に、上述した複数の反応室６２，６３，６４，６５，６６が連続して直線状に配置されている。減圧雰囲気が維持された状態で、基板は、反応室６２，６３，６４，６５，６６に順に搬送され、各反応室において成膜処理が行われる。
　図３は、バッファ層３５（ｎ層）を形成するＮ層成膜反応室６４と、ｎ層３３を形成するＮ層成膜反応室６５とが、個別の反応室によって構成された例を示しているが、本発明は、Ｎ層成膜反応室６４，６５が個別である構成を限定していない。例えば、必要に応じて、Ｎ層成膜反応室６４，６５が１つの反応室に含まれている構成を採用してもよい。
　図３に示すＡ地点においては、図２Ａに示すように、透明導電膜２が成膜された絶縁性透明基板１が準備される。また、図３に示すＢ地点においては、図２Ｂに示すように、透明導電膜２上に、第一光電変換ユニット３のｐ層３１，ｉ層３２，バッファ層３５，ｎ層３３，及び第二光電変換ユニット４のｐ層４１が設けられた光電変換装置１０の第一中間品１０ａが配置される。
　また、製造システムにおける第二成膜装置７０は、仕込・取出室７１（Ｌ／ＵＬ）と、仕込・取出室７１に接続されたＩＮ層成膜反応室７２とを有する。
　仕込・取出室７１は、第一成膜装置６０において処理された光電変換装置の第一中間品１０ａをＩＮ層成膜反応室７２に搬入する。仕込・取出室７１は、基板が仕込・取出室７１に搬入された後に、仕込・取出室７１の内部空間を減圧したり、基板を仕込・取出室７１から搬出する際に内部空間を減圧雰囲気から大気雰囲気に戻したりする。
　ＩＮ層成膜反応室７２においては、第二光電変換ユニット４のｉ層４２及びｎ層４３が同じ成膜反応室においてこの順番で積層される。また、このような成膜反応室には、複数の基板が一括に搬送され、複数の基板の各々にｉ層４２及びｎ層４３が順に成膜反応室の中で形成される（バッチ処理）。従って、ＩＮ層成膜反応室７２における成膜処理は、複数の基板に対して同時に行われる。
　図３に示すＣ地点において、図２Ｃに示すように、第一光電変換ユニット３上に、第二光電変換ユニット４が設けられた光電変換装置１０の第二中間品１０ｂが配置される。
　また、図３に示すインライン型の第一成膜装置６０においては、２つの基板に対して同時に成膜処理が行われる。Ｉ層成膜反応室６３は４つの反応室６３ａ，６３ｂ，６３ｃ，６３ｄによって構成されている。
　また、図３に示すバッチ型の第二成膜装置７０においては、６つの基板に対して同時に成膜処理が行われる。
　以上のような光電変換装置の製造方法によれば、非晶質光電変換装置である第一光電変換ユニット３のｎ層３３の上に、結晶質光電変換装置である第二光電変換ユニット４のｐ層４１が予め形成され、ｐ層４１上に第二光電変換ユニット４のｉ層４２及びｎ層４３が形成される。このように成膜することにより、第二光電変換ユニット４のｉ層４２の結晶化率分布のコントロールを容易にすることができる。
　特に、本発明では、第一光電変換ユニット３のｉ層３２とｎ層３３との間に、個別の成膜室においてバッファ層３５を形成することによって、良好な特性を有する光電変換装置１０を得ることができる。
　また、第一実施形態においては、大気中に露呈されたｐ層４１上に、第二光電変換ユニット４を構成するｉ層４２，及びｎ層４３が形成されている。この場合、ｉ層４２を形成する前に、大気中に露呈されたｐ層４１を、ＯＨラジカルを含有する雰囲気においてプラズマに曝すことが望ましい（ＯＨラジカルプラズマ処理）。また、ｉ層４２を形成する前に、大気中に露呈されたｐ層４１を、水素ガスを含む雰囲気においてプラズマに曝すことが望ましい（水素プラズマ処理）。
　ＯＨラジカルプラズマ処理としては、ＯＨラジカルプラズマ処理室を予め準備し、ｐ層３１，ｉ層３２，バッファ層３５，ｎ層３３，及びｐ層４１が形成された基板をこのプラズマ処理室に搬送し、ｐ層４１をプラズマに曝す方法が採用される。また、ＯＨラジカルプラズマ処理の後には、第二光電変換ユニット４を構成するｉ層４２及びｎ層４３がＯＨラジカルプラズマ処理室とは異なる反応室で成膜される。
　一方、ＯＨラジカルプラズマ処理としては、ＯＨラジカルプラズマ処理と、第二光電変換ユニット４を構成するｉ層４２及びｎ層４３を形成する処理とを連続して同じ反応室内において行なってもよい。
　ここで、同じ処理室において、ＯＨラジカルプラズマ処理と、第二光電変換ユニット４のｉ層４２及びｎ層４３を形成する処理とを連続して行う場合、各層を成膜する前にＯＨラジカル含有プラズマに処理室の内壁を曝すことにより、処理室残留する不純物ガスＰＨ３を分解して除去することが可能である。
　従って、第二光電変換ユニット４のｉ層４２及びｎ層４３の成膜工程を同じ処理室で繰り返した場合であっても、良好な不純物プロファイルが得られ、良好な発電効率を有する積層薄膜からなる光電変換装置１０を得ることができる。
　また、第二光電変換ユニット４のｐ層４１に対して施すＯＨラジカル含有プラズマ処理においては、プロセスガスとして、ＣＯ２、ＣＨ２Ｏ２又はＨ２ＯとＨ２とからなる混合ガスを用いることが望ましい。
　即ち、ＯＨラジカル含有プラズマを生成するには、（ＣＯ２＋Ｈ２）、（ＣＨ２Ｏ２＋Ｈ２）、又は（Ｈ２Ｏ＋Ｈ２）を処理室内に流入させた状態で、処理室内の電極間に、例えば、１３．５ＭＨｚ，２７ＭＨｚ，４０ＭＨｚ等の高周波を印加することにより、有効にプラズマを生成することができる。
　このＯＨラジカル含有プラズマの生成において、（ＨＣＯＯＣＨ３＋Ｈ２）、（ＣＨ３ＯＨ＋Ｈ２）等のアルコール類、ギ酸エステル類等の酸素含有炭化水素類を用いてもよい。ただし、Ｃ不純物の量が増加するという問題を有する系においては、（ＣＯ２＋Ｈ２）、（ＣＨ２Ｏ２＋Ｈ２）ないしは（Ｈ２Ｏ＋Ｈ２）を使用することが好ましい。
　このＯＨラジカル含有プラズマの生成においてプラズマ生成ガスとしてＣＯ２を用いる際には、系にＨ２の存在が必要である。しかしながら、（ＣＨ２Ｏ２＋Ｈ２）、（Ｈ２Ｏ＋Ｈ２）の他、（ＨＣＯＯＣＨ３＋Ｈ２）、（ＣＨ３ＯＨ＋Ｈ２）等のアルコール類、ギ酸エステル類等の酸素を含有する炭化水素類を使用する際は、必ずしも系にＨ２の存在は必要でない。
　このようにＯＨラジカルプラズマ処理を施すと、Ｏラジカル処理に比べて穏やかな反応が生じる。このため、下層にダメージを与えることがなく、第一光電変換ユニット３のｐ層３１，ｉ層３２，及びバッファ層３５上に形成された微結晶相が非晶質結晶相に分散したｎ層３３が得られる。これによって、ｎ層３３上に形成されたｐ層４１の表面を活性させる効果が得られる。
　従って、第二光電変換ユニット４のｐ層４１の表面を活性化させることが可能であり、ｐ層４１上に積層される第二光電変換ユニット４のｉ層４２の結晶を有効に生成することができる。従って、大面積の基板に第二光電変換ユニット４を形成する場合であっても、均一な結晶化率分布を得ることが可能となる。
　ＯＨラジカルプラズマ処理の代わりに、水素プラズマ処理を行ってもＯＨラジカルプラズマ処理と同様の効果を得ることができる。
　また、バッファ層３５上に形成される結晶質のｎ層３３と第二光電変換ユニット４のｐ層４１として、非晶質のアモルファスシリコン（ａ－Ｓｉ）層に微結晶シリコン（μｃ－Ｓｉ）が分散された膜が用いられてもよいし、非晶質のアモルファス酸化シリコン（ａ－ＳｉＯ）層に微結晶シリコン（μｃ－Ｓｉ）が分散された膜が用いられてもよい。
　しかし、大面積の基板に形成される膜に必要な均一な結晶化分布率を得るためには、即ち、結晶質光電変換層のｉ層とｎ層の結晶成長核の生成による均一な結晶化分布率を得るためには、非晶質のアモルファス酸化シリコン（ａ－ＳｉＯ）層に微結晶シリコン（μｃ－Ｓｉ）が分散された膜を採用することが好ましい。
　このように、非晶質のアモルファス酸化シリコン（ａ－ＳｉＯ）層に微結晶シリコン（μｃ－Ｓｉ）が分散された膜においては、アモルファスシリコン（ａ－Ｓｉ）半導体層よりも低い屈折率が得られるよう調整することが可能である。この層を波長選択反射膜として機能させ、短波長光をトップセル側に閉じ込めることによって変換効率を向上させることが可能である。
　また、この光閉じ込め効果の有無に関わらず、非晶質のアモルファス酸化シリコン（ａ－ＳｉＯ）層に微結晶シリコン（μｃ－Ｓｉ）が分散された膜においては、ＯＨラジカル含有プラズマ処理によって第二光電変換ユニット４のｉ層４２とｎ層４３の結晶成長核が有効に生成される。従って、大面積の基板においても均一な結晶化率分布を得ることが可能となる。
　特に本発明では、第一光電変換ユニット３を構成するｎ層３３として、結晶質のシリコン系薄膜を形成している。即ち、非晶質の第一光電変換ユニット３のバッファ層３５の上方に、結晶質のｎ層３３及び結晶質の第二光電変換ユニット４のｐ層４１が形成されている。
　この際、非晶質の第一光電変換ユニット３のｐ層３１，ｉ層３２，バッファ層３５の上方に形成される結晶質のｎ層３３及び第二光電変換ユニット４のｐ層４１は、個別の成膜室で第一光電変換ユニット３のｐ層３１，ｉ層３２，バッファ層３５が形成された後、成膜室を大気開放することなく連続して形成されることが望ましい。
　即ち、第一光電変換ユニット３のｐ層３１，ｉ層３２，バッファ層３５，及びｎ層３３を形成した後に成膜室を大気開放し、別の成膜室で第二光電変換ユニット４のｐ層４１，ｉ層４２，及びｎ層４３を形成する方法においては、基板を大気雰囲気に曝して放置する時間、温度、雰囲気等に起因して、第一光電変換ユニット３のｉ層３２が劣化し、素子性能が低下する。
　従って、第一光電変換ユニット３のｐ層３１、ｉ層３２バッファ層３５を形成した後、成膜室を大気開放することなく、連続して結晶質のｎ層３３及び第二光電変換ユニット４のｐ層４１を形成する。
　上述したように、個別の反応室又は同じ反応室において、結晶質のｎ層３３及び第二光電変換ユニット４のｐ層４１が形成された基板にＯＨラジカルプラズマ処理を行うことにより、ｐ層４１の表面が活性化され、結晶核が生成される。引き続いて、結晶質の第二光電変換ユニット４のｉ層４２をｐ層４１上に積層することにより、大面積に均一な結晶化率分布を有し、良好な発電効率を有する積層薄膜からなる光電変換装置１０Ａ（１０）を得ることができる。
＜第二実施形態＞
　次に、本発明の第二実施形態について説明する。
　なお、以下の説明においては、第一実施形態と同一部材には同一符号を付して、その説明は省略または簡略化する。第二実施形態においては、上述した第一実施形態とは異なる構成又は方法について主に説明する。
　図４は、第二実施形態にかかる光電変換装置１０Ｂ（１０）の層構成を示す構造断面図である。
　上述した第一実施形態においては、タンデム構造を有する光電変換装置について説明したが、本発明は、タンデム構造に限定されず、シングル構造を有する光電変換装置についても適用可能である。
　図４に示すように光電変換装置１０Ｂ（１０）においては、ｐ型半導体層８１（ｐ層、第三ｐ型半導体層）、実質的に真性なｉ型半導体層８２（ｉ層、第三ｉ型半導体層）、ｎ型半導体層８３（ｎ層、第三ｎ型半導体層）が積層されたｐｉｎ型の第三光電変換ユニット８が透明導電膜２上に形成されている。
　第二実施形態の光電変換装置１０Ｂ（１０）においては、第三光電変換ユニット８を構成するｐ層８１及びｉ層８２がアモルファスのシリコン系薄膜からなり、第三光電変換ユニット８を構成するｎ層８３が結晶質のシリコン系薄膜からなる。また、ｉ層８１とｎ層８３との間に、アモルファスのシリコン系薄膜からなるｎ層がバッファ層８５として配置されている。
　このような構造を有する光電変換装置１０Ｂ（１０）においても、アモルファスのシリコン系薄膜からなるｉ層８２と、結晶質のシリコン系薄膜からなるｎ層８３との間に、アモルファスのシリコン系薄膜からなるｎ層であるバッファ層８５が配置されているので、アモルファスのシリコン系薄膜からなるｉ層８２と、結晶質のシリコン系薄膜からなるｎ層８３との界面における不整合を緩和することができる。
　これにより、結晶質のシリコン系薄膜からなるｎ層８３の働きを有効に活用することができ、開放電圧（Ｖｏｃ）を向上させることができる。
　その結果、光電変換装置１０Ｂ（１０）は、光電変換効率を向上させることができる。
　そして、第二実施形態の光電変換装置１０Ｂ（１０）の製造方法は、第三光電変換ユニット８のｐ層８１及びｉ層８２を順に形成するステップ、第三光電変換ユニット８を構成するｉ層８２上にバッファ層８５を形成するステップ、バッファ層８５上に第三光電変換ユニット８のｎ層を形成するステップを少なくとも有する。
　第三光電変換ユニット８を構成するｐ層８１，ｉ層８２，ｎ層８３，及びバッファ層８５の形成方法は、上述した第一実施形態における第一光電変換ユニット３を構成するｐ層３１，ｉ層３２，ｎ層３３，及びバッファ層３５の形成方法と同様である。
　このようにして得られる光電変換装置１０Ｂ（１０）は、前記バッファ層８５の機能により開放電圧（Ｖｏｃ）を向上させることができる。
　その結果、本発明の製造方法によれば、光電変換効率が向上されたシングル構造を有する光電変換装置１０Ｂ（１０）を簡便に製造することが可能である。
　次に、本発明に係る光電変換装置の製造方法より製造された光電変換装置について、以下のような実験を行なった結果を説明する。各実施例により製造された光電変換装置及びその製造条件を以下に示す。
　実施例１及び比較例１においては、タンデム構造を有する光電変換装置を作製した。
　なお、何れの実施例及び比較例においては、大きさが１１００ｍｍ×１４００ｍｍの基板を用いて光電変換装置を製造した。
＜実施例１＞
　実施例１においては、基板上に第一光電変換ユニットが形成され、第一光電変換ユニット上に第二光電変換ユニットが形成された構造を有する光電変換装置を作製した。具体的に、実施例１においては、第一光電変換ユニットを構成する非晶質のアモルファスシリコン系薄膜からなるｐ層，バッファ層，非晶質のアモルファスシリコン系薄膜からなるｉ層，ｉ層上に形成され非晶質のアモルファスシリコン（ａ－Ｓｉ）系薄膜からなるｎ層（バッファ層），バッファ層上に形成され微結晶シリコンを含むｎ層，及び第二光電変換ユニットを構成する微結晶シリコンを含むｐ層を、互いに異なる複数の成膜室を用いて基板上に順次に積層した。その後、第二光電変換ユニットのｐ層を大気中に暴露した。次に、第二光電変換ユニットのｐ層に対してプロセスガスとして水素（Ｈ２）を用いて水素プラズマ処理を施した。その後、ｐ層上に第二光電変換ユニットを構成する微結晶シリコンからなるｉ層及び微結晶シリコンからなるｎ層を形成した。
　実施例１においては、第一光電変換ユニットを構成するｐ層、ｉ層、バッファ層、ｎ層、及び第二光電変換ユニットのｐ層は、個別の反応室内においてプラズマＣＶＤ法を用いて成膜した。第二光電変換ユニットのｉ層、ｎ層、及び第二光電変換ユニットのｎ層の上に形成されたｐ層は、同じ成膜室内においてプラズマＣＶＤ法を用いて成膜した。
　第一光電変換ユニットを構成するｐ層に関し、基板温度が１９０℃、電源周波数が１３．５６ＭＨｚ、反応室内圧力が１１０Ｐａ、反応ガス流量としてモノシラン（ＳｉＨ４）が３００ｓｃｃｍ、水素（Ｈ２）が２３００ｓｃｃｍ、希釈ガスとして水素が用いられたジボラン（Ｂ２Ｈ６／Ｈ２）が１８０ｓｃｃｍ、メタン（ＣＨ４）が５００ｓｃｃｍである条件で、８０Åの膜厚を有するｐ層を成膜した。
　また、バッファ層に関し、基板温度が１９０℃、電源周波数が１３．５６ＭＨｚ、反応室内圧力が１１０Ｐａ、反応ガス流量としてモノシラン（ＳｉＨ４）が３００ｓｃｃｍ、水素（Ｈ２）が２３００ｓｃｃｍ、メタン（ＣＨ４）が１００ｓｃｃｍである条件で、６０Åの膜厚を有するバッファ層を成膜した。
　また、第一光電変換ユニットのｉ層に関し、基板温度が１９０℃、電源周波数が１３．５６ＭＨｚ、反応室内圧力が８０Ｐａ、反応ガス流量としてモノシラン（ＳｉＨ４）が１２００ｓｃｃｍである条件で、１８００Åの膜厚を有するｉ層を成膜した。
　また、バッファ層（ｎ層）に関し、基板温度が１７０℃、電源周波数が１３．５６ＭＨｚ、反応室内圧力が８０Ｐａ、反応ガス流量としてモノシラン（ＳｉＨ４）が１５０ｓｃｃｍ、水素（Ｈ２）が５５０ｓｃｃｍ、希釈ガスとして水素が用いられたホスフィン（ＰＨ３／Ｈ２）が６０ｓｃｃｍである条件で、２０Åの膜厚を有するバッファ層（ｎ層）を成膜した。
　更に、第一光電変換ユニットのｎ層に関し、基板温度が１７０℃、電源周波数が１３．５６ＭＨｚ、反応室内圧力が８００Ｐａ、反応ガス流量としてモノシラン（ＳｉＨ４）が２０ｓｃｃｍ、水素（Ｈ２）が２０００ｓｃｃｍ、希釈ガスとして水素が用いられたホスフィン（ＰＨ３／Ｈ２）が１５ｓｃｃｍである条件で、３００Åの膜厚を有するｎ層を成膜した。
　次に、第二光電変換ユニットのｐ層に関し、基板温度が１８０℃、電源周波数が１３．５６ＭＨｚ、反応室内圧力が７００Ｐａ、反応ガス流量としてモノシラン（ＳｉＨ４）が１００ｓｃｃｍ、水素（Ｈ２）が２５０００ｓｃｃｍ、希釈ガスとして水素が用いられたジボラン（Ｂ２Ｈ６／Ｈ２）が５０ｓｃｃｍである条件で、１５０Åの膜厚を有するｐ層を成膜した。
　また、第二光電変換ユニットのｐ層を大気中に露呈させ、このｐ層に対して、基板温度が１９０℃、電源周波数が１３．５６ＭＨｚ、反応室内圧力が７００Ｐａ、プロセスガスであるＨ２が１０００ｓｃｃｍである条件で、プラズマ処理を施した。
　引き続き、第二光電変換ユニットのｉ層に関し、基板温度が１７０℃、印加ＲＦ電力が５５０Ｗ、反応室内圧力が１２００Ｐａ、反応ガス流量としてモノシラン（ＳｉＨ４）が４０ｓｃｃｍ、水素（Ｈ２）が２８００ｓｃｃｍである条件で、１５０００Åの膜厚を有するｉ層を成膜した。このときの成膜速度は２６２Å／分であった。
　そして、第二光電変換ユニットのｎ層に関し、基板温度が１７０℃、印加ＲＦ電力が１０００Ｗ、反応室内圧力が８００Ｐａ、反応ガス流量としてモノシラン（ＳｉＨ４）が２０ｓｃｃｍ、水素（Ｈ２）が２０００ｓｃｃｍ、希釈ガスとして水素が用いられたホスフィン（ＰＨ３／Ｈ２）が１５ｓｃｃｍである条件で、３００Åの膜厚を有するｎ層を成膜した。このときの成膜速度は１７４Å／分であった。
＜実施例２～実施例４＞
　実施例２においては、実施例１におけるバッファ層（ｎ層）の厚み２０Åに代えて、５０Åの膜厚を有するバッファ層（ｎ層）を含む光電変換装置を作製した。
　実施例３においては、実施例１におけるバッファ層（ｎ層）の厚み２０Åに代えて、１００Åの膜厚を有するバッファ層（ｎ層）を含む光電変換装置を作製した。
　実施例４においては、実施例１におけるバッファ層（ｎ層）の厚み２０Åに代えて、２００Åの膜厚を有するバッファ層（ｎ層）を含む光電変換装置を作製した。
　上記のように膜厚が調整されたバッファ層を除いて、実施例２～４の光電変換装置の構造は、実施例１において説明したタンデム構造を有する光電変換装置の構造と同じである。
＜比較例１＞
　比較例１においては、第一光電変換ユニットにおけるｉ層とｎ層との間にバッファ層を形成しなかった。このバッファ層が形成されていない点を除いて、比較例１の光電変換装置の構造は、実施例１において説明したタンデム構造を有する光電変換装置の構造と同じである。
　即ち、基板上に第一光電変換ユニットを構成するｐ層，ｉ層，ｎ層と、第二光電変換ユニットを構成するｐ層と、互いに異なる複数の成膜室を用いて基板上に順次に積層した。その後、第二光電変換ユニットのｐ層を大気中に暴露した。次に、第二光電変換ユニットのｐ層に対して水素プラズマ処理を施した。その後、第二光電変換ユニットを構成するｉ層及びｎ層を形成した。
　以上のようにして作製された実施例１～４及び比較例１の光電変換装置の各々に、ＡＭ１．５の光を１００ｍＷ／ｃｍ２の光量で照射し、２５℃における出力特性として光電変換効率（η），短絡電流（Ｊｓｃ），開放電圧（Ｖｏｃ），曲線因子（ＦＦ）を測定した。その結果を表１に示す。
Figure JPOXMLDOC01-appb-T000001
　また、実施例２及び比較例１の光電変換装置について、放電曲線を図５に示し、波長と発電効率との関係を図６に示す。
　表１、図５及び図６に示されるように、アモルファスｎ層からなるバッファ層が配置された本発明の光電変換装置（実施例２）では、従来の光電変換装置（比較例１）に比べて、良好な特性を示しており、特に光電変換効率を０．６％近く向上することができた。
　特に、図５から明らかなように、非晶質のシリコン系薄膜からなるｐｉｎ型の第一光電変換ユニットにおいて発電効率が向上しており、光電変換装置全体としての光電変換効率が向上できることがわかった。
　また、実施例１～４及び比較例１の光電変換装置について、バッファ層（ｎ層）の厚みを変えた場合の、光電変換効率（η）、曲線因子（ＦＦ）、短絡電流（Ｊｓｃ）、開放電圧（Ｖｏｃ）の測定結果を図７～図１０に示す。
　図７～図１０の各々は、バッファ層の厚み（横軸）に対して、η、ＦＦ、Ｊｓｃ、Ｖｏｃの値（縦軸）がプロットされたグラフである。
　表１、図７～図１０に示されるように、バッファ層の厚さが２０～２００Åの範囲において、曲線因子（ＦＦ）と開放電圧（Ｖｏｃ）が増大し、光電変換効率が増大する効果が認められた。
　バッファ層の厚さが２００Å以上である場合においては、ＪｓｃとＶｏｃが低下してしまうことが確認された。これは、バッファ層が光を吸収してしまい結晶質のシリコン系薄膜からなる第二光電変換ユニットにおけるＪｓｃが低下したためと推察される。また、バッファ層によるＶｏｃの向上効果が、膜厚が大きいアモルファスのシリコン系薄膜からなるｎ層によって阻害されたためと考えられる。バッファ層の膜厚は２０～２００Åが好ましく、２０～１００Åの範囲が特に好ましい。
　なお、本発明は、アモルファスシリコンのｉ層を有する光電変換ユニットを備えたシングル構造を有する光電変換装置、及びタンデム構造，トリプル構造等の多層構造を有する光電変換装置に使用可能である。
　この時、他の光電変換ユニットの構造としては、マイクロクリスタルシリコン系、非結晶質のＳｉＧｅ系、結晶質を含むＳｉＧｅ系等が組み合わされた構造を用いることもできる。
　以上、本発明の光電変換装置及び光電変換装置の製造方法について説明してきたが、本発明の技術範囲は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
　本発明は、太陽電池として機能するタンデム構造又はシングル構造からなる光電変換装置及び光電変換装置の製造方法に広く適用可能である。
　１　基板（透明基板）、２　透明導電膜、３　第一光電変換ユニット、４　第二光電変換ユニット、５　裏面電極、１０Ａ，１０Ｂ，（１０）　光電変換装置、３１　ｐ型半導体層、３２　ｉ型半導体層、３３　ｎ型半導体層、３５　バッファ層、４１　ｐ型半導体層、４２　ｉ型シリコン層、４３　ｎ型半導体層、８　第三光電変換ユニット、８１　ｐ型半導体層、８２　ｉ型シリコン層、８３　ｎ型半導体層、８５　バッファ層、６０　第一成膜装置、６１　仕込室、６２　Ｐ層成膜反応室、６３（６３ａ，６３ｂ，６３ｃ，６３ｄ）　Ｉ層成膜反応室、６４　バッファ層（ｎ層）成膜反応室、６５　Ｎ層成膜反応室、６６　Ｐ層成膜反応室、６７　取出室、７０　第二成膜装置、７１　仕込・取出室、７２　ＩＮ層成膜反応室、８０　暴露装置。

Claims (10)

  1. 　光電変換装置であって、
    　基板と、
    　前記基板上に形成された透明導電膜と、
    　第一ｐ型半導体層，アモルファスのシリコン系薄膜からなる第一ｉ型半導体層，結晶質のシリコン系薄膜からなる第一ｎ型半導体層，及びアモルファスのシリコン系薄膜からなるｎ型半導体であって前記第一ｉ型半導体層と前記第一ｎ型半導体層との間に配置されたバッファ層を含み、前記透明導電膜上に形成された第一光電変換ユニットと、
    　前記第一光電変換ユニット上に形成された第二光電変換ユニットと
    　を含むことを特徴とする光電変換装置。
  2. 　請求項１に記載の光電変換装置であって、
    　前記第二光電変換ユニットは、第二ｐ型半導体層及び第二ｉ型半導体層を含み、
    　前記第二ｐ型半導体層及び前記第二ｉ型半導体層は、結晶質のシリコン系薄膜からなる
    　ことを特徴とする光電変換装置。
  3. 　請求項１又は請求項２に記載の光電変換装置であって、
    　前記バッファ層の厚みは、２０～２００Åの範囲である
    　ことを特徴とする光電変換装置。
  4. 　請求項１から請求項３のいずれか一項に記載の光電変換装置であって、
    　レーザーラマン顕微鏡で観測された前記バッファ層中に分散するアモルファス相に起因するラマン散乱光の強度をＩａと定義し、前記バッファ層中に分散する微結晶相に起因するラマン散乱光の強度をＩｃと定義した場合に、Ｉｃ／Ｉａが、１．０未満である
    　ことを特徴とする光電変換装置。
  5. 　光電変換装置の製造方法であって、
    　透明導電膜が形成された基板を準備し、
    　前記透明導電膜上に、第一光電変換ユニットを構成する第一ｐ型半導体層とアモルファスのシリコン系薄膜からなる第一ｉ型半導体層とを順に形成し、
    　前記第一ｉ型半導体層上に、アモルファスのシリコン系薄膜からなるｎ型半導体であるバッファ層を形成し、
    　前記バッファ層上に、結晶質のシリコン系薄膜からなり前記第一光電変換ユニットを構成する第一ｎ型半導体層を形成し、
    　前記第一ｎ型半導体層上に、第二光電変換ユニットを構成する第二ｐ型半導体層，第二ｉ型半導体層，及び第二ｎ型半導体層を順に形成する
    　ことを特徴とする光電変換装置の製造方法。
  6. 　請求項５に記載の光電変換装置の製造方法であって、
    　前記第二ｐ型半導体層及び前記第二ｉ型半導体層は、結晶質のシリコン系薄膜からなる
    　ことを特徴とする光電変換装置の製造方法。
  7. 　光電変換装置であって、
    　基板と、
    　前記基板上に形成された透明導電膜と、
    　アモルファスのシリコン系薄膜からなる第三ｐ型半導体層，アモルファスのシリコン系薄膜からなる第三ｉ型半導体層，結晶質のシリコン系薄膜からなる第三ｎ型半導体層，及びアモルファスのシリコン系薄膜からなるｎ型半導体であって前記第三ｉ型半導体層と前記第三ｎ型半導体層との間に配置されたバッファ層を含み、前記透明導電膜上に形成された第三光電変換ユニットと、
    　を含むことを特徴とする光電変換装置。
  8. 　請求項７に記載の光電変換装置であって、
    　前記バッファ層の厚みは、２０～２００Åの範囲である
    　ことを特徴とする光電変換装置。
  9. 　請求項７又は請求項８に記載の光電変換装置であって、
    　レーザーラマン顕微鏡で観測された、前記バッファ層中に分散するアモルファス相に起因するラマン散乱光の強度をＩａと定義し、前記バッファ層中に分散する微結晶相に起因するラマン散乱光の強度をＩｃと定義した場合に、Ｉｃ／Ｉａが、１．０未満である
    　ことを特徴とする光電変換装置。
  10. 　光電変換装置の製造方法であって、
    　透明導電膜が形成された基板を準備し、
    　前記透明導電膜上に、第三光電変換ユニットを構成する、アモルファスのシリコン系薄膜からなる第三ｐ型半導体層とアモルファスのシリコン系薄膜からなる第三ｉ型半導体層とを順に形成し、
    　前記第三ｉ型半導体層上に、アモルファスのシリコン系薄膜からなるｎ型半導体であるバッファ層を形成し、
    　前記バッファ層上に、結晶質のシリコン系薄膜からなり前記第三光電変換ユニットを構成する第三ｎ型半導体層を形成する
    　ことを特徴とする光電変換装置の製造方法。
PCT/JP2010/071668 2009-12-04 2010-12-03 光電変換装置及び光電変換装置の製造方法 WO2011068197A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011544330A JPWO2011068197A1 (ja) 2009-12-04 2010-12-03 光電変換装置及び光電変換装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-276320 2009-12-04
JP2009276320 2009-12-04

Publications (1)

Publication Number Publication Date
WO2011068197A1 true WO2011068197A1 (ja) 2011-06-09

Family

ID=44115043

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/071668 WO2011068197A1 (ja) 2009-12-04 2010-12-03 光電変換装置及び光電変換装置の製造方法

Country Status (3)

Country Link
JP (1) JPWO2011068197A1 (ja)
TW (1) TW201133886A (ja)
WO (1) WO2011068197A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235680A (ja) * 1985-08-09 1987-02-16 Toa Nenryo Kogyo Kk アモルフアスシリコン太陽電池およびその製造法
JP2001284612A (ja) * 2000-03-30 2001-10-12 Sanyo Electric Co Ltd 光起電力装置
EP1475843A2 (en) * 2003-05-09 2004-11-10 Canon Kabushiki Kaisha Photovoltaic element and method of forming photovoltaic element
EP1906456A1 (en) * 2000-10-04 2008-04-02 Kaneka Corporation Method of manufacturing tandem thin-film solar cell
WO2008089043A2 (en) * 2007-01-18 2008-07-24 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235680A (ja) * 1985-08-09 1987-02-16 Toa Nenryo Kogyo Kk アモルフアスシリコン太陽電池およびその製造法
JP2001284612A (ja) * 2000-03-30 2001-10-12 Sanyo Electric Co Ltd 光起電力装置
EP1906456A1 (en) * 2000-10-04 2008-04-02 Kaneka Corporation Method of manufacturing tandem thin-film solar cell
EP1475843A2 (en) * 2003-05-09 2004-11-10 Canon Kabushiki Kaisha Photovoltaic element and method of forming photovoltaic element
WO2008089043A2 (en) * 2007-01-18 2008-07-24 Applied Materials, Inc. Multi-junction solar cells and methods and apparatuses for forming the same

Also Published As

Publication number Publication date
TW201133886A (en) 2011-10-01
JPWO2011068197A1 (ja) 2013-04-18

Similar Documents

Publication Publication Date Title
US20050076945A1 (en) Solar battery and manufacturing method thereof
JP4940290B2 (ja) 光電変換装置及びその製造方法
KR101280036B1 (ko) 광전 변환 장치의 제조 방법, 광전 변환 장치 및 광전 변환 장치의 제조 시스템
WO2009119124A1 (ja) 光電変換装置
JP5232362B2 (ja) 集積化薄膜光電変換装置の製造方法および、その製造方法で得られうる集積化薄膜光電変換装置。
WO2010087198A1 (ja) 光電変換装置の製造方法，光電変換装置，光電変換装置の製造システム，及び光電変換装置製造システムの使用方法
WO2010050035A1 (ja) 光電変換装置の製造方法
JP2002009312A (ja) 非単結晶薄膜太陽電池の製造方法
JP2008283075A (ja) 光電変換装置の製造方法
WO2011068197A1 (ja) 光電変換装置及び光電変換装置の製造方法
WO2010146846A1 (ja) 光電変換装置及び光電変換装置の製造方法
WO2011125878A1 (ja) 光電変換装置及び光電変換装置の製造方法
JP5373045B2 (ja) 光電変換装置
WO2012057201A1 (ja) 光電変換装置及び光電変換装置の製造方法
JP2010034411A (ja) 薄膜太陽電池およびその製造方法
JP2010283162A (ja) 太陽電池及びその製造方法
JP2009044014A (ja) 光電変換装置の製造方法
WO2010023948A1 (ja) 光電変換装置の製造方法、光電変換装置、及び光電変換装置の製造システム
JP2010177582A (ja) 光電変換装置の製造方法と光電変換装置、及び光電変換装置の製造システム
JP5339294B2 (ja) 光電変換装置の製造方法
CN102844891A (zh) 制造基于硅的薄膜太阳能电池的方法
US20120034731A1 (en) Photoelectric conversion device manufacturing system and photoelectric conversion device manufacturing method
WO2013065538A1 (ja) 光電変換装置
WO2013080803A1 (ja) 光起電力装置
JP2011243810A (ja) 薄膜シリコン系光電変換装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10834647

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011544330

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10834647

Country of ref document: EP

Kind code of ref document: A1