KR20110047839A - 다성분계 전도성산화물의 형성 방법 및 그를 이용한 캐패시터 제조 방법 - Google Patents

다성분계 전도성산화물의 형성 방법 및 그를 이용한 캐패시터 제조 방법 Download PDF

Info

Publication number
KR20110047839A
KR20110047839A KR1020090104621A KR20090104621A KR20110047839A KR 20110047839 A KR20110047839 A KR 20110047839A KR 1020090104621 A KR1020090104621 A KR 1020090104621A KR 20090104621 A KR20090104621 A KR 20090104621A KR 20110047839 A KR20110047839 A KR 20110047839A
Authority
KR
South Korea
Prior art keywords
thin film
forming
oxide
metal
conductive oxide
Prior art date
Application number
KR1020090104621A
Other languages
English (en)
Other versions
KR101096227B1 (ko
Inventor
박경웅
길덕신
김자용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090104621A priority Critical patent/KR101096227B1/ko
Publication of KR20110047839A publication Critical patent/KR20110047839A/ko
Application granted granted Critical
Publication of KR101096227B1 publication Critical patent/KR101096227B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 인큐베이션사이클을 감소시키고 산화반응에 의한 귀금속류의 함량을 효과적으로 제어하며, 격자부정합에 따른 스트레스를 최소화하고 결정화를 촉진시킬 수 있는 다성분계 전도성 산화물의 형성 방법 및 그를 이용한 캐패시터 제조 방법을 제공하기 위한 것으로, 본 발명의 다성분계 전도성 산화물의 형성 방법은 적어도 Sr, Ti 또는 Ba 중에서 선택된 제1원소를 함유하는 제1박막을 형성하는 단계; 상기 제1박막 상에 귀금속류의 제2원소를 함유하는 제2박막을 형성하는 단계; 및 상기 제2박막 형성 전과 형성 후에 각각 전촉매 처리 및 후촉매처리를 진행하는 단계를 포함하고, 촉매를 도입하므로써 전도성산화물 내 귀금속류의 조성비 조절이 용이해짐에 따라 격자 부정합에 따른 계면 특성을 향상시키고, 우선 배향성을 갖는 유전막을 형성하는것이 용이하여 결정화 온도를 효율적으로 낮출 수 있을 뿐만 아니라 산소확산배리어 역할을 수행하여 박막 형성 및 결정화를 위한 열처리시 하부층이 산화되는 것을 방지하고, 하부 전극과 유전막간 접착력을 향상시킬 수 있는 효과가 있다.
스트론튬루테늄산화물, 원자층증착법, 촉매처리, 접착력, 캐패시터, 귀금속류

Description

다성분계 전도성산화물의 형성 방법 및 그를 이용한 캐패시터 제조 방법{METHOD FOR FORMIMG MULTICOMPONENT CONDUCTIVE OXIDE AND METHOD FOR MANUFACTURING CAPACITOR USING THE SAME}
본 발명은 반도체장치 제조 방법에 관한 것으로서, 특히 캐패시터 제조 방법에 관한 것이다.
DRAM과 같은 반도체 기억 장치의 집적화가 높아짐에 따라 셀 단면적의 감소가 심화되고 있다. 이에 따라, 장치의 동작에 요구되는 캐패시터의 정전 용량(Capacitance)을 확보하기가 매우 힘들어지고 있다. 특히, 기가급 세대의 DRAM을 동작하는데 필요한 정전 용량을 구현하는 캐패시터를 반도체 기판 상에 형성하기가 매우 어려워지고 있다. 따라서, 캐패시터의 정전 용량을 확보하는 여러 방안들이 제시되고 있다.
40nm급 이하의 초고집적 DRAM의 개발을 위해서는 Al2O3, HfO2 및 ZrO2보다 더 큰 유전상수(High k)를 가지는 SrTiO3(이하, STO) BaTiO3(이하, BTO) (Ba, Sr)TiO3(이하, BST)와 같은 다성분계 유전막의 개발이 요구되고 있다. 이에 따라 전극물질도 Pt, Ru, Ir과 같은 귀금속(Noble metal) 물질 및 이러한 귀금속을 포함하는 산화물 전극의 도입이 요구되고 있다. 귀금속 물질은 일함수(work function)가 커서 전극과 유전막 계면에 두 물질 고유의 일함수 차이로 인한 누설 전류 장벽층이 형성되어 누설 전류를 제어해주므로, 안정된 누설 전류 특성을 확보할 수 있는 유리한 점이 있다. 또한, 전극이 쉽게 산화되지 않을 뿐만아니라 산화되더라도 도전성을 유지할 수 있어, 유전막의 박막화를 통한 정전 용량 값의 증대를 가져오게 된다.
그러나, 귀금속물질의 경우 매우 안정한 형태를 이루고 있어 다른 층과 반응성이 떨어지기 때문에 접착력 및 열 안정성이 현저히 떨어진다. 뿐만아니라 STO 및 BST와 같은 페로브스카이트(perovskite) 구조의 3성분계 유전막에 적용할 경우 격자부정합(lattice mismatch)에 따른 박막의 스트레스(stress) 유발 및 저유전 계면층 형성으로 정전용량과 누설 전류를 악화시키는 문제가 발생된다.
이러한 문제점을 해결하기 위하여 유전막과 동일한 격자 구조를 가지면서 전도성을 갖는 전극으로 루테늄(Ru) 등의 귀금속류를 포함하는 다성분계 산화물 전극에 대한 연구가 진행되고 있다. 예를 들어, 다성분계 산화물 전극은 스트론튬루테늄산화물(SrRuO)을 포함한다.
그러나, 다성분계 산화물 전극에 포함되는 귀금속류의 초기 핵생 성(nucleation) 단계에서 섬형 3차원 결정 성장(island type 3D grain growth) 특성에 따라 얇은 두께의 박막을 형성하기 어려울 뿐만 아니라 인큐베이션사이클(incubation cycle)이 길어 다른 금속 원소와 화합물 형태를 이루는 원자층증착법(Atomic Layer Deposition; ALD)으로는 적합하지 못한 문제가 발생된다.
또한, 귀금속류는 다른 금속 원소의 산화물을 증착하는 반응가스인 O3에 노출될 경우 산화 반응에 의해 RuO3, RuO4와 같은 기상 형태로 상변화되어 퍼지(purge) 공정시 배기됨에 따라 박막내 함량이 급격히 감소하면서 전도성이 악화되며, 결국 페로브스카이트 구조를 갖는 상의 유전막을 형성하기 어렵게 된다.
도 1a는 SrRuO 사이클 반복시의 문제점을 도시한 도면이고, 도 1b는 루테늄의 하부층 의존성을 비교한 도면이다.
도 1a를 참조하면, 스트론튬의 함량이 매우 큰 반면에 루테늄이 거의 함유되지 못하여 전극의 역할을 수행하지 못한다.
도 1b를 참조하면, 하부층에 따라 증착속도 차이가 발생하는데, 특히 루테늄은 ZrO보다 SrO 위에서 증착속도가 느리고 아울러, SrO 위에서 초기 인큐베이션이 매우 길게 나타나는 문제가 있다.
따라서 이와 같이 귀금속류를 포함하는 산화물 전극의 제조 공정에 대한 개선이 필요한 실정이다.
본 발명은 상기 종래기술에 따른 문제점을 해결하기 위해 제안된 것으로서, 인큐베이션사이클을 감소시키고 산화반응에 의한 귀금속류의 함량을 효과적으로 제어하며, 격자부정합에 따른 스트레스를 최소화하고 결정화를 촉진시킬 수 있는 다성분계 전도성 산화물의 형성 방법 및 그를 이용한 캐패시터 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 다성분계 전도성 산화물의 형성 방법은 전이금속 또는 알칼리 토 금속 중에서 선택된 제1원소와 귀금속류 중에서 선택된 제2원소를 함유하는 다성분계 전도성 산화물 형성 방법에 있어서, 상기 제1원소를 함유하는 제1박막을 형성하는 단계; 상기 제1박막 상에 상기 제2원소를 함유하는 제2박막을 형성하는 단계; 및 상기 제2박막 형성 전과 형성 후에 각각 전촉매 처리 및 후촉매처리를 진행하는 단계를 포함하는 것을 특징으로 한다. 상기 제1박막 형성단계, 전촉매처리, 제2박막 형성 단계 및 후촉매처리는 원자층증착법(ALD)을 이용하여 진행하는 것을 특징으로 한다. 상기 전촉매처리 및 후촉매처리시 촉매는 금속유기물(Metal organic), 금속과 염소의 결합(Metal-Cl) 또는 금속과 질소의 결합(Metal-N)을 갖는 물질을 포함하는 것을 특징으로 한다.
그리고, 본 발명의 캐패시터 제조 방법은 전이금속 또는 알칼리 토 금속 중 에서 선택된 제1원소를 함유하는 제1박막을 형성하는 단계, 상기 제1박막 상에 상기 제2원소를 함유하는 제2박막을 형성하는 단계 및 상기 제2박막 형성 전과 형성 후에 각각 전촉매처리 및 후촉매처리를 진행하는 단계를 반복 진행하여 하부전극을 형성하는 단계; 상기 하부전극 상에 상기 제1원소를 함유하는 유전막을 형성하는 단계; 및 상기 유전막 상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 한다. 상기 하부전극을 형성한 후에 비환원성 분위기에서 열처리하는 단계를 더 포함하는 것을 특징으로 한다.
상술한 본 발명은 귀금속류를 포함하는 전도성 산화물을 제조하는데 있어 촉매를 도입함으로써 귀금속류의 흡착효율을 향상시키고 인큐베이션사이클을 감소시킬 수 있는 효과가 있다. 아울러, 귀금속류 증착후에 촉매를 도입하므로써 귀금속류가 O3에 노출되는 것을 방지하여 산화반응을 억제할 수 있다.
결국, 촉매를 도입하므로써 전도성산화물 내 귀금속류의 조성비 조절이 용이해 짐에 따라 격자 부정합에 따른 계면 특성을 향상시키고, 우선 배향성을 갖는 유전막을 형성하는것이 용이하여 결정화 온도를 효율적으로 낮출 수 있을 뿐만 아니라 산소확산배리어 역할을 수행하여 박막 형성 및 결정화를 위한 열처리시 하부층이 산화되는 것을 방지하고, 하부 전극과 유전막간 접착력을 향상시킬 수 있는 효과가 있다.
이로써 SrTiO3, BTO, BST와 같은 고유전 박막의 결정성 향상과 결정화 온도 감소 등을 확보하는 것이 가능하게 되어 40nm 이하의 DRAM 캐패시터나 높은 유전율을 요구하는 RF 소자의 캐패시터를 형성하는 것이 가능하다.
본 발명은 다성분계 산화물 전극을 제작하는데 있어 촉매를 이용하여 귀금속 원소의 흡착 특성을 향상시킴으로써 다성분계 산화물 전극의 제조를 용이하게 하며, 이를 통한 유전막과 산화물전극간 계면특성을 향상시키고 결정화 온도를 낮춤으로써 저온에서 유전율이 크고 뉴설전류가 낮은 캐패시터를 형성함에 따라 40nm 이하 디자인룰(Design Rule)을 갖는 DRAM 및 RF 소자에 적용할 수 있다
본 발명에서는 고유전율(High k)을 갖는 SrTiO3 (이하, 'STO막'이라 약칭함)및 (Ba,Sr)TiO3(이하, 'BST막'이라 약칭함) 등의 페로브스카이트 구조의 다성분계 유전막을 채용하는 캐패시터의 전극으로 기대되는 산화물 전극(예, SrRuO3)을 도입하는데 있어, ALD 공정시 촉매를 도입함으로써 인큐베이션(incubation) 및 산화 반응과 같은 문제점을 해결할 수 있으며, 이를 통해 귀금속류의 함량을 효과적으로 제어하고, 유전막과 같은 동일 격자 구조를 가지는 것이 가능함에 따라 격자 부정합에 따른 박막 스트레스를 최소화 하고 결정화 촉진 효과를 확보 할 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명 의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명의 실시예에 따른 다성분계 전도성 산화물은 Ru, Ir, Pt, Pd, Rh과 같은 귀금속류와 유전막에 포함된 전이금속 또는 알카리 토 금속 물질 중 하나를 동시에 포함하는 화합 산화물 형태를 이루도록 한다. 이때 조성 및 격자 상수의 조절을 용이하게 하기 위해 나노믹스 원자층증착법(nano-mix ALD)을 이용하는 것이 바람직하다. 나노믹스 원자층증착법은 제1박막과 제2박막이 나노스케일로 혼합된 박막을 원자층증착법으로 형성하는 방법이다.
다성분계 전도성 산화물은, 예를 들어, 전이금속 또는 알칼리 토 금속 중에서 선택된 제1원소를 함유하는 제1박막과 귀금속류 중에서 선택된 제2원소를 함유하는 제2박막이 나노스케일로 혼합될 수 있다. 제1박막은 스트론튬산화물, 티타늄산화물 또는 바륨산화물 중에서 선택된 어느 하나를 포함할 수 있다. 제2박막은 Ru, Ir, Pt, Pd 또는 Rh 중에서 선택된 어느 하나를 포함할 수 있다.
예를 들어, STO막, BST막과 같은 다성분계 유전막을 형성하는 캐패시터를 제작하는데 있어, 귀금속류와 다성분계 유전막에 포함된 금속 물질 중 적어도 하나 이상의 금속의 혼합물을 형성한다면 SrRuOx, RuTiOx, BaRuOx 등과 같은 금속산화물 형태의 전도성 산화물 전극을 사용할 수 있다.
이하, 실시예에서 다성분계 전도성 산화물은 스트론튬루테늄산화물(SrRuO3)인 경우라 가정하여 설명한다.
스트론튬루테늄산화물을 형성하는 방법은 원자층증착법(ALD)을 이용하여 스 트론늄산화물(SrO)과 루테늄(또는 루테늄산화물)을 순차적으로 증착하거나, 스트론튬소스와 루테늄소스를 동시에 주입하는 방법으로 도핑과 같은 효과를 나타내면서 매우 얇은 형태의 막을 형성 시키는 것이 가능하다. 이때, 루테늄과 같은 귀금속류를 스트론튬산화물 표면에 증착하는 경우, 초기 핵생성이 억제되면서 매우 긴 인큐베이션 특성을 나타내게 되어 스트론튬과 루테늄의 함량비율을 조절하는 것이 매우 어렵게 된다. 한편, 루테늄을 매우 긴 사이클동안 증착할지라도 후속 스트론튬산화물 증착시 사용되는 오존에 의해 RuO3, RuO4로 상변화됨과 동시에 제거됨에 따라 마치 오존에 의한 식각현상이 발생되게 되므로 박막내 루테늄 함량이 급격히 감소하여 전도성이 떨어지고 페로브스카이트 형태의 결정성을 갖지 못하게 되는 문제점이 발생 된다.
이러한 문제를 해결하기 위하여, 루테늄 증착 전-후 스텝에서 금속유기(metal organic) 형태의 촉매를 주입함으로써 박막 표면에 존재하는 Sr-O-H 형태의 불안정한 결합을 제거 하여 루테늄소스의 흡착 효율을 향상시키고 핵생성을 촉진시키는 것이 가능하다. 나아가 루테늄 증착후 촉매 주입을 통해 루테늄이 오존에 노출되는 것을 방지하여 산화 반응을 억제 할 수 있다.
스트론튬루테늄산화물(SrRuO3)은 스트론튬산화물(SrO)과 루테늄(Ru)이 혼합된 막이다.
스트론튬루테늄산화물(SrRuO3)을 증착하는 방법의 일 실시예로서, [스트론튬산화물 단위사이클]과 [루테늄 단위사이클]을 각각 반복하여 증착하며, [스트론튬 산화물 단위사이클]과 [루테늄 단위사이클] 사이에 [촉매 단위사이클]을 삽입한다.
스트론튬루테늄산화물(SrRuO3)을 증착하는 방법의 다른 실시예로서, 스트론튬소스와 루테늄소스를 동시에 주입하여 도핑과 같은 효과를 나타내면서 증착할 수 있다.
스트론튬루테늄산화물(SrRuO3)을 증착하는 방법의 일 실시예를 살펴보면 다음과 같다.
도 2는 본 발명의 실시예에 따른 스트론튬루테늄산화물의 원자층증착법을 설명하는 도면이고, 도 3은 촉매 처리후 루테늄이 증착되는 상태를 도시한 도면이다.
스트론튬루테늄산화물(SrRuOx)을 증착하기 위해 [스트론튬산화물 단위사이클]과 [루테늄 단위사이클]을 각각 반복하며, [스트론튬 단위사이클]과 [루테늄 단위사이클] 사이에 [촉매 단위사이클]을 삽입한다. 스트론튬산화물 단위사이클은 스트론튬산화물을 증착하는 단위사이클이고, 루테늄 단위사이클은 루테늄을 증착하는 단위사이클이다.
이와 같이 [스트론튬산화물 단위사이클]과 [루테늄 단위사이클]을 반복하면 스트론늄산화물과 루테늄이 혼합된 스트론튬루테늄산화물이 증착된다.
스트론튬산화물 단위사이클을 살펴보면 다음과 같다.
원자층증착법을 위한 스트론튬산화물 단위사이클은 스트론튬소스(Sr 소스) 주입, 퍼지, 반응제 주입 및 퍼지의 순서로 이루어진 (Sr소스/퍼지/반응제/퍼지)를 M회 반복한다. (Sr소스/퍼지/반응제/퍼지)가 스트론튬산화물의 원자층증착을 위한 단위사이클이 된다.
먼저, 스트론튬소스 주입은 기판이 장착된 챔버 내에 스트론튬소스(Sr 소스)를 공급하는 단계로서, 스트론튬 소스 주입에 의해 스트론튬 소스가 기판 표면에서 흡착되도록 한다. 스트론튬 소스는 Cp계 리간드(Ligand)를 갖는 금속유기소스를 사용할 수 있다. 스트론튬소스는 스트론튬을 함유하고 있는 스트론튬전구체(Sr Precursor)라고도 일컫는다.
스트론튬산화물이 증착될 기판은 실리콘(Si), 실리콘산화막(SiO2), Ti와 같은 금속막, TiN과 같은 금속질화막, ZrO2와 같은 유전막을 포함한다.
원자층 증착 공정시 증착온도는 200℃∼450℃를 유지한다. 증착온도가 200℃보다 낮으면 스트론튬소스가 기판 표면에 흡착되지 않고, 450℃보다 높으면 기판이 고온에 의해 손상을 받는다. 여기서, 증착온도는 '기판온도'라고도 일컫는다.
다음으로, 퍼지는 흡착 반응후 남은 잉여의 스트론튬 소스를 제거하는 퍼지 단계로서, 이때 퍼지 가스로는 스트론튬 소스와 반응하지 않는 비활성 기체인 아르곤(Ar), 질소(N2)를 사용한다. 또한, 퍼지단계는 펌핑(pumping)에 의해 잉여의 스트론튬 소스를 제거할 수도 있다.
다음으로, 반응제 주입은 반응가스를 공급하여 흡착된 스트론튬 소스와 반응시키는 단계이다. 반응제는 오존외에 O2, N2O, O2 플라즈마, N2 플라즈마 등의 비환원성 반응제를 사용할 수도 있다. 위와 같이 스트론튬소스와 반응제의 반응에 의해 스트론튬산화물이 증착된다.
다음으로, 퍼지는 오존과 반응하여 생성된 반응부산물 및 반응하고 남은 오존을 퍼지하는 단계이다. 퍼지단계는 비활성 기체인 아르곤(Ar), 질소(N2)를 사용한다. 또한, 퍼지단계는 펌핑(pumping)에 의해 잉여의 오존을 제거할 수도 있다.
위와 같이 (Sr소스/퍼지/반응제/퍼지)로 이루어지는 단위사이클을 M회 반복하므로써 단차피복성이 우수한 원자층 단위로 스트론튬산화물을 증착한다.
다음으로, 루테늄 단위사이클을 살펴보면 다음과 같다.
원자층증착법을 위한 루테늄 단위사이클은 루테늄소스(Ru 소스) 주입, 퍼지, 반응제 주입 및 퍼지의 순서로 이루어진 (Ru소스/퍼지/반응제/퍼지)를 N회 반복한다. (Ru소스/퍼지/반응제/퍼지)가 루테늄의 원자층증착을 위한 단위사이클이 된다.
먼저, 루테늄소스 주입은 루테늄막이 증착될 기판이 장착된 챔버 내에 루테늄 소스(Ru 소스)를 공급하는 단계로서, 루테늄 소스의 공급에 의해 루테늄 소스가 기판 표면에서 흡착되도록 한다. 루테늄 소스는 Cp계 금속유기소스를 사용할 수 있다. 예컨대, 루테늄소스는 Ru(Cp)2, Ru(MeCp)2 및 Ru(EtCp)2로 이루어진 그룹중에서 선택된 하나를 이용한다. 루테늄소스는 고체 또는 액체의 유기금속화합물로서 별도의 기화기(Vaporizer)를 통해 기화시켜 가스 상태로 챔버 내부에 공급될 수 있다. 그리고, 전술한 루테늄소스는 루테늄을 함유하고 있는 루테늄전구체(Ru Precursor)라 일컫는다.
상술한 루테늄소스는 루테늄 금속원자에 붙어 있는 리간드가 반응제와 반응하게 되어 루테늄을 증착하게 된다. 그리고, 루테늄이 증착될 기판은 스트론튬산화 물이 이미 형성되어 있을 수 있다. 원자층 증착 공정시 증착온도는 200℃∼450℃를 유지한다. 증착온도가 200℃보다 낮으면 루테늄소스가 기판 표면에 흡착되지 않고, 450℃보다 높으면 기판이 고온에 의해 손상을 받는다.
다음으로, 퍼지 단계는 흡착 반응후 남은 잉여의 루테늄 소스를 제거하는 퍼지 단계로서, 이때 퍼지 가스로는 루테늄 소스와 반응하지 않는 비활성 기체인 아르곤(Ar), 질소(N2)를 사용한다. 또한, 퍼지단계는 펌핑(pumping)에 의해 잉여의 루테늄 소스를 제거할 수도 있다.
다음으로, 반응제 주입은 반응제를 공급하여 흡착된 루테늄 소스의 리간드를 제거하기위한 단계이다. 반응제는 오존외에 O2, N2O, O2 플라즈마, N2 플라즈마 등의 비환원성 반응제를 사용할 수도 있다. 위와 같이 루테늄소스와 반응제의 반응에 의해 루테늄이 증착된다.
다음으로, 퍼지단계는 오존과 반응하여 생성된 반응부산물 및 반응하고 남은 오존을 퍼지하는 단계이다. 퍼지단계는 비활성 기체인 아르곤(Ar), 질소(N2)를 사용한다. 또한, 퍼지단계는 펌핑(pumping)에 의해 잉여의 반응제를 제거할 수도 있다.
위와 같이 (루테늄소스/퍼지/반응제/퍼지)로 이루어지는 단위사이클을 N회 반복하므로써 단차피복성이 우수한 원자층 단위로 루테늄을 증착한다.
촉매 단위사이클은 촉매 주입 및 퍼지(촉매/퍼지)로 이루어진다. 촉매 단위사이클은 스트론튬산화물 단위사이클과 루테늄단위사이클 사이에 삽입될 수 있다. 즉, 루테늄을 증착하기 전에 스트론튬산화물의 표면을 촉매처리한다. 아울러, 루테 늄 단위사이클 이후에 촉매 단위사이클이 추가될 수도 있다. 루테늄을 증착하기전에 진행하는 촉매처리는 '전촉매처리'라 하고, 루테늄을 증착한 후에 진행하는 촉매처리는 '후촉매처리'라 한다.
촉매주입시 촉매는 금속유기물(Metal organic), 금속과 염소의 결합(Metal-Cl), 금속과 질소의 결합(Metal-N)을 갖는 화합물을 사용한다.
퍼지는 잉여의 촉매를 제거하는 단계로서, 이때 퍼지 가스로는 촉매와 반응하지 않는 비활성 기체인 아르곤(Ar), 질소(N2)를 사용한다. 또한, 퍼지단계는 펌핑(pumping)에 의해 잉여의 촉매를 제거할 수도 있다.
상술한 바에 따르면, 스트론튬산화물단위사이클을 M회 반복진행하고, 루테늄단위사이클을 N회 반복 진행하며, 루테늄단위사이클 전과 후에 촉매 단위사이클을 진행한다. 결과적으로, 스트론튬루테늄산화물을 증착하기 위한 단위사이클은 [(스트론튬소스/퍼지/반응제/퍼지)M + {촉매/퍼지 + (루테늄소스/퍼지/반응제/퍼지)N + 촉매/퍼지}]가 되고, 이 단위사이클을 Q회 반복하여 원하는 두께의 스트론튬루테늄산화물을 증착한다.
스트론튬산화물 단위사이클의 반복횟수(M)와 루테늄 단위사이클의 반복횟수(N)를 조절하여 최종적으로 SrRuO3와 같은 스트론튬루테늄산화물을 형성한다. 스트론튬루테늄산화물은 50~400Å의 두께를 가지도록 하는 것이 바람직하다.
필요에 따라 스트론튬루테늄산화물이 하부전극으로 이용되는 경우, 유전막의 결정화 시드(seed) 역할을 수행하는데 용이하도록 별도의 열처리 공정을 수행할 수 있다. 이때의 열처리 공정은 N2, Ar, O2와 같은 비 환원성 분위기에서 400~700℃ 범위에서 수행하는 것이 바람직하다. 이와 같은 방법을 사용할 경우 스트론튬루테늄산화물과 유전막 사이의 격자 부정합에 따른 박막 스트레스를 최소화하여 저유전 계면 반응층 형성을 억제함으로써 계면 특성을 향상시킬 수 있다. 뿐만아니라 저온에서 우선 배향성을 갖도록 결정화를 촉진하는 효과를 가져와 유전막의 전기적 특성을 향상시키는 것이 가능하다. 또한, 스트론튬루테늄산화물과 유전막 사이의 화학적, 구조적 유사성 확보를 통해 접착력을 향상시킴으로써 열적, 화학적, 물리적 안정성을 동시에 향상시키는 것이 가능해진다.
도 4a 내지 도 4e는 스트론튬루테늄산화물을 이용한 캐패시터 제조 방법을 도시한 도면이다. 이하, 스트론튬루테늄산화물은 캐패시터의 하부전극으로 사용되며, 또한 상부전극으로도 사용될 수 있다.
도 4a에 도시된 바와 같이, 하부층(11)을 준비한다. 여기서, 하부층(11)은 반도체기판을 포함할 수 있고, 반도체기판, 반도체기판 상에 형성된 콘택플러그를 포함할 수도 있다. 바람직하게는, 폴리실리콘플러그와 배리어메탈의 순서로 적층되는 스토리지노드콘택플러그를 포함할 수 있다.
하부층(11) 상에 하부전극(12)을 형성한다. 여기서, 하부전극(12)은 다성분계 전도성 산화물을 포함한다. 다성분계 전도성 산화물은 귀금속류를 포함하는 산화물을 포함할 수 있다. 바람직하게, 다성분계 전도성 산화물은 루테늄을 포함하는 산화물을 포함한다. 예컨대, 다성분계 전도성 산화물은 'MRuO(M은 전이금속 또는 알칼리 토 금속을 포함)'를 포함한다. MRuO에서 M은 Ti, Ta 등의 전이금속을 포함하거나 또는 Sr, Ba, Ca 등의 알칼리 토 금속을 포함한다. 특히, M은 후속 유전막이 페로브스카이트 구조를 갖는 다성분계 유전막인 경우, 다성분계 유전막에 함유되어 있는 금속원소를 포함할 수 있다. 예를 들어, 다성분계 유전막이 STO, BTO, BST인 경우, M은 Sr, Ta, Ti, Ba를 포함한다.
상술한 바에 따르면, 하부전극으로 사용되는 다성분계 전도성 산화물은 후속의 유전막과 공유하는 금속원소가 존재한다.
다성분계 전도성 산화물은 원자층증착법(ALD)을 이용하여 형성한다. 다성분계 전도성 산화물이 스트론튬루테늄산화물인 경우, 도 2의 단위사이클을 이용하여 형성할 수 있다.
도 4b에 도시된 바와 같이, 열처리를 진행한다. 열처리를 통해 하부전극(12)으로 사용된 다성분계 전도성 산화물이 유전막의 결정화 시드(seed) 역할을 수행하는데 용이하도록 할 수 있다. 이때의 열처리 공정은 N2, Ar, O2와 같은 비 환원성 분위기에서 400~700℃ 범위에서 수행하는 것이 바람직하다. 이와 같은 방법을 사용할 경우 스트론튬루테늄산화물과 유전막 사이의 격자 부정합에 따른 박막 스트레스를 최소화하여 저유전 계면 반응층 형성을 억제함으로써 계면 특성을 향상시킬 수 있다. 뿐만아니라 저온에서 우선 배향성을 갖도록 결정화를 촉진하는 효과를 가져와 유전막의 전기적 특성을 향상시키는 것이 가능하다. 또한, 스트론튬루테늄산화물과 유전막 사이의 화학적, 구조적 유사성 확보를 통해 접착력을 향상시킴으로써 열적, 화학적, 물리적 안정성을 동시에 향상시키는 것이 가능해진다.
도 4c에 도시된 바와 같이, 하부전극(12) 상에 유전막(13)을 형성한다. 유전막(13)은 다성분계 유전막을 포함한다. 예를 들어, 유전막은 SrTiO3(이하, STO), BaTiO3(이하, BTO), (Ba,Sr)TiO3[이하, BST]와 같이 Ti, Ta, Zr, Nb 등을 포함하는 페로브스카이트 구조의 다성분계 유전막을 포함한다. 또한, 유전막(13)은 TiO2, Ta2O5, CaTiO3, (Sr,Ca)TiO3, SrTaO3, CaTaO3, (Ba,Sr)TaO3 등과 같이 Ti또는 Ta를 포함하는 다성분계 유전막을 적용할 수도 있다.
유전막(13)을 형성하는 동안 하부전극(12)으로 사용된 다성분계 산화물이 산소배리어(oxygen barrier) 역할을 수행하기 때문에 하부층(11)이 산화되는 것을 방지할 수 있다.
이어서, 유전막(13)을 결정화하기 위해 열처리 공정을 수행한다. 이때, 유전막(13)은 하부전극(12)과 동일한 화학적 원소를 공유하기 때문에, 계면 특성이 향상되고 격자 불일치가 미비하게 되므로 보다 낮은 온도와 두께에서 용이하게 결정화되는 것이 가능해 진다.
도 4d에 도시된 바와 같이, 유전막(13) 상에 상부전극(14)을 형성한다. 이때, 상부전극(14)은 제1상부전극과 제2상부전극으로 이루어질 수 있다. 제1상부전극은 유전막과 상부전극과의 접합성, 열 안정성, 구조적 안정성 등과 같은 계면 특성을 향상시키기 위한 것이다. 제1상부전극은 하부전극과 동일한 물질을 포함할 수 있다. 즉, 제1상부전극은 유전막내 알카리 토 금속 또는 전이 금속 중 하나의 원소 와 귀금속류 또는 제2상부전극 물질에 포함된 하나의 금속원소의 화합물 형태로 형성할 수 있다. 이에 따라 제1상부전극은 다성분계 전도성 산화물을 포함하며, 50~400Å의 두께로 형성한다. 제1상부전극과 하부전극은 두께를 동일하게 한다.
제2상부전극은 Ti, W, Ta, TiN, WN, TaN와 같은 금속 물질 또는 금속 질화물을 포함한다. 이때, 제2상부전극을 형성하는 과정은 N2, Ar, O2 등과 같이 비 환원성 분위기에서 실시하는 것이 바람직하다. 제2상부전극은 귀금속을 포함하는 Ru, In, Ru-Ir 합금(alloy), Ru-In 합금, In-Ir 합금, Sn-In 합금, Ru-Ir-In 합금 등을 사용할 수도 있다.
도 4e에 도시된 바와 같이, 상부전극(14) 상에 이성분계 산화물(binary oxide) 형태의 캡핑막(capping layer, 15)을 형성한다. 캡핑막(15)은 SiO2, Al2O3, AlSiO과 같은 절연물질을 비정질 형태로 형성하거나 ZrO2, TiO2, Ta2O5, Nb2O5, Gd2O3, La2O3 등과 같은 전이 금속 산화물 및 란탄계 산화물을 사용할 수 있다.
이와 같은 이성분계 산화물은 우수한 수소배리어(hydrogen barrier) 역할을 수행할 뿐만 아니라 상부 전극 패터닝 공정에서 하드마스크(hard mask) 역할을 병행하는 것이 가능하다. 캡핑막은 제2상부전극과 동일하게 비 환원성 분위기에서 형성시키는 것이 바람직하다.
STO/SRO 구조를 갖는 캐패시터를 형성하는 경우, PZT와 같은 FRAM 용 전극으로 SrIrO3, SrRuO3, SrZrO3, TiRuO3와 같은 다성분계 산화물을 하부 전극으로 적용하 는 것이 가능하다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1a는 SrRuO 사이클 반복시의 문제점을 도시한 도면.
도 1b는 루테늄의 하부층 의존성을 비교한 도면.
도 2는 본 발명의 실시예에 따른 스트론튬루테늄산화물의 원자층증착법을 설명하는 도면.
도 3은 촉매 처리후 루테늄이 증착되는 상태를 도시한 도면.
도 4a 내지 도 4e는 스트론튬루테늄산화물을 이용한 캐패시터 제조 방법을 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
11 : 하부층 12 : 하부전극
13 : 유전막 14 : 상부전극
15 : 캡핑막

Claims (22)

  1. 전이금속 또는 알칼리 토 금속 중에서 선택된 제1원소와 귀금속류 중에서 선택된 제2원소를 함유하는 다성분계 전도성 산화물 형성 방법에 있어서,
    상기 제1원소를 함유하는 제1박막을 형성하는 단계;
    상기 제1박막 상에 상기 제2원소를 함유하는 제2박막을 형성하는 단계; 및
    상기 제2박막 형성 전과 형성 후에 각각 전촉매처리 및 후촉매처리를 진행하는 단계
    를 포함하는 다성분계 전도성 산화물 형성 방법.
  2. 제1항에 있어서,
    상기 제1박막 형성단계, 전촉매처리, 제2박막 형성단계 및 후촉매처리는 하나의 단위사이클을 이루는 다성분계 전도성 산화물 형성 방법.
  3. 제1항에 있어서,
    상기 제1박막 형성단계를 제1단위사이클로 하고, 전촉매처리, 제2박막 형성단계 및 후촉매처리를 제2단위사이클로 하는 다성분계 전도성 산화물 형성 방법.
  4. 제1항에 있어서,
    상기 제1박막 형성단계, 전촉매처리, 제2박막 형성 단계 및 후촉매처리는 원자층증착법(ALD)을 이용하여 진행하는 다성분계 전도성 산화물 형성 방법.
  5. 제1항에 있어서,
    상기 전촉매처리 및 후촉매처리시 촉매는 금속유기물(Metal organic), 금속과 염소의 결합(Metal-Cl) 또는 금속과 질소의 결합(Metal-N)을 갖는 물질을 포함하는 다성분계 전도성 산화물 형성 방법.
  6. 제1항에 있어서,
    상기 제1원소는 Sr, Ti 또는 Ba 중에서 선택된 어느 하나를 포함하는 다성분계 전도성 산화물 형성 방법.
  7. 제1항에 있어서,
    상기 제2원소는 Ru, Ir, Pt, Pd 또는 Rh 중에서 선택된 어느 하나를 포함하는 다성분계 전도성 산화물 형성 방법.
  8. 제1항에 있어서,
    상기 제1박막은 스트론튬산화물, 티타늄산화물 또는 바륨산화물 중에서 선택된 어느 하나를 포함하는 다성분계 전도성 산화물 형성 방법.
  9. 제1항에 있어서,
    상기 다성분계 전도성산화물은 스트론튬루테늄산화물을 포함하는 다성분계 전도성 산화물 형성 방법.
  10. 전이금속 또는 알칼리 토 금속 중에서 선택된 제1원소를 함유하는 제1박막을 형성하는 단계, 상기 제1박막 상에 상기 제2원소를 함유하는 제2박막을 형성하는 단계 및 상기 제2박막 형성 전과 형성 후에 각각 전촉매처리 및 후촉매처리를 진행하는 단계를 반복 진행하여 하부전극을 형성하는 단계;
    상기 하부전극 상에 상기 제1원소를 함유하는 유전막을 형성하는 단계; 및
    상기 유전막 상에 상부전극을 형성하는 단계
    를 포함하는 캐패시터 제조 방법.
  11. 제10항에 있어서,
    상기 하부전극을 형성한 후에,
    비환원성 분위기에서 열처리하는 단계를 더 포함하는 캐패시터 제조 방법.
  12. 제11항에 있어서,
    상기 열처리는 400∼700℃ 온도 범위에서 진행하며, 상기 비환원성 분위기는 N2, Ar 또는 O2 중에서 선택되는 캐패시터 제조 방법.
  13. 제10항에 있어서,
    상기 하부전극을 형성하는 단계에서,
    상기 제1박막 형성단계, 전촉매처리, 제2박막 형성단계 및 후촉매처리는 하나의 단위사이클을 이루는 캐패시터 제조 방법.
  14. 제10항에 있어서,
    상기 제1박막 형성단계를 제1단위사이클로 하고, 전촉매처리, 제2박막 형성 단계 및 후촉매처리를 제2단위사이클로 하는 캐패시터 제조 방법.
  15. 제10항에 있어서,
    상기 하부전극을 형성하는 단계는, 원자층증착법을 이용하여 진행하는 캐패시터 제조 방법.
  16. 제10항에 있어서,
    상기 전촉매처리 및 후촉매처리시 촉매는 금속유기물(Metal organic), 금속과 염소의 결합(Metal-Cl) 또는 금속과 질소의 결합(Metal-N)을 갖는 물질을 포함하는 캐패시터 제조 방법.
  17. 제10항에 있어서,
    상기 제1원소는 Sr, Ti 또는 Ba 중에서 선택된 어느 하나를 포함하는 캐패시터 제조 방법.
  18. 제10항에 있어서,
    상기 제2원소는 Ru, Ir, Pt, Pd 또는 Rh 중에서 선택된 어느 하나를 포함하는 캐패시터 제조 방법.
  19. 제10항에 있어서,
    상기 제1박막은 스트론튬산화물, 티타늄산화물 또는 바륨산화물 중에서 선택된 어느 하나를 포함하는 캐패시터 제조 방법.
  20. 제10항에 있어서,
    상기 하부전극은 스트론튬루테늄산화물을 포함하는 캐패시터 제조 방법.
  21. 제10항에 있어서,
    상기 유전막은 적어도 Sr, Ti 또는 Ba 중에서 선택된 어느 하나를 함유하는페로브스카이트 구조의 삼성분계 유전막을 포함하는 캐패시터 제조 방법.
  22. 제10항에 있어서,
    상기 유전막은 SrTiO3 또는 (Ba, Sr)TiO3를 포함하는 캐패시터 제조 방법.
KR1020090104621A 2009-10-30 2009-10-30 다성분계 전도성산화물의 형성 방법 및 그를 이용한 캐패시터 제조 방법 KR101096227B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090104621A KR101096227B1 (ko) 2009-10-30 2009-10-30 다성분계 전도성산화물의 형성 방법 및 그를 이용한 캐패시터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090104621A KR101096227B1 (ko) 2009-10-30 2009-10-30 다성분계 전도성산화물의 형성 방법 및 그를 이용한 캐패시터 제조 방법

Publications (2)

Publication Number Publication Date
KR20110047839A true KR20110047839A (ko) 2011-05-09
KR101096227B1 KR101096227B1 (ko) 2011-12-22

Family

ID=44239070

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090104621A KR101096227B1 (ko) 2009-10-30 2009-10-30 다성분계 전도성산화물의 형성 방법 및 그를 이용한 캐패시터 제조 방법

Country Status (1)

Country Link
KR (1) KR101096227B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219254B2 (en) 2013-04-26 2015-12-22 Samsung Display Co., Ltd. Method of forming nanocrystals and method of manufacturing an organic light-emitting display apparatus including a thin film having nanocrystals

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100717813B1 (ko) 2005-06-30 2007-05-11 주식회사 하이닉스반도체 나노믹스드 유전막을 갖는 캐패시터 및 그의 제조 방법
KR100902102B1 (ko) 2006-05-31 2009-06-09 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219254B2 (en) 2013-04-26 2015-12-22 Samsung Display Co., Ltd. Method of forming nanocrystals and method of manufacturing an organic light-emitting display apparatus including a thin film having nanocrystals

Also Published As

Publication number Publication date
KR101096227B1 (ko) 2011-12-22

Similar Documents

Publication Publication Date Title
KR100546324B1 (ko) Ａｌｄ에 의한 금속 산화물 박막 형성 방법, 란탄 산화막 형성 방법 및 반도체 소자의 고유전막 형성 방법
KR100418581B1 (ko) 메모리 소자의 제조방법
KR101234970B1 (ko) 니오브 질화물 상에 탄탈 산화물층을 포함하는 구조물 및 장치와, 그 제조 방법
TWI518202B (zh) 使介電膜鈍化的製程
KR100737304B1 (ko) 텍스처 커패시터 전극 위의 컨포멀 박막
TWI338376B (en) Capacitor with zirconium oxide and method for fabricating the same
JP2008258623A (ja) 酸化ジルコニウム系キャパシタ及び同キャパシタの製造方法
KR20010063452A (ko) 반도체 소자의 캐패시터 제조방법
CN1483853A (zh) 形成金属薄膜的方法
JP2007013086A (ja) ナノ混合の誘電膜、それを有するキャパシタ及びその製造方法
KR20010078553A (ko) 반도체 소자의 캐패시터 제조 방법
KR19990012246A (ko) 원자층 증착법에 의한 금속 배리어막을 구비한 반도체장치및 그 제조방법
KR101096227B1 (ko) 다성분계 전도성산화물의 형성 방법 및 그를 이용한 캐패시터 제조 방법
KR100902102B1 (ko) 반도체 소자의 캐패시터 및 그의 제조방법
KR20090012666A (ko) 강유전체막의 형성 방법 및 이를 이용한 강유전체커패시터의 제조 방법
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
KR100942958B1 (ko) 박막 형성방법 및 이를 이용한 반도체 소자의 커패시터형성방법
KR20110060749A (ko) 캐패시터 및 그의 제조 방법
KR100583155B1 (ko) 하프늄, 란탄늄 및 산소가 혼합된 유전막을 구비한캐패시터 및 그 제조 방법
KR100660550B1 (ko) 강유전체막 및 강유전체 커패시터 형성 방법
KR20070106286A (ko) 루틸구조로 결정화된 티타늄산화막의 형성 방법 및 그를이용한 캐패시터의 제조 방법
KR20080084434A (ko) Ｍⅰｍ 커패시터 및 이의 제조 방법
KR100372018B1 (ko) 반도체 메모리 소자의 캐패시터 및 그 제조 방법
KR101060771B1 (ko) 반도체 소자의 전극 제조 방법
KR20030063643A (ko) 탄탈륨 질화막을 유전체막으로 하는 반도체소자의캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee