KR20110032002A - 플라즈마 디스플레이 패널의 구동 회로 - Google Patents

플라즈마 디스플레이 패널의 구동 회로 Download PDF

Info

Publication number
KR20110032002A
KR20110032002A KR1020117004975A KR20117004975A KR20110032002A KR 20110032002 A KR20110032002 A KR 20110032002A KR 1020117004975 A KR1020117004975 A KR 1020117004975A KR 20117004975 A KR20117004975 A KR 20117004975A KR 20110032002 A KR20110032002 A KR 20110032002A
Authority
KR
South Korea
Prior art keywords
voltage
sustain
electrode
scan
period
Prior art date
Application number
KR1020117004975A
Other languages
English (en)
Inventor
히데키 나카타
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20110032002A publication Critical patent/KR20110032002A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

플라즈마 디스플레이 패널의 구동 회로는 주사 전극 구동 회로를 구비한다. 주사 전극 구동 회로는 상기 복수의 표시 전극쌍을 복수의 표시 전극쌍 그룹으로 나누고, 임의의 표시 전극쌍 그룹에 속하는 주사 전극에 인가하는 유지 펄스를 발생시키는 1개의 주사 전극측 유지 펄스 발생 회로와, 상기 복수의 표시 전극쌍 그룹의 각각에 대하여 설치되고, 대응하는 표시 전극쌍 그룹에 속하는 주사 전극에 인가하는 주사 펄스를 발생시키는 주사 펄스 발생 회로와, 상기 주사 펄스 발생 회로의 각각에 대하여 설치되고, 대응하는 주사 펄스 발생 회로와 상기 주사 전극측 유지 펄스 발생 회로를 전기적으로 분리 또는 접속하는 주사 전극측 스위치 회로를 구비한다.

Description

플라즈마 디스플레이 패널의 구동 회로{DRIVE CIRCUIT FOR PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널의 구동 회로 및 플라즈마 디스플레이 장치에 관한 것이며, 더욱 상세하게는 플라즈마 디스플레이 패널을 구동하는 구동 회로 및 이 구동 회로를 이용한 플라즈마 디스플레이 장치에 관한 것이다.
플라즈마 디스플레이 패널(이하, 「패널」이라고 약기한다.)로서 대표적인 교류 면방전형 패널에서는, 대향 배치된 전면(前面) 기판과 배면(背面) 기판의 사이에 다수의 방전 셀이 형성되어 있다.
전면 기판에는 주사 전극과 유지 전극으로 이루어지는 표시 전극쌍이 서로 평행하게 복수 쌍 형성되고, 배면 기판에는 데이터 전극이 평행하게 복수 형성되어 있다. 그리고 표시 전극쌍과 데이터 전극이 입체 교차하도록 전면 기판과 배면 기판이 대향 배치되어 밀봉되고, 내부의 방전 공간에는 방전 가스가 봉입되어 있다. 여기서 표시 전극쌍과 데이터 전극의 대향하는 부분에 방전 셀이 형성된다.
패널을 구동하는 구성으로서는, 1필드를 복수의 서브 필드로 분할한 후에, 서브 필드의 조합에 의해 계조(階調) 표시를 실행하는 서브 필드법에 의한 구성이 이용된다. 각 서브 필드는 초기화 기간, 기록 기간, 및 유지 기간을 가진다. 초기화 기간에서는 초기화 방전을 발생시켜, 이어지는 기록 동작에 필요한 벽전하를 형성한다. 기록 기간에서는, 표시하는 화상에 따라서 선택적으로 방전 셀에서 기록 방전을 발생시켜 벽전하를 형성한다. 그리고 유지 기간에서는, 표시 전극쌍에 번갈아 유지 펄스를 인가(印加)해서 유지 방전을 발생시켜, 대응하는 방전 셀의 형광체층을 발광시킴으로써 화상 표시를 실행한다.
서브 필드법 중에서도, 모든 방전 셀에 대한 유지 기간의 위상을 맞춤으로써 기록 기간과 유지 기간이 겹치지 않도록 시간적으로 분리한, 기록/유지 분리 방식이 일반적으로 이용되고 있다. 기록/유지 분리 방식에서는, 기록 방전을 발생시키는 방전 셀과 유지 방전을 발생시키는 방전 셀이 공존하는 타이밍이 존재하지 않으므로, 기록 기간에는 기록 방전에 최적인 조건으로, 유지 기간에는 유지 방전에 최적인 조건으로 패널을 구동할 수 있다. 그 때문에 방전 제어가 비교적 간단하고, 또한 패널의 구동 마진도 크게 설정할 수 있다.
그 반면, 기록/유지 분리 방식에서는, 기록 기간을 제외한 기간에 유지 기간을 설정해야 한다. 이 때문에, 패널의 고정밀도화 등에 의해 기록 기간에 필요로 하는 시간이 길어지면, 화상 표시 품질을 향상하기 위한 충분한 서브 필드수를 확보할 수 없게 된다고 하는 문제가 있었다.
이러한 문제를 해결하기 위해서, 표시 전극쌍을 복수의 그룹으로 나누는 구성이 개시되어 있다(예를 들면, 특허문헌 1 참조.). 이 구성에서는, 복수의 그룹 간에 기록 기간이 시간적으로 겹치지 않도록, 각 그룹에 대한 서브 필드의 개시 시간이 어긋나게 되어 있다.
JP2005-157338 A
그러나 특허문헌 1에 기재한 구동 회로에 의하면, 표시 전극쌍 그룹의 수와 동수(同數)의 주사 전극 구동 회로 및 유지 전극 구동 회로가 각각 필요하게 된다. 이 때문에, 제어 신호를 포함한 구동 회로의 레이아웃 등의 회로 설계가 번잡해져, 구동 회로의 제조 비용이 증대하는 등의 과제가 있었다. 또한, 복수의 유지 전극 구동 회로를 이용해서 패널을 구동할 경우, 각 유지 전극 구동 회로의 편차에 의해 휘도차가 발생하고, 화상 표시 품질이 저하한다고 하는 과제가 있었다.
본 발명은 상술한 과제를 감안해서 이루어진 것이며, 고정밀도 패널에 있어서 충분한 서브 필드수를 확보함과 더불어, 저비용이면서 휘도차가 쉽게 발생하지 않는 플라즈마 디스플레이 패널의 구동 회로 및 플라즈마 디스플레이 장치를 제공하는 것을 목적으로 한다.
상술한 목적을 달성하기 위해서 본 발명의 플라즈마 디스플레이 패널의 구동 회로는, 주사 전극과 유지 전극으로 구성된 표시 전극쌍을 복수 구비한 플라즈마 디스플레이 패널을 구동하는 플라즈마 디스플레이 패널의 구동 회로이며, 플라즈마 디스플레이 패널의 구동 회로는 주사 전극 구동 회로를 구비하고, 상기 주사 전극 구동 회로는 복수의 표시 전극쌍을 복수의 표시 전극쌍 그룹으로 나누고, 임의의 표시 전극쌍 그룹에 속하는 주사 전극에 인가하는 유지 펄스를 발생시키는 1개의 주사 전극측 유지 펄스 발생 회로와, 복수의 표시 전극쌍 그룹의 각각에 대하여 설치되고, 대응하는 표시 전극쌍 그룹에 속하는 주사 전극에 인가하는 주사 펄스를 발생시키는 주사 펄스 발생 회로와, 주사 펄스 발생 회로의 각각에 대하여 설치되고, 대응하는 주사 펄스 발생 회로와 주사 전극측 유지 펄스 발생 회로를 전기적으로 분리 또는 접속하는 주사 전극측 스위치 회로를 구비한 것을 특징으로 한다. 이 구성에 의해, 고정밀도 패널이어도 충분한 서브 필드수를 확보할 수 있어, 간소하면서 휘도차가 쉽게 발생하지 않는 플라즈마 디스플레이 패널의 구동 회로를 제공할 수 있다.
또한, 본 발명의 플라즈마 디스플레이 패널의 구동 회로는 유지 전극 구동 회로를 더 구비하고, 상기 유지 전극 구동 회로는 임의의 표시 전극쌍 그룹에 속하는 유지 전극에 인가하는 유지 펄스를 발생시키는 1개의 유지 전극측 유지 펄스 발생 회로와 복수의 표시 전극쌍 그룹의 각각에 대하여 설치되고, 대응하는 표시 전극쌍 그룹에 속하는 유지 전극에 인가하는 소정 전압을 발생시키는 소정 전압 발생 회로와 복수의 표시 전극쌍 그룹의 각각에 대하여 설치되고, 대응하는 표시 전극쌍 그룹에 속하는 유지 전극과 유지 전극측 유지 펄스 발생 회로를 전기적으로 분리 또는 접속하는 유지 전극측 스위치 회로를 구비해도 좋다.
또한, 본 발명은 상기에 기재한 플라즈마 디스플레이 패널의 구동 회로와 상기 플라즈마 디스플레이 패널을 구비한 것을 특징으로 한다. 이 구성에 의해, 고정밀도 패널이어도 충분한 서브 필드수를 확보할 수 있어, 간소하면서 휘도차가 쉽게 발생하지 않는 플라즈마 디스플레이 장치를 제공할 수 있다.
본 발명의 플라즈마 디스플레이 패널의 구동 회로 및 플라즈마 디스플레이 장치에 의하면, 주사 전극측 스위치 회로를 구비함으로써, 단일(單一) 유지 펄스 발생 회로가 유지 펄스를 복수의 주사 전극 그룹에, 각각 서로 다른 기록 기간에서 인가할 수 있다. 또한, 단일 경사 파형 발생 회로가 소거 펄스에 있어서의 상승 경사 파형 전압을 복수의 주사 전극 그룹에, 각각 서로 다른 소거 기간에서 인가할 수 있다. 이에 따라, 한쪽의 주사 전극 그룹의 기록 기간과 다른 쪽의 주사 전극 그룹의 유지 기간 및 소거 기간을 동시에 병행하여 실행할 수 있다. 그 결과, 서브 필드 구성에 여유가 생기기 때문에, 유지 펄스수를 증가해서 더욱 고휘도화하거나, 서브 필드수를 증가해서 더욱 고계조화해서, 패널을 더욱 고화질화할 수 있다. 그와 함께, 유지 펄스 발생 회로 및 경사 파형 발생 회로를 각 1개 구비하면 좋기 때문에, 부품 점수를 적게 하고, 회로 구성을 간소화함으로써, 구동 회로를 저비용화하고, 저소비 전력화하는 것이 가능해진다. 또한, 단일 유지 펄스 발생 회로에 의한 구성을 가능하게 함으로써, 주사 전극 그룹 간에 발생하기 쉬운 휘도차를 억제하고, 화상 표시 품질을 향상시키는 것이 가능해진다.
도 1은 본 발명의 실시 형태에 있어서의 플라즈마 디스플레이 장치의 플라즈마 디스플레이 패널의 분해 사시도.
도 2는 상기 플라즈마 디스플레이 장치의 플라즈마 디스플레이 패널의 전극 배열도.
도 3은 상기 플라즈마 디스플레이 장치의 서브 필드 구성을 나타내는 타이밍도.
도 4는 상기 플라즈마 디스플레이 장치의 플라즈마 디스플레이 패널의 각 전극에 인가하는 구동 전압 파형을 나타내는 파형도.
도 5는 상기 플라즈마 디스플레이 장치의 플라즈마 디스플레이 패널의 각 전극에 인가하는 구동 전압 파형을 나타내는 파형도.
도 6은 상기 플라즈마 디스플레이 장치의 플라즈마 디스플레이 패널의 각 전극에 인가하는 구동 전압 파형을 나타내는 파형도.
도 7은 상기 플라즈마 디스플레이 장치의 블록도.
도 8은 상기 플라즈마 디스플레이 패널의 구동 회로에 있어서의 주사 전극 구동 회로의 회로도.
도 9는 상기 플라즈마 디스플레이 패널의 구동 회로에 있어서의 유지 전극 구동 회로의 회로도.
도 10은 상기 플라즈마 디스플레이 패널의 구동 회로에 있어서의 주사 전극 구동 회로의 동작을 나타내는 파형도.
도 11은 상기 플라즈마 디스플레이 패널의 구동 회로에 있어서의 유지 전극 구동 회로의 동작을 나타내는 파형도.
이하, 본 발명을 실시하기 위한 형태에 관한 몇 가지 예에 대해서, 도면을 참조하면서 설명한다. 도면에 있어서, 실질적으로 동일한 구성, 동작, 및 효과를 나타내는 요소에는 동일한 부호를 첨부한다. 도면 상(上)의 부호는 부호로 표시하는 신호의 크기를 나타내는 변수값으로서, 식에서도 이용된다. 부호 A1, A2, …, An은 A1로부터 An까지 말미의 수사(數詞)가 1씩 오르는 부호를 나타내고, A1∼An, 또는 Ai(i=1∼n)와 같이도 기록된다.
도 1은, 플라즈마 디스플레이 장치의 플라즈마 디스플레이 패널(10)(이하, 「패널」이라고 약기한다.)의 분해 사시도이다. 유리제의 전면 기판(21) 상에는 주사 전극(22)과 유지 전극(23)으로 구성된 표시 전극쌍(24)이 복수 형성되어 있다. 그리고 표시 전극쌍(24)을 덮도록 유전체층(25)이 형성되고, 그 유전체층(25) 상에 보호층(26)이 형성되어 있다.
배면 기판(31) 상에는 데이터 전극(32)이 복수 형성되고, 데이터 전극(32)을 덮도록 유전체층(33)이 형성되며, 또한 그 위에 정(井)자 형상의 격벽(34)이 형성되어 있다. 그리고 격벽(34)의 측면 및 유전체층(33) 상에는 적색, 녹색 및 청색의 각각의 색으로 발광하는 형광체층(35)이 설치되어 있다.
이들 전면 기판(21)과 배면 기판(31)은 미소한 방전 공간을 사이에 끼워서 표시 전극쌍(24)과 데이터 전극(32)이 교차하도록 대향 배치되고, 그 외주부를 유리 프릿(glass frit) 등의 밀봉재에 의해 밀봉하고 있다. 그리고 방전 공간에는 예를 들면 네온, 아르곤, 제논 등의 희(希)가스 혹은, 이들의 혼합 가스가 방전 가스로서 봉입되어 있다. 방전 공간은 격벽(34)에 의해 복수의 구획으로 구분되어 있고, 표시 전극쌍(24)과 데이터 전극(32)이 교차하는 각각의 위치에 방전 셀이 구성되어 있다. 그리고 이러한 방전 셀이 방전, 발광함으로써 화상이 표시된다.
또한, 패널(10)의 구조는 상술한 것에 한정되는 것이 아니고, 예를 들면 스트라이프(stripe) 형상의 격벽을 구비한 것이어도 좋다.
도 2는, 플라즈마 디스플레이 장치의 패널(10)의 전극 배열도이다. 패널(10)에는, 행(行) 방향으로 긴 n개의 주사 전극(SC1∼SCn)(도 1의 주사 전극(22) 및 n개의 유지 전극(SU1∼SUn)(도 1의 유지 전극(23)이 배열되고, 열(列) 방향으로 긴 m개의 데이터 전극(D1∼Dm)(도 1의 데이터 전극(32)이 배열되어 있다. 그리고 1쌍의 주사 전극(SCi)(i=1∼n) 및 유지 전극(SUi)(i=1∼n)으로 구성되는 n쌍의 표시 전극쌍과 1개의 데이터 전극(Dj)(j=1∼m)이 교차한 부분에, 방전 셀(Cij)(i=1∼n, j=1∼m)이 형성된다. 방전 셀(Cij)은 방전 공간 내에 m×n개 형성되어 있다. 표시 전극쌍의 수에 대해서 특히 제한은 없지만, 일례로서 n=2160으로 하여 설명한다.
주사 전극(SC1∼SC2160) 및 유지 전극(SU1∼SU2160)으로 이루어지는 2160쌍의 표시 전극쌍은 N개의 표시 전극쌍 그룹(DG1∼DGN)으로 나누어져 있다. 표시 전극쌍 그룹의 수 N의 결정 방법에 대해서는 후술하는 것으로 하고, 일례로서, 패널을 상하로 2분할하여, 2개의 표시 전극쌍 그룹(DG1, DG2)으로 나누었다고 하여 설명한다. 도 2에 나타낸 바와 같이, 패널의 상반부(上半部)에 위치하는 표시 전극쌍을 표시 전극쌍 그룹(DG1)으로 하고, 패널의 하반부(下半部)에 위치하는 표시 전극쌍을 표시 전극쌍 그룹(DG2)으로 한다. 또한, 1080개의 주사 전극(SC1∼SC1080)을 주사 전극 그룹(SG1)으로 하고, 1080개의 유지 전극(SU1∼SU1080)을 유지 전극 그룹(UG1)으로 한다. 또한, 1080개의 주사 전극(SC1081∼SC2160)을 주사 전극 그룹(SG2)으로 하고, 1080개의 유지 전극(SU1081∼SU2160)을 유지 전극 그룹(UG2)으로 한다. 즉, 주사 전극 그룹(SG1) 및 유지 전극 그룹(UG1)이 표시 전극쌍 그룹(DG1)에 속하고, 주사 전극 그룹(SG2) 및 유지 전극 그룹(UG2)이 표시 전극쌍 그룹(DG2)에 속해 있다.
이어서, 패널(10)을 구동하기 위한 구동 구성에 대해서 설명한다. 일례로서, 초기화 기간을 제외하고, 기록 동작이 연속해서 실행되도록 주사 펄스 및 기록 펄스의 타이밍을 설정하고 있다. 그 결과, 1필드 기간 내에 최대한의 수의 서브 필드를 설정할 수 있다. 이하에, 그 상세에 대해서, 예를 들어 설명한다.
도 3은, 플라즈마 디스플레이 장치의 서브 필드 구성을 나타내는 타이밍도이다. 도 3(a), 도 3(b), 도 3(c), 및 도 3(d)의 세로축은 주사 전극(SC1∼SC2160)을 나타내고, 가로축은 시간 t를 나타내고 있다. 또한, 기록 동작을 실행하는 타이밍을 나타내는 기록 타이밍(tW)은 굵은 실선으로 나타내고, 유지 기간 및 후술하는 소거 기간의 타이밍을 나타내는 유지 소거 기간 타이밍(tSE)은 해칭(hatching)으로 나타내고 있다. 이하의 설명에서는, 1필드 기간(Tf)을 16.7ms로 했다.
우선, 도 3(a)에 나타낸 바와 같이, 1필드 기간(Tf)의 최초에, 모든 방전 셀(Cij)(i=1∼n, j=1∼m)에서 일제히 초기화 방전을 발생시키는 초기화 기간(Tin)을 설정한다. 일례로서, 초기화 기간(Tin)을 500㎲로 설정했다.
이어서, 도 3(b)에 나타낸 바와 같이, 모든 주사 전극(SC1∼SC2160)에 주사 펄스를 순차로 인가하기(즉, 모든 주사 전극(SC1∼SC2160)에 기록 동작을 1회 실행한다) 위해서 필요로 하는 기간을 나타내는 전기록 기간(Tw)을 어림한다. 이때, 기록 동작이 연속해서 실행되도록 주사 펄스를 가능한 한 짧게, 또한 가능한 한 연속해서 인가하는 것이 바람직하다. 일례로서, 주사 전극 1개당(當) 기록 동작에 필요로 하는 기간을 0.7㎲로 했다. 주사 전극의 수가 2160개이기 때문에, 전기록 기간(Tw)은 0.7×2160=1512㎲이다.
이어서, 서브 필드수를 어림한다. 처음에는 소거 기간을 무시한다. 1필드 기간(Tf)으로부터 초기화 기간(Tin)을 빼고, 전기록 기간(Tw)으로 나누면, (16.7-0.5)/1.5=10.8ms가 된다. 그 결과, 도 3(c)에 나타낸 바와 같이, 최대 10개의 서브 필드(SF1, SF2, …, SF10)를 확보할 수 있다는 것을 알 수 있다.
이어서, 필요한 유지 펄스수에 근거해서, 표시 전극쌍 그룹(DG1∼DGN)의 수를 나타내는 표시 전극쌍 그룹수 N을 정한다. 일례로서, 서브 필드(SF1∼SF10)에 있어서 각각 「60」, 「44」, 「30」, 「18」, 「11」, 「6」, 「3」, 「2」, 「1」, 「1」의 개수의 유지 펄스를 주사 전극(SC1∼SC2160)에 인가하는 것으로 가정한다. 유지 펄스를 인가하기 위해서 필요로 하는 기간을 나타내는 유지 기간(Ts1, Ts2, …, Ts10)은 각각 서브 필드(SF1∼SF10)에 있어서의 상술한 유지 펄스의 개수에 유지 펄스 주기를 곱한 것이 된다. 유지 펄스 주기를 10㎲로 하면, 최대의 유지 기간을 나타내는 최대 유지 기간(Ts1)은 10×60=600㎲가 된다.
도 3(d)(및 후술하는 도 4, 도 5, 도 6, 도 10, 및 도 11)에 있어서, 기록 기간(Tw1)은 전기록 기간(Tw) 중, 각 표시 전극쌍 그룹(DG1∼DGN)의 기록 동작에 필요로 하는 기간을 나타내고, 식 1에 의해 구해진다.
Tw1 = Tw/N (1)
유지 기간(Ts1∼Ts10)은 각각의 서브 필드(SF1∼SF10)에 있어서, 기록 기간(Tw1) 후에 설정된다. 표시 전극쌍 그룹(DG1∼DGN) 중 p번째(p=1∼N)의 표시 전극쌍 그룹(DGp)에 대한 q번째(q=1∼10)의 서브 필드(SFq)의 유지 기간은 각 표시 전극쌍 그룹(DG(p+1)∼DGN)(여기서, p=1, 2, …, N-1)에 대한 서브 필드(SFq)의 기록 기간(Tw1)과 시간적으로 병행하여 설정된다. 또한, 표시 전극쌍 그룹(DGp)에 대한 서브 필드(SFq)의 유지 기간은 각 표시 전극쌍 그룹(DG1∼DG(p-1))(여기서, p=2, 3, …, N)에 대한 서브 필드(SF(q+1))(여기서, q=1∼9)의 기록 기간(Tw1)과 시간적으로 병행하여 설정된다.
표시 전극쌍 그룹수 N은 전기록 기간(Tw)과 최대 유지 기간(Ts1)을 이용하여, 이하의 식 2를 만족하는 최소의 정수로서 구해진다.
N ≥ Tw/(Tw-Ts1) (2)
여기서, 식 2의 도출을 설명한다. 식 2의 원래의 식은,
Ts1 ≤ Tw×(N-1)/N (3)
이다. 식 3은 전기록 기간(Tw)으로부터 그룹 단위 기록 기간(Tw/N)을 뺀 나머지 기간을 최대 유지 기간(Ts1)이 초과해서는 안 되는 것을 나타내고 있다. 바꿔 말하면, 최대 유지 기간(Ts1)보다도, 식 3의 우변에서 표시되는 기간(Tw×(N-1)/N)이 길어지도록, 표시 전극쌍 그룹수 N을 정할 필요가 있다. 예를 들면, 식 3이 성립하지 않는, 작은 N을 선택할 경우, 표시 전극쌍 그룹(DGN)에 대한 서브 필드(SFq)의 기록 동작이 종료한 시점에서, 표시 전극쌍 그룹(DG(N-1))에 대한 서브 필드(SFq)의 유지 기간이 종료하지 않게 된다. 그 결과, 표시 전극쌍 그룹(DG1)에 대한 서브 필드(SF(q+1))의 기록 동작을 즉시는 실행할 수 없다. 따라서, 다음 서브 필드를 향해서 연속한 기록 동작이 실현되지 않아, 구동 시간을 단축할 수 없다. 따라서, 식 3이 성립하는 자연수 N을 선택할 필요가 있다. 식 2는 식 3의 이러한 도출 이유의 결과로서 표시된다.
상술한 바와 같이, Tw=1512㎲, Ts1=600㎲이므로, 식 2로부터,
1512/(1512-600)=1.66 (4)
이 되고, 표시 전극쌍 그룹수 N은 2가 된다.
이상의 고찰에 근거해서, 도 2에 나타낸 바와 같이 표시 전극쌍을 2개의 표시 전극쌍 그룹(DG1, DG2)으로 나눈다. 이 경우, N=2, Tw=1512㎲, Ts1=600㎲이므로,
Tw×(N-1)/N=756≥600 (5)
이 되고, 물론 식 3의 조건을 만족하고 있다. 이상과 같이 해서, 패널(10)을 구동하기 위한 구동 구성 및 표시 전극쌍 그룹수 N을 정할 수 있다.
이어서, 구동 전압 파형의 상세와 그 동작에 대해서 설명한다.
도 4는 플라즈마 디스플레이 장치의 패널(10)의 각 전극에 인가하는 구동 전압 파형을 나타내는 파형도이다. 위로부터 순서대로, 1번째는 데이터 전극(D1∼Dm)의 구동 전압 파형이다. 2번째는 표시 전극쌍 그룹(DG1)에 속하는 주사 전극 그룹(SG1) 및 유지 전극 그룹(UG1)의 구동 전압 파형이다. 3번째는 표시 전극쌍 그룹(DG2)에 속하는 주사 전극 그룹(SG2) 및 유지 전극 그룹(UG2)의 구동 전압 파형이다. 1필드 기간(Tf)의 최초에, 각 방전 셀(Cij)에서 초기화 방전을 발생시키는 초기화 기간(Tin)을 설정한다. 또한, 1필드 기간(Tf) 내의 초기화 기간(Tin) 후에, 도 3(d)와 마찬가지로, 표시 전극쌍 그룹(DG1, DG2)마다 서브 필드(SF1∼SF10)를 설정한다. 서브 필드(SFq)는 기록 기간(Tw1), 유지 기간(Tsq), 및 소거 기간(Te)의 순서로 구성된다(q=1∼10). 소거 기간(Te)은 각 유지 기간(Ts1∼Ts10) 후에, 그 유지 기간에서 방전한 방전 셀(Cij)에 대하여 소거 방전을 발생시키는 기간이다.
도 3(d)에 있어서 상술한 바와 같이, 표시 전극쌍 그룹(DG2)에 대한 서브 필드(SF1∼SF10)는 표시 전극쌍 그룹(DG1)에 대한 서브 필드(SF1∼SF10)에 비해서, 전체적으로 기록 기간(Tw1)만큼 지연되고 있다. 그 결과, 표시 전극쌍 그룹(DG1)의 유지 기간(Tsq) 및 소거 기간(Te)은 표시 전극쌍 그룹(DG2)에 대한 서브 필드(SFq)의 기록 기간(Tw1)과 시간적으로 병행하게 된다(q=1∼10).
우선, 초기화 기간(Tin)에 대해서 설명한다. 초기화 기간(Tin)에서는, 데이터 전극(D1∼Dm) 및 유지 전극 그룹(UG1, UG2)에 각각 전압 0(V)을 인가한다. 전압 0(V)은 제로 볼트의 전압을 나타내고, 기준 전압 또는 접지 전압이라고도 불린다. 주사 전극 그룹(SG1, SG2)에는, 각각 유지 전극 그룹(UG1, UG2)에 대한 양(陽)의 방전 개시 전압보다도 낮은 소정의 양의 전압(Vi1)으로부터, 방전 개시 전압을 초과하는 소정의 양의 전압(Vi2)을 향해서 완만하게 상승하는 상승 경사 파형 전압(Vup1)을 인가한다. 상승 경사 파형 전압(Vup1)이 상승하는 사이에, 주사 전극(SC1∼SC2160)과, 유지 전극(SU1∼SU2160) 및 데이터 전극(D1∼Dm)의 사이에서 각각 미약한 초기화 방전이 발생한다. 그리고 주사 전극(SC1∼SC2160) 상에 음(陰)의 벽전압이 축적됨과 더불어, 데이터 전극(D1∼Dm) 상 및 유지 전극(SU1∼SU2160) 상에는 양의 벽전압이 축적된다. 여기서, 전극 상의 벽전압이라는 것은 전극을 덮는 유전체층 상, 보호층 상, 및 형광체층 상 등에 축적된 벽전하에 의해 발생하는 전압을 나타낸다. 또한, 이 기간에서는 데이터 전극(D1∼Dm)에 소정의 양의 기록 펄스 전압(Vd)을 인가해도 좋다.
이어서, 데이터 전극(D1∼Dm)에 전압 0(V)을 인가하고, 유지 전극 그룹(UG1, UG2)에 양의 소정 전압(Ve1)을 인가하고, 주사 전극 그룹(SG1, SG2)에는 각각 유지 전극 그룹(UG1, UG2)에 대한 양의 방전 개시 전압보다도 낮은 소정의 양의 전압(Vi3)으로부터, 음의 방전 개시 전압을 음의 방향으로 초과하는 소정의 음의 전압(Vi4)을 향해서 완만하게 하강하는 하강 경사 파형 전압(Vdw1)을 인가한다. 이 사이에, 주사 전극(SC1∼SC2160)과, 유지 전극(SU1∼SU2160) 및 데이터 전극(D1∼Dm)의 사이에서 각각 미약한 초기화 방전이 발생한다. 그리고 주사 전극(SC1∼SC2160) 상의 음의 벽전압 및 유지 전극(SU1∼SU2160) 상의 양의 벽전압이 약화되고, 데이터 전극(D1∼Dm) 상의 양의 벽전압은 기록 동작에 적합한 값으로 조정된다. 그 후, 주사 전극 그룹(SG1, SG2)에 소정의 전압(Vc)을 인가한다. 이상으로써, 모든 방전 셀(Cij)에 대하여 초기화 방전을 실행하는 초기화 동작이 종료한다.
여기서, 초기화 기간(Tin)은 상승기간과 하강기간으로 분할할 수 있다. 구동 전압 파형은 상승기간에 있어서 상승 경사 파형 전압(Vup1)을 포함하고, 하강기간에 있어서 하강 경사 파형 전압(Vdw1)을 포함한다. 상승 경사 파형 전압(Vup1) 및 하강 경사 파형 전압(Vdw1)을 포함하는 초기화 기간(Tin)의 구동 전압 파형은 초기화 펄스라고 불린다.
이어서, 표시 전극쌍 그룹(DG1)에 대한 서브 필드(SF1)의 기록 기간(Tw1)에 대해서 설명한다. 유지 전극 그룹(UG1)에, 소정 전압(Ve1)보다도 높은 양의 소정 전압(Ve2)을 인가한다. 그리고 주사 전극(SC1)에 소정의 음의 주사 펄스 전압(Vad)을 가지는 주사 펄스를 인가함과 더불어, 발광해야 할 방전 셀(C1j)에 대응하는 데이터 전극(Dj)(j=1∼m)에 양의 기록 펄스 전압(Vd)을 가지는 기록 펄스를 인가한다. 그렇게 하면 데이터 전극(Dj) 상과 주사 전극(SC1) 상의 교차부의 전압차는 외부 인가 전압의 차(Vd－Vad)에 데이터 전극(Dj) 상의 벽전압과 주사 전극(SC1) 상의 벽전압의 차가 가산된 것이 되어, 방전 개시 전압을 초과한다. 그리고 데이터 전극(Dj)과 주사 전극(SC1)의 사이에서 방전이 개시되고, 유지 전극(SU1)과 주사 전극(SC1)의 사이의 방전으로 진전되어 기록 방전이 발생한다. 그 결과, 주사 전극(SC1) 상에 양의 벽전압이 축적되고, 유지 전극(SU1) 상에 음의 벽전압이 축적되며, 데이터 전극(Dj) 상에도 음의 벽전압이 축적된다. 이렇게 하여, 1행째에 발광시켜야 할 방전 셀(C1j)에 있어서 기록 방전이 발생하고, 각 전극 상에 벽전압을 축적하는 기록 동작이 실행된다. 한편, 기록 펄스를 인가하지 않은 데이터 전극(D1∼Dm)과 주사 전극(SC1)의 교차부의 전압은 방전 개시 전압을 초과하지 않으므로, 기록 방전은 발생하지 않는다.
이어서, 2행째의 주사 전극(SC2)에 주사 펄스를 인가함과 더불어, 발광해야 할 방전 셀(C2j)에 대응하는 데이터 전극(Dj)에 기록 펄스를 인가한다. 그렇게 하면 주사 펄스와 기록 펄스가 동시에 인가된 2행째의 방전 셀(C2j)에서는 기록 방전이 발생하고, 기록 동작이 실행된다.
이상의 기록 동작을 1080행째의 방전 셀(Cij)(i=1080, j=1∼m)에 이르기까지 반복하고, 발광해야 할 방전 셀(Cij)에 대하여 선택적으로 기록 방전을 발생시켜 벽전하를 형성한다.
표시 전극쌍 그룹(DG1)이 서브 필드(SF1)의 기록 기간(Tw1)의 사이, 주사 전극 그룹(SG2)에는 전압(Vc)이, 유지 전극 그룹(UG2)에는 소정 전압(Ve1)이, 각각 인가된 채이다. 이 기록 기간(Tw1)의 사이, 표시 전극쌍 그룹(DG2)은 방전이 발생하지 않는 휴지 기간이 되어 있다. 또한, 표시 전극쌍 그룹(DG2)에 속하는 각 전극에 인가하는 전압은 상술한 전압에 한정되는 것이 아니고, 방전이 발생하지 않는 범위의 다른 전압을 인가해도 좋다.
이어서, 표시 전극쌍 그룹(DG2)에 대한 서브 필드(SF1)의 기록 기간(Tw1)에 대해서 설명한다.
유지 전극 그룹(UG2)에 양의 소정 전압(Ve2)을 인가한다. 그리고 주사 전극(SC1081)에 주사 펄스를 인가함과 더불어, 발광해야 할 방전 셀(Cij)(i=1081)에 대응하는 데이터 전극(Dj)에 기록 펄스를 인가한다. 그렇게 하면 데이터 전극(Dj)과 주사 전극(SC1081)의 사이, 유지 전극(SU1081)과 주사 전극(SC1081)의 사이에서 기록 방전이 발생한다. 이어서, 주사 전극(SC1082)에 주사 펄스를 인가함과 더불어, 발광해야 할 방전 셀(Cij)(i=1082)에 대응하는 데이터 전극(Dj)에 기록 펄스를 인가한다. 그렇게 하면 주사 펄스와 기록 펄스가 동시에 인가된 1082행째의 방전 셀(Cij)(i=1082)에서 기록 방전이 발생한다.
이상의 기록 동작을 2160행째의 방전 셀(Cij)(i=2160)에 이르기까지 반복하고, 발광해야 할 방전 셀(Cij)에 대하여 선택적으로 기록 방전을 발생시켜 벽전하를 형성한다.
표시 전극쌍 그룹(DG2)이 서브 필드(SF1)의 기록 기간(Tw1)의 사이, 표시 전극쌍 그룹(DG1)은 서브 필드(SF1)의 유지 기간(Ts1)이 되어 있다. 이 유지 기간(Ts1)에서는, 주사 전극 그룹(SG1)에 「60」개의 유지 펄스와 유지 전극 그룹(UG1)에 「60」개의 유지 펄스를, 1개씩 번갈아 인가하여, 기록 기간(Tw1)에 있어서 기록 방전을 실행한 방전 셀(Cij)을 발광시킨다.
구체적으로는, 우선 주사 전극 그룹(SG1)에 소정의 양의 유지 펄스 전압(Vs)을 인가함과 더불어, 유지 전극 그룹(UG1)에 전압 0(V)을 인가한다. 그렇게 하면 기록 방전을 발생시킨 방전 셀(Cij)에서는 주사 전극(SCi) 상의 벽전압과 유지 전극(SUi) 상의 벽전압의 차에 유지 펄스 전압(Vs)이 가산되어, 주사 전극(SCi) 상과 유지 전극(SUi) 상의 전압차가 방전 개시 전압을 초과한다. 그 때문에 주사 전극(SCi)과 유지 전극(SUi)의 사이에 유지 방전이 발생하고, 이때 발생한 자외선에 의해 형광체층(35)이 발광한다. 그리고 주사 전극(SCi) 상에 음의 벽전압이 축적되고, 유지 전극(SUi) 상에 양의 벽전압이 축적된다. 기록 기간(Tw1)에 있어서 기록 방전을 발생시키지 않은 방전 셀(Cij)에서는 유지 방전은 발생하지 않고, 초기화 기간(Tin)의 종료 시에 있어서의 벽전압이 유지된다.
계속해서, 주사 전극 그룹(SG1)에는 전압 0(V)을, 유지 전극 그룹(UG1)에는 양의 유지 펄스 전압(Vs)을 각각 인가한다. 그렇게 하면, 유지 방전을 발생시킨 방전 셀(Cij)에서는 유지 전극(SUi) 상과 주사 전극(SCi) 상의 전압차가 방전 개시 전압을 초과하므로, 다시 유지 전극(SUi)과 주사 전극(SCi)의 사이에서 유지 방전이 발생하고, 유지 전극(SUi) 상에 음의 벽전압이 축적되고, 주사 전극(SCi) 상에 양의 벽전압이 축적된다. 이후 마찬가지로, 주사 전극 그룹(SG1)과 유지 전극 그룹(UG1)에 번갈아 유지 펄스를 인가하고, 표시 전극쌍의 전극 간에 전위차를 부여한다. 이에 따라, 기록 기간(Tw1)에 있어서 기록 방전을 발생시킨 방전 셀(Cij)에서, 유지 방전이 계속해서 발생하고, 방전 셀(Cij)이 발광한다.
여기서, 표시 전극쌍 그룹(DG1)에 번갈아 인가하는 유지 펄스는 주사 전극 그룹(SG1) 및 유지 전극 그룹(UG1)이 동시에 고(高)전위가 되는 타이밍을 가지는 유지 펄스이다. 즉, 주사 전극 그룹(SG1)에 양의 유지 펄스 전압(Vs)을 인가함과 더불어, 유지 전극 그룹(UG1)에 전압 0(V)을 인가할 경우에는, 우선 주사 전극 그룹(SG1)의 전압을 전압 0(V)으로부터 유지 펄스 전압(Vs)을 향해서 상승시킨다. 그 후에 유지 전극 그룹(UG1)의 전압을 유지 펄스 전압(Vs)으로부터 전압 0(V)을 향해서 하강시킨다. 또한, 주사 전극 그룹(SG1)에 전압 0(V)을 인가함과 더불어, 유지 전극 그룹(UG1)에 양의 유지 펄스 전압(Vs)을 인가할 경우에는, 우선 유지 전극 그룹(UG1)의 전압을 전압 0(V)으로부터 유지 펄스 전압(Vs)을 향해서 상승시킨다. 그 후에 주사 전극 그룹(SG1)의 전압을 유지 펄스 전압(Vs)으로부터 전압 0(V)을 향해서 하강시킨다.
이와 같이, 주사 전극 그룹(SG1) 및 유지 전극 그룹(UG1)이 동시에 고전위가 되는 타이밍이 존재하도록 유지 펄스를 인가함으로써, 데이터 전극에 인가되는 기록 펄스의 영향을 받지 않고 안정한 유지 방전을 계속할 수 있다. 이하에 그 이유에 대해서 설명한다.
최초에, 주사 전극 그룹(SG1)에 전압 0(V)을 인가함과 더불어, 유지 전극 그룹(UG1)에 유지 펄스 전압(Vs)을 인가할 경우에 대해서 검토한다. 이 경우, 우선 주사 전극 그룹(SG1)의 전압을 유지 펄스 전압(Vs)으로부터 전압 0(V)을 향해서 하강시키고, 그 후에 유지 전극 그룹(UG1)의 전압을 전압 0(V)으로부터 유지 펄스 전압(Vs)을 향해서 상승시켰다고 가정한다. 그렇게 하면, 데이터 전극에 기록 펄스가 인가되어 있을 경우, 주사 전극 그룹(SG1)의 전압이 하강한 시점에서, 주사 전극과 데이터 전극의 사이에서 방전이 발생하여, 유지 방전의 계속에 필요한 벽전하가 감소할 가능성이 있다. 이어서, 주사 전극 그룹(SG1)에 유지 펄스 전압(Vs)을 인가함과 더불어, 유지 전극 그룹(UG1)에 전압 0(V)을 인가할 경우에 대해서 검토한다. 이 경우, 우선 유지 전극 그룹(UG1)의 전압을 유지 펄스 전압(Vs)으로부터 전압 0(V)을 향해서 하강시키고, 그 후에 주사 전극 그룹(SG1)의 전압을 전압 0(V)으로부터 유지 펄스 전압(Vs)을 향해서 상승시켰다고 가정한다. 그렇게 하면, 데이터 전극에 기록 펄스가 인가되어 있을 경우, 유지 전극 그룹(UG1)의 전압이 하강한 시점에서, 유지 전극과 데이터 전극의 사이에서 방전이 발생하여, 유지 방전의 계속에 필요한 벽전하가 감소할 가능성이 있다.
이와 같이, 표시 전극쌍 중, 한쪽의 전극의 전압이 하강한 시점에서 방전이 발생하여 벽전하가 감소하면, 그 후에 다른 쪽의 전극의 전압을 상승시켜 유지 펄스를 인가해도, 유지 방전이 발생하지 않거나, 또는 약한 유지 방전이 되는 등, 충분한 벽전하가 축적되지 않는다. 그 때문에, 계속해서 유지 방전을 발생시킬 수 없게 될 우려가 있었다.
그러나, 도 4에서는 상술한 바와 같이, 표시 전극쌍 중, 한쪽의 전극의 전압을 상승시킨 후에, 다른 쪽의 전극의 전압을 하강시켜 유지 펄스를 인가한다. 이에 따라, 데이터 전극에 기록 펄스가 인가되어 있어도, 표시 전극쌍의 한쪽의 전극과 데이터 전극의 사이에서 선행(先行)해서 방전이 발생할 우려가 없다. 그 때문에, 기록 펄스의 유무에 관계없이 유지 방전을 안정하게 계속할 수 있다.
유지 기간(Ts1) 후에는, 소거 기간(Te)이 설정되어 있다. 소거 기간(Te)에서는, 주사 전극 그룹(SG1)과 유지 전극 그룹(UG1)의 사이에 소위 세폭(細幅) 펄스 형상의 전압차를 부여하여, 데이터 전극(Dj) 상의 양의 벽전압을 남긴 채, 주사 전극(SCi) 및 유지 전극(SUi) 상의 벽전압을 소거하고 있다. 소거 기간에 있어서의 구동 전압 파형은 소거 펄스라고도 불린다.
이어서 표시 전극쌍 그룹(DG1)에 대한 서브 필드(SF2)의 기록 기간(Tw1)에 대해서 설명한다. 유지 전극 그룹(UG1)에 양의 소정 전압(Ve2)을 인가한다. 그리고 주사 전극 그룹(SG1)에 대해서는, 서브 필드(SF1)의 기록 기간(Tw1)과 마찬가지로 주사 펄스를 순차로 인가함과 더불어, 데이터 전극(Dj)에 기록 펄스를 인가하여, 1∼1080행째의 방전 셀(Cij)에서 기록 동작을 실행한다.
표시 전극쌍 그룹(DG1)이 서브 필드(SF2)의 기록 기간(Tw1)의 사이, 표시 전극쌍 그룹(DG2)은 서브 필드(SF1)의 유지 기간(Ts1)이 되어 있다. 이 유지 기간(Ts1)에서는, 주사 전극 그룹(SG2)과 유지 전극 그룹(UG2)에, 각각 「60」의 유지 펄스를 1개씩 번갈아 인가하여, 기록 기간(Tw1)에 있어서 기록 방전을 실행한 방전 셀(Cij)을 발광시킨다.
이 경우에도, 표시 전극쌍에 번갈아 인가되는 유지 펄스는 주사 전극 그룹(SG2) 및 유지 전극 그룹(UG2)이 동시에 고전위가 되는 타이밍을 가지는 유지 펄스이다.
그리고 유지 기간(Ts1) 후의 소거 기간(Te)에서는, 주사 전극 그룹(SG2)과 유지 전극 그룹(UG2)의 사이에 세폭 펄스 형상의 전압차를 부여하여, 데이터 전극(Dj) 상의 양의 벽전압을 남긴 채, 주사 전극(SCi) 상 및 유지 전극(SUi) 상의 벽전압을 소거하고 있다.
이후 마찬가지로, 표시 전극쌍 그룹(DG2)에 대한 서브 필드(SF2)의 기록 기간(Tw1), 표시 전극쌍 그룹(DG1)에 대한 서브 필드(SF3)의 기록 기간(Tw1), …로 계속된다. 최후에, 표시 전극쌍 그룹(DG2)에 대한 서브 필드(SF10)의 기록 기간(Tw1), 표시 전극쌍 그룹(DG2)에 대한 서브 필드(SF10)의 유지 기간(Ts10) 및 소거 기간(Te)으로 이어져서 1필드 기간(Tf)을 마친다.
이와 같이, 초기화 기간(Tin) 후에, 표시 전극쌍 그룹(DG1, DG2) 중 어느 한쪽의 그룹에 있어서 기록 동작이 연속해서 실행되도록, 주사 펄스 및 유지 펄스의 타이밍을 설정하고 있다. 즉, 식 6에 나타낸 바와 같이, 1필드 기간(Tf)은 초기화 기간(Tin)과 전기록 기간(Tw)의 서브 필드(SF1∼SF10) 상당분(Tw×10)과 서브 필드(SF10)의 유지 기간(Ts10)과 서브 필드(SF10)의 소거 기간(Te)의 총합 이상이면 좋다.
Tf ≥ (Tin＋Tw×10＋Ts10＋Te) (6)
서브 필드(SF1∼SF9)에 있어서의 유지 기간(Ts1∼Ts9) 및 소거 기간(Te)은 전기록 기간(Tw)의 서브 필드(SF1∼SF10) 상당분(Tw×10)과 시간적으로 병행하고 있기 때문에, 실질적으로 무시할 수 있다.
그 결과, 1필드 기간(Tf) 내에 10개의 서브 필드(SF1∼SF10)를 설정할 수 있다. 이 서브 필드(SF1∼SF10)의 수는 상술한 바와 같이, 1필드 기간(Tf) 내에 설정할 수 있는 최대의 수이다.
또한, 상술한 바와 같이, 최후에 표시 전극쌍 그룹(DG2)에 대한 유지 기간(Ts10) 및 소거 기간(Te)으로 1필드 기간(Tf)을 마친다(식 6을 참조). 그 때문에, 최후의 서브 필드(SF10)에 휘도 무게가 가장 작은 유지 기간(Ts10)을 배치함으로써, 식 6의 구동 시간(Ts10)을 단축할 수 있다.
또한, 상술한 바와 같이 소거 기간(Te)에서는 주사 전극(SC1∼SCn)과 유지 전극(SU1∼SUn)의 사이에 세폭 펄스 형상의 전압차를 부여하여 소거 동작을 실행하는 것으로 하고, 소거 기간(Te)을 무시하고 서브 필드 구성 및 표시 전극쌍 그룹수 N을 정했다. 또한, 표시 전극쌍 그룹(DG1, DG2) 중 어느 한쪽의 그룹이 소거 기간(Te)이라도 기록 동작을 실행하는 것으로 하여 설명했다. 또한, 소거 동작은 상술한 동작에 한정되는 것이 아니고, 예를 들면 주사 전극에 경사 파형 전압을 인가해서 소거 동작을 실행해도 좋다. 또한, 소거 기간(Te)은 벽전압을 소거할 뿐만 아니라, 다음 기록 기간(Tw1)의 기록 동작에 대비해서 데이터 전극 상의 벽전압을 조정하는 기간이기도 하기 때문에, 데이터 전극의 전압을 고정해 두는 것이 바람직하다. 따라서, 표시 전극쌍 그룹(DG1, DG2) 중 어느 한쪽의 그룹이 소거 기간(Te)일 때에는 기록 동작을 실행하지 않는 것이 바람직하다.
이러한 구동 전압 파형의 상세와 그 동작을 이하에 설명한다.
도 5는, 플라즈마 디스플레이 장치의 패널(10)의 각 전극에 인가하는 구동 전압 파형을 나타내는 파형도이다.
우선, 초기화 기간(Tin)은 도 4에 나타낸 구동 전압 파형의 초기화 기간(Tin)과 마찬가지이므로 설명을 생략한다.
이어지는 표시 전극쌍 그룹(DG1)에 대한 서브 필드(SF1)의 기록 기간(Tw1)도 도 4에 나타낸 구동 전압 파형과 마찬가지이다.
표시 전극쌍 그룹(DG1)이 서브 필드(SF1)의 기록 기간(Tw1)의 사이, 표시 전극쌍 그룹(DG2)은 방전이 발생하지 않는 휴지 기간(Tid)이 되어 있다. 이 휴지 기간(Tid)에서는, 주사 전극 그룹(SG2)에, 전압(Vc)보다도 높은 소정의 양의 전압(Vb)을 인가한다. 이렇게 휴지 기간(Tid)에 있어서는, 방전이 발생하지 않는 범위에서, 주사 전극 그룹(SG2)을 될 수 있는 한 고전위로 유지함으로써 벽전하의 감소를 억제할 수 있어, 이어지는 기록 기간(Tw1)에 있어서 안정한 기록 동작을 실행할 수 있다.
이어지는 표시 전극쌍 그룹(DG2)에 대한 서브 필드(SF1)의 기록 기간(Tw1)의 구동 전압 파형은 도 4에 나타낸, 표시 전극쌍 그룹(DG2)에 대한 서브 필드(SF1)의 기록 기간(Tw1)과 마찬가지이다.
표시 전극쌍 그룹(DG2)이 서브 필드(SF1)의 기록 기간(Tw1)의 사이, 표시 전극쌍 그룹(DG1)은 서브 필드(SF1)의 유지 기간(Ts1)이 되어 있다. 이 유지 기간(Ts1)에서는 도 5에 나타내는 구동 전압 파형에 있어서도 주사 전극 그룹(SG1) 및 유지 전극 그룹(UG1)에 번갈아 유지 펄스를 인가한다. 여기서, 표시 전극쌍에 번갈아 인가되는 유지 펄스도 주사 전극 그룹(SG1) 및 유지 전극 그룹(UG1)이 동시에 고전위가 되는 타이밍을 가지는 유지 펄스이다.
유지 기간(Ts1) 후에는, 소거 기간(Te)이 설정되어 있다. 소거 기간(Te)에서는 주사 전극 그룹(SG1)에, 소정의 양의 전압(Vr)을 향해서 완만하게 상승하는 상승 경사 파형 전압(Vup2)을 인가하고, 그 후 전압(Vi4)을 향해서 완만하게 하강하는 하강 경사 파형 전압(Vdw2)을 인가한다. 이렇게 해서 데이터 전극(Dj) 상의 양의 벽전압을 남긴 채, 주사 전극(SCi) 및 유지 전극(SUi) 상의 벽전압을 소거하고 있다.
여기서, 소거 기간(Te)은 상승기간과 하강기간으로 분할할 수 있다. 구동 전압 파형은 상승기간에 있어서 상승 경사 파형 전압(Vup2)을 포함하고, 하강기간에 있어서 하강 경사 파형 전압(Vdw2)을 포함한다. 상승 경사 파형 전압(Vup2) 및 하강 경사 파형 전압(Vdw2)을 포함하는 소거 기간의 구동 전압 파형은 소거 펄스라고도 불린다.
이와 같이 소거 동작을 실행하기 위해서는, 어느 정도의 시간이 필요하다. 그리고 소거 기간(Te)은 벽전압을 소거할 뿐만 아니라, 다음 기록 기간(Tw1)의 기록 동작에 대비해서 데이터 전극 상의 벽전압을 조정하는 기간이기도 하기 때문에, 데이터 전극의 전압을 고정해 두는 것이 바람직하다. 그 때문에, 도 5에 나타내는 구동 전압 파형에서는 표시 전극쌍 그룹(DG1)의 소거 기간(Te)에 있어서 표시 전극쌍 그룹(DG2)의 기록 동작을 정지하고 있다. 즉, 주사 전극 그룹(SG2)에는 주사 펄스 전압(Vad)이 인가되지 않고, 데이터 전극(Dj)에는 기록 펄스 전압(Vd)이 인가되지 않는다.
그 후, 표시 전극쌍 그룹(DG1)에 대해서는 방전이 발생하지 않는 휴지 기간(Tid)이며, 주사 전극 그룹(SG1)에는 전압(Vc)보다도 높은 전압(Vb)을 인가한다. 이 휴지 기간(Tid)은 표시 전극쌍 그룹(DG2)의 기록 기간(Tw1)이 종료할 때까지 계속된다. 이렇게, 방전이 발생하지 않는 범위에서 주사 전극 그룹(SG1)을 될 수 있는 한 고전위로 유지함으로써, 벽전하의 감소를 억제할 수 있고, 이어지는 기록 기간(Tw1)에 있어서 안정한 기록 동작을 실행할 수 있다.
이어지는 표시 전극쌍 그룹(DG1)에 대한 서브 필드(SF2)의 기록 기간(Tw1)의 구동 전압 파형은 도 4에 나타낸 구동 전압 파형과 마찬가지이다.
표시 전극쌍 그룹(DG1)이 서브 필드(SF2)의 기록 기간(Tw1)의 사이, 표시 전극쌍 그룹(DG2)은 서브 필드(SF1)의 유지 기간(Ts1)이 되어 있다. 이 유지 기간(Ts1)에서는, 동시에 고전위가 되는 타이밍이 존재하도록, 주사 전극 그룹(SG2)과 유지 전극 그룹(UG2)에 번갈아 유지 펄스를 인가한다.
이어지는 소거 기간(Te)에서는, 주사 전극 그룹(SG2)에, 전압(Vr)을 향해서 완만하게 상승하는 상승 경사 파형 전압(Vup2)을 인가하고, 그 후 전압(Vi4)을 향해서 완만하게 하강하는 하강 경사 파형 전압(Vdw2)을 인가한다. 이렇게 해서 데이터 전극(Dj) 상의 양의 벽전압을 남긴 채, 주사 전극(SCi) 및 유지 전극(SUi) 상의 벽전압을 소거하고 있다. 그리고 표시 전극쌍 그룹(DG2)의 소거 기간(Te)에서는, 표시 전극쌍 그룹(DG1)의 기록 동작을 정지한다.
그 후의, 표시 전극쌍 그룹(DG2)의 휴지 기간(Tid)에서는, 주사 전극 그룹(SG2)에는 전압(Vc)보다도 높은 전압(Vb)을 인가한다.
이후 마찬가지로, 표시 전극쌍 그룹(DG2)에 대한 서브 필드(SF2)의 기록 기간(Tw1), 표시 전극쌍 그룹(DG1)에 대한 서브 필드(SF3)의 기록 기간(Tw1), …로 계속된다. 최후에, 표시 전극쌍 그룹(DG2)에 대한 서브 필드(SF10)의 기록 기간(Tw1), 표시 전극쌍 그룹(DG2)에 대한 서브 필드(SF10)의 유지 기간(Ts10) 및 소거 기간(Te)으로 계속되어 1필드 기간(Tf)을 마친다.
또한, 도 5에 나타내는 구동 전압 파형에서는, 소거 기간(Te)과 기록 기간(Tw1)의 사이에 휴지 기간(Tid)을 설정하고 있지만, 휴지 기간(Tid)은 소거 기간(Te)의 상승기간과 하강기간의 사이에 설정해도 좋다.
도 6은, 플라즈마 디스플레이 장치의 패널(10)의 각 전극에 인가하는 구동 전압 파형을 나타내는 파형도이다.
우선, 초기화 기간(Tin)은 도 5에 나타낸 구동 전압 파형의 초기화 기간(Tin)과 마찬가지이기 때문에 설명을 생략한다.
이어지는 표시 전극쌍 그룹(DG1)에 대한, 서브 필드(SF1)의 기록 기간(Tw1) 및 유지 기간(Ts1) 모두, 도 5에 나타낸 구동 전압 파형과 마찬가지이다. 표시 전극쌍 그룹(DG1)이 서브 필드(SF1)의 기록 기간(Tw1)의 사이, 표시 전극쌍 그룹(DG2)은 휴지 기간(Tid)이 되어 있다. 또한, 이 휴지 기간(Tid)에서는, 도 5에 나타내는 구동 전압 파형의 경우에는 전압(Vb)을 인가하고 있지만, 도 6에 나타내는 구동 전압 파형의 경우에는 전압(Vi1)을 인가해도 좋다.
이어지는 표시 전극쌍 그룹(DG1)에 대한 서브 필드(SF1)의 소거 기간(Te1)에서는, 주사 전극 그룹(SG1)에 전압(Vr)을 향해서 완만하게 상승하는 상승 경사 파형 전압(Vup2)을 인가하고, 유지 기간(Ts1)에 있어서 유지 방전하고 있던 방전 셀(Cij)의 벽전압을 소거시킨다.
표시 전극쌍 그룹(DG1)이 서브 필드(SF1)의 소거 기간(Te1)의 사이, 표시 전극쌍 그룹(DG2)은 기록 동작을 정지하고 있다. 기록 동작을 정지하는 이유는 도 5에서 상술한 이유와 마찬가지이다.
이어지는 휴지 기간(Tid)에 있어서, 주사 전극 그룹(SG1)에 전압 0(V)을 인가한 후, 유지 전극 그룹(UG1)에 소정 전압(Ve1)을 인가한다. 표시 전극쌍 그룹(DG1)의 휴지 기간(Tid)의 개시와 동시에, 표시 전극쌍 그룹(DG2)은 기록 동작을 재개하고, 주사 전극(SC2160)의 기록이 종료할 때까지 표시 전극쌍 그룹(DG1)의 휴지 기간(Tid)의 동작을 실행한다.
그 후, 표시 전극쌍 그룹(DG1)에 대한 소거 기간(Te2)에서는, 주사 전극 그룹(SG1)에, 전압(Vi4)을 향해서 완만하게 하강하는 하강 경사 파형 전압(Vdw2)을 인가하고, 다음 기록 기간(Tw1)의 기록 동작에 대비해서 데이터 전극 상의 벽전압을 조정한다. 그 후 즉시 기록 기간(Tw1)이 되어 주사 전극(SC1)으로부터 기록 동작을 시작한다. 이렇게 하강 경사 파형 전압(Vdw2)을 인가한 직후에 기록 동작을 개시함으로써, 벽전하의 감소를 억제할 수 있고, 이어지는 기록 기간(Tw1)에 있어서 안정한 기록 동작을 실행할 수 있다.
여기서, 소거 기간(Te1, Te2)은 상승기간과 하강기간으로 분할할 수 있다. 구동 전압 파형은 상승기간에 있어서 상승 경사 파형 전압(Vup2)을 포함하고, 하강기간에 있어 하강 경사 파형 전압(Vdw2)을 포함한다. 도 6의 경우, 소거 기간(Te1)은 상승기간에 대응하고, 소거 기간(Te2)은 하강기간에 대응한다.
표시 전극쌍 그룹(DG1)이 서브 필드(SF2)의 기록 기간(Tw1)의 사이, 표시 전극쌍 그룹(DG2)은 서브 필드(SF1)의 유지 기간(Ts1)이 되고, 이때의 동작은 도 5에 나타내는 구동 전압 파형일 때와 마찬가지이다.
이후 마찬가지로, 한쪽의 표시 전극쌍 그룹의 유지 기간에 이어지는 소거 기간(Te1)에 있어서 상승 경사 파형 전압(Vup2)을 인가하고, 이어지는 휴지 기간(Tid)의 동작은 다른 쪽의 표시 전극쌍 그룹의 기록 동작이 종료할 때까지 실행한다. 그 후, 한쪽의 표시 전극쌍 그룹에 있어서의 소거 기간(Te2)에 있어서 하강 경사 파형 전압(Vdw2)을 인가한다. 이러한 일련의 동작을, 각 표시 전극쌍 그룹(DG1, DG2)에 있어서 실행한다. 도 6에 나타내는 구동 전압 파형에서는, 휴지 기간(Tid)에 있어서의 전압(Vb)을 생성하는 회로가 불필요해지기 때문에, 도 5에 나타내는 구동 전압 파형보다도 도 6에 나타내는 구동 전압 파형 쪽이 구동 회로 설계가 더욱 간단해질 경우가 있다.
예를 들면, 전압(Vi1)은 150(V), 전압(Vi2)은 400(V), 전압(Vi3)은 200(V), 전압(Vi4)은 -150(V), 전압(Vc)은 -10(V), 전압(Vb)은 150(V)으로 설정된다. 또한 예를 들면, 주사 펄스 전압(Vad)은 -160(V), 유지 펄스 전압(Vs)은 200(V), 전압(Vr)은 200(V), 소정 전압(Ve1)은 140(V), 소정 전압(Ve2)는 150(V), 기록 펄스 전압(Vd)은 60(V)으로 설정된다. 또한 예를 들면, 상승 경사 파형 전압(Vup1, Vup2)의 구배는 10(V／㎲), 하강 경사 파형 전압(Vdw1, Vdw2)의 구배는 -2(V／㎲)로 설정된다. 또한 이러한 전압값 및 구배는 상술한 값에 한정되는 것이 아니고, 패널의 방전 특성이나 플라즈마 디스플레이 장치의 사양에 근거해서 최적으로 설정되어도 좋다.
이어서, 플라즈마 디스플레이 패널의 구동 회로에 대해서 설명한다.
도 7은, 플라즈마 디스플레이 장치(40)의 블록도이다. 플라즈마 디스플레이 장치(40)는 플라즈마 디스플레이 패널의 구동 회로(46) 및 패널(10)을 구비하고 있다. 플라즈마 디스플레이 패널의 구동 회로(46)는 화상 신호 처리 회로(41), 데이터 전극 구동 회로(42), 주사 전극 구동 회로(43), 유지 전극 구동 회로(44), 타이밍 발생 회로(45), 및 각 회로 블록에 필요한 전원을 공급하는 전원 회로(도시하지 않음)를 구비하고 있다.
타이밍 발생 회로(45)는 화상 신호의 수평 동기 신호 및 수직 동기 신호에 근거해서 각 회로의 동작을 제어하는 각종 타이밍 신호 S45를 발생시켜, 각각의 회로에 공급한다. 타이밍 발생 회로(45)는 연결 논리 회로(wired logic circuit)로 구성되어도 좋고, 타이밍 신호 S45를 생성하는 프로그램이 설치된 프로그램 집적 회로, 즉 마이크로 컴퓨터 또는 FPGA(Field Programmable Gate Array)로 구성되어도 좋고, 또한, 연결 논리 회로 및 프로그램 집적 회로의 양쪽으로 구성되어도 좋다. 화상 신호 처리 회로(41)는 타이밍 신호 S45에 근거해서, 화상 신호를 각 서브 필드에 있어서 방전 셀(Cij)(i=1∼2160, j=1∼m)의 발광 또는 비발광을 나타내는 화상 데이터로 변환한다.
데이터 전극 구동 회로(42)는 데이터 전극(D1∼Dm)에 각각 대응하는 m개의 스위치를 구비한다. m개의 스위치의 각각은 화상 데이터 및 타이밍 신호 S45에 근거해서, 기록 펄스 전압(Vd) 또는 전압 0(V)을 선택한다. 그 결과, 데이터 전극 구동 회로(42)는 i행째(i=1∼2160)에 있어서, j열(j=1∼m)마다 기록 펄스 전압(Vd) 또는 전압 0(V) 중 어느 한쪽의 전압을 나타내는 m계통의 전압 신호를 생성한다. 이 m계통의 전압 신호는 데이터 기록 펄스 열(列)이라고 불린다. 이렇게 데이터 전극 구동 회로(42)는 타이밍 신호 S45에 근거해서, 화상 데이터를 i행째(i=1∼2160)마다 데이터 기록 펄스 열로 변환하고, 각 데이터 전극(D1∼Dm)에 인가한다.
도 8 및 도 9에 각각 표시되는 주사 전극 구동 회로(43) 및 유지 전극 구동 회로(44) 내의 각 스위칭 소자는 타이밍 발생 회로(45)로부터의 타이밍 신호 S45를 그 스위칭 소자의 제어 단자에 받는다. 스위칭 소자가 MOSFET(Metal Oxide Semiconductor Field Effect Transistor: 금속 산화막 반도체 전계 효과 트랜지스터) 또는 IGBT(Insulated Gate Bipolar Transistor: 절연 게이트 바이폴라 트랜지스터)의 경우, 제어 단자는 게이트 단자이다. 또한 각 스위칭 소자는 타이밍 신호 S45에 의해 제어되어, 온/오프(On/Off)된다. 도 8 및 도 9에서는 도시를 간단히 하기 위해서, 타이밍 신호 S45의 배선은 생략되어 있다.
도 8은, 플라즈마 디스플레이 패널의 구동 회로(46)에 있어서의 주사 전극 구동 회로(43)의 회로도이다. 주사 전극 구동 회로(43)는 주사 전극측 유지 펄스 발생 회로(50)(이하, 간단히 「유지 펄스 발생 회로(50)」라고 약칭한다), 경사 파형 발생 회로(60), 주사 펄스 발생 회로(70a), 주사 펄스 발생 회로(70b), 주사 전극측 스위치 회로(75a)(이하, 간단히 「스위치 회로(75a)」라고 약칭한다), 및 주사 전극측 스위치 회로(75b)(이하, 간단히 「스위치 회로(75b)」라고 약칭한다)를 구비하고 있다. 주사 전극 구동 회로(43)는 전극 경로 그룹(PSG1)을 통해서 주사 전극 그룹(SG1)에 접속되고, 전극 경로 그룹(PSG2)을 통해서 주사 전극 그룹(SG2)에 접속된다. 전극 경로 그룹(PSG1)은 주사 전극 구동 회로(43)에 있어서, 주사 전극 그룹(SG1)에의 출력 경로 또는 주사 전극 그룹(SG1)으로부터의 입력 경로를 나타낸다. 전극 경로 그룹(PSG2)은 주사 전극 구동 회로(43)에 있어서, 주사 전극 그룹(SG2)에의 출력 경로 또는 주사 전극 그룹(SG2)으로부터의 입력 경로를 나타낸다. 주사 전극 구동 회로(43)는 타이밍 신호 S45에 근거해서, 주사 전극 구동 회로(43)를 구성하는 각 스위칭 소자가 제어된다. 이에 따라, 주사 전극 구동 회로(43)는 초기화 기간에 초기화 펄스, 기록 기간에 주사 펄스, 유지 기간에 유지 펄스, 및 소거 기간에 소거 펄스를 발생시켜, 전극 경로 그룹(PSG1, PSG2)을 통해서 주사 전극 그룹(SG1, SG2)에 각각 인가한다.
유지 펄스 발생 회로(50)는 전력 회수부(51) 및 전압 클램프부(55)를 가진다. 전력 회수부(51)는 전력 회수용의 커패시터(capacitor)(C51), 스위칭 소자(Q51 및 Q52), 역류 방지용의 다이오드(D51 및 D52), 및 공진용의 인덕터(L51 및 L52)를 가진다. 전압 클램프부(55)는 스위칭 소자(Q55, Q56 및 Q59) 및 다이오드(D55 및 D56)를 가진다.
커패시터(C51)의 일단은 접지되고, 동(同) 타단은 스위칭 소자(Q51)의 일단 및 스위칭 소자(Q52)의 일단에 접속된다. 스위칭 소자(Q51)의 타단은 다이오드(D51)의 양극(anode)에 접속되고, 스위칭 소자(Q52)의 타단은 다이오드(D52)의 음극(cathode)에 접속된다. 다이오드(D51)의 음극은 인덕터(L51)의 일단에 접속되고, 다이오드(D52)의 양극은 인덕터(L52)의 일단에 접속된다. 인덕터(L51)의 타단은 전압 클램프부(55)에 있어서의 스위칭 소자(Q55)의 일단과 스위칭 소자(Q59)의 일단의 접속점에 접속된다. 인덕터(L52)의 타단은 전압 클램프부(55)에 있어서의 스위칭 소자(Q59)의 타단과 스위칭 소자(Q56)의 일단과 공통 경로(PS)의 접속점에 접속된다. 스위칭 소자(Q55)의 타단은 전원 경로(PsS)를 통해서 전압원(EsS)에 접속되고, 스위칭 소자(Q56)의 타단은 접지된다.
이들 스위칭 소자(Q51, Q52, Q55, Q56, 및 Q59)는 MOSFET 및 IGBT 등의 트랜지스터 소자를 이용해서 구성할 수 있다. 도 8에는, 스위칭 소자(Q51, Q52, Q55, Q56)로서 IGBT를 이용한 회로 구성을 나타냈다. 특히 전압 클램프부(55)를 구성하는 스위칭 소자(Q55, Q56)로서 IGBT를 이용할 경우에는, 제어되는 전류의 순방향(順方向)과는 반대 방향의 전류 경로를 설치하여, IGBT의 역내압 특성을 확보할 필요가 있다. 전류의 순방향이라는 것은 컬렉터로부터 이미터(emitter)로 흐르는 순방향의 전류방향이다. 그 때문에, 다이오드(D55)는 스위칭 소자(Q55)에 대하여 전류의 순방향이 서로 반대가 되도록 병렬로 접속되고, 다이오드(D56)는 스위칭 소자(Q56)에 대하여 전류의 순방향이 서로 반대가 되도록 병렬로 접속되어 있다. 또한 도시되어 있지 않지만, IGBT를 보호하기 위해서, 각 스위칭 소자(Q51, Q52)에 병렬로 다이오드가 접속되어도 좋다.
전력 회수부(51)는 주사 전극 그룹(SG1)과 유지 전극 그룹(UG1)의 사이 또는 주사 전극 그룹(SG2)과 유지 전극 그룹(UG2)의 사이의 각 1080개의 전극간 용량과, 인덕터(L51)를 LC 공진시켜서, 유지 펄스의 상승을 실행한다. 또한, 전력 회수부(51)는 이 각 1080개의 전극간 용량과 인덕터(L52)를 LC 공진시켜, 유지 펄스의 하강 동작을 실행한다.
전력 회수부(51)는 유지 펄스의 상승 시에는, 스위칭 소자(Q51, Q59)가 온됨으로써, 전력 회수용의 커패시터(C51)에 축적되어 있는 전하(또는 전력)를 소정의 공급 경로를 통하여, 유지 기간 중의 주사 전극 그룹에 속하는 1080개의 전극간 용량에 공급한다. 주사 전극 그룹(SG1)의 유지 기간의 경우, 소정의 공급 경로는 스위칭 소자(Q51), 다이오드(D51), 인덕터(L51), 스위칭 소자(Q59), 공통 경로(PS), 스위치 회로(75a), 주사 펄스 발생 회로(70a), 전극 경로 그룹(PSG1), 및 주사 전극 그룹(SG1)을 통하는 경로이다. 주사 전극 그룹(SG2)의 유지 기간의 경우, 소정의 공급 경로는 스위칭 소자(Q51), 다이오드(D51), 인덕터(L51), 스위칭 소자(Q59), 공통 경로(PS), 스위치 회로(75b), 주사 펄스 발생 회로(70b), 전극 경로 그룹(PSG2), 및 주사 전극 그룹(SG2)을 통하는 경로이다.
또한, 전력 회수부(51)는 유지 펄스의 하강 시에는, 스위칭 소자(Q52)가 온됨으로써, 유지 기간 중의 주사 전극 그룹에 속하는 1080개의 전극간 용량에 축적된 전하(또는 전력)를 소정의 회수 경로를 통하여, 전력 회수용의 커패시터(C51)에 회수한다. 주사 전극 그룹(SG1)의 유지 기간의 경우, 소정의 회수 경로는 주사 전극 그룹(SG1), 전극 경로 그룹(PSG1), 주사 펄스 발생 회로(70a), 스위치 회로(75a), 공통 경로(PS), 인덕터(L52), 다이오드(D52), 및 스위칭 소자(Q52)를 통하는 경로이다. 주사 전극 그룹(SG2)의 유지 기간의 경우, 소정의 회수 경로는 주사 전극 그룹(SG2), 전극 경로 그룹(PSG2), 주사 펄스 발생 회로(70b), 스위치 회로(75b), 공통 경로(PS), 인덕터(L52), 다이오드(D52), 및 스위칭 소자(Q52)를 통하는 경로이다.
이와 같이, 전력 회수부(51)는 전원으로부터 전력이 공급되지 않고 LC 공진에 의해 유지 펄스의 상승 및 하강 동작을 실행하기 때문에, 이상적으로는 소비 전력이 「0」이 된다. 전력 회수용의 커패시터(C51)는 1080개의 전극간 용량에 비해서 충분히 큰 용량을 가지고, 전력 회수부(51)의 전원으로서 동작하도록, 유지 펄스 전압(Vs)의 반분인 약 Vs/2로 충전되어 있다.
전압원(EsS)은 유지 펄스 전압(Vs)을 발생시키고, 스위칭 소자(Q55)는 전원 경로(PsS)를 통해서 유지 펄스 전압(Vs)을 받는다. 전압 클램프부(55)는 스위칭 소자(Q55, Q59)가 온되고 스위칭 소자(Q56)가 오프됨으로써, 공통 경로(PS)의 전압을 유지 펄스 전압(Vs)으로 유지한다. 한편, 전압 클램프부(55)는 스위칭 소자(Q55)가 오프되고 스위칭 소자(Q56)가 온됨으로써, 공통 경로(PS)의 전압을 전압 0(V)으로 유지한다. 유지 펄스 전압(Vs)은 유지 펄스의 펄스 첨두 전압에 대응하고, 전압 0(V)은 유지 펄스의 펄스 기준 전압에 대응한다. 전압 클램프부(55)는 유지 기간 중의 주사 전극 그룹(SG1, SG2)을 유지 펄스의 펄스 첨두 전압과 펄스 기준 전압으로 번갈아 클램프 함으로써, 주사 전극 그룹(SG1, SG2)에 유지 펄스를 인가한다. 공통 경로(PS)측으로부터 전압 클램프부(55)를 본 전압 인가 시의 출력 임피던스는 충분히 작아, 전압 클램프부(55)는 유지 방전에 의한 큰 방전 전류를 안정하게 흘려보낼 수 있다.
스위칭 소자(Q59)는 유지 기간에서는 온되고, 초기화 기간(Tin)에서는 오프되는 분리 스위치이다. 초기화 기간(Tin)에 있어서 예를 들면 전압(Vi2)와 같이, 공통 경로(PS)의 전압이 유지 펄스 전압(Vs)보다도 커질 경우, 스위칭 소자(Q59)는 경사 파형 발생 회로(60)로부터 다이오드(D55)를 통해서 전압원(EsS)에 역류하는 전류를 방지한다.
이와 같이, 유지 펄스 발생 회로(50)는 타이밍 신호 S45에 근거해서 스위칭 소자(Q51, Q52, Q55, Q56)가 제어됨으로써, 유지 펄스의 상승/하강 동작, 및 유지 펄스 전압(Vs)/전압 0(V)의 유지 동작을 실행한다. 유지 펄스는 상승의 상태, 유지 펄스 전압(Vs)의 상태, 하강의 상태, 및 전압 0(V)(또는 펄스 기준 전압)의 상태를 포함하는 4개의 상태를 반복하는 펄스 파형을 나타낸다. 유지 펄스의 상승/하강의 상태를 무시하면, 유지 펄스는 유지 펄스 전압(Vs) 및 전압 0(V)의 2개의 전압을 반복하는 펄스 파형을 나타낸다고도 할 수 있다. 유지 펄스 발생 회로(50)는 이러한 상승/하강 동작 및 유지 펄스 전압(Vs)/전압 0(V)의 유지 동작에 의해 유지 펄스를 발생시켜, 공통 경로(PS)를 통해서 주사 전극 그룹(SG1, SG2)에 유지 펄스를 인가한다.
경사 파형 발생 회로(60)는 2개의 미러 적분 회로(61, 62)를 구비하고 있다. 미러 적분 회로(61)의 일단은 전원 경로(Pt)를 통해서 전압원(Et)에 접속되고, 동 타단은 공통 경로(PS)에 접속된다. 미러 적분 회로(62)의 일단은 전원 경로(Pr)를 통해서 전압원(Er)에 접속되고, 동 타단은 공통 경로(PS)에 접속된다.
전압원(Et)은 소정의 양의 전압(Vt)을 발생시키고, 미러 적분 회로(61)는 전원 경로(Pt)를 통해서 전압(Vt)을 받는다. 초기화 기간(Tin)의 상승기간에서는, 직전에 스위칭 소자(Q56)가 온됨으로써, 전압 클램프부(55)는 공통 경로(PS)의 전압을 전압 0(V)으로 한다. 이어지는 초기화 기간(Tin)의 상승기간에 있어서, 미러 적분 회로(61)는 타이밍 신호 S45에 근거해서 제어되어, 온됨으로써, 전압 0(V)으로부터 전압(Vt)을 향해서 완만하게 상승하는 상승 경사 파형 전압을 발생시켜, 공통 경로(PS)에 출력한다. 이 상승 경사 파형 전압은 초기화 펄스의 일부를 이루는 상승 경사 파형 전압(Vup1)을 형성하고 있다.
전압원(Er)은 도 5에 있어서 상술한 전압(Vr)을 발생시키고, 미러 적분 회로(62)는 전원 경로(Pr)를 통해서 전압(Vr)을 받는다. 소거 기간의 상승기간에서는, 직전에, 스위칭 소자(Q56)가 온됨으로써, 전압 클램프부(55)는 공통 경로(PS)의 전압을 전압 0(V)으로 한다. 이어지는 소거 기간의 상승기간에 있어서, 미러 적분 회로(62)는 타이밍 신호 S45에 근거해서 제어되어, 온됨으로써, 전압 0(V)으로부터 전압(Vr)을 향해서 완만하게 상승하는 상승 경사 파형 전압(Vup2)을 발생시켜, 공통 경로(PS)에 출력한다. 상승 경사 파형 전압(Vup2)은 소거 기간에 있어서의 소거 펄스의 일부를 형성하고 있다.
스위치 회로(75a)는 스위칭 소자(Q76a)를 가지고, 스위치 회로(75b)는 스위칭 소자(Q76b)를 가진다. 스위치 회로(75a)는 공통 경로(PS)와 주사 펄스 발생 회로(70a)의 로(low)측 경로(PL1)의 사이에 접속되고, 스위치 회로(75b)는 공통 경로(PS)와 주사 펄스 발생 회로(70b)의 로측 경로(PL2)의 사이에 접속된다. 스위치 회로(75a)는 온 또는 오프됨으로써, 공통 경로(PS)와 로측 경로(PL1)를 전기적으로 각각 도통(導通) 또는 차단한다. 스위치 회로(75b)는 온 또는 오프됨으로써, 공통 경로(PS)와 로측 경로(PL2)를 전기적으로 각각 도통 또는 차단한다. 전기적으로 도통 또는 차단하는 것을 각각 전기적으로 접속 또는 분리한다고도 한다.
스위치 회로(75a)는 타이밍 신호 S45에 근거해서 제어되어, 주사 전극 그룹(SG1)의 유지 기간에 있어서 온됨으로써, 공통 경로(PS)로부터의 유지 펄스를 로측 경로(PL1)에 출력한다. 스위치 회로(75a)가 유지 펄스를 로측 경로(PL1)에 출력하고 있는 사이, 스위치 회로(75b)는 오프됨으로써, 공통 경로(PS)와 로측 경로(PL2)를 전기적으로 차단한다. 마찬가지로, 스위치 회로(75b)는 타이밍 신호 S45에 근거해서 제어되어, 주사 전극 그룹(SG2)의 유지 기간에 있어서 온됨으로써, 공통 경로(PS)로부터의 유지 펄스를 로측 경로(PL2)에 출력한다. 스위치 회로(75b)가 유지 펄스를 로측 경로(PL2)에 출력하고 있는 사이, 스위치 회로(75a)는 오프됨으로써, 공통 경로(PS)와 로측 경로(PL1)를 전기적으로 차단한다.
스위치 회로(75a, 75b)는 타이밍 신호 S45에 근거해서 제어되어, 초기화 기간(Tin)의 상승기간에 있어서 양쪽 모두 온됨으로써, 미러 적분 회로(61)에 의해 발생한 상승 경사 파형 전압을 로측 경로(PL1, PL2)의 양쪽에 출력한다.
스위치 회로(75a)는 타이밍 신호 S45에 근거해서 제어되어, 주사 전극 그룹(SG1)의 소거 기간의 상승기간에 있어서 온됨으로써, 공통 경로(PS)로부터의 상승 경사 파형 전압(Vup2)을 로측 경로(PL1)에 출력한다. 스위치 회로(75a)가 상승 경사 파형 전압(Vup2)을 로측 경로(PL1)에 출력하고 있는 사이, 스위치 회로(75b)는 오프됨으로써, 공통 경로(PS)와 로측 경로(PL2)를 전기적으로 차단한다. 마찬가지로, 스위치 회로(75b)는 타이밍 신호 S45에 근거해서 제어되어, 주사 전극 그룹(SG2)의 소거 기간의 상승기간에 있어서 온됨으로써, 공통 경로(PS)로부터의 상승 경사 파형 전압(Vup2)을 로측 경로(PL2)에 출력한다. 스위치 회로(75b)가 상승 경사 파형 전압(Vup2)을 로측 경로(PL2)에 출력하고 있는 사이, 스위치 회로(75a)는 오프됨으로써, 공통 경로(PS)와 로측 경로(PL1)를 전기적으로 차단한다.
주사 펄스 발생 회로(70a)는 미러 적분 회로(71a), 전압원(Ep1), 및 스위치부 그룹(YG1)을 구비하고 있다. 스위치부 그룹(YG1)은 1080개의 스위치부(Yi)(i=1∼1080)를 구비하고 있다. 스위치부(Yi)는 스위칭 소자(QHi) 및 스위칭 소자(QLi)를 구비하고 있다(i=1∼1080). 미러 적분 회로(71a)는 전압원(Ead)에의 전원 경로(Pad)와 로측 경로(PL1)의 사이에 접속된다. 전압원(Ep1)의 음극은 로측 경로(PL1)에 접속되고, 동 양극은 하이(high)측 경로(PH1)에 접속된다. 스위칭 소자(QHi)는 하이측 경로(PH1)과 전극 경로(PSi)의 사이에 접속되고, 스위칭 소자(QLi)는 전극 경로(PSi)와 로측 경로(PL1)의 사이에 접속된다(i=1∼1080). 1080계통의 전극 경로(PSi)(i=1∼1080)는 상술한 전극 경로 그룹(PSG1)을 나타낸다.
주사 펄스 발생 회로(70b)는 미러 적분 회로(71b), 전압원(Ep2), 및 스위치부 그룹(YG2)을 구비하고 있다. 스위치부 그룹(YG2)은 1080개의 스위치부(Yi)(i=1081∼2160)를 구비하고 있다. 스위치부(Yi)는 스위칭 소자(QHi) 및 스위칭 소자(QLi)를 구비하고 있다(i=1081∼2160). 미러 적분 회로(71b)는 전압원(Ead)에의 전원 경로(Pad)와 로측 경로(PL2)의 사이에 접속된다. 전압원(Ep2)의 음극은 로측 경로(PL2)에 접속되고, 동 양극은 하이측 경로(PH2)에 접속된다. 스위칭 소자(QHi)는 하이측 경로(PH2)와 전극 경로(PSi)의 사이에 접속되고, 스위칭 소자(QLi)는 전극 경로(PSi)와 로측 경로(PL2)의 사이에 접속된다(i=1081∼2160). 1080계통의 전극 경로(PSi)(i=1081∼2160)는 상술한 전극 경로 그룹(PSG2)을 나타낸다.
전압원(Ead)은 음의 주사 펄스 전압(Vad)을 발생시키고, 각 미러 적분 회로(71a, 71b)는 전원 경로(Pad)를 통해서 주사 펄스 전압(Vad)을 받는다. 미러 적분 회로(71a, 71b)는 타이밍 신호 S45에 근거해서 제어되어, 초기화 기간(Tin)의 하강기간에 있어서 온된다. 이에 따라, 미러 적분 회로(71a, 71b)는 주사 펄스 전압(Vad)을 향해서 완만하게 하강하는 하강 경사 파형 전압(Vdw1)을 생성하고, 각각 로측 경로(PL1, PL2)에 출력한다. 미러 적분 회로(71a, 71b)가 하강 경사 파형 전압(Vdw1)을 각각 로측 경로(PL1, PL2)에 출력하고 있는 사이, 스위치 회로(75a, 75b)는 양쪽 모두 오프됨으로써, 공통 경로(PS)와 로측 경로(PL1 및 PL2)를 전기적으로 차단한다.
미러 적분 회로(71a)는 타이밍 신호 S45에 근거해서 제어되어, 주사 전극 그룹(SG1)의 기록 기간(Tw1)에 있어서 항상 온 상태가 됨으로써, 로측 경로(PL1)의 전압을 주사 펄스 전압(Vad)으로 한다. 미러 적분 회로(71a)가 로측 경로(PL1)의 전압을 주사 펄스 전압(Vad)으로 하고 있는 사이, 스위치 회로(75a)는 오프됨으로써, 공통 경로(PS)와 로측 경로(PL1)를 전기적으로 차단한다. 마찬가지로, 미러 적분 회로(71b)는 타이밍 신호 S45에 근거해서 제어되어, 주사 전극 그룹(SG2)의 기록 기간(Tw1)에 있어서 항상 온 상태가 됨으로써, 로측 경로(PL2)의 전압을 주사 펄스 전압(Vad)으로 한다. 미러 적분 회로(71b)가 로측 경로(PL2)의 전압을 주사 펄스 전압(Vad)으로 하고 있는 사이, 스위치 회로(75b)는 오프됨으로써, 공통 경로(PS)와 로측 경로(PL2)를 전기적으로 차단한다.
미러 적분 회로(71a)는 타이밍 신호 S45에 근거해서 제어되어, 주사 전극 그룹(SG1)의 소거 기간의 하강기간에 있어서 온된다. 이에 따라, 미러 적분 회로(71a)는 주사 펄스 전압(Vad)을 향해서 완만하게 하강하는 하강 경사 파형 전압(Vdw2)을 생성하고, 로측 경로(PL1)에 출력한다. 미러 적분 회로(71a)가 하강 경사 파형 전압(Vdw2)을 로측 경로(PL1)에 출력하고 있는 사이, 스위치 회로(75a)는 오프됨으로써, 공통 경로(PS)와 로측 경로(PL1)를 전기적으로 차단한다. 마찬가지로, 미러 적분 회로(71b)는 타이밍 신호 S45에 근거해서 제어되어, 주사 전극 그룹(SG2)의 소거 기간의 하강기간에 있어서 온된다. 이에 따라, 미러 적분 회로(71b)는 주사 펄스 전압(Vad)을 향해서 완만하게 하강하는 하강 경사 파형 전압(Vdw2)을 생성하고, 로측 경로(PL2)에 출력한다. 미러 적분 회로(71b)가 하강 경사 파형 전압(Vdw2)을 로측 경로(PL2)에 출력하고 있는 사이, 스위치 회로(75b)는 오프됨으로써, 공통 경로(PS)와 로측 경로(PL2)를 전기적으로 차단한다.
전압원(Ep1)은 소정의 양의 주사 차이 전압(scan difference voltage)(Vp)을 발생시킨다. 로측 경로(PL1)에 있어서의 전압은 로측 전압(VL1)이라고 불리고, 하이측 경로(PH1)에 있어서의 전압은 하이측 전압(VH1)이라고 불린다. 하이측 전압(VH1)은 로측 전압(VL1)보다도 주사 차이 전압(Vp)만큼 높다. 스위치부(Yi)는 스위칭 소자(QHi)가 오프되고 스위칭 소자(QLi)가 온됨으로써 로측 경로(PL1)를 선택하여, 로측 전압(VL1)을 전극 경로(PSi)에 출력한다(i=1∼1080). 또한 스위치부(Yi)는 스위칭 소자(QHi)가 온되고 스위칭 소자(QLi)가 오프됨으로써 하이측 경로(PH1)를 선택하여, 하이측 전압(VH1)을 전극 경로(PSi)에 출력한다(i=1∼1080).
전압원(Ep2)은 주사 차이 전압(Vp)을 발생시킨다. 로측 경로(PL2)에 있어서의 전압은 로측 전압(VL2)이라고 불리고, 하이측 경로(PH2)에 있어서의 전압은 하이측 전압(VH2)이라고 불린다. 하이측 전압(VH2)은 로측 전압(VL2)보다도 주사 차이 전압(Vp)만큼 높다. 스위치부(Yi)는 스위칭 소자(QHi)가 오프되고 스위칭 소자(QLi)가 온됨으로써 로측 경로(PL2)를 선택하여, 로측 전압(VL2)을 전극 경로(PSi)에 출력한다(i=1081∼2160). 또한 스위치부(Yi)는 스위칭 소자(QHi)가 온되고 스위칭 소자(QLi)가 오프됨으로써 하이측 경로(PH2)를 선택하여, 하이측 전압(VH2)을 전극 경로(PSi)에 출력한다(i=1081∼2160).
스위치부 그룹(YG1)은 로측 전압(VL1) 또는 하이측 전압(VH1) 중 어느 한쪽의 전압을 선택하여, 선택된 전압을 동시에 모든 전극 경로(PSi)(i=1∼1080)에 출력해도 좋다. 또한, 스위치부 그룹(YG1)은 로측 전압(VL1) 또는 하이측 전압(VH1) 중 어느 한쪽의 전압을 전극 경로(PSi)(i=1∼1080) 중 적어도 1계통의 전극 경로에 출력하고 있는 사이, 다른 쪽의 전압을 나머지 전극 경로에 출력해도 좋다.
스위치 회로(75a)는 주사 전극 그룹(SG1)의 유지 기간에 있어서, 상술한 바와 같이 유지 펄스를 로측 경로(PL1)에 출력한다. 스위치부 그룹(YG1)은 타이밍 신호 S45에 근거해서 제어되어, 주사 전극 그룹(SG1)의 유지 기간에 있어서, 로측 경로(PL1)를 선택함으로써, 유지 펄스를 전극 경로 그룹(PSG1)에 출력한다. 스위치부 그룹(YG1)이 유지 펄스를 전극 경로 그룹(PSG1)에 출력하고 있는 사이, 스위치 회로(75b)는 오프됨으로써, 공통 경로(PS)와 로측 경로(PL2)를 전기적으로 차단한다. 마찬가지로, 스위치 회로(75b)는 주사 전극 그룹(SG2)의 유지 기간에 있어서, 상술한 바와 같이 유지 펄스를 로측 경로(PL2)에 출력한다. 스위치부 그룹(YG2)은 타이밍 신호 S45에 근거해서 제어되어, 주사 전극 그룹(SG2)의 유지 기간에 있어서, 로측 경로(PL2)를 선택함으로써, 유지 펄스를 전극 경로 그룹(PSG2)에 출력한다. 스위치부 그룹(YG2)이 유지 펄스를 전극 경로 그룹(PSG2)에 출력하고 있는 사이, 스위치 회로(75a)는 오프됨으로써, 공통 경로(PS)와 로측 경로(PL2)를 전기적으로 차단한다.
스위치 회로(75a, 75b)는 초기화 기간(Tin)의 상승기간에 있어서, 상술한 바와 같이 전압 0(V)으로부터 전압(Vt)을 향해서 완만하게 상승하는 상승 경사 파형 전압을 로측 경로(PL1, PL2)의 양쪽에 출력한다. 스위치부 그룹(YG1)은 타이밍 신호 S45에 근거해서 제어되어, 초기화 기간(Tin)의 상승기간에 있어서, 하이측 경로(PH1)를 선택한다. 이에 따라, 스위치부 그룹(YG1)은 전압(Vp)으로부터 전압(Vt+Vp)을 향해서 완만하게 상승하는 상승 경사 파형 전압(Vup1)을 전극 경로 그룹(PSG1)에 출력한다. 마찬가지로, 스위치부 그룹(YG2)은 타이밍 신호 S45에 근거해서 제어되어, 초기화 기간(Tin)의 상승기간에 있어서, 하이측 경로(PH2)를 선택한다. 이에 따라, 스위치부 그룹(YG2)은 전압(Vp)으로부터 전압(Vt+Vp)을 향해서 완만하게 상승하는 상승 경사 파형 전압(Vup1)을 전극 경로 그룹(PSG2)에 출력한다.
스위치 회로(75a)는 주사 전극 그룹(SG1)에 있어서의 소거 기간의 상승기간에 있어서, 상술한 바와 같이 전압 0(V)으로부터 전압(Vr)을 향해서 완만하게 상승하는 상승 경사 파형 전압(Vup2)을 로측 경로(PL1)에 출력한다. 스위치부 그룹(YG1)은 타이밍 신호 S45에 근거해서 제어되어, 주사 전극 그룹(SG1)에 있어서의 소거 기간의 상승기간에 있어서, 로측 경로(PL1)를 선택함으로써, 상승 경사 파형 전압(Vup2)을 전극 경로 그룹(PSG1)에 출력한다. 스위치부 그룹(YG1)이 상승 경사 파형 전압(Vup2)을 전극 경로 그룹(PSG1)에 출력하고 있는 사이, 스위치 회로(75b)는 오프됨으로써, 공통 경로(PS)와 로측 경로(PL2)를 전기적으로 차단한다. 마찬가지로, 스위치부 그룹(YG2)은 타이밍 신호 S45에 근거해서 제어되어, 주사 전극 그룹(SG2)에 있어서의 소거 기간의 상승기간에 있어서, 로측 경로(PL2)를 선택함으로써, 상승 경사 파형 전압(Vup2)을 전극 경로 그룹(PSG2)에 출력한다. 스위치부 그룹(YG2)이 상승 경사 파형 전압(Vup2)을 전극 경로 그룹(PSG2)에 출력하고 있는 사이, 스위치 회로(75a)는 오프됨으로써, 공통 경로(PS)와 로측 경로(PL1)를 전기적으로 차단한다.
초기화 기간(Tin)의 하강기간에서는, 직전에, 스위칭 소자(Q55, Q59)가 온됨으로써, 전압 클램프부(55)는 공통 경로(PS)의 전압을 유지 펄스 전압(Vs)으로 한다. 스위치 회로(75a, 75b)는 온되어 있으므로, 로측 경로(PL1, PL2)의 전압도 유지 펄스 전압(Vs)이 된다. 이어지는 초기화 기간(Tin)의 하강기간에 있어서, 스위치 회로(75a, 75b)는 오프되고, 미러 적분 회로(71a, 71b)는 상술한 바와 같이 주사 펄스 전압(Vad)을 향해서 완만하게 하강하는 하강 경사 파형 전압(Vdw1)을 각각 로측 경로(PL1, PL2)에 출력한다. 즉, 하강 경사 파형 전압(Vdw1)은 유지 펄스 전압(Vs)으로부터 주사 펄스 전압(Vad)을 향해서 완만하게 하강하는 경사 파형 전압이 된다. 스위치부 그룹(YG1)은 타이밍 신호 S45에 근거해서 제어되어, 초기화 기간(Tin)의 하강기간에 있어서, 로측 경로(PL1)를 선택함으로써, 이러한 하강 경사 파형 전압(Vdw1)을 전극 경로 그룹(PSG1)에 출력한다. 스위치부 그룹(YG1)이 하강 경사 파형 전압(Vdw1)을 전극 경로 그룹(PSG1)에 출력하고 있는 사이, 스위치 회로(75a)는 오프됨으로써, 공통 경로(PS)와 로측 경로(PL1)를 전기적으로 차단한다. 마찬가지로, 스위치부 그룹(YG2)은 타이밍 신호 S45에 근거해서 제어되어, 초기화 기간(Tin)의 하강기간에 있어서, 로측 경로(PL2)를 선택함으로써, 하강 경사 파형 전압(Vdw1)을 전극 경로 그룹(PSG2)에 출력한다. 스위치부 그룹(YG2)이 하강 경사 파형 전압(Vdw1)을 전극 경로 그룹(PSG2)에 출력하고 있는 사이, 스위치 회로(75b)는 오프됨으로써, 공통 경로(PS)와 로측 경로(PL2)를 전기적으로 차단한다.
주사 전극 그룹(SG1)에 있어서의 소거 기간의 하강기간에서는, 직전에, 스위칭 소자(Q56)가 온됨으로써, 전압 클램프부(55)는 공통 경로(PS)의 전압을 전압 0(V)으로 한다. 스위치 회로(75a)는 온되어 있으므로, 로측 경로(PL1)의 전압도 전압 0(V)이 된다. 이어지는 주사 전극 그룹(SG1)에 있어서의 소거 기간의 하강기간에 있어서, 스위치 회로(75a)는 오프되고, 미러 적분 회로(71a)는 상술한 바와 같이 주사 펄스 전압(Vad)을 향해서 완만하게 하강하는 하강 경사 파형 전압(Vdw2)을 로측 경로(PL1)에 출력한다. 즉, 하강 경사 파형 전압(Vdw2)은 전압 0(V)으로부터 주사 펄스 전압(Vad)을 향해서 완만하게 하강하는 경사 파형 전압이 된다. 스위치부 그룹(YG1)은 타이밍 신호 S45에 근거해서 제어되어, 주사 전극 그룹(SG1)에 있어서의 소거 기간의 하강기간에 있어서, 로측 경로(PL1)를 선택함으로써, 이러한 하강 경사 파형 전압(Vdw2)을 전극 경로 그룹(PSG1)에 출력한다. 스위치부 그룹(YG1)이 하강 경사 파형 전압(Vdw2)을 전극 경로 그룹(PSG1)에 출력하고 있는 사이, 스위치 회로(75a)는 오프됨으로써, 공통 경로(PS)와 로측 경로(PL1)를 전기적으로 차단한다. 마찬가지로, 스위치부 그룹(YG2)은 타이밍 신호 S45에 근거해서 제어되어, 주사 전극 그룹(SG2)에 있어서의 소거 기간의 하강기간에 있어서, 로측 경로(PL2)를 선택함으로써, 하강 경사 파형 전압(Vdw2)을 전극 경로 그룹(PSG2)에 출력한다. 스위치부 그룹(YG2)이 하강 경사 파형 전압(Vdw2)을 전극 경로 그룹(PSG2)에 출력하고 있는 사이, 스위치 회로(75b)는 오프됨으로써, 공통 경로(PS)와 로측 경로(PL2)를 전기적으로 차단한다.
미러 적분 회로(71a)는 주사 전극 그룹(SG1)의 기록 기간(Tw1)에 있어서, 상술한 바와 같이 로측 경로(PL1)의 전압을 주사 펄스 전압(Vad)으로 한다. 스위치부 그룹(YG1)은 주사 전극 그룹(SG1)의 기록 기간(Tw1)에 있어서 로측 경로(PL1)에 있어서의 주사 펄스 전압(Vad)보다도 주사 차이 전압(Vp)만큼 높은 전압을 나타내는 주사 기준 전압(Vc)(도 4∼도 6에 표시함)을 생성하고, 하이측 경로(PH1)의 전압을 주사 기준 전압(Vc)으로 한다. 각 스위치부(Yi)(i=1∼1080)는 기록 기간(Tw1) 내의 소정의 타이밍에 있어서, 주사 펄스의 폭에 대응하는 기간에서는 주사 펄스 전압(Vad)을 선택하고, 기록 기간(Tw1)에 있어서의 나머지 기간에서는 주사 기준 전압(Vc)을 선택함으로써, 주사 펄스를 생성한다. 또한, 스위치부(Yi)(i=1∼1080) 중 1개의 스위치부가 주사 펄스 전압(Vad)을 선택하고 있는 사이, 나머지 1079개의 스위치부는 주사 기준 전압(Vc)을 선택한다.
그러므로, 1080개의 스위치부(Yi)는 서로 다른 타이밍에서 주사 펄스를 생성하고, 각각 1080계통의 전극 경로(PSi)에 출력한다( i=1∼1080). 즉, 스위치부 그룹(YG1)은 타이밍 신호 S45에 근거해서 제어되어, 주사 전극 그룹(SG1)의 기록 기간(Tw1)에 있어서, 서로 다른 1080계통의 타이밍에서 주사 펄스 전압(Vad) 및 주사 기준 전압(Vc)을 순차로 선택한다. 이에 따라, 스위치부 그룹(YG1)은 1080계통의 서로 다른 타이밍의 주사 펄스를 생성하고, 전극 경로 그룹(PSG1)에 출력한다. 주사 펄스는 주사 펄스 전압(Vad)을 피크 레벨로 하고, 주사 기준 전압(Vc)을 기준 레벨로 하는 펄스 파형을 나타낸다.
마찬가지로, 스위치부 그룹(YG2)은 타이밍 신호 S45에 근거해서 제어되어, 주사 전극 그룹(SG2)의 기록 기간(Tw1)에 있어서, 서로 다른 1080계통의 타이밍에서 주사 펄스 전압(Vad) 및 주사 기준 전압(Vc)을 순차로 선택한다. 이에 따라, 스위치부 그룹(YG2)은 1080계통의 서로 다른 타이밍의 주사 펄스를 생성하고, 전극 경로 그룹(PSG2)에 출력한다.
도 9는, 플라즈마 디스플레이 패널의 구동 회로(46)에 있어서의 유지 전극 구동 회로(44)의 회로도이다. 유지 전극 구동 회로(44)는 유지 전극측 유지 펄스 발생 회로(80)(이하, 간단히 「유지 펄스 발생 회로(80)」라고 약칭한다), 소정 전압 발생 회로(90a), 소정 전압 발생 회로(90b), 유지 전극측 스위치 회로(100a)(이하, 간단히 「스위치 회로(100a)」라고 약칭한다), 및 유지 전극측 스위치 회로(100b)(이하, 간단히 「스위치 회로(100b)」라고 약칭한다)를 구비하고 있다. 유지 전극 구동 회로(44)는 전극 경로(PU1)를 통해서 유지 전극 그룹(UG1)에 접속되고, 전극 경로(PU2)를 통해서 유지 전극 그룹(UG2)에 접속된다. 전극 경로(PU1)는 유지 전극 구동 회로(44)에 있어서, 유지 전극 그룹(UG1)에의 출력 경로 또는 유지 전극 그룹(UG1)으로부터의 입력 경로를 나타낸다. 전극 경로(PU2)는 유지 전극 구동 회로(44)에 있어서, 유지 전극 그룹(UG2)에의 출력 경로 또는 유지 전극 그룹(UG2)으로부터의 입력 경로를 나타낸다. 유지 전극 구동 회로(44)는 타이밍 신호 S45에 근거해서, 유지 전극 구동 회로(44)를 구성하는 각 스위칭 소자가 제어된다. 이에 따라, 유지 전극 구동 회로(44)는 유지 기간에 유지 펄스를 발생시켜, 전극 경로(PU1), PU2를 통해서 유지 전극 그룹(UG1, UG2)에 각각 인가한다.
유지 펄스 발생 회로(80)는 전력 회수부(81) 및 전압 클램프부(85)를 가진다. 전력 회수부(81)는 전력 회수용의 커패시터(C81), 스위칭 소자(Q81 및 Q82), 역류 방지용의 다이오드(D81 및 D82), 및 공진용의 인덕터(L81 및 L82)를 가진다. 전압 클램프부(85)는 스위칭 소자(Q85 및 Q86), 및 다이오드(D85 및 D86)를 가진다.
커패시터(C81)의 일단은 접지되고, 동 타단은 스위칭 소자(Q81)의 일단 및 스위칭 소자(Q82)의 일단에 접속된다. 스위칭 소자(Q81)의 타단은 다이오드(D81)의 양극에 접속되고, 스위칭 소자(Q82)의 타단은 다이오드(D82)의 음극에 접속된다. 다이오드(D81)의 음극은 인덕터(L81)의 일단에 접속되고, 다이오드(D82)의 양극은 인덕터(L82)의 일단에 접속된다. 인덕터(L81)의 타단 및 인덕터(L82)의 타단은 전압 클램프부(85)에 있어서의 스위칭 소자(Q85)의 일단과 스위칭 소자(Q86)의 일단의 접속점에 공통으로 접속된다. 스위칭 소자(Q85)의 타단은 전원 경로(PsS)를 통해서 전압원(EsS)에 접속되고, 스위칭 소자(Q86)의 타단은 접지된다.
이러한 스위칭 소자(Q81, Q82, Q85, 및 Q86)는 MOSFET 및 IGBT 등의 트랜지스터 소자를 이용해서 구성할 수 있다. 도 9에는 IGBT를 이용한 회로 구성을 나타냈다. 특히 전압 클램프부(85)를 구성하는 스위칭 소자(Q85, Q86)로서 IGBT를 이용할 경우에는, 제어되는 전류의 순방향과는 반대 방향의 전류 경로를 설치해서 IGBT의 역내압 특성을 확보할 필요가 있다. 그 때문에, 다이오드(D85)는 스위칭 소자(Q85)에 대하여 전류의 순방향이 서로 반대가 되도록 병렬로 접속되고, 다이오드(D86)는 스위칭 소자(Q86)에 대하여 전류의 순방향이 서로 반대가 되도록 병렬로 접속되어 있다. 또한, 도시되어 있지 않지만, IGBT를 보호하기 위해서, 각 스위칭 소자(Q81, Q82)에 병렬로 다이오드가 접속되어도 좋다.
유지 펄스 발생 회로(80)의 동작은 유지 펄스 발생 회로(50)의 동작과 마찬가지이다. 즉, 전력 회수부(81)는 유지 전극 그룹(UG1)과 주사 전극 그룹(SG1)의 사이 또는 유지 전극 그룹(UG2)과 주사 전극 그룹(SG2)의 사이의 각 1080개의 전극간 용량과, 인덕터(L81)를 LC 공진시켜, 유지 펄스의 상승 동작을 실행한다. 또한, 전력 회수부(81)는 이 각 1080개의 전극간 용량과 인덕터(L82)를 LC 공진시켜, 유지 펄스의 하강 동작을 실행한다.
전력 회수부(81)는 유지 펄스의 상승 시에는, 스위칭 소자(Q81)가 온됨으로써, 전력 회수용의 커패시터(C81)에 축적되어 있는 전하(또는 전력)를 소정의 공급 경로를 통하여, 유지 기간 중의 유지 전극 그룹에 속하는 1080개의 전극간 용량에 공급한다. 유지 전극 그룹(UG1)의 유지 기간의 경우, 소정의 공급 경로는 스위칭 소자(Q81), 다이오드(D81), 인덕터(L81), 공통 경로(PU), 스위치 회로(100a), 전극 경로(PU1), 및 유지 전극 그룹(UG1)을 통하는 경로이다. 유지 전극 그룹(UG2)의 유지 기간의 경우, 소정의 공급 경로는 스위칭 소자(Q81), 다이오드(D81), 인덕터(L81), 공통 경로(PU), 스위치 회로(100b), 전극 경로(PU2), 및 유지 전극 그룹(UG2)을 통하는 경로이다.
또한, 전력 회수부(81)는 유지 펄스의 하강 시에는, 스위칭 소자(Q82)가 온됨으로써, 유지 기간 중의 유지 전극 그룹에 속하는 1080개의 전극간 용량에 축적된 전하(또는 전력)를 소정의 회수 경로를 통하여, 전력 회수용의 커패시터(C81)에 회수한다. 유지 전극 그룹(UG1)의 유지 기간의 경우, 소정의 회수 경로는 유지 전극 그룹(UG1), 전극 경로(PU1), 스위치 회로(100a), 공통 경로(PU), 인덕터(L82), 다이오드(D82), 및 스위칭 소자(Q82)를 통하는 경로이다. 유지 전극 그룹(UG2)의 유지 기간의 경우, 소정의 회수 경로는 유지 전극 그룹(UG2), 전극 경로(PU2), 스위치 회로(100b), 공통 경로(PU), 인덕터(L82), 다이오드(D82), 및 스위칭 소자(Q82)를 통하는 경로이다.
전압원(EsS)은 유지 펄스 전압(Vs)을 발생시키고, 스위칭 소자(Q85)는 전원 경로(PsS)를 통해서 유지 펄스 전압(Vs)을 받는다. 전압 클램프부(85)는 스위칭 소자(Q85)가 온되고 스위칭 소자(Q86)가 오프됨으로써, 공통 경로(PU)의 전압을 유지 펄스 전압(Vs)으로 유지한다. 한편, 전압 클램프부(85)는 스위칭 소자(Q85)가 오프되고 스위칭 소자(Q86)가 온됨으로써, 공통 경로(PU)의 전압을 전압 0(V)으로 유지한다. 전압 클램프부(85)는 유지 기간 중의 유지 전극 그룹(UG1, UG2)를 유지 펄스의 펄스 첨두 전압과 펄스 기준 전압으로 번갈아 클램프 함으로써, 유지 전극 그룹(UG1, UG2)에 유지 펄스를 인가한다.
이와 같이, 유지 펄스 발생 회로(80)는 타이밍 신호 S45에 근거해서 스위칭 소자(Q81, Q82, Q85, Q86)가 제어됨으로써, 유지 펄스의 상승/하강 동작, 및 유지 펄스 전압(Vs)/전압 0(V)의 유지 동작을 실행한다. 유지 펄스 발생 회로(80)는 이러한 상승/하강 동작 및 유지 펄스 전압(Vs)/전압 0(V)의 유지 동작에 의해 유지 펄스를 발생시켜, 공통 경로(PU)를 통해서 유지 전극 그룹(UG1, UG2)에 유지 펄스를 인가한다.
소정 전압 인가 회로(90a)는 스위칭 소자(Q91a), 스위칭 소자(Q92a), 및 소정 전압 스위치부(93a)를 가진다. 소정 전압 인가 회로(90b)는 스위칭 소자(Q91b), 스위칭 소자(Q92b), 및 소정 전압 스위치부(93b)를 가진다. 소정 전압 스위치부(93a) 및 소정 전압 스위치부(93b)는 스위치부의 일례이다. 소정 전압 스위치부(93a)는 스위칭 소자(Q93a) 및 스위칭 소자(Q94a)를 가지고, 소정 전압 스위치부(93b)는 스위칭 소자(Q93b) 및 스위칭 소자(Q94b)를 가진다.
스위칭 소자(Q91a)의 일단은 전원 경로(Pe1)를 통해서 소정 전압원(Ee1)에 접속되고, 스위칭 소자(Q92a)의 일단은 전원 경로(Pe2)를 통해서 소정 전압원(Ee2)에 접속된다. 스위칭 소자(Q91a)의 타단 및 스위칭 소자(Q92a)의 타단은 공통으로 소정 전압 스위치부(93a)에 있어서의 스위칭 소자(Q93a)의 일단에 접속되고, 스위칭 소자(Q93a)의 타단은 스위칭 소자(Q94a)를 통해서 전극 경로(PU1)에 접속된다. 마찬가지로, 스위칭 소자(Q91b)의 일단은 전원 경로(Pe1)를 통해서 소정 전압원(Ee1)에 접속되고, 스위칭 소자(Q92b)의 일단은 전원 경로(Pe2)를 통해서 소정 전압원(Ee2)에 접속된다. 스위칭 소자(Q91b)의 타단 및 스위칭 소자(Q92b)의 타단은 공통으로 소정 전압 스위치부(93b)에 있어서의 스위칭 소자(Q93b)의 일단에 접속되고, 스위칭 소자(Q93b)의 타단은 스위칭 소자(Q94b)를 통해서 전극 경로(PU2)에 접속된다.
소정 전압 스위치부(93a)에 있어서, 스위칭 소자(Q93a)와 스위칭 소자(Q94a)는 제어되는 전류의 순방향이 서로 반대가 되도록 직렬 접속됨으로써, 쌍방향의 스위치를 형성하고 있다. 전류의 순방향이라는 것은 드레인으로부터 소스로 또는 컬렉터로부터 이미터로 흐르는 순방향의 전류 방향이다. 마찬가지로, 소정 전압 스위치부(93b)에 있어서, 스위칭 소자(Q93b)와 스위칭 소자(Q94b)는 제어되는 전류의 순방향이 서로 반대가 되도록 직렬 접속됨으로써, 쌍방향의 스위치를 형성하고 있다. 소정 전압 스위치부(93a)는 스위칭 소자(Q93a) 및 스위칭 소자(Q94a)가 동시에 온 상태의 경우에 온 상태가 되고, 동시에 오프 상태의 경우에 오프 상태가 된다. 마찬가지로, 소정 전압 스위치부(93b)는 스위칭 소자(Q93b) 및 스위칭 소자(Q94b)가 동시에 온 상태의 경우에 온 상태가 되고, 동시에 오프 상태의 경우에 오프 상태가 된다.
소정 전압원(Ee1)은 소정 전압(Ve1)을 발생시키고, 스위칭 소자(Q91a) 및 스위칭 소자(Q91b)는 전원 경로(Pe1)를 통해서 소정 전압(Ve1)을 받는다. 마찬가지로, 소정 전압원(Ee2)은 소정 전압(Ve2)을 발생시키고, 스위칭 소자(Q92a) 및 스위칭 소자(Q92b)는 전원 경로(Pe2)를 통해서 소정 전압(Ve2)을 받는다. 소정 전압 인가 회로(90a)는 소정 전압 스위치부(93a)가 온 상태의 경우, 스위칭 소자(Q91a)가 온됨으로써, 전극 경로(PU1)에 소정 전압(Ve1)을 인가하고, 스위칭 소자(Q92a)가 온됨으로써, 전극 경로(PU1)에 소정 전압(Ve2)을 인가한다. 마찬가지로, 소정 전압 인가 회로(90b)는 소정 전압 스위치부(93b)가 온 상태의 경우, 스위칭 소자(Q91b)가 온됨으로써, 전극 경로(PU2)에 소정 전압(Ve1)을 인가하고, 스위칭 소자(Q92b)가 온됨으로써, 전극 경로(PU2)에 소정 전압(Ve2)을 인가한다. 소정 전압 스위치부(93a)는 오프됨으로써, 각 전원 경로(Pe1), Pe2와 전극 경로(PU1)를 전기적으로 차단한다. 마찬가지로, 소정 전압 스위치부(93b)는 오프됨으로써, 각 전원 경로(Pe1), Pe2와 전극 경로(PU2)를 전기적으로 차단한다.
소정 전압 인가 회로(90a, 90b)를 구성하는 스위칭 소자는 MOSFET나 IGBT 등의 트랜지스터 소자를 이용해서 구성할 수 있다. 도 9에는, MOSFET 및 IGBT를 이용한 회로 구성을 나타냈다. 스위칭 소자(Q94a, Q94b)로는 IGBT를 이용하고 있어, 쌍방향 스위치로 하기 위해서는 제어되는 전류의 순방향과는 반대 방향의 전류 경로를 설치하여, IGBT의 역내압 특성을 확보할 필요가 있다. 그 때문에, 다이오드(D94a)는 스위칭 소자(Q94a)에 대하여 전류의 순방향이 서로 반대가 되도록 병렬로 접속되고, 다이오드(D94b)는 스위칭 소자(Q94b)에 대하여 전류의 순방향이 서로 반대가 되도록 병렬로 접속되어 있다.
또한, 스위칭 소자(Q94a)는 전극 경로(PU1)로부터 소정 전압원(Ee1, Ee2)을 향해서 전류를 흘려보내기 위해서 설치되어 있지만, 소정 전압원(Ee1, Ee2)으로부터 전극 경로(PU1)를 향해서만 전류를 흘려보낼 경우에는 생략되어도 좋다. 마찬가지로, 스위칭 소자(Q94b)는 소정 전압원(Ee1, Ee2)으로부터 전극 경로(PU2)를 향해서만 전류를 흘려보낼 경우에는 생략되어도 좋다.
또한, 스위칭 소자(Q93a)의 게이트·드레인 간에 커패시터(C93a)가 접속되고, 스위칭 소자(Q93b)의 게이트·드레인 간에 커패시터(C93b)가 접속되어 있다. 이러한 커패시터(C93a, C93b)는 소정 전압(Ve1), Ve2의 인가 시에 상승을 완만하게 하기 위해서 설치되어 있지만, 반드시 필요한 것은 아니다. 특히, 소정 전압(Ve1), Ve2를 스텝(step) 형상으로 변화시킬 경우에는, 이들 커패시터(C93a, C93b)는 불필요하다. 또한, 도 9에는 MOSFET의 바디 다이오드가 명시되어 있다.
이와 같이, 소정 전압 인가 회로(90a, 90b)는 타이밍 신호 S45에 근거해서 스위칭 소자(Q91a, Q92a, Q91b, Q92b) 및 소정 전압 스위치부(93a, 93b)가 제어됨으로써, 각 소정 전압(Ve1), Ve2를 전극 경로(PU1)를 통해서 유지 전극 그룹(UG1)에 인가하고, 전극 경로(PU2)를 통해서 유지 전극 그룹(UG2)에 인가한다.
스위치 회로(100a)는 스위칭 소자(Q101a) 및 스위칭 소자(Q102a)를 가지고, 스위치 회로(100b)는 스위칭 소자(Q101b) 및 스위칭 소자(Q102b)를 가진다. 스위치 회로(100a)는 공통 경로(PU)와 전극 경로(PU1)의 사이에 접속되고, 스위치 회로(100b)는 공통 경로(PU)와 전극 경로(PU2)의 사이에 접속된다.
스위치 회로(100a)에 있어서, 스위칭 소자(Q101a)와 스위칭 소자(Q102a)는 제어되는 전류의 순방향이 서로 반대가 되도록 직렬 접속됨으로써, 쌍방향의 스위치를 형성하고 있다. 마찬가지로, 스위치 회로(100b)에 있어서, 스위칭 소자(Q101b)와 스위칭 소자(Q102b)는 제어되는 전류의 순방향이 서로 반대가 되도록 직렬 접속됨으로써, 쌍방향의 스위치를 형성하고 있다. 스위치 회로(100a)는 스위칭 소자(Q101a) 및 스위칭 소자(Q102a)가 동시에 온 상태의 경우에 온 상태가 되고, 동시에 오프 상태의 경우에 오프 상태가 된다. 마찬가지로, 스위치 회로(100b)는 스위칭 소자(Q101b) 및 스위칭 소자(Q102b)가 동시에 온 상태의 경우에 온 상태가 되고, 동시에 오프 상태의 경우에 오프 상태가 된다.
스위치 회로(100a)는 타이밍 신호 S45에 근거해서 제어되어, 유지 전극 그룹(UG1)의 유지 기간에 있어서 온됨으로써, 공통 경로(PU)로부터의 유지 펄스를 전극 경로(PU1)에 출력한다. 스위치 회로(100a)가 유지 펄스를 전극 경로(PU1)에 출력하고 있는 사이, 스위치 회로(100b)는 오프됨으로써, 공통 경로(PU)와 전극 경로(PU2)를 전기적으로 차단한다. 마찬가지로, 스위치 회로(100b)는 타이밍 신호 S45에 근거해서 제어되어, 유지 전극 그룹(UG2)의 유지 기간에 있어서 온됨으로써, 공통 경로(PU)로부터의 유지 펄스를 전극 경로(PU2)에 출력한다. 스위치 회로(100b)가 유지 펄스를 전극 경로(PU2)에 출력하고 있는 사이, 스위치 회로(100a)는 오프됨으로써, 공통 경로(PU)와 전극 경로(PU1)를 전기적으로 차단한다.
도 10은, 플라즈마 디스플레이 패널의 구동 회로(46)에 있어서의 주사 전극 구동 회로(43)의 동작을 나타내는 파형도이다. 도 10의 상반부는 주사 전극 그룹(SG1)에 속하는 주사 전극(SC1) 및 주사 전극 그룹(SG2)에 속하는 주사 전극(SC1081)에 인가되는 구동 전압 파형을 나타내고 있다. 도 10의 하반부는 스위치 회로(75a), 스위칭 소자(QH1 및 QL1), 스위치 회로(75b), 및 스위칭 소자(QH1081 및 QL1081)가 타이밍 신호 S45에 근거해서 온/오프되는 상태를 나타내고 있다. 도 10에서는, 온 상태가 ON, 오프 상태가 OFF와 같이 표시된다.
도 10에서는, 도 5에 나타낸 전압(Vi1)은 전압(Vp)과 동일하고, 전압(Vi2)은 전압(Vt+Vp)과 동일하고, 전압(Vi3)은 유지 펄스 전압(Vs)과 동일하고, 전압(Vb)은 주사 차이 전압(Vp)과 동일하고, 전압(Vc)은 전압(Vad+Vp)과 동일하게 설정된다. 또한, 이러한 전압은 상술한 설정에 한정되는 것이 아니고, 회로 구성에 따라서 적당히 변경해도 좋다.
초기화 기간(Tin)에 있어서, 전압(Vi2)을 향해서 완만하게 상승하는 상승 경사 파형 전압(Vup1)을 주사 전극 그룹(SG1, SG2)에 인가하기 위해서는, 우선 주사 펄스 발생 회로(70a, 70b)의 스위칭 소자(QH1∼QH2160)를 온으로 한다. 그리고 스위치 회로(75a) 및 스위치 회로(75b)를 온으로 하고, 유지 펄스 발생 회로(50)의 스위칭 소자(Q56)를 온으로 해서, 주사 전극 그룹(SG1, SG2)에 전압(Vp)을 인가한다. 그리고 스위칭 소자(Q56)를 오프로 한 후, 미러 적분 회로(61)를 동작시켜 주사 전극 그룹(SG1, SG2)의 전압을 전압(Vp+Vt)을 향해서 상승시킨다.
전압(Vi4)을 향해서 완만하게 하강하는 하강 경사 파형 전압(Vdw1)을 주사 전극 그룹(SG1, SG2)에 인가하기 위해서는, 우선 주사 펄스 발생 회로(70a, 70b)의 스위칭 소자(QH1∼QH2160)를 오프로 한다. 그리고 스위칭 소자(QL1∼QL2160)를 온으로 하고, 유지 펄스 발생 회로의 스위칭 소자(Q55, Q59)를 온으로 해서, 주사 전극 그룹(SG1, SG2)에 유지 펄스 전압(Vs)을 인가한다. 그 후, 스위치 회로(75a) 및 스위치 회로(75b)를 오프로 하고, 주사 펄스 발생 회로(70a)의 미러 적분 회로(71a), 및 주사 펄스 발생 회로(70b)의 미러 적분 회로(71b)를 동작시킨다. 그리고 주사 전극 그룹(SG1, SG2)의 전압이 전압(Vi4)까지 하강한 시점에서 스위칭 소자(QL1∼QL2160)를 오프로 하고, 스위칭 소자(QH1∼QH2160)를 온으로 한다.
주사 전극 그룹(SG1)에 대한 서브 필드(SF1)의 기록 기간(Tw1)에 있어서, 주사 전극 그룹(SG1)에 주사 펄스를 순차로 인가하기 위해서는, 주사 펄스 발생 회로(70a)의 스위칭 소자(QH1)를 오프로 하고, 스위칭 소자(QL1)를 온으로 해서, 주사 전극(SC1)에 주사 펄스 전압(Vad)을 인가한다. 그 후, 스위칭 소자(QL1)를 오프로 하고, 스위칭 소자(QH1)를 온으로 되돌린다. 이어서, 스위칭 소자(QH2)를 오프로 하고, 스위칭 소자(QL2)를 온으로 해서, 주사 전극(SC2)에 주사 펄스 전압(Vad)을 인가한다. 그 후, 스위칭 소자(QL2)를 오프로 하고, 스위칭 소자(QH2)를 온으로 되돌린다. 이하 마찬가지로 하여, 주사 전극(SC3∼SC1080)에 주사 펄스 전압(Vad)을 순차로 인가한다.
주사 전극 그룹(SG1)이 서브 필드(SF1)의 기록 기간(Tw1)의 사이, 주사 전극 그룹(SG2)은 휴지 기간(Tid)이 되어 있다. 이 휴지 기간(Tid)에서는, 유지 펄스 발생 회로(50)의 스위칭 소자(Q55)를 오프로 하고, 스위칭 소자(Q56)를 온으로 하고, 스위치 회로(75b)를 온으로 해서, 주사 전극 그룹(SG2)에 전압(Vp)을 인가한다.
이어지는 표시 전극쌍 그룹(DG1)에 대한 서브 필드(SF1)의 유지 기간(Ts1)에 있어서, 주사 펄스 발생 회로(70a)의 스위칭 소자(QH1∼QH1080)를 오프로 하고, 스위칭 소자(QL1∼QL1080)를 온으로 하고, 스위치 회로(75a)를 온으로 해서, 유지 펄스 발생 회로(50)에서 발생시킨 유지 펄스를 주사 전극 그룹(SG1)에 인가한다.
유지 펄스 발생 회로(50)에서 유지 펄스를 발생시키기 위해서는, 우선, 스위칭 소자(Q52 및 Q56)를 오프로 한 후, 스위칭 소자(Q51)를 온으로 해서 주사 전극 그룹(SG1)의 전압을 유지 펄스 전압(Vs) 부근까지 상승시킨다. 그 후 스위칭 소자(Q55)를 온으로 해서 주사 전극 그룹(SG1)을 유지 펄스 전압(Vs)으로 클램프한다. 이어서, 스위칭 소자(Q51, Q55)를 오프로 한 후, 스위칭 소자(Q52)를 온으로 해서 주사 전극 그룹(SG1)의 전압을 전압 0(V) 부근까지 하강시키고, 그 후 스위칭 소자(Q56)를 온으로 해서 주사 전극 그룹(SG1)을 전압 0(V)으로 클램프한다. 이상의 동작을 반복함으로써 유지 펄스를 발생시킬 수 있다.
이어지는 소거 기간(Te)에 있어서, 미러 적분 회로(62)를 동작시켜, 전압(Vr)을 향해서 완만하게 상승하는 상승 경사 파형 전압(Vup2)을 주사 전극 그룹(SG1)에 인가한다. 그 후, 스위치 회로(75a)를 오프로 하고, 미러 적분 회로(71a)를 동작시켜, 전압(Vi4)을 향해서 완만하게 하강하는 하강 경사 파형 전압(Vdw2)을 주사 전극 그룹(SG1)에 인가한다.
그 후의 휴지 기간(Tid)에서는, 유지 펄스 발생 회로(50)의 스위칭 소자(Q56)를 온으로 하고, 스위치 회로(75a)를 온으로 한다. 그리고 주사 펄스 발생 회로(70a)의 스위칭 소자(QL1∼QL1080)를 오프로 하고, 스위칭 소자(QH1∼QH1080)를 온으로 해서, 주사 전극 그룹(SG1)에 전압(Vp)을 인가한다.
주사 전극 그룹(SG1)이 서브 필드(SF1)의 유지 기간(Ts1), 소거 기간(Te), 및 휴지 기간(Tid)의 사이, 주사 전극 그룹(SG2)은 서브 필드(SF1)의 기록 기간(Tw1)이 되어 있다. 이 기록 기간(Tw1)에서는, 주사 펄스 발생 회로(70b)의 스위칭 소자(QH1081∼QH2160) 및 스위칭 소자(QL1081∼QL2160) 중 대응하는 스위칭 소자를 제어한다. 이에 따라, 주사 전극 그룹(SG2)에 주사 펄스를 순차로 인가한다.
이어지는 표시 전극쌍 그룹(DG2)에 대한 서브 필드(SF1)의 유지 기간(Ts1)에 있어서, 주사 펄스 발생 회로(70b)의 스위칭 소자(QH1081∼QH2160)를 오프로 하고, 스위칭 소자(QL1081∼QL2160)를 온으로 한다. 그리고 스위치 회로(75b)를 온으로 해서, 유지 펄스 발생 회로(50)에서 발생시킨 유지 펄스를 주사 전극 그룹(SG2)에 인가한다.
이어지는 소거 기간(Te)에 있어서, 미러 적분 회로(62)를 동작시켜, 전압(Vr)을 향해서 완만하게 상승하는 상승 경사 파형 전압(Vup2)을 주사 전극 그룹(SG2)에 인가한다. 또한 그 후, 스위치 회로(75b)를 오프로 하고, 미러 적분 회로(71b)를 동작시켜, 전압(Vi4)을 향해서 완만하게 하강하는 하강 경사 파형 전압(Vdw2)을 주사 전극 그룹(SG2)에 인가한다.
그 후의 휴지 기간(Tid)에서는, 유지 펄스 발생 회로(50)의 스위칭 소자(Q56)를 온으로 하고, 스위치 회로(75b)를 온으로 한다. 또한, 주사 펄스 발생 회로(70b)의 스위칭 소자(QL1081∼QL2160)를 오프로 하고, 스위칭 소자(QH1081∼QH2160)를 온으로 해서, 주사 전극 그룹(SG2)에 전압(Vp)을 인가한다.
이상의 동작을 반복함으로써, 도 10에 나타낸 구동 전압 파형을 각 주사 전극 그룹(SG1, SG2)에 속하는 주사 전극에 인가할 수 있다.
이와 같이, 주사 전극 구동 회로(43)는 1개의 유지 펄스 발생 회로(50), 주사 펄스 발생 회로(70a 및 70b), 및 스위치 회로(75a 및 75b)를 가진다. 1개의 유지 펄스 발생 회로(50)는 임의의 표시 전극쌍 그룹(DG1, DG2)에 속하는 주사 전극에 인가하는 유지 펄스를 발생시킨다. 주사 펄스 발생 회로(70a, 70b)는 복수의 표시 전극쌍 그룹의 각각에 대하여, 대응하는 표시 전극쌍 그룹에 속하는 주사 전극에 인가하는 주사 펄스를 발생시킨다. 스위치 회로(75a, 75b)는 주사 펄스 발생 회로(70a, 70b)의 각각에 대하여, 대응하는 주사 펄스 발생 회로와 유지 펄스 발생 회로(50)를 전기적으로 분리 또는 접속한다. 그리고 유지 펄스 발생 회로(50)에서 발생시킨 유지 펄스를 각 표시 전극쌍 그룹에 속하는 주사 전극에 인가함으로써, 간소하면서 휘도차가 쉽게 발생하지 않는 주사 전극 구동 회로(43)를 실현하고 있다.
도 11은, 플라즈마 디스플레이 패널의 구동 회로(46)에 있어서의 유지 전극 구동 회로(44)의 동작을 나타내는 파형도이다. 도 11의 상반부는 유지 전극 그룹(UG1) 및 유지 전극 그룹(UG2)에 인가되는 구동 전압 파형을 나타내고 있다. 도 11의 하반부는 스위치 회로(100a), 스위칭 소자(Q91a 및 Q92a), 소정 전압 스위치부(93a), 스위치 회로(100b), 스위칭 소자(Q91b 및 Q92b), 및 소정 전압 스위치부(93b)가 타이밍 신호 S45에 근거해서 온/오프되는 상태를 나타내고 있다. 도 11에서는, 온 상태가 ON, 오프 상태가 OFF와 같이 표시된다.
초기화 기간(Tin)에 있어서 유지 전극 그룹(UG1, UG2)에 전압 0(V)을 인가하기 위해서는, 유지 펄스 발생 회로(80)의 스위칭 소자(Q86)를 온으로 하고, 소정 전압 스위치부(93a, 93b)를 오프로 한다. 그리고 스위치 회로(100a)를 온으로 해서 유지 전극 그룹(UG1)을 접지함과 더불어, 스위치 회로(100b)를 온으로 해서 유지 전극 그룹(UG2)을 접지한다.
이어서 유지 전극 그룹(UG1, UG2)에 소정 전압(Ve1)을 인가하기 위해서는, 스위치 회로(100a, 100b)를 오프로 한다. 그리고 스위칭 소자(Q91a) 및 소정 전압 스위치부(93a)를 온으로 해서 유지 전극 그룹(UG1)에 소정 전압(Ve1)을 인가한다. 동시에, 스위칭 소자(Q91b) 및 소정 전압 스위치부(93b)를 온으로 해서 유지 전극 그룹(UG2)에 소정 전압(Ve1)을 인가한다.
유지 전극 그룹(UG1)에 대한 서브 필드(SF1)의 기록 기간(Tw1)에 있어서 유지 전극 그룹(UG1)에 소정 전압(Ve2)을 인가하기 위해서는, 스위칭 소자(Q91a)를 오프로 하고, 스위칭 소자(Q92a)를 온으로 한다. 유지 전극 그룹(UG1)이 서브 필드(SF1)의 기록 기간(Tw1)의 사이, 스위칭 소자(Q91b)를 오프로 하고, 스위칭 소자(Q92b)를 온으로 해서, 유지 전극 그룹(UG2)에도 소정 전압(Ve2)을 인가한다.
이어지는 유지 전극 그룹(UG1)에 대한 서브 필드(SF1)의 유지 기간 Tw1에 있어서, 소정 전압 스위치부(93a)를 오프로 함과 더불어 스위치 회로(100a)를 온으로 해서, 유지 펄스 발생 회로(80)에서 발생시킨 유지 펄스를 유지 전극 그룹(UG1)에 인가한다.
그 후, 유지 전극 그룹(UG1)의 소거 기간(Te)에 있어서 유지 전극 그룹(UG1)에 전압 0(V)을 인가하기 위해서는, 스위칭 소자(Q85)를 오프로 하고, 스위칭 소자(Q86)를 온으로 한다. 또한 그 후, 유지 전극 그룹(UG1)의 소거 기간(Te)의 나머지 및 휴지 기간(Tid)에 있어서 유지 전극 그룹(UG1)에 소정 전압(Ve1)을 인가하기 위해서는, 스위치 회로(100a)를 오프로 하고, 스위칭 소자(Q91a) 및 소정 전압 스위치부(93a)를 온으로 한다.
유지 전극 그룹(UG1)이 서브 필드(SF1)의 유지 기간 Tw1, 소거 기간(Te), 및 휴지 기간(Tid)의 사이, 표시 전극쌍 그룹(DG2)은 서브 필드(SF1)의 기록 기간(Tw1)이 되어 있다. 이 기록 기간(Tw1)에서는, 유지 전극 그룹(UG2)에 소정 전압(Ve2)을 계속해서 인가한다.
이어지는 유지 전극 그룹(UG2)에 대한 서브 필드(SF1)의 유지 기간(Ts1)에서는, 소정 전압 스위치부(93b)를 오프로 함과 더불어 스위치 회로(100b)를 온으로 해서, 유지 펄스 발생 회로(80)에서 발생시킨 유지 펄스를 유지 전극 그룹(UG2)에 인가한다.
그 후, 유지 전극 그룹(UG2)의 소거 기간(Te)에 있어서 유지 전극 그룹(UG2)에 전압 0(V)을 인가하기 위해서는, 스위칭 소자(Q85)를 오프로 하고, 스위칭 소자(Q86)를 온으로 한다. 또한 그 후, 유지 전극 그룹(UG2)의 소거 기간(Te)의 나머지 및 휴지 기간(Tid)에 있어서 유지 전극 그룹(UG2)에 소정 전압(Ve1)을 인가하기 위해서는, 스위치 회로(100b)를 오프로 하고, 스위칭 소자(Q91b) 및 소정 전압 스위치부(93b)를 온으로 한다.
이상의 동작을 반복함으로써, 도 11에 나타낸 구동 전압 파형을 각 유지 전극 그룹(UG1, UG2)에 속하는 유지 전극에 인가할 수 있다.
이와 같이, 유지 전극 구동 회로(44)는 1개의 유지 펄스 발생 회로(80), 소정 전압 발생 회로(90a 및 90b), 및 스위치 회로(100a 및 100b)를 가진다. 1개의 유지 펄스 발생 회로(80)는 임의의 표시 전극쌍 그룹에 속하는 유지 전극에 인가하는 유지 펄스를 발생시킨다. 소정 전압 발생 회로(90a, 90b)는 복수의 표시 전극쌍 그룹의 각각에 대하여, 대응하는 표시 전극쌍 그룹에 속하는 유지 전극에 인가하는 소정 전압을 발생시킨다. 스위치 회로(100a, 100b)는 복수의 표시 전극쌍 그룹의 각각에 대하여, 대응하는 표시 전극쌍 그룹에 속하는 유지 전극과 유지 펄스 발생 회로(80)를 전기적으로 분리 또는 접속한다. 그리고 유지 펄스 발생 회로(80)에서 발생시킨 유지 펄스를 각 표시 전극쌍 그룹에 속하는 유지 전극에 인가함으로써, 간소하면서 휘도차가 쉽게 발생하지 않는 유지 전극 구동 회로(44)를 실현하고 있다.
또한, 상술한 실시 형태에 있어서는, 도 3에 나타낸 바와 같이, 표시 전극쌍 그룹(DG1)의 서브 필드의 위상과 표시 전극쌍 그룹(DG2)의 서브 필드의 위상을 모든 서브 필드에 있어서 서로 어긋나게 한 구성을 예로 설명했다. 그러나 본 발명은 상술한 서브 필드 구성에 한정되는 것이 아니다. 예를 들면, 모든 방전 셀(Cij)(i=1∼n, j=1∼m)에 대하여 유지 기간(Ts1∼Ts10)의 위상을 맞춘 기록/유지 분리 방식의 서브 필드를 몇 가지 포함하는 서브 필드 구성이어도, 본 발명은 적용할 수 있다.
또한, 도 10에서는, 도 5에 나타내는 구동 전압 파형을 주사 전극에 인가할 경우를 예로 해서 각 스위칭 소자의 동작을 설명했지만, 도 8에 나타내는 주사 전극 구동 회로이면, 도 4에 나타내는 구동 전압 파형 또는 도 6에 나타내는 구동 전압 파형을 인가해도 좋다.
또한, 상술한 유지 펄스 발생 회로(50, 80), 및 경사 파형 발생 회로(60) 등의 구체적인 회로 구성은 단순히 일례를 나타낸 것에 불과하며, 동일한 구동 전압 파형을 발생시킬 수 있으면 다른 회로 구성이어도 좋다. 예를 들면 도 8에 나타낸 전력 회수부(51)는 유지 펄스의 상승 시에는, 스위칭 소자(Q51), 다이오드(D51), 인덕터(L51), 및 스위칭 소자(Q59)를 통하여, 커패시터(C51)의 전하(또는 전력)를 전극간 용량에 공급하고 있다. 또한, 전력 회수부(51)는 유지 펄스의 하강 시에는, 인덕터(L52), 다이오드(D52), 및 스위칭 소자(Q52)를 통하여, 전극간 용량의 전하(또는 전력)를 커패시터(C51)에 회수하고 있다. 그러나 인덕터(L51)의 한쪽의 단자의 접속을 스위칭 소자(Q59)의 소스로부터 공통 경로(PS)로 변경하고, 유지 펄스의 상승 시에 스위칭 소자(Q51), 다이오드(D51), 및 인덕터(L51)를 통해서 커패시터(C51)의 전하(또는 전력)를 전극간 용량에 공급하는 회로 구성으로 해도 좋다. 또한, 인덕터(L51)와 인덕터(L52)를 1개의 인덕터로 겸용하는 회로 구성이어도 좋다.
또한, 도 8에 나타낸 경사 파형 발생 회로(60)는 2개의 미러 적분 회로(61, 62)를 구비한 회로 구성을 나타냈지만, 1개의 전압 전환 회로와 1개의 미러 적분 회로를 구비하고, 전압 전환 회로에 의해 전환된 전압에 근거해서 미러 적분하는 회로 구성이어도 좋다.
또한, 도 8에 나타낸 전력 회수부(51)의 커패시터(C51)를 삭제하고, 도 9에 나타낸 전력 회수부(81)를 모두 삭제하고, 도 9의 공통 경로(PU)와 도 8의 스위칭 소자(Q51)와 스위칭 소자(Q52)의 접속점을 접속한 회로 구성이어도 좋다. 또는, 도 8에 나타낸 전력 회수부(51)를 모두 삭제하고, 도 9에 나타낸 전력 회수부(81)의 커패시터(C81)를 삭제하고, 도 9의 스위칭 소자(Q81)와 스위칭 소자(Q82)의 접속점과 도 8의 공통 경로(PS)를 접속한 회로 구성이어도 좋다.
이상과 같이, 본 발명의 플라즈마 디스플레이 패널의 구동 회로 및 플라즈마 디스플레이 장치에 의하면, 주사 전극측 스위치 회로(75a, 75b)를 구비함으로써, 단일 유지 펄스 발생 회로(50)가 유지 펄스를 복수의 주사 전극 그룹(SG1, SG2)에, 각각 서로 다른 기록 기간(Tw1)에 있어서 인가할 수 있다. 또한, 단일 경사 파형 발생 회로(60)가 소거 펄스에 있어서의 상승 경사 파형 전압(Vup2)을 복수의 주사 전극 그룹(SG1, SG2)에, 각각 서로 다른 소거 기간(Te; Te1)에 있어서 인가할 수 있다. 이에 따라, 한쪽의 주사 전극 그룹의 기록 기간(Tw1)과, 다른 쪽의 주사 전극 그룹의 유지 기간(Ts1∼Ts10) 및 소거 기간(Te; Te1)을 동시에 병행하여 실행할 수 있다. 그 결과, 서브 필드 구성에 여유가 생기기 때문에, 유지 펄스수를 증가해서 더욱 고휘도화하거나, 서브 필드수를 증가해서 더욱 고계조화해서, 패널을 더욱 고화질화할 수 있다. 그와 함께, 유지 펄스 발생 회로 및 경사 파형 발생 회로를 각 1개 구비하면 좋기 때문에, 부품 점수를 적게 하고, 회로 구성을 간소화함으로써, 구동 회로를 저비용화하고, 저소비 전력화하는 것이 가능해진다. 또한, 단일 유지 펄스 발생 회로(50)에 의한 구성을 가능하게 함으로써, 주사 전극 그룹 간에 발생하기 쉬운 휘도차를 억제하고, 화상 표시 품질을 향상시키는 것이 가능해진다.
실시 형태에 있어서 이용한 구체적인 각 수치는 단순히 일례를 든 것에 불과하며, 패널의 특성이나 플라즈마 디스플레이 장치의 사양 등에 맞춰, 적당히 최적의 값으로 설정하는 것이 바람직하다. 또한, 하드웨어에 의해 구성된 구성 요소는 소프트웨어에 의해도 구성 가능하고, 소프트웨어에 의해 구성된 구성 요소는 하드웨어에 의해도 구성 가능하다. 또한, 상술한 실시 형태에 있어서의 모든 구성 요소 중, 몇 가지를 상술한 실시 형태와는 다른 조합으로 재구성함으로써, 다른 조합의 효과를 나타내는 것이 가능하다.
이상, 실시 형태에 있어서의 지금까지의 설명은 모두 본 발명을 구체화한 일례이며, 본 발명은 이러한 예에 한정되지 않고, 본 발명의 기술을 이용해서 당업자가 용이하게 구성할 수 있는 여러 가지의 예로 전개 가능하다.
본 발명의 플라즈마 디스플레이 패널의 구동 회로 및 플라즈마 디스플레이 장치에 의하면, 주사 전극측 스위치 회로를 구비함으로써, 단일 유지 펄스 발생 회로가 유지 펄스를 복수의 주사 전극 그룹에 각각 서로 다른 기록 기간에 있어서 인가할 수 있다. 또한, 단일 경사 파형 발생 회로가 소거 펄스에 있어서의 상승 경사 파형 전압을 복수의 주사 전극 그룹에 각각 서로 다른 소거 기간에 있어서 인가할 수 있다. 이에 따라, 한쪽의 주사 전극 그룹의 기록 기간과, 다른 쪽의 주사 전극 그룹의 유지 기간 및 소거 기간을 동시에 병행하여 실행할 수 있다. 그 결과, 서브 필드 구성에 여유가 생기기 때문에, 유지 펄스수를 증가해서 더욱 고휘도화하거나, 서브 필드수를 증가해서 더욱 고계조화해서, 패널을 더욱 고화질화할 수 있다. 그와 함께, 유지 펄스 발생 회로 및 경사 파형 발생 회로를 각 1개 구비하면 좋기 때문에, 부품 점수를 적게 하고, 회로 구성을 간소화함으로써, 구동 회로를 저비용화하고, 저소비 전력화하는 것이 가능해진다. 또한, 단일 유지 펄스 발생 회로에 의한 구성을 가능하게 함으로써, 주사 전극 그룹 간에 발생하기 쉬운 휘도차를 억제하고, 화상 표시 품질을 향상시키는 것이 가능해진다.
본 발명은 플라즈마 디스플레이 패널의 구동 회로 및 플라즈마 디스플레이 장치에 이용할 수 있다.
10 …플라즈마 디스플레이 패널,
22 …주사 전극,
23 …유지 전극,
24 …표시 전극쌍,
32 …데이터 전극,
40 …플라즈마 디스플레이 장치,
41 …화상 신호 처리 회로,
42 …데이터 전극 구동 회로,
43 …주사 전극 구동 회로,
44 …유지 전극 구동 회로,
45 …타이밍 발생 회로,
46 …플라즈마 디스플레이 패널의 구동 회로,
50, 80 …유지 펄스 발생 회로,
51, 81 …전력 회수부,
55, 85 …전압 클램프부,
60 …경사 파형 발생 회로,
61, 62, 71a, 71b …미러 적분 회로,
70a, 70b …주사 펄스 발생 회로,
75a, 75b …(주사 전극측)스위치 회로,
90a, 90b …소정 전압 발생 회로,
93a, 93b …소정 전압 스위치부,
100a, 100b …(유지 전극측)스위치 회로,
DG1, DG2 …표시 전극쌍 그룹,
Ee1, Ee2 …소정 전압원,
EsS, Et, Er, Ep1, Ep2, Ead …전압원,
Pe1, Pe2, PsS, Pt, Pr, Pad …전원 경로,
PS, PU …공통 경로,
PS1∼PS2160, PU1, PU2 …전극 경로,
PSG1, PSG2 …전극 경로 그룹,
SG1, SG2 …주사 전극 그룹,
UG1, UG2 …유지 전극 그룹,
YG1, YG2 …스위치부 그룹,
Y1∼Y2160 …스위치부.

Claims (3)

  1. 주사 전극과 유지 전극으로 구성된 표시 전극쌍을 복수 구비한 플라즈마 디스플레이 패널을 구동하는 플라즈마 디스플레이 패널의 구동 회로로서,
    상기 플라즈마 디스플레이 패널의 구동 회로는 주사 전극 구동 회로를 구비하고,
    상기 주사 전극 구동 회로는,
    상기 복수의 표시 전극쌍을 복수의 표시 전극쌍 그룹으로 나누고, 임의의 표시 전극쌍 그룹에 속하는 주사 전극에 인가하는 유지 펄스를 발생시키는 1개의 주사 전극측 유지 펄스 발생 회로와,
    상기 복수의 표시 전극쌍 그룹의 각각에 대하여 설치되고, 대응하는 표시 전극쌍 그룹에 속하는 주사 전극에 인가하는 주사 펄스를 발생시키는 주사 펄스 발생 회로와,
    상기 주사 펄스 발생 회로의 각각에 대하여 설치되고, 대응하는 주사 펄스 발생 회로와 상기 주사 전극측 유지 펄스 발생 회로를 전기적으로 분리 또는 접속하는 주사 전극측 스위치 회로를 구비한 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 회로.
  2. 청구항 1에 있어서,
    상기 플라즈마 디스플레이 패널의 구동 회로는 유지 전극 구동 회로를 더 구비하고,
    상기 유지 전극 구동 회로는,
    임의의 표시 전극쌍 그룹에 속하는 유지 전극에 인가하는 유지 펄스를 발생시키는 1개의 유지 전극측 유지 펄스 발생 회로와,
    상기 복수의 표시 전극쌍 그룹의 각각에 대하여 설치되고, 대응하는 표시 전극쌍 그룹에 속하는 유지 전극에 인가하는 소정 전압을 발생시키는 소정 전압 발생 회로와,
    상기 복수의 표시 전극쌍 그룹의 각각에 대하여 설치되고, 대응하는 표시 전극쌍 그룹에 속하는 유지 전극과 상기 유지 전극측 유지 펄스 발생 회로를 전기적으로 분리 또는 접속하는 유지 전극측 스위치 회로를 구비한 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 회로.
  3. 청구항 1에 기재한 플라즈마 디스플레이 패널의 구동 회로와,
    상기 플라즈마 디스플레이 패널을 구비한 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020117004975A 2009-07-13 2010-07-07 플라즈마 디스플레이 패널의 구동 회로 KR20110032002A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-164457 2009-07-13
JP2009164457 2009-07-13

Publications (1)

Publication Number Publication Date
KR20110032002A true KR20110032002A (ko) 2011-03-29

Family

ID=43449136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117004975A KR20110032002A (ko) 2009-07-13 2010-07-07 플라즈마 디스플레이 패널의 구동 회로

Country Status (5)

Country Link
US (1) US20110157139A1 (ko)
JP (1) JPWO2011007524A1 (ko)
KR (1) KR20110032002A (ko)
CN (1) CN102138171A (ko)
WO (1) WO2011007524A1 (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000047636A (ja) * 1998-07-30 2000-02-18 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイ装置
JP2001265281A (ja) * 2000-03-17 2001-09-28 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法
JP2005070487A (ja) * 2003-08-26 2005-03-17 Matsushita Electric Ind Co Ltd Ａｃ型プラズマディスプレイ装置及びその駆動方法
JP2005077623A (ja) * 2003-08-29 2005-03-24 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
EP1560191A4 (en) * 2003-11-04 2006-02-08 Matsushita Electric Ind Co Ltd METHOD OF OPERATING A PLASMA PANEL PANEL AND PLASMA SCREEN DEVICE
US7471264B2 (en) * 2004-04-15 2008-12-30 Panasonic Corporation Plasma display panel driver and plasma display
KR20080034923A (ko) * 2005-08-23 2008-04-22 마츠시타 덴끼 산교 가부시키가이샤 플라즈마 디스플레이 패널 구동 회로 및 플라즈마디스플레이 장치
JP5023791B2 (ja) * 2007-04-25 2012-09-12 パナソニック株式会社 プラズマディスプレイ装置
JP2008275749A (ja) * 2007-04-26 2008-11-13 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2009145546A (ja) * 2007-12-13 2009-07-02 Panasonic Corp プラズマディスプレイ装置
WO2009157180A1 (ja) * 2008-06-26 2009-12-30 パナソニック株式会社 プラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置

Also Published As

Publication number Publication date
JPWO2011007524A1 (ja) 2012-12-20
WO2011007524A1 (ja) 2011-01-20
CN102138171A (zh) 2011-07-27
US20110157139A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
US20050168410A1 (en) Drive circuit and drive method
KR101057930B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
KR101016167B1 (ko) 플라즈마 디스플레이 장치
JP4338766B2 (ja) プラズマディスプレイパネル駆動回路
KR101128248B1 (ko) 플라즈마 디스플레이 패널의 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치
KR101128137B1 (ko) 플라즈마 디스플레이 패널의 구동 장치, 구동 방법 및 플라즈마 디스플레이 장치
KR101083226B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
JP2007057737A (ja) プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置
CN1828703B (zh) 等离子体显示面板驱动装置
KR20100123924A (ko) 플라스마 디스플레이 패널의 구동방법 및 플라스마 디스플레이 장치
KR20110032002A (ko) 플라즈마 디스플레이 패널의 구동 회로
JPWO2008084792A1 (ja) プラズマディスプレイ装置
KR101046815B1 (ko) 플라즈마 디스플레이 장치
WO2009157180A1 (ja) プラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置
KR20120028292A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치
WO2009157181A1 (ja) プラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置
WO2011001618A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2008275749A (ja) プラズマディスプレイ装置
KR100646218B1 (ko) 플라즈마 디스플레이 패널의 구동장치
JP2011232464A (ja) プラズマディスプレイパネル及びその駆動方法
KR20090086251A (ko) 플라즈마 디스플레이 패널의 구동 방법
JP2008008980A (ja) プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置
JP2012008337A (ja) プラズマディスプレイパネルの駆動回路及びプラズマディスプレイ装置
JP2011248080A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR20100124339A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee