JPWO2011007524A1

JPWO2011007524A1 - プラズマディスプレイパネルの駆動回路

Info

Publication number: JPWO2011007524A1
Application number: JP2011522706A
Authority: JP
Inventors: 中田　秀樹; 秀樹中田
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2009-07-13
Filing date: 2010-07-07
Publication date: 2012-12-20
Also published as: WO2011007524A1; CN102138171A; KR20110032002A; US20110157139A1

Abstract

プラズマディスプレイパネルの駆動回路は走査電極駆動回路を備える。上記走査電極駆動回路は、前記複数の表示電極対を複数の表示電極対グループに分け、任意の表示電極対グループに属する走査電極に印加する維持パルスを発生させる１つの走査電極側維持パルス発生回路と、前記複数の表示電極対グループのそれぞれに対して設けられ、対応する表示電極対グループに属する走査電極に印加する走査パルスを発生させる走査パルス発生回路と、前記走査パルス発生回路のそれぞれに対して設けられ、対応する走査パルス発生回路と前記走査電極側維持パルス発生回路とを電気的に分離又は接続する走査電極側スイッチ回路とを備える。

Description

本発明は、プラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置に関し、さらに詳しくはプラズマディスプレイパネルを駆動する駆動回路およびこの駆動回路を用いたプラズマディスプレイ装置に関する。

プラズマディスプレイパネル（以下、「パネル」と略記する。）として代表的な交流面放電型パネルでは、対向配置された前面基板と背面基板との間に多数の放電セルが形成されている。

前面基板には走査電極と維持電極とからなる表示電極対が互いに平行に複数対形成され、背面基板にはデータ電極が平行に複数形成されている。そして、表示電極対とデータ電極とが立体交差するように前面基板と背面基板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極対とデータ電極との対向する部分に放電セルが形成される。

パネルを駆動する構成としては、１フィールドを複数のサブフィールドに分割した上で、サブフィールドの組み合わせによって階調表示を行うサブフィールド法による構成が用いられる。各サブフィールドは、初期化期間、書き込み期間、および維持期間を有する。初期化期間では初期化放電を発生させ、続く書き込み動作に必要な壁電荷を形成する。書き込み期間では、表示する画像に応じて選択的に放電セルで書き込み放電を発生させ壁電荷を形成する。そして維持期間では、表示電極対に交互に維持パルスを印加して維持放電を発生させ、対応する放電セルの蛍光体層を発光させることにより画像表示を行う。

サブフィールド法の中でも、すべての放電セルに対する維持期間の位相をそろえることにより書き込み期間と維持期間とが重ならないように時間的に分離した、書き込み／維持分離方式が一般的に用いられている。書き込み／維持分離方式では、書き込み放電を発生させる放電セルと維持放電を発生させる放電セルとが共存するタイミングが存在しないので、書き込み期間には書き込み放電に最適な条件で、維持期間には維持放電に最適な条件でパネルを駆動することができる。そのため放電制御が比較的簡単であり、またパネルの駆動マージンも大きく設定することができる。

その反面、書き込み／維持分離方式では、書き込み期間を除く期間に維持期間を設定しなければならない。このため、パネルの高精細度化等により書き込み期間に要する時間が長くなると、画像表示品質を向上するための十分なサブフィールド数が確保できなくなるという問題があった。

このような問題を解決するために、表示電極対を複数のグループに分ける構成が開示されている（例えば、特許文献１参照。）。この構成では、複数のグループ間で書き込み期間が時間的に重ならないように、各グループに対するサブフィールドの開始時間がずらされている。

特開２００５−１５７３３８号公報。

しかしながら特許文献１に記載の駆動回路によれば、表示電極対グループの数と同数の走査電極駆動回路および維持電極駆動回路がそれぞれ必要となる。このため、制御信号を含めた駆動回路のレイアウト等の回路設計が煩雑になり、駆動回路の製造コストが増大するといった課題があった。さらに、複数の維持電極駆動回路を用いてパネルを駆動する場合、各維持電極駆動回路のばらつきにより輝度差が発生し、画像表示品質が低下するという課題があった。

本発明は上述した課題に鑑みてなされたものであり、高精細度パネルにおいて十分なサブフィールド数を確保するとともに、低コストでかつ輝度差の発生しにくいプラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置を提供することを目的とする。

上述した目的を達成するために本発明のプラズマディスプレイパネルの駆動回路は、走査電極と維持電極とで構成された表示電極対を複数備えたプラズマディスプレイパネルを駆動するプラズマディスプレイパネルの駆動回路であって、プラズマディスプレイパネルの駆動回路は走査電極駆動回路を備え、上記走査電極駆動回路は、複数の表示電極対を複数の表示電極対グループに分け、任意の表示電極対グループに属する走査電極に印加する維持パルスを発生させる１つの走査電極側維持パルス発生回路と、複数の表示電極対グループのそれぞれに対して設けられ、対応する表示電極対グループに属する走査電極に印加する走査パルスを発生させる走査パルス発生回路と、走査パルス発生回路のそれぞれに対して設けられ、対応する走査パルス発生回路と走査電極側維持パルス発生回路とを電気的に分離又は接続する走査電極側スイッチ回路とを備えたことを特徴とする。この構成により、高精細度パネルであっても十分なサブフィールド数を確保することができ、簡素でかつ輝度差の発生しにくいプラズマディスプレイパネルの駆動回路を提供することができる。

さらに、本発明のプラズマディスプレイパネルの駆動回路はさらに維持電極駆動回路を備え、上記維持電極駆動回路は、任意の表示電極対グループに属する維持電極に印加する維持パルスを発生させる１つの維持電極側維持パルス発生回路と、複数の表示電極対グループのそれぞれに対して設けられ、対応する表示電極対グループに属する維持電極に印加する所定電圧を発生させる所定電圧発生回路と、複数の表示電極対グループのそれぞれに対して設けられ、対応する表示電極対グループに属する維持電極と維持電極側維持パルス発生回路とを電気的に分離又は接続する維持電極側スイッチ回路とを備えてもよい。

さらに、本発明は、上記に記載のプラズマディスプレイパネルの駆動回路と、上記プラズマディスプレイパネルとを備えたことを特徴とする。この構成により、高精細度パネルであっても十分なサブフィールド数を確保することができ、簡素でかつ輝度差の発生しにくいプラズマディスプレイ装置を提供することができる。

本発明のプラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置によれば、走査電極側スイッチ回路を備えることにより、単一の維持パルス発生回路が、維持パルスを複数の走査電極グループに、それぞれ互いに異なる書き込み期間において印加することができる。さらに、単一の傾斜波形発生回路が、消去パルスにおける上昇傾斜波形電圧を複数の走査電極グループに、それぞれ互いに異なる消去期間において印加することができる。これにより、一方の走査電極グループの書き込み期間と、他方の走査電極グループの維持期間および消去期間とを、同時に並行して実行することができる。その結果、サブフィールド構成に余裕ができるため、維持パルス数を増加してさらに高輝度化したり、サブフィールド数を増加してさらに高階調化したりして、パネルをさらに高画質化することができる。それとともに、維持パルス発生回路および傾斜波形発生回路を各１個備えればよいため、部品点数を少なくし、回路構成を簡素化することにより、駆動回路を低コスト化し、低消費電力化することが可能となる。さらに、単一の維持パルス発生回路による構成を可能にすることにより、走査電極グループ間に発生しがちな輝度差を抑制し、画像表示品質を向上させることが可能となる。

本発明の実施の形態におけるプラズマディスプレイ装置のプラズマディスプレイパネルの分解斜視図である。上記プラズマディスプレイ装置のプラズマディスプレイパネルの電極配列図である。上記プラズマディスプレイ装置のサブフィールド構成を示すタイミング図である。上記プラズマディスプレイ装置のプラズマディスプレイパネルの各電極に印加する駆動電圧波形を示す波形図である。上記プラズマディスプレイ装置のプラズマディスプレイパネルの各電極に印加する駆動電圧波形を示す波形図である。上記プラズマディスプレイ装置のプラズマディスプレイパネルの各電極に印加する駆動電圧波形を示す波形図である。上記プラズマディスプレイ装置のブロック図である。上記プラズマディスプレイパネルの駆動回路における走査電極駆動回路の回路図である。上記プラズマディスプレイパネルの駆動回路における維持電極駆動回路の回路図である。上記プラズマディスプレイパネルの駆動回路における走査電極駆動回路の動作を示す波形図である。上記プラズマディスプレイパネルの駆動回路における維持電極駆動回路の動作を示す波形図である。

以下、本発明を実施するための形態に関するいくつかの例について、図面を参照しながら説明する。図面において、実質的に同一の構成、動作、および効果を表す要素には、同一の符号を付す。図面上の符号は、符号で示される信号の大きさを表す変数値として、式上でも用いられる。符号Ａ１、Ａ２、…、Ａｎは、Ａ１からＡｎまで、末尾の数詞が１ずつ繰り上がる符号を表し、Ａ１〜Ａｎ、またはＡｉ（ｉ＝１〜ｎ）のようにも記される。

図１は、プラズマディスプレイ装置のプラズマディスプレイパネル１０（以下、「パネル」と略記する。）の分解斜視図である。ガラス製の前面基板２１上には走査電極２２と維持電極２３とで構成された表示電極対２４が複数形成されている。そして表示電極対２４を覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。

背面基板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色、緑色および青色の各色に発光する蛍光体層３５が設けられている。

これら前面基板２１と背面基板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオン、アルゴン、キセノンなどの希ガスあるいは、これらの混合ガスが放電ガスとして封入されている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する位置のそれぞれに放電セルが構成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。

なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。

図２は、プラズマディスプレイ装置のパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉ（ｉ＝１〜ｎ）で構成されるｎ対の表示電極対と、１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に、放電セルＣｉｊ（ｉ＝１〜ｎ、ｊ＝１〜ｍ）が形成される。放電セルＣｉｊは、放電空間内にｍ×ｎ個形成されている。表示電極対の数について特に制限はないが、一例として、ｎ＝２１６０として説明する。

走査電極ＳＣ１〜ＳＣ２１６０および維持電極ＳＵ１〜ＳＵ２１６０からなる２１６０対の表示電極対は、Ｎ個の表示電極対グループＤＧ１〜ＤＧＮに分けられている。表示電極対グループの数Ｎの決め方については後述することとして、一例として、パネルを上下に２分割し、２つの表示電極対グループＤＧ１、ＤＧ２に分けたとして説明する。図２に示したように、パネルの上半分に位置する表示電極対を表示電極対グループＤＧ１とし、パネルの下半分に位置する表示電極対を表示電極対グループＤＧ２とする。また、１０８０本の走査電極ＳＣ１〜ＳＣ１０８０を走査電極グループＳＧ１とし、１０８０本の維持電極ＳＵ１〜ＳＵ１０８０を維持電極グループＵＧ１とする。さらに、１０８０本の走査電極ＳＣ１０８１〜ＳＣ２１６０を走査電極グループＳＧ２とし、１０８０本の維持電極ＳＵ１０８１〜ＳＵ２１６０を維持電極グループＵＧ２とする。すなわち、走査電極グループＳＧ１および維持電極グループＵＧ１が表示電極対グループＤＧ１に属し、走査電極グループＳＧ２および維持電極グループＵＧ２が表示電極対グループＤＧ２に属している。

次に、パネル１０を駆動するための駆動構成について説明する。一例として、初期化期間を除き、書き込み動作が連続して行われるように走査パルスおよび書き込みパルスのタイミングを設定している。その結果、１フィールド期間内に最大限の数のサブフィールドを設定することができる。以下に、その詳細について、例を挙げて説明する。

図３は、プラズマディスプレイ装置のサブフィールド構成を示すタイミング図である。図３（ａ）、図３（ｂ）、図３（ｃ）、および図３（ｄ）の縦軸は走査電極ＳＣ１〜ＳＣ２１６０を示し、横軸は時間ｔを示している。また、書き込み動作を行うタイミングを表す書き込みタイミングｔＷは太い実線で示し、維持期間および後述する消去期間のタイミングを表す維持消去期間タイミングｔＳＥはハッチングで示している。以下の説明では、１フィールド期間Ｔｆを１６．７ｍｓとした。

まず、図３（ａ）に示すように、１フィールド期間Ｔｆの最初に、すべての放電セルＣｉｊ（ｉ＝１〜ｎ、ｊ＝１〜ｍ）で一斉に初期化放電を発生させる初期化期間Ｔｉｎを設ける。一例として、初期化期間Ｔｉｎを５００μｓと設定した。

次に、図３（ｂ）に示すように、走査電極ＳＣ１〜ＳＣ２１６０のすべてに走査パルスを順次印加する（すなわち、走査電極ＳＣ１〜ＳＣ２１６０のすべてに書き込み動作を１回行う）ために要する期間を表す全書き込み期間Ｔｗを見積もる。このとき、書き込み動作が連続して行われるように、走査パルスを可能な限り短くかつ可能な限り連続して印加することが望ましい。一例として、走査電極１本あたりの書き込み動作に要する期間を０．７μｓとした。走査電極の数が２１６０本であるため、全書き込み期間Ｔｗは、０．７×２１６０＝１５１２μｓである。

次に、サブフィールド数を見積もる。当初は、消去期間を無視する。１フィールド期間Ｔｆから初期化期間Ｔｉｎを引いて、全書き込み期間Ｔｗで割ると、（１６．７−０．５）／１．５＝１０．８ｍｓとなる。その結果、図３（ｃ）に示すように、最大で１０個のサブフィールドＳＦ１、ＳＦ２、…、ＳＦ１０を確保できることがわかる。

次に、必要な維持パルス数にもとづき、表示電極対グループＤＧ１〜ＤＧＮの数を表す表示電極対グループ数Ｎを決める。一例として、サブフィールドＳＦ１〜ＳＦ１０においてそれぞれ「６０」、「４４」、「３０」、「１８」、「１１」、「６」、「３」、「２」、「１」、「１」の個数の維持パルスを、走査電極ＳＣ１〜ＳＣ２１６０に印加するものと仮定する。維持パルスを印加するために要する期間を表す維持期間Ｔｓ１、Ｔｓ２、…、Ｔｓ１０は、それぞれサブフィールドＳＦ１〜ＳＦ１０における上述した維持パルスの個数に、維持パルス周期を掛けたものとなる。維持パルス周期を１０μｓとすると、最大の維持期間を表す最大維持期間Ｔｓ１は、１０×６０＝６００μｓとなる。

図３（ｄ）（ならびに後述する図４、図５、図６、図１０、および図１１）において、書き込み期間Ｔｗ１は、全書き込み期間Ｔｗのうち、各表示電極対グループＤＧ１〜ＤＧＮの書き込み動作に要する期間を表し、式１により求められる。
Ｔｗ１＝Ｔｗ／Ｎ（１）

維持期間Ｔｓ１〜Ｔｓ１０は、それぞれのサブフィールドＳＦ１〜ＳＦ１０において、書き込み期間Ｔｗ１の後に設けられる。表示電極対グループＤＧ１〜ＤＧＮのうちｐ番目（ｐ＝１〜Ｎ）の表示電極対グループＤＧｐに対するｑ番目（ｑ＝１〜１０）のサブフィールドＳＦｑの維持期間は、各表示電極対グループＤＧ（ｐ＋１）〜ＤＧＮ（ここで、ｐ＝１、２、…、Ｎ−１）に対するサブフィールドＳＦｑの書き込み期間Ｔｗ１と時間的に並行して設定される。さらに、表示電極対グループＤＧｐに対するサブフィールドＳＦｑの維持期間は、各表示電極対グループＤＧ１〜ＤＧ（ｐ−１）（ここで、ｐ＝２、３、…、Ｎ）に対するサブフィールドＳＦ（ｑ＋１）（ここで、ｑ＝１〜９）の書き込み期間Ｔｗ１と、時間的に並行して設定される。

表示電極対グループ数Ｎは、全書き込み期間Ｔｗと最大維持期間Ｔｓ１を用いて、以下の式２を満たす最小の整数として求められる。
Ｎ≧Ｔｗ／（Ｔｗ−Ｔｓ１）（２）

ここで、式２の導出を説明する。式２の元の式は、
Ｔｓ１≦Ｔｗ×（Ｎ−１）／Ｎ（３）
である。式３は、全書き込み期間Ｔｗからグループ単位書き込み期間Ｔｗ／Ｎを引いた残りの期間を、最大維持期間Ｔｓ１が超えてはならないことを示している。言い換えれば、最大維持期間Ｔｓ１よりも、式３の右辺で表される期間（Ｔｗ×（Ｎ−１）／Ｎ）が長くなるように、表示電極対グループ数Ｎを決める必要がある。例えば、式３が成立しない小さなＮを選択する場合、表示電極対グループＤＧＮに対するサブフィールドＳＦｑの書き込み動作が終了した時点で、表示電極対グループＤＧ（Ｎ−１）に対するサブフィールドＳＦｑの維持期間が終了していないことになる。その結果、表示電極対グループＤＧ１に対するサブフィールドＳＦ（ｑ＋１）の書き込み動作が、直ちには行えない。したがって、次のサブフィールドに向けて連続した書き込み動作が実現せず、駆動時間が短縮できない。よって、式３が成立する自然数Ｎを選択する必要がある。式２は、式３のこのような導出理由の結果として表される。

上述したように、Ｔｗ＝１５１２μｓ、Ｔｓ１＝６００μｓであるので、式２から、
１５１２／（１５１２−６００）＝１．６６（４）
となり、表示電極対グループ数Ｎは２となる。

以上の考察にもとづき、図２に示したように表示電極対を２つの表示電極対グループＤＧ１、ＤＧ２に分ける。この場合、Ｎ＝２、Ｔｗ＝１５１２μｓ、Ｔｓ１＝６００μｓであるので、
Ｔｗ×（Ｎ−１）／Ｎ＝７５６≧６００（５）
となり、もちろん式３の条件を満たしている。以上のようにして、パネル１０を駆動するための駆動構成および表示電極対グループ数Ｎを決めることができる。

次に、駆動電圧波形の詳細とその動作について説明する。

図４は、プラズマディスプレイ装置のパネル１０の各電極に印加する駆動電圧波形を示す波形図である。上から順に、１つ目は、データ電極Ｄ１〜Ｄｍの駆動電圧波形である。２つ目は、表示電極対グループＤＧ１に属する走査電極グループＳＧ１および維持電極グループＵＧ１の駆動電圧波形である。３つ目は、表示電極対グループＤＧ２に属する走査電極グループＳＧ２および維持電極グループＵＧ２の駆動電圧波形である。１フィールド期間Ｔｆの最初に、各放電セルＣｉｊで初期化放電を発生させる初期化期間Ｔｉｎを設ける。さらに、１フィールド期間Ｔｆ内の初期化期間Ｔｉｎの後に、図３（ｄ）と同様に、表示電極対グループＤＧ１、ＤＧ２ごとにサブフィールドＳＦ１〜ＳＦ１０を設ける。サブフィールドＳＦｑは、書き込み期間Ｔｗ１、維持期間Ｔｓｑ、および消去期間Ｔｅの順序で構成される（ｑ＝１〜１０）。消去期間Ｔｅは、各維持期間Ｔｓ１〜Ｔｓ１０の後に、その維持期間で放電した放電セルＣｉｊに対して消去放電を発生させる期間である。

図３（ｄ）において上述したように、表示電極対グループＤＧ２に対するサブフィールドＳＦ１〜ＳＦ１０は、表示電極対グループＤＧ１に対するサブフィールドＳＦ１〜ＳＦ１０に比べて、全体的に書き込み期間Ｔｗ１だけ遅れている。その結果、表示電極対グループＤＧ１の維持期間Ｔｓｑおよび消去期間Ｔｅは、表示電極対グループＤＧ２に対するサブフィールドＳＦｑの書き込み期間Ｔｗ１と時間的に並行することになる（ｑ＝１〜１０）。

まず、初期化期間Ｔｉｎについて説明する。初期化期間Ｔｉｎでは、データ電極Ｄ１〜Ｄｍおよび維持電極グループＵＧ１、ＵＧ２にそれぞれ電圧０（Ｖ）を印加する。電圧０（Ｖ）は、ゼロボルトの電圧を表し、基準電圧または接地電圧とも呼ばれる。走査電極グループＳＧ１、ＳＧ２には、それぞれ維持電極グループＵＧ１、ＵＧ２に対する正の放電開始電圧よりも低い所定の正の電圧Ｖｉ１から、放電開始電圧を超える所定の正の電圧Ｖｉ２に向かって緩やかに上昇する上昇傾斜波形電圧Ｖｕｐ１を印加する。上昇傾斜波形電圧Ｖｕｐ１が上昇する間に、走査電極ＳＣ１〜ＳＣ２１６０と、維持電極ＳＵ１〜ＳＵ２１６０およびデータ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が発生する。そして、走査電極ＳＣ１〜ＳＣ２１６０上に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上および維持電極ＳＵ１〜ＳＵ２１６０上には正の壁電圧が蓄積される。ここで、電極上の壁電圧とは、電極を覆う誘電体層上、保護層上、および蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。なお、この期間では、データ電極Ｄ１〜Ｄｍに所定の正の書き込みパルス電圧Ｖｄを印加してもよい。

次に、データ電極Ｄ１〜Ｄｍに電圧０（Ｖ）を印加し、維持電極グループＵＧ１、ＵＧ２に正の所定電圧Ｖｅ１を印加し、走査電極グループＳＧ１、ＳＧ２には、それぞれ維持電極グループＵＧ１、ＵＧ２に対する正の放電開始電圧よりも低い所定の正の電圧Ｖｉ３から、負の放電開始電圧を負方向に超える所定の負の電圧Ｖｉ４に向かって緩やかに下降する下降傾斜波形電圧Ｖｄｗ１を印加する。この間に、走査電極ＳＣ１〜ＳＣ２１６０と、維持電極ＳＵ１〜ＳＵ２１６０およびデータ電極Ｄ１〜Ｄｍとの間でそれぞれ微弱な初期化放電が発生する。そして、走査電極ＳＣ１〜ＳＣ２１６０上の負の壁電圧および維持電極ＳＵ１〜ＳＵ２１６０上の正の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上の正の壁電圧は書き込み動作に適した値に調整される。その後、走査電極グループＳＧ１、ＳＧ２に所定の電圧Ｖｃを印加する。以上により、すべての放電セルＣｉｊに対して初期化放電を行う初期化動作が終了する。

ここで、初期化期間Ｔｉｎは、上昇期間と下降期間とに分割することができる。駆動電圧波形は、上昇期間において上昇傾斜波形電圧Ｖｕｐ１を含み、下降期間において下降傾斜波形電圧Ｖｄｗ１を含む。上昇傾斜波形電圧Ｖｕｐ１および下降傾斜波形電圧Ｖｄｗ１を含む初期化期間Ｔｉｎの駆動電圧波形は、初期化パルスと呼ばれる。

次に、表示電極対グループＤＧ１に対するサブフィールドＳＦ１の書き込み期間Ｔｗ１について説明する。維持電極グループＵＧ１に、所定電圧Ｖｅ１よりも高い正の所定電圧Ｖｅ２を印加する。そして走査電極ＳＣ１に所定の負の走査パルス電圧Ｖａｄを持つ走査パルスを印加するとともに、発光すべき放電セルＣ１ｊに対応するデータ電極Ｄｊ（ｊ＝１〜ｍ）に、正の書き込みパルス電圧Ｖｄを持つ書き込みパルスを印加する。するとデータ電極Ｄｊ上と走査電極ＳＣ１上との交差部の電圧差は、外部印加電圧の差（Ｖｄ−Ｖａｄ）に、データ電極Ｄｊ上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなり、放電開始電圧を超える。そして、データ電極Ｄｊと走査電極ＳＣ１との間で放電が開始し、維持電極ＳＵ１と走査電極ＳＣ１との間の放電に進展して書き込み放電が発生する。その結果、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｊ上にも負の壁電圧が蓄積される。このようにして、１行目に発光させるべき放電セルＣ１ｊにおいて書き込み放電が発生し、各電極上に壁電圧を蓄積する書き込み動作が行われる。一方、書き込みパルスを印加しなかったデータ電極Ｄ１〜Ｄｍと走査電極ＳＣ１との交差部の電圧は、放電開始電圧を超えないので、書き込み放電は発生しない。

次に、２行目の走査電極ＳＣ２に走査パルスを印加するとともに、発光すべき放電セルＣ２ｊに対応するデータ電極Ｄｊに書き込みパルスを印加する。すると走査パルスと書き込みパルスとが同時に印加された２行目の放電セルＣ２ｊでは、書き込み放電が発生し、書き込み動作が行われる。

以上の書き込み動作を１０８０行目の放電セルＣｉｊ（ｉ＝１０８０、ｊ＝１〜ｍ）に至るまで繰り返し、発光すべき放電セルＣｉｊに対して選択的に書き込み放電を発生させて壁電荷を形成する。

表示電極対グループＤＧ１がサブフィールドＳＦ１の書き込み期間Ｔｗ１の間、走査電極グループＳＧ２には電圧Ｖｃが、維持電極グループＵＧ２には所定電圧Ｖｅ１が、それぞれ印加されたままである。この書き込み期間Ｔｗ１の間、表示電極対グループＤＧ２は、放電が発生しない休止期間となっている。なお、表示電極対グループＤＧ２に属する各電極に印加する電圧は、上述した電圧に限定されるものではなく、放電が発生しない範囲の、他の電圧を印加してもよい。

次に、表示電極対グループＤＧ２に対するサブフィールドＳＦ１の書き込み期間Ｔｗ１について説明する。

維持電極グループＵＧ２に正の所定電圧Ｖｅ２を印加する。そして走査電極ＳＣ１０８１に走査パルスを印加するとともに、発光すべき放電セルＣｉｊ（ｉ＝１０８１）に対応するデータ電極Ｄｊに書き込みパルスを印加する。するとデータ電極Ｄｊと走査電極ＳＣ１０８１との間、維持電極ＳＵ１０８１と走査電極ＳＣ１０８１との間で書き込み放電が発生する。次に、走査電極ＳＣ１０８２に走査パルスを印加するとともに、発光すべき放電セルＣｉｊ（ｉ＝１０８２）に対応するデータ電極Ｄｊに書き込みパルスを印加する。すると走査パルスと書き込みパルスとが同時に印加された１０８２行目の放電セルＣｉｊ（ｉ＝１０８２）で、書き込み放電が発生する。

以上の書き込み動作を２１６０行目の放電セルＣｉｊ（ｉ＝２１６０）に至るまで繰り返し、発光すべき放電セルＣｉｊに対して選択的に書き込み放電を発生させて壁電荷を形成する。

表示電極対グループＤＧ２がサブフィールドＳＦ１の書き込み期間Ｔｗ１の間、表示電極対グループＤＧ１は、サブフィールドＳＦ１の維持期間Ｔｓ１となっている。この維持期間Ｔｓ１では、走査電極グループＳＧ１へ「６０」個の維持パルスと、維持電極グループＵＧ１へ「６０」個の維持パルスとを、１個ずつ交互に印加して、書き込み期間Ｔｗ１において書き込み放電を行った放電セルＣｉｊを発光させる。

具体的には、まず走査電極グループＳＧ１に所定の正の維持パルス電圧Ｖｓを印加するとともに、維持電極グループＵＧ１に電圧０（Ｖ）を印加する。すると書き込み放電を発生させた放電セルＣｉｊでは、走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差に維持パルス電圧Ｖｓが加算され、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差が放電開始電圧を超える。そのため走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が発生し、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。書き込み期間Ｔｗ１において書き込み放電を発生させなかった放電セルＣｉｊでは、維持放電は発生せず、初期化期間Ｔｉｎの終了時における壁電圧が保たれる。

続いて、走査電極グループＳＧ１には電圧０（Ｖ）を、維持電極グループＵＧ１には正の維持パルス電圧Ｖｓをそれぞれ印加する。すると、維持放電を発生させた放電セルＣｉｊでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との電圧差が放電開始電圧を超えるので、再び維持電極ＳＵｉと走査電極ＳＣｉとの間で維持放電が発生し、維持電極ＳＵｉ上に負の壁電圧が蓄積され走査電極ＳＣｉ上に正の壁電圧が蓄積される。以降同様に、走査電極グループＳＧ１と維持電極グループＵＧ１とに交互に維持パルスを印加し、表示電極対の電極間に電位差を与える。これにより、書き込み期間Ｔｗ１において書き込み放電を発生させた放電セルＣｉｊで、維持放電が継続して発生し、放電セルＣｉｊが発光する。

ここで、表示電極対グループＤＧ１に交互に印加する維持パルスは、走査電極グループＳＧ１および維持電極グループＵＧ１が同時に高電位となるタイミングを有する維持パルスである。すなわち、走査電極グループＳＧ１に正の維持パルス電圧Ｖｓを印加するとともに、維持電極グループＵＧ１に電圧０（Ｖ）を印加する場合には、まず走査電極グループＳＧ１の電圧を電圧０（Ｖ）から維持パルス電圧Ｖｓに向かって上昇させる。その後に維持電極グループＵＧ１の電圧を維持パルス電圧Ｖｓから電圧０（Ｖ）に向かって下降させる。また、走査電極グループＳＧ１に電圧０（Ｖ）を印加するとともに、維持電極グループＵＧ１に正の維持パルス電圧Ｖｓを印加する場合には、まず維持電極グループＵＧ１の電圧を電圧０（Ｖ）から維持パルス電圧Ｖｓに向かって上昇させる。その後に走査電極グループＳＧ１の電圧を維持パルス電圧Ｖｓから電圧０（Ｖ）に向かって下降させる。

このように、走査電極グループＳＧ１および維持電極グループＵＧ１が同時に高電位となるタイミングが存在するように維持パルスを印加することにより、データ電極に印加される書き込みパルスの影響を受けずに安定した維持放電を継続することができる。以下にその理由について説明する。

最初に、走査電極グループＳＧ１に電圧０（Ｖ）を印加するとともに、維持電極グループＵＧ１に維持パルス電圧Ｖｓを印加する場合について検討する。この場合、まず走査電極グループＳＧ１の電圧を維持パルス電圧Ｖｓから電圧０（Ｖ）に向かって下降させ、その後に維持電極グループＵＧ１の電圧を電圧０（Ｖ）から維持パルス電圧Ｖｓに向かって上昇させたと仮定する。すると、データ電極に書き込みパルスが印加されている場合、走査電極グループＳＧ１の電圧が下降した時点で、走査電極とデータ電極との間で放電が発生し、維持放電の継続に必要な壁電荷が減少する可能性がある。次に、走査電極グループＳＧ１に維持パルス電圧Ｖｓを印加するとともに、維持電極グループＵＧ１に電圧０（Ｖ）を印加する場合について検討する。この場合、まず維持電極グループＵＧ１の電圧を維持パルス電圧Ｖｓから電圧０（Ｖ）に向かって下降させ、その後に走査電極グループＳＧ１の電圧を電圧０（Ｖ）から維持パルス電圧Ｖｓに向かって上昇させたと仮定する。すると、データ電極に書き込みパルスが印加されている場合、維持電極グループＵＧ１の電圧が下降した時点で、維持電極とデータ電極との間で放電が発生し、維持放電の継続に必要な壁電荷が減少する可能性がある。

このように、表示電極対のうち、一方の電極の電圧が下降した時点で放電が発生し壁電荷が減少すると、その後に他方の電極の電圧を上昇させて維持パルスを印加しても、維持放電が発生しない、または弱い維持放電となるなど、十分な壁電荷が蓄積されない。そのため、継続して維持放電を発生させることができなくなる恐れがあった。

しかしながら図４では上述したように、表示電極対のうち、一方の電極の電圧を上昇させた後に、他方の電極の電圧を下降させて維持パルスを印加する。これにより、データ電極に書き込みパルスが印加されていても、表示電極対の一方の電極とデータ電極との間で先行して放電が発生する恐れがない。そのため、書き込みパルスの有無にかかわらず維持放電を安定して継続することができる。

維持期間Ｔｓ１の後には、消去期間Ｔｅが設けられている。消去期間Ｔｅでは、走査電極グループＳＧ１と維持電極グループＵＧ１との間にいわゆる細幅パルス状の電圧差を与えて、データ電極Ｄｊ上の正の壁電圧を残したまま、走査電極ＳＣｉおよび維持電極ＳＵｉ上の壁電圧を消去している。消去期間における駆動電圧波形は、消去パルスとも呼ばれる。

次に表示電極対グループＤＧ１に対するサブフィールドＳＦ２の書き込み期間Ｔｗ１について説明する。維持電極グループＵＧ１に正の所定電圧Ｖｅ２を印加する。そして走査電極グループＳＧ１に対しては、サブフィールドＳＦ１の書き込み期間Ｔｗ１と同様に走査パルスを順次印加するとともに、データ電極Ｄｊに書き込みパルスを印加して、１〜１０８０行目の放電セルＣｉｊで書き込み動作を行う。

表示電極対グループＤＧ１がサブフィールドＳＦ２の書き込み期間Ｔｗ１の間、表示電極対グループＤＧ２は、サブフィールドＳＦ１の維持期間Ｔｓ１となっている。この維持期間Ｔｓ１では、走査電極グループＳＧ２と維持電極グループＵＧ２とに、それぞれ「６０」の維持パルスを１個ずつ交互に印加して、書き込み期間Ｔｗ１において書き込み放電を行った放電セルＣｉｊを発光させる。

この場合でも、表示電極対に交互に印加される維持パルスは、走査電極グループＳＧ２および維持電極グループＵＧ２が同時に高電位となるタイミングを有する維持パルスである。

そして、維持期間Ｔｓ１の後の消去期間Ｔｅでは、走査電極グループＳＧ２と維持電極グループＵＧ２との間に細幅パルス状の電圧差を与えて、データ電極Ｄｊ上の正の壁電圧を残したまま、走査電極ＳＣｉ上および維持電極ＳＵｉ上の壁電圧を消去している。

以降同様に、表示電極対グループＤＧ２に対するサブフィールドＳＦ２の書き込み期間Ｔｗ１、表示電極対グループＤＧ１に対するサブフィールドＳＦ３の書き込み期間Ｔｗ１、…と続く。最後に、表示電極対グループＤＧ２に対するサブフィールドＳＦ１０の書き込み期間Ｔｗ１、表示電極対グループＤＧ２に対するサブフィールドＳＦ１０の維持期間Ｔｓ１０および消去期間Ｔｅと続いて、１フィールド期間Ｔｆを終える。

このように、初期化期間Ｔｉｎの後に、表示電極対グループＤＧ１、ＤＧ２のうちいずれか一方のグループにおいて書き込み動作が連続して行われるように、走査パルスおよび維持パルスのタイミングを設定している。すなわち、式６に示すように、１フィールド期間Ｔｆは、初期化期間Ｔｉｎと、全書き込み期間ＴｗのサブフィールドＳＦ１〜ＳＦ１０相当分（Ｔｗ×１０）と、サブフィールドＳＦ１０の維持期間Ｔｓ１０と、サブフィールドＳＦ１０の消去期間Ｔｅとの総和以上であればよい。
Ｔｆ≧（Ｔｉｎ＋Ｔｗ×１０＋Ｔｓ１０＋Ｔｅ）（６）

サブフィールドＳＦ１〜ＳＦ９における維持期間Ｔｓ１〜Ｔｓ９および消去期間Ｔｅは、全書き込み期間ＴｗのサブフィールドＳＦ１〜ＳＦ１０相当分（Ｔｗ×１０）と時間的に並行しているため、実質的に無視することができる。

その結果、１フィールド期間Ｔｆ内に１０個のサブフィールドＳＦ１〜ＳＦ１０を設定することができる。このサブフィールドＳＦ１〜ＳＦ１０の数は、上述したように、１フィールド期間Ｔｆ内に設定できる最大の数である。

また上述したように、最後に表示電極対グループＤＧ２に対する維持期間Ｔｓ１０および消去期間Ｔｅで１フィールド期間Ｔｆを終える（式６を参照）。そのために、最後のサブフィールドＳＦ１０に輝度重みの最も小さい維持期間Ｔｓ１０を配置することで、式６の駆動時間Ｔｓ１０を短縮することができる。

なお、上述したように消去期間Ｔｅでは、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に細幅パルス状の電圧差を与えて消去動作を行うものとし、消去期間Ｔｅを無視してサブフィールド構成および表示電極対グループ数Ｎを決めた。また、表示電極対グループＤＧ１、ＤＧ２のうちいずれか一方のグループが消去期間Ｔｅであっても書き込み動作を行うものとして説明した。なお、消去動作は上述した動作に限定されるものではなく、例えば走査電極に傾斜波形電圧を印加して消去動作を行ってもよい。また、消去期間Ｔｅは壁電圧を消去するだけでなく、次の書き込み期間Ｔｗ１の書き込み動作に備えてデータ電極上の壁電圧を調整する期間でもあるため、データ電極の電圧を固定しておくことが望ましい。したがって、表示電極対グループＤＧ１、ＤＧ２のうちいずれか一方のグループが消去期間Ｔｅであるときには書き込み動作を行わないことが望ましい。

このような駆動電圧波形の詳細とその動作を、以下に説明する。

図５は、プラズマディスプレイ装置のパネル１０の各電極に印加する駆動電圧波形を示す波形図である。

まず、初期化期間Ｔｉｎは、図４に示した駆動電圧波形の初期化期間Ｔｉｎと同様であるため説明を省略する。

続く表示電極対グループＤＧ１に対する、サブフィールドＳＦ１の書き込み期間Ｔｗ１も、図４に示した駆動電圧波形と同様である。

表示電極対グループＤＧ１がサブフィールドＳＦ１の書き込み期間Ｔｗ１の間、表示電極対グループＤＧ２は、放電が発生しない休止期間Ｔｉｄとなっている。この休止期間Ｔｉｄでは、走査電極グループＳＧ２に、電圧Ｖｃよりも高い所定の正の電圧Ｖｂを印加する。このように休止期間Ｔｉｄにおいては、放電が発生しない範囲で、走査電極グループＳＧ２をできるだけ高電位に保持することで壁電荷の減少を抑制することができ、続く書き込み期間Ｔｗ１において安定した書き込み動作を行うことができる。

続く表示電極対グループＤＧ２に対するサブフィールドＳＦ１の書き込み期間Ｔｗ１の駆動電圧波形は、図４に示した、表示電極対グループＤＧ２に対するサブフィールドＳＦ１の書き込み期間Ｔｗ１と同様である。

表示電極対グループＤＧ２がサブフィールドＳＦ１の書き込み期間Ｔｗ１の間、表示電極対グループＤＧ１は、サブフィールドＳＦ１の維持期間Ｔｓ１となっている。この維持期間Ｔｓ１では、図５に示す駆動電圧波形においても走査電極グループＳＧ１および維持電極グループＵＧ１に交互に維持パルスを印加する。ここで、表示電極対に交互に印加される維持パルスも、走査電極グループＳＧ１および維持電極グループＵＧ１が同時に高電位となるタイミングを有する維持パルスである。

維持期間Ｔｓ１の後には、消去期間Ｔｅが設けられている。消去期間Ｔｅでは、走査電極グループＳＧ１に、所定の正の電圧Ｖｒに向かって緩やかに上昇する上昇傾斜波形電圧Ｖｕｐ２を印加し、その後電圧Ｖｉ４に向かって緩やかに下降する下降傾斜波形電圧Ｖｄｗ２を印加する。こうしてデータ電極Ｄｊ上の正の壁電圧を残したまま、走査電極ＳＣｉおよび維持電極ＳＵｉ上の壁電圧を消去している。

ここで、消去期間Ｔｅは、上昇期間と下降期間とに分割することができる。駆動電圧波形は、上昇期間において上昇傾斜波形電圧Ｖｕｐ２を含み、下降期間において下降傾斜波形電圧Ｖｄｗ２を含む。上昇傾斜波形電圧Ｖｕｐ２および下降傾斜波形電圧Ｖｄｗ２を含む消去期間の駆動電圧波形は、消去パルスとも呼ばれる。

このように消去動作を行うためには、ある程度の時間が必要である。そして消去期間Ｔｅは壁電圧を消去するだけでなく、次の書き込み期間Ｔｗ１の書き込み動作に備えてデータ電極上の壁電圧を調整する期間でもあるため、データ電極の電圧を固定しておくことが望ましい。そのため図５に示す駆動電圧波形では、表示電極対グループＤＧ１の消去期間Ｔｅにおいて表示電極対グループＤＧ２の書き込み動作を停止している。すなわち、走査電極グループＳＧ２には走査パルス電圧Ｖａｄは印加されず、データ電極Ｄｊには書き込みパルス電圧Ｖｄは印加されない。

その後、表示電極対グループＤＧ１に対しては放電が発生しない休止期間Ｔｉｄであり、走査電極グループＳＧ１には電圧Ｖｃよりも高い電圧Ｖｂを印加する。この休止期間Ｔｉｄは、表示電極対グループＤＧ２の書き込み期間Ｔｗ１が終了するまで続く。このように、放電が発生しない範囲で走査電極グループＳＧ１をできるだけ高電位に保持することで、壁電荷の減少を抑制することができ、続く書き込み期間Ｔｗ１において安定した書き込み動作を行うことができる。

続く表示電極対グループＤＧ１に対するサブフィールドＳＦ２の書き込み期間Ｔｗ１の駆動電圧波形は、図４に示した駆動電圧波形と同様である。

表示電極対グループＤＧ１がサブフィールドＳＦ２の書き込み期間Ｔｗ１の間、表示電極対グループＤＧ２は、サブフィールドＳＦ１の維持期間Ｔｓ１となっている。この維持期間Ｔｓ１では、同時に高電位となるタイミングが存在するように、走査電極グループＳＧ２と維持電極グループＵＧ２とに交互に維持パルスを印加する。

続く消去期間Ｔｅでは、走査電極グループＳＧ２に、電圧Ｖｒに向かって緩やかに上昇する上昇傾斜波形電圧Ｖｕｐ２を印加し、その後電圧Ｖｉ４に向かって緩やかに下降する下降傾斜波形電圧Ｖｄｗ２を印加する。こうしてデータ電極Ｄｊ上の正の壁電圧を残したまま、走査電極ＳＣｉおよび維持電極ＳＵｉ上の壁電圧を消去している。そして、表示電極対グループＤＧ２の消去期間Ｔｅでは、表示電極対グループＤＧ１の書き込み動作を停止する。

その後の、表示電極対グループＤＧ２の休止期間Ｔｉｄでは、走査電極グループＳＧ２には電圧Ｖｃよりも高い電圧Ｖｂを印加する。

なお、図５に示す駆動電圧波形では、消去期間Ｔｅと書き込み期間Ｔｗ１との間に休止期間Ｔｉｄを設けているが、休止期間Ｔｉｄは消去期間Ｔｅの上昇期間と下降期間との間に設けてもよい。

図６は、プラズマディスプレイ装置のパネル１０の各電極に印加する駆動電圧波形を示す波形図である。

まず、初期化期間Ｔｉｎは、図５に示した駆動電圧波形の初期化期間Ｔｉｎと同様であるため説明を省略する。

続く表示電極対グループＤＧ１に対する、サブフィールドＳＦ１の書き込み期間Ｔｗ１および維持期間Ｔｓ１とも、図５に示した駆動電圧波形と同様である。表示電極対グループＤＧ１がサブフィールドＳＦ１の書き込み期間Ｔｗ１の間、表示電極対グループＤＧ２は休止期間Ｔｉｄとなっている。なお、この休止期間Ｔｉｄでは、図５に示す駆動電圧波形の場合には電圧Ｖｂを印加しているが、図６に示す駆動電圧波形の場合には電圧Ｖｉ１を印加してもよい。

続く表示電極対グループＤＧ１に対するサブフィールドＳＦ１の消去期間Ｔｅ１では、走査電極グループＳＧ１に、電圧Ｖｒに向かって緩やかに上昇する上昇傾斜波形電圧Ｖｕｐ２を印加し、維持期間Ｔｓ１において維持放電していた放電セルＣｉｊの壁電圧を消去させる。

表示電極対グループＤＧ１がサブフィールドＳＦ１の消去期間Ｔｅ１の間、表示電極対グループＤＧ２は、書き込み動作を停止している。書き込み動作を停止する理由は、図５において上述した理由と同様である。

続く休止期間Ｔｉｄにおいて、走査電極グループＳＧ１に電圧０（Ｖ）を印加した後、維持電極グループＵＧ１に所定電圧Ｖｅ１を印加する。表示電極対グループＤＧ１の休止期間Ｔｉｄの開始と同時に、表示電極対グループＤＧ２は書き込み動作を再開し、走査電極ＳＣ２１６０の書き込みが終了するまで表示電極対グループＤＧ１の休止期間Ｔｉｄの動作を行う。

その後、表示電極対グループＤＧ１に対する消去期間Ｔｅ２では、走査電極グループＳＧ１に、電圧Ｖｉ４に向かって緩やかに下降する下降傾斜波形電圧Ｖｄｗ２を印加し、次の書き込み期間Ｔｗ１の書き込み動作に備えてデータ電極上の壁電圧を調整する。その後直ちに書き込み期間Ｔｗ１になり走査電極ＳＣ１から書き込み動作を始める。このように下降傾斜波形電圧Ｖｄｗ２を印加した直後に書き込み動作を開始することによって、壁電荷の減少を抑制することができ、続く書き込み期間Ｔｗ１において安定した書き込み動作を行うことができる。

ここで、消去期間Ｔｅ１、Ｔｅ２は、上昇期間と下降期間に分割することができる。駆動電圧波形は、上昇期間において上昇傾斜波形電圧Ｖｕｐ２を含み、下降期間において下降傾斜波形電圧Ｖｄｗ２を含む。図６の場合、消去期間Ｔｅ１は上昇期間に対応し、消去期間Ｔｅ２は下降期間に対応する。

表示電極対グループＤＧ１がサブフィールドＳＦ２の書き込み期間Ｔｗ１の間、表示電極対グループＤＧ２は、サブフィールドＳＦ１の維持期間Ｔｓ１となり、この時の動作は図５に示す駆動電圧波形の時と同様である。

以降同様に、一方の表示電極対グループの維持期間に続く消去期間Ｔｅ１において上昇傾斜波形電圧Ｖｕｐ２を印加し、続く休止期間Ｔｉｄの動作は、他方の表示電極対グループの書き込み動作が終了するまで行う。その後、一方の表示電極対グループにおける消去期間Ｔｅ２において下降傾斜波形電圧Ｖｄｗ２を印加する。このような一連の動作を、各表示電極対グループＤＧ１、ＤＧ２において行う。図６に示す駆動電圧波形では、休止期間Ｔｉｄにおける電圧Ｖｂを生成する回路が不要となるため、図５に示す駆動電圧波形よりも図６に示す駆動電圧波形の方が、駆動回路設計がより簡単になる場合がある。

例えば、電圧Ｖｉ１は１５０（Ｖ）、電圧Ｖｉ２は４００（Ｖ）、電圧Ｖｉ３は２００（Ｖ）、電圧Ｖｉ４は−１５０（Ｖ）、電圧Ｖｃは−１０（Ｖ）、電圧Ｖｂは１５０（Ｖ）に設定される。さらに例えば、走査パルス電圧Ｖａｄは−１６０（Ｖ）、維持パルス電圧Ｖｓは２００（Ｖ）、電圧Ｖｒは２００（Ｖ）、所定電圧Ｖｅ１は１４０（Ｖ）、所定電圧Ｖｅ２は１５０（Ｖ）、書き込みパルス電圧Ｖｄは６０（Ｖ）に設定される。また例えば、上昇傾斜波形電圧Ｖｕｐ１、Ｖｕｐ２のこう配は１０（Ｖ／μｓ）、下降傾斜波形電圧Ｖｄｗ１、Ｖｄｗ２のこう配は−２（Ｖ／μｓ）に設定される。なお、これらの電圧値およびこう配は上述した値に限定されるものではなく、パネルの放電特性やプラズマディスプレイ装置の仕様にもとづき最適に設定されてもよい。

次に、プラズマディスプレイパネルの駆動回路について説明する。

図７は、プラズマディスプレイ装置４０のブロック図である。プラズマディスプレイ装置４０は、プラズマディスプレイパネルの駆動回路４６およびパネル１０を備えている。プラズマディスプレイパネルの駆動回路４６は、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、タイミング発生回路４５、および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。

タイミング発生回路４５は、画像信号の水平同期信号および垂直同期信号にもとづいて各回路の動作を制御する各種のタイミング信号Ｓ４５を発生させ、それぞれの回路へ供給する。タイミング発生回路４５は、ワイヤードロジック回路で構成されてもよいし、タイミング信号Ｓ４５を生成するプログラムが組み込まれたプログラム組み込み回路、すなわちマイクロコンピュータまたはＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）で構成されてもよいし、さらに、ワイヤードロジック回路およびプログラム組み込み回路の両方で構成されてもよい。画像信号処理回路４１は、タイミング信号Ｓ４５にもとづいて、画像信号を、各サブフィールドにおいて放電セルＣｉｊ（ｉ＝１〜２１６０、ｊ＝１〜ｍ）の発光又は非発光を示す画像データに変換する。

データ電極駆動回路４２は、データ電極Ｄ１〜Ｄｍにそれぞれ対応するｍ個のスイッチを備える。ｍ個のスイッチのそれぞれは、画像データおよびタイミング信号Ｓ４５にもとづいて、書き込みパルス電圧Ｖｄまたは電圧０（Ｖ）を選択する。その結果、データ電極駆動回路４２は、ｉライン目（ｉ＝１〜２１６０）において、ｊ列（ｊ＝１〜ｍ）ごとに書き込みパルス電圧Ｖｄまたは電圧０（Ｖ）のうちいずれか一方の電圧を表すｍ系統の電圧信号を生成する。このｍ系統の電圧信号は、データ書き込みパルス列と呼ばれる。このようにデータ電極駆動回路４２は、タイミング信号Ｓ４５にもとづいて、画像データをｉライン目（ｉ＝１〜２１６０）ごとにデータ書き込みパルス列に変換し、各データ電極Ｄ１〜Ｄｍに印加する。

図８および図９にそれぞれ示される走査電極駆動回路４３および維持電極駆動回路４４内の各スイッチング素子は、タイミング発生回路４５からのタイミング信号Ｓ４５をそのスイッチング素子の制御端子に受ける。スイッチング素子がＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ：金属酸化膜半導体電界効果トランジスタ）またはＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）の場合、制御端子はゲート端子である。さらに各スイッチング素子は、タイミング信号Ｓ４５により制御され、オン／オフされる。図８でおよび図９は、図示を簡単にするために、タイミング信号Ｓ４５の配線は、省略されている。

図８は、プラズマディスプレイパネルの駆動回路４６における走査電極駆動回路４３の回路図である。走査電極駆動回路４３は、走査電極側維持パルス発生回路５０（以下、単に「維持パルス発生回路５０」と略称する）、傾斜波形発生回路６０、走査パルス発生回路７０ａ、走査パルス発生回路７０ｂ、走査電極側スイッチ回路７５ａ（以下、単に「スイッチ回路７５ａ」と略称する）、および走査電極側スイッチ回路７５ｂ（以下、単に「スイッチ回路７５ｂ」と略称する）を備えている。走査電極駆動回路４３は、電極経路グループＰＳＧ１を介して走査電極グループＳＧ１に接続され、電極経路グループＰＳＧ２を介して走査電極グループＳＧ２に接続される。電極経路グループＰＳＧ１は、走査電極駆動回路４３において、走査電極グループＳＧ１への出力経路または走査電極グループＳＧ１からの入力経路を表す。電極経路グループＰＳＧ２は、走査電極駆動回路４３において、走査電極グループＳＧ２への出力経路または走査電極グループＳＧ２からの入力経路を表す。走査電極駆動回路４３は、タイミング信号Ｓ４５にもとづいて、走査電極駆動回路４３を構成する各スイッチング素子が制御される。これにより、走査電極駆動回路４３は、初期化期間に初期化パルス、書き込み期間に走査パルス、維持期間に維持パルス、および消去期間に消去パルスを発生させ、電極経路グループＰＳＧ１、ＰＳＧ２を介して走査電極グループＳＧ１、ＳＧ２に、それぞれ印加する。

維持パルス発生回路５０は、電力回収部５１および電圧クランプ部５５を有する。電力回収部５１は、電力回収用のコンデンサＣ５１、スイッチング素子Ｑ５１およびＱ５２、逆流防止用のダイオードＤ５１およびＤ５２、ならびに共振用のインダクタＬ５１およびＬ５２を有する。電圧クランプ部５５は、スイッチング素子Ｑ５５、Ｑ５６、およびＱ５９、ならびにダイオードＤ５５およびＤ５６を有する。

コンデンサＣ５１の一端は接地され、同他端はスイッチング素子Ｑ５１の一端およびスイッチング素子Ｑ５２の一端に接続される。スイッチング素子Ｑ５１の他端はダイオードＤ５１のアノードに接続され、スイッチング素子Ｑ５２の他端はダイオードＤ５２のカソードに接続される。ダイオードＤ５１のカソードはインダクタＬ５１の一端に接続され、ダイオードＤ５２のアノードはインダクタＬ５２の一端に接続される。インダクタＬ５１の他端は、電圧クランプ部５５におけるスイッチング素子Ｑ５５の一端とスイッチング素子Ｑ５９の一端との接続点に接続される。インダクタＬ５２の他端は、電圧クランプ部５５におけるスイッチング素子Ｑ５９の他端とスイッチング素子Ｑ５６の一端と共通経路ＰＳとの接続点に接続される。スイッチング素子Ｑ５５の他端は、電源経路ＰｓＳを介して電圧源ＥｓＳに接続され、スイッチング素子Ｑ５６の他端は接地される。

これらのスイッチング素子Ｑ５１、Ｑ５２、Ｑ５５、Ｑ５６、およびＱ５９は、ＭＯＳＦＥＴおよびＩＧＢＴ等のトランジスタ素子を用いて構成することができる。図８には、スイッチング素子Ｑ５１、Ｑ５２、Ｑ５５、Ｑ５６としてＩＧＢＴを用いた回路構成を示した。特に電圧クランプ部５５を構成するスイッチング素子Ｑ５５、Ｑ５６としてＩＧＢＴを用いる場合には、制御される電流の順方向とは逆の方向の電流経路を設けて、ＩＧＢＴの逆耐圧特性を確保する必要がある。電流の順方向とは、コレクタからエミッタへ流れる順方向の電流方向である。そのために、ダイオードＤ５５はスイッチング素子Ｑ５５に対して電流の順方向が互いに逆となるように並列に接続され、ダイオードＤ５６はスイッチング素子Ｑ５６に対して電流の順方向が互いに逆となるように並列に接続されている。なお、図示されていないが、ＩＧＢＴを保護するために、各スイッチング素子Ｑ５１、Ｑ５２に並列にダイオードが接続されてもよい。

電力回収部５１は、走査電極グループＳＧ１と維持電極グループＵＧ１との間または走査電極グループＳＧ２と維持電極グループＵＧ２との間の各１０８０個の電極間容量と、インダクタＬ５１とをＬＣ共振させて、維持パルスの立ち上がり動作を行う。さらに、電力回収部５１は、この各１０８０個の電極間容量とインダクタＬ５２とをＬＣ共振させて、維持パルスの立ち下がり動作を行う。

電力回収部５１は、維持パルスの立ち上がり時には、スイッチング素子Ｑ５１、Ｑ５９がオンされることにより、電力回収用のコンデンサＣ５１に蓄えられている電荷（または電力）を、所定の供給経路を介して、維持期間中の走査電極グループに属する１０８０個の電極間容量に供給する。走査電極グループＳＧ１の維持期間の場合、所定の供給経路は、スイッチング素子Ｑ５１、ダイオードＤ５１、インダクタＬ５１、スイッチング素子Ｑ５９、共通経路ＰＳ、スイッチ回路７５ａ、走査パルス発生回路７０ａ、電極経路グループＰＳＧ１、および走査電極グループＳＧ１を介する経路である。走査電極グループＳＧ２の維持期間の場合、所定の供給経路は、スイッチング素子Ｑ５１、ダイオードＤ５１、インダクタＬ５１、スイッチング素子Ｑ５９、共通経路ＰＳ、スイッチ回路７５ｂ、走査パルス発生回路７０ｂ、電極経路グループＰＳＧ２、および走査電極グループＳＧ２を介する経路である。

さらに、電力回収部５１は、維持パルスの立ち下がり時には、スイッチング素子Ｑ５２がオンされることにより、維持期間中の走査電極グループに属する１０８０個の電極間容量に蓄えられた電荷（または電力）を、所定の回収経路を介して、電力回収用のコンデンサＣ５１に回収する。走査電極グループＳＧ１の維持期間の場合、所定の回収経路は、走査電極グループＳＧ１、電極経路グループＰＳＧ１、走査パルス発生回路７０ａ、スイッチ回路７５ａ、共通経路ＰＳ、インダクタＬ５２、ダイオードＤ５２、およびスイッチング素子Ｑ５２を介する経路である。走査電極グループＳＧ２の維持期間の場合、所定の回収経路は、走査電極グループＳＧ２、電極経路グループＰＳＧ２、走査パルス発生回路７０ｂ、スイッチ回路７５ｂ、共通経路ＰＳ、インダクタＬ５２、ダイオードＤ５２、およびスイッチング素子Ｑ５２を介する経路である。

このように、電力回収部５１は電源から電力を供給されずにＬＣ共振によって維持パルスの立ち上がりおよび立ち下がり動作を行うため、理想的には消費電力が「０」となる。電力回収用のコンデンサＣ５１は、１０８０個の電極間容量に比べて十分に大きい容量を持ち、電力回収部５１の電源として働くように、維持パルス電圧Ｖｓの半分の約Ｖｓ／２に充電されている。

電圧源ＥｓＳは、維持パルス電圧Ｖｓを発生させ、スイッチング素子Ｑ５５は、電源経路ＰｓＳを介して維持パルス電圧Ｖｓを受ける。電圧クランプ部５５は、スイッチング素子Ｑ５５、Ｑ５９がオンされスイッチング素子Ｑ５６がオフされることにより、共通経路ＰＳの電圧を維持パルス電圧Ｖｓに保持する。一方、電圧クランプ部５５は、スイッチング素子Ｑ５５がオフされスイッチング素子Ｑ５６がオンされることにより、共通経路ＰＳの電圧を電圧０（Ｖ）に保持する。維持パルス電圧Ｖｓは維持パルスのパルス尖頭電圧に対応し、電圧０（Ｖ）は維持パルスのパルス基準電圧に対応する。電圧クランプ部５５は、維持期間中の走査電極グループＳＧ１、ＳＧ２を、維持パルスのパルス尖頭電圧とパルス基準電圧とに交互にクランプすることにより、走査電極グループＳＧ１、ＳＧ２に維持パルスを印加する。共通経路ＰＳ側から電圧クランプ部５５を見た電圧印加時の出力インピーダンスは充分に小さく、電圧クランプ部５５は維持放電による大きな放電電流を安定して流すことができる。

スイッチング素子Ｑ５９は、維持期間ではオンされ、初期化期間Ｔｉｎではオフされる分離スイッチである。初期化期間Ｔｉｎにおいて例えば電圧Ｖｉ２のように、共通経路ＰＳの電圧が維持パルス電圧Ｖｓよりも大きくなる場合、スイッチング素子Ｑ５９は、傾斜波形発生回路６０からダイオードＤ５５を介して電圧源ＥｓＳへ逆流する電流を防止する。

このように、維持パルス発生回路５０は、タイミング信号Ｓ４５にもとづいてスイッチング素子Ｑ５１、Ｑ５２、Ｑ５５、Ｑ５６が制御されることによって、維持パルスの立ち上がり／立ち下がり動作、および維持パルス電圧Ｖｓ／電圧０（Ｖ）の保持動作を行う。維持パルスは、立ち上がりの状態、維持パルス電圧Ｖｓの状態、立ち下がりの状態、および電圧０（Ｖ）（またはパルス基準電圧）の状態を含む４つの状態を繰り返すパルス波形を表す。維持パルスの立ち上がり／立ち下がりの状態を無視すれば、維持パルスは、維持パルス電圧Ｖｓおよび電圧０（Ｖ）の２つの電圧を繰り返すパルス波形を表すともいうことができる。維持パルス発生回路５０は、このような立ち上がり／立ち下がり動作および維持パルス電圧Ｖｓ／電圧０（Ｖ）の保持動作によって維持パルスを発生させ、共通経路ＰＳを介して走査電極グループＳＧ１、ＳＧ２に維持パルスを印加する。

傾斜波形発生回路６０は、２つのミラー積分回路６１、６２を備えている。ミラー積分回路６１の一端は、電源経路Ｐｔを介して電圧源Ｅｔに接続され、同他端は、共通経路ＰＳに接続される。ミラー積分回路６２の一端は、電源経路Ｐｒを介して電圧源Ｅｒに接続され、同他端は、共通経路ＰＳに接続される。

電圧源Ｅｔは、所定の正の電圧Ｖｔを発生させ、ミラー積分回路６１は、電源経路Ｐｔを介して電圧Ｖｔを受ける。初期化期間Ｔｉｎの上昇期間では、直前に、スイッチング素子Ｑ５６がオンされることにより、電圧クランプ部５５は共通経路ＰＳの電圧を電圧０（Ｖ）にする。続く初期化期間Ｔｉｎの上昇期間において、ミラー積分回路６１は、タイミング信号Ｓ４５にもとづいて制御され、オンされることにより、電圧０（Ｖ）から電圧Ｖｔに向かって緩やかに上昇する上昇傾斜波形電圧を発生させ、共通経路ＰＳへ出力する。この上昇傾斜波形電圧は、初期化パルスの一部を成す上昇傾斜波形電圧Ｖｕｐ１を形成している。

電圧源Ｅｒは、図５において上述した電圧Ｖｒを発生させ、ミラー積分回路６２は、電源経路Ｐｒを介して電圧Ｖｒを受ける。消去期間の上昇期間では、直前に、スイッチング素子Ｑ５６がオンされることにより、電圧クランプ部５５は共通経路ＰＳの電圧を電圧０（Ｖ）にする。続く消去期間の上昇期間において、ミラー積分回路６２は、タイミング信号Ｓ４５にもとづいて制御され、オンされることにより、電圧０（Ｖ）から電圧Ｖｒに向かって緩やかに上昇する上昇傾斜波形電圧Ｖｕｐ２を発生させ、共通経路ＰＳへ出力する。上昇傾斜波形電圧Ｖｕｐ２は、消去期間における消去パルスの一部を形成している。

スイッチ回路７５ａはスイッチング素子Ｑ７６ａを有し、スイッチ回路７５ｂは、スイッチング素子Ｑ７６ｂを有する。スイッチ回路７５ａは、共通経路ＰＳと走査パルス発生回路７０ａのロー側経路ＰＬ１との間に接続され、スイッチ回路７５ｂは、共通経路ＰＳと走査パルス発生回路７０ｂのロー側経路ＰＬ２との間に接続される。スイッチ回路７５ａは、オンまたはオフされることにより、共通経路ＰＳとのロー側経路ＰＬ１とを電気的にそれぞれ導通または遮断する。スイッチ回路７５ｂは、オンまたはオフされることにより、共通経路ＰＳとのロー側経路ＰＬ２とを電気的にそれぞれ導通または遮断する。電気的に導通または遮断することを、それぞれ電気的に接続または分離するともいう。

スイッチ回路７５ａは、タイミング信号Ｓ４５にもとづいて制御され、走査電極グループＳＧ１の維持期間においてオンされることにより、共通経路ＰＳからの維持パルスをロー側経路ＰＬ１へ出力する。スイッチ回路７５ａが維持パルスをロー側経路ＰＬ１へ出力している間、スイッチ回路７５ｂは、オフされることにより、共通経路ＰＳとロー側経路ＰＬ２とを電気的に遮断する。同様に、スイッチ回路７５ｂは、タイミング信号Ｓ４５にもとづいて制御され、走査電極グループＳＧ２の維持期間においてオンされることにより、共通経路ＰＳからの維持パルスをロー側経路ＰＬ２へ出力する。スイッチ回路７５ｂが維持パルスをロー側経路ＰＬ２へ出力している間、スイッチ回路７５ａは、オフされることにより、共通経路ＰＳとロー側経路ＰＬ１とを電気的に遮断する。

スイッチ回路７５ａ、７５ｂは、タイミング信号Ｓ４５にもとづいて制御され、初期化期間Ｔｉｎの上昇期間において両方ともオンされることにより、ミラー積分回路６１によって発生した上昇傾斜波形電圧をロー側経路ＰＬ１、ＰＬ２の両方へ出力する。

スイッチ回路７５ａは、タイミング信号Ｓ４５にもとづいて制御され、走査電極グループＳＧ１の消去期間の上昇期間においてオンされることにより、共通経路ＰＳからの上昇傾斜波形電圧Ｖｕｐ２をロー側経路ＰＬ１へ出力する。スイッチ回路７５ａが上昇傾斜波形電圧Ｖｕｐ２をロー側経路ＰＬ１へ出力している間、スイッチ回路７５ｂは、オフされることにより、共通経路ＰＳとロー側経路ＰＬ２とを電気的に遮断する。同様に、スイッチ回路７５ｂは、タイミング信号Ｓ４５にもとづいて制御され、走査電極グループＳＧ２の消去期間の上昇期間においてオンされることにより、共通経路ＰＳからの上昇傾斜波形電圧Ｖｕｐ２をロー側経路ＰＬ２へ出力する。スイッチ回路７５ｂが上昇傾斜波形電圧Ｖｕｐ２をロー側経路ＰＬ２へ出力している間、スイッチ回路７５ａは、オフされることにより、共通経路ＰＳとロー側経路ＰＬ１とを電気的に遮断する。

走査パルス発生回路７０ａは、ミラー積分回路７１ａ、電圧源Ｅｐ１、およびスイッチ部グループＹＧ１を備えている。スイッチ部グループＹＧ１は、１０８０個のスイッチ部Ｙｉ（ｉ＝１〜１０８０）を備えている。スイッチ部Ｙｉは、スイッチング素子ＱＨｉおよびスイッチング素子ＱＬｉを備えている（ｉ＝１〜１０８０）。ミラー積分回路７１ａは、電圧源Ｅａｄへの電源経路Ｐａｄとロー側経路ＰＬ１との間に接続される。電圧源Ｅｐ１の負極はロー側経路ＰＬ１に接続され、同正極はハイ側経路ＰＨ１に接続される。スイッチング素子ＱＨｉは、ハイ側経路ＰＨ１と電極経路ＰＳｉとの間に接続され、スイッチング素子ＱＬｉは、電極経路ＰＳｉとロー側経路ＰＬ１との間に接続される（ｉ＝１〜１０８０）。１０８０系統の電極経路ＰＳｉ（ｉ＝１〜１０８０）は、上述した電極経路グループＰＳＧ１を表す。

走査パルス発生回路７０ｂは、ミラー積分回路７１ｂ、電圧源Ｅｐ２、およびスイッチ部グループＹＧ２を備えている。スイッチ部グループＹＧ２は、１０８０個のスイッチ部Ｙｉ（ｉ＝１０８１〜２１６０）を備えている。スイッチ部Ｙｉは、スイッチング素子ＱＨｉおよびスイッチング素子ＱＬｉを備えている（ｉ＝１０８１〜２１６０）。ミラー積分回路７１ｂは、電圧源Ｅａｄへの電源経路Ｐａｄとロー側経路ＰＬ２との間に接続される。電圧源Ｅｐ２の負極はロー側経路ＰＬ２に接続され、同正極はハイ側経路ＰＨ２に接続される。スイッチング素子ＱＨｉは、ハイ側経路ＰＨ２と電極経路ＰＳｉとの間に接続され、スイッチング素子ＱＬｉは、電極経路ＰＳｉとロー側経路ＰＬ２との間に接続される（ｉ＝１０８１〜２１６０）。１０８０系統の電極経路ＰＳｉ（ｉ＝１０８１〜２１６０）は、上述した電極経路グループＰＳＧ２を表す。

電圧源Ｅａｄは、負の走査パルス電圧Ｖａｄを発生させ、各ミラー積分回路７１ａ、７１ｂは、電源経路Ｐａｄを介して走査パルス電圧Ｖａｄを受ける。ミラー積分回路７１ａ、７１ｂは、タイミング信号Ｓ４５にもとづいて制御され、初期化期間Ｔｉｎの下降期間においてオンされる。これにより、ミラー積分回路７１ａ、７１ｂは、走査パルス電圧Ｖａｄに向かって緩やかに下降する下降傾斜波形電圧Ｖｄｗ１を生成し、それぞれロー側経路ＰＬ１、ＰＬ２へ出力する。ミラー積分回路７１ａ、７１ｂが下降傾斜波形電圧Ｖｄｗ１をそれぞれロー側経路ＰＬ１、ＰＬ２へ出力している間、スイッチ回路７５ａ、７５ｂは、両方ともオフされることにより、共通経路ＰＳとロー側経路ＰＬ１およびＰＬ２とを電気的に遮断する。

ミラー積分回路７１ａは、タイミング信号Ｓ４５にもとづいて制御され、走査電極グループＳＧ１の書き込み期間Ｔｗ１において常にオン状態となることにより、ロー側経路ＰＬ１の電圧を走査パルス電圧Ｖａｄにする。ミラー積分回路７１ａがロー側経路ＰＬ１の電圧を走査パルス電圧Ｖａｄにしている間、スイッチ回路７５ａは、オフされることにより、共通経路ＰＳとロー側経路ＰＬ１とを電気的に遮断する。同様に、ミラー積分回路７１ｂは、タイミング信号Ｓ４５にもとづいて制御され、走査電極グループＳＧ２の書き込み期間Ｔｗ１において常にオン状態となることにより、ロー側経路ＰＬ２の電圧を走査パルス電圧Ｖａｄにする。ミラー積分回路７１ｂがロー側経路ＰＬ２の電圧を走査パルス電圧Ｖａｄにしている間、スイッチ回路７５ｂは、オフされることにより、共通経路ＰＳとロー側経路ＰＬ２とを電気的に遮断する。

ミラー積分回路７１ａは、タイミング信号Ｓ４５にもとづいて制御され、走査電極グループＳＧ１の消去期間の下降期間においてオンされる。これにより、ミラー積分回路７１ａは、走査パルス電圧Ｖａｄに向かって緩やかに下降する下降傾斜波形電圧Ｖｄｗ２を生成し、ロー側経路ＰＬ１へ出力する。ミラー積分回路７１ａが下降傾斜波形電圧Ｖｄｗ２をロー側経路ＰＬ１へ出力している間、スイッチ回路７５ａは、オフされることにより、共通経路ＰＳとロー側経路ＰＬ１とを電気的に遮断する。同様に、ミラー積分回路７１ｂは、タイミング信号Ｓ４５にもとづいて制御され、走査電極グループＳＧ２の消去期間の下降期間においてオンされる。これにより、ミラー積分回路７１ｂは、走査パルス電圧Ｖａｄに向かって緩やかに下降する下降傾斜波形電圧Ｖｄｗ２を生成し、ロー側経路ＰＬ２へ出力する。ミラー積分回路７１ｂが下降傾斜波形電圧Ｖｄｗ２をロー側経路ＰＬ２へ出力している間、スイッチ回路７５ｂは、オフされることにより、共通経路ＰＳとロー側経路ＰＬ２とを電気的に遮断する。

電圧源Ｅｐ１は、所定の正の走査差電圧Ｖｐを発生させる。ロー側経路ＰＬ１における電圧はロー側電圧ＶＬ１と呼ばれ、ハイ側経路ＰＨ１における電圧はハイ側電圧ＶＨ１と呼ばれる。ハイ側電圧ＶＨ１は、ロー側電圧ＶＬ１よりも走査差電圧Ｖｐだけ高い。スイッチ部Ｙｉは、スイッチング素子ＱＨｉがオフされスイッチング素子ＱＬｉがオンされることによりロー側経路ＰＬ１を選択し、ロー側電圧ＶＬ１を電極経路ＰＳｉへ出力する（ｉ＝１〜１０８０）。さらにスイッチ部Ｙｉは、スイッチング素子ＱＨｉがオンされスイッチング素子ＱＬｉがオフされることによりハイ側経路ＰＨ１を選択し、ハイ側電圧ＶＨ１を電極経路ＰＳｉへ出力する（ｉ＝１〜１０８０）。

電圧源Ｅｐ２は、走査差電圧Ｖｐを発生させる。ロー側経路ＰＬ２における電圧はロー側電圧ＶＬ２と呼ばれ、ハイ側経路ＰＨ２における電圧はハイ側電圧ＶＨ２と呼ばれる。ハイ側電圧ＶＨ２は、ロー側電圧ＶＬ２よりも走査差電圧Ｖｐだけ高い。スイッチ部Ｙｉは、スイッチング素子ＱＨｉがオフされスイッチング素子ＱＬｉがオンされることによりロー側経路ＰＬ２を選択し、ロー側電圧ＶＬ２を電極経路ＰＳｉへ出力する（ｉ＝１０８１〜２１６０）。さらにスイッチ部Ｙｉは、スイッチング素子ＱＨｉがオンされスイッチング素子ＱＬｉがオフされることによりハイ側経路ＰＨ２を選択し、ハイ側電圧ＶＨ２を電極経路ＰＳｉへ出力する（ｉ＝１０８１〜２１６０）。

スイッチ部グループＹＧ１は、ロー側電圧ＶＬ１またはハイ側電圧ＶＨ１のうちいずれか一方の電圧を選択し、選択された電圧を同時にすべての電極経路ＰＳｉ（ｉ＝１〜１０８０）へ出力してもよい。さらに、スイッチ部グループＹＧ１は、ロー側電圧ＶＬ１またはハイ側電圧ＶＨ１のうちいずれか一方の電圧を、電極経路ＰＳｉ（ｉ＝１〜１０８０）のうち少なくとも１系統の電極経路へ出力している間、他方の電圧を残りの電極経路へ出力してもよい。

スイッチ回路７５ａは、走査電極グループＳＧ１の維持期間において、上述したように維持パルスをロー側経路ＰＬ１へ出力する。スイッチ部グループＹＧ１は、タイミング信号Ｓ４５にもとづいて制御され、走査電極グループＳＧ１の維持期間において、ロー側経路ＰＬ１を選択することにより、維持パルスを電極経路グループＰＳＧ１へ出力する。スイッチ部グループＹＧ１が維持パルスを電極経路グループＰＳＧ１へ出力している間、スイッチ回路７５ｂは、オフされることにより、共通経路ＰＳとロー側経路ＰＬ２とを電気的に遮断する。同様に、スイッチ回路７５ｂは、走査電極グループＳＧ２の維持期間において、上述したように維持パルスをロー側経路ＰＬ２へ出力する。スイッチ部グループＹＧ２は、タイミング信号Ｓ４５にもとづいて制御され、走査電極グループＳＧ２の維持期間において、ロー側経路ＰＬ２を選択することにより、維持パルスを電極経路グループＰＳＧ２へ出力する。スイッチ部グループＹＧ２が維持パルスを電極経路グループＰＳＧ２へ出力している間、スイッチ回路７５ａは、オフされることにより、共通経路ＰＳとロー側経路ＰＬ２とを電気的に遮断する。

スイッチ回路７５ａ、７５ｂは、初期化期間Ｔｉｎの上昇期間において、上述したように電圧０（Ｖ）から電圧Ｖｔに向かって緩やかに上昇する上昇傾斜波形電圧をロー側経路ＰＬ１、ＰＬ２の両方へ出力する。スイッチ部グループＹＧ１は、タイミング信号Ｓ４５にもとづいて制御され、初期化期間Ｔｉｎの上昇期間において、ハイ側経路ＰＨ１を選択する。これにより、スイッチ部グループＹＧ１は、電圧Ｖｐから電圧（Ｖｔ＋Ｖｐ）に向かって緩やかに上昇する上昇傾斜波形電圧Ｖｕｐ１を電極経路グループＰＳＧ１へ出力する。同様に、スイッチ部グループＹＧ２は、タイミング信号Ｓ４５にもとづいて制御され、初期化期間Ｔｉｎの上昇期間において、ハイ側経路ＰＨ２を選択する。これにより、スイッチ部グループＹＧ２は、電圧Ｖｐから電圧（Ｖｔ＋Ｖｐ）に向かって緩やかに上昇する上昇傾斜波形電圧Ｖｕｐ１を電極経路グループＰＳＧ２へ出力する。

スイッチ回路７５ａは、走査電極グループＳＧ１における消去期間の上昇期間において、上述したように電圧０（Ｖ）から電圧Ｖｒに向かって緩やかに上昇する上昇傾斜波形電圧Ｖｕｐ２をロー側経路ＰＬ１へ出力する。スイッチ部グループＹＧ１は、タイミング信号Ｓ４５にもとづいて制御され、走査電極グループＳＧ１における消去期間の上昇期間において、ロー側経路ＰＬ１を選択することにより、上昇傾斜波形電圧Ｖｕｐ２を電極経路グループＰＳＧ１へ出力する。スイッチ部グループＹＧ１が上昇傾斜波形電圧Ｖｕｐ２を電極経路グループＰＳＧ１へ出力している間、スイッチ回路７５ｂは、オフされることにより、共通経路ＰＳとロー側経路ＰＬ２とを電気的に遮断する。同様に、スイッチ部グループＹＧ２は、タイミング信号Ｓ４５にもとづいて制御され、走査電極グループＳＧ２における消去期間の上昇期間において、ロー側経路ＰＬ２を選択することにより、上昇傾斜波形電圧Ｖｕｐ２を電極経路グループＰＳＧ２へ出力する。スイッチ部グループＹＧ２が上昇傾斜波形電圧Ｖｕｐ２を電極経路グループＰＳＧ２へ出力している間、スイッチ回路７５ａは、オフされることにより、共通経路ＰＳとロー側経路ＰＬ１とを電気的に遮断する。

初期化期間Ｔｉｎの下降期間では、直前に、スイッチング素子Ｑ５５、Ｑ５９がオンされることにより、電圧クランプ部５５は共通経路ＰＳの電圧を維持パルス電圧Ｖｓにする。スイッチ回路７５ａ、７５ｂはオンされているので、ロー側経路ＰＬ１、ＰＬ２の電圧も維持パルス電圧Ｖｓとなる。続く初期化期間Ｔｉｎの下降期間において、スイッチ回路７５ａ、７５ｂはオフされ、ミラー積分回路７１ａ、７１ｂは、上述したように走査パルス電圧Ｖａｄに向かって緩やかに下降する下降傾斜波形電圧Ｖｄｗ１をそれぞれロー側経路ＰＬ１、ＰＬ２へ出力する。すなわち、下降傾斜波形電圧Ｖｄｗ１は、維持パルス電圧Ｖｓから走査パルス電圧Ｖａｄに向かって緩やかに下降する傾斜波形電圧となる。スイッチ部グループＹＧ１は、タイミング信号Ｓ４５にもとづいて制御され、初期化期間Ｔｉｎの下降期間において、ロー側経路ＰＬ１を選択することにより、このような下降傾斜波形電圧Ｖｄｗ１を電極経路グループＰＳＧ１へ出力する。スイッチ部グループＹＧ１が下降傾斜波形電圧Ｖｄｗ１を電極経路グループＰＳＧ１へ出力している間、スイッチ回路７５ａは、オフされることにより、共通経路ＰＳとロー側経路ＰＬ１とを電気的に遮断する。同様に、スイッチ部グループＹＧ２は、タイミング信号Ｓ４５にもとづいて制御され、初期化期間Ｔｉｎの下降期間において、ロー側経路ＰＬ２を選択することにより、下降傾斜波形電圧Ｖｄｗ１を電極経路グループＰＳＧ２へ出力する。スイッチ部グループＹＧ２が下降傾斜波形電圧Ｖｄｗ１を電極経路グループＰＳＧ２へ出力している間、スイッチ回路７５ｂは、オフされることにより、共通経路ＰＳとロー側経路ＰＬ２とを電気的に遮断する。

走査電極グループＳＧ１における消去期間の下降期間では、直前に、スイッチング素子Ｑ５６がオンされることにより、電圧クランプ部５５は共通経路ＰＳの電圧を電圧０（Ｖ）にする。スイッチ回路７５ａはオンされているので、ロー側経路ＰＬ１の電圧も電圧０（Ｖ）となる。続く走査電極グループＳＧ１における消去期間の下降期間において、スイッチ回路７５ａはオフされ、ミラー積分回路７１ａは、上述したように走査パルス電圧Ｖａｄに向かって緩やかに下降する下降傾斜波形電圧Ｖｄｗ２をロー側経路ＰＬ１へ出力する。すなわち、下降傾斜波形電圧Ｖｄｗ２は、電圧０（Ｖ）から走査パルス電圧Ｖａｄに向かって緩やかに下降する傾斜波形電圧となる。スイッチ部グループＹＧ１は、タイミング信号Ｓ４５にもとづいて制御され、走査電極グループＳＧ１における消去期間の下降期間において、ロー側経路ＰＬ１を選択することにより、このような下降傾斜波形電圧Ｖｄｗ２を電極経路グループＰＳＧ１へ出力する。スイッチ部グループＹＧ１が下降傾斜波形電圧Ｖｄｗ２を電極経路グループＰＳＧ１へ出力している間、スイッチ回路７５ａは、オフされることにより、共通経路ＰＳとロー側経路ＰＬ１とを電気的に遮断する。同様に、スイッチ部グループＹＧ２は、タイミング信号Ｓ４５にもとづいて制御され、走査電極グループＳＧ２における消去期間の下降期間において、ロー側経路ＰＬ２を選択することにより、下降傾斜波形電圧Ｖｄｗ２を電極経路グループＰＳＧ２へ出力する。スイッチ部グループＹＧ２が下降傾斜波形電圧Ｖｄｗ２を電極経路グループＰＳＧ２へ出力している間、スイッチ回路７５ｂは、オフされることにより、共通経路ＰＳとロー側経路ＰＬ２とを電気的に遮断する。

ミラー積分回路７１ａは、走査電極グループＳＧ１の書き込み期間Ｔｗ１において、上述したようにロー側経路ＰＬ１の電圧を走査パルス電圧Ｖａｄにする。スイッチ部グループＹＧ１は、走査電極グループＳＧ１の書き込み期間Ｔｗ１においてロー側経路ＰＬ１における走査パルス電圧Ｖａｄよりも走査差電圧Ｖｐだけ高い電圧を表す走査基準電圧Ｖｃ（図４〜図６に示される）を生成し、ハイ側経路ＰＨ１の電圧を走査基準電圧Ｖｃにする。各スイッチ部Ｙｉ（ｉ＝１〜１０８０）は、書き込み期間Ｔｗ１内の所定のタイミングにおいて、走査パルスの幅に対応する期間では走査パルス電圧Ｖａｄを選択し、書き込み期間Ｔｗ１における残りの期間では走査基準電圧Ｖｃを選択することにより、走査パルスを生成する。さらにスイッチ部Ｙｉ（ｉ＝１〜１０８０）のうち１個のスイッチ部が走査パルス電圧Ｖａｄを選択している間、残りの１０７９個のスイッチ部は走査基準電圧Ｖｃを選択する。

それゆえに、１０８０個のスイッチ部Ｙｉは、互いに異なるタイミングで走査パルスを生成し、それぞれ１０８０系統の電極経路ＰＳｉへ出力する（ｉ＝１〜１０８０）。すなわち、スイッチ部グループＹＧ１は、タイミング信号Ｓ４５にもとづいて制御され、走査電極グループＳＧ１の書き込み期間Ｔｗ１において、互いに異なる１０８０系統のタイミングで走査パルス電圧Ｖａｄおよび走査基準電圧Ｖｃを順次選択する。これにより、スイッチ部グループＹＧ１は、１０８０系統の互いに異なるタイミングの走査パルスを生成し、電極経路グループＰＳＧ１へ出力する。走査パルスは、走査パルス電圧Ｖａｄをピークレベルとし、走査基準電圧Ｖｃを基準レベルとするパルス波形を表す。

同様に、スイッチ部グループＹＧ２は、タイミング信号Ｓ４５にもとづいて制御され、走査電極グループＳＧ２の書き込み期間Ｔｗ１において、互いに異なる１０８０系統のタイミングで走査パルス電圧Ｖａｄおよび走査基準電圧Ｖｃを順次選択する。これにより、スイッチ部グループＹＧ２は、１０８０系統の互いに異なるタイミングの走査パルスを生成し、電極経路グループＰＳＧ２へ出力する。

図９は、プラズマディスプレイパネルの駆動回路４６における維持電極駆動回路４４の回路図である。維持電極駆動回路４４は、維持電極側維持パルス発生回路８０（以下、単に「維持パルス発生回路８０」と略称する）、所定電圧発生回路９０ａ、所定電圧発生回路９０ｂ、維持電極側スイッチ回路１００ａ（以下、単に「スイッチ回路１００ａ」と略称する）、および維持電極側スイッチ回路１００ｂ（以下、単に「スイッチ回路１００ｂ」と略称する）を備えている。維持電極駆動回路４４は、電極経路ＰＵ１を介して維持電極グループＵＧ１に接続され、電極経路ＰＵ２を介して維持電極グループＵＧ２に接続される。電極経路ＰＵ１は、維持電極駆動回路４４において、維持電極グループＵＧ１への出力経路または維持電極グループＵＧ１からの入力経路を表す。電極経路ＰＵ２は、維持電極駆動回路４４において、維持電極グループＵＧ２への出力経路または維持電極グループＵＧ２からの入力経路を表す。維持電極駆動回路４４は、タイミング信号Ｓ４５にもとづいて、維持電極駆動回路４４を構成する各スイッチング素子が制御される。これにより、維持電極駆動回路４４は、維持期間に維持パルスを発生させ、電極経路ＰＵ１、ＰＵ２を介して維持電極グループＵＧ１、ＵＧ２に、それぞれ印加する。

維持パルス発生回路８０は、電力回収部８１および電圧クランプ部８５を有する。電力回収部８１は、電力回収用のコンデンサＣ８１、スイッチング素子Ｑ８１およびＱ８２、逆流防止用のダイオードＤ８１およびＤ８２、ならびに共振用のインダクタＬ８１およびＬ８２を有する。電圧クランプ部８５は、スイッチング素子Ｑ８５およびＱ８６、ならびにダイオードＤ８５およびＤ８６を有する。

コンデンサＣ８１の一端は接地され、同他端はスイッチング素子Ｑ８１の一端およびスイッチング素子Ｑ８２の一端に接続される。スイッチング素子Ｑ８１の他端はダイオードＤ８１のアノードに接続され、スイッチング素子Ｑ８２の他端はダイオードＤ８２のカソードに接続される。ダイオードＤ８１のカソードはインダクタＬ８１の一端に接続され、ダイオードＤ８２のアノードはインダクタＬ８２の一端に接続される。インダクタＬ８１の他端およびインダクタＬ８２の他端は、電圧クランプ部８５におけるスイッチング素子Ｑ８５の一端とスイッチング素子Ｑ８６の一端との接続点に共通に接続される。スイッチング素子Ｑ８５の他端は、電源経路ＰｓＳを介して電圧源ＥｓＳに接続され、スイッチング素子Ｑ８６の他端は接地される。

これらのスイッチング素子Ｑ８１、Ｑ８２、Ｑ８５、およびＱ８６は、ＭＯＳＦＥＴおよびＩＧＢＴ等のトランジスタ素子を用いて構成することができる。図９には、ＩＧＢＴを用いた回路構成を示した。特に電圧クランプ部８５を構成するスイッチング素子Ｑ８５、Ｑ８６としてＩＧＢＴを用いる場合には、制御される電流の順方向とは逆の方向の電流経路を設けてＩＧＢＴの逆耐圧特性を確保する必要がある。そのために、ダイオードＤ８５はスイッチング素子Ｑ８５に対して電流の順方向が互いに逆となるように並列に接続され、ダイオードＤ８６はスイッチング素子Ｑ８６に対して電流の順方向が互いに逆となるように並列に接続されている。なお、図示されていないが、ＩＧＢＴを保護するために、各スイッチング素子Ｑ８１、Ｑ８２に並列にダイオードが接続されてもよい。

維持パルス発生回路８０の動作は、維持パルス発生回路５０の動作と同様である。すなわち、電力回収部８１は、維持電極グループＵＧ１と走査電極グループＳＧ１との間または維持電極グループＵＧ２と走査電極グループＳＧ２との間の各１０８０個の電極間容量と、インダクタＬ８１とをＬＣ共振させて、維持パルスの立ち上がり動作を行う。さらに、電力回収部８１は、この各１０８０個の電極間容量とインダクタＬ８２とをＬＣ共振させて、維持パルスの立ち下がり動作を行う。

電力回収部８１は、維持パルスの立ち上がり時には、スイッチング素子Ｑ８１がオンされることにより、電力回収用のコンデンサＣ８１に蓄えられている電荷（または電力）を、所定の供給経路を介して、維持期間中の維持電極グループに属する１０８０個の電極間容量に供給する。維持電極グループＵＧ１の維持期間の場合、所定の供給経路は、スイッチング素子Ｑ８１、ダイオードＤ８１、インダクタＬ８１、共通経路ＰＵ、スイッチ回路１００ａ、電極経路ＰＵ１、および維持電極グループＵＧ１を介する経路である。維持電極グループＵＧ２の維持期間の場合、所定の供給経路は、スイッチング素子Ｑ８１、ダイオードＤ８１、インダクタＬ８１、共通経路ＰＵ、スイッチ回路１００ｂ、電極経路ＰＵ２、および維持電極グループＵＧ２を介する経路である。

さらに、電力回収部８１は、維持パルスの立ち下がり時には、スイッチング素子Ｑ８２がオンされることにより、維持期間中の維持電極グループに属する１０８０個の電極間容量に蓄えられた電荷（または電力）を、所定の回収経路を介して、電力回収用のコンデンサＣ８１に回収する。維持電極グループＵＧ１の維持期間の場合、所定の回収経路は、維持電極グループＵＧ１、電極経路ＰＵ１、スイッチ回路１００ａ、共通経路ＰＵ、インダクタＬ８２、ダイオードＤ８２、およびスイッチング素子Ｑ８２を介する経路である。維持電極グループＵＧ２の維持期間の場合、所定の回収経路は、維持電極グループＵＧ２、電極経路ＰＵ２、スイッチ回路１００ｂ、共通経路ＰＵ、インダクタＬ８２、ダイオードＤ８２、およびスイッチング素子Ｑ８２を介する経路である。

電圧源ＥｓＳは、維持パルス電圧Ｖｓを発生させ、スイッチング素子Ｑ８５は、電源経路ＰｓＳを介して維持パルス電圧Ｖｓを受ける。電圧クランプ部８５は、スイッチング素子Ｑ８５がオンされスイッチング素子Ｑ８６がオフされることにより、共通経路ＰＵの電圧を維持パルス電圧Ｖｓに保持する。一方、電圧クランプ部８５は、スイッチング素子Ｑ８５がオフされスイッチング素子Ｑ８６がオンされることにより、共通経路ＰＵの電圧を電圧０（Ｖ）に保持する。電圧クランプ部８５は、維持期間中の維持電極グループＵＧ１、ＵＧ２を、維持パルスのパルス尖頭電圧とパルス基準電圧とに交互にクランプすることにより、維持電極グループＵＧ１、ＵＧ２に維持パルスを印加する。

このように、維持パルス発生回路８０は、タイミング信号Ｓ４５にもとづいてスイッチング素子Ｑ８１、Ｑ８２、Ｑ８５、Ｑ８６が制御されることによって、維持パルスの立ち上がり／立ち下がり動作、および維持パルス電圧Ｖｓ／電圧０（Ｖ）の保持動作を行う。維持パルス発生回路８０は、このような立ち上がり／立ち下がり動作および維持パルス電圧Ｖｓ／電圧０（Ｖ）の保持動作によって維持パルスを発生させ、共通経路ＰＵを介して維持電極グループＵＧ１、ＵＧ２に維持パルスを印加する。

所定電圧印加回路９０ａは、スイッチング素子Ｑ９１ａ、スイッチング素子Ｑ９２ａ、および所定電圧スイッチ部９３ａを有する。所定電圧印加回路９０ｂは、スイッチング素子Ｑ９１ｂ、スイッチング素子Ｑ９２ｂ、および所定電圧スイッチ部９３ｂを有する。所定電圧スイッチ部９３ａおよび所定電圧スイッチ部９３ｂは、スイッチ部の一例である。所定電圧スイッチ部９３ａはスイッチング素子Ｑ９３ａおよびスイッチング素子Ｑ９４ａを有し、所定電圧スイッチ部９３ｂはスイッチング素子Ｑ９３ｂおよびスイッチング素子Ｑ９４ｂを有する。

スイッチング素子Ｑ９１ａの一端は、電源経路Ｐｅ１を介して所定電圧源Ｅｅ１に接続され、スイッチング素子Ｑ９２ａの一端は、電源経路Ｐｅ２を介して所定電圧源Ｅｅ２に接続される。スイッチング素子Ｑ９１ａの他端およびスイッチング素子Ｑ９２ａの他端は、共通に所定電圧スイッチ部９３ａにおけるスイッチング素子Ｑ９３ａの一端に接続され、スイッチング素子Ｑ９３ａの他端は、スイッチング素子Ｑ９４ａを介して電極経路ＰＵ１に接続される。同様に、スイッチング素子Ｑ９１ｂの一端は、電源経路Ｐｅ１を介して所定電圧源Ｅｅ１に接続され、スイッチング素子Ｑ９２ｂの一端は、電源経路Ｐｅ２を介して所定電圧源Ｅｅ２に接続される。スイッチング素子Ｑ９１ｂの他端およびスイッチング素子Ｑ９２ｂの他端は、共通に所定電圧スイッチ部９３ｂにおけるスイッチング素子Ｑ９３ｂの一端に接続され、スイッチング素子Ｑ９３ｂの他端は、スイッチング素子Ｑ９４ｂを介して電極経路ＰＵ２に接続される。

所定電圧スイッチ部９３ａにおいて、スイッチング素子Ｑ９３ａとスイッチング素子Ｑ９４ａとは、制御される電流の順方向が互いに逆になるように直列接続されることにより、双方向のスイッチを形成している。電流の順方向とは、ドレインからソースへまたはコレクタからエミッタへ流れる順方向の電流方向である。同様に、所定電圧スイッチ部９３ｂにおいて、スイッチング素子Ｑ９３ｂとスイッチング素子Ｑ９４ｂとは、制御される電流の順方向が互いに逆になるように直列接続されることにより、双方向のスイッチを形成している。所定電圧スイッチ部９３ａは、スイッチング素子Ｑ９３ａおよびスイッチング素子Ｑ９４ａが同時にオン状態の場合にオン状態となり、同時にオフ状態の場合にオフ状態となる。同様に、所定電圧スイッチ部９３ｂは、スイッチング素子Ｑ９３ｂおよびスイッチング素子Ｑ９４ｂが同時にオン状態の場合にオン状態となり、同時にオフ状態の場合にオフ状態となる。

所定電圧源Ｅｅ１は所定電圧Ｖｅ１を発生させ、スイッチング素子Ｑ９１ａおよびスイッチング素子Ｑ９１ｂは、電源経路Ｐｅ１を介して所定電圧Ｖｅ１を受ける。同様に、所定電圧源Ｅｅ２は所定電圧Ｖｅ２を発生させ、スイッチング素子Ｑ９２ａおよびスイッチング素子Ｑ９２ｂは、電源経路Ｐｅ２を介して所定電圧Ｖｅ２を受ける。所定電圧印加回路９０ａは、所定電圧スイッチ部９３ａがオン状態の場合、スイッチング素子Ｑ９１ａがオンされることにより、電極経路ＰＵ１に所定電圧Ｖｅ１を印加し、スイッチング素子Ｑ９２ａがオンされることにより、電極経路ＰＵ１に所定電圧Ｖｅ２を印加する。同様に、所定電圧印加回路９０ｂは、所定電圧スイッチ部９３ｂがオン状態の場合、スイッチング素子Ｑ９１ｂがオンされることにより、電極経路ＰＵ２に所定電圧Ｖｅ１を印加し、スイッチング素子Ｑ９２ｂがオンされることにより、電極経路ＰＵ２に所定電圧Ｖｅ２を印加する。所定電圧スイッチ部９３ａは、オフされることにより、各電源経路Ｐｅ１、Ｐｅ２と電極経路ＰＵ１とを電気的に遮断する。同様に、所定電圧スイッチ部９３ｂは、オフされることにより、各電源経路Ｐｅ１、Ｐｅ２と電極経路ＰＵ２とを電気的に遮断する。

所定電圧印加回路９０ａ、９０ｂを構成するスイッチング素子は、ＭＯＳＦＥＴやＩＧＢＴ等のトランジスタ素子を用いて構成することができる。図９には、ＭＯＳＦＥＴおよびＩＧＢＴを用いた回路構成を示した。スイッチング素子Ｑ９４ａ、Ｑ９４ｂにはＩＧＢＴを用いており、双方向スイッチとするためには制御される電流の順方向とは逆の方向の電流経路を設けて、ＩＧＢＴの逆耐圧特性を確保する必要がある。そのために、ダイオードＤ９４ａはスイッチング素子Ｑ９４ａに対して電流の順方向が互いに逆となるように並列に接続され、ダイオードＤ９４ｂはスイッチング素子Ｑ９４ｂに対して電流の順方向が互いに逆となるように並列に接続されている。

なお、スイッチング素子Ｑ９４ａは、電極経路ＰＵ１から所定電圧源Ｅｅ１、Ｅｅ２に向かって電流を流すために設けられているが、所定電圧源Ｅｅ１、Ｅｅ２から電極経路ＰＵ１に向かってのみ電流を流す場合には省略されてもよい。同様に、スイッチング素子Ｑ９４ｂは、所定電圧源Ｅｅ１、Ｅｅ２から電極経路ＰＵ２に向かってのみ電流を流す場合には省略されてもよい。

なお、スイッチング素子Ｑ９３ａのゲート・ドレイン間にコンデンサＣ９３ａが接続され、スイッチング素子Ｑ９３ｂのゲート・ドレイン間にコンデンサＣ９３ｂが接続されている。これらのコンデンサＣ９３ａ、Ｃ９３ｂは、所定電圧Ｖｅ１、Ｖｅ２の印加時に立ち上がりを緩やかにするために設けられているが、必ずしも必要なものではない。特に、所定電圧Ｖｅ１、Ｖｅ２をステップ状に変化させる場合は、これらのコンデンサＣ９３ａ、Ｃ９３ｂは不要である。また図９には、ＭＯＳＦＥＴのボディーダイオードが明示されている。

このように、所定電圧印加回路９０ａ、９０ｂは、タイミング信号Ｓ４５にもとづいてスイッチング素子Ｑ９１ａ、Ｑ９２ａ、Ｑ９１ｂ、Ｑ９２ｂおよび所定電圧スイッチ部９３ａ、９３ｂが制御されることによって、各所定電圧Ｖｅ１、Ｖｅ２を、電極経路ＰＵ１を介して維持電極グループＵＧ１に印加し、電極経路ＰＵ２を介して維持電極グループＵＧ２に印加する。

スイッチ回路１００ａは、スイッチング素子Ｑ１０１ａおよびスイッチング素子Ｑ１０２ａを有し、スイッチ回路１００ｂは、スイッチング素子Ｑ１０１ｂおよびスイッチング素子Ｑ１０２ｂを有する。スイッチ回路１００ａは、共通経路ＰＵと電極経路ＰＵ１との間に接続され、スイッチ回路１００ｂは、共通経路ＰＵと電極経路ＰＵ２との間に接続される。

スイッチ回路１００ａにおいて、スイッチング素子Ｑ１０１ａとスイッチング素子Ｑ１０２ａとは、制御される電流の順方向が互いに逆になるように直列接続されることにより、双方向のスイッチを形成している。同様に、スイッチ回路１００ｂにおいて、スイッチング素子Ｑ１０１ｂとスイッチング素子Ｑ１０２ｂとは、制御される電流の順方向が互いに逆になるように直列接続されることにより、双方向のスイッチを形成している。スイッチ回路１００ａは、スイッチング素子Ｑ１０１ａおよびスイッチング素子Ｑ１０２ａが同時にオン状態の場合にオン状態となり、同時にオフ状態の場合にオフ状態となる。同様に、スイッチ回路１００ｂは、スイッチング素子Ｑ１０１ｂおよびスイッチング素子Ｑ１０２ｂが同時にオン状態の場合にオン状態となり、同時にオフ状態の場合にオフ状態となる。

スイッチ回路１００ａは、タイミング信号Ｓ４５にもとづいて制御され、維持電極グループＵＧ１の維持期間においてオンされることにより、共通経路ＰＵからの維持パルスを電極経路ＰＵ１へ出力する。スイッチ回路１００ａが維持パルスを電極経路ＰＵ１へ出力している間、スイッチ回路１００ｂは、オフされることにより、共通経路ＰＵと電極経路ＰＵ２とを電気的に遮断する。同様に、スイッチ回路１００ｂは、タイミング信号Ｓ４５にもとづいて制御され、維持電極グループＵＧ２の維持期間においてオンされることにより、共通経路ＰＵからの維持パルスを電極経路ＰＵ２へ出力する。スイッチ回路１００ｂが維持パルスを電極経路ＰＵ２へ出力している間、スイッチ回路１００ａは、オフされることにより、共通経路ＰＵと電極経路ＰＵ１とを電気的に遮断する。

図１０は、プラズマディスプレイパネルの駆動回路４６における走査電極駆動回路４３の動作を示す波形図である。図１０の上半部は、走査電極グループＳＧ１に属する走査電極ＳＣ１および走査電極グループＳＧ２に属する走査電極ＳＣ１０８１に印加される駆動電圧波形を示している。図１０の下半部は、スイッチ回路７５ａ、スイッチング素子ＱＨ１およびＱＬ１、スイッチ回路７５ｂ、ならびにスイッチング素子ＱＨ１０８１およびＱＬ１０８１が、タイミング信号Ｓ４５にもとづいてオン／オフされる状態を示している。図１０では、オン状態がＯＮ、オフ状態がＯＦＦのように示される。

図１０では、図５に示した電圧Ｖｉ１は電圧Ｖｐに等しく、電圧Ｖｉ２は電圧（Ｖｔ＋Ｖｐ）に等しく、電圧Ｖｉ３は維持パルス電圧Ｖｓに等しく、電圧Ｖｂは走査差電圧Ｖｐに等しく、電圧Ｖｃは電圧（Ｖａｄ＋Ｖｐ）に等しく設定される。なお、これらの電圧は上述した設定に限定されるものではなく、回路構成に応じて適宜変更してもよい。

初期化期間Ｔｉｎにおいて、電圧Ｖｉ２に向かって緩やかに上昇する上昇傾斜波形電圧Ｖｕｐ１を走査電極グループＳＧ１、ＳＧ２に印加するには、まず走査パルス発生回路７０ａ、７０ｂのスイッチング素子ＱＨ１〜ＱＨ２１６０をオンにする。そして、スイッチ回路７５ａおよびスイッチ回路７５ｂをオンにし、維持パルス発生回路５０のスイッチング素子Ｑ５６をオンにして、走査電極グループＳＧ１、ＳＧ２に電圧Ｖｐを印加する。そしてスイッチング素子Ｑ５６をオフにした後、ミラー積分回路６１を動作させて走査電極グループＳＧ１、ＳＧ２の電圧を電圧（Ｖｐ＋Ｖｔ）に向かって上昇させる。

電圧Ｖｉ４に向かって緩やかに下降する下降傾斜波形電圧Ｖｄｗ１を走査電極グループＳＧ１、ＳＧ２に印加するには、まず走査パルス発生回路７０ａ、７０ｂのスイッチング素子ＱＨ１〜ＱＨ２１６０をオフにする。そして、スイッチング素子ＱＬ１〜ＱＬ２１６０をオンにし、維持パルス発生回路５０のスイッチング素子Ｑ５５、Ｑ５９をオンにして、走査電極グループＳＧ１、ＳＧ２に維持パルス電圧Ｖｓを印加する。その後、スイッチ回路７５ａおよびスイッチ回路７５ｂをオフにし、走査パルス発生回路７０ａのミラー積分回路７１ａ、および走査パルス発生回路７０ｂのミラー積分回路７１ｂを動作させる。そして走査電極グループＳＧ１、ＳＧ２の電圧が電圧Ｖｉ４まで下降した時点でスイッチング素子ＱＬ１〜ＱＬ２１６０をオフにし、スイッチング素子ＱＨ１〜ＱＨ２１６０をオンにする。

走査電極グループＳＧ１に対するサブフィールドＳＦ１の書き込み期間Ｔｗ１において、走査電極グループＳＧ１に走査パルスを順次印加するには、走査パルス発生回路７０ａのスイッチング素子ＱＨ１をオフにし、スイッチング素子ＱＬ１をオンにして、走査電極ＳＣ１に走査パルス電圧Ｖａｄを印加する。その後、スイッチング素子ＱＬ１をオフにし、スイッチング素子ＱＨ１をオンに戻す。次に、スイッチング素子ＱＨ２をオフにし、スイッチング素子ＱＬ２をオンにして、走査電極ＳＣ２に走査パルス電圧Ｖａｄを印加する。その後、スイッチング素子ＱＬ２をオフにし、スイッチング素子ＱＨ２をオンに戻す。以下同様にして、走査電極ＳＣ３〜ＳＣ１０８０に走査パルス電圧Ｖａｄを順次印加する。

走査電極グループＳＧ１がサブフィールドＳＦ１の書き込み期間Ｔｗ１の間、走査電極グループＳＧ２は休止期間Ｔｉｄとなっている。この休止期間Ｔｉｄでは、維持パルス発生回路５０のスイッチング素子Ｑ５５をオフにし、スイッチング素子Ｑ５６をオンにし、スイッチ回路７５ｂをオンにして、走査電極グループＳＧ２に電圧Ｖｐを印加する。

続く表示電極対グループＤＧ１に対するサブフィールドＳＦ１の維持期間Ｔｓ１において、走査パルス発生回路７０ａのスイッチング素子ＱＨ１〜ＱＨ１０８０をオフにし、スイッチング素子ＱＬ１〜ＱＬ１０８０をオンにし、スイッチ回路７５ａをオンにして、維持パルス発生回路５０で発生させた維持パルスを走査電極グループＳＧ１に印加する。

維持パルス発生回路５０で維持パルスを発生させるには、まず、スイッチング素子Ｑ５２およびＱ５６をオフにした後、スイッチング素子Ｑ５１をオンにして走査電極グループＳＧ１の電圧を維持パルス電圧Ｖｓ付近まで上昇させる。その後スイッチング素子Ｑ５５をオンにして走査電極グループＳＧ１を維持パルス電圧Ｖｓにクランプする。次に、スイッチング素子Ｑ５１、Ｑ５５をオフにした後、スイッチング素子Ｑ５２をオンにして走査電極グループＳＧ１の電圧を電圧０（Ｖ）付近まで下降させ、その後スイッチング素子Ｑ５６をオンにして走査電極グループＳＧ１を電圧０（Ｖ）にクランプする。以上の動作を繰り返すことにより維持パルスを発生させることができる。

続く消去期間Ｔｅにおいて、ミラー積分回路６２を動作させ、電圧Ｖｒに向かって緩やかに上昇する上昇傾斜波形電圧Ｖｕｐ２を走査電極グループＳＧ１に印加する。その後、スイッチ回路７５ａをオフにし、ミラー積分回路７１ａを動作させて、電圧Ｖｉ４に向かって緩やかに下降する下降傾斜波形電圧Ｖｄｗ２を走査電極グループＳＧ１に印加する。

その後の休止期間Ｔｉｄでは、維持パルス発生回路５０のスイッチング素子Ｑ５６をオンにし、スイッチ回路７５ａをオンにする。そして、走査パルス発生回路７０ａのスイッチング素子ＱＬ１〜ＱＬ１０８０をオフにし、スイッチング素子ＱＨ１〜ＱＨ１０８０をオンにして、走査電極グループＳＧ１に電圧Ｖｐを印加する。

走査電極グループＳＧ１がサブフィールドＳＦ１の維持期間Ｔｓ１、消去期間Ｔｅ、および休止期間Ｔｉｄの間、走査電極グループＳＧ２は、サブフィールドＳＦ１の書き込み期間Ｔｗ１となっている。この書き込み期間Ｔｗ１では、走査パルス発生回路７０ｂのスイッチング素子ＱＨ１０８１〜ＱＨ２１６０およびスイッチング素子ＱＬ１０８１〜ＱＬ２１６０のうちの対応するスイッチング素子を制御する。これにより、走査電極グループＳＧ２に走査パルスを順次印加する。

続く表示電極対グループＤＧ２に対するサブフィールドＳＦ１の維持期間Ｔｓ１において、走査パルス発生回路７０ｂのスイッチング素子ＱＨ１０８１〜ＱＨ２１６０をオフにし、スイッチング素子ＱＬ１０８１〜ＱＬ２１６０をオンにする。そして、スイッチ回路７５ｂをオンにして、維持パルス発生回路５０で発生させた維持パルスを、走査電極グループSＧ２に印加する。

続く消去期間Ｔｅにおいて、ミラー積分回路６２を動作させ、電圧Ｖｒに向かって緩やかに上昇する上昇傾斜波形電圧Ｖｕｐ２を走査電極グループＳＧ２に印加する。さらにその後、スイッチ回路７５ｂをオフにし、ミラー積分回路７１ｂを動作させて、電圧Ｖｉ４に向かって緩やかに下降する下降傾斜波形電圧Ｖｄｗ２を走査電極グループＳＧ２に印加する。

その後の休止期間Ｔｉｄでは、維持パルス発生回路５０のスイッチング素子Ｑ５６をオンにし、スイッチ回路７５ｂをオンにする。さらに、走査パルス発生回路７０ｂのスイッチング素子ＱＬ１０８１〜ＱＬ２１６０をオフにし、スイッチング素子ＱＨ１０８１〜ＱＨ２１６０をオンにして、走査電極グループＳＧ２に電圧Ｖｐを印加する。

以上の動作を繰り返すことにより、図１０に示した駆動電圧波形を各走査電極グループＳＧ１、ＳＧ２に属する走査電極に印加することができる。

このように、走査電極駆動回路４３は、１つの維持パルス発生回路５０、走査パルス発生回路７０ａおよび７０ｂ、ならびにスイッチ回路７５ａおよび７５ｂを有する。１つの維持パルス発生回路５０は、任意の表示電極対グループＤＧ１、ＤＧ２に属する走査電極に印加する維持パルスを発生させる。走査パルス発生回路７０ａ、７０ｂは、複数の表示電極対グループのそれぞれに対して、対応する表示電極対グループに属する走査電極に印加する走査パルスを発生させる。スイッチ回路７５ａ、７５ｂは、走査パルス発生回路７０ａ、７０ｂのそれぞれに対して、対応する走査パルス発生回路と維持パルス発生回路５０とを電気的に分離又は接続する。そして維持パルス発生回路５０で発生させた維持パルスを各表示電極対グループに属する走査電極に印加することで、簡素でかつ輝度差の発生しにくい走査電極駆動回路４３を実現している。

図１１は、プラズマディスプレイパネルの駆動回路４６における維持電極駆動回路４４の動作を示す波形図である。図１１の上半部は、維持電極グループＵＧ１および維持電極グループＵＧ２に印加される駆動電圧波形を示している。図１１の下半部は、スイッチ回路１００ａ、スイッチング素子Ｑ９１ａおよびＱ９２ａ、所定電圧スイッチ部９３ａ、スイッチ回路１００ｂ、スイッチング素子Ｑ９１ｂおよびＱ９２ｂ、ならびに所定電圧スイッチ部９３ｂが、タイミング信号Ｓ４５にもとづいてオン／オフされる状態を示している。図１１では、オン状態がＯＮ、オフ状態がＯＦＦのように示される。

初期化期間Ｔｉｎにおいて維持電極グループＵＧ１、ＵＧ２に電圧０（Ｖ）を印加するには、維持パルス発生回路８０のスイッチング素子Ｑ８６をオンにし、所定電圧スイッチ部９３ａ、９３ｂをオフにする。そしてスイッチ回路１００ａをオンにして維持電極グループＵＧ１を接地すると同時に、スイッチ回路１００ｂをオンにして維持電極グループＵＧ２を接地する。

次に維持電極グループＵＧ１、ＵＧ２に所定電圧Ｖｅ１を印加するには、スイッチ回路１００ａ、１００ｂをオフにする。そしてスイッチング素子Ｑ９１ａおよび所定電圧スイッチ部９３ａをオンにして維持電極グループＵＧ１に所定電圧Ｖｅ１を印加する。同時に、スイッチング素子Ｑ９１ｂおよび所定電圧スイッチ部９３ｂをオンにして維持電極グループＵＧ２に所定電圧Ｖｅ１を印加する。

維持電極グループＵＧ１に対するサブフィールドＳＦ１の書き込み期間Ｔｗ１において維持電極グループＵＧ１に所定電圧Ｖｅ２を印加するには、スイッチング素子Ｑ９１ａをオフにし、スイッチング素子Ｑ９２ａをオンにする。維持電極グループＵＧ１がサブフィールドＳＦ１の書き込み期間Ｔｗ１の間、スイッチング素子Ｑ９１ｂをオフにし、スイッチング素子Ｑ９２ｂをオンにして、維持電極グループＵＧ２にも所定電圧Ｖｅ２を印加する。

続く維持電極グループＵＧ１に対するサブフィールドＳＦ１の維持期間Ｔｗ１において、所定電圧スイッチ部９３ａをオフにするとともにスイッチ回路１００ａをオンにして、維持パルス発生回路８０で発生させた維持パルスを維持電極グループＵＧ１に印加する。

その後、維持電極グループＵＧ１の消去期間Ｔｅにおいて維持電極グループＵＧ１に電圧０（Ｖ）を印加するには、スイッチング素子Ｑ８５をオフにし、スイッチング素子Ｑ８６をオンにする。さらにその後、維持電極グループＵＧ１の消去期間Ｔｅの残りおよび休止期間Ｔｉｄにおいて維持電極グループＵＧ１に所定電圧Ｖｅ１を印加するには、スイッチ回路１００ａをオフにし、スイッチング素子Ｑ９１ａおよび所定電圧スイッチ部９３ａをオンにする。

維持電極グループＵＧ１がサブフィールドＳＦ１の維持期間Ｔｗ１、消去期間Ｔｅ、および休止期間Ｔｉｄの間、表示電極対グループＤＧ２は、サブフィールドＳＦ１の書き込み期間Ｔｗ１となっている。この書き込み期間Ｔｗ１では、維持電極グループＵＧ２に所定電圧Ｖｅ２を継続して印加する。

続く維持電極グループＵＧ２に対するサブフィールドＳＦ１の維持期間Ｔｓ１では、所定電圧スイッチ部９３ｂをオフにするとともにスイッチ回路１００ｂをオンにして、維持パルス発生回路８０で発生させた維持パルスを維持電極グループＵＧ２に印加する。

その後、維持電極グループＵＧ２の消去期間Ｔｅにおいて維持電極グループＵＧ２に電圧０（Ｖ）を印加するには、スイッチング素子Ｑ８５をオフにし、スイッチング素子Ｑ８６をオンにする。さらにその後、維持電極グループＵＧ２の消去期間Ｔｅの残りおよび休止期間Ｔｉｄにおいて維持電極グループＵＧ２に所定電圧Ｖｅ１を印加するには、スイッチ回路１００ｂをオフにし、スイッチング素子Ｑ９１ｂおよび所定電圧スイッチ部９３ｂをオンにする。

以上の動作を繰り返すことにより、図１１に示した駆動電圧波形を各維持電極グループＵＧ１、ＵＧ２に属する維持電極に印加することができる。

このように、維持電極駆動回路４４は、１つの維持パルス発生回路８０、所定電圧発生回路９０ａおよび９０ｂ、ならびにスイッチ回路１００ａおよび１００ｂを有する。１つの維持パルス発生回路８０は、任意の表示電極対グループに属する維持電極に印加する維持パルスを発生させる。所定電圧発生回路９０ａ、９０ｂは、複数の表示電極対グループのそれぞれに対して、対応する表示電極対グループに属する維持電極に印加する所定電圧を発生させる。スイッチ回路１００ａ、１００ｂは、複数の表示電極対グループのそれぞれに対して、対応する表示電極対グループに属する維持電極と維持パルス発生回路８０とを電気的に分離又は接続する。そして維持パルス発生回路８０で発生させた維持パルスを各表示電極対グループに属する維持電極に印加することで、簡素でかつ輝度差の発生しにくい維持電極駆動回路４４を実現している。

なお、上述した実施の形態においては、図３に示したように、表示電極対グループＤＧ１のサブフィールドの位相と表示電極対グループＤＧ２のサブフィールドの位相を、すべてのサブフィールドにおいて互いにずらした構成を例に説明した。しかしながら本発明は、上述したサブフィールド構成に限定されるものではない。例えば、すべての放電セルＣｉｊ（ｉ＝１〜ｎ、ｊ＝１〜ｍ）に対して維持期間Ｔｓ１〜Ｔｓ１０の位相をそろえた書き込み／維持分離方式のサブフィールドをいくつか含むサブフィールド構成であっても、本発明は適用することができる。

なお、図１０では、図５に示す駆動電圧波形を走査電極に印加する場合を例にして各スイッチング素子の動作を説明したが、図８に示す走査電極駆動回路であれば、図４に示す駆動電圧波形又は図６に示す駆動電圧波形を印加してもよい。

なお、上述した維持パルス発生回路５０、８０、および傾斜波形発生回路６０等の具体的な回路構成は単に一例を示したに過ぎず、同様の駆動電圧波形を発生させることができれば他の回路構成であってもよい。例えば図８に示した電力回収部５１は、維持パルスの立ち上がり時には、スイッチング素子Ｑ５１、ダイオードＤ５１、インダクタＬ５１、およびスイッチング素子Ｑ５９を介して、コンデンサＣ５１の電荷（または電力）を電極間容量に供給している。さらに電力回収部５１は、維持パルスの立ち下がり時には、インダクタＬ５２、ダイオードＤ５２、およびスイッチング素子Ｑ５２を介して、電極間容量の電荷（または電力）をコンデンサＣ５１に回収している。しかし、インダクタＬ５１の一方の端子の接続をスイッチング素子Ｑ５９のソースから共通経路ＰＳに変更して、維持パルスの立ち上がり時にスイッチング素子Ｑ５１、ダイオードＤ５１、およびインダクタＬ５１を介してコンデンサＣ５１の電荷（または電力）を電極間容量に供給する回路構成としてもよい。また、インダクタＬ５１とインダクタＬ５２とを１つのインダクタで兼用する回路構成であってもよい。

なお、図８に示した傾斜波形発生回路６０は２つのミラー積分回路６１、６２を備えた回路構成を示したが、１つの電圧切換回路と１つのミラー積分回路とを備え、電圧切換回路によって切り換えられた電圧にもとづいてミラー積分する回路構成であってもよい。

なお、図８に示した電力回収部５１のコンデンサＣ５１を削除し、図９に示した電力回収部８１をすべて削除し、図９の共通経路ＰＵと図８のスイッチング素子Ｑ５１とスイッチング素子Ｑ５２との接続点とを接続した回路構成であってもよい。あるいは、図８に示した電力回収部５１をすべて削除し、図９に示した電力回収部８１のコンデンサＣ８１を削除し、図９のスイッチング素子Ｑ８１とスイッチング素子Ｑ８２の接続点と図８の共通経路ＰＳとを接続した回路構成であってもよい。

以上のように、本発明のプラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置によれば、走査電極側スイッチ回路７５ａ、７５ｂを備えることにより、単一の維持パルス発生回路５０が、維持パルスを複数の走査電極グループＳＧ１、ＳＧ２に、それぞれ互いに異なる書き込み期間Ｔｗ１において印加することができる。さらに、単一の傾斜波形発生回路６０が、消去パルスにおける上昇傾斜波形電圧Ｖｕｐ２を複数の走査電極グループＳＧ１、ＳＧ２に、それぞれ互いに異なる消去期間（Ｔｅ；Ｔｅ１）において印加することができる。これにより、一方の走査電極グループの書き込み期間Ｔｗ１と、他方の走査電極グループの維持期間Ｔｓ１〜Ｔｓ１０および消去期間（Ｔｅ；Ｔｅ１）とを、同時に並行して実行することができる。その結果、サブフィールド構成に余裕ができるため、維持パルス数を増加してさらに高輝度化したり、サブフィールド数を増加してさらに高階調化したりして、パネルをさらに高画質化することができる。それとともに、維持パルス発生回路および傾斜波形発生回路を各１個備えればよいため、部品点数を少なくし、回路構成を簡素化することにより、駆動回路を低コスト化し、低消費電力化することが可能となる。さらに、単一の維持パルス発生回路５０による構成を可能にすることにより、走査電極グループ間に発生しがちな輝度差を抑制し、画像表示品質を向上させることが可能となる。

実施の形態において用いた具体的な各数値は、単に一例を挙げたに過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等にあわせて、適宜最適な値に設定することが望ましい。また、ハードウェアによって構成された構成要素は、ソフトウェアによっても構成可能であり、ソフトウェアによって構成された構成要素は、ハードウェアによっても構成可能である。さらに、上述した実施形態におけるすべての構成要素のうち、いくつかを上述した実施形態とは異なる組み合わせで再構成することにより、異なる組み合わせの効果を奏することが可能である。

以上、実施の形態におけるこれまでの説明は、すべて本発明を具体化した一例であって、本発明はこれらの例に限定されず、本発明の技術を用いて当業者が容易に構成可能な種々の例に展開可能である。

本発明は、プラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置に利用できる。

１０…プラズマディスプレイパネル、
２２…走査電極、
２３…維持電極、
２４…表示電極対、
３２…データ電極、
４０…プラズマディスプレイ装置、
４１…画像信号処理回路、
４２…データ電極駆動回路、
４３…走査電極駆動回路、
４４…維持電極駆動回路、
４５…タイミング発生回路、
４６…プラズマディスプレイパネルの駆動回路、
５０、８０…維持パルス発生回路、
５１、８１…電力回収部、
５５、８５…電圧クランプ部、
６０…傾斜波形発生回路、
６１、６２、７１ａ、７１ｂ…ミラー積分回路、
７０ａ、７０ｂ…走査パルス発生回路、
７５ａ、７５ｂ…（走査電極側）スイッチ回路、
９０ａ、９０ｂ…所定電圧発生回路、
９３ａ、９３ｂ…所定電圧スイッチ部、
１００ａ、１００ｂ…（維持電極側）スイッチ回路、
ＤＧ１、ＤＧ２…表示電極対グループ、
Ｅｅ１、Ｅｅ２…所定電圧源、
ＥｓＳ、Ｅｔ、Ｅｒ、Ｅｐ１、Ｅｐ２、Ｅａｄ…電圧源、
Ｐｅ１、Ｐｅ２、ＰｓＳ、Ｐｔ、Ｐｒ、Ｐａｄ…電源経路、
ＰＳ、ＰＵ…共通経路、
ＰＳ１〜ＰＳ２１６０、ＰＵ１、ＰＵ２…電極経路、
ＰＳＧ１、ＰＳＧ２…電極経路グループ、
ＳＧ１、ＳＧ２…走査電極グループ、
ＵＧ１、ＵＧ２…維持電極グループ、
ＹＧ１、ＹＧ２…スイッチ部グループ、
Ｙ１〜Ｙ２１６０…スイッチ部。

特開２００５−１５７３３８号公報。

次に、駆動電圧波形の詳細とその動作について説明する。

続く維持電極グループＵＧ１に対するサブフィールドＳＦ１の維持期間Ｔｓ１において、所定電圧スイッチ部９３ａをオフにするとともにスイッチ回路１００ａをオンにして、維持パルス発生回路８０で発生させた維持パルスを維持電極グループＵＧ１に印加する。

維持電極グループＵＧ１がサブフィールドＳＦ１の維持期間Ｔｓ１、消去期間Ｔｅ、および休止期間Ｔｉｄの間、表示電極対グループＤＧ２は、サブフィールドＳＦ１の書き込み期間Ｔｗ１となっている。この書き込み期間Ｔｗ１では、維持電極グループＵＧ２に所定電圧Ｖｅ２を継続して印加する。

Claims

走査電極と維持電極とで構成された表示電極対を複数備えたプラズマディスプレイパネルを駆動するプラズマディスプレイパネルの駆動回路であって、
上記プラズマディスプレイパネルの駆動回路は走査電極駆動回路を備え、
上記走査電極駆動回路は、
前記複数の表示電極対を複数の表示電極対グループに分け、任意の表示電極対グループに属する走査電極に印加する維持パルスを発生させる１つの走査電極側維持パルス発生回路と、
前記複数の表示電極対グループのそれぞれに対して設けられ、対応する表示電極対グループに属する走査電極に印加する走査パルスを発生させる走査パルス発生回路と、
前記走査パルス発生回路のそれぞれに対して設けられ、対応する走査パルス発生回路と前記走査電極側維持パルス発生回路とを電気的に分離又は接続する走査電極側スイッチ回路とを備えたことを特徴とするプラズマディスプレイパネルの駆動回路。
上記プラズマディスプレイパネルの駆動回路はさらに維持電極駆動回路を備え、
上記維持電極駆動回路は、
任意の表示電極対グループに属する維持電極に印加する維持パルスを発生させる１つの維持電極側維持パルス発生回路と、
前記複数の表示電極対グループのそれぞれに対して設けられ、対応する表示電極対グループに属する維持電極に印加する所定電圧を発生させる所定電圧発生回路と、
前記複数の表示電極対グループのそれぞれに対して設けられ、対応する表示電極対グループに属する維持電極と前記維持電極側維持パルス発生回路とを電気的に分離又は接続する維持電極側スイッチ回路とを備えたことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動回路。
請求項１に記載のプラズマディスプレイパネルの駆動回路と、
前記プラズマディスプレイパネルとを備えたことを特徴とするプラズマディスプレイ装置。