KR20110027656A - 멀티플 커패시터를 이용한 감시 장치 - Google Patents

멀티플 커패시터를 이용한 감시 장치 Download PDF

Info

Publication number
KR20110027656A
KR20110027656A KR1020107025654A KR20107025654A KR20110027656A KR 20110027656 A KR20110027656 A KR 20110027656A KR 1020107025654 A KR1020107025654 A KR 1020107025654A KR 20107025654 A KR20107025654 A KR 20107025654A KR 20110027656 A KR20110027656 A KR 20110027656A
Authority
KR
South Korea
Prior art keywords
dielectric film
capacitor
capacitor electrode
forming
substrate
Prior art date
Application number
KR1020107025654A
Other languages
English (en)
Other versions
KR101634819B1 (ko
Inventor
패트릭 스미스
크리스웰 최
제임스 몬태규 클리브스
비벡 서브라마니안
아빈드 카마스
스티븐 모레사
Original Assignee
코비오 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코비오 인코포레이티드 filed Critical 코비오 인코포레이티드
Publication of KR20110027656A publication Critical patent/KR20110027656A/ko
Application granted granted Critical
Publication of KR101634819B1 publication Critical patent/KR101634819B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G08SIGNALLING
    • G08BSIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B13/00Burglar, theft or intruder alarms
    • G08B13/22Electrical actuation
    • G08B13/24Electrical actuation by interference with electromagnetic field distribution
    • G08B13/2402Electronic Article Surveillance [EAS], i.e. systems using tags for detecting removal of a tagged item from a secure area, e.g. tags for detecting shoplifting
    • G08B13/2405Electronic Article Surveillance [EAS], i.e. systems using tags for detecting removal of a tagged item from a secure area, e.g. tags for detecting shoplifting characterised by the tag technology used
    • G08B13/2414Electronic Article Surveillance [EAS], i.e. systems using tags for detecting removal of a tagged item from a secure area, e.g. tags for detecting shoplifting characterised by the tag technology used using inductive tags
    • G08B13/242Tag deactivation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B31MAKING ARTICLES OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER; WORKING PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER
    • B31DMAKING ARTICLES OF PAPER, CARDBOARD OR MATERIAL WORKED IN A MANNER ANALOGOUS TO PAPER, NOT PROVIDED FOR IN SUBCLASSES B31B OR B31C
    • B31D1/00Multiple-step processes for making flat articles ; Making flat articles
    • B31D1/02Multiple-step processes for making flat articles ; Making flat articles the articles being labels or tags
    • B31D1/025Applying patches, washers or reinforcements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07773Antenna details
    • G06K19/07777Antenna details the antenna being of the inductive type
    • G06K19/07779Antenna details the antenna being of the inductive type the inductive antenna being a coil
    • G06K19/07783Antenna details the antenna being of the inductive type the inductive antenna being a coil the coil being planar
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07798Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card part of the antenna or the integrated circuit being adapted for rupturing or breaking, e.g. record carriers functioning as sealing devices for detecting not-authenticated opening of containers
    • GPHYSICS
    • G08SIGNALLING
    • G08BSIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B13/00Burglar, theft or intruder alarms
    • G08B13/22Electrical actuation
    • G08B13/24Electrical actuation by interference with electromagnetic field distribution
    • G08B13/2402Electronic Article Surveillance [EAS], i.e. systems using tags for detecting removal of a tagged item from a secure area, e.g. tags for detecting shoplifting
    • G08B13/2405Electronic Article Surveillance [EAS], i.e. systems using tags for detecting removal of a tagged item from a secure area, e.g. tags for detecting shoplifting characterised by the tag technology used
    • G08B13/2414Electronic Article Surveillance [EAS], i.e. systems using tags for detecting removal of a tagged item from a secure area, e.g. tags for detecting shoplifting characterised by the tag technology used using inductive tags
    • GPHYSICS
    • G08SIGNALLING
    • G08BSIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B13/00Burglar, theft or intruder alarms
    • G08B13/22Electrical actuation
    • G08B13/24Electrical actuation by interference with electromagnetic field distribution
    • G08B13/2402Electronic Article Surveillance [EAS], i.e. systems using tags for detecting removal of a tagged item from a secure area, e.g. tags for detecting shoplifting
    • G08B13/2428Tag details
    • G08B13/2431Tag circuit details
    • GPHYSICS
    • G08SIGNALLING
    • G08BSIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B13/00Burglar, theft or intruder alarms
    • G08B13/22Electrical actuation
    • G08B13/24Electrical actuation by interference with electromagnetic field distribution
    • G08B13/2402Electronic Article Surveillance [EAS], i.e. systems using tags for detecting removal of a tagged item from a secure area, e.g. tags for detecting shoplifting
    • G08B13/2428Tag details
    • G08B13/2437Tag layered structure, processes for making layered tags
    • GPHYSICS
    • G08SIGNALLING
    • G08BSIGNALLING OR CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B13/00Burglar, theft or intruder alarms
    • G08B13/22Electrical actuation
    • G08B13/24Electrical actuation by interference with electromagnetic field distribution
    • G08B13/2402Electronic Article Surveillance [EAS], i.e. systems using tags for detecting removal of a tagged item from a secure area, e.g. tags for detecting shoplifting
    • G08B13/2428Tag details
    • G08B13/2437Tag layered structure, processes for making layered tags
    • G08B13/2442Tag materials and material properties thereof, e.g. magnetic material details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/14Organic dielectrics
    • H01G4/18Organic dielectrics of synthetic material, e.g. derivatives of cellulose
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49016Antenna or wave energy "plumbing" making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은 병력적으로 또는 직렬적으로 연결되는 커패시터들을 갖는 감시 및/또는 식별 장치, 그러한 장치를 제조하는 방법 및 사용하는 방법에 연관된다. 병렬적으로 연결되는 커패시터들 중, 한 커패시터는 상대적으로 두꺼운 커패시터 유전체로 제작되고, 다른 한 커패시터는 상대적으로 얇은 커패시터 유전체로 제작됨으로써, 높은 정확도의 커패시턴스와, 상대적으로 쉬운 감시 태그 비활성화를 위한 낮은 파괴 전압의 모두가 달성된다. 커패시터들을 직렬적으로 연결하는 경우, 소형 커패시터의 측면 치수가 증가한다. 이 경우, 상기 커패시터는 상대적으로 한정된 분해 능을 갖는 기술을 이용하여 보다 쉽게 제조된다.

Description

멀티플 커패시터를 이용한 감시 장치{SURVEILLANCE DEVICES WITH MULTIPLE CAPACITORS}
본 출원은, 2008년 5월 15일자 미국가출원 61/127,899호 및 2008년 5월 28일자 미국가출원 61/056,804호 (각각 변리사 내부참조번호 IDR1831 및 IDR1811)에 대한 우선권에 기초하여 출원되었다.
본 발명은 일반적으로 감시(surveillance) 및/또는 식별(identification) 태그 및 장치 분야에 연관된다. 보다 특정하게는, 본 발명의 실시예들은 병렬적으로 또는 직렬적으로 연결된 멀티플 커패시터들을 갖는 무선(예를 들어, EAS, RF, RFID, HF, VHF, UHF, 등) 태그/장치, 그리고 그 구조나 제조 및/또는 생성 방법 및 태그 및/또는 장치의 사용 방법에 연관된다.
EAS(Electronic Article Surveillance) 장치 또는 태그와 같은 감시 장치는, 통상적으로 커패시터 및/또는 다이오드로 만들어지며, 이것들은 디튜닝되거나(permanently altered to de-tune) 또는 상기 감시 장치를 비활성할 수 있다(or deactivate the surveillance device). 낮은 파괴 전압(breakdown voltage)을 가지며, 따라서 상대적으로 얇은 유전층을 가지면서도 높은 커패시턴스의 정확성을 달성하도록 커패시터를 만드는 일은 어렵다. 특히나, 커패시터가 무기물 유전층 필름을 유전체로서 포함하는 경우에는 더욱 그러하다. 게다가, 높은 정확도를 가지면서도 매우 작은 크기를 갖는 커패시터를 만드는 것도 어렵다.
쉽게 만들어질 수 있는 감시 및/또는 식별 장치가 제공된다.
높은 정확도의 커패시턴스를 가지고, 상대적으로 신뢰할 수 있는 태그 비활성화를 제공하도록 낮은 파괴 전압을 가지며, 및/또는 매우 작은 크기(들)을 갖는 커패시터를 높은 정확도로 프린팅하는 방법이 제공된다.
본 발명의 실시예들은 감시/식별 태그 및 장치에 연관된다. 보다 특정하게는, 본 발명의 실시예들은 무선(EAS, RF, RFID, HF, VHF, 및/또는 UHF) 장치들, 그것들의 구성요소들(이를 테면, 커패시터, 안테나, 인덕터 등), 및 그것들의 생산방법 및 사용방법에 연관된다. 본 발명의 일측에 따르면, 종래의 무선 장치들에 연관되는 도전들을 해결하도록, 쉬운 비활성화를 위해(for easy deactivation) 높은 정확도의 커패시턴스와 낮은 파괴 전압을 달성하도록 병렬 연결된 커패시터들을 갖는 감시 및/또는 식별 장치를 제공하고, 또한 그러한 장치들을 형성하고 사용하는 방법을 제공한다.
본 발명의 다른 일측에 따르면, 종래의 무선 장치들에 연관되는 도전들을 해결하도록, 작은 커패시터의 측면 크기를 증가시키도록 직렬 연결된 커패시터들을 갖고, 따라서 상대적으로 한정된 분해능을 가질 수 있는 기술(techniques that may have relatively limited resolution capabilities)을 이용하여 상기 커패시터가 더 쉽게 만들어지도록 하는 감시 및/또는 식별 장치를 제공한다.
본 발명의 제1측에 따르면, 멀티플 커패시터를 갖는 감시 및/또는 식별 장치를 만드는 방법이 제공된다. 본 발명의 일부 실시예에서는, 상기 커패시터들은 병렬로 연결된다. 커패시터들을 병렬 연결하여 장치를 만듦으로써, 감시 태그의 쉬운 비활성화(easy surveillance tag deactivation)가 가능하도록, 높은 정확도의 커패시턴스와 낮은 파괴 전압을 달성할 수 있다.
예를 들어, 본 발명의 일부 실시예에서, 감시 및/또는 식별 장치에 일반적으로 사용되는 단일의 커패시터가, 병렬 연결된 복수 개의 커패시터들로 대체된다. 본 발명의 다른 일부 실시예들에서, 상기 커패시터들은 직렬로 연결된다. 커패시터들을 직렬 연결하여 장치를 만듦으로써, 소형 커패시터의 측면 치수(the lateral dimensions of a small capacitor)를 효과적으로 증가시킬 수 있다.
이러한 조정은 상대적으로 한정된 분해 능을 가질 수 있는 기술을 이용해서 커패시터가 더 쉽게 생산될 수 있도록 한다. 예를 들어, 본 발명의 일부 실시예에서, 감시 및/또는 식별 시스템에 사용되는 단일의 커패시터가 직렬로 연결된 복수 개의 커패시터들로 대체된다.
본 발명의 제1 실시예에 따르면, 병렬로 연경된 복수 개의 커패시터를 갖는 무선 감시 및/또는 식별 장치의 제조 방법은, (a) 기판 상에 또는 상기 기판의 상측에(on or over a substrate) 전기적 전도 스트랩 및 하단 커패시터 전극(a lower capacitor electrode)을 형성하는 단계; (b) 상기 기판의 상부에 제1 유전체 필름을 형성하고, 상기 스트랩 상에 또는 상기 스트랩 상부에(on or over a portion of the strap) 제1 유전체 필름을 형성하는 단계 - 상기 제1 유전체 필름은 상기 스트랩의 일부를 노출하고 상기 하부 커패시터 전극의 일부의 상측에 개구부를 가짐 -; (c) 상기 개구부 내에 커패시터 유전체 필름을 형성하는 단계 - 상기 커패시터 유전체 필름은 상기 제1 유전체 필름에 비해 현저히 작은 두께를 가짐 - ; (d) 상기 제1 유전체 필름 및 상기 커패시터 유전체 필름 상에 상단 커패시터 전극을 형성하는 단계 - 상기 상단 커패시터 전극은 상기 하단 커패시터 전극과 용량형 결합을 이룸(capacitively coupled) - ; 및 (e) 상기 상단 커패시터 전극 및 상기 스트랩 상에 안테나 및/또는 인덕터를 형성하거나 또는 상기 상단 커패시터 전극 및 상기 스트랩에 상기 안테나 및/또는 상기 인덕터를 부착하는 단계를 포함한다.
본 발명의 실시예들에 따른 장치 제조 방법은, 병렬 연결 커패시터들, 상기 전기적 전도 스트랩, 및 상기 하단 커패시터 전극을 갖는 장치를, 단일 공정 절차(이를 테면, 프린팅)으로 수행하며, 상기 하단 커패시터 전극은 상기 병렬 연결 커패시터들에 의해 공유된다.
프린팅 공정은, 많은 공정 단계를 감소시키고, 제조 공정을 위한 시간을 감축시키며, 및/또는 상기 커패시터들 및/또는 감시/식별 장치의 제조에 사용되는 재료비를 감소시키기 때문에, 종래의 블랭킷 피복(blanket deposition), 포토리소그래피, 및 에칭 공정에 걸쳐서 선호된다.
본 발명의 제2 실시예에 따르면, 병렬 연결 커패시터들을 갖는 무선 감시 및/또는 식별 장치는, (a) 기판 상에 안테나 및/또는 인덕터를 형성하고, 하단 커패시터 전극이 상기 안테나/인덕터의 제1 단부와 전기적으로 통신하게 하는 단계; (b) 상기 하단 커패시터 전극의 적어도 제1 일부분 상에 상대적으로 얇은 커패시터 필름을 형성하는 단계; (c) 상기 하단 커패시터 전극의 제2 일부분 상에 또는 상측에 상대적으로 두꺼운 커패시터 유전체 필름을 형성하는 단계 - 상기 하단 커패시터 전극의 상기 제2 일부분은 상기 제1 일부분과 오버랩되지 않음 -; (d) 상기 얇은 커패시터 유전체 필름 및 상기 두꺼운 커패시터 유전체 필름 상에 상단 커패시터 전극을 형성하는 단계 - 상단 커패시터 전극은 상기 하단 커패시터 전극에 용량형 결합을 이룸 -; 및 (e) 상기 상단 커패시터 전극 및 상기 안테나/인덕터의 제2 단부 사이에 전기적 통신을 제공하는 전기적 도체 스트랩을 형성하는 단계에 의해 제조된다.
상기 장치의 상기 구조 및/또는 레이어들을 이러한 배치로 형성하는 단계(이를 테면, 하단 커패시터 전극, 상기 상대적으로 얇은 커패시터 유전체 필름, 상기 상대적으로 두꺼운 커패시터 유전체 필름, 및 상단 커패시터 전극을 형성하는 단계)는, 포토리소그래피 없이도 프린팅에서 동일한 공정을 사용하여, 서로 다른 두께의 유전체 필름을 갖는 병렬 연결 커패시터들의 배치가 제어 가능하고 재생산 가능하도록 한다.
본 발명의 제3 실시예에 따르면, 직렬 연결되는 커패시터들을 갖는 감시 및/또는 식별 장치는, (a) 전도성 (이를 테면, 전기적으로 기능하는) 기판 상에 제1 유전체 필름을 형성하는 단계; (b) 서로 간에 격리되고 상기 기판과는 용량형으로 결합되는 복수 개의 커패시터 전극을 상기 제1 유전체 필름 상에 형성하는 단계; (c) 상기 커패시터 전극들 상에 또는 상측에 제2 유전체 필름을 형성하는 단계 - 상기 제2 유전체 필름은 상기 커패시터 전극들과 전기적 연결을 돕는 홀을 가짐 -; 및 (d) 상기 커패시터 전극들의 각각에 전기적으로 연결되는 인덕터 또는 안테나를 형성하는 단계에 의해 제조된다. 이러한 실시예들에서, 상기 직렬 연결된 커패시터들은 바람직하게는 공통 하단 커패시터 전극으로서 상기 전도성 기판을 공유한다.
본 발명의 제2 측면은 멀티플 커패시터(이를 테면, 병렬로 연결되거나 및/또는 직렬로 연결되는 커패시터들)을 갖는 감시/식별 장치에 연관된다. 제1 일반적 실시예에서, 병렬 연결된 커패시터들을 갖는 감시 및/또는 식별 장치는, (1) 기판 상에 배치되는 전기적 전도 스트랩; (2) 상기 기판 상에 또는 상측에 배치되며 상기 전도 스트랩에 전기적으로 연결되는 하단 커패시터 전극; (3) 상기 스트랩의 일부의 상에 또는 상측에 배치되며 상기 기판 상에 배치되는 제1 유전체 필름 - 상기 제1 유전체 필름은 상기 스트랩의 일부를 노출시키고 상기 하단 커패시터 전극의 일부 상에 개구부를 가짐 -; (4) 상기 개구부 내에 상기 하단 커패시터 전극 상에 배치되는 커패시터 유전체 필름 - 상기 커패시터 유전체 필름은 상기 제1 유전체 필름보다 현저히 작은 두께를 가짐 -; (5) 상기 제1 유전체 필름 및 상기 커패시터 유전체 필름 상에 배치되는 상단 커패시터 전극 - 상기 상단 커패시터 전극은 상기 하단 커패시터 전극에 용량형 결합을 이룸 -; 및 (6) 상기 상단 커패시터 전극 및 상기 스트랩에 전기적으로 연결되는 안테나 및/또는 인덕터를 포함한다.
제2 일반적 실시예에서, 병렬 연결된 커패시터들을 갖는 감시 및/또는 식별 장치는, (1) 기판 상에 배치되는 안테나 및/또는 인덕터; (2) 상기 기판 상에 또는 상측에 배치되며 상기 안테나 및/또는 인덕터와 전기적으로 접속되는 하단 커패시터 전극; (3) 상기 안테나 및/또는 인덕터 및 상기 하단 커패시터 전극 상에 또는 상측에 배치되는 제1 유전체 필름 - 상기 제1 유전체 필름은 상기 안테나 및/또는 인덕터의 일부를 노출시키는 홀, 및 상기 하단 커패시터 전극 상의 개구부를 가짐 -; (4) 상기 제1 유전체 필름의 상기 개구부 내의 상기 하단 커패시터 상에 배치되며 상기 제1 유전체 필름보다 현저히 작은 두께를 갖는 상대적으로 얇은 커패시터 유전체 필름; (5) 상기 하단 커패시터 전극에 용량형 결합을 이루는 상단 커패시터 전극; 및 (6) 사기 상단 커패시터 전극과 상기 안테나 및/또는 인덕터 사이에 전기적 통신을 제공하는 전기적 전도 스트랩을 포함한다.
제3 일반적 실시예에서, 직렬 연결된 커패시터들을 갖는 감시 및/또는 식별 장치는, (1) 전기적 전도성 기판; (2) 상기 전기적 전도성 기판 상에 배치되는 제1 유전체 필름; (3) 서로 물리적으로 이격되고 상기 기판에는 용량형 결합을 이루며, 상기 제1 유전체 필름 상에 배치되는 복수 개의 커패시터 전극들; (4) 내부에 하나 또는 그 이상의 홀을 가지며 상기 커패시터 전극들 상에 또는 상측에 배치되는 제2 유전체 레이어; 및 (5) 상기 홀들을 통해 상기 복수 개의 커패시터 전극들에 전기적으로 연결되는 인덕터를 포함한다.
본 발명의 제3 측면은, 본 발명의 감시 및/또는 식별 장치로 아이템을 감지하는 방법에 연관된다. 일반적으로, 감시/식별 장치는, 상기 장치가 감지가능 전자기 방사를 방사하거나, 흡수하거나, 또는 후방산란하기에 충분하도록 상기 장치에 전류를 발생시키거나 유도하고, 선택적으로, 상기 장치를 선별적으로 비활성화하거나 또는 상기 장치가 액션을 수행하도록 지시함으로써 감지될 수 있다.
본 명세서에서 설명되는 실시예들은, 높은 정확도의 커패시턴스를 가지고, 상대적으로 신뢰할 수 있는 태그 비활성화를 제공하도록 낮은 파괴 전압(low breakdown voltage)을 가지며, 및/또는 매우 작은 크기(들)(very small dimension(s))을 갖는 커패시터를 높은 정확도로 프린팅한다. 본 발명의 효과 및 장점들은 이하의 상세한 설명을 참조하여 서술되는 설명들에 의해 명확해진다.
쉽게 만들어질 수 있는 감시 및/또는 식별 장치가 제공된다.
높은 정확도의 커패시턴스를 가지고, 상대적으로 신뢰할 수 있는 태그 비활성화를 제공하도록 낮은 파괴 전압을 가지며, 및/또는 매우 작은 크기(들)을 갖는 커패시터를 높은 정확도로 프린팅하는 방법이 제공된다.
도 1은 본 발명의 일실시예에 따라, 병렬 연결된 커패시터들을 갖는 무선 감시 및/또는 식별 장치의 회로도이다.
도 2는 본 발명의 일실시예에 따라, 직렬 연결된 커패시터들을 갖는 무선 감시 및/또는 식별 장치의 회로도이다.
도 3A 내지 3B는 각각, 본 발명의 일실시예에 따라, 병렬 연결된 커패시터들을 갖는 감시 및/또는 식별 장치를 제조하는 제1 예시적 방법의 예시적 중간 생성물(intermediate)의 평면도 및 단면도이다.
도 3C는 본 발명의 일실시예에 따른 예시적인 멀티-레이어 기판의 단면도이다.
도 4A 내지 4B는 각각, 본 발명의 일실시예에 따라, 병렬 연결된 커패시터들을 갖는 감시 및/또는 식별 장치를 제조하는 제1 예시적 방법의 다른 예시적 중간 생성물의 평면도 및 단면도이다.
도 5A 내지 5B는 각각, 본 발명의 일실시예에 따라, 병렬 연결된 커패시터들을 갖는 감시 및/또는 식별 장치의 평면도 및 단면도이다.
도 6A 내지 6B는 각각, 본 발명의 일실시예에 따라, 병렬 연결된 커패시터들을 갖는 감시 및/또는 식별 장치를 제조하는 제2 예시적 방법의 예시적 중간 생성물의 평면도 및 단면도이다.
도 6C는 내부에 형성된 제1 유전체 필름을 갖는 도 6B에 도시된 장치의 단면도이다.
도 6D는 상기 제1 유전체 필름 내에 형성된 컨택 홀을 갖는 도 6C의 장치의 단면도이다.
도 7A 내지 7B는 각각, 본 발명의 일실시예에 따라, 병렬 연결된 커패시터들을 갖는 감시 및/또는 식별 장치를 제조하는 제2 예시적 방법의 다른 예시적 중간 생성물의 평면도 및 단면도이다.
도 7C는 내부에 형성된 상대적으로 얇은 커패시터 유전체 필름을 갖는 도 7B의 장치의 단면도이다.
도 7D는 내부에 형성된 상대적으로 두꺼운 커패시터 유전체 필름을 갖는 도 7C의 장치의 단면도이다.
도 8A 내지 8B는 각각, 본 발명의 일실시예에 따라, 병렬 연결된 커패시터들을 갖는 감시 및/또는 식별 장치를 제조하는 제2 예시적 방법의 또 다른 예시적 중간 생성물의 평면도 및 단면도이다.
도 8C는 상기 안테나 및/또는 인덕터를 노출하는 제1 유전체 레이어 내에 형성되는 컨택 홀을 갖는 도 8B의 장치의 단면도이다.
도 9A 내지 9B는 각각, 본 발명의 일실시예에 따라, 병렬 연결된 커패시터들을 갖는 제2 예시적 감시 및/또는 식별 장치의 평면도 및 단면도이다.
도 10A 내지 10B는 각각, 본 발명의 일실시예에 따라, 병렬 연결된 커패시터들을 갖는 예시적 감시 및/또는 식별 장치들의 단면도이다.
도 11은 본 발명의 일실시예에 따라, 직렬 연결된 커패시터들을 갖는 예시적 감시 및/또는 식별 장치의 단면도이다.
도 12는 도 11의 감시 및/또는 식별 장치의 평면도이다.
본 발명의 실시예들은 첨부되는 도면들을 참조하여 상술된다. 이하에서 본 발명의 다양한 실시예들을 설명하지만, 본 발명이 이러한 실시예들에 의해 제한적으로 해석되어서는 안 된다.
본 발명의 사상을 변경하지 않는 범위에서 다양한 변형이나 응용, 균등한 실시도 가능하며, 이러한 범위도 본 발명의 범위에 포함되므로, 본 발명의 범위는 일부 실시예가 아닌, 청구범위에 기재된 사항에 의해서 판단된다. 나아가, 이하에서는 이해를 돕기 위해 많은 세부적 사항들을 포함하는 실시예들이 서술되지만, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면, 이러한 세부적 사항들에 한정되지 않고 본 발명이 구현될 수 있음을 명백히 알 수 있다.
또한, 본 발명의 측면들을 이해하는 데에 도움이 되지 않거나, 또는 이미 잘 알려진 방법, 절차, 요소 및 회로 등에 관해서는 자세한 언급을 생략한다. 또한, 이하에서 설명되는 내용 중 구성 요소의 치환이나 조합이 본 발명을 제한하는 것을 의미하지 않는다. 특히, 상호 조화되지 않는 변형들도 본 명세서 내에서 함께 서술되거나 매칭되어 서술될 수 있으나, 이러한 서술이 본 발명의 범위를 제한하는 것은 아니다.
설명의 편의와 단순성을 위해, "커플링되는(coupled to)", "연결되는(connected to)", "통신하는(in communication with)"의 용어들은, 문맥상 다른 의미로 사용되는 경우를 제외하고는, 직간접적으로(direct or indirect) 커플링되고, 연결되고, 통신하는 것을 의미한다. 이러한 용어는 이하에서 서로 혼용하여 사용될 수도 있으나, 이러한 경우에도 본 기술 분야에서 이해될 수 있는 의미로 해석되어야 한다.
또한, 설명의 편의와 단순성을 위해, "감시(surveillance), "식별(identification)", "EAS", "RF", 및 "RFID"의 용어가 장치(device) 및/또는 태그(tag)의 의도되는 사용 예 및/또는 기능들에 대해 서로 혼용되어 사용될 수도 있으며, "EAS 태그" 또는 "EAS 장치"의 용어는, 어떠한 형태라도, EAS 및/또는 감시 태그 및/또는 장치를 의미하는 것으로 해석될 수 있다. 또한, "아이템", "오브젝트", 및 "물품(article)"의 용어도 서로 혼용되어 사용될 수 있으며, 이들 중 한 용어를 사용하더라도 이는 다른 용어들의 예를 포함하는 것으로 이해되어야 한다.
나아가, "커패시터 전극(capacitor electrode)", 및 "커패시터 판(capacitor plate)"도 서로 혼용될 수 있다. 또한, "특징(feature)", "모양(shape)", "라인(line)", 및 "패턴(pattern)" 들도 서로 혼용되며, 반도체 장치(semiconductor device)의 전기적 전도성 구조(electrically conductive structure)를 가리키는 것으로 해석된다. "(반)도체", "(반)도체성" 및 이러한 용법과 등가적 관계에 있는 것들은, 도체성(conductive) 및/또는 반도체성(semiconductive)을 갖는 재료, 프리커서, 레이어, 특징, 종류(species) 또는 구조들을 가리키는 것으로 해석된다.
본 발명에서, "피복(deposit)"이라는 용어나 그 문법적 변형 단어들은, 블랭킷 피복(blanket deposition) (이를테면, CVD, ALD, 및 PVD), (스핀)코팅, 및 프린팅을 포함하는 모든 피복 형태(all forms of deposition)를 포함하는 개념으로 해석된다. 일반적으로, "코팅"은 잉크나 다른 물질이 실질적으로 기판이나 표면 전체에 피복(deposited on)되는 것을 가리키며, "프린팅"은 일반적으로 잉크나 다른 물질이 상기 기판이나 표면의 일정 영역에 소정의 패턴을 가지고 피복되는 것을 가리킨다.
본 발명의 다양한 실시예에서, 코팅은 스핀-코팅(spin-coating), 스프레이 코팅(spray-coating), 슬릿 코팅(slit coating), 분출 코팅(extrusion coating), 메니스커스 코팅(meniscus coating), 및/또는 펜 코팅(pen-coating)을 포함한다. 본 발명의 다른 실시예들에서, 프린팅은 잉크젯 프린팅(inkjet printing), 그라비어 프린팅(gravure printing), 오프셋 프린팅(offset printing), 플렉소그래픽 프린팅(flexographic printing), 스크린 프린팅(screen printing), 마이크로스팟팅(microspotting), 스텐실(stenciling), 스탬핑(stamping), 주사 분배(syringe dispensing), 펌프 분배(pump dispensing), 레이저 지향 전사(laser forward transfer), 로컬 레이저 CVD, 및/또는 펜 코팅을 포함한다.
또한, 문맥에서 다른 것을 의미하는 경우를 제외하고는, "알려진(known)", "고정된(fixed)", "주어진(given)", "일정한(certain)" 및 "소정의/미리결정된(predetermined)" 등의 용어는, 일반적으로 값, 양, 파라미터, 제약사항, 조건, 상태, 공정, 과정, 방법, 실시, 또는 그들의 조합이, 이론적으로는, 변경될 수 있으나, 미리 통상적으로 세팅될 수 있고 사용하는 경우나 그 이후에는 변경되지 않음을 의미한다.
나아가, "도핑된(doped)"의 용어는, 어떠한 물질(material)이 실질적으로 통제되는 정도의(이를 테면, 라이트 도핑(lightly doped), 헤비 도핑(heavily doped) 및 그 사이의 어떠한 수준의 도핑) 불순물(dopant) 도핑이 이루어짐을 가리킨다.
본 명세서에서, "본질적으로 Group IVA 원소를 구성하는(consisting essentially of a Group IVA element)"이라는 구문은, Group IVA 원소에 요구되는(그리고 잠재적으로는 약간 다른) 전기적 성질을 제공하는 내부 첨가 불순물 도핑의 경우는 무시하고 해석되어야 한다. 그리고 "(폴리)실레인"은 (1) 실리콘 및/또는 게르마늄 및 (2) 수소, 및 적어도 10-15 개의 실리콘 및/또는 게르마늄 원자를 갖는 주요 종류를, 실질적으로 포함하는 화합물(compounds) 또는 화합물의 혼합물(mixtures of compounds)을 가리킨다.
이러한 종류들(species)은, 선형적이거나(linear), 가지형태(branched)이거나, 또는 상호 링크형(cross-linked), 이거나 또는 일정한 하나 또는 그 이상의 환형(cyclic rings)일 수 있다. "(사이클로)실레인"은, (1) 실리콘 및/또는 게르마늄 및 (2) 수소, 및 하나 또는 그 이상의 환형 링(more cyclic rings)과 10-15 개 미만의 실리콘 및/또는 게르마늄 원자를 갖는 것을, 실질적으로 포함하는 화합물 또는 화합물의 혼합물을 가리킨다. 바람직한 실시예에서, 상기 실레인은 SixHy의 식으로 표현되며, 여기서 x는 3 내지 약 200이고, y는 x 내지 (2x+2)이고, 이 경우 x는 상기 실레인 분자량(molecular weight)의 평균 수로부터 구해진다.
그리고 "헤테로(사이클로)실레인"은, (1) 실리콘 및/또는 게르마늄 및 (2) 수소, 및 (3) B, P, As 또는 Sb 종래의 탄화수소(hydrocarbon), 실레인 또는 적절한 대체물에 의해 대체될 수 있고 하나 또는 그 이상의 환형 링(cyclic rings)을 갖는 불순물 원자를 실질적으로 포함하는 화합물 또는 화합물의 혼합물을 가리킨다.
본 발명의 다양한 실시예들은, 병렬 연결된 복수 개의 커패시터들을 포함하는 감시 및/또는 식별 태그 또는 장치에 연관되며, 이러한 태그나 장치의 형성(forming) 방법에 연관된다. 그리고, 본 발명의 다른 일부 실시예들은, 직렬 연결된 복수 개의 커패시터들을 포함하는 감시 및/또는 식별 태그 또는 장치에 연관되며, 이러한 태그나 장치의 형성 방법에 연관된다. 나아가, 본 발명의 또 다른 일부 실시예들은, 상술한 다양한 감시 및/또는 식별 태그를 이용하여, 아이템을 감지하는 방법에 연관된다.
이하에서 본 발명의 다양한 측면들을, 다양한 실시예들을 참고하여 구체적으로 설명한다. 비록 이러한 실시예들에 따른 구조나 방법이 주로 감시 및/또는 식별 태그/장치에 연관되기는 하지만, 그 밖에 하나 또는 그 이상의 안테나들 및/또는 인덕터들, 커패시터들, 및 그들의 결합으로 이루어진 다른 형태의 무선 장치의 식별에 유용하게 사용될 수도 있다.
[멀티플 커패시터를 갖는 예시적인 감시 및/또는 식별 장치 회로]
본 발명의 일실시예에 따른 장치는, 병렬 연결된 복수 개의 커패시터들 및/또는 직렬 연결된 복수 개의 커패시터들을 갖거나, 또는 이들을 이용하여 제조될 수 있다. 도 1은 본 발명의 일실시예에 따라, 병렬 연결된 커패시터들로 제조되는 장치의 회로도이다. 도 1에 도시된 바와 같이, 두 개의 커패시터 C1 및 C2는 병렬 연결되며, C1은 C2 보다 더 큰 커패시터일 수 있다.
본 발명의 일부 실시예에서, C1은 C2보다 실질적으로 큰 커패시터이다. C1과 C2의 상대적 커패시턴스를 불문하고, 큰 커패시터인 C1은 두꺼운 유전체로 제조될 수 있으며, 이렇게 해서 커패시터 C2보다 실질적으로 큰 커패시턴스를 갖는 커패시턴스 C1이 만들어진다.
이렇게 큰 면적(large-area)으로 커패시터를 만드는 경우, 큰 면적으로 인해서 커패시터를 형성하는 과정에서의 프린팅이나 패터닝 공정에 대한 톨러런스(tolerances)가 좋아지기 때문에, 높은 정확도의 커패시턴스를 이룰 수 있다. 또한 큰 면적의 커패시터 C1을 상대적으로 두꺼운 유전체 필름으로 만드는 경우, 일반적으로 매우 얇은 유전체 필름이 허용하는 것 이상의 정확도를 갖는 커패시턴스를 보인다.
한편, 작은 커패시터 C2는 C1보다 훨씬 얇은 유전체로 형성되는데, 이렇게 함으로써 작은 커패시터는 상대적으로 낮은 파괴 전압을 갖게 된다. 일반적으로 상대적으로 낮고, 제어 가능한 커패시터 파괴 전압은 감시 또는 보안 태그의 비활성화에 유용하다. 한편, 커패시터 C2는 커패시터 C1에 비해 커패시턴스가 훨씬 작아서, C2는 C1보다는 열악한 커패시턴스 정확성을 갖지만, 전체 커패시턴스 C1+C2에는 미미한 영향을 가지므로 문제되지 않는다.
도 2는 본 발명의 일실시예에 따라, 직렬 연결된 커패시터들로 제조되는 장치의 회로도이다. 도 2를 참조하면, 두 개의 직렬 커패시터 C1 및 C2는 직렬로 연결되며, 도 2에서 "foil"으로 라벨링 된 공통 전극(common electrode)을 공유한다.
본 실시예에서, 두 커패시터가 직렬 연결되는 경우의 실효 커패시턴스 CT는, 1/CT = 1/C1 + 1/C2의 공식에 의해 구해진다. 만약 C1= C2이면, C1이나 C2는 실효 커패시턴스 CT의 두 배가 되고, (면적의 측면에서) CT 크기를 갖는 단일의 커패시턴스 보다 두 배의 면적을 갖게 된다. 결과적으로, 이러한 실시예에 따르면 커패시터를 형성하는 데에 사용되는 프린팅 또는 패터닝 과정을 위한 치수(dimensions)와 그에 따른 공정 마진(manufacturing margins) 또한 커지게 된다.
[멀티플 커패시터를 갖는 감시 및/또는 식별 장치의 제조 방법의 실시예]
이하에서는, 병렬 및 직렬 연결 커패시터들을 이용하여 장치를 제조하는 실시예들이 설명된다. 또한, 개별적 장치 구조뿐 아니라, 본 발명의 다양한 실시예에 따라 어떠한 형태의 장치를 형성하는 일반적인 방법에 관련된 내용도 서술된다.
[병렬 연결 커패시터를 이용하여 장치를 제조하는 방법의 제1 실시예]
도 3A 내지 5B를 참조하여 병렬 연결된 커패시터들을 이용하여 감시 및/또는 식별 장치를 제조하는 방법이 제시된다. 도 3A는, 전기적 전도 스트랩(120)(이를 테면, "특징(feature)", "라인", "패턴", 및/또는 "모양")을 갖는 기판(110)과, 기판(120) 상에 형성되는 하단 커패시터 전극(122)을 도시하는 평면도이다. 도 3A의 사각형으로 표현된 점선(dashed lines)은, 각각에 집적 회로를 갖는 기판들의 어레이가 분리되는 모습을 표현한다.
이러한 점선들은, 중합체 판이나 웹(web) 내에서, 반도체 웨이퍼 내에서, 또는 유리 판이나 슬릿 상에서, 개별적인 집적 회로가 다른 개별적 집적 회로들로부터 분리되도록, 금속 판(sheet)이나 박편(foil)이 커팅되는 절취선을 대표할 수 있다. 도 3B는 도 3A의 A-A' 축에 대한 단면도를 도시한다. 전기적 전도 스트랩(120)이 기판 상에 형성되어 상단 커패시터 전극(들)과, (이하에서 도 4A 내지 도 5B를 통해 서술하는) 안테나/인덕터 사이의 전기적 통신을 제공한다.
i. 기판의 준비
일반적으로, 무선 태그 또는 장치에 사용되는 기판은, 장치를 제조하는 방법에 따라, 전도성 물질, 반도체 물질, 또는 절연성 물질을 포함한다. 본 발명의 제1 실시예에 따른 방법에서, 바람직하게는, 상기 기판은 절연 물질을 포함한다. 그러나, 상기 기판은 도 3C에 도시된 바와 같이, 내부에 하나 또는 그 이상의 절연 레이어를 갖는 전도성 물질, 또는 반도체 물질을 또한 포함할 수 있다.
도 3C를 참고하면, 상기 기판(110)은 층을 이루는 구조를(layered structure) 포함한다. 예를 들어, 상기 기판(110)은, 내부에 하나 또는 그 이상의 절연 층들(레어어 104a 및/또는 104b)을 갖는, 금속(이를 테면, 알루미늄, 스테인리스 스틸, 구리 등) 박편, 또는 판(102)(또는 다른 전도성/반도체성 물질도 가능)을 포함한다.
이러한 실시예에서, 절연 레이어(104a)는 금속 기판 내의 금속 산화물(이를 테면 산화 알루미늄), 또는 이에 대신하여, 블랭킷-피복된 또는 코팅된 절연체 층(이를 테면, 세라믹 또는 이산화규소와 같은 유리, 중합체, 무기물 절연체, 유기물 절연체 등)일 수 있다. 도시된 바에 따르면, 제2 레이어(104b)는 기판의 일부일 수 있으며, 본 발명의 일실시예에 따르면, 레이어(104b)는 제1 절연 레이어(104a)와 동일한 물질을 포함할 수 있다.
이하에서는, 멀티플 커패시터들을 갖는 예시적인 감시/식별 장치 및/또는 그의 형성 방법에 관하여, 적당한 전도성, 반도체성, 및 절연성 물질이 서술된다. 전도성 기판을 포함하는 구현에서, 상기 전도성 기판을 위한 금속은, 적어도 부분적으로는, 실효적 유전체에 산화되는 능력(ability to be anodized into an effective dielectric)에 기초하여 선택될 수 있다.
본 발명의 일실시예에 따르면, 상기 기판은 1-200 μm의 명목상 두께를 가질 수 있다(바람직하게는, EAS 및/또는 감시 장치와 같이, 높은 Q가 선호되는 실시예에서는 20-100 μm). 나아가, 전도성 기판은, 0.1-100 μohm- cm 의 저항도(resistivity) 범위를 가질 수 있다(바람직하게는 0.5-80 μohm- cm). 또한, 다음 단계를 수행하기에 앞서서, 상기 전도성 기판은 종래의 방법에 따라 세척되고 매끄럽게 가공(cleaned and smoothed)될 수 있다.
이러한 표면 준비과정은, 케미칼 폴리싱(chemical polishing), 일렉트로폴리싱(electropolishing) 및/또는 산소 스트리핑(oxide stripping)에 의해 수행되어, 표면 거칠기를 줄이고, 저질의 기 존재 산소들을 제거한다. 이러한 과정은, "The Surface Treatment and Finishing of Aluminum and Its Alloys," P. G. Sheasby and R. Pinner, 6th ed., ASM International, 2001, 에서 자세히 소개하고 있다.
한편, 이러한 과정 대신, 절연 레이어(104a 및 104b)는 상기 기판 상에 액상 절연 프리커서 용액(liquid phase insulator precursor solution)(이를 테면, 스핀-온 글래스 [SOG] 포뮬레이션)을 스핀- 코팅(spin-coating) 또는 딥-코팅(dip-coating)함으로써 형성될 수 있다. 일부 구현에서는, 절연 레이어(104a)는 이하에서 서술되는 플랭킷 피복(이를 테면, CVD, PVD, ALD 등)을 사용하여 형성될 수 있다. 다른 몇몇 예에서는, 접착 레이어(adhesive layer)(이를테면 도 3C의 104b)가 기판의 표면에 첨가되어(이를 테면, 안테나 및/또는 인덕터 또는 다른 회로 구성요소들의 반대 표면에 첨가되어), 일반적으로 상기 태그가 제조된 후에, 상기 기기를 아이템에 붙이도록 할 수 있다.
ii. 전기적 전도 스트랩의 형성
도 3B를 참고하면, 전기적 전도 스트랩(120)이 기판(110) 상에 형성된다. 일반적으로, 전기적 전도 스트랩(120)은 일반적으로 본 기술분야에서 알려진 어떤 적당한 방법에 의해 형성될 수 있다. 예를 들어, 본 발명의 일실시예에 따르면, 상기 스트랩(120)은 잉크젯 프린팅, 마이크로스팟팅, 스텐실, 스탬핑, 시린지 디스펜싱(syringe dispensing), 펌프 디스펜싱(pump dispensing), 스크린 프린팅, 그라뷰어 프린팅(gravure printing), 오프셋 프린팅, 플렉소그래피(flexography), 레이저 지향 전사(laser forward transfer), 및/또는 로컬 레이저 CVD에 의해 형성될 수 있다.
이러한 프린팅 과정에서, 상기 스트랩(120) 및 하단 커패시터 전극(122)는 전도체 잉크(이를 테면, 금속 잉크, 금속 프리커서 잉크 등)을 기판 상에 선택적으로 프린팅함으로써 형성될 수 있다. 예시적인 컨덕터 잉크 및 잉크 포뮬레이션들은 이하에서 상술된다.
일부 실시예서, 전도성 기판(110), 상기 스트랩(120)은 이하에서 "유전체 필름 레이어 형성"이라고 타이틀이 붙여진 알려진 기술에 따른 적절한 어떤 방법을 사용하여 상기 기판 상에 미리 피복되는 절연체 레이어(이를 테면 도 3C의 104a) 상에 프린트 될 수 있다.
본 발명의 일실시예에 따르면, 상기 스트랩을 형성하는 단계는, 상기 기판(110) 상에(또는 전도성 기판 상의 절연 레이어(104a) 상에) 전도성 금속을 피복하는 단계, 그리고 나서 요구되는 패턴(이를 테면 120/122)를 형성하도록 상기 전도성 금속을 에칭(etching)하는 단계를 포함할 수 있다.
예를 들어, 전도성 금속이 상기 기판(110) 상에 블랭킷 피복되거나 또는 코팅될 수 있다. 그리고 나서, 마스크에 의해 커버되지 않는 상기 전도성 금속의 일부(이를 테면, 상기 전도성 금속의 언마스크 영역)들이 선택적으로 에칭된다. 이에 대신하여, 상기 스트랩(120)이 전도성 시드 레이어(conductive seed layer)를 프린팅하고, 그 위에 벌크 전도체를 전자적 플래이팅 또는 비전자적 플래이팅함으로써(electroplating or electrolessly plating a bulk conductor thereon) 형성될 수 있다.
상기 전기적 전도 스트랩(120)은 이하에서 서술되는 전도성 물질/금속 중 어떤 것을 사용해서라도 형성될 수 있다. 일부 구현에서, 상기 스트랩(120) 및 상기 하단 커패시터 전극(이를 테면, 도 3A의 122 구조)은, 동시에, 단일의 제조 공정으로 형성될 수도 있다. 일부 실시예에 따르면, 상기 하단 커패시터 전극(122)는 상기 병렬 연결된 커패시터들에 의해 공유될 수 있다(또는 공통(common) 단자로 활용).
이러한 구현에서, 상기 스트랩(120) 및 상기 하단 커패시터 전극(122)는 은, 금, 구리, 팔라듐, 알루미늄, 텅스텐, 티타늄, 그것들의 멀티레이어 박층(multilayer laminate), 또는 그것들의 전도성 합금으로 구성되거나, 이들을 포함할 수 있다. 예시적인 실시예들에서, 상기 스트랩(120) 및 상기 하단 커패시터 전극(1220)는 하나 또는 그 이상의 단계 뒤에서 형성되는 상단 커패시터 전극 및/또는 안테나/인덕터와 동일한 재질로 형성될 수도 있다.
그러나, 본 발명은 이러한 실시예에 의해 한정되지 않으며, 상기 스트랩(120) 및 하단 커패시터 전극(122)는 상단/하단 커패시터 전극(들) 및/또는 상기 안테나/인덕터와는 서로 다른 재질로 형성될 수도 있다.
iii. 커패시터 유전체 필름 형성
도 3B를 참조하면, 상기 방법은, 상기 기판(110)의 적어도 일부 상에, 그리고 상기 스트랩(120) 및 상기 하단 커패시터 전극(122)의 일부 상에 또는 상측에, 제1 (커패시터) 유전체 필름(130/132)를 피복하거나, 또는 형성하는 단계를 포함한다. 일부 구현에서, 상기 제1 유전체 필름(130/132)는 층간 유전체 필름(ILD; interlayer dielectric film)을 포함할 수 있다.
따라서, 일부 예시적인 실시예에서, 상기 유전체 필름(130/132)은 2,000 내지 20,000 Å의 두께, 또는 그 범위 내의 어떠한 값의 범위를 갖는 두께를 갖도록 형성될 수 있다. 어떤 구현에서는, 상기 유전체 필름(130/132)이 3,000 to 5,000 Å의 두께를 갖도록 형성될 수도 있다.
본 발명의 일실시예에 따르면, 상기 제1 유전체 필름(130/132)은 상기 스트랩(120)의 일부(이를 테면, 소정의 영역)을 노출하고, 상기 하단 커패시터 전극(122)의 일부분(이를 테면, 소정의 영역)을 노출하는 홀 또는 개구부(hole or opening)을 형성한다. 내부에 상기 컨택 홀을 갖는 제1 유전체 필름(130/132)은, 이하에서 상술되는 어떠한 형태의 방법으로도 형성될 수 있다(이를 테면, 블랭킷 피복, 포토리소그래피와 에칭, 프린팅에 의한 선택적인 피복 등).
제1 유전체 레이어(130/132)는 이하에서 서술되는 안테나 및/또는 인덕터와, 상기 전기적 전도 스트랩(120) 사이에 전기적 분리(이를 테면, 누설 전류나 커패시턴스가 없도록)를 제공한다.
다음으로, 커패시터 유전체 필름(140)이, 이하에서 서술되는 바와 같이 상기 제1 유전체 필름(130) 내의 상기 개구부에 의해 노출되는 영역을 포함하여, 상기 전기적 전도 스트랩(120) 상에 형성된다. 상기 커패시터 유전체 필름(140)은 일반적으로, 상기 제1 유전체 필름(130/132)에 비해서, 현저히 작은 두께를 가진다.
일부 다른 실시예에서는, 상기 상대적으로 얇은 커패시터 유전체 필름(140)은 상기 스트랩(120) 및 상기 하단 커패시터 전극(122) 상에서, 상기 제1 유전체 필름(130/132)를 형성하는 단계에 앞서서, 이하에서 서술하는 어떤 방법을 사용하여, 소정의 패턴으로 형성될 수 있다.
일부 다른 실시예에서는, 상기 스트랩(120) 상에 형성된 상기 커패시터 유전체 필름의 일 부분(들)이, 요구되는 바에 따라 선택적으로 에칭되어 제거됨으로써 상기 스트랩(120)의 일부를 노출해서, 일반적으로 (예를 들어, 도 1의 커패시터 C2를 위한) 얇은 커패시터 유전체로서 사용되도록, 상기 컨택트 홀을 보존하는 마스킹 부분(140) 다음에 형성되는 인덕터 및/또는 안테나에 전기적 연결을 주도록 한다.
일반적으로, 상기 유전체 필름 레이어(이를 테면, 상기 층간 유전체 및/또는 상대적으로 두꺼운 커패시터 유전체 레이어 (130/132) 등) 및 그 내부에 형성되는 상기 컨택트 홀들은, 일반적으로 알려진 기술에 따른 기술과 재료를 사용하여 얻어질 수 있다. 예를 들어, 일부 실시예에서, 전체 장치에 있어서, 상기 유전체 필름은 본 기술 분야에서 알려진 블랭킷 피복 기술에 의해 코팅되거나 또는 피복될 수 있다.
예를 들어, 유전체 필름 레이어들의 블랭킷 피복은, 익스트럭션 코팅(extrusion coating), 블래이드 코팅(blade coating), 딥 코팅(dip coating), 리니어 코팅(linear coating), 스핀 코팅(spin coating) 또는 다른 코팅 기술들이나, 이에 대신하여, 프린팅 또는 디스펜싱과 같은 로컬 피복 기술들에 의해 수행될 수 있다. 상기 유전체 필름의 선택된 일부분은, (이를 테면, 종래의 포토리소그래피 및 에칭에 의해) 제거되어서, (이를 테면, 커패시터 전극(들) 122, 상기 스트랩(120) 등과 같은) 언더라인된 전도성 구조의 요구되는 영역들 상에(또는 이들을 노출하는) 컨택 홀들이나 개구부들을 형성할 수 있다.
일부 실시예에서, 상기 유전체 필름(들) (130/132및/또는 140/142)들은, 진공 피복 방법(이를 테면, CVD(chemical vapor deposition), PECVD(plasma-enhanced chemical vapor deposition), LPCVD(low-pressure chemical vapor deposition), sputter deposition 등)에 의해 피복될 수 있다. 상기 얇은 유전체 필름(140/142)을 형성하는 다른 방법에서는, MOS 유전체 및/또는 deactivation dielectric을 형성하는 산화(anodization)가 이용된다.
0054] 다른 실시예들에서는, 상기 유전체 필름(들) (130/132및/또는 140/142)들은, 유전체 프리커서 물질을 피복하고(이를 테면, 프린팅 또는 chemical bath deposition 과정에 의해), 상기 프리커서를 (이를 테면, 건조, 경화 및/또는 어닐링에 의해) 유전체 필름으로 전환함으로써 피복될 수 있다.
그러나, 상기 전도성 기판이 고온(이를 테면, 200 ℃, 250 ℃, 550 ℃, 600 ℃ 이상의 온도, 또는 200 ℃ 이상의 다른 어떤 온도)에서 처리될 수 없는 것이라면, 프린팅 또는 진공 피복(이를 테면, CVD, PDV(physical vapor deposition)) 방법이 선호될 수 있다. 상기 유전체 프리커서 물질은 액상 유전체 프리커서 잉크를 포함할 수 있다. 일 실시예에서, 상기 액상 유전체 프리커서 잉크는 AnHy식으로 표현되는 화합물을 포함할 수 있으며, 여기서, n은 3 내지 12이고, 각각의 A는 Si 또는 Ge가 독립적으로 선택되고, y 는 n 내지 2n+2의 짝수이며, 바람직하게는, (AHz)n 식으로 표현되는 화합물이고, 이 경우에 n은 5 내지 10이고, A는 Si 또는 Ge가 독립적으로 선택되고, z는 1 또는 2이다.
대응되는 실리콘 및/또는 게르마늄 산화 필름은, 이하에서 서술되는 프리커서 필름을 경화함으로써 형성될 수 있다. 상기 프리커서 물질이 상기 유전체 필름으로 전환된 후에, 추가적 금속 산화물들(이를 테면, TiO2, ZrO2, HfO2 등) 또는 다른 유전물질(이를 테면, 실리콘, 실소, 실리콘 산화질소, 알루미늄 산화질소, 알루미늄실리콘물질(aluminosilicates) 등)이 상기 필름에 피복될 수 있다. 따라서, 일부 변형 예에서는, 상기 유전체 필름은 복수 개의 레이어를 포함할 수 있다.
프린팅을 하는 경우에, 상기 과정은 상기 유전체 필름을 패터닝하는 목적을 제공할 수도 있다. 상기 유전체 필름의 패터닝은, 하나 또는 그 이상의 유전체 프리커서 물질들을 프린팅 함으로써(이를 테면, 잉크젯 프린팅, 스크린 프린팅, 그라뷰어 프린팅, 플렉소그래피, 레이저 지향 전사 등에 의해) 수행될 수도 있고, 또는 간접적인 패터닝 (이를 테면, 포토 및/또는 열적 패터닝 가능한 프리커서 물질이 포토마스크에 의해 노출되고, 열적 또는 레이저 패턴이 성장하거나, 또는 종래의 포토리소그래피, 에칭, 엠보싱 또는 유사한 기술들과 같은 패터닝 프로세서를 통해 부수적(extrinsically)으로) 수행될 수도 있다. 이러한 일부 구현에서, 상기 에칭 프로세스는 종래에 알려진 바에 따라, 레이저 절개(ablation), 기계적 침식(penetration) 또는 다른 에칭이나 유전체 제거 기술들을 포함할 수 있다.
다른 실시예들에서는, 상기 유전체 필름들(130/132 및/또는 140/142)들은, 상기 구조(이를 테면, 상기 기판, 상기 스트랩 및/또는 상기 하단 전극)의 하나 또는 그 이상의 소정의 일부분에 선택적으로 피복되어, 요구되는 패턴을 형성할 수 있다.
바람직한 실시예들에서, 선택적인 피복은 이하에서 서술되는 다양한 프린팅 과정 및 기술들을 이용하여 수행될 수 있다. 특히, 일부 구현에서는, 상기 유전체 필름 레이어는 (i) 액상 화합물(composition) (이를 테면, 용액(solution), 서스펜션, 에멀전, 잉크 등, 유전체 프리커서를 함유하는 것들)을 상기 장치의 적어도 소정의 일부분 상에 프린팅 하여, 요구되는 특징적 리솔루션(이를 테면, 최소의 레이아웃 치수, 공간확보(spacing), 오류 마진 정렬, 또는 그들의 조합)으로 소정의 패턴을 형성하고, (ii) (예를 들어, 어닐링에 의해) 상기 유전체 화합물을 건조하거나 및/또는 경화하여 상기 유전체 필름을 형성함으로써 만들어진다. 이러한 실시예에서, 스핀-온-글래스(spin-on-glasses) 및/또는 보론 니트라이드(boron nitride)와 같은 물질들이 선택적으로 상기 장치 위에 요구되는 바대로 프린트 될 수 있다. 다른 적절한 유전체 물질 및 유전체 프리커서 잉크가 이하에서 서술된다.
바람직한 변형 예에서, 액상 유전체 물질 (이를 테면, 이하에서 서술되는 유전체 프리커서 잉크)가 선택적으로, 상기 하단 전도성 구조(이를 테면 120 및/또는 122)의 하나 또는 그 이상의 일부분에 노출되는 컨택트 홀이나 또는 개구부와 같은 구조 상에, 요구되는 바에 따라 프린트 될 수 있다.
또한, 이에 대신하여, 상기 유전체 필름/레이어들은 전체의 기판을 커버하도록 프린팅 되고, 상기 요구되는 유전체 필름 패턴을 형성하기 위해 마스크로서의 구조로 나중에 형성되는 구조들을 이용하여 에칭될 수 있다.
일부 실시예들에서, 상기 유전체 필름들(130/132 및/또는 140/142)은 열적 및/또는 화학적 산화 프로세스에 의해 형성될 수 있다. 일부 구현에서, 상기 유전체 필름들은, 전도성 필름, 기판 또는 다른 구조(이를 테면 액상 산화/질화 프리커서)를 산화(oxidizing) 및/또는 질화(nitriding)하여, (이를 테면, 성장(grown))되어 형성될 수 있다.
일반적으로, 이러한 과정은, 산화 및/또는 질화 가스(oxidizing and/or nitriding atmosphere) 내에서 수행될 수 있다. 예를 들어, 상기 유전체 필름들은 상기 구조 상에 프린트 되는 액상 실레인(liquid silane)을 산화시킴으로써 형성되거나, 또는, 산화되거나 질화될 수 있는 다른 어떤 전도성 물질(이를 테면, 실리콘, 알루미늄, 크롬, 하프늄 등)으로 상기 구조를 코팅함으로써 수행될 수 있다.
이에 대신하여, 상기 유전체 필름은, 유전체 프리커서 물질(이를 테면, tetraalkylsiloxane 또는 tetraalkoxysilane 같은 SiO2 프리커서들)을 피복(이를 테면, 액상으로 프린팅하거나 또는 chemical bath deposition processes으로)하고, 그 다음에 상기 프리커서를 유전체 필름으로 (건조하거나, 경화하거나 및/또는 어닐링하여) 전환함으로써 형성될 수 있다.
일 실시예에서, 상기 상대적으로 얇은 커패시터 유전체 필름(140)은, 이하에서 설명하는 바에 따라, 상기 스트랩(120) 및 상기 하단 커패시터 전극(122) 상에서, 상기 스트랩 및 상기 하단 커패시터 전극(120/122)를, 산화(anodization), 또는 이에 대신하여 화학적 또는 열적으로 산화 및/또는 질화(chemically or thermally oxidizing and/or nitriding)함으로써 성장되고, 상대적으로 두꺼운 유전체 필름(130/132)는 이하에서 설명되는 블랭킷 피복 또는 프린팅 과정에 의해 상기 기판 상에 피복된다. 일부 대체적 실시예에서, 상기 유전체 필름(130/132) 및/또는 상기 유전체 필름(140/142)는 ALD(atomic layer deposition)에 의해 형성될 수 있다.
상기한 프린팅 및/또는 코팅 프로세스에서 사용되는, 상기 액상 유전체 프리커서 잉크는, 이하에서 설명하는, 글래스 포밍 포뮬레이션(glass-forming formulation), 유기물 유전체, 산화된 실리콘 프리커서, 또는 분자 및/또는 나노입자 기반의 실리콘 포뮬레이션을 포함할 수 있다. 대응하는 유전체 필름은, 상기 산화 가스 내에서, 300 ℃, 350 ℃ 또는 400 ℃, 또는 그 이상으로, 상기 프리커서 필름(이를 테면, Group IVA 원소 프리커서 필름)을 경화하여 형성될 수 있으나, 다만, 전도성 기판을 포함하는 실시예들에서는 상기 기판의 용융점 이하여야 한다.
경화(curing)는, 불활성 운반 가스, 이를테면 질소, 아르곤 또는 헬륨과 같은 것에 희석될 수 있는, 산소, 오존, N2O, NO2, 또는 다른 산화 가스들의 존재 하에서 수행된다. 다른 실시예에서, 다른 용액-기반 유전체들(이를 테면, 유기물 유전체들)이 프린팅되거나 종래 기술에 따라 코팅되어 사용될 수 있다.
상기 유전체 필름은, 이하에서 서술되는, 어떤 적당한 전기적 절연성 유전체 물질을 사용하여 형성될 수도 있다. 다양한 실시예들에서, 상기 상대적으로 얇은 유전체 필름(이를 테면, 도 3B의 구조 140)은, 50 내지 500 Å 의 두께를 가지고, 5 V 내지 50 V미만의 파괴 전압을 가지도록 형성되며, 바람직하게는 이러한 파괴 전압은 Q 팩터와 상기 유전체 필름의 두께 등에 따라서는 4 V 내지 15 V의 파괴 전압을 가지도록 형성될 수 있다. 이러한 얇은 필름들은 열적 및/또는 화학적 산화에 의해 편리하게 형성될 수 있다.
그러나, 상기 각각의 유전체 필름(이를 테면, 상기 제1 유전체 필름, 상기 커패시터 유전체 필름, 상기 ILD 등)의 두께는 커패시턴스를 제어하거나, 및/또는 상기 유전체 필름이 파괴되도록 의도되는 전압을 제어하기 위해 필요한 정도로 조정될 수 있다.
iv. 상단 커패시터 전극(들)의 형성
도 4A는 상기 제1 유전체 필름(130/132) 및 상기 상대적으로 얇은 커패시터 유전체 필름(140) 상에 형성되는 상단 커패시터 전극(160)의 평면도이다. 도 4B는 도 4A의 A-A' 축에 대한 단면도이다. 일반적으로, 상기 상단 커패시터 전극(160)은 상기 하단 커패시터 전극(122)와 용량형으로 결합되어, 병렬 연결되는 제1 및 제2 커패시터들을 형성한다.
예시적인 실시예들에서, 상기 제2 커패시터는 상대적으로 두꺼운 커패시터 유전체 필름(이를 테면 상기 제1 유전체 필름 130/132)을 포함하고, 커패시터 유전체 필름(140)에 걸쳐 형성되는 상기 제1 커패시터보다 훨씬 큰 면적을 갖는다. 따라서, 상기 제2 커패시터는 상기 제1 커패시터보다 큰 커패시턴스를 갖는다.
다양한 실시예들에서, 일반적으로, 상기 커패시터 전극(들)(이를 테면 상단 및/또는 하단 커패시터 전극들)은, 본 기술 분야에서 알려진 적당한 기술들(이를 테면, 블랭킷 피복, 포토리소그래피와 에칭, 프린팅 등)을 이용하여 형성된다. 예를 들어, 다양한 구현에서, 전도성 물질은 전도성 물질(이를 테면 유기금속 프리커서 및/또는 금속 나노입자와 같은 화합물 및/또는 나노 입자의 금속)을 함유하는 잉크(이를 테면 전도성 잉크, 금속 프리커서 잉크, 반도체 잉크 등)을 스핀-코팅함으로써 블랭킷 피복되고, 이러한 잉크가 경화되거나 또는 어닐링됨으로써 형성된다.
바람직한 다른 실시예들에서, 상기 금속 잉크는, 용매 내에 있는 요구되는 금속(이를 테면 silicide-forming metal)의 프리커서를 포함하는 잉크를 프린팅함으로써 선택적으로 피복되고, 그 뒤에 건조되거나, 경화되거나, 및/또는 어닐링된다.
상기 전도성(이를 테면 금속 함유) 물질은, 이하에서 설명되는 어떠한 기술들을 이용하여 프린팅될 수 있다. 프린팅 과정은 프린트된 금속 레이어의 두께를 매우 잘 제어할 수 있도록 하며, 따라서 상기 상단 전극의 두께를 매우 잘 제어할 수 있도록 한다.
예를 들어, 더 두꺼운 상단 전극이 필요하면, 많은 수의 방울들이 사용되거나, 방울 크기 또는 잉크 부피가 증가될 수 있다. 두꺼운 전극(이를 테면 금속 레이어)는 또한, 두꺼운 전극(이를 테면 낮은 저항을 갖는 전극)이 요구되는 영역에는 잉크 방울을 드롭시키는 간격을 줄임으로써 이루어질 수도 있다.
나아가, 프린팅 프로세스는 지역적으로 변경되는 프린트 잉크 각도의 컨택을 가능하게 한다. 또한, 단일의 프린팅 과정에서도, 서로 다른 금속 높이/두께 및/또는 라인 넓이가 가능하도록, 상기 기판의 표면 에너지를 지역적으로 변화시키는 프리프린팅 단계가 적용될 수도 있다.
예를 들어, 상기 전도성 금속 상의 프린팅될 표면은, 상기 금속 프리커서 잉크를 선택적으로 피복하기에 앞서서, aqueous HF를 포함하는 에치 용액(etch solution) 내에서 에칭될 수 있다. 바람직하게는, 상기 에치 용액은 희석된 aqueous HF, 또는 이에 대신하여 버퍼된 산소 에치 용액(oxide etch solution) (이를테면, aqueous HF/NH4F)를 포함할 수 있다.
제2의 예시적인 실시예에서, 상기 표면 프린팅은 불화물들(이를 테면 CF4, C2F6, 등) 및 산소가스들 (이를테면, O2, O3, NO2)의 혼합을 사용하는 플라즈마 트리트먼트에 의해 개조될 수 있는데, 예를 들어, 노출된 표면에는 노출된 표면에 한 가스에 비해 다른 가스에서(이를 테면, 산소(들)에 비해서 실리콘에서는)상대적으로 충분히 긴 시간 동안 선택적으로 노출하여 표면 에너지를 바꾸는 식이다.
다양한 구현에서, 상기 전도성 잉크는 이하에서 서술되는(이를 테면, 티타늄, 텅스텐, 니켈, 팔라듐, 플래티늄 등)의 금속 원소들 중 어떤 것의 프리커서를 포함할 수 있다. 여기에 더하여, 또는 대신하여, 상기 전도성 잉크는 알루미늄-구리 합금, 알루미늄-실리콘 합금, 알루미늄-구리-실리콘 합금, 티타늄-텅스텐 합금, 몰리브덴-텅스텐 합금, 알루미늄-티타늄 합금 등, 종래의 알려진 금속 원소의 합금들을 포함할 수 있다.
다른 구현에서는, 전기적으로 전도성인 금속 화합물, 이를테면 금속 원소의 질화물(nitrides) 및/또는 규화물(silicides)(이를 테면, 티타늄 질화물, 티타늄 규화물, TiSiN, 티타늄 질화물, 코발트 규화물, 몰리브데늄 규화물, 텅스텐 규화물, WN, WSiN, 플래티늄 규화물 등)이 상기 전도성 잉크 포뮬레이션 내에 사용될 수 있다. 프리커서 포뮬레이트를 형성하는 이러한 프린트가능 규화물은, Group 4, 5, 6, 7, 8, 9, 10, 11, 또는 12 족 금속 염화물 및/또는 금속 복합물 및 하나 또는 그 이상의 용매를 섞고, 및 상기 금속 염(들) 및/또는 금속 복합물(들)을 상기 용매(들)에서 액화(dissolving)하여 상기 포뮬레이션을 형성함으로써 만들어질 수 있다.
일부 실시예들에서, 상기 포물레이션 내의 상기 용매는 상기 포뮬레이션의 코팅 및/또는 프린팅을 만들도록 적용되고, 상기 포뮬레이션은 상기 금속 염(들) 및/또는 금속 복합물(들)이 감소되는 경우 가스성 또는 인화성 부산물(byproducts)를 내부의 원소 금속 또는 합금으로 만드는 성분을 본질적으로 포함하거나, 이로 이루어진다.
다른 구현에서, 상기 금속/전도성 잉크는, 상기 금속 프리커서(들)이 용해될 수 있는 용매 내의 금속 나노 입자, 유기물 합성물, 및 금속 염으로 구성되는 그룹으로부터 선택되는 하나 또는 그 이상의 금속 프리커서를 포함한다. 예시적인 구현에서, 상기 전도성 잉크의 상기 금속은 고온 처리과정을 견디며, 이를테면 660 ℃, 800 ℃, 900 ℃, 1,000 ℃ 또는 660 ℃ 이상의 어떠한 온도를 견딘다. 이러한 예시적 금속은, 이를테면 크로미늄(chromium), 몰리브데늄(molybdenum), 텅스텐, 니켈, 팔라듐, 플래티늄 및 이들의 합금(이를 테면, 니켈-크로미늄 합금, 티타튬-텅스텐 합금, 몰리브데늄-텅서텐 합금 등)을 포함한다.
일부 변경 예에서는, 상기 커패시터 전극을 위한 상기 잉크 프리커서는, 나노입자 및/또는 분자, 소중합체(oligomeric), 및/또는 실리콘 중합 합성물(polymeric compounds of silicon), 실리사이드 형성 금속(이를 테면, Ni, Co, Pd, Pt, Ti, W, 및/또는 Mo), 용해가 어려운 금속들(refractory metals) (이를 테면, Pd, Mo, 및/또는 W), 또는 그들의 조합을 포함할 수 있다. 상기 잉크 포뮬레이션 내의 상기 나노입자 또는 나노결정은 passivated 또는 unpassivated일 수 있다.
일부 실시예들에서, 상기 금속-함유 잉크는, 상기 잉크 내에서 1 내지 50 wt.%의 양(또는 그 내에서 일정한 범위를 갖는 값)을 갖는 금속 프리커서(이를 테면 금속-함유 물질), 상기 금속-함유 물질이 용해되는 용매를 포함하거나, 실질적으로 이로써 구성될 수 있다. 예시적인 실시예들에서, 상기 금속 잉크는 이하에서 설명되는 어떠한 금속 원소(이를 테면, 알루미늄, 니켈, 금, 팔라듐, 플래티늄 등) 또는 그 합금을 포함할 수 있다.
일부 실시예에서, 상기 금속 포뮬레이션은 Group 4, 5, 6, 7, 8, 9, 10, 11, 또는 12 족 금속 염(들), 및/또는 금속 복합물(들), 상기 포뮬레이션의 코팅 및/또는 프린팅을 형성하는 하나 또는 그 이상의 용매들로 실질적으로 구성될 수 있다. 선택적으로, 상기 포뮬레이션은 하나 또는 그 이상의 상기 금속 염 또는 금속 복합물이 감소되어 원소 금속이나 이들의 합금이 되는 경우의 가스형태의 또는 휘발성의 부산물을 형성하는 하나 또는 그 이상의 부가물(additives)을 포함할 수 있다.
나아가 다른 실시예에서, 상기 잉크 포뮬레이션은 상기 금속 염 또는 상기 금속 복합물이 상기 용매 내에 용해되도록 돕는 음이온 소스로 실질적으로 구성될 수 있다(또는 상기 부가물은 이들을 포함할 수 있다).
일부 실시예에서, 상기 금속 잉크는, 반도체를 포함할 수 있다. 다양한 실시예들에서는, 상기 반도체는 헤비 도핑된 것일 수 있다(may be heavily doped). 실리콘 또는 실리콘-게르마늄의 경우에, 상기 불순물은 보론(boron), phosphorous 및 arsenic 중에서 선택될 수 있으며, 통상적으로는 종래 기술에 따라, 이를테면 1017 내지 1021, 1018 내지 1021, 1019 내지 1021 atoms/cm 정도의 농도를, 또는 그 내에서 일정한 범위를 갖는 정도의 농도를 갖는다. 적당한 반도체 잉크는 액상 (폴리-) 및/또는 (사이클로-) 실레인을 더 포함할 수 있다.
액상 반도체 잉크는 반도체 나노입자(이를 테면 passivated Si, Ge, 또는 SiGe 나노입자들) 및/또는 용매(이를 테면, 유기 용매 또는 그들의 혼합물, NH3, H2O, a C1-C10 알코올, cycloalkane 등)의 용매를 더 포함할 수 있다. 이러한 포뮬레이트의 상기 나노입자들 또는 나노결정들은 종래의 방법으로 passivated 될 수 있으며, 이 경우 하나 또는 그 이상의 surfactants 또는 표면 리간드, 이를테면 알킬(alkyl), aralkyl, alcohol, alkoxy, mercaptan, alkylthio, carboxylic acid, 및/또는 carboxylate groups(족)들이 이용된다. 다른 실시예에서는, 상기 나노입자들/나노결정들은 unpassivated될 수도 있다.
다른 실시예들에서, 상기 반도체 잉크는 하나 또는 그 이상의 반도체 합성물(이를 테면, [도핑된] Group IV 합성물, 예를 들어 SiGe 또는 SiC, III-B 합성물들, GaAs, CdS, ZnO 및 ZnS 같은 chalcogenide semiconductor들, 유기 반도체들 등), 및/또는 하나 또는 그 이상의 반도체 나노입자들(이를 테면, Si, Ge, SiGe 등)을, 이들 나노입자들/합성물들이 녹을 수 있거나 서스펜스될 수 있는(suspendable)(이를 테면, 하나 또는 그 이상의 할로겐으로 대체될 수 있는 C6-C20 branched or unbranched alkane, -cyclohexane 같은 C20 cycloalkane, cyclooctane 또는 decalin, C6-C10 as toluene, xylene, tetralin 같은 aromatic solvent, 전체 또는 적어도 4 개의 탄소 원자를 갖는 di-C1-C10 alkyl, 및/또는 tetrahydrofuran 또는 dioxane 같은 C4-C10 cyclic alkyl 등) 용매를 포함할 수 있다. 상기 잉크 포뮬레이션은 또한 표면 장력 감소 애이전트(surface tension reducing agent), surfactant, binder 및/또는 thickening agent를 포함할 수 있다.
일부 실시예에서, 상기 (상단) 커패시터 전극(들) (160)은 두 개 또는 그 이상의 금속 프리커서들의 혼합물로서 프린팅 될 수 있고, 또는 이에 대신하여 하나 또는 그 이상의 금속 프리커서들로서, 및 하나 또는 그 이상의 반도체 잉크는 연속적으로 프린팅 되고 건조되어 박층 레이어(laminated layers)가 될 수 있다. 상기 혼합물들 및/또는 박층(laminates)은 선택적으로 가열되거나 또는 상기 (반)도체 레이어(160)을 형성하도록 포뮬레이션 된 후에 또는 형성되는 동안 다르게 반응될 수 있다.
상기 프린팅된 금속-함유/프리커서 잉크는 상기 기판을 잉크 내에 용매를 제거하기 충분한 시간과 열로 가열함으로써 건조될 수 있다. 용매를 제거하기 위한 온도는 대략 80 ℃ 내지 대략 150 ℃, 또는 그 내에서 일정한 범위를 갖는 온도 대역(이를테면, 약 100 ℃ 로부터 약 120 ℃ 범위)이다.
이러한 온도에서 상기 프린팅된 잉크로부터 용매를 제거하기 위한 시간 길이는 약 1초 내지 약 10분, 10초 내지 약 5분, 또는 그 내에서 어느 정도의 범위를 갖는 시간 영역(이를 테면, 약 30초 내지 약 5분의 시간 영역)이다. 강열은 종래의 가열판, 또는 종래의 화덕이나 오븐에서 이루어질 수 있다. 선택적으로, 상기 가열은 불활성 기체, 이를테면 대기, O2, 오존, N2O 또는 스팀, 또는 그들의 조합 내에서 발생될 수도 있다.
상기 금속-함유 잉크가 건조되어 용매가 제거된 후에, 남아있는 물질은, 밑에 있는 유전체 레이어에의 접착 성질뿐만 아니라, 요구되는 전기적 및/또는 물리적 성질을 갖기에 충분한 시간과 온도에서 어닐링 과정(이를 테면 경화) 과정을 겪는다. 어닐링 온도 범위는 100 ℃ 내지 약 300 ℃, 또는 그 내의 일정한 범위를 갖는 온도 대역(이를 테면, 약 150 ℃ 내지 약 250 ℃ 등)이다. 어닐링 시간은 일반적으로 1분 내지 2시간이다. 바람직한 실시예에서, 상기 금속-함유 필름은 10분 내지 1시간의 어닐링 시간, 또는 그 내의 일정한 범위의 시간 영역(이를 테면, 10분 내지 30분 등)의 어닐링 시간을 갖는다.
다양한 실시예에서, 어닐링은 화덕 또는 오븐에서 이루어지며, 선택적으로는 이하에서 설명되는 불활성 또는 감소 기체(inert or reducing atmosphere)에서 이루어진다. 예를 들어, 상기 금속-함유 프리커서 필름은 reducing agent에 노출되며, 기판에 따라서, 약 200-400 ℃ 언저리의 온도 또는 그 이상에 노출된다. 이러한 과정은 기판이 고온에 노출될 수 없는 경우의 실시예(이를 테면, 기판이 알루미늄 박편, 탄소중합체(polycarbonate), 폴리에틸렌(polyethylene) 및 폴리프로필렌 에스터(polypropylene esters), polyimide 등인 경우)에 특히 유용하다.
밀폐가능한 오븐, 화덕 또는 진공으로 조절되는 급속 열 어닐링 화덕 및 감소/불활성 가스원은 이종 리덕션(heterogeneous reduction)을 위한 열(열 에너지)나 기체를 감소시키는 데에 이용된다. 다른 실시예에서, 상기 금속 프리커서 필름은, 공기가 주의 깊게 제어될 수 있는(이를 테면 글로브 박스 또는 드라이 박스) 장치 내의 열원(이를 테면 열판) 열적으로 분해되어 원소 금속으로 된다.
일부 실시예에서, 상기 커패시터 전극(들)을 형성하는 단계는, 반도체 레이어/성분(이를 테면, 실리콘 및/또는 게르마늄 같은 하나 또는 그 이상의 [도핑된] Group IVA의 원소 프리커서 잉크, GaAs 같은 "III-V" 물질, 및/또는 유기물 또는 중합체 반도체)를 50 내지 200 nm 두께로 피복하는 단계를 포함한다. 적절한 액상 Group IVA 원소 프리커서 잉크가 이하에서 서술된다.
일부 실시예에서, 상기 (반)도체 레이어는 electro(less) plating 공정에 의해 형성될 수 있다. 이러한 실시예에서, 프린팅된 금속 레이어(이를 테면, Pd, Pt, Co 등)은 필요에 따라, electroless 피복 공정 또는 다른 금속(이를 테면, Ag, Cu, Ni 등)의 electroplating 및/또는 판형 실리사이드를 형성하는 시드로서 역할을 한다. 전도성 금속(이를 테면 벌크 전도성 금속)은 상기 금속 시드 레이어 상에 또는 금속 실리사이드 상에 편평화(plated)된다.
그러면 결과 구조는 그 다음에 어닐링되어 상기 실리사이드와 판형 금속 사이의 금속 접속을 향상시킨다. 세척 및/또는 표면 roughening 단계가 상기 유전체 레이어에 수행되고, 및/또는 상기 유전체 레이어는 상기 유전체 레이어에 편평화되는 금속의 접착성을 향상시키는 금속 잉크를 프린팅 하기 전에 에칭될 수 있다. 상기 전도성 금속을 편평화하는(plating) 단계는 electroless plating 또는 electroplating일 수 있다. 이러한 실시예에서, 상기 금속의 시드 레이어를 형성하는 데에 이용되는 잉크는 나노입자 및/또는 합성물-기반 금속, 이를테면 PdCl2-함유 잉크일 수 있다.
다른 실시예에서는, 상기 시드 레이어는 코발트, 플래티늄, 팔라듐, 티타늄, 텅스텐 또는 몰리브데늄을 포함하는 금속 나노입자들일 수 있다. 그러나, 바람직한 실시예들에서는, 상기 시드 레이어는 팔라듐을 포함한다. 상기 전도성 금속은 Al, Ag, Au, Cu, Pd, Pt, Ni, Cr, Mo, W, Ru, Rh 및 그들의 합금 및/또는 혼합물을 포함한다. 선택적으로, 상기 벌크 전도성 금속은 하나 또는 그 이사의 물리적 및/또는 전기적 특성을 개선하기 위해 더 어닐링 될 수도 있다.
일반적으로는 감시/식별 장치 내에 사용되는 커패시터(이를테면, MOS 커패시터 회로)의 응답 주파수를 증가시키는 것이 바람직하며, 상기 장치 내의 회로에서 낮은 직렬 저항을 제공하는 것이 바람직하다.
그렇게 하면, 고주파 동작(이를 테면, 8.2 MHz 또는 13.56 MHz를 포함하는 125 KHz 이상의 범위에서의 동작)이 가능하다. 충분히 낮은 직렬 저항 및/또는 증가된 주파수 응답을 달성하기 위해, 상기 금속은 상기 상단 커패시터 전극이 재결정화될 수 있도록 형성되는 데에 사용된다. 상기 재결정 과정은 캐리어 모빌리티 및/또는 전도성 레이어/전극에서의 불순물 활동성을 향상시킬 수 있다. 10 cm2/vs 및 그 이상의 모빌리티는, 낮은 dissipation 및/또는 효과적인 높은 Q를 위해 요구된다.
낮은 dissipation은 일반적으로 낮은 직렬 저항, 바람직하게는 전체 회로에서 ohms 미만을 요구하며, 큰 병렬 저항(일반적으로는 낮은 누설 유전체에 의해 제공되는)이 104 ohms 이상, 바람직하게는 ≥ 105 ohms, 가장 바람직하게는 > 106 ohms 정도가 되기를 요구한다. 효과적인 높은 Q는 MHz 범위의 주파수나 그 이상의 주파수 내의 동작의 높은 판독 범위 및/또는 낮은 필드를 제공한다.
일부 실시예들은, 라이트 도핑되거나 헤비 도핑될 수 있는 반도체 레이어를 프린팅함으로써 상기 커패시터 전극을 형성하는 단계를 포함한다. 헤비 도핑, 또는 이에 대신하여 상기 반도체 금속을 실리사이딩(siliciding) 하는 것은 감시/식별 태그 MOS 커패시터 회로의 응답 주파수를 높이고, 따라서 직렬 저항을 감소시킨다. 도핑된 반도체 레이어는 종래의 반도체 불순물을 임플란팅하고, 상기 불순물을 고체 또는 증기의 불순물 원으로부터 상기 반도체 금속으로 확산하고, 도핑된 반도체 금속 프리커서, 이를테면 B- or P-함유 (cyclo)silane을 프린팅 함으로써, 및/또는 도핑된 반도체 레이어나 불순물 확산 원 레이어의 레이저 지향 전사를 함으로써 형성된다.
다른 실시예들에서, (농도가 < 5 x 1018 cm- 3 로 전기적 활성 불순물 원자를) 상대적으로 낮은 수준에서 상기 활성 반도체 레이어의 상기 벌크 내에 도핑해서, 상기 감시/식별 장치의 CV 슬로프를 제어하고, 상기 반도체 성분의 직렬 저항을 줄이는 것이 바람직하다. 이러한 것은 높은 Q와 고주파 동작을 가능하게 한다.
v. 안테나 및/또는 인덕터의 형성
본 발명의 실시예에 따른 방법에 따르면, 상기 커패시터들(이를 테면 하단 커패시터 전극 및/또는 상단 커패시터 전극) 및 상기 전기적 전도 스트랩에 전기적으로 연결되고 결합되는 구조 상에 안테나 및/또는 인덕터가 형성되어, 상기 감시 및/또는 식별 태그 또는 장치를 형성할 수 있다.
상기 안테나 및/또는 인덕터는 안테나, 인덕터 또는 그 둘 모두를 포함할 수 있다. 도 5A 내지 도 5B에 도시된 제1 일반적 방법에서, (컨택트 패드 영역 172 및 174를 갖는) 상기 안테나 및/또는 인덕터(170)는, 상기 상단 커패시터 전극(160) 및 상기 스트랩(120) 상에 형성되어 전기적으로 연결된다.
도 5B는 상기 상단 커패시터 전극 및 상기 스트랩 상에 형성된 상기 안테나를 도 5A의 A-A' 축을 따라 본 단면도이다. 예시적인 실시예들에서, 제1 인터커넥트/컨택트 패드(172)(도 5A 및 도 5B 내에서 "외부 컨택트 패드(outer contact pad)"로 도시된 것)은 상기 안테나/인덕터 상에 형성되어 상기 전도성 스트랩(120)에서 상기 제1 유전체 필름(132)로 커버되지 않는 부분에 전기적으로 연결된다. 유사하게, 제2 인터커넥트/컨택트 패드(174)(도 5A 및 도 5B 내에 "내부 컨택트 패드(inner contact pad)로 도시된 것) 또한 상기 안테나/인덕터 상에 형성되어 상기 상단 커패시터 전극(160)에 전기적으로 접속된다. 예시적인 실시예들에서, 상기 인터커넥트/컨택트 패드(172/174)는 금속 범프(metal bump) 또는 ACP(anisotropic conductive paste)를 포함할 수 있다.
일반적으로, 상기 안테나/인덕터는 이하에서 설명되는 어떠한 방법을 이용해서도 형성될 수 있다. 상기 안테나/인덕터는 상기 태그 또는 장치 상에 배치되기 적절한 모양과 사이트로 형성될 수 있다. 예를 들어, 상기 안테나/인덕터는 1 내지 100 μm의 두께, 0.1 to 100 μohm- cm 의 저항성(또는 그 내에서 일정한 범위를 가짐)을 갖도록 형성되고, 상기 안테나/인덕터는 상기 태그/장치 상에 딱 맞을 어떠한 형태의 모양 및/또는 사이즈로(이를 테면, 코일, 나선형 모양 등) 형성될 수 있다.
상기 안테나/인덕터는 본 기술 분야에서 알려진 블랭킷 피복, 포토리소그래픽 마스킹, 및 에칭 과정에 의해 형성될 수 있다. 일 실시예에서, 상기 금속/전도체인 안테나/인덕터는 판, 필름 또는 절연 물질의 웹(web), 이를테면 폴리머 상에 블랭킷 피복되거나 프린팅될 수 있다.
만약 폴리머 판 상에 블랭킷 피복하는 경우라면, 포토리소그래픽 마스킹 하고, 에칭하는 과정이 도 4A 내지 도 4B의 병렬 커패시터 구조에 롤투롤(roll-to-roll) 처리를 적용함으로써 보조 안테나를 쉽게 제공할 수 있다. 그러면 상기 안테나들(170-174)은 다양한 값싸 기술들 및/또는 매커니즘들, 이를테면 상기 안테나와 상기 장치 사이의 adhesives 또는 ultrasonic 또는 friction bonding을 사용하여 전기적으로 연결된다.
예를 들어, 일부 실시예에서, 상기 안테나 및/또는 인덕터는, 상기 안테나/인덕터(및/또는 상기 상단 커패시터 전극 160과 상기 스트랩 120)에 전도성 또는 비전도성 adhesive을 적용하고, 그 후에 상기 안테나 및/또는 인덕터에 압력을 가해서 상기 안테나에 상기 기판을 붙여서, 커패시터들 (122/160) 및/또는 전기적 전도 스트랩(120)에 부착될 수 있다.
일부 변형 예에서, 상기 안테나/인덕터는 제2 기판, 어플리케이터 판(applicator sheet), 또는 다른 보조(backing)에 형성되고, 이어서 상기 제1 기판(이를 테면, 상기 커패시터 전극 및 상기 스트랩을 내부에 가지고 있는 기판)에, 상기 장치 및/또는 안테나/인덕터에 허용되는 전도성 접착제를 사용하여 전사되거나, 또는 부착될 수 있다.
다른 실시예에서, 상기 부착 과정은, 다양한 물리적 결합 기술, 이를테면 풀붙이기, 또는 와이어 연결을 통한 전기적 인터커넥션(들)을 형성하기, 울트라소닉, 롤투롤 부착, 범프-본딩 또는 플립 칩 접근(flip-chip approaches)을 포함할 수 있다. 이러한 부착 과정은 종종 열, 일정한 시간, (이를 테면 상기 인덕터의 컨택트 패드와 상기 커패시터 전극 사이의) 마찰 또는 초음파 에너지, 및/또는 UV 노출을 수반할 수 있다. 일반적으로, 200 ℃ 미만의 온도(이를테면, 90-120 ℃ 정도의 150 ℃ 미만, 온도)가 사용될 수 있다.
내부에 안테나/인덕터를 갖는 상기 보조 또는 제2 기판은, 상기 장치 상에서 앞면이 아래로 향하도록 배치된 다음에, 상기 장치의 기판들을 깨지 않고 상기 안테나/인덕터를 상기 장치에 붙일 수 있는 정도로 상기 제2 기판의 뒷면에 충분한 압력이 가해진다. 상기 제2 기판은 필요에 따라 남겨지거나 또는 제거될 수 있다. 상기 안테나/인덕터는 그러면 상기 제1 및 사기 제2 커패시터들 및 상기 스트랩 사이에 전기적으로 연결된다.
바람직한 실시예들에서, 상기 안테나 및/또는 인덕터들(170-174)은, 이하에서 설명되는 어떠한 프린팅 과정을 이용하여 금속 또는 전도성 잉크를 (이를 테면 잉크젯 프린팅, 그라뷰어 프린팅, 스크린 프린팅 등의) 프린팅 함으로써 형성될 수 있다. 상기 잉크 포뮬레이션은 상기 안테나/인덕터 (170-174)를 형성하기 위해 추가적으로 건조되거나 및/또는 경화(이를 테면 어닐링)될 수 있다. 적절한 금속 잉크/프리커서가 이하에서 서술된다.
일부 실시예들에서, 상기 안테나 및/또는 인덕터 (170-174)는, 상기 상단 커패시터 전극(160) 및 상기 스트랩(120) 상에 (통일 구조(unitary structure))로, 연속적인 패턴으로 프린팅될 수 있다. 그러나, 상기 방법은 이러한 실시예에 한정되지 않는다. 대신, 상기 안테나/인덕터(10-174)는 멀티 코일 구조(2, 3 또는 그 이상의 개수의 코일들)을 포함할 수 있다.
추가적 실시예에서, 보조(support or backing) 레이어가 상기 안테나/인덕터(170-174)의 표면에 부가되어, 특히 뒤에 이어지는 처리 단계 동안 추가적인 메커니컬 서포트, 안정성, 및/또는 장치 보호를 제공할 수 있다. 이러한 보조 레이어는 페이퍼 또는 플렉서블 폴리메릭 물질(flexible polymeric material)(이를 테면, 폴리에틸렌(polyethylene), 폴리프로필렌(polypropylene), 폴리 비닐 클로라이드(polyvinyl chloride), polytetrafluoroethylene, 폴리카보네이트(polycarbonate), 전기적 절연 폴리마이드(electrically insulating polyimide), 폴리스티렌(polystyrene) 등)을 박층화(lamination)함으로써 열이나 및/또는 접착제를 사용하여 부가될 수 있다.
상기 보조 레이어가 유기 폴리머를 포함하는 경우, 딥 코팅, 익스트루션 코팅 또는 다른 두꺼운 필름 코팅 기술에 의해 액상 프리커서로부터의 보조 레이어에 적용하는 것이 가능하다. 메커니컬 서포트를 상기 장치에 제공하는 데에 더하여, 서포트 및/또는 보조 레이어는 다음에 상기 감시/식별 장치를 추적되거나 모니터링되는 물품 상에 부착하거나 위치시킬 수 있도록 하는 접착식 표면을 제공할 수도 있다.
vi. 패시베이션 레이어(Passivation Layer)의 형성
도 3A 내지 도 B에는 도시되어 있지 않지만, 일부 실시예에서는, 본 발명의 방법(들)은 패시베이션 레이어를 상기 기판(이를 테면, 상기 안테나/인덕터, 상기 커패시터 전극들, 상기 전기적 전도 스트랩 등) 상에 형성하는 단계를 포함할 수 있다. 패시베이션 레이어를 형성하는 단계는 물, 산소, 및/또는 집적 회로/장치의 열화(degradation)나 고장(failure)을 일으킬 수 있는 다른 종류의 물질들의 내입(ingress)을 어렵게 하거나 방지할 수 있다.
상기 패시베이션 레이어를 형성하는 단계 및 그 예시적인 특성들(이를 테면, 길이, 넓이, 두께 등)에 관해서는 이하에서 멀티플 커패시터를 이용한 장치들과 관련하여 상세히 서술된다(이하의 "The Passivation Layer"라고 타이틀이 붙여진 섹션(들)을 참고).
상기 패시베이션 레이어는, 상기 기판의 상단 표면을, 이를테면 polysiloxane 및/또는 질화물, 산화물 및/또는 실리콘 질화산소물 및/또는 알루미늄과 같은 하나 또는 그 이상의 inorganic barrier layer로 코팅하거나, 및/또는 parylene, fluorinated organic polymer 같은 하나 또는 그 이상의 organic barrier layers로 코팅하거나, 또는 본 기술분야에서 알려진 다른 barrier material로 코팅함으로써 형성될 수 있다.
일부 변형에서, 상기 패시베이션 레이어는 이하에서 설명되는 방법 중 어떤 것을 이용하여 형성될 수 있는 underlying 유전체 레이어를 포함할 수 있다. 상기 underlying 유전체 레이어(underlying dielectric layer)는 overlying passivation layer에 비해 낮은 스트레스를 갖는 물질로부터 형성될 수 있다.
예를 들자면, 상기 underlying 유전체 레이어는 산화물(이를 테면, SiO2, TEOS, undoped silicate glass [USG], fluorosilicate glass [FSG], borophosphosilicate glass [BPSG] 등)을 포함할 수 있고, 상기 패시베이션 레이어는 실리콘 질화물 또는 실리콘 산화물을 포함할 수 있다. 일부 실시예에서, 상기 패시베이션 레이어는 상기 유전체 레이어(들)의 두께보다 약간 더 큰 두께를 가질 수 있어서 회로의 다양한 액티브 컴포넌트(이를 테면 유전체 레이어 130/132)를 분리시킨다.
[병렬 커패시터들을 이용한 장치를 제조하는 제2 실시예]
병렬 커패시터들을 이용하여 감시 및/또는 식별 장치를 제조하는 방법의 제2 일반적 방법이 도 6A 내지 도 9B를 참조하여 이하에서 서술된다. 도 6A 내지 도 6B는 각각, 안테나 및/또는 인덕터(270)이 형성된 기판(210)의 평면도 및 단면도를 도시한다. 특히, 도 6B는 도 6A의 A-A' 축을 따라 본 단면도이다.
상기 제1 실시예의 방법과 함께, 제2 실시예에 따라 병렬 커패시터들로 장치를 제조하는 방법에서도, 전도성 기판, 반도체 기판, 또는 절연체 기판을 포함할 수 있다. 그러나, 다양한 실시예에서는, 절연체 기판이 선호된다. 전도성 기판을 포함하는 일부 실시예에서는, 상기 기판은 내부에 하나 또는 그 이상의 절연체 레이어를 가질 수 있으며, 이는 도 3C를 참조하여 상술한 바와 같다.
i. 안테나 및/또는 인덕터의 형성
도 6A 내지 도 6B에 도시된 바와 같이, 상기 제2 실시예에 따른 방법에서, 안테나 및/또는 인덕터(270)는 기판(210) 상에 형성된다. 상기 안테나/인덕터는 본 명세서에서 서술되는 전도성 물질(들)을 포함할 수 있으며, 패턴 레이어 또는 특징을 형성하기 위한 본 명세서에서 서술되는 어떠한 방법에 따라서 형성될 수 있다.
예시적 실시예들에서, 인터커넥트 패드 및/또는 컨택트 패드(272)는 상기 안테나/인덕터(270)의 일단부에 형성되어, 나중에 형성되는 전기적 전도 스트랩(예를 들어, 도 9A의 구조 220)이 상기 인덕터/안테나(270)을 상단 커패시터 전극(이를 테면, 도 9A의 구조 260)에 전기적으로 연결되도록 하기 위한 인터커넥션 사이트(interconnection site)를 제공한다. 나아가, 제2 인터커넥션 패드 및/또는 컨택트 패드(274)는 상기 안테나의 일단부에 형성되어, 상기 안테나가 나중에 형성되는 하단 커패시터 전극(도 7B의 구조 250)에 전기적 접속을 이루게 한다.
도 6A 내지 도 9B에는 도시되지 않았지만, 일부 변형예에서는, 상기 제2 인터커넥션/컨택트 패드(274)는 상기 하단 커패시터 전극으로서도 역할을 할 수 있다. 이러한 실시예들에서, 상기 안테나는 상기 기판 상에(이를 테면 프린팅에 의해) 형성될 필요는 없다. 대신, 일부 실시예에서는 상기 기판은 전도성 기판을 포함하며, 다른 구조들(이를 테면 유전체 필름, 커패시터 전극, 전기적 전도 스트랩 등)이 상기 기판에 형성된 후에, 상기 안테나 및 상기 컨택트 패드들(상기 컨택트 패드/하단 커패시터 274를 포함함)들은 상기 전도성 기판으로부터 패터닝되거나 또는 에칭될 수 있다.
예를 들어, 상기 전도성 기판은 상기 안테나 및/또는 인덕터를 형성하도록 에칭하는 standard wet (이를 테면, aqueous acid) 또는 드라이(dry)(이를 테면, chlorine, boron trichloride)에 의해 에칭될 수 있다. 상기 패터닝 및/또는 에칭 단계(들)은 열적으로, 또는 선택적으로 전기적 도움을 받아 수행될 수 있다. 다른 실시예들에서, 상기 전도성 기판은 밀링(milling), 레이저 커팅, 스탬핑, 또는 다이-커팅(die-cutting)과 같은 직접적 수단에 의해 패터닝될 수도 있다.
ii. 층간 유전체 필름(Interlayer Dielectric Film)의 형성
도 6C를 참조하면, 층간 유전체 필름(230)(ILD)는 상기 안테나/인덕터(270) 및 상기 기판(210) 상에 형성될 수 있다. 적어도 하나의 컨택트 홀(234)는 도 6D에 도시되는 바와 같이, 상기 유전체 필름 내에(이를 테면, 컨택트 패드 274 상측에) 형성되어, 나중에 형성되는 상기 제1 및 제2 병렬 커패시터들의 전기적 연결을 돕는다. 이러한 결과로 생기는 ILD 패턴(232)는 도 6D에 도시된다. 상기 커넥션 패드(274)가 상기 하단 커패시터 전극으로 역할을 하는 실시예들에서, 상기 유전체 필름(이를 테면 도 6D의 구조 234) 내의 상기 컨택트 홀 또는 개구부는 상대적으로 작을 수 있다.
상기 유전체 필름 (230/232) 및 상기 컨택트 홀(234)는 본 명세서에서 서술되는 층간 유전체(이를 테면 도 3B 내지 도 5B 내의 유전체 레이어 130/132) 및 개구부들(이를 테면, 도 3B 내지 도 5B 내에 도시된, 내부에 커패시터 유전체 필름 140이 형성된 유전체 필름 레이어의 일부분인 130 및 132 사이의 공간)을 형성하기 위한 어떠한 기술들을 사용하여 형성될 수 있다.
예를 들어, 상기 유전체 레이어(230)은, 본 명세서에서 설명되는 어떠한 기술을 이용해서, 도 6C에 도시된 전체 구조에 걸쳐서 블랭킷 피복되거나 또는 코팅될 수 있다. 상기 유전체 필름(230)은 그 다음에, 도 6D에 도시된 바와 같이, 상기 컨택트 패드(274)를 노출하는 컨택트 홀(234)를 형성하도록 에칭될 수 있다. 한편, 다른 예시적 실시예들에서, 상기 유전체 레이어(232)는, 도 6B에 도시된 상기 구조 상에 소정의 패턴으로 선택적으로 프린팅되어 상기 컨택트 홀(234)를 내부에 포함할 수 있다.
iii. 하단 커패시터 전극의 형성
도 7A는 상기 기판 상에 형성된 하단 커패시터 전극(250)의 평면도를 도시한다. 도 7B는 도 7A 내의 A-A' 축을 따라 본 단면도이다. 일반적으로, 상기 하단 커패시터 전극(250)은, 상기 컨택트 홀(이를 테면, 도 6D의 구조 234) 내에서, 상기 안테나/인덕터(270)의 커넥션 패드 도는 인터커넥트 패드(274) 상에서 형성된다. 상기 하단 커패시터 전극(250)은 또한 상기 패드(274)에 인접한 상기 층간 유전체 필름(232)의 일부 상에 형성될 수도 있다. 상기 하단 커패시터 전극은 본 명세서에서 설명하는 어떠한 전도성 물질을 포함할 수 있으며, 전도성 물질을 형성하기 위해 본 명세서에서 언급한 기술들 중 어떤 것을 이용하여 형성될 수 있다.
변형 예에서, 상기 안테나의 상기 컨택트 패드(274)는 상기 하단 커패시터 전극으로서 역할하며, 하단 커패시터 전극을 형성하는 단계는 제거되거나 또는 상기 안테나 형성 과정에 합쳐질 수 있다.
상기 컨택트 패드(274)가 상기 하단 커패시터 전극으로서 역할을 하는 실시예들은, 이러한 방법이 (이를 테면, 상기 하단 커패시터 전극을 별도로 형성하기 위한) 프린팅 단계를 제거하고 일반적으로 얇은 장치 또는 태그를 만들기 때문에, 유용하다. 다른 한편으로는, 상기 하단 커패시터 전극(270)이 상기 안테나/컨택트 패드(274) 상에 형성되는 실시예들은, 상기 하단 커패시터 전극을 별도 단계로 생성하는 것이 사이즈, 모양, 전극의 특성, 및 따라서 커패시턴스 C1과 C2의 비율들을 훨씬 더 잘 컨트롤하는 것을 제공하기 때문에(도 1을 참조), 유용하다.
예를 들어, 상기 하단 커패시터 전극이 프린팅되는 경우, 이는 상기 컨택트 패드(274)의 면적보다 상대적으로 더 큰 면적을 가질 수 있다. 나아가, 상기 하단 커패시터 전극은, 상기 안테나/컨택트 패드(274)를 형성하는 물질과는 서로 다른 물질을 이용하여(이를 테면 프린팅에 의해) 형성될 수 있다. 이러한 과정은, 커패시터의 특성에 대해 훨씬 더 많은 유연성(greater flexibility)을 제공하며, 태그 또는 장치가 특정한 목적에 맞게 고객 맞춤으로 될 수 있게 한다.
iv. 커패시터 유전체 필름 레이어의 형성
도 7C 및 도 7D를 참조하면, 상대적으로 얇은 유전체 필름(240)이 상기 하단 커패시터 전극250)의 적어도 일부 상에 형성되고, 상대적으로 두꺼운 유전체 필름(280)이 상기 층간 유전체 필름(232)의 일부분과 상기 얇은 유전체 필름(240) 상에 형성된다. 도 7D에 도시된 바와 같이, 상기 두꺼운 유전체 필름(280)은 내부에 형성되는 적어도 하나의 홀을 가져서, underlying 얇은 유전체 필름(240)의 일부분을 노출한다.
상기 얇은 유전체 필름(240)은 본 명세서에서 설명되는 성장 또는 피복 기술(이를 테면, 열적 또는 화학적 산소화 및/또는 질소화, 블랭킷 피복, 코팅, 프린팅 등) 중 어떤 것을 이용하여 형성된다. 상기 두꺼운 유전체 필름(280) 및 그 내부의 상기 컨택트 홀은 유전체 물질을 피복하고, 그리고 상기 유전체를 에칭해서 상기 얇은 유전체 필름(240)을 노출시키는 상기 컨택트 홀을 형성함으로써 형성될 수 있다.
다른 실시예들에서, 상기 두꺼운 유전체 필름(280)은 상기 유전체 물질을 선택적으로 프린팅함으로써(이를 테면, 유전체 프리커서 잉크를 소정의 패턴으로 프린팅하고 경화하는 등) 형성될 수 있으며, 컨택트홀이 그 내부에 형성된다. 일 실시예에서, 상기 얇은 유전체 필름(240)은 상기 하단 커패시터 전극(250) 상에서(이를 테면, 열적 또는 화학적 산소화(oxidation) 또는 산화(anodization) 등) 성장되고, 상기 두꺼운 유전체 필름(280)이 상기 구조 내에서 피복된다(이를 테면, 코팅, 블랭킷 피복, 프린팅 등에 의해). 적절한 유전체 물질들은 본 명세서에서 언급되고 있다.
v. 상단 커패시터 전극의 형성
도 8A는 상기 얇은 커패시터 유전체 필름 및 상기 두꺼운 커패시터 유전체 필름(240 및 280)의 각각의 상에 상단 커패시터 전극(260)이 형성된 모습의 평면도이다. 도 8B는 A-A' 축을 따라 본 단면도이다.
일반적으로, 상기 상단 커패시터 전극(260)은, 전도성 구조를 형성하기 위한 본 명세서에서 언급되고 있는 어떤 기술을 이용한 것들에 의해, 또는 프린팅에 의해 형성될 수 있다. 상기 상단 커패시터 전극(260)은 상기 얇은 유전체 필름(240) 및 두꺼운 유전체 필름(280)을 통해 상기 하단 커패시터 전극(250)과 용량형으로 결합되며, 따라서 병렬 연결된 제1 및 제2 커패시터들 C1 및 C2를 형성한다. 일반적으로, 상기 제2 커패시터는 상기 두꺼운 커패시터 유전체 필름(280)을 포함하며, (상기 두꺼운 커패시터 유전체 필름 280에 의해 정의되고 및/또는 단지 상기 얇은 유전체 필름 240을 통해서만 용량형 결합을 이루는)상기 제1 커패시터에 비해 더 큰 커패시턴스를 갖는다.
바람직한 실시예들에서, 상기 얇은 유전체 필름(240)은 두께가 20 내지 1,000 Å 또는 그 내의 어떤 범위의 값을 갖는 두께가 되도록 형성된다. 반면에, 상기 두꺼운 유전체 필름(280)은 바람직하게는, 2,000 내지 20,000 Å의 두께, 또는 그 내의 어떤 범위의 값을 갖는 두께가 되도록 형성된다.
어떤 실시예들에서, 상기 두꺼운 유전체 필름(280)은 3,000 내지 5,000 Å의 두께를 갖도록 형성된다. 나아가, 상기 얇은 유전체 필름(250) 상측에 형성되는 상기 두꺼운 유전체 필름(280)은, 상기 두꺼운 유전체 필름(280)을 포함하는 상기 상단 및 하단 커패시터 전극들 사이의 면적의 20%보다 크지 않은 치수(dimensions)로 형성된다. 바람직하게는, 상기 개구부는 상기 상단 및 하단 커패시터 전극들(250/260) 사이의 면적의 5%보다 크지 않으나, 5%와 20% 사이의 다른 실시예들도 받아들여질 수 있다.
상기 상대적으로 얇은 커패시터 유전체(240)은 바람직하게는, 상기 태그/장치를 비활성화 할 상기 유전체 레이어에 걸친 상기 커패시터 내의 전압 차이를 포함하는 라디오 주파수 전자기 필드의 예가 되도록 디자인되고 제조된다. 많은 실시예들에서, 4 내지 약 50V의 전압 차이, 바람직하게는 약 5 내지 30V 미만의 전압 차이, 보다 바람직하게는 약 4 내지 15V의 전압 차이나 그 내의 어떤 범위를 갖는 전압 차이는, 단락된 상태에 상기 유전체 레이어를 파괴(breakdown)하는 데에(또는 요구되는 주파수에서 상기 태그 회로가 더 이상 공진하지 않도록 상기 커패시턴스가 변화되도록 하는 데에) 충분하다.
따라서, 예시적 실시예들에서, 상기 상대적으로 얇은 커패시터 유전체 필름(240)은 (i) 50 내지 400 Å 의 두께, (ii)(Q 팩터나 유전체 필름의 두께 등에 따라) 4 내지 약 15 V의 파괴 전압으로 형성된다.
vi. 전기적 전도 스트랩의 형성
도 8C에 도시된 바와 같이, 컨택트 홀(275)는, 상기 층간 유전체 필름(232) 내에(이를 테면, 포토리소그래픽 마스킹과 에칭에 의해, 선택적으로 microsyringe를 이용하는 wet etchant의 하나 또는 그 이상의 방울들(drops)의 배치에 의해, 등) 형성되어, 상기 안테나/인덕터(270)의 제2 인터커넥션/컨택트 패드(272)를 노출하여, 상기 유전체 물질의 일부분이 상기 안테나 (270/272) 및/또는 기판(210) 상에 남아 있거나, 및/또는 이를 커버할 정도가 되도록 한다(도 8C의 유전체 필름 234 참조). 이 결과의 유전체 패턴은 도 8C 내의 구조 (234 및 232)의 단면 내에 도시된다.
도 9A에 도시된 바와 같이, 전기적 전도 스트랩(220)은 상기 장치 상에 형성되어, 상기 커패시터들(특히 상단 전극 260)과 상기 안테나/인덕터(270)의 노출된 인터커넥트/컨택트 패드(272) 사이의 전기적 통신을 제공한다. 도 9B는 A-A' 축에서 본 도 9A의 단면도를 도시한다.
상기 전기적 전도 스트랩(220)은 본 명세서에서 설명되는 전기적 전도 특성을 형성하기 위한 기술들을 이용하여 형성될 수 있다. 상기 인터커넥트 패드(274)가 상기 하단 커패시터 전극 및 마스킹과 에칭에 의해 형성되는 상기 층간 유전체 필름(232) 내의 상기 컨택트 홀의 역할을 하는 실시예들에서, 상기 전기적 전도 스트랩(220)은 상기 상단 커패시터 전극(260)과 동시에 형성될 수 있다.
vii. 패시베이션 레이어의 형성
도 6A 내지 도 9B에서 도시되지는 않았지만, 상기 제1 예시적 방법으로서, 일부 변형에서는, 상기 제2 예시적 방법은, 본 명세서에서 설명되는 상기 기판 상의 구조(상기 커패시터 전극들, 상기 커패시터 유전체 레이어들, 상기 전기적 전도 스트랩 등)의 상측에 패시베이션 레이어를 형성하는 단계를 더 포함할 수 있다.
병렬 연결 커패시터를 이용하여 장치를 제조하는 방법의 제3 실시예
병렬 연결 커패시터를 이용하여 장치를 제조하는 방법의 제3 실시예가 도 10A 내지 도 10B에 도시된다. 본 실시예는 도 6A 내지 도 9B에서 도시되었던 방법과 실질적으로는 유사하며, 상기 상대적으로 얇은 커패시터 유전체 필름(이를테면, 구조 340)을 형성하는 단계(들) 및 상기 스트랩을 형성하는 단계(들)에 약간의 변경을 가한 것이다.
따라서, 상기 제3 실시예의 방법에서, 상기 안테나/인덕터(310), 상기 층간 유전체 레이어(332), 및 상기 하단 커패시터 전극(350)은 본 명세서에서 설명되는 방법의 어떠한 것을 이용하여 상기 기판 상에 형성된다.
i. 상대적으로 두꺼운 유전체 레이어 및 상대적으로 얇은 유전체 레이어의 형성
도 10A에 도시된 바와 같이, 예시적인 실시예에서, 상대적으로 두꺼운 유전체 필름(380)은 상기 층간 유전체 필름(332) 상에, 그리고 상기 하단 커패시터 전극(350)의 일부분 상에 형성된다. 홀 또는 개구부가 상기 상대적으로 두꺼운 유전체 필름(380) 내에 형성되어서 상기 하단 커패시터 전극(350)의 일부를 노출시키며, 상기 홀 또는 개구부는 상기 개구부를 포함하는 패터닝된 유전체 필름(380)을 프린팅 함으로써, 또는 포토리소그래피와 에칭에 의해 상기 개구부를 형성함으로써 형성된다.
다음으로, 상대적으로 얇은 유전체 필름(340)은, 상기 두꺼운 유전체 레이어(380) 내의 상기 개구부 내에만 있는 상기 하단 커패시터 전극(350) 상에 선택적으로(이를테면, 열적 성장에 의해서) 형성된다. 그러면, 상단 커패시터 전극(360)은 본 명세서에어 설명된 바에 따라 상기 상대적으로 두꺼운 유전체 필름(380) 및 상기 상대적으로 얇은 유전체 필름(340) 상에 형성된다.
ii. 장치의 형성
다시 도 10A를 참조하면, 안테나 패드(372) 및 상기 전기적 전도 스트랩(320)에 걸친 상기 유전체 레이어(332/334) 내의 상기 개구부는, 도 8C 및 도9A 내지 도 9B에 도시된 실시예(들)에 대해 언급한 방법과 동일한 방법으로 형성된다.
이에 대신하여, 상기 스트랩(320)은, (이를테면 블랭킷 피복 및 포토시로그래픽 마스킹/에칭, 커팅, 또는 본 명세서에서 설명되는 어떠한 프린팅 프로세스에 의해) 상기 어플리케이터 시트(applicator sheet) 또는 다른 backing 상에 형성되며, 이어서 전달되거나(transferred) 및/또는 (이를테면, 롤투롤 접착 프로세스(roll-to-roll attachment process), 픽앤드플래이스 동작(pick-and-place operation) 등에 의해) 상기 태그 회로에 부착된다.
이러한 실시예들에서, 상기 부착 프로세스는, anisotropic conductive epoxy bonding을 통한 전기적 인터커넥션(들)을 만드는 것, 울트라소닉, 범프-본딩, 또는 플립-칩 접근들뿐만 아니라, 이를테면 글루잉(gluing)과 같은 다양한 물리적 접착(bonding) 기술들을 포함한다. 이러한 부착 프로세스는 열, 시간, 마찰,초음파 에너지(이를테면, 상기 커패시터 전극 및 상기 인덕터의 상기 컨택트 패드의 사이에서)을 수반할 수 있고, 및/또는 UV 노출을 수반할 수도 있다. 일반적으로, 200 ℃ 미만의 온도 (이를테면, 150 ℃ 미만, 90-120 ℃, 또는 200 ℃ 미만의 온도 범위 중 어느 정도의 범위를 갖는 온도 범위)가 사용된다.
상기 전기적 전도 스트랩은 상기 장치 상에 겉을 밑으로(face down)하도록 배치되며, 상기 스트랩이 상기 장치에 붙도록 하기에 충분한 압력이 상기 기판(310)의 뒷면에 가해진다. 상기 보조 레이어(390)은 필요에 따라 제거되거나, 아니면 그대로 남겨질 수도 있다. 그러면, 상기 스트랩은 상기 제1 및 제2 커패시터들(이를테면 도 1의 C1 및 C2)와 상기 안테나/인덕터(이를테면 컨택트 패드 372) 사이에서 전기적으로 연결된다.
[직렬 연결된 커패시터를 갖는 장치의 제조 방법의 실시예]
본 발명의 일부 실시예들은, 직렬로 연결된 커패시터를 갖는 감시 및/또는 식별 장치를 제조하는 방법에 연관된다. 일 실시예가 도 11 및 도 12를 참조하여 설명된다. 특히, 도 12는 직렬 연결된 커패시터들을 갖는 예시적 장치의 평면도이고, 도 11은 도 12의 A-A' 축을 따라 본 장치의 단면도이다.
i. 기판의 준비
도 11에서 도시된 바와 같이, 제1 유전체 필름 또는 레이어(540)이 기판(510) 상에 형성된다. 상기 기판은 본 명세서에서 설명되고 있는 어떠한 재질을 포함할 수 있으며, 상기 기판(510)은 바람직하게는 상술한 바와 같이 전기적 전도체 기판(이를테면 금속 판 또는 박편)을 포함한다.
예를 들어, 다양한 실시예에서, 상기 기판의 상기 금속은, 알루미늄, 티타늄, 구리, 은, 그로미늄, 몰리브데늄, 텅스텐, 니켈, 금, 팔라듐, 플래티늄, 아연, 철(iron), 스틸(이를테면 스테인리스 스틸) 또는 그들의 어떠한 합금을 포함할 수 있다. 이러한 구현들에서, 상기 전도성 기판의 금속은 유효 커패시턴스를 형성하기 위해 산화되는 능력에 적어도 부분적으로는 기초하여 선택될 수 있다.
예시적인 실시예들에서, 상기 기판은 5-200 μm 의 명목상 두께(높은 Q가 바람직한 것으로 요구되는 실시예에서는 바람직하게 20-100 μm), 및/또는 0.1-100 μohm- cm의 저항성(resistivity) (바람직하게는 0.5-80 μohm- cm)을 갖는다. 나아가, 다음 단계를 수행하기에 앞서서, 상기 전도성 기판은 종래의 기술에 따라 세척되거나 연마되어 부드럽게 될 수 있다.
바람직한 실시예들에서, 직렬 연결된 상기 커패시터들은 상기 전도성 기판(이를테면 금속 판 또는 금속 박편)을 공통 하단 커패시터 전극으로서 공유한다. 그러나, (도 11 내지 도 12에서 도시되지는 않았지만)다른 일실시에서는, 상기 하단 커패시터 전극은 비전도성 기판 상에 형성될 수도 있고, 상기 제1 유전체 필름(540)은 본 명세서에서 설명된 방법 중 어느 것을 이용해서 상기 하단 커패시터 전극들 상에 형성될 수 있다. 그러나, 이러한 다른 실시예들에서, 전도성 인터커넥션은 또한 상기 하단 커패시터들 사이에 형성될 수도 있다.
ii. 제1 유전체 필름 레이어의 형성
도 11을 참고하면, 제1 유전체 필름 또는 레이어(540)이 상기 (전도성) 기판(510) 상측에 형성된다. 일반적으로, 직렬 연결된 커패시터들은 상기 제1 유전체 필름을 커패시터 유전체로서 공유한다.
예시적인 실시예들에서, 상기 제1 유전체 필름(540)은 본 명세서에서 설명한 바에 따라 (이를테면, 상기 기판 510을 산화(anodizing)함으로써, 또는 상기 전도성 기판 510 상에 액체 산소/질소 프리커서를 피복하고 상기 프리커서를 경화함으로써) 상기 전도성 기판을 산화하거나 및/또는 질화함으로써 형성된다.
그러나, 다른 실시예들에서는, 상기 제1 유전체 필름(540)은 프린팅에 의해서, 또는 블랭킷 피복 또는 코팅에 의해서, 그리고 포토리소그래피와 에칭에 의해서 형성될 수 있다. 도 11에서 도시되지는 않았지만, 일부 변형에서, 상기 유전체 레이어(540)은 선택적으로는, 상기 전도성 기판(510)의 하나 또는 그 이상의 영역들을 노출하도록 선택적으로 피복되거나 또는 에칭될 수 있다.
iii. 상단 커패시터 전극들의 형성
도 11을 참고하면, 복수 개의 커패시터 전극들(이를테면, 구조 535인 E1과, 구조 530인 E2)가 상기 제1 유전체 필름(540) 상에 형성될 수 있다. 일반적으로, 상기 상단 커패시터 전극들(530/535)은, 본 명세서에서 설명되고 있는 방법들을 이용하여, 상기 상대적으로 두꺼운 유전체 필름(580) 내의 상기 컨택트홀들 또는 개구부들 내에 전도성 금속(이를테면, 금속 또는 다른 전도성 잉크, 반도체 잉크 등)을 피복함으로써 형성될 수 있다.
바람직한 실시예들에서는, 도 11에서 도시되는 바와 같이, 상기 커패시터 전극들은 상기 전도성 기판에 용량형 결합을 이루며, 커패시터 전극들 서로간에는 물리적으로 이격된다. 예시적 실시예들에서, 상기 커패시터 전극들(530/535)은 30 nm 내지 5,000 nm의 두께, 또는 그 내의 어떠한 범위의 두께를 갖도록 형성될 수 있다.
iv. 상대적으로 두꺼운 유전체 필름의 형성
예시적인 변형들에서, 상기 커패시터 전극들(530/535)들을 형성하기에 앞서서, 본 명세서에서 언급하는 방법들(이를테면, 블랭킷 피복 또는 코팅, 선택적 프린팅 등)을 이용하여, 상대적으로 두꺼운 유전체 필름(580)이 선택적으로 상기 제1 유전체 필름(540) 상에 형성될 수 있다.
일반적으로, 상기 상대적으로 두꺼운 유전체 필름(580)은 상기 제1 유전체 필름(540)에 비해 더 큰 두께를 가지며, 상기 커패시터 전극들(530/535)를 위해 내부에 복수 개의 컨택트 홀들이나 개구부들을 가진다. 만약, 상기 상대적으로 두꺼운 유전체 필름(580)이 충분히 두껍다면, 상기 상단 커패시터 전극들의 일부분들 사이(이를테면, P1과 P2 사이)의 추가 커패시턴스(extra capacitance) 및 상기 기판(510)은 상기 C1과 C2의 커패시턴스보다 훨씬 낮게 유지될 수 있다.
일부 실시예들에서, 상기 커패시터 전극들(E1 및 E2)는, 상기 상대적으로 두꺼운 유전체 필름(580)을 형성하기 전에(또는 그러한 형성이 없이), 상기 유전체 필름 C1/C2 상에 직접 선택적 프린팅 될 수 있다. 그러나, 상기 상대적으로 두꺼운 유전체 필름(580)의 형성이, 상기 커패시터 전극들(530/535)의 형성보다 앞서는 것이 바람직하다.
예시적인 실시예들에서, 상기 전극들은 컨택트 패드들 P1 및 P2를 가지고 형성되며, 상대적으로 두꺼운 유전체 필름(580) 상에 형성되며, 나중에 형성되는 인덕터 및/또는 안테나에 연결된다.
v. 층간 유전체 필름의 형성
도 11에 도시된 바와 같이, 예시적인 실시예들에서, 제2 유전체 필름(이를테면, 층간 유전체 필름(interlayer dielectric film [ILD]))(560)은 상기 상단 커패시터 전극들(530/535) 및 상기 상대적으로 두꺼운 유전체 필름(580) 상에 피복되거나 및/또는 패터닝되어, 컨택트 홀들 또는 연결 개구부들이 상기 상단 커패시터 전극들의 상기 컨택트 패드들 P1 및 P2 상에 형성된다.
상기 ILD(560) 및 그 내부의 컨택트 홀들은 본 명세서에서 언급되는 상대적으로 두꺼운 유전체 레이어들을 형성하는 방법들(이를테면, 코팅, 포토리소그래픽 에칭, 선택적 프린팅 등)을 이용하여, 형성될 수 있다. 상기 ILD(560)을 형성하는 단계는, 상기 전도성 기판(510)에의 어떠한 직접적 전기적 연결 없이, 상기 컨택트 패드들 P1 및 P2에 전기적 컨택트들을 갖는 인덕터 및/또는 안테나 상에서, 상기 장치의 조립을 허용한다.
일반적으로, 상기 ILD(560)은 상기 제1 유전체 필름(540)보다 더 큰 두께를 갖도록 형성된다. 상기 ILD(560)이 형성되는 경우(이를테면 프린팅 등에 의해), 상기 컨택트 패드들 P1 및 P2의 노출된 일부분들 주위에서 상기 ILD(560)의 상기 두께는 상대적으로 작다. 이는 상기 안테나의 접착을 더 돕는다.
vi. 안테나 및/또는 인덕터의 형성
도 11 및 도 12에 도시된 바와 같이, 안테나 및/또는 인덕터(570)이 상기 장치 상에 형성되고, 상기 커패시터 전극들의 각각(이를테면, P1 및 P2에 연결된 구조 575를 통해)에 전기적으로 연결된다. 상기 안테나/인덕터(570/575)는, 본 명세서에서 설명되고 있는 어떠한 방법들 및/또는 물질들을 이용하여, 상기 ILD(560) 및 상기 상단 카패시터 전극들(530/535)의 상에 또는 상측에 형성될 수 있다.
많은 다른 실시예들 및/또는 변형들이 본 발명이 속하는 기술 분야의 통상의 지식을 가진자들에게는 명백하다. 따라서, 본 발명은 본 명세서에서 설명되고 있는 일부 실시예들에 의해 제한적으로 해석되어서는 안 된다. 예를 들어, 회로 구조를 형성하는 일부 단계들은 반대의 순서로 수행될 수 있으며, 일부 회로 구성은 본 명세서에서 설명되고 있는 단계의 순서보다 나중에 형성될 수도 있다.
[멀티플 커패시터를 갖는 예시적 감시 및/또는 식별 장치]
앞서서 설명된 바와 같이, 감시/식별 장치들의 제조 방법의 실시예들에서 언급되었듯이, 본 발명의 일부 실시예에서는 병렬 연결된 복수 개의 커패시터들을 갖는 장치가 제시되고(도 1의 회로도를 참조), 및/또는 본 발명의 다른 일부 실시예에서는 직렬 연결된 복수 개의 커패시터를 갖는 장치가 제시된다(도 2의 회로도를 참조). 이러한 장치들의 예시적 실시예들과 변형들이 이하에서 서술된다.
[병렬 커패시터들을 갖는 감시 및/또는 식별 장치의 제1 실시예]
제1 실시예에 따라, 병렬 연결된 커패시터들을 갖는 감시 및/또는 식별 태그(100)가 도 5A 및 도 5B에서 도시된다(각각, 평면도와 단면도임).
i. 기판
본 실시예에서, 감시 및/또는 식별 장치(100)은 전기적 전도 스트랩 또는 특징(120)을 기판(110) 상에 포함한다. 일반적으로, 상기 기판(110)은 본 기술분야에서 알려져 있는 어떠한 적절한 절연성, 전도성, 또는 반도체성 물질을 포함할 수 있다.
예를 들어, 상기 기판은, 웨이퍼, 플레이트, 디스크, 시트 및/또는 반도체(이를테면 실리콘)의 박편(foil), 유리, 세라믹, 유전체, 플라스틱 및/또는 금속, 바람직하게는 실리콘 웨이퍼, 유리 판, 세라믹 판이나 디스크, 플라스틱 시트 또는 디스크, 금속 박편, 금속 시트 또는 디스크, 및 박층화되거나 층을 이루는 그들의 조합으로 구성되는 그룹으로부터 선택되는 것을 포함할 수 있다. 본 실시예를 위한 적절한 기판은 전도성 및 반도체성 기판을 포함하지만, 바람직한 실시예에서, 상기 기판은 절연 물질(이를테면, 플라스틱 시트 또는 웹 등)을 포함한다.
일부 변형에서, 상기 기판은 하나 또는 그 이상의 유전체, 버퍼, planarization, 패시베이션(passivation), 절연 및/또는 내부의 기계적 보조 레이어(이를테면, polyimide 또는 다른 폴리머, 실리콘 및/또는 알루미늄 산화물 등)을 더 포함할 수 있다. 이러한 레이어들은 그 자체가 패턴화되고 및/또는 그 내부에 패턴화된 반도체, 도체 및/또는 절연체 특징(features)을 갖는다.
일부 구현에서, 플라스틱 및 금속 기판은 내부에 일정한 planarization 레이어를 더 포함해서 상기 기판의 표면 거칠기(roughness)를 줄일 수 있다. 또한, 상기 전기적 전도성 기판들(이를테면, 금속을 포함하거나 실질적으로 금속으로 구성되는)은 일반적으로 절연 레이어(이를테면 대응되는 금속 산화물 레이어) 및/또는 실질적으로 무정형(amorphous) 전도성 레이어(이를테면, titanium nitride, tantalum nitride, 또는 tungsten nitride 과 같은 티타늄 트랜지션 금속 질화물)를 내부에 갖는다.
추가적 실시예들에서, 상기 기판은 상기 장치 회로의 일부일 수 있고, 따라서 그 내부의 전도성 금속을 포함할 수 있다(도 3C 참조). 도 3C에 도시된 바와 같이, 상기 기판(110)은, 블랭킷 피복되거나/코팅된 절연체(104a) 또는 대응 산소를 갖는 금속 또는 다른 전도성 물질(102)를 포함하는, 멀티-레이어 구조를 포함할 수 있다.
선택적으로, 상기 기판은 보조 레이어(104a)를 상기 금속 레이어(102) 상에 포함할 수 있고, 이는 상기 절연 레이어(104a)와 동일한 물질을 포함할 수 있다. 바람직한 실시예들에서, 상기 금속 레이어(102)는 (레이어 104b 상의 레이어 104a) 상에 SiO2 로 피복되거나 코팅된 알루미늄 또는 스테인리스 스틸 박편을 포함한다. 다른 실시예들에서, 상기 금속 레이어(102)는 (레이어 104b 상의 레이어 104a) 상에 anodized Al2O3로 피복되거나 또는 코팅된 알루미늄 박편을 포함한다.
ii. 전기적 전도 스트랩
병렬 커패시터들을 갖는 예시적 감시/식별 장치들은, 상기 커패시터들과 상기 장치의 인덕터/안테나 사이의 전기적 통신을 제공하는 전기적 전도 스트랩 또는 다른 전기적 전도 특징부(feature)를 더 포함한다. 도 5B에 도시된 바와 같이, 일부 바람직한 실시예들에서, 상기 스트랩(120)은 상기 기판(110) 상에 형성되고, 상기 병렬 연결된 커패시터들은 하단 커패시터 전극(도 5A 및 도 5B 내에 식별 부호 122로 표시된 것)으로서 상기 전기적 전도 스트랩을 공유한다.
도 5A/5B에 도시된 추가적 실시예들에서와 같이, 상기 전기적 전도 스트랩(120)은 상기 하단 커패시터 전극(122) 및 상기 인덕터/안테나(170)(이를 테면, 커넥션 패드 172에서)에 전기적으로 연결될 수 있다.
일부 변형에서, 상기 스트랩(120) 및 하단 커패시터 전극(122)는 단일구조(unitary structure)(이를 테면, 동일한 제조 공정에서 만들어지고, 예시적으로 프린팅에 의해, 또는 스풋팅(sputtering)과 포토리소그래피 처럼 연속하는 공정에서 만들어지는)일 수 있으며, 동일한 금속(또는 다른 전도성 물질)을 구조 전체에서 포함할 수 있다.
일반적으로, 상기 스트랩(120)은 어떠한 전기 전도성 물질의 어떤 것을 포함할 수 있다. 이를테면, 일부 구현에서, 상기 스트랩은 알루미늄, 티타늄, 구리, 은, 트로미늄, 몰리브데튬, 텅스텐, 니켈, 금, 팔라듐, 플래티늄, 아연, 철, 또는 스테인리스 스틸이나 TiW alloy와 NiCr alloy 등과 같은 이들의 합금을 포함할 수 있다.
예시적인 실시예들에서, 상기 스트랩은 실질적으로, 은, 금, 구리, 또는 알루미늄(또는 전도성을 갖는 이들의 합금)으로 구성된다. 다른 실시예들에서, 상기 스트랩은 상기 인덕터 및/또는 상단 및/또는 하단 커패시터 전극들과 동일한 물질을 포함할 수 있다. 그러나, 상기 커패시터 전극들은 각각 서로 다른 물질을 포함할 수 있다.
일부 구현에서, 불순물들, 실리사이딩 성분들, 또는 다른 워크 펑션 모듈레이션 에이전트 및/또는 터널링 배리어 물질이 상기 전도성 스트랩 내에 실질적으로 포함될 수 있다. 이러한 포함은 직렬 저항을 줄이고, Q를 증가시키고, 감시 및/또는 식별 장치의 전체적 성능을 향상시킬 수 있다.
상기 스트랩(120)은 상기 장치 또는 태그에 배치되기에 적당한 사이즈와 모양(이를 테면 사각형, 직사각형, 둥근형 등)을 가질 수 있다. 다양한 실시예들에서, 상기 스트랩은 30 nm 내지 5,000 nm의 두께를 가지고, 바람직하게는 50 nm 내지 2,000 nm, 더 바람직하게는 80 nm 내지 500 nm의 두께(또는 이러한 수치들 내의 범위를 갖는 값들)를 가진다.
iii. 예시적 유전체 필름 레이어
도 5B에서 도시되는 장치는, 기판(110) 상에, 또한 상기 전기적 전도 스트랩(120)(도 5B의 구조 132 참조) 상에 또는 상측에, 제1 유전체 필름(130)을 포함한다.
이러한 실시예들에서, 상기 제1 유전체 필름(130/132)는 상기 스트랩(120)의 일부를 노출하고 상기 하단 커패시터 전극(122)의 일부분 위에 개구부를 갖는다. 또한, 상기 도 5B의 실시예는 상기 제1 유전체 필름(130/132) 내의 상기 개구부 내의 상기 하단 커패시터 전극(122) 상에 커패시터 유전체 필름(140)을 더 포함한다.
일반적으로, 상기 제1 유전체 필름(130/132)는 단일체(unitary)이고, (i) 상기 안테나/인덕터 코일(170)의 패드(172)에 전기적 연결이나 ohmic contact를 형성하는 스트랩(120)의 일 단부, 및 (ii) 내부에서 얇은 유전체 필름(140)이 형성되는 상기 제1 유전체 필름(130/132) 내의, 상대적으로 작고, 일반적으로 원형 또는 사각형인 개구부 를 제외하고는 상기 스트랩(120) 및 하단 커패시터 전극(122)를 완전히 커버한다.
도 5B의 실시예들(및 다양한 변형들)에서, 상기 커패시터 유전체(140)은 상기 제1 유전체 필름(130)보다 현저히 작은 두께를 가진다. 예를 들어, 상기 커패시터 유전체 필름(140)은 바람직하게는 20 내지 1,000 Å의 두께를 가진다.
그러나 상기 제1 유전체 필름(130/132)는 바람직하게는 2,000 내지 20,000 Å의 두께를 가진다. 예시적 실시예들에서, 상기 제1 유전체 필름(130/132)는 2,000 내지 20,000 Å의 두께를 가진다. 일반적으로, 상기 하단 커패시터 전극(122) 위의 상기 제1 유전체 필름(130/132) 내의 상기 개구부는, 상기 제1 유전체 필름(130/132)를 포함하는 상기 상단 및 하단 커패시터 전극들 사이의 면적의 20% 미만의 면적을 갖는다. 바람직하게는, 상기 개구부는 상기 상단 및 하단 커패시터 전극들 사이의 면적의 5% 미만의 면적을 갖는다.
상기 상대적으로 얇은 커패시터 유전체(140)은 바람직하게는, 상기 라디오 주파수 전자기장을 비활성화 하는 응용예는 아래의 비활성화가 가능한 데에 충분한 정도의 두께 및/또는 파괴 전압을 가지며, 이러한 비활성화는, 상기 유전체 레이어를 가로지르는 상기 커패시터 내의 전압 차이가 상기 태그/장치를 비활성화 하여(이를 테면, 4 내지 약50 V의 전압 차이, 바람직하게는 5 내지 30V 미만의 전압 차이, 보다 바람직하게는 4 내지 15V 또는 그 내의 어떤 범위의 전압 차이 정도), 상기 태그 회로가 더 이상은 요구되는 주파수에어 공지하지 않도록 상기 유전체 레이어가 파괴되어 단락되거나 커패시턴스가 변화되는 결과를 가져온다.
따라서, 어떤 실시예들에서, 상기 상대적으로 얇은 커패시터 유전체 레이어는, (i) 50 내지 400 Å의 두께 및/또는 (ii) 4 내지 약 15V의 파괴 전압을 갖는다.
일반적으로, 상기 유전체 필름(들)은 어떠한 전기적 절연 유전체 물질을 포함할 수 있으며, 이러한 물질은 금속 또는 실리콘 산화물 및/또는 실리콘 질화물, 또는 다른 세라믹이나 유리(이를 테면, silicon dioxide, silicon nitride, silicon oxynitride, aluminum oxide, tantalum oxide, zirconium oxide 등), polysiloxane, parylene, polyethylene, polypropylene, undoped polyimide, polycarbonate, polyamide, polyether와 같은 중합체(polyimer), 또는 이들의 copolymer, 또는 그것들의 불화물들(fluorinated derivative) 등이다.
바람직한 실시예들에서, 상기 유전체 필름(들)은 산화 알루미늄, 이산화 규소, 및/또는 상기 하단 커래시터 전극 및/또는 상기 전기적 전도 스트랩 등과 같은 전도성 구조의 제조에 사용되는 대응하는 금속 산화물을 포함하거나, 실질적으로 이들로 구성될 수 있다.
일부 실시예들에서, 상기 유전체 필름(들)은 무기물 절연체(inorganic insulator)를 포함할 수 있다. 이를테면, 상기 유전체 필름(들)은 금속 산화물 및/또는 MxOyNz 식으로 표현되는 금속 질화물(여기서 M은 실리콘이나, 또는 알루미늄, 티타늄, 징코늄, 탄탈륨, 하프늄, 바나듐, 크로미늄, 몰리브데늄, 텅스텐, 로븀, 레늄, 철, 루데늄, 구리, 아연(zinc), 인듐, 틴(tin), 란탄족 금속(lanthanide metals), 액티나이드(actinide), 금속들, 및 그들의 조합들로부터 선택되는 금속임)을 포함한다.
추가적 실시예에서, 상기 무기물 절연체는 일리케이트, 알루미네이트, 및/또는 알루미노실리케이트나 그러한 금속들의 혼합물들을 포함한다(y/2 + z/3는 M의 산소 결합 상태수인 x와 같음).
예시적 실시예들에서, 상기 유전체 필름(들)은 하나 또는 그 이상의 스핀 온 글라스들(photodefinable 또는 non-photodefinable일 수 있으며, 후자인 경우는 직접 프린팅 또는 뒤의 피복 리소그래피에 의해 패터닝됨); 폴리마이드들(polyimides)(photodefinable하고 및/또는 열적으로 sensitized되어 열적 레이저 패터닝되거나, non-photodefinable 해서 직접 프린팅이나 포스트 디포지션 리소그래피에 의해 패터닝됨); BCB 또는 SiLKㄾ 절연 물질과 같은 다른 유기 절연체(여기서 SiLK는 Midland/MI 소재의 Dow Chemical Co. 사의 등록상표이다); sol-gel 기술에 의해 형성되는 low-k 층간 유전체들; 플라즈마 강화 PE(plasma enhanced) TEOS (특히, tetraethylorthosilicate의 plasma-enhanced CVD에 의해 형성되는 SiO2); 및 폴리에틸렌, 폴리에스테르, 또는 PES, polymide 같은 더 높은 온도 중합체, 또는 연속하는 고온 과정에 호환되는 다른 물질들을 포함하거나,이들로부터 형성된다.
예시적 실시예들에서, 상기 유전체 필름(들)은 Group IVA의 산소 및/또는 질소를 포함할 수 있으며, 종래의 보론 및/또는 산화인(phosphorous oxide) 변형체 등을 종래에 알려진 정도로 포함할 수 있다.
따라서, Group IVA 원소들은, 이산화규소, 질화규소, silicon oxynitride, a borosilicate glass, a phosphosilicate glass, or a borophosphosilicate glass, 단, 이들 중에서는 이산화규소가 바람직함)을 포함하거나, 실질적으로 이들로써 구성된다.
iv. 커패시터 전극의 실시예
다시 도 5B를 참조하면, 상기 하단 커패시터 전극(122)는 상기 전기적 전도 스트랩(120)에 전기적으로 연결된다. 바람직하게는, 상기 병렬 연결 커패시터들은 상기 스트랩(120)을 상기 하단 커패시터 전극(122)으로서 공유한다. 따라서, 상기 하단 커패시터 전극은 일반적으로 상기 전기적 전도 스트랩에 대해 언급한 것과 동일한 물질(들) 및/또는 특성들을 포함한다.
나아가, 상기 도 5B의 장치는 상기 제1 유전체 필름(130) 및 상기 커패시터 유전체 필름(140) 상에 상단 커패시터 전극(160)을 포함한다. 상기 상단 커패시터 전극(160)은 상기 하단 커패시터 전극(122)에 결합되어 상기 병렬 연결된 커패시터들(이를 테면, 도 1의 C1 및 C2)를 형성한다. 일반적으로, 병렬 연결된 상기 제1 커패시터는 상대적으로 얇은 커패시터 유전체 레이어(140)을 포함하고, 상기 제2 커패시터는 상대적으로 두꺼운 유전체 필름(130)을 포함한다. 상기 제2 커패시터는 상기 제1 커패시터에 비해 훨씬 큰 면적을 갖고, 따라서 더 큰 커패시턴스를 갖는다.
일부 실시예에서, 상기 상단 커패시터 전극(160)은 상기 커패시터 유전체 레이어 상측에 직접 형성되어, 상기 상단 커패시터 전극(160)이 상기 유전체 레이어(140)을 완전히 커버할 수 있다.
일반적으로, 상기 커패시터 전극들(이를 테면 하단 및 상단 커패시터 전극들 122/160)은 본 명세서에서 언급되는 어떠한 적절한 전도성 물질을 포함할 수 있으며, 이를테면 금속, 두 개 또는 그 이상 금속의 합금, 또는 전도성 합성물(이를 테면, a refractory metal nitride 또는 실리사이드, 여기서 a refractory metal은 Ti, Zn, Ta, Hf, Cr, Mo, W, Re, Rh, Co, Ni, Pd, Pt 등을 포함할 수 있음)일 수 있다.
예시적인 실시예에서, 상기 커패시터 전극(들)은 금속을 포함한다. 예를 들어, 상기 상단 및/또는 하단 커패시터 전극(들)은 알루미늄, 티타늄, 구리, 은, 크로미늄, 몰리브데늄, 텅스텐, 니켈, 금, 팔라듐, 플래티늄, 아연, 철, 또는 그것들의 합금(이를 테면, 스테인리스 스틸 등)을 포함할 수 있다.
일부 구현에서, 상기 커패시터 전극들은 doped polythiophene, polyimide, polyacetylene, polycyclo-butadiene 및/또는 polycyclooctatetraene 같은 전도성 중합체(polyimer); titanium nitride, tantalum nitride, indium tin oxide 등과 같은 전도성 무기 화합물 필름; 및/또는 doped silicon, doped germanium, doped silicon-germanium, doped gallium arsenide, doped (including auto-doped) zinc oxide, zinc sulfide, cadmium sulfide 등의 도핑된 반도체를 포함할 수 있다.
일부 실시예에서, 상기 상단 및 하단 커패시터 전극들(166/122)는 동일한 금속을 포함할 수 있다. 이러한 실시예들에서, 상기 동일한 금속은 바람직하게는 알루미늄, 은, 금, 팔라듐, 또는 니켈을 포함하거나, 또는 실질적으로 이것들로 구성될 수 있다. 그러나, 본 발명은 이러한 실시예에 한정되지 않으며, 상기 상단 및 하단 커패시터 전극들은 서로 다른 금속을 포함할 수도 있다.
나아가, 추가적 실시예에서, 상기 상단 및/또는 하단 커패시터 전극들은 동일하나 금속을 상기 전기적 전도 스트랩 및/또는 상기 안테나/인덕터(본 명세서에서 언급되는 금속들로부터 선택될 수도 있는 것)로서 포함할 수도 있다.
예시적 실시예들에서, 상기 상단 및/또는 하단 커패시터 전극들은 30 nm 내지 2,000 nm의 명목상 두께(이를 테면, 50 내지 2,000 nm, 200 내지 1,000 nm, 그 내에서 어떠한 범위를 갖는 값)을 가질 수 있고, 및/또는 0.1-10 μohm-츠의 저항성(resistivity) (바람직하게는 0.5 내지 5 μohm- cm, 본 명세서에서 언급되고 있는 바와 같이 그 내의 어떤 범위의 값, 이를테면 3 μohm- cm)을 갖는다.
상기 커패시터 전극들이 실질적으로는 상기 장치의 중심에 배치될 수 있지만(이를 테면, 도 5A/5B의 122/160), 이들은 또한, 디자인적인 선택이나 필요에 따라 상기 장치의 어느 위치에도 배치될 수 있다. 또한, 상기 커패시터 전극들은 요구되는 어떠한 모양, 이를테면 라운드, 정사각형, 직사각형, 삼각형을 가질 수 있으며, 상기 전극(들)이 상기 감시/식별 장치 내에서 또는 상에서 맞도록(fit)하는 어떠한 치수일수도 있다.
바람직한 실시예들에서, 적어도 하나의 커패시터 전극(이를 테면, 상기 상단 커패시터 전극160)은 돔 모양의 프로필(dome-shaped profile)을 갖는다.
바람직하게는, 상기 커패시터 전극들은 (i) 넓이, 길이 및 두께, 또는 (ii)반격 및 두께에 관한 치수들(dimensions)을 가지며, 여기서 상기 두께는 실질적으로는 다른 치수(들)보다는 작다.
예를 들어, 상기 하단 커패시터 전극은 25 내지 10,000 μm의 반경 (바람직하게는 50 내지 5,000 μm, 100 내지 2,500 μm, 또는 그 내의 어떤 범위의 값)을 가지거나, 또는 내부에서, 50 내지 20,000 μm, 100 내지 10,000 μm, 250 내지 5,000 μm, 또는 그 내의 범위의 값인 넓이 및/또는 길이를 갖는다.
유사하게, 상기 상단 커패시터 전극은 20 내지 10,000 μm의 반경(바람직하게는, 40 내지 5,000 μm, 80 내지 2,500 μm, 또는 그 내의 어떤 범위의 값), 또는 40 내지 20,000 μm, 80 내지 10,000 μm, 150 내지 5,000 μm 또는 그 내의 어떤 범위의 값인 넓이 및/또는 길이를 갖는다.
v. 안테나 및/또는 인덕터
도 5A 및 도 5B에서 도시된 바와 같이, 컨택트 패드들(172/174)을 더 포함할 수 있는 안테나 및/또는 인덕터(170)은 상기 상단 커패시터 전극(160) 및 상기 스트랩(120)과 전기적으로 연결될 수 있다.
따라서, 본 실시예에서, 상기 안테나/인덕터는 바람직하게는 상기 회로 또는 장치 내의 다른 구조들 상에 또는 상측에 형성될 수 있다(도 5B 참조).
일반적으로, 상기 안테나 및/또는 인덕터는 본 기술 분야에서 알려진 어떠한 전도성 금속을 포함할 수 있다. 그러나, 바람직한 실시예들에서, 상기 안테나/인덕터는 금속을 포함한다. 상기 금속은 상업적으로 유통되는 것일 수 있으며(이를 테면, 알루미늄, 구리, 또는 스테린리스 스틸과 같은 그들의 어떤 합금 등), 전도성 구조에 관해 상술한 일반적 종류의 금속(이를 테면, 상기 커패시터 전극들, 상기 스트랩, 전도성 기판 등에 관해 본 명세서에서 언급했던 종류), 및/또는 동일한 형성 방법으로 형성되는 것일 수 있다.
이를테면, 예시적 실시예에서, 상기 안테나/인덕터는 알루미늄, 은, 또는 underlying 팔라듐 레이어 및 overlying 벌크 컨덕터(이를 테면 구리, 은 등)을 포함하거나, 실질적으로 일들로 구성된다.
예시적인 실시에에서, 상기 안테나/인덕터는, 상기 인덕터/안테나를 상기 커패시터 전극들에 연결하기 위한(이를 테면, 컨택트 패드 영역(174)), 및/또는 전기적 전도 스트랩에 연결하기 위한(이를 테면, 컨택트 패드 영역(172)) 하나 또는 그 이상의 컨텍터/인터커넥트 패드 영역을 더 포함할 수 있다.
예시적인 실시예들에서, 상기 컨택트 패드들은 금속 범프 또는 ACP(anisotropic conductive paste)을 포함한다. 상기 안테나/인덕터의 컨택트 패드들은 상기 커패시터 전극들 및/또는 상기 전기적 전도 스트랩에, 전도성이거나 비전도성이 접착제에 의해, 접착되거나(attached) 및/또는 고정될(affixed) 수 있다. 상기 안테나/인덕터는 연속적인 구조일 수 있으며, 또는 비연속적이고 한 커패시터 전극에 연결되는 제1 (외부) 인덕터 및 제2 커패시터 전극에 연결되는 제2 (내부) 인덕터를 포함한다. 다양한 실시예들에서, 보조(backing and/or support) 레이어가 상기 인덕터에 부착될 수 있다. 상기 보조(backing and/or support) 레이어는 상기 감시/식별 장치를 추적되거나 모니터링되는 물품에 부착하거나 배치하기 위한 접착식 표면(adhesive surface)을 가질 수 있다.
예시적 실시예들에서, 상기 인덕터/안테나는 복수 개의 루프 또는 링들을 갖는 코일을 포함할 수 있다. 명확하게 예를 들자면, 도 5A 및 도 5B에 도시된 인덕터는 두 개의 루프, 링들 또는 코일들을 갖는다. 그러나, 루프들, 링들 또는 코일들의 개수는 어떤 적절한 값이라도 가능하며, 이는 응용 예에 따른 요구 사항과 디자인적인 선택/선호에 달려 있다.
일반적으로, 디자인 룰을 만족시키고, 제조상 톨러런스를 만족하는 한에서 그 수는 많이 존재한다. 상기 안테나 및/또는 인덕터는 인덕터로서 사용되는 종래의 어떠한 형태 및/또는 모양이라도 채택할 수 있으며, 바람직하게는 코일 또는 공심 나선형 형태(concentric spiral loop form)일 수 있다.
제조공정을 쉽게 하고 및/또는 장치 면적의 효율을 높이기 위해, 상기 코일 루프들은 일반적으로 정사각형 또는 직사각형 모양을 갖지만, 또한 팔각형, 원형, 라운드형 또는 타원형 모양, 다른 어떤 다각형 모양, 또는 그들의 조합을 가질 수도 있으며, 및/또는 그들은 디자인적 선택이나 선호에 따라서 하나 또는 그 이상의 모서리 없는 코너들(truncated corners)을 가질 수 있고, 각각의 연속한 루프는 앞선 루프와 태그/장치의 최외각면 사이에 실질적으로는 완전히 위치된다.
도 5A를 참조하면, 상기 안테나/인덕터 코일(170)의 공심 루프들 또는 링들은 적당한 넓이와 피치(특히 링-내부 공간)을 가지며, 상기 넓이 및/또는 피치는 루프와 루프 간에 또는 링과 링 간에 변경될 수 있다.
그러나, 어떤 실시예들에서, 각각의 루프 내의 와이어(또는 각 루프 또는 링의 각 사이드 내에서)는 독립적으로 2 내지 2,000 μm의 넓이 또는 두께를 가질 수 있고(바람직하게는 5 내지 1000 μm, 10 내지 500 μm, 10 내지 100 μm 또는 그 내의 어떤 범위의 값), 100 내지 50,000 μm, 250 내지 25,000 μm, 500 내지 20,000 μm, 또는 그 내의 어떤 범위의 값인 길이를 가질 수 있다(이 경우, 상기 인덕터 와이어 세그먼트들의 길이는 상기 감시/식별 정치를 초과하지 않음).
다른 실시예에서, 상기 인덕터 내의 상기 루프 또는 링의 와이어 각각의 반경(radius)은 250 내지 25,000 μm (바람직하게는 500 내지 20,000 μm)이다. 유사하게, 인덕터의 인접한 공심 루프들 또는 링들 내의 와이어들 사이의 피치는 2 내지 1,000 μm, 3 내지 500 μm, 5 내지 250 μm, 10 내지 200 μm, 또는 그 내의 어떤 범위의 값일 수 있다. 나아가, 넓이-피치 비율은 하한이 1:10, 1:5, 1:3, 1:2 또는 1:1이고, 상한이 1:2, 1:1, 2:1, 4:1 또는 6:1, 또는 그 내의 어떤 범위이다. 바람직한 실시예들에서, 상기 안테나 및/또는 인덕터는 0.1 내지 100 μohm-cm의 저항성(resistivity)를 가질 수 있다.
유사하게, 상기 커패시터 전극들 및/또는 상기 전기적 전도 스트랩의 컨택트 사이에서 전기적 통신 및/또는 물리적 컨택트를 제공하는, 상기 컨택트/인터커넥트 패드(들) (172/174)는, 필요에 따라, 라운드, 정사각형, 직사각형, 삼각형 등 어떠한 모양을 가질 수도 있다.
나아가, 상기 인터커넥트/컨택트 패드(들)은 상기 감시/식별 태그 또는 장치 상에 또는 그 내부에 꼭 맞도록 하는 어떠한 크기 정도를 가질 수 있으며, 상기 커패시터 전극들 및/또는 상기 전기적 전도 스트랩 사이의 전기적 통신 및/또는 물리적 컨택트를 제공할 수 있다.
바람직하게는, 상기 인터커넥트 패드(들) (172/174)는 이하의 치수들을 가지며, (i) 넓이, 길이 및 두께, 또는 (ii) 반경과 두께, 여기서 두께는 실질적으로 다른 치수(들)보다 작음.
예를 들어, 상기 안테나 내에 얼마나 많은 수의 코일들이 필요하며 및/또는 상기 안테나에 필요한 집적 회로 또는 태그 면적의 비율이(예를 들어 퍼센트 단위로) 어떻게 되는지를 고려하여, 상기 인터커넥트 패드(172/174)는 하한 25 μm로부터, 태그가 허용하는 어떠한 반경 또는 넓이의 상한 사이의 반경 또는 넓이를 갖는다. 따라서, 상기 영역 치수(이를 테면, 넓이 및/또는 길이)는 50 내지 5,000 μm, 100 내지 2,000 μm, 200 내지 1,000 μm, 또는 그 내의 범위의 값일 수 있다.
vi. 패시베이션 레이어
도 5A 및 도 5B에 도시되지는 않았지만, 어떤 실시예들에서, 상기 장치는 패시베이션 레이어(passivation layer)를 상기 구조 상에 또는 상측에 더 포함할 수 있다. 예를 들어, 상기 장치는 패시베이션 레이어를 상기 상단 커패시터 전극 및 상기 안테나/인덕터(또는 기판 위에 형성된 다른 구조들) 상에 또는 상측에 포함할 수 있다.
상기 패시베이션 레이어는 물, 산소 및/또는 집적회로/장치의 열화나 고장을 야기할 수 있는 다른 종류의 물질의 내입(ingress)을 어렵게 하거나 방지한다. 게다가 상기 패시베이션 레이어는 상기 장치를 기계적으로 서포트할 수 있는데, 특히 다음 프로세스 단계들을 수행하는 동안 그러하다.
상기 패시베이션 레이어는 일반적으로 종래의 기술에서 알려져 있으며, parylene, polyethylene, polypropylene, a polyimide, 이들의 copolymers, a fluorinated organic polymer, 또는 다른 어떤 barrier material과 같은 유기 중합체를 포함할 수 있다.
다른 실시예들에서, 상기 패시베이션 레이어는 무기 유전체, 이를테면 산화 알루미늄, 이산화규소(이를 테면, 종래의 기술에 따라 도핑된 것 또는 spin-on-glass, silicon nitride, silicon oxynitride, polysiloxane, 또는 그들의 조합, multilayer structure의 mixture)를 포함할 수 있다.
일부 변형들에서, 상기 패시베이션 레이어는, underlying 유전체 레이어를 더 포함할 수 있으며, 이는 overlying 패시베이션 레이어에 비해 낮은 스트레스를 갖는 금속을 포함할 수 있다. 예를 들어, 상기 유전체 레이어는 산화물, 이를테면 SiO2 (e.g., TEOS, USG, FSG, BPSG, 등)을 포함할 수 있고, 상기 패시베이션 레이어는 silicon nitride 또는 silicon oxynitride를 포함한다. 이러한 실시예들에서, 상기 패시베이션 레이어는 상기 underlying 유전체 레이어의 그것보다 약간 큰 두께를 가질 수 있다.
예시적인 예들에서, 상기 패시베이션 레이어는 일반적으로 상기 감시/식별 장치의 동일한 넓이와 길이를 갖는다. 또한, 상기 감시/식별 장치를 위한 어떠한 적절한 두께를 가질 수도 있다. 이를테면, 상기 패시베이션 레이어는 0.5 내지o 100 μm, from 3 내지 50 μm, 10 내지 25 μm, 또는 그 내의 어떤 범위의 값을 두께로 가진다.
본 발명의 실시예들에 의한 장치는, 상기 인덕터의 표면 상에 (도 5B에서 도시되지는 않았지만) 보조(support and/or backing) 레이어를 더 포함할 수 있다. 상기 보조(support and/or backing) 레이어는 종래에 알려진 감시/식별 장치 분야의 것일 수 있다.
일반적으로, 이러한 보조 레이어는 (1) 다음에, 추적되거나 모니터링되는 물품 상에 부착하거나 배치하기 위한 접착성 표면, 및/또는 (2) 상기 감시/식별 장치 스스로를 위한 기계적 보조부를 제공한다. 예를 들어, 본 태그/장치에는 가격이나 물품 식별 라벨의 뒤에 접착식 코팅이 태그 반대편에 존재하고(선택적으로는 종래의 태그가 사용도기 전까지 릴리즈하는 종래의 커버된 방법), 이러한 가격 또는 물품 식별 라벨은 종래의 감시/식별 장치/태그 시스템에 사용되기 적합하다.
또한 이에 대신하여, 본 발명의 장치는 물품이나 아이템에 상기 장치를 접착시키지 않고도, 물품 또는 아이템 내에 배치되어 식별되거나 및/또는 추적될 수 있다(보안상 목적으로).
[병렬 커패시터를 갖는 감시/식별 장치의 제2 실시예]
병렬 커패시터를 갖는 감시 장치(200)의 제2 실시예가 도 9A 및 도 9B에 도시된다(각각 평면도 및 단면도).
i. 기판
도 9B의 실시예에서, 감시 및/또는 식별 장치(200)은 기판(210) 상에 안테나 및/또는 인덕터(270)를 포함한다. 상기 언급된 대로, 상기 기판은 어떤 적절한 절연체, 전도체, 또는 반도체(이를 테면, 플라스틱 시트 또는 웹, 유리, 웨이퍼, 금속 박편 등)일 수 있다. 그러나, 절연체 물질을 포함하는 기판이 바람직하다. 나아가, 도 9A 및 도 9B의 장치의 기판은 예시적인 기판들과 관련하여 상술한 특성의 어떤 것이라도 가질 수 있다.
ii. 안테나 및/또는 인덕터
도 9B에 도시된 바와 같이, 상기 안테나 및/또는 인덕터(270) 실시예는 기판(210) 상에 배치된다. 나아가, 상기 안테나/인덕터는 하나 또는 그 이상의 컨택트/인터커넥트 패드 영역을 더 포함하여, (컨택트 패드 272는)상기 스트랩과, 및/또는 (컨택트 패드 274는)상기 커패시터 전극들과의 전기적 연결을 할 수 있다.
일부 실시예에서, 컨택트 패드(274)는 또한 상기 하단 커패시터 전극으로서도 역할을 할 수 있다. 다른 일부 변형에서는, 상기 안테나/인덕터는 상술한 바와 같이 전도성 기판(포토리소그래피 패터닝 및 에칭에 의해, 등)으로부터 형성될 수도 있다.
일반적으로, 상기 안테나/인덕터(270)(및 상기 컨택트 패드 영역 272/274)는 상기 언급된 대로, 기판에 배치되거나 연결되기에 적합한 어떤 모양, 사이즈 및/또는 치수(dimension)을 가질 수 있다.
나아가, 도 9B의 실시예에서, 상기 안테나/인덕터(270)는 상술한 어떠한 전도성 물질이라도 포함할 수 있으며, 바람직하게는 상기 안테나/인덕터는 금속을 포함한다. 그러나, 안테나가 전도성 기판으로부터 형성되는 실시예에서, 상기 인덕터는 그러한 기판 및/또는 하단 커패시터 전극과 동일한 재질을 포함할 수 있다.
iii. 예시적 유전체 필름
병렬로 연결된 커패시터들을 갖는 예시적 장치는 일반적으로 복수 개의 유전체 필름 레이어를 포함한다. 예를 들어, 도 9B 내에 도시된 바와 같이, 상기 장치는 유전체 필름(232), 제1 유전체 필름(280), 및 상대적으로 얇은 커패시터 유전체 필름(240)을 포함한다.
도 9B에 도시된 바와 같이, 상기 층간 유전체 필름(2323)는 기판 및/또는 안테나/인덕터의 일부 상에 또는 상측에 있으며, 일반적으로는 내부에 형성된 하나 또는 그 이상의 컨택트 홀들을 가져서, 상기 안테나/인덕터와 병렬 커패시터들 사이의 전기적 연결을 돕는다.
예를 들어, 안테나 패드(274)를 노출시키는 층간 유전체 필름(232) 내의 제1 컨택트 홀 및 안테나 패드(272)를 노출시키는 층간 유전체 필름(232)의 제2 컨택트 홀이 존재한다.
상기 제1 유전체 필름(280)은 상대적으로 두꺼운 커패시터 유전체 필름을 포함할 수 있고, 상기 하단 커패시터 전극들(250), 상기 얇은 커패시터 유전체 필름(240) 및 선택적으로, 상기 층간 유전체 필름(232)의 일부분 모두의 상에 형성된다. 상기 제1 유전체 필름(280)은 적어도 하나의 컨택트 홀을 내부에 가져서, (이를 테면 컨택트 홀 272는)적어도 상기 안테나 및/또는 인덕터(270)의 적어도 일부를, 그리고 상기 하단 커패시터 전극(250) 상측의 개구부를 노출시킨다.
상대적으로 얇은 커패시터 유전체 필름(240)은 상기 하단 커패시터 전극(250) 상에 있으며, 상기 제1 유전체 필름(280) 내의 상기 개구부 내에 있다. 상기 얇은 커패시터 유전체 필름(240)의 두께는 제1 유전체 필름(280)의 두께보다 현저히 작다.
나아가, 예시적 실시예들에서, 상기 층간 유전체 필름(232)는 상대적으로 얇은 커패시터 유전체 필름(240)의 두께에 비해 더 큰 두께를 갖는다.
도 9B의 실시예에서 상기 유전체 필름은 상술한 상기 유전체 필름과 연관된 어떤 재질이라도(이를 테면, 금속 산화물, 실리콘 산화물, 세라믹, 유리 등) 포함할 수 있다. 나아가, 상기 유전체 필름들은 상술한 특성들이나 치수들의 어떤 것이라도 가질 수 있다.
예를 들어, 상기 얇은 커패시터 유전체 필름(240)은 20 내지 1,000 Å의 두께 (이를테면, 50 내지 400 Å, 또는 그 내의 어떤 범위의 값) 및/또는 4 내지 약 15 V의 파괴 전압을 가지며, 상기 제1 유전체 필름(280)은 2,000 내지 20,000 Å의 두께 (이를테면, 3,000 내지 5,000 Å, 또는 그 내의 어떤 범위의 값)를 가진다.
iv. 예시적 커패시터 전극들
도 9B에서 도시된 바와 같이, 하단 커패시터 전극(250)은 기판 상에 또는 상측에 있으며, 안테나 및/또는 인덕터(270)와 (이를 테면 컨택트 패드 274)에서 전기적 컨택을 갖는다. 상단 커패시터 전극(260)은, 얇은 유전체 필름(240)을 통해서 하단 커패시터 전극(250)과 용량형으로 결합되며, 또한 별도로, 두꺼운 유전체 필름(280)을 통해서 병렬 연결된 커패시터들을 형성한다.
도 5B에 도시된 제1 예시적 정치에서, 제1 커패시터는 (가장 바람직하게는) 상기 상대적으로 얇은 유전체 필름(240)의 일부 분의 아래에 있고, 제2 (더 큰) 커패시터는 상대적으로 두꺼운 유전체 필름(280) 위에 있다. 상기 전기적 전도 스트랩(220)은 상기 상단 커패시터 전극(260)과 상기 안테나 및/또는 인덕터(270) 사이에서, (이를 테면 컨택트 패스 272에서) 전기적 통신을 제공한다.
도 9B에 도시된 실시예에서, 상기 상단 커패시터 전극(260)은 상기 커패시터 유전체 레이어(240)을 완전히 커버하지는 않으므로, 상기 커패시터 유전체 레이어(240)의 하나 또는 그 이상의 일부분들이 노출될 수 있다.
상기 커패시터 전극들(250/260)은 독립적으로 상술한 바와 같이 어떤 전도성 물질을 포함하거나 및/또는 잉크 포뮬레이션에 의해 형성(이를 테면, 금속 프리커서 잉크, 금속 나노입자들, 금속 염 및/또는 금속 복합체, 도핑된/또는 도핑되지 않은 반도체, 전도성 중합체 등)될 수 있다.
예를 들어, 상기 전극들은 상술한(이를 테면 알루미늄, 구리, 은 등) 금속들을 포함할 수 있으며, 또는 그들의 합금(이를 테면, 스테인리스 스틸)을 포함할 수 있다. 나아가, 상기 커패시터 전극들(250/260)은 상술한 어떤 특성, 모양 또는 다른 치수들을 가질 수 있다.
v. 전기적 전도 스트랩
도 9A 및 도 9B에 도시된 바와 같이, 제2 실시예에 따른 예시적인 장치들은 상기 상단 커패시터 전극(250), 상기 유전체 레이어(들)(이를 테면, 도 9B의 240, 280, 및 234), 상기 안테나/인덕터(270/272) 상에 전기적 전도 스트랩(220)을 포함한다. 일반적으로, 상기 전기적 전도 스트랩(220)은 상단 커패시터 전극(260) 및 상기 인덕터/안테나(270) 사이의(이를 테면, 커넥션 패드 272에서) 전기적 통신을 제공한다. 상기 스트랩(220)은 상술한 어떠한 전기적 전도 물질을 포함할 수도 있으며(바람직하게는 금속), 상술한 어떤 사이즈 및/또는 모양을 가질 수 있다.
일부 실시예에서, 상기 스트랩(220)은 상기 상단 커패시터 전극(이를 테면, 260) 및/또는 안테나/인덕터(이를 테면, 패드 272)와 직접적으로 연결된다. 이에 대신하여, 상기 스트랩(220)은, 전도성 또는 비전도성 접착제를 사용하여 상기 커패시터 전극(260) 및/또는 상기 안테나/인덕터 패드(272)에 연결될 수도 있다. 나아가, 스트랩(220)은 전도성 구조(이를 테면, 상기 커패시터 전극 260 및/또는 안테나/인덕터 270/272)에 연결되기 위해 하나 또는 그 이상의 인터커넥트/컨택트 패드들(이를 테면 패드 부분)을 가질 수 있다.
병렬 연결 커패시터를 감시 및/또는 식별 장치의 제3 실시예
병렬 연결된 커패시터들(300)을 갖는 제3 실시예에 따른 감시 장치가 도 10A 및 도 10B에 도시된다. 상기 도 10A 및 도 10B의 실시예는 상기 도 9A 및 도 9B의 실시예와 실질적으로 유사하다.
예를 들어, 도 10A에 도시된 바와 같이, 상기 장치는 기판(바람직하게는 절연 물질을 포함하는 것) 상에 안테나/인덕터(370)을 포함한다. 상기 안테나/인덕터는 또한 컨택트 패드들(372 및 274)를 포함할 수도 있다. 층간 유전체 레이어(332)는 안테나/인덕터(370) 상에 있고, 상기 안테나 컨택트 패드들(372/374)를 노출하는 컨택트 홀들을 가진다.
하단 커패시터 전극(350)은 상기 층간 유전체 필름(332) 상에 있고, 상기 컨택트 패드(374) 위의 상기 컨택트 홀 내에 있다. 제1 유전체 필름(380)은 안테나 및/또는 인덕터(370) 및 상기 하단 커패시터 전극(350) 상에 또는 상측에 있으며, 내부에 컨택트 홀을 가져서 상기 하단 커패시터 전극(350) 및 상기 컨택트 패드(372) 중 일부를 노출한다.
도 9A 및 도 9B와는 대조적으로, 도 10A의 장치는, 상기 하단 커패시터 전극(350)을 노출하는 제1 유전체 필름(380) 내의 상기 컨택트 홀 내에서만 상기 하단 커패시터 전극(350) 상에 상대적으로 얇은 커패시터 유전체 필름(340)을 포함하며, 도 9B에 도시된 바와 같이 하단 커패시터 전극 전체에 걸치지는 않는다.
그러나, 병렬 연결 커패시터들을 갖는 상기 제1 및 제2 예시적 장치에서 미리 언급한 바와 같이, 도 10A의 장치의 상기 상대적으로 얇은 커패시터 전극(340)도, 상기 제1 유전체 필름(380)보다는 현저히 작은 두께를 가지며, 층간 유전체 필름(332)도 가진다.
예를 들어, 일부 실시예들에서, (이를 테면 구조 380과 같은) 상기 제1 유전체 필름의 두께는 상기 상대적으로 얇은 유전체 필름(이를 테면 340)의 적어도 다섯 배의 두께를 갖는다. 상단 커패시터 전극(360)은 상기 장치 상에 형성되며, 하단 커패시터 전극(350)과 용량형 결합을 이루어서, 병렬 연결된 커패시터들을 형성한다. 전기적 전도 스트랩(320)은 상단 커패시터 전극(360)과 상기 안테나/인덕터와 컨택트 패드(372)에서 연결된다.
일반적으로, 도 10A 내의 장치의 상기 전도성 구조(이를 테면, 안테나/인덕터 370/372/374, 상단 및 하단 커패시터 전극들 350/360, 및 전기적 전도 스트랩 320)은 상술한 어떤 전도성 물질을 포함할 수 있다. 유사하게, 상기 유전체 필름들(이를 테면, 층간 유전체 필름 332, 상대적으로 얇은 유전체 필름 380, 및 상대적으로 얇은 유전체 필름 340)은, 상술한 어떤 절연 물질들을 포함할 수 있다.
나아가, 도 10A의 장치의 다양한 구조들(이를 테면, 기판, 상기 유전체 필름들, 상기 커패시터 전극들, 상기 스트랩 및/또는 안테나)는 상기 구조와 관련한 서술들에서 언급한 사이즈, 모양 및/또는 특성들을 가질 수 있다. 일부 실시예들에서, 도 10A의 장치는 또한 상기 전기적 전도 스트랩 및 상단 커패시터 전극들의 상측에 상술한 패시베이션 레이어를 포함할 수도 있다.
도 10B에서 도시되는 바와 같이, 일부 변형에서는, 보조(backing and/or support) 레이어(390)이 나중의 핸들링 및/또는 프로세싱을 위해 상기 장치에 안정성이나 보호성을 제공하도록 구비될 수도 있다.
이러한 보조 레이어는 페이퍼와 같이 박층화되거나 또는 유연한 중합체 물질(이를 테면, polyethylene, polypropylene, polyvinyl chloride, polytetrafluoroethylene, a polycarbonate, an 전기적 절연인 polyimide, polystyrene, 또는 그들의 copolymers 등)일 수 있다. 상기 장치에 기계적 보조를 제공하는 데에 더하여, 상기 보조 레이어는 나중에 감시/식별 장치를 추적되거나 모니터링 되는 장치와의 접착성이나 배치성을 제공하는 접착성 표면을 제공할 수도 있다.
[직렬 연결된 커패시터들을 갖는 감시 및/또는 식별 장치의 실시예]
직렬 연결된 커패시터들을 갖는 예시적 감시 및/또는 식별 장치(500)이 도 11 및 도 12에 도시된다(각각 단면도 및 평면도임).
i. 기판
도 11에 도시된 바와 같이, 직렬 연결된 커패시터들을 갖는 감시 및/또는 식별 장치는 기판(510) 및 제1 유전체 필름(540)을 포함한다. 예시적인 실시예들에서, 상기 기판은 전기적 전도성(이를 테면, 전기적으로 기능하는) 물질들을 상기한 서술에서와 같이 포함한다.
예시적 실시예들에서, 상기 전도성 기판은 알루미늄을 포함하거나, 상술한 바와 같이 실질적으로 알루미늄으로 구성된다. 예시적 실시예들에서, 상기 전기적 전도성 기판을 위한 금속은 실효적 유전체 필름에 산화되는 능력에 적어도 부분적으로 기초하여 선택될 수 있다. 바람직한 실시예들에서, 상기 커패시터들은 상기 전기적 전도성 기판(이를 테면, 금속 시트, 금속 박편 등)(510)을 공통적 하단 커패시터 전극으로서 공유한다(도 2의 박편(foil) 노드 참조).
그러나, 상기 장치는 전기적 전도성 기판으로 한정되지 않는다. 대신, 일부 변형 예에서는, 상기 장치는 상술한 절연 기판(이를 테면, 유리, 세라믹, 플라스틱 등)을 포함할 수 있다.
절연 기판을 포함하는 실시예들에서, (도 11에서 도시되지는 않았지만) 상기 절연 기판 상에 전도성 레이어(이를 테면, 상기 하단 커패시터 전극들)이 있을 수 있으며, 일부 실시예에서는, 상기 커패시터들은 상기 전도성 레이어를 공통적 하단 커패시터 전극으로서 공유한다. 나아가, 일부 실시예세서, 상기 장치는 전도성 또는 비전도성 접착제를 상기 (전기적 전도성) 기판 상에 포함하여, 상기 장치/태그를 아이템(도시되지 않음)에 붙인다.
예시적 실시예들에서, 상기 전도성 기판은 1 내지 300 μm의 명목상 두께 (이를테면, 3 내지 200 μm, 5 내지 100 μm, 또는 그 내의 어떤 범위의 값)을 가진다. 바람직하게는, 상기 기판은 1 내지 100 μm의 두께, 또는 그 내의 어떤 범위의 두께를 가진다. 나아가, 상기 전도성 기판은 1 내지 100 μohm- cm 의 저항성(resistivity)(바람직하게는 0.5 내지 5 μohm- cm)을 갖는다.
ii. 커패시터 전극들의 실시예
도 11에 도시된 바와 같이, 복수 개의 커패시터 전극들(530/535)이 상기 제1 유전체 필름(540) 상에 있고, 상기 커패시터 전극들은 상기 기판(510)에 용량형으로 결합된다. 결과적으로, 상기 전기적 전도성 기판(510), 상기 제1 유전체 필름(540), 및 상기 복수 개의 커패시터 전극들(535/530)은 직렬 연결된 커패시터들 C1 및 C2를 형성한다(도 2 참조).
예시적인 실시예들에서, 상기 상단 커패시터 전극들은, 상기 커패시터들을 상기 안테나 및/또는 인덕터(이를 테면 도 11 및 도 12의 구조 570 및 575)와 전기적으로 연결하기 위한 컨택트 패드(이를 테면 도 11 및 도 12의 P1 및 P2)를 포함한다.
다른 예에서, 상기 상단 커패시터 전극들은 상기 컨택트 패드들에 전기적으로 연결될 수 있다. 그리고, 상기 상단 커패시터 전극들(530 및 535)은 나란히 형성될 수 있으며, 그러나 서로간에는 일반적으로 물리적으로 격리가 이루어진다.
예를 들어, 상기 커패시터 전극들은, 상기 전극들(530/535)가 형성되는 개구부들을 갖는 제1 유전체 필름(540) 상에 상기 상대적으로 두꺼운 유전체 필름(580)에 의해 물리적으로 격리되거나 분리될 수 있다.
상기 커패시터 전극들은, 상술한 전도성 구조들 및/또는 전도성 구조를 형성하기 위한 방법에서 언급한 바와 같이, 어떠한 전도성 물질(이를 테면, 금속, 전도성 중합체, 전도성 무기 화합물, 도핑된 반도체 등)을 포함할 수 있다.
일부 실시예에서, 상기 상단 및 하단 커패시터 전극들은 이와 동일한 물질을 포함할 수도 있고, 다른 예에서는 다른 물질들을 포함할 수도 있다. 예를 들어, 일부 실시예들에서, 상기 전도성 기판(또는 전도성 레이어)은 제1 금속을 포함하고, 상기 상단 커패시터 전극들은 제2 금속을 포함한다.
앞서 언급한 바와 같이, 바람직한 실시예들에서, 직렬 연결된 상기 커패시터들은 전도성 기판(또는 절연 기판 상의 전도성 레이어)를 하단 커패시터 전극들로서 공유한다.
결과적으로, 상기 하단 커패시터 전극들은 상기 예시적인 기판들에 관해 언급한 것과 동일한 특성을 가진다. 상기 상단 커패시터 전극들은 (원형, 정사각형, 직사각형, 삼각형, 돔 모양 등) 필요에 따라 어떠한 모양도 될 수 있고, 어떠한 특성들, 사이즈 및 치수들도 상술한 감시/식별 장치 상에 또는 그 내에 맞도록 채택될 수 있다.
iii. 유전체 필름 레이어들의 실시예
도 11을 참조하면, 본 발명의 실시예들은 복수 개의 유전체 필름 레이어들(이를 테면, 커패시터 유전체 필름 540, 두꺼운 유전체 레이어 580, 및/또는 상기 상단 커패시터 전극 레이어 560)을 포함한다. 상기 커패시터 유전체 필름(540)은 상기 전도성 기판(510)의 일부 또는 전부 상에 형성되어서, 상기 전도성 기판(이를 테면 하단 커패시터 전극들)을 상단 커패시터 전극들(530/535)과 분리한다.
일반적으로, 상기 커패시터 유전체 필름(540)은 50 내지 400 Å의 두께, 또는 그 내의 어떤 범위의 두께를 가진다. 상대적으로 두꺼운 유전체 필름(580)은 상기 커패시터 유전체 필름(540) 의 일부 상에 형성되며, 일반적으로 하나 또는 그 이상의 컨택트 홀들/커패시터 전극 개구부들을 가진다.
바람직한 실시예들에서, 상기 두꺼운 유전체 필름(580)은 상기 상단 커패시터 전극들(530/535)들 사이의 커패시턴스를 유지할 수 있기에 충분한 두께를 가지면(이를 테면, 컨택트 패드들 P1 및 P2에서), 이는 상기 두꺼운 유전체 필름(580) 및 상기 기판(510) 상에서 상기 제1 유전체 레이어(540) 상의 복수 개의 커패시터들(이를 테면 C1 및 C2)의 커패시턴스보다 현저히 작은 값이다.
도 11에 도시된 바와 같이, 상기 장치는 또한 상기 상단 커패시터 전극들(530/535) 상에 또는 상측에 유전체 레이어(이를 테면, 층간 유전체 레이어 560)를 포함한다. 상기 유전체 레이어(560)은 내부에서 상기 탑(top) 전극들의 일부를 노출하는 컨택트 홀들 또는 커넥션 개구부들을 가지며, 예를 들면 컨택트 패드 P1 및 P2가 이에 해당한다.
이러한 구조는 상기 장치를 안테나 및/또는 인덕터(570) 상에 전기적 컨택트들(575)과 조립하는 것을 허용하며, 이 경우 이러한 조립은 상기 전기적 전도 기판(510)에 직접적인 전기적 연결을 요구하지 않고도, 컨택트 패드들 P1 및 P2에서 일어난다. 일부 실시예들에서, 상기 상단 전극들(이를테면, ILD 560)상의 상기 유전체 레이어는 상기 기판(510) 상의 상기 커패시터 유전체 필름(540)보다 큰 두께를 갖는다.
일반적으로, 상기 유전체 필름들은 상술한 어떠한 전기적 절연 유전체 물질(이를 테면, 상기 무기물 절연체, 액상 유전체 프리커서 잉크 등), 또는 이들과 동일하거나 유사한 특성을 가지는 상술한 어떠한 것을 가질 수 있다.
iv. 안테나 및/또는 인덕터
직렬 연결 커패시터들을 갖는 예시적인 장치는, 도 11 및 도 12에 도시된 바와 같이, 상기 상단 커패시터 전극들과(이를 테면 컨택트 패드들 P1 및 P2에서) 전기적으로 연결하는 안테나 및/또는 인덕터를 포함한다. 직렬 연결 커패시터들을 갖는 상기 장치의 안테나 및/또는 인덕터는 상술한 내용에서와 동일하거나 유사한 특성을 갖는다. 그러나, 병렬 커패시터들을 갖는 실시예에서와는 대조적으로, 상기 직렬 연결 커패시터를 갖는 장치는, 일반적으로 전기적 전도 스트랩은 포함하지 않는다.
따라서, 도 11 및 도 12에서 도시되는 상기 안테나/인덕터는 상기 상단 커패시터 판들(plates)을 전기적으로 연결하며, 상기 상단 커패시터 전극들을 전기적 전도 스트랩에 연결하지 않는다.
일반적으로, 상기 안테나/인덕터는 상술한 전도성 금속의 어떤 것을 포함하며, 바람직하게는 상기 안테나/인덕터는 금속(이를 테면, 알루미늄, 구리, 그들의 합금 등)을 포함한다.
일부 실시예들에서, 상기 안테나는 하나 또는 그 이상의 컨택트 패드 영역을 포함하여, 상기 안테나를 상기 상단 커패시터 전극들에 연결한다. 상기 안테나/인덕터는, 전도성 또는 비전도성 접착제에 의해 상기 커패시터 전극들에 접착될 수 있으며, 상기 장치/태그를 물품이나 상품에 붙이거나 배치하기 위한 보조 레이어(backing and/or support layer)를 더 포함한다. 그러나, 상기 보조 레이어는, 이에 대신하여 상술한 바와 같이 상기 레이어의 패시베이션 상에, 또는 상기 기판 상에 있을 수 있다(도 3C의 레이어 104b 참조).
상기 안테나/인덕터는 상술한 복수 개의 루프들 또는 링들을 가지는 코일을 포함할 수 있고, 그러한 안테나들 및/또는 인덕터들에 적합한 어떠한 모양 및/또는 형태를 가진다. 예를 들어, 본 장치의 상기 안테나(및 선택적으로는 상기 컨택트/인터커넥트 패드들)는, 상술한 어떤 모양들, 치수들 또는 디자인들을 가질 수 있다. 나아가, 상기 본 장치는 상술한 바와 같거나 유사한 패시베이션 레이어 또는 보조 레이어를 포함할 수도 있다.
상기 감시 및/또는 식별 장치를 이용하여 아이템을 감지하는 방법의 실시예
나아가, 본 발명은 감지 구역 내의 아이템 또는 물체를 감지하는 방법에도 연관되며, 상기 방법은: (a) 상기 본 발명의 장치(들)에, 상기 장치가 감지 가능한 전자기파를 방사하고, 반사하고, 산란(backscatter)하고, 또는 흡수하기에 충분한 정도의 전류를 유기하는 단계(바람직하게는, 인가된 전자기장의 배수 또는 인수의 주파수); (b) 선택적으로, 상기 감지 가능한 전자기 방사를 감지하는 단계; (c) 선택적으로 상기 장치를 비활성화 하거나, 상기 장치가 액션을 취하도록 하는 단계를 포함한다.
일반적으로, 본 발명에서 인가되는 전류 및 전압은, 상기 장치가 오실레이팅하는 전자기장을 포함하는 감지 구역 내에 있는 경우에, 감지 가능한 전자기파를 방사하고, 반사하고, 산란(backscatter)하고, 또는 흡수하기에 충분한 정도이다. 이러한 오실레이팅하는 전자기장은 종래의 감시/식별 감지 장비 및/또는 시스템에 의해 만들어지거나 생성된다.
본 발명의 장치 사용 방법은, 상기 장치를 감지될 물체나 물품 상에 붙이거나, 또는 내부에 포함시키는 단계를 더 포함한다. 나아가, 본 발명의 장치의 장점에 따라, 상기 태그 또는 장치는 임계값(thresholds)의 비휘발성 시프팅(non-volatile shifting)(특히, 전압에 따른 CV 곡선의 위치 변화)에 의해, 또는 상기 장치 내에서 실효적 오실레이팅 주파수가 전류, 전압 및/또는 공진을 일으키기에 충분한 정도의 세기를 갖는 전자기장을 인가함으로써 상기 장치가 비활성화 될 수 있다. 통상적으로, 상기 장치는, 물체나 물품이 감지 존 내에 있지 않거나 다른 알려진 이유가 있는 경우에는 비활성화 된다.
도난이나, 또는 소매 상점에서의 인가되지 않은 물품의 이동을 감지하고 및/또는 방지하기 위한 전자 및/또는 무선 식별 및 보안 시스템의 사용(이를 테면, 도서관에서, 등)은, 이미 보편적으로 사용된다.
일반적으로, 감시/식별 장치 시스템은, 보안의 대상이 되어 감지되어야 할(보호되는) 물품이나 아이템 내에 부착되거나 내부에 내장되는 라벨이나 보안 태그/장치(이를 테면, EAS, RF, RFID, 등)를 도입한다. 감시/식별 태그는 많은 종류의 사이즈, 모양, 및 형태를 가지며, 이는 사용될 시스템의 특별한 타입, 물품 등의 사이즈나 타입에 달려있다.
일반적으로, 이러한 시스템은 이러한 장치들이 붙여지는(또는 내장되는) 보호 대상 물품이 능동형 보안 태그를 가진 채로 존재하거나 부재하는 상황을 감지하고, 보안 또는 감시 구역을 나가거나, 또는 체크 포인트 주변을 지나가는 경우를 감시한다. 그러나, 본 발명이 보안 분야에 한정되는 것은 아니다. 예를 들어, 본 발명의 감시/식별 자치는 감지 구역 내에서 감지되는 경우에 상기 장치가 어떠한 동작을 하도록 하는 더 많은 로직(logic)을 포함할 수도 있다.
본 발명의 태그는 RF(radio frequency) 전자기장 내에서 외란(disturbances)을 감지하는 전자 보안 시스템과 함께 적어도 부분적으로는 동작할 수 있다. 이러한 전자 보안 시스템은 일반적으로, 어떠한 물품이 제어되는 공간(controlled premises)(이를 테면, 소매점)을 통과해야만 하는 입구(portals)에서 정의되는 제어되는 영역 내의 전자기장을 확립한다.
공진 회로를 갖는 태그/장치는 각각의 물품에 부착되고, 상기 회로 시스템이 제어 구역 내에 존재하는 것이 수신 시스템에 의해 감지되어, 인가되지 않은 물품 반출을 감지한다. 상기 태그 회로는 알람 동작을 갖는 장비의 제어되는 구역을 통해 반출이 허가된 자로부터, 공간(premises)이나 허용된 패키지에서, 비활성화 되거나, 디튠되거나(detuned) 또는 제거된다. 이러한 원리로 동작하는 대부분의 태그들은 일회성 도는 제거 가능 태그이고, 따라서 싼 값에 많은 양을 다시 만들 수 있게 디자인 된다.
본 발명의 태그는(필요에 따라, 재-사용 가능) 많은 상업적 응용 하에서 사용될 수 있으며, 그러한 상업적 응용을 위한 어떠한 주파수 내에서 실질적으로 사용될 수 있다. 예를 들어, 상기 본 발명의 태그들은 아래 표에 나타난 바와 같은 주파수들, 필드 및/또는 영역들에서 사용될 수 있다:
[표 1: 예시적 응용예들]
주파수 바람직한 주파수 감지/응답의 범위/필드 바람직한 감지/응답의 범위/필드 예시적 상업 응용예(들)
100-150 KHz 125-134 KHz up to 10 feet up to 5 feet animal ID, car anti-theft systems, beer keg tracking
about 8.2 MHz 8.2 MHz up to 10 feet up to 5 feet anti-theft, inventory tracking (e.g., libraries, apparel, auto/ motorcycle parts), building security/access
about 13.56 MHz 13.56 MHz up to 10 feet up to 5 feet inventory tracking (e.g., libraries, apparel, auto/ motorcycle parts), building security/access
800-1000 MHz 868-928 MHz up to 30 feet up to 18 feet pallet and shipping container tracking, shipyard container tracking
2.4-2.5 GHz about 2.45 GHz up to 30 feet up to 20 feet auto toll tags
비활성화 방법은 일반적으로, 비활성 태그가 포함된 물품이 관리 영역을 떠났을 때에도 그대로 남아 있는 방법의 원격 전자적 비활성화 과정을 포함한다. 공진 식별/감시 태그의 전자적 비활성화 는 감시 공진 주파수를 파괴하거나 바꾸는 과정을 수반하여, 상기 보안 태그가 더 이상 보안 시스템에 의해 활성화된 보안 태그로서 감지되지 않도록 한다.
이러한 전자적 비활성화를 가능하게 하는 방법은 여러 가지가 있다. 그러나, 일반적으로, 알려진 방법들은 공진 회로의 일부를 단락시키거나, 또는 일부를 개방하여 상기 회로의 Q를 망치거나(spoil) 또는 공진 주파수를 통상적인 감지 시스템의 공진 주파수 밖의 것으로 변경하거나, 또는 그 두 가지를 모두 수행하여 이루어진다.
통상적으로는 감지 신호보다 높은 에너지 레벨이며, 일반적으로는 FCC 기준 내에 있는 에너지 레벨에서, 상기 비활성화 장치는 상기 하단 커패시터 전극과 상기 상단 커패시터 전극 사이에 충분한 전압을 인가하여 파괴(break down)시키는 과정을 포함한다. 따라서, 상술한 본 발명의 감시/식별 장치(들)은, 상기 비활성화 장치 또는 태그가 놓이는 체크 아웃 카운터 또는 다른 유사한 위치에서 비활성화 될 수 있다.
따라서, 본 발명은, 기준 주파수(fundamental frequency)(이를 테면, 13.56 MHz)에서 보호되는 영역에 전송되는 전자기 파들에서의 물품 감시 기술들, 및 그러한 환경에서 본 발명의 감시/식별 장치(들)에 의해 전자기 방사가 방출되거나 흡수되어 감지되는 영역 내에서 비 인가된 상태를 식별하는 과정을 포함한다. 이러한 방출되고 흡수되는 전자기 방사는 센서-방출 구성, 라벨들, 또는 본 발명의 무선 감시 장치가 붙어 있거나 내장된 물품들에서 방사되는 파동의 제2 고조파 또는 그 다음 고조파들이, 감지되는 공간으로부터 허가 받아 방출될 때의 물품들을 비활성화 하는 과정일 수 있다.
물품 감시 방법, 도난 감지, 또는 본 발명에 따른 다른 식별 방법은, 이하에서 설명되는 순차적인 단계들에 의해 수행될 수 있다. 본 발명의 감시/식별 태그(이를 테면, 가격 표에 집적되어 형성된)는 아이템, 물품 또는 감시 시스템 하의 객체에 부착된다. 그리고, 값이 지불되거나, 다른 어떤 허가된 과정에서 방출되는 물품에서는, 감시되는 공간의 관리자(체크아웃 직원 또는 보안원)에 의해 상기 태그가 비활성화 된다. 그리고 나서, 물품들이 방출되는 감지 공간(이를 테면, 출구 또는 인증 공간)을 통해 이동되는 장치/태그가 아직 비활성화되지 않은 경우 전자기 파 또는 에너지의 고조파 방출 또는 재방사 신호는, 기본 주파수 전자기 파 또는 전자 공간 에너지 필드에 존재한다.
이러한 영역에서 상기 고조파의 감지는 인증 받지 않은 상황이나, 활성중인 장치/태그를 가진 물품을 확인 없이 제거하려는 시도를 지시하며, 문이나 검색대를 잠그고 감시 알람이 작동한다. 본 발명의 사용 방법에서, 반송파 또는 독출 전송 주파수의 2 배 또는 1/2 배의 주파수 신호를 감지하는 경우, 도는 다른 고조파 신호, 이를테면 제3 또는 그 이상의 고조파를 감지하는 경우는 기본 주파수나 다른 서브고조파 신호를 감지하는 것과 함께 이용될 수 있다.
[결론 / 요약]
따라서, 본 발명은, 병렬 연결된 커패시터들 또는 직렬 연결된 커패시터들을 갖는 감시 및/또는 식별 장치를 제공하고, 이러한 장치들을 제조하는 방법을 제공한다. 본 발명의 일측은, 병렬 연결된 커패시터들을 가지는 감시 및/또는 식별 장치에 연관된다. 병렬 연결된 커패시터들을 갖는 장치는, 높은 정확도의 커패시턴스와, 쉬운 태그 비활성화를 위한 낮은 파괴 전압을 만든다.
일부 실시예에서, 단일의 커패시터가 상기 감시 및/또는 식별 장치에 사용되어, 병렬 연결된 복수 개의 커패시터들을 대체할 수 있다. 일반적으로, 커패시터들 중의 하나는 다른 것(들)보다 더 두꺼운 유전체를 가지며, 따라서 대 면적 커패시터가 된다. 상기 대 면적 커패시터의 공간적으로 큰 특징은 상기 커패시터가 높은 정확도의 커패시턴스를 가지면서, 커패시터를 형성하기 위해 사용되는 프린팅 또는 패터닝 과정에서 톨러런스가 크도록 한다.
그리고, 작은 커패시터인 두 번째 커패시터는 훨씬 얇은 유전체 필름으로 형성된다. 이러한 과정은 감시 태그를 비활성화 하기 위해 요구되는 낮은 파괴 전압을 가능하게 한다. 나아가, 상기 작은 커패시터의 커패시턴스는 상기 대 면적 커패시터보다 작아서, 상기 대 면적 커패시터에 비해서 상대적으로 열악한 정확도의 커패시턴스를 가지게 제조될 수 있으며, 그럼에도 불구하고, 이는 전체 장치의 커패시턴스에는 큰 영향을 주지 않는다.
본 발명의 다른 추가적 측면은, 직렬 연결된 커패시터들을 갖는 태그/장치들에 연관된다. 커패시터들을 직렬 연결되도록 제조함으로써, 작은 커패시터의 측면 치수(lateral dimensions)가 증가될 수 있다. 이러한 과정은 상기 커패시터가 프린팅 프로세스와 같이, 상대적으로 한정된 분해능을 가질 수 있는 기술을 이용하여 쉽게 제조될 수 있도록 한다.
일부 실시예들에서, 단일의 커패시터가 상기 직렬 연결된 커패시터들(이를 테면, 도 2의 C1 및 C2)을 대체할 수 있고, 바람직하게는 하나의 공통 전극을 공유한다. 상기한 바와 같이, 1/CT = 1/C1 + 1/C2의 공식에 의해, 전체 실효 커패시턴스 CT가 상기 장치에 적용된다. 만약 C1과 C2의 커패시턴스가 동일한 경우, 상기 C1 및 C2 모두는 상기 네트(net) 커패시턴스 CT의 두 배가 되며, 따라서 CT 크기의 하나의 단일 커패시터에 비해서는 두 배의 면적을 갖는다. 이러한 과정에 의해, 커패시터 영역을 형성하는 데에 사용되는 어떠한 프린팅 또는 패턴닝 과정에서의 증가된 치수 톨러런스가 가능해진다.
이상에서는, 예시적인 설명을 위해 특정 실시예를 참고하여 본 발명을 설명하였다. 그러나 본 발명은 이러한 한정적인 특정 실시예에 의해 제한적으로 해석되지 않으며, 서술되지 않았던 실시예들이라도 본 발명의 사상을 벗어나지 않는 범위에서 다양한 변형이나 응용이 가능하다.
상기 선택적으로 설명된 실시예들은 실제 응용을 위한 본 발명의 바람직한 일부 실시예에 불과하며, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 별다른 어려움 없이 본 발명의 사상의 범위 내에 있는 다양한 변형 또는 응용 실시예들을 수행할 수 있다. 따라서, 본 발명의 범위는 상기한 일부 실시예에 의해서가 아니라, 특허청구범위에 기재된 사항 및 이들에 균등한 사항의 범위에서 해석된다.

Claims (44)

  1. 감시 및/또는 식별 장치에 있어서,
    a) 기판 상의 전기적 전도 스트랩;
    b) 상기 스트랩에 연결되며, 상기 기판 상에 또는 상기 기판 상측에 배치되는 하단 커패시터 전극;
    c) 상기 기판 상에 배치되고, 상기 스트랩의 일부 상에 또는 상기 스트랩의 일부 상측에 배치되는 제1 유전체 필름 - 상기 제1 유전체 필름은 상기 스트랩의 일부를 노출하고 상기 하부 커패시터 전극의 일부의 상측에 개구부를 가짐 -;
    d) 상기 개구부 내에 배치되는 커패시터 유전체 필름 - 상기 커패시터 유전체 필름은 상기 제1 유전체 필름에 비해 현저히 작은 두께를 가짐 -;
    e) 상기 제1 유전체 필름 및 상기 커패시터 유전체 필름 상에 배치되는 상단 커패시터 전극 - 상기 상단 커패시터 전극은 상기 하단 커패시터 전극과 용량형 결합을 이룸 -; 및
    f) 상기 상단 커패시터 전극 및 상기 스트랩에 전기적으로 연결되는 안테나 및/또는 인덕터
    를 포함하는, 장치.
  2. 제1항에 있어서,
    상기 스트랩 및 상기 하단 커패시터 전극은 동일한 재질을 포함하는, 장치.
  3. 제1항에 있어서,
    상기 커패시터 유전체 필름은 20 내지 1000 Å의 두께를 갖는, 장치.
  4. 제3항에 있어서,
    상기 제1 유전체 필름은 5000 내지 20,000 Å의 두께를 갖는, 장치.
  5. 제1항에 있어서,
    상기 제1 유전체 필름 내의 상기 개구부는, 상기 제1 유전체 필름을 수용하는 상기 상단 커패시터 전극 및 상기 하단 커패시터 전극 사이의 면적의 20% 이하의 면적을 갖는, 장치.
  6. 무선 감시 및/또는 식별 장치의 제조 방법에 있어서,
    a) 기판 상에 또는 상기 기판의 상측에 전기적 전도 스트랩 및 하단 커패시터 전극을 형성하는 단계;
    b) 상기 기판의 상부에 제1 유전체 필름을 형성하고, 상기 스트랩 상에 또는 상기 스트랩 상부에 제1 유전체 필름을 형성하는 단계 - 상기 제1 유전체 필름은 상기 스트랩의 일부를 노출하고 상기 하부 커패시터 전극의 일부의 상측에 개구부를 가짐 -;
    c) 상기 개구부 내에 커패시터 유전체 필름을 형성하는 단계 - 상기 커패시터 유전체 필름은 상기 제1 유전체 필름에 비해 현저히 작은 두께를 가짐 - ;
    d) 상기 제1 유전체 필름 및 상기 커패시터 유전체 필름 상에 상단 커패시터 전극을 형성하는 단계 - 상기 상단 커패시터 전극은 상기 하단 커패시터 전극과 용량형 결합을 이룸 -; 및
    e) 상기 상단 커패시터 전극 및 상기 스트랩 상에 안테나 및/또는 인덕터를 형성하거나 또는 상기 상단 커패시터 전극 및 상기 스트랩에 상기 안테나 및/또는 상기 인덕터를 부착하는 단계
    를 포함하는 방법.
  7. 제6항에 있어서,
    상기 스트랩을 형성하는 단계는, 상기 기판 상에 전도체 잉크를 프린팅하는 단계를 포함하는, 방법.
  8. 제6항에 있어서,
    상기 제1 유전체 필름을 형성하는 단계는, 상기 스트랩 및 상기 하단 전극의 미리 지정된 영역이 노출되도록 상기 스트랩 및 상기 하단 전극에 제1 유전 물질을 선택적으로 피복하는 단계를 포함하는, 방법.
  9. 제8항에 있어서,
    상기 제1 유전체 필름을 형성하는 단계는, 유전체 프리커서 잉크를 프린팅하는 단계를 포함하는, 방법.
  10. 제6항에 있어서,
    상기 하단 커패시터 전극을 형성하는 단계는, 상기 커패시터 유전체 필름 및 상기 제1 유전체 필름에 금속 잉크를 프린팅하는 단계를 포함하는, 방법.
  11. 제6항에 있어서,
    상기 안테나 및/또는 인덕터를 형성하는 단계는 상기 상단 커패시터 전극 및 상기 스트랩 상에 금속/전도체 잉크 패턴을 프린팅하는 단계를 포함하는, 방법.
  12. 제6항에 있어서,
    상기 제1 유전체 필름을 형성하는 단계는,
    (i) 액상 유전체 프리커서 잉크를 피복하는 단계; 및
    (ii) 상기 유전체 프리커서가 상기 유전체 필름을 형성하도록 건조 및/또는 경화하는 단계
    를 포함하는, 방법.
  13. 감시 및/또는 식별 장치에 있어서,
    a) 기판상의 안테나 및/또는 인덕터;
    b) 상기 기판 상에 또는 상기 기판 상측에 위치하며 상기 안테나 및/또는 인덕터와 전기적으로 접촉되는 하단 커패시터 전극;
    c) 상기 안테나 및/또는 인덕터와 상기 하단 커패시터 전극 상에 또는 상측에 위치하는 제1 유전체 필름 - 상기 제1 유전체 필름은 내부에 상기 안테나 및/또는 인덕터의 일부를 노출하는 홀, 및 상기 하단 커패시터 전극 상측의 개구부를 가짐 -;
    d) 상기 제1 유전체 필름 내의 상기 개구부 내에 배치되고, 상기 제1 유전체 필름보다 현저히 작은 두께를 갖는 상대적으로 얇은 커패시터 유전체 필름;
    e) 상기 하단 커패시터 전극과 용량형 결합을 이루는 상단 커패시터 전극; 및
    f) 상기 상단 커패시터 전극과 상기 안테나 및/또는 인덕터 사이에 전기적 통신을 제공하는, 전기적 전도 스트랩
    을 포함하는, 장치.
  14. 제13항에 있어서,
    상기 상대적으로 얇은 커패시터 유전체 필름은 상기 하단 커패시터 전극을 형성하는 대응 금속 산화막을 포함하는, 장치.
  15. 감시 및/또는 식별 장치를 제조하는 방법에 있어서,
    a) 기판 상에 안테나 및/또는 인덕터를 형성하고, 상기 안테나 및/또는 인덕터의 제1 단부와 전기적으로 통신하는 하단 커패시터 전극을 형성하는 단계;
    b) 상기 하단 커패시터 전극의 적어도 제1 일부분 상에 상대적으로 얇은 커패시터 유전체 필름을 형성하는 단계;
    c) 상기 하단 커패시터 전극의 제2 일부분 상에, 또는 상기 하단 커패시터 전극의 제2 일부분의 상측에 상대적으로 두꺼운 커패시터 유전체 필름을 형성하는 단계 - 상기 하단 커패시터 전극의 상기 제2 일부분은 상기 하단 커패시터 전극의 상기 제1 일부분과 오버랩 되지 않음 -;
    d) 상기 얇은 유전체 필름 및 상기 두꺼운 유전체 필름 상에, 상기 하단 커패시터 전극과 용량형 결합을 이루는 상단 커패시터 전극을 형성하는 단계; 및
    e) 상기 상단 커패시터 전극과 상기 안테나 및/또는 유전체의 제2 단부 사이에 전기적 통신을 제공하는 전기적 전도 스트랩을 형성하는 단계
    를 포함하는, 방법.
  16. 제15항에 있어서,
    상기 하단 커패시터 전극을 형성하기에 앞서서, 상기 안테나 및/또는 유전체 상에 제1 유전체 필름을 형성하는 단계 - 상기 제1 유전체 필름은 내부에 상기 안테나 및/또는 인덕터의 일부를 노출하는 컨택트 홀을 가짐 -
    를 더 포함하는, 방법.
  17. 제15항에 있어서,
    상기 상대적으로 얇은 유전체 필름을 형성하는 단계는, 열적으로 및/또는 화학적으로 상기 하단 커패시터 전극의 노출면을 산화하는 단계를 포함하는, 방법.
  18. 제15항에 있어서,
    상기 상대적으로 두꺼운 커패시터 유전체 필름을 형성하는 단계는, 상기 하단 커패시터 전극의 일부에 유전체 물질을 선택적으로 피복하는 단계를 포함하는, 방법.
  19. 제15항에 있어서,
    상기 상대적으로 두꺼운 커패시터 유전체 필름을 형성하는 단계는,
    유전체 프리커서 잉크를 프린팅하는 단계; 및
    상기 유전체 프리커서 잉크를 건조하고 경화하는 단계
    를 포함하는, 방법.
  20. 제16항에 있어서,
    상기 하단 커패시터 전극을 형성하는 단계는, 상기 안테나/인덕터의 상기 제1 단부를 노출하는 상기 제1 유전체 필름 내의 개구부 내에 금속 잉크를 프린팅하는 단계를 포함하는, 방법.
  21. 제15항에 있어서,
    상기 안테나 및/또는 인덕터를 형성하는 단계는, 금속/전도체 잉크를 프린팅하는 단계를 포함하는, 방법.
  22. 제15항에 있어서,
    상기 상대적으로 두꺼운 유전체 필름을 형성하는 단계는,
    (i) 액상 유전체 프리커서 잉크를 피복하는 단계, 및
    (ii) 상기 유전체 프리커서를 건조 및/또는 경화하는 단계
    를 포함하는, 방법.
  23. 아이템을 감지하는 방법에 있어서,
    a) 상기 제1항의 장치가, 감지가능 전자기 방사를 방사하거나, 흡수하거나, 또는 후방산란하기에 충분하도록 상기 장치에 전류를 발생시키거나 유도하는 단계;
    b) 상기 감지가능 전자기 방사를 감지하는 단계; 및
    c) 선택적으로, 상기 장치를 선별적으로 비활성화하는 단계
    를 포함하는, 방법.
  24. 감시 및/또는 식별 장치의 제조 방법에 있어서,
    a) 전기적으로 기능하는 기판 상에 제1 유전체 필름을 형성하는 단계;
    b) 상기 제1 유전체 필름 상에 복수 개의 커패시터 전극을 형성하는 단계 - 상기 복수 개의 커패시터 전극은 서로 이격되어 있으면서 상기 기판과는 용량형 결합을 이룸 -;
    c) 상기 커패시터 전극 상에 또는 상기 커패시터 전극의 상측에 제2 유전체 필름을 형성하는 단계 - 상기 제2 유전체 필름은 내부에 상기 복수 개의 커패시터 전극들에 전기적 연결을 만드는 홀을 가짐 -; 및
    d) 상기 복수 개의 커패시터 전극의 각각과 전기적으로 연결되는 인덕터를 형성하는 단계
    를 포함하는, 방법.
  25. 제24항에 있어서,
    상기 기판, 상기 제1 유전체 필름, 및 상기 복수 개의 커패시터 전극은 직렬 연결된 복수 개의 커패시터를 형성하는, 방법.
  26. 제25항에 있어서,
    상기 제1 유전체 필름 상에, 상기 복수 개의 커패시터 전극을 형성하기 위한 개구부를 내부에 갖는 제3 유전체 필름을 형성하는 단계를 더 포함하는, 방법.
  27. 제24항에 있어서,
    상기 제2 유전체 필름은 상기 제1 유전체 필름보다 두꺼운, 방법.
  28. 제26항에 있어서,
    상기 복수 개의 커패시터 전극을 형성하는 단계는, 상기 제3 유전체 필름 내의 개구부에 금속 잉크를 프린팅하는 단계를 포함하는, 방법.
  29. 제26항에 있어서,
    상기 기판 상에, 개구부가 내부에 형성되도록 상기 제2 유전체 필름을 선택적으로 피복함으로써 상기 제2 유전체 필름을 형성하는 단계를 포함하는, 방법.
  30. 제29항에 있어서,
    상기 제2 유전체 필름을 형성하는 단계는, 유전체 프리커서 잉크를 프린팅하는 단계를 포함하는, 방법.
  31. 제26항에 있어서,
    상기 제3 유전체 필름을 형성하는 단계는, 유전체 프리커서 잉크를 프린팅하는 단계를 포함하는, 방법.
  32. 제24항에 있어서,
    상기 전기적으로 기능하는 기판은 금속 판 또는 금속 박편을 포함하는, 방법.
  33. 제32항에 있어서,
    상기 커패시터 전극은 공통 전극으로서 상기 금속 판 또는 금속 박편을 공유하는, 방법.
  34. 제24항에 있어서,
    상기 커패시터 전극을 형성하는 단계는,
    상기 제1 유전체 필름의 적어도 일부분 상에 금속/전도체를 피복하는 단계; 및
    상기 금속/전도체를 에칭하는 단계
    를 포함하는, 방법.
  35. 제24항에 있어서,
    상기 제2 유전체 필름을 형성하는 단계는,
    (i) 액상 유전체 프리커서 잉크를 피복하는 단계, 및
    (ii) 상기 유전체 프리커서를 건조하고 및/또는 경화하여 상기 제2 유전체 필름을 형성하는 단계
    를 포함하는, 방법.
  36. 감시 및/또는 식별 장치에 있어서,
    a) 전기적 전도성 기판;
    b) 상기 전기적 전도성 기판 상에 배치되는 제1 유전체 필름;
    c) 상기 제1 유전체 필름 상에 배치되는 복수 개의 커패시터 전극 - 상기 복수 개의 커패시터 전극은, 서로간에 격리되고, 상기 기판과는 용량형 결합을 이룸 -;
    d) 상기 커패시터 전극 상에 또는 상기 커패시터 전극의 상측에 배치되는 제2 유전체 필름 - 상기 제2 유전체 필름은 내부에 홀을 가짐 -; 및
    e) 상기 복수 개의 커패시터 전극과 상기 홀을 통해 전기적으로 연결되는 인덕터
    를 포함하는, 장치.
  37. 제36항에 있어서,
    상기 기판, 상기 제1 유전체 필름, 및 상기 복수 개의 커패시터 전극은 직렬 연결되는 복수 개의 커패시터를 형성하는, 장치.
  38. 제36항에 있어서,
    상기 제2 유전체 필름은 상기 제1 유전체 필름보다 두꺼운, 장치.
  39. 제36항에 있어서,
    상기 제1 유전체 필름 상에 배치되며, 상기 커패시터 전극을 형성하기 위해 내부에 홀을 갖는, 제3 유전체 필름을 더 포함하는, 장치.
  40. 제36항에 있어서,
    상기 제1 유전체 필름은 상기 인덕터를 형성하는 대응 금속 산화물을 포함하는, 장치.
  41. 제36항에 있어서,
    상기 제2 유전체 필름은, 제2 그룹 IVA 성분의 산화물 및/또는 질화물을 포함하는, 장치.
  42. 제36항에 있어서,
    상기 전기적으로 기능하는 기판은 금속 판 또는 금속 박편을 포함하는, 장치.
  43. 제42항에 있어서,
    상기 복수 개의 커패시터 전극은, 공통 전극으로서 상기 금속 판 또는 금속 박편을 공유하는, 장치.
  44. 아이템을 감지하는 방법에 있어서,
    a) 상기 제36항의 장치가 감지가능 전자기 방사를 방사하거나, 흡수하거나, 또는 후방산란하기에 충분하도록 상기 장치에 전류를 발생시키거나 유도하는 단계;;
    b) 상기 감지가능 전자기 방사를 감지하는 단계; 및
    c) 선택적으로, 상기 장치를 선별적으로 비활성화하는 단계
    를 포함하는, 방법.
KR1020107025654A 2008-05-15 2009-05-15 멀티플 커패시터를 이용한 감시 장치 KR101634819B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US12789908P 2008-05-15 2008-05-15
US61/127,899 2008-05-15
US5680408P 2008-05-28 2008-05-28
US61/056,804 2008-05-28

Publications (2)

Publication Number Publication Date
KR20110027656A true KR20110027656A (ko) 2011-03-16
KR101634819B1 KR101634819B1 (ko) 2016-06-29

Family

ID=41319084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107025654A KR101634819B1 (ko) 2008-05-15 2009-05-15 멀티플 커패시터를 이용한 감시 장치

Country Status (7)

Country Link
US (1) US8296943B2 (ko)
EP (1) EP2286391B1 (ko)
JP (1) JP5688492B2 (ko)
KR (1) KR101634819B1 (ko)
CN (1) CN102027515B (ko)
CA (1) CA2725460C (ko)
WO (1) WO2009140658A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140037600A (ko) * 2012-09-19 2014-03-27 삼성디스플레이 주식회사 캐패시터 및 이를 포함하는 유기 발광 표시 장치

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9183973B2 (en) * 2009-05-28 2015-11-10 Thin Film Electronics Asa Diffusion barrier coated substrates and methods of making the same
WO2011118379A1 (ja) * 2010-03-24 2011-09-29 株式会社村田製作所 Rfidシステム
US9179531B2 (en) 2010-05-02 2015-11-03 Melito Inc Super conducting super capacitor
US9412061B2 (en) 2010-08-13 2016-08-09 Avery Dennison Corporation Sensing radio frequency identification device with reactive strap attachment
US9092709B2 (en) * 2010-08-25 2015-07-28 Avery Dennison Corporation RFID tag including environmentally sensitive materials
US20120098758A1 (en) * 2010-10-22 2012-04-26 Fearless Designs, Inc. d/b/a The Audience Group Electronic program guide, mounting bracket and associated system
CN102509725B (zh) * 2011-11-02 2016-06-29 上海华虹宏力半导体制造有限公司 监控用于集成无源器件的半导体衬底测试结构和测试方法
US9645234B2 (en) * 2012-07-12 2017-05-09 Cornell University RFID device, methods and applications
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
US9224799B2 (en) * 2013-12-31 2015-12-29 Intermolecular, Inc. Capacitors including inner and outer electrodes
CN103969714B (zh) * 2014-05-23 2016-08-31 豪威光电子科技(上海)有限公司 自对准金属层结构、镜片及其制备方法以及镜片模组
US9293254B2 (en) * 2014-05-28 2016-03-22 Texas Instruments Incorporated Heated capacitor and method of forming the heated capacitor
US9934903B2 (en) * 2015-08-14 2018-04-03 Wisconsin Alumni Research Foundation Integrated capacitor and inductor with low parasitic inductance
US20180285706A1 (en) * 2015-10-06 2018-10-04 Thin Film Electronics Asa Electronic Device Having an Antenna, Metal Trace(s) and/or Inductor With a Printed Adhesion Promoter Thereon, and Methods of Making and Using the Same
FR3053156B1 (fr) * 2016-06-28 2018-11-16 Stmicroelectronics (Rousset) Sas Composant a faible dispersion dans une puce electronique
JP6857329B2 (ja) * 2016-10-24 2021-04-14 大日本印刷株式会社 高周波部品及びその製造方法
CN110100254B (zh) 2016-12-29 2023-10-27 艾利丹尼森零售信息服务公司 用于谐振元件和超高频天线的双功能条带
US11282638B2 (en) 2017-05-26 2022-03-22 Nucurrent, Inc. Inductor coil structures to influence wireless transmission performance
WO2019018494A1 (en) * 2017-07-21 2019-01-24 Walmart Apollo, Llc RFID SYSTEM PRINTER AND METHOD THEREOF
US10535617B2 (en) * 2018-05-10 2020-01-14 International Business Machines Corporation Implementing transient electronic circuits for security applications
CN211238502U (zh) * 2018-07-24 2020-08-11 株式会社村田制作所 无线通信设备
JP6614401B1 (ja) * 2018-07-24 2019-12-04 株式会社村田製作所 無線通信デバイス
JP7115117B2 (ja) * 2018-07-30 2022-08-09 Tdk株式会社 Lcフィルタ
US11742363B2 (en) 2018-10-22 2023-08-29 Ensurge Micropower Asa Barrier stacks for printed and/or thin film electronics, methods of manufacturing the same, and method of controlling a threshold voltage of a thin film transistor
CN111293012B (zh) * 2018-12-07 2022-03-29 士林电机厂股份有限公司 具有耐温和少积碳隔弧框的断路器及其制造方法
US11081306B2 (en) * 2019-03-29 2021-08-03 Shihlin Electric & Engineering Corp. Process of manufacturing heat resistant and low carbon plate for circuit breaker
US11283303B2 (en) 2020-07-24 2022-03-22 Nucurrent, Inc. Area-apportioned wireless power antenna for maximized charging volume
US11695302B2 (en) 2021-02-01 2023-07-04 Nucurrent, Inc. Segmented shielding for wide area wireless power transmitter
US20230030569A1 (en) * 2021-08-02 2023-02-02 Qualcomm Incorporated Signal power splitter/combiner with resistance and impedance transformer loading

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7286053B1 (en) * 2004-07-31 2007-10-23 Kovio, Inc. Electronic article surveillance (EAS) tag/device with coplanar and/or multiple coil circuits, an EAS tag/device with two or more memory bits, and methods for tuning the resonant frequency of an RLC EAS tag/device
JP2007323386A (ja) * 2006-06-01 2007-12-13 Canon Inc 非接触タグ
JP2008040822A (ja) * 2006-08-07 2008-02-21 Dainippon Printing Co Ltd 非接触通信部材、導電体付シート、および導電体付シートの製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DK0541544T3 (da) * 1989-10-31 1999-11-01 Checkpoint Systems Inc Fremgangsmåde til etikettering af varer i forbindelse med et elektronisk vareovervågningssystem
JP3096069B2 (ja) * 1990-08-06 2000-10-10 チェックポイント・マニュファクチュアリング・ジャパン株式会社 共振タグ及びその製造方法
US5695860A (en) * 1990-08-06 1997-12-09 Tokai Electronics Co., Ltd. Resonant tag and method of manufacturing the same
JPH0744778A (ja) * 1993-07-29 1995-02-14 Toyo Alum Kk 不活化可能な共鳴ラベル
JPH08335561A (ja) * 1995-06-06 1996-12-17 Fujitsu Ltd 薄膜構成体とその製造方法
JPH09320892A (ja) * 1996-05-24 1997-12-12 Rohm Co Ltd チップ状電子部品
US6093575A (en) * 1996-09-04 2000-07-25 Nippon Steel Corporation Semiconductor device and production method of a semiconductor device having a capacitor
JP2000003354A (ja) * 1998-06-12 2000-01-07 Matsushita Electric Ind Co Ltd 電磁界の解析方法およびその装置
US6459588B1 (en) * 1998-07-08 2002-10-01 Dai Nippon Printing Co., Ltd. Noncontact IC card and fabrication method thereof
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
WO2002025709A2 (en) * 2000-09-21 2002-03-28 Casper Michael D Integrated thin film capacitor/inductor/interconnect system and method
US6424263B1 (en) * 2000-12-01 2002-07-23 Microchip Technology Incorporated Radio frequency identification tag on a single layer substrate
JP4177560B2 (ja) * 2001-03-16 2008-11-05 株式会社ルネサステクノロジ 薄膜コンデンサ及び受動素子内蔵電子部品と高周波対応モジュール
US6665193B1 (en) * 2002-07-09 2003-12-16 Amerasia International Technology, Inc. Electronic circuit construction, as for a wireless RF tag
JP2004287970A (ja) * 2003-03-24 2004-10-14 Toppan Forms Co Ltd 共振タグ及びそのキャパシタンス調整方法
JP2005294517A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 半導体装置およびその製造方法
US7109867B2 (en) * 2004-09-09 2006-09-19 Avery Dennison Corporation RFID tags with EAS deactivation ability
US9953259B2 (en) * 2004-10-08 2018-04-24 Thin Film Electronics, Asa RF and/or RF identification tag/device having an integrated interposer, and methods for making and using the same
US7687327B2 (en) * 2005-07-08 2010-03-30 Kovio, Inc, Methods for manufacturing RFID tags and structures formed therefrom
JP2007142109A (ja) * 2005-11-17 2007-06-07 Tdk Corp 電子部品
JP2007201158A (ja) * 2006-01-26 2007-08-09 Kyocera Corp コンデンサ
US8227320B2 (en) * 2007-10-10 2012-07-24 Kovio, Inc. High reliability surveillance and/or identification tag/devices and methods of making and using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7286053B1 (en) * 2004-07-31 2007-10-23 Kovio, Inc. Electronic article surveillance (EAS) tag/device with coplanar and/or multiple coil circuits, an EAS tag/device with two or more memory bits, and methods for tuning the resonant frequency of an RLC EAS tag/device
JP2007323386A (ja) * 2006-06-01 2007-12-13 Canon Inc 非接触タグ
JP2008040822A (ja) * 2006-08-07 2008-02-21 Dainippon Printing Co Ltd 非接触通信部材、導電体付シート、および導電体付シートの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140037600A (ko) * 2012-09-19 2014-03-27 삼성디스플레이 주식회사 캐패시터 및 이를 포함하는 유기 발광 표시 장치

Also Published As

Publication number Publication date
WO2009140658A1 (en) 2009-11-19
US8296943B2 (en) 2012-10-30
CN102027515A (zh) 2011-04-20
KR101634819B1 (ko) 2016-06-29
CA2725460A1 (en) 2009-11-19
CN102027515B (zh) 2017-07-07
CA2725460C (en) 2017-11-07
EP2286391A4 (en) 2018-03-21
US20100123582A1 (en) 2010-05-20
JP2011521457A (ja) 2011-07-21
EP2286391B1 (en) 2019-08-14
EP2286391A1 (en) 2011-02-23
JP5688492B2 (ja) 2015-03-25

Similar Documents

Publication Publication Date Title
KR101634819B1 (ko) 멀티플 커패시터를 이용한 감시 장치
JP5288503B2 (ja) 高信頼性監視及び/又は識別タグ/デバイス並びにかかるタグ/デバイスを作成する方法及び使用する方法
US8912890B2 (en) Surveillance devices with multiple capacitors
US8424176B2 (en) Methods of forming tunable capacitors
US8960558B1 (en) MOS electronic article surveillance, RF and/or RF identification tag/device, and methods for making and using the same
US7498948B1 (en) Electronic article surveillance (EAS) tag/device with coplanar and/or multiple coil circuits, an EAS tag/device with two or more memory bits, and methods for tuning the resonant frequency of an RLC EAS tag/device
US8884765B2 (en) RF and/or RF identification tag/device having an integrated interposer, and methods for making and using the same
CA2606964C (en) Mos electronic article surveillance, rf and/or rf identification tag/device, and methods for making and using the same
TWI384401B (zh) 具有整合性基板之射頻及/或射頻識別電子標籤/裝置及其製造與使用方法
CA2606999C (en) Rf and/or rf identification tag/device having an integrated interposer, and methods for making the same
EP2026254A1 (en) RF and/or RF identification tag/device having an integrated interposer, and methods for making and using the same

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190521

Year of fee payment: 4