KR20110015693A - 열전도성 노이즈 억제 시트 - Google Patents

열전도성 노이즈 억제 시트 Download PDF

Info

Publication number
KR20110015693A
KR20110015693A KR1020117000427A KR20117000427A KR20110015693A KR 20110015693 A KR20110015693 A KR 20110015693A KR 1020117000427 A KR1020117000427 A KR 1020117000427A KR 20117000427 A KR20117000427 A KR 20117000427A KR 20110015693 A KR20110015693 A KR 20110015693A
Authority
KR
South Korea
Prior art keywords
noise suppression
ferrite
volume
suppression sheet
thermally conductive
Prior art date
Application number
KR1020117000427A
Other languages
English (en)
Inventor
도시오 다카하시
마사오 마츠이
사토시 마루야마
게이이치 아라키
Original Assignee
알프스 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알프스 덴키 가부시키가이샤 filed Critical 알프스 덴키 가부시키가이샤
Publication of KR20110015693A publication Critical patent/KR20110015693A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/2936—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

특히, 수백 MHz부터 GHz에 이르는 넓은 주파수 대역에서, 높은 노이즈 억제효과와 우수한 열전도성이 얻어지도록 한 열전도성 노이즈 억제 시트를 제공하는 것을 목적으로 하고 있다.
본 실시형태의 열전도성 노이즈 억제 시트는, 적어도 제 1 페라이트 입자(4)와, 제 2 페라이트 입자(5)와, 매트릭스재(7)를 가지고, 상기 제 1 페라이트 입자(4)는, 평균 입경이 50∼150 ㎛이고, 모든 고형성분에 대하여 함유량이 5∼25 체적%인 구형 입자이고, 상기 제 2 페라이트 입자(5)는, 평균 입경이 50 ㎛이하이고, 모든 고형성분에 대하여 함유량이 5∼45 체적%인 부정형 입자이다.

Description

열전도성 노이즈 억제 시트{HEAT-CONDUCTIVE NOISE SUPPRESSION SHEET}
본 발명은, 100 MHz대부터 GHz대에 걸치는 넓은 주파수 대역에서, 노이즈 억제 효과가 우수하고, 또한 열전도성이 우수한 열전도성 노이즈 억제 시트에 관한 것이다.
하기의 특허문헌에 나타내는 바와 같이, IC 등의 반도체 부품과, 히트싱크(heat sink)와의 사이에 열전도성 노이즈 억제 시트를 개재시키는 것이 알려져 있다.
상기한 용도로 사용되는 열전도성 노이즈 억제 시트는, 반도체 부품으로부터 발생된 전자에너지를 열에너지로 변환하고, 열에너지를 시트 내에서 전달하여, 히트싱크로 방열하고 있다.
특허문헌 1에는, 복소비 투자율의 허수부 μ"를 크게 하여, 노이즈 억제 효과를 높이는 것이 기재되어 있다.
그러나, 복소비 투자율의 허수부 μ"의 조정만으로는, 효과적으로, 100 MHz대와, GHz대의 양쪽 대역에서의 노이즈 억제 효과를 향상할 수 없는 것을 알았다.
또한, 노이즈 억제 효과와 함께, 열전도성을 효과적으로 향상시키는 것이 필요하다.
그러나 열전도성을 향상시키기 위해서는 단지 필러의 충전량을 크게 하여 열전도율을 올려도 압축율의 저하에 의하여 효과적으로 열전도성을 향상시킬 수 없는 것을 알 수 있었다. 열전도성 노이즈 억제 시트는 IC 등의 반도체 부품과 히트싱크 사이에 설치되고, 그 때, 상기 열전도성 노이즈 억제 시트는 압축하여 사용되나 시트의 압축율이 나쁘면 시트와 히트싱크 사이 및 시트와 기판 사이의 밀착성이 나빠져, 열전도성이 열화하는 요인이 된다.
[특허문헌 1] 일본국 특개2001-68312호 공보 [특허문헌 2] 일본국 특표2006-504272호 공보
그래서, 본 발명은, 상기 종래의 과제를 해결하기 위한 것으로, 특히, 100 MHz대부터 GHz대에 걸치는 넓은 주파수 대역에서, 높은 노이즈 억제 효과를 얻을 수 있고, 또한 열전도성이 우수한 열전도성 노이즈 억제 시트를 제공하는 것을 목적으로 하고 있다.
본 발명에서의 열전도성 노이즈 억제 시트는, 제 1 페라이트 입자와, 제 2 페라이트 입자와, 열전도재와, 매트릭스재를 가지고, 상기 제 1 페라이트 입자는, 평균 입경이 50∼150 ㎛이고, 모든 고형성분에 대하여 함유량이 5∼25 체적%인 구형(球形) 입자이며, 상기 제 2 페라이트 입자는, 평균 입경이 50 ㎛ 이하이고, 모든 고형성분에 대하여 함유량이 5∼45 체적%인 부정형(不定形) 입자인 것을 특징으로 하는 것이다.
본 발명에서는, 복소비 투자율의 허수부 μ"뿐만 아니라, 복소비 유전률의 허수부 ε"에도 착안하여, 100 MHz대부터 GHz대에 걸치는 넓은 주파수 대역에서, 높은 노이즈 억제 효과를 얻고자 하는 것이다. 구체적으로는, 본 발명에 의하면, 100 MHz대에서의 복소비 투자율의 허수부 μ"를 크게 할 수 있다. 그 한편으로, GHz대에서 복소비 투자율의 허수부 μ"가 작아져도, 본 발명에서는, 수 GHz대에서의 복소비 유전률의 허수부 ε"를 작게 할 수 있다. 이에 의하여 100 MHz대부터 GHz대에 걸치는 넓은 주파수 대역에서, 높은 노이즈 억제 효과를 얻을 수 있다.
또한, 본 발명에서는, 제 2 페라이트 입자보다 큰 평균 입경을 구비하는 구형 입자로 이루어지는 제 1 페라이트 입자를 포함하고, 이 제 1 페라이트 입자의 함유량을 적절하게 규제함으로써, 높은 열전도율을 확보하면서, 압축율을 크게 할 수 있고, 열전도성을 효과적으로 향상시킬 수 있다.
본 발명에서는, 상기 제 1 페라이트의 함유량은, 10 체적% 이상인 것이 바람직하고, 20 체적% 이상인 것이 더욱 바람직하다.
또한, 본 발명에서는, 상기 제 2 페라이트의 함유량은, 30 체적% 이상인 것이 바람직하다.
또한 본 발명에서는, 상기 제 1 페라이트 입자의 함유량은 20∼25 체적%이고, 상기 제 2 페라이트 입자의 함유량은 10∼20 체적%의 범위 내로 할 수도 있다. 이와 같이 본 발명에서는 제 1 페라이트 입자의 함유량을 어느 정도 크게 함으로써, 제 2 페라이트 입자의 함유량을 작게 설정하고, 필러 전체로서의 충전율을 그다지 크게 하지 않아도, 높은 노이즈 억제 효과와 함께, 높은 열전도율과 압축율을 확보하여 우수한 열전도성을 얻을 수 있다.
또한, 본 발명에서는, 상기 부정형 입자는, 상기 구형 입자를 분쇄하여 얻어진 것인 것이 바람직하다.
또한, 본 발명에서는, 열전도재를 더 포함하여도 된다. 구체적으로는, 상기 열전도재는, 평균 입경이 5∼25 ㎛이고, 모든 고형성분에 대하여 함유량이 2.5∼10 체적%의 산화알루미늄인 것이 바람직하다.
또한, 본 발명에서는, 매트릭스재는, 모든 고형성분에 대하여 함유량이 30∼57.5 체적%의 실리콘겔인 것이 바람직하다.
본 발명의 열전도성 노이즈 억제 시트에 의하면, 100 MHz대부터 GHz대에 걸치는 넓은 주파수 대역에서, 높은 노이즈 억제 효과를 얻을 수 있고, 또한 우수한 열전도성을 얻을 수 있다.
도 1은 본 실시형태에서의 열전도성 노이즈 억제 시트의 사용 형태를 나타내는 단면도,
도 2는 본 실시형태에서의 시트 내부 구조를 나타내는 모식도,
도 3은 실시예, 종래예 1, 비교예 1에서의 복소비 투자율의 허수부 μ"의 주파수 특성을 나타내는 그래프,
도 4는 실시예, 종래예 1, 비교예 1에서의 복소비 유전률의 허수부 ε"의 주파수 특성을 나타내는 그래프,
도 5는 실시예, 종래예 1, 비교예 1에서의 노이즈 감쇠량의 주파수 특성을 나타내는 그래프,
도 6은 실시예의 단면사진(SEM사진),
도 7은 종래예 1의 단면사진(SEM사진),
도 8은 제 1 페라이트 입자(구형상 입자)의 함유 개수가 다른 해석 모델의 단면의 열분포를 나타내는 모식도,
도 9는 비교예 8의 단면사진(SEM사진)이다.
도 1은 본 실시형태에서의 열전도성 노이즈 억제 시트의 사용 형태를 나타내는 단면도, 도 2는, 시트 내부 구조를 나타내는 모식도이다.
도 1에 나타내는 부호 1은, IC 등의 반도체 부품이고, 부호 2는 히트싱크이다. 그리고, 반도체 부품(1)과 히트싱크(2)의 사이에 본 실시형태의 열전도성 노이즈 억제 시트(3)가 설치되어 있다. 열전도성 노이즈 억제 시트(3)와 반도체 부품(1) 사이 및 열전도성 노이즈 억제 시트(1)와 히트싱크(2) 사이는 밀착되어 있다.
본 실시형태에서의 열전도성 노이즈 억제 시트(3)의 두께(H1)는, 1∼5 mm 정도이다.
열전도성 노이즈 억제 시트(3)는, 도 2에 나타나 있는 바와 같이, 제 1 페라이트 입자(4)와, 제 2 페라이트 입자(5)와, 열전도재(6)와, 매트릭스재(7)를 가지고 구성된다.
제 1 페라이트 입자(4)는, 평균 입경이 50∼150 ㎛이고, 모든 고형성분에 대하여 함유량이 5∼25 체적%인 구형 입자이다. 여기에서 「구형 입자 」란, 표면에 각이 없고, 편평도(종횡비)가 1∼2인 범위 내의 입자를 가리킨다. 또한, 본 명세서에서의 「평균 입경 」이란, 누적값 50%에서의 입경(D50)을 가리키고 있다.
제 1 페라이트 입자(4)의 함유량은, 10∼25 체적%의 범위 내인 것이 바람직하고, 20∼25 체적%의 범위 내인 것이 더욱 바람직하다.
또한, 제 2 페라이트 입자(5)는, 평균 입경이 50 ㎛ 이하이고, 모든 고형성분에 대하여 함유량이 5∼45 체적%인 부정형 입자이다. 여기에서 「부정형 입자」란, 구형입자 이외의 입자이고, 또한 모양이 흐트러진 입자를 가리킨다. 제 2 페라이트 입자(5)의 평균 입경은, 제 1 페라이트 입자(4)의 평균 입경보다 작다.
제 2 페라이트 입자(5)의 함유량은, 30∼45 체적%의 범위 내인 것이 바람직하다.
부정형 입자인 제 2 페라이트 입자(5)는, 구형 입자인 제 1 페라이트 입자(4)를 분쇄해서 얻어진 것인 것이 적합하다. 제 2 페라이트 입자(5)를 첨가함으로써, 매트릭스재(7)와의 융합성이 좋아진다.
제 1 페라이트 입자(4) 및 제 2 페라이트 입자(5)는, Mn-Zn 페라이트, Ni-Zn페라이트 등의 기존의 페라이트를 사용할 수 있다.
열전도재(6)에는, 산화알루미늄, 산화마그네슘, 산화아연, 산화티탄, 질화알루미늄, 질화붕소, 질화규소 등을 예시할 수 있다. 단, 열전도재(6)는, 산화알루미늄인 것이 바람직하다. 그리고, 열전도재(6)는, 평균 입경이 5∼25 ㎛이고, 모든 고형성분에 대하여 함유량이 2.5∼10 체적%인 것이 바람직하다. 바람직하게는 5∼7 체적%이다.
또한, 열전도재(6)를 함유하지 않고, 제 1 페라이트 입자(4), 제 2 페라이트 입자(5) 및 매트릭스재(7)에 의해 구성되어도 된다.
매트릭스재(7)는, 시트의 내열성 및 택성 (점착성)을 향상시키기 위하여 실리콘겔을 사용하는 것이 적합하다. 또한, 매트릭스재(7)는, 모든 고형성분에 대하여 함유량이 30∼57.5 체적%인 것이 적합하다. 바람직하게는 35∼45 체적%이다.
본 실시형태의 열전도성 노이즈 억제 시트(3)는, 100 MHz대에서의 복소비 투자율의 허수부 μ"를 크게 할 수 있다. 구체적으로는, 복소비 투자율의 허수부 μ"를 3 이상으로 할 수 있다. 또, 본 실시형태에서는, GHz대에서의 복소비 유전률의 허수부 ε"를 작게 할 수 있다. 구체적으로는, 복소비 유전률의 허수부 ε"를 0.2 이하로 억제할 수 있다.
본 실시형태에서는 구형 입자인 제 1 페라이트 입자(4)를 소정 입경 및 소정량으로 첨가하나, 제 1 페라이트 입자(4)의 첨가는, 100 MHz대에서의 복소비 투자율의 허수부 μ"를 크게 할 수 있는 하나의 원인이라고 생각된다. 한편, 본 실시형태에서도 종래예와 마찬가지로, GHz대에서의 복소비 투자율의 허수부 μ"는 작아지기 쉽다. 그래서 본 실시형태에서는, GHz대에서의 복소비 투자율의 허수부 μ"가 작아도, GHz대에서의 노이즈 억제 효과를 향상시키도록, GHz대에서의 복소비유전률의 허수부 ε"에 착안한 것이다.
본 실시형태에서는 상기한 바와 같이, GHz대에서의 복소비 유전률의 허수부 ε"가 작아지도록 하고 있다. 복소비 유전률의 허수부 ε"가 작다는 것은 절연저항이 높은 것을 의미한다.
본 실시형태에서, GHz대에서의 복소비 유전률의 허수부 ε"가 작아지는 하나의 원인은, 부정형 입자인 제 2 페라이트 입자(5)를 소정 입경 및 소정량으로 첨가한 것에 있다. 본 실시형태에서 첨가되는 부정형 입자인 제 2 페라이트 입자(5)는, 제조과정에서, 제 1 페라이트 입자의 침강(沈降)현상 등을 억제한다. 그리고, 매트릭스재(7)와의 융합성이 좋은 제 2 페라이트 입자(5)가 제 1 페라이트 입자(4) 사이에 적절하게 개재함으로써, 페라이트 입자 사이의 접촉이 억제되어, 절연저항이 높아지고, 복소비 유전률의 허수부 ε"가 작아진다고 생각된다. 또한, 열전도성을 향상시키도록 첨가되는 열전도재(6)의 첨가도 또한, 복소비 유전률의 허수부 ε"를 작게 하는 하나의 원인이라고 생각된다.
이상과 같이, 본 실시형태에서는, 100 MHz대에서의 복소비 투자율의 허수부 μ"를 크게 할 수 있다. 또한, GHz대에서의 복소비 투자율의 허수부 μ"가 작아도, 본 실시형태에서는, GHz대에서의 복소비 유전률의 허수부 ε"를 작게 할 수 있다. 이에 의하여, 100 MHz대부터 GHz대에 걸치는 넓은 주파수 대역에서, 적절하게, 전자(電磁)에너지를 열에너지로 변환할 수 있고, 열전도성을 가짐으로써, 열에너지를 시트 내부로부터 외부로 적절하게 방열할 수 있다. 따라서, 본 실시형태에서의 열전도성 노이즈 억제 시트(3)는, 100 MHz대부터 GHz대에 걸치는 넓은 주파수 대역에서, 높은 노이즈 억제 효과를 얻을 수 있다.
또한, 본 실시형태의 열전도성 노이즈 억제 시트(3)에 의하면 우수한 열전도성을 얻는 것이 가능하다.
열전도성을 향상시키기 위해서는, 시트(3) 자체의 열전도율을 크게 하면서 압축율을 높이는 것이 중요하다. 즉, 열전도율이 커도 압축율이 낮아서는, 열전도성이 열화된다.
본 실시형태에서는, 평균 입경이 제 2 페라이트 입자(5)보다 큰 구형 입자로이루어지는 제 1 페라이트 입자(4)를 함유한다. 제 1 페라이트 입자(4)를 함유함으로써 열전도율은 향상된다. 그러나 제 1 페라이트 입자(4)의 함유량을 지나치게 크게 하면 압축율은 저하된다. 도 1에 나타내는 바와 같이, 열전도성 노이즈 억제 시트(3)는 반도체 부품(1)과 히트싱크(2) 사이에 개재한다. 열전도성 노이즈 억제 시트(3)의 두께방향으로부터 예를 들면 박스체에서 가압됨으로써 열전도성 노이즈 억제 시트(3)의 두께는 변형된다. 이 때 열전도성 노이즈 억제 시트(3)의 압축율이 높으면, 열전도성 노이즈 억제 시트(3)와 반도체 부품(1) 사이, 및, 열전도성 노이즈 억제 시트(3)와 히트싱크(2) 사이의 밀착성을 향상시킬 수 있어, 우수한 열전도성을 얻는 것이 가능하다.
본 실시형태에서는, 구형상 입경의 제 1 페라이트 입자(4)를 5∼25 체적% 함유하고, 또한 제 2 페라이트 입자(5)를 노이즈 억제 효과의 관점 등으로부터 적당한 양, 함유함으로써, 노이즈 억제 효과와 함께 우수한 열전도성을 얻는 것이 가능해진다.
본 실시형태에서는, 제 1 페라이트 입자(4), 제 2 페라이트 입자(5) 및 열전도재(6)의 각 함유량을 더한 합계 함유량[열전도재(6)를 포함하지 않은 경우는, 페라이트 입자(4, 5)의 합계 함유량]은, 50∼60 체적% 정도인 것이 적합하다. 이에 의하여 높은 압축율을 얻을 수 있고, 우수한 열전도성을 얻을 수 있다.
또한, 제 1 페라이트 입자(4)의 함유량을 20∼25 체적%로서 충분한 양을 포함시킴으로써, 제 2 페라이트 입자(5)의 함유량, 또는 제 2 페라이트 입자(5)와 열전도재(6)의 각 함유량을 더한 합계 함유량을 10∼20 체적%로 낮게 하여도, 노이즈 억제 효과와 함께 우수한 열전도성을 얻는 것이 가능하게 된다. 또한, 이 실시형태는, 제 2 페라이트 입자(5)의 함유량이 적은 만큼, 다소, 노이즈 억제 효과가 작아져도, 우수한 열전도성이 필요한 용도에 적합한 것이다.
본 실시형태의 열전도성 노이즈 억제 시트(3)에는, 제 1 페라이트 입자(4), 제 2 페라이트 입자(5), 열전도재(6) 및 매트릭스재(7) 외에 실란 커플링제, 백금촉매, 난연제 등도 필요에 따라 첨가하여도 된다.
본 실시형태에서는, 매트릭스재(7)를 녹인 용액 중에, 제 1 페라이트 입자(4), 제 2 페라이트 입자(5) 및, 열전도재(6)를 투입·교반하여 슬러리를 얻는다. 상기한 바와 같이, 부정형 입자인 제 2 페라이트 입자(5)는, 구형 입자인 제 1 페라이트 입자(4)를 분쇄하여 얻은 것이 적합하다. 그리고 슬러리를 예를 들면 닥터 블레이드법으로 칠한[도공(塗工) 한] 후, 가열 처리를 행하고, 시트형상의 열전도성 노이즈 억제 시트(3)를 형성한다. 또한, 본 실시형태에서는 용제를 사용하지 않고, 매트릭스재(7), 제 1 페라이트 입자(4), 제 2 페라이트 입자(5) 및, 열전도재(6)의 혼련물(混練物)을 핫프레스 등으로 시트화하여도 좋다.
실시예
이하의 시료(열전도성 노이즈 억제 시트)를 준비하였다.
(실시예 1)
(1) 제 1 페라이트 입자(구형 입자) : JFE 케미컬사제의 KNI-109GS(Ni-Zn 페라이트)를 사용하였다. 평균 입경은 100 ㎛이었다. 또한, 모든 고형성분에 대한 첨가량을 20 체적%로 하였다.
(2) 제 2 페라이트 입자(부정형 입자) : JFE 케미컬사제의 KNI-109GSM(Ni-Zn페라이트)을 사용하였다. 평균 입경은 40 ㎛이었다. 또한, 모든 고형성분에 대한 첨가량을 35체적%로 하였다.
(3) 열전도재 : 평균 입경이 12 ㎛인 산화알루미늄(쇼와덴고사제의 AS-40)을 사용하였다. 또한, 모든 고형성분에 대한 첨가량을 5 체적%로 하였다.
(4) 매트릭스재 : 실리콘겔(도레·다우코닝·실리콘 가부시키가이샤제의 SE1896FR)을 사용하였다. 또한, 모든 고형성분에 대한 첨가량을 40 체적%로 하였다.
도 6은, 실시예의 열전도성 노이즈 억제 시트의 단면사진(SEM사진)이다. 도 6에 나타내는 바와 같이, 구형 입자인 제 1 페라이트 입자가 1개소에 뭉치지 않고 점재(點在)되어 있는 것을 알았다. 그리고, 제 1 페라이트 입자 사이에, 부정형 입자인 제 2 페라이트 입자, 열전도재 및 매트릭스재가 개재하는 것을 알았다. 또한, 매트릭스재는 각 입자 사이에 개재함과 함께, 각 입자 사이를 간극없이 매립하고 있는 것을 알았다.
(종래예 1)
소니케미컬사제의 E7000K를 사용하였다. 또한, 분석에 의하여, 종래예 1의 열전도성 노이즈 억제 시트는, Ni-Zn 페라이트 입자, 산화알루미늄 입자 및 실리콘 겔을 포함하는 것을 알았다. 도 7은, 종래예 1의 열전도성 노이즈 억제 시트의 단면사진(SEM사진)이다. 도 7에 나타내는 바와 같이, Ni-Zn 페라이트 입자는, 본 실시예의 제 2 페라이트 입자에 상당하는 부정형 입자인 것을 알았다.
(비교예 1)
(1) 제 1 페라이트 입자(구형 입자) : JEF케미칼사제의 KNI-109GS를 사용하였다. 평균 입경은 100 ㎛이었다. 또한, 모든 고형성분에 대한 첨가량을 55 체적%로 하였다.
(2) 열전도재 : 평균 입경이 12 ㎛인 산화알루미늄(쇼와덴고사제의 AS-40)을 사용하였다. 또한, 모든 고형성분에 대한 첨가량을 5 체적%로 하였다.
(3) 매트릭스재 : 실리콘겔(도레·다우코닝·실리콘 가부시키가이샤제의 SE1896FR)을 사용하였다. 또한, 모든 고형성분에 대한 첨가량을 40 체적%로 하였다.
실험에서는, 각 시료에서의 복소비 투자율의 허수부 μ"의 주파수 특성, 복소비 유전률의 허수부 ε"의 주파수 특성, 노이즈 감쇠량의 주파수 특성을 측정하였다.
도 3은, 각 시료에서의 복소비 투자율의 허수부 μ"의 주파수 특성을 나타내는 그래프이다.
도 3에 나타내는 바와 같이, 100 MHz대의 주파수 대역에서는, 실시예 1에서의 복소비 투자율의 허수부 μ"는, 종래예 1보다 크고, 비교예 1과 거의 동등하였다.
도 4는, 각 시료에서의 복소비 유전률의 허수부 ε"의 주파수 특성을 나타내는 그래프이다.
도 4에 나타내는 바와 같이, 약 1 GHz 이상의 주파수 대역에서는, 실시예 1에서의 복소비 유전률의 허수부 ε"는, 종래예 1 및 비교예 1보다 작아졌다.
이와 같이 본 실시형태에서는, 수백 MHz의 주파수 대역에서, 복소비 투자율의 허수부 μ"를 효과적으로 크게 할 수 있고, 1 GHz 이상의 주파수 대역에서, 복소비 유전률의 허수부 ε"를 효과적으로 작게 할 수 있는 것을 알았다.
도 5는, 각 시료에서의 노이즈 감쇠량의 주파수 특성을 나타내는 그래프이다. 노이즈 감쇠량은, 트랙킹 제너레이터(이하 TG라 한다)를 가지는 스펙트럼 애널라이저로 측정하였다. 구체적으로는 TG-시료-방열용 금속부품-스펙트럼 애널라이저라는 노이즈 전파의 경로를 모방한 측정계에서, 시료가 있는 경우와 없는 경우의 신호 강도를 측정하고, 양자의 차로부터, 시료의 노이즈 감쇠 성능을 구하였다.
도 5의 세로축은, 종래예 1의 노이즈 감쇠량을 기준값으로 하고, 실시예 1 및 비교예 1의 노이즈 감쇠량은, 기준값과의 차로 나타내고 있다. 따라서, 도 5에 서, 감쇠량이 플러스값이면, 종래예 1보다 노이즈 감쇠량이 크고, 감쇠량이 마이너스 값이면, 종래예 1보다 노이즈 감쇠량이 작은 것을 나타내고 있다.
도 5에 나타내는 바와 같이, 100 MHz대에서의 실시예의 노이즈 감쇠량은, 비교예 1과 동등하고, 또한, 종래예 1에 비하여 크게 할 수 있는 것을 알았다. 또한, GHz대에서의 실시예의 노이즈 감쇠량은, 비교예 1에 비하여 크고, 또한, 종래예 1과 동등 이상인 것을 알았다.
페라이트 입자가 부정형 입자인 종래예 1은, GHz대에서는 비교적, 노이즈 억제 효과를 높게 할 수 있으나, 100 MHz 대에서의 노이즈 억제 효과는 낮아지는 것을 알았다.
또한, 페라이트 입자가 구형 입자인 비교예 1은, 100 MHz대에서의 노이즈 억제 효과는 높으나, GHz대에서의 노이즈 억제 효과는 낮아졌다.
이에 대하여, 구형 입자인 제 1 페라이트 입자와, 부정형 입자인 제 2 페라이트 입자의 양쪽을 첨가한 실시예 1에서는, 100 MHz대부터 GHz대의 넓은 주파수 대역에 걸쳐, 우수한 노이즈 억제 효과를 발휘할 수 있는 것을 알았다.
다음으로 열전도성에 대하여 이하의 시뮬레이션 결과를 행하였다.
실험에서는, 매트릭스재가 실리콘겔로 이루어지고, 필러 함유량을 60 체적%로 한 해석 모델을 사용하여 열전도성의 시뮬레이션을 행했다.
필러에는, 지름이 0.1 mm인 구형 입자(Ni-Zn)의 제 1 페라이트 입자나, 그 외에, 평균 입경이 0.005∼0.04 mm인 부정형 입자(Ni-Zn)의 제 2 페라이트 입자, 및 평균 입경이 0.005∼0.01 mm인 알루미나(열전도재)를 사용하였다.
실험에서는, 제 1 페라이트 입자의 개수를 2, 4, 6, 11로 변화시키고, 해석 모델의 하면으로부터 상면에 이르는 온도변화를 해석하였다.
도 8은, 해석 모델을 두께방향으로 절단하여 나타낸 단면에서의 하면으로부터 상면에 이르는 온도 변화를 나타내는 시뮬레이션 결과(모식도)이다.
도 8의 각 도면에 나타내는 원 형상은, 단면으로 나타내는 제 1 페라이트 입자를 나타낸다. 실험에서는, 하면 측에 70℃의 열을 가하였다고 상정하였다. 도 8 (a)는, 제 1 페라이트 입자의 개수를 2개로 한 경우, 도 8(b)는, 제 1 페라이트 입자의 개수를 4개로 한 경우, 도 8(c)는, 제 1 페라이트 입자의 개수를 6개로 한 경우, 도 8(d)는, 제 1 페라이트 입자의 개수를 11개로 한 경우의 실험 결과이다.
도 8에 나타내는 바와 같이, 제 1 페라이트 입자의 수가 늘어날수록, 열전도성이 양호해지는 것을 알았다. 그리고 도 8(a)에서는, 해석 모델의 상면의 최대 온도가 64.6℃, 도 8(b)에서는, 해석 모델의 상면의 최대 온도가 64.8℃, 도 8(c)에서는, 해석 모델의 상면의 최대 온도가 65.1℃, 도 8(d)에서는, 해석 모델의 상면의 최대 온도가 66.3℃이었다.
실험에서는 필러 전체의 함유량을 60 체적%로 고정하고 있기 때문에, 구형 입경의 제 1 페라이트 입자가 열전도성에 크게 기여하고 있는 것을 이 실험에 의해 알았다.
단, 제 1 페라이트 입자를 많이 함유하면, 열전도율을 높일 수 있으나, 제 1 페라이트 입자의 함유량을 지나치게 크게 하면 압축율의 저하에 의해, 열전도성이 저하하기 때문에, 바람직한 함유량을 구하도록 이하의 표 1에 나타내는 열전도성 노이즈 억제 시트를 제작했다.
Figure pct00001
표 1에 나타내는 실시예 1, 및 비교예 1은, 도 5에서의 실험에 사용한 것과 동일하다.
표 1에 나타내는 바와 같이 제 1 페라이트 입자(KNI-109GS)의 체적%를 매우 크게 한 비교예 1에서는, 시트 성형이 곤란하다는 것을 알았다. 또한, 비교예 1에서는, 제 1 페라이트 입자의 체적%가 크나, 수지와 필러가 잘 융합되지 않아, 공기가 조직 내로 들어오고, 그 때문에 열전도율이 낮아졌다. 또한, 상기와 같은 상태의 비교예 1에서는 압축율도 나쁘고, 그 결과, 열전도의 성능은 극단적으로 열화된다.
또한, 표 1에 나타내는 비교예 3에서는, 제 1 페라이트 입자(KNI-109GS)를 35 체적%로 하고, 제 2 페라이트 입자(KNI-109GSM)를 20 체적%로 하여, 높은 열전도율이 얻어지고 있다. 그러나 비교예 3에서는, 여전히 제 1 페라이트 입자의 함유량이 크고 시트 성형이 곤란하여, 시트 성형할 수 있어도, 열전도성 노이즈 억제 시트를 반도체 부품과 히트싱크 사이에 개재시켜서 압축했을 때에 시트가 물러 무너지기 쉬운 것을 알았다.
비교예 2, 4∼7은, 모두 제 1 페라이트 입자를 함유하지 않고, 제 2 페라이트 입자(KNI-109GSM)를, 50 체적% 또는 55 체적%로 상당히 많이 함유시킨 실험 결과이나, 모두 충분한 열전도율을 얻을 수 없었다.
한편, 실시예 1∼3에서는, 시트 성형이 가능하고 또한, 모두 높은 열전도율을 얻을 수 있었다. 또한 실시형태에서는, 제 2 페라이트 입자로서 JEF 케미컬사제의 KNI-106GSM을 사용하였다. 실시예 1∼3은, 열전도율이 높을 뿐만 아니라, 다음으로 설명하는 바와 같이, 압축율도 높고, 우수한 열전도성이 얻어지는 것을 알았다. 또한, 실시예 4는 제 1 페라이트 입자를 제 2 페라이트 입자보다 많이 함유시킨 것으로, 실시예 1∼3보다 열전도율이 작아져 있으나, 열전도율에 기여하는 제 1 페라이트 입자를 많이 첨가하고 있기 때문에, 비교예 6, 7보다 필러의 함유량이 작음에도 불구하고, 이들 비교예보다 열전도율이 높아져 있다. 또한, 실시예 4에서, 데이터는 나타나 있지 않으나, 제 1, 제 2 페라이트 입자로 이루어지는 필러의 합계량이 적기 때문에, 압축율을 더 높이는 것이 가능하여, 우수한 열전도성을 얻을 수 있는 것을 기대할 수 있다.
계속해서, 알루미나를 2.5 체적%、매트릭스재를 42.5 체적%로 하고, 그 밖의 조건은 실시예 1과 동일하게 한 열전도성 노이즈 억제 시트를 제작하였다.
또한, 후지 고분자(주)제의 열전도성 노이즈 억제 시트(EGR-11F)를 비교예 8로서 사용하였다.
여기에서 도 9는, 비교예 8의 열전도성 노이즈 억제 시트의 단면사진(SEM사진)이다. 도 9에 나타내는 바와 같이, 페라이트 입자는, 구형상 입경의 페라이트 입자가 아니고, 본 실시형태의 제 2 페라이트 입자에 상당하는 부정형 입자인 것을 알았다.
상기한 열전도성 노이즈 억제 시트를, 온도가 130℃, 습도가 85%인 환경 하에 20시간 노출시키고, 또한 열전도성 노이즈 시트에 대하여 150℃에서 50%의 압축, -65℃의 환경 하에서 50%의 압축을 각 30분간, 20 사이클 반복하여 스트레스를 주었다.
상기한 스트레스를 준 후, 각 열전도성 노이즈 억제 시트를 히터 위에 탑재하고, 상하방향으로부터 압축한 상태에서, 각 열전도성 노이즈 억제 시트의 히터 측과 히터 측에 대하여 반대 측과의 표면 온도차를 구하였다.
또한, 실험에서는 히터에 대한 입력을 5, 10, 15W로 변화시켜, 상기 온도차를 구하였다.
그 실험 결과가 이하의 표 2에 나타나 있다.
Figure pct00002
표 2에 나타내는 바와 같이, 실시예에서는 비교예에 비하여 온도차가 작아지고, 실시예는, 열전도율 및 압축율이 높고, 열전도성이 우수한 것을 알았다.
1 : 전자부품 2 : 히트싱크
3 : 열전도성 노이즈 억제 시트
4 : 제 1 페라이트 입자(구형 입자)
5 : 제 2 페라이트 입자(부정형 입자)
6 : 열전도재 7 : 매트릭스재

Claims (9)

  1. 제 1 페라이트 입자와, 제 2 페라이트 입자와, 매트릭스재를 가지고,
    상기 제 1 페라이트 입자는, 평균 입경이 50∼150 ㎛ 이고, 모든 고형성분에 대하여 함유량이 5∼25 체적%인 구형 입자이며,
    상기 제 2 페라이트 입자는, 평균 입경이 50 ㎛ 이하이고, 모든 고형성분에 대하여 함유량이 5∼45 체적%인 부정형 입자인 것을 특징으로 하는 열전도성 노이즈 억제 시트.
  2. 제 1항에 있어서,
    상기 제 1 페라이트의 함유량은, 10 체적% 이상인 열전도성 노이즈 억제 시트.
  3. 제 1항에 있어서,
    상기 제 1 페라이트의 함유량은, 20 체적% 이상인 열전도성 노이즈 억제 시트.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 제 2 페라이트의 함유량은, 30 체적% 이상인 열전도성 노이즈 억제 시트.
  5. 제 1항에 있어서,
    상기 제 1 페라이트 입자의 함유량은 20∼25 체적%이고, 상기 제 2 페라이트 입자의 함유량은 10∼20 체적%의 범위 내인 열전도성 노이즈 억제 시트.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 부정형 입자는, 상기 구형 입자를 분쇄하여 얻어진 것인 열전도성 노이즈 억제 시트.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    열전도재를 더 포함하는 열전도성 노이즈 억제 시트.
  8. 제 7항에 있어서,
    상기 열전도재는, 평균 입경이 5∼25 ㎛이고, 모든 고형성분에 대하여 함유량이 2.5∼10 체적%의 산화알루미늄인 열전도성 노이즈 억제 시트.
  9. 제 1항 내지 제 8항 중 어느 한 항에 있어서,
    매트릭스재는, 모든 고형성분에 대하여 함유량이 30∼57.5 체적%의 실리콘 겔인 열전도성 노이즈 억제 시트.
KR1020117000427A 2008-07-10 2009-07-07 열전도성 노이즈 억제 시트 KR20110015693A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-179664 2008-07-10
JP2008179664 2008-07-10

Publications (1)

Publication Number Publication Date
KR20110015693A true KR20110015693A (ko) 2011-02-16

Family

ID=41507109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117000427A KR20110015693A (ko) 2008-07-10 2009-07-07 열전도성 노이즈 억제 시트

Country Status (6)

Country Link
US (1) US20110094827A1 (ko)
EP (1) EP2317548A1 (ko)
JP (1) JPWO2010004996A1 (ko)
KR (1) KR20110015693A (ko)
CN (1) CN102089879A (ko)
WO (1) WO2010004996A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8634195B2 (en) * 2011-09-01 2014-01-21 International Business Machines Corporation Heatsink with substance embedded to suppress electromagnetic interference
JP2023021704A (ja) * 2021-08-02 2023-02-14 Hoya株式会社 内視鏡

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198138A (en) * 1989-04-19 1993-03-30 Toda Kogyo Corp. Spherical ferrite particles and ferrite resin composite for bonded magnetic core
JPH0935927A (ja) * 1995-07-20 1997-02-07 Tokin Corp 複合磁性体及びそれを用いた電磁干渉抑制体
JP2001068312A (ja) 1999-08-26 2001-03-16 Fuji Elelctrochem Co Ltd 電波吸収熱伝導シート
JP2001210924A (ja) * 2000-01-27 2001-08-03 Tdk Corp 複合磁性成型物、電子部品、複合磁性組成物および製造方法
JP3520257B2 (ja) * 2000-12-15 2004-04-19 北川工業株式会社 多機能シートの製造方法
JP3865601B2 (ja) * 2001-06-12 2007-01-10 日東電工株式会社 電磁波抑制体シート
JP2002374092A (ja) * 2001-06-15 2002-12-26 Polymatech Co Ltd 放熱性電波吸収体
JP2002371138A (ja) * 2001-06-15 2002-12-26 Polymatech Co Ltd 放熱性電波吸収体
JP2003183498A (ja) * 2001-12-13 2003-07-03 Polymatech Co Ltd 熱伝導性シート
US7608326B2 (en) 2002-10-21 2009-10-27 Laird Technologies, Inc. Thermally conductive EMI shield
JP4764220B2 (ja) * 2005-03-30 2011-08-31 地方独立行政法人 大阪市立工業研究所 熱伝導性シート
JP4917484B2 (ja) * 2006-06-16 2012-04-18 ニッタ株式会社 磁性シート、これを用いたアンテナ装置および電子情報伝達装置

Also Published As

Publication number Publication date
US20110094827A1 (en) 2011-04-28
EP2317548A1 (en) 2011-05-04
CN102089879A (zh) 2011-06-08
WO2010004996A1 (ja) 2010-01-14
JPWO2010004996A1 (ja) 2012-01-05

Similar Documents

Publication Publication Date Title
TWI668261B (zh) 具有混合縱橫比之粒子分散物的熱介面材料
CN108624056B (zh) 一种高导热硅脂界面材料及其制备方法
KR101248385B1 (ko) 전자파 차폐특성 및 방열특성을 갖는 하이브리드 복합조성물 및 이 조성물로 제조된 초박막 인쇄용 잉크, 시트, 및 사출용 조성물
CN107207950B (zh) 具有碳化硅的导热电磁干扰(emi)吸收剂
EP2607420A1 (en) Composition for a composite sheet comprising core-shell type filler particles, a composite sheet comprising the same and a production method for the composite sheet
US20100301261A1 (en) Electromagnetic wave absorbing and heat dissipation material
CN1720108A (zh) 导热的电磁干扰屏蔽
CN110730607A (zh) 一种高导热性能的导热吸波绝缘片及其制备方法
KR20150052591A (ko) 코어-쉘 타입의 필러 입자를 포함하는 복합 시트용 조성물, 이를 포함하는 복합 시트 및 복합 시트의 제조 방법
JP4683189B2 (ja) カルボニル鉄粉、該カルボニル鉄粉を含有する電磁波干渉抑制用シート及び該電磁波干渉抑制用シートの製造方法
TW202003236A (zh) 電子機器及電磁波屏蔽性放熱片材
US20100200796A1 (en) Composition for electromagnetic wave suppression and heat radiation and method for manufacturing composition for electromagnetic wave suppression and heat radiation
JP4746803B2 (ja) 熱伝導性電磁波シールドシート
CN110746782A (zh) 一种便于模切贴合的高性能吸波导热硅胶垫片及其制备方法
KR20180114403A (ko) 저유전 방열 테이프
KR20110015693A (ko) 열전도성 노이즈 억제 시트
KR102527176B1 (ko) 전자파흡수성 열전도성 조성물 및 그 시트
JP2002371138A (ja) 放熱性電波吸収体
EP3919557A1 (en) Silicone composition and curable grease
WO2023024571A1 (zh) 复合导热材料和电子设备
JP2005320390A (ja) 硬化可能な組成物、成型物及び放熱部材
WO2020196644A1 (ja) 塊状窒化ホウ素粒子、熱伝導樹脂組成物及び放熱部材
KR101699949B1 (ko) 전자파 흡수 및 방열 복합 필름, 및 그 제조 방법
WO2024018978A1 (ja) 樹脂層、グリース組成物、電子デバイス
WO2023157683A1 (ja) 被覆マグネシア粒子、放熱材用フィラー、樹脂組成物、及び被覆マグネシア粒子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application