KR20110011553A - 열풀림로 내의 반도체 기판의 중심 위치 결정방법, 반도체 기판의 열처리를 위한 장치 및 그 교정방법 - Google Patents

열풀림로 내의 반도체 기판의 중심 위치 결정방법, 반도체 기판의 열처리를 위한 장치 및 그 교정방법 Download PDF

Info

Publication number
KR20110011553A
KR20110011553A KR1020100070671A KR20100070671A KR20110011553A KR 20110011553 A KR20110011553 A KR 20110011553A KR 1020100070671 A KR1020100070671 A KR 1020100070671A KR 20100070671 A KR20100070671 A KR 20100070671A KR 20110011553 A KR20110011553 A KR 20110011553A
Authority
KR
South Korea
Prior art keywords
substrate
support
positioning
variables
determining
Prior art date
Application number
KR1020100070671A
Other languages
English (en)
Inventor
씨드릭 엔제리에르
윌리엄 팔머
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20110011553A publication Critical patent/KR20110011553A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

열풀림로(30) 내에서 노 내의 유지 서포트(20) 상에 시작 위치로 배치된 반도체 기판의 중심 위치를 결정하는 방법은,
시작 위치에 있는 기판을 열처리하여 기판 상에 산화물층(11)을 형성시키는 단계;
기판의 산화된 표면 상의 여러 지점들에서 기판의 두께를 측정하는 단계; 및
측정 단계와 시작 위치를 기초로 하여 서포트에 관한 기판의 중심 위치를 결정하는 단계를 포함한다.
노(30) 내의 유지 서포트(20) 상에 반도체 기판들(10)을 포지셔닝하기 위한 수단(40)을 포함하고, 상기 포지셔닝 수단(40)은 포지셔닝 변수들(PP)을 저장하도록 설계된 메모리 유닛(42), 및 메모리 유닛(42)에 저장된 포지셔닝 변수들(PP)에 따라 기판(10)을 서포트(20) 상에 포지셔닝할 수 있는 엑츄에이터(41)를 포함하는 반도체 기판의 열처리를 위한 장치(100)를 교정하기 위한 방법은,
미리 결정된 시작 변수들(PP1)에 따라 엑츄에이터(41)에 의해 테스트 기판(T)을 서포트(20) 상에서 시작 위치로 포지셔닝하는 단계;
테스트 기판(T)에 대해 중심 위치를 결정하는 상기 방법의 단계들을 적용하는 단계;
테스트 기판(T)의 중심 위치에 상응하는 센터링 변수들(PP2)을 결정하는 단계; 및
센터링 변수들(PP2)을 메모리 유닛(42)에 저장하는 단계(S5)를 포함한다.

Description

열풀림로 내의 반도체 기판의 중심 위치 결정방법, 반도체 기판의 열처리를 위한 장치 및 그 교정방법 {Method of determining a centered position of a semiconductor substrate in an annealing furnace, device for the heat treatment of semiconductor substrates and method for calibrating such a device}
본 발명은 반도체 기판의 열처리에 관한 것이다.
보다 정확하게 말하면, 본 발명은 열처리를 수행할 목적으로 노(furnace) 내에서 반도체 기판을 유지 서포트(retention support) 상에 포지셔닝하는 것(positioning)에 관한 것이다.
예를 들면, 강도를 증가시키거나 생산 프로세스에 의해 야기된 구조적인 결함을 감소시키기 위해, 반도체 기판에 대해 열처리를 적용하는 것이 필요할 수 있다.
도 1a 및 도 1b를 참조하면, 원형 반도체 기판(10)은 일정 노 내에서 도 1a에서는 저면도로 도시되고 도 1b에서는 부분 측면도로 도시된 환형 유지 서포트(20) 상에 수평으로 배치된다.
열처리 동안, 기판(10)으로부터의 열은 도 1a에서 크로스 해칭(cross-hatched)으로 도시된 접촉 존(contact zone)(C)을 경유하여 환형 서포트(20)로 방산된다.
이러한 방열은 만일 기판이 환형 서포트에 관해 중심을 벗어나 있다면 균형을 이루지 못하게 되며, 그 결과 발생하는 열 구배들(thermal gradients)은 기판 내의 구조적인 결함, 예를 들면, 슬립 라인 형태(slip line type)의 결함들을 야기한다.
그러므로, 기판은 열처리가 시작되기 전에 가능하면 정확히 환형 서포트의 중심에 놓이는 것이 바람직하다.
기판이 서포트에 관해 중심에 있는지의 여부를 정성적으로 결정하기 위한 방법들이 있다.
예를 들면, 기판은 중심에 관해 자전하는 서포트 상에서 회전되므로, 센터링(centering)은 회전하는 기판에 의해 나타나는 형상으로부터 광학적으로 평가될 수 있다.
이 방법은 기판이 정확하게 배치되어 있는지의 여부를 결정하는데 사용되지만, 기판을 서포트의 중심에 포지셔닝시키는 데 필요한 위치이동(shift)에 관한 어떠한 정량적 표시도 제공하지 않는다. 그러므로, 기판은 시행착오를 거쳐 요구 중심위치(desired centered positon)에 도달하기 위해 이동되어야 한다.
그러므로, 이 방법은 시간 측면에서 손실이 크고 또 매우 부정확하다.
하지만, 서포트에 관한 기판의 오프셋(offset)을 정량적으로 평가하기 위한 방법이 있다.
이 방법은 고온에서 규정된 위치로 이동할 수 있는 스피시즈(species)(예를 들면, 붕소 또는 인)를 기판의 표면에 주입하는 단계를 포함한다.
이어서, 기판에 대해 열처리가 적용된 다음, 스피시즈의 이동(migration)이 전기적인 저항 측정에 의해 평가된다.
스피시즈의 이동은 열처리 동안 온도 균형에 관한 정량적인 정보, 즉, 서포트에 관한 기판의 센터링을 나타내는 정보를 제공한다. 그 후, 이러한 정량적인 정보를 토대로 기판을 센터링하는 것이 가능하다.
하지만, 기판 내부로의 스피시즈의 주입(implantation)은 실행하는 데 비용이 많이 소요되는 방법이고 또 특정한 추가 설비를 필요로 한다.
본 발명의 목적은 위와 같은 단점을 저감시키고 환형 서포트 상에 기판을 센터링하기 위한 간단한 방법을 제공하는 데 있다.
이러한 목적을 위해, 제1 양상에 따르면, 본 발명은 열풀림로 내에서 노 내의 유지 서포트 상에서 시작 위치에 배치된 반도체 기판의 중심 위치를 결정하기 위한 방법을 제공하며, 이 방법은 다음 단계들을 포함한다:
- 시작 위치에 있는 기판을 열처리하여 기판 상에 산화물층(oxide layer)을 형성시키는 기판의 열처리;
- 기판상의 측정지점들의 위치가 공지된 기판의 산화된 표면 상의 여러 지점들에서 기판의 두께 측정; 및
- 측정 단계와 시작 위치를 기초로 하여 서포트에 관한 기판의 중심위치 결정.
제2 양상에 따르면, 본 발명은, 노 내의 유지 서포트 상에 반도체 기판들을 포지셔닝하기 위한 수단을 포함하고, 상기 포지셔닝 수단은 포지셔닝 변수들을 저장하도록 계획된 메모리 유닛, 및 메모리 유닛에 저장된 포지셔닝 변수들에 따라 기판을 서포트 상에 포지셔닝할 수 있는 엑츄에이터를 포함하는 반도체 기판의 열처리를 위한 장치를 교정하기 위한 방법을 제공하며, 이 방법은 다음 단계들을 포함한다:
- 미리 결정된 시작 변수들에 따라 엑츄에이터에 의해 테스트 기판을 서포트 상에서 시작 위치로 포지셔닝;
- 테스트 기판에 대해 본 발명의 제1 양상에 따르는 중심 위치를 결정하는 상기 방법의 단계들을 적용;
- 테스트 기판의 중심 위치에 상응하는 센터링 변수들을 결정; 및
- 센터링 변수들을 메모리 유닛에 저장.
본 발명의 제2 양상에 따른 교정방법은, 상기 방법의 모든 단계들이 일정 수의 이터레이션(iterations)에 따라 반복되고 각각의 이터레이션에서 결정된 센터링 변수들이 다음 이터레이션을 위한 시작 변수들로 사용되면서, 되풀이되는 것이 유리하다.
제3 양상에 따르면, 본 발명은 다음 구성요소를 포함하는 반도체 기판의 열처리를 위한 장치를 제공한다:
- 유지 서포트를 구비한 노;
- 여러 측정 지점들에서 기판의 두께를 결정하기 위한 측정 유닛; 및
- 포지셔닝 수단;을 포함하며,
상기 포지셔닝 수단은, 서포트 상에서의 기판의 위치들에 상응하는 포지셔닝 변수들을 저장하기 위한 메모리 유닛,
- 메모리 유닛에 저장된 포지셔닝 변수들에 따라 기판을 서포트 상에 포지셔닝하기 위한 엑츄에이터, 및
중심위치를 시작위치 및 측정 유닛에 의한 측정들(measurements)의 함수로서 결정하고 상기 중심 위치로부터 센터링 변수들을 결정하기 위한 프로세싱 유닛을 포함하며,
상기 메모리 유닛은 엑츄에이터가 반도체기판들을 서포트상에서 중심 위치로 포지셔닝할 수 있도록 센터링 변수들을 더 저장하도록 설계됨.
본 발명은 많은 잇점들을 가진다.
본 발명은 시작 위치와 열처리를 기초로 하여 환형 서포트에 관한 기판의 중심 위치를 결정하는 간단한 방법을 제공한다.
또한, 본 발명은 기판의 열처리를 위한 장치를 교정하여 환형 서포트에서 처리될 기판의 오프셋에 의해 야기되는 결함들을 감소시키도록 하는 것이 가능하다.
본 발명의 다른 특징, 목적, 및 장점들은, 단지 예시이므로 한정되지 않는 다음 설명에서 드러날 것이며, 첨부된 다음 도면에 관하여 이해될 수 있을 것이다:
이미 언급된 도 1a 및 도 1b는 환형 서포트 상에 있는 기판을 각각 저면도와 부분 측면도로 개략적으로 도시하며;
도 2a 및 도 2b는 본 발명의 제1 및 제2 양상에 따른 방법들을 수행하는 하나의 가능한 방식에 따른 열처리 후 환형 서포트 상에 있는 기판을 각각 저면도와 부분 측면도로 개략적으로 도시하며;
도 2c는 본 발명의 제1 및 제2 양상에 따른 방법들을 수행하는 하나의 가능한 방식에 따라 기판을 커버하는 산화물층 상의 측정지점들을 평면도로 개략적으로 도시하며;
도 3은 본 발명의 제1 양상에 따른 방법을 수행하는 하나의 가능한 방식에 따라 반도체 기판의 중심 위치를 결정하는 방법을 블록 다이어그램 형태로 도시하며;
도 4는 본 발명의 제2 양상에 따른 방법을 수행하는 하나의 가능한 방식에 따라 반도체 기판의 열처리를 위한 장치를 교정하는 방법을 블록 다이어그램 형태로 도시하며;
도 5는 본 발명의 제3 양상의 하나의 가능한 실시예에 따른 반도체 기판의 열처리를 위한 장치를 블록 다이어그램 형태로 도시한다.
도 2a 및 도 2b를 참조하면, 본 발명의 제1 양상에 따른 방법의 목적은 열풀림로(annealing furnace) 내에서 유지 서포트(20) 상에 배치된 반도체 기판(10)의 중심 위치를 결정하는 것이다.
처음에 기판은 환형인 것으로 가정되는 서포트(20) 상에서 서포트(20)의 중심에 관해 연역적으로 중심에서 벗어난(a priori off-centre) 시작 위치(P1)로 배치된다.
도 2a에서, 기판(10)은 디스크 형태를 가지고, 기판의 위치(P1)는 그 중심에 의해 확인된다. 하지만, 본 발명은 디스크형 기판으로 제한되지 않고, 일반적으로 임의의 평면 기판 형태로 까지 더 확장된다
도 3을 참조하면, 본 발명의 제1 양상에 따른 방법은 시작 위치(P1)에서 기판(10)의 열처리를 위한 제1 단계(S1)를 포함한다.
이 처리(S1)는 기판(10) 상에 산화물층(oxide layer)(11)의 형성을 야기한다.
본 발명의 설명에서, 용어 "산화물층"은 열처리 동안 반도체 기판 상에 온도에 따라 두께가 좌우되어 성장될 수 있는 임의의 층을 의미하는 것으로 이해된다. 이러한 층의 정의는 완전히 산화물들로 한정하는 것이 아니며 오히려 질화물들도 포함할 수 있다.
이후에 서포트(20)와 접촉하는 기판(10)의 하면과 하면으로부터 반대쪽에 있는 상면 사이에는 차이가 나타난다. 산화물층(11)은 기판(10)의 상면에 위치하는 것이 바람직하다.
도 2b에 도시된 바와 같이, 산화물층(11)은 특히 기판(10)과 서포트(20) 사이의 접촉 존(zone)(C)에 상응하는 지점에서 변화하는 두께를 가진다. 서포트(20)에서의 방열은 산화물층(11)의 성장을 둔화시킨다. 따라서, 층(11)의 두께 변화는 기판(10)의 하면과 접촉하는 서포트(20)의 인상(impression)을 만든다. 이러한 인상은 도 2c(평면도)에서 크로스 해칭으로 도시된다.
본 발명의 제1 양상에 따른 방법은 기판의 산화된 표면, 즉, 층(11) 상의 여러 지점들에서 기판의 두께를 측정하는 단계(S2)를 더 포함한다.
서포트(20)에 관한 각각의 측정 지점의 위치는 공지되어 있고, 미리 결정된다. 예를 들면, 서포트(20)와 동심인 점선 원이 알려져 있고, 이에 따라 본 발명의 제1 양상에 따라 층의 두께를 측정하기 위한 지점들의 하나의 가능한 분포를 구성한다.
도 2c에서는 상기 원이, 산화물층(11)의 두께가 더 작은 크로스해칭 존 내에 부분적으로 위치됨을 알 수 있다. 따라서, 크로스해칭 존 내에서는 측정된 두께가 더 작게 될 것이며, 그에 따라, 기판이 서포트에 관해 중심에서 벗어나 있음을 나타내게 된다.
물론, 크로스해칭은 단지 산화물층(11) 상에서의 환형 서포트의 인상의 개략적인 예시만을 나타낸다. 실제로, 이러한 인상은 별로 두드러지지 않고 도 2b로부터 더 쉽게 추측될 수 있는 바와 같이 두께 균일성에서 저하로 더 나타난다.
두께 측정은 타원편광 분석법(ellipsometry) 또는 이 기술분야의 숙련된 기술자들에 공지된 다른 적당한 수단에 의해 수행될 수 있다.
도 2c에서 점선 원은 한정되지 않는 예로서 예시된다. 측정 지점 위치들의 다른 배열들은 본 발명의 설명으로 예견된다. 특히, 본 발명은 특허출원 WO 2006/051243에서 본 출원인에 의해 이미 설명된 측정 지점위치들을 포함한다.
또한, 본 발명의 제1 양상에 따른 방법은 측정 단계(S2)와 시작 위치(P1)를 기초로 하여 서포트(20)에 관한 기판(10)의 중심 위치(P2)를 결정하는 단계(S3)를 포함한다.
위치(P2)의 결정은 P1으로부터의 오프셋의 방향과 센스(sense)를 미리 결정하는 단계, 및 미리 결정된 방향과 센스로 오프셋의 양을 계산하는 단계를 포함한다.
한정되지 않는 예를 예시하면, P1으로부터의 오프셋의 방향과 센스는 측정된 두께가 최대인 지점에서부터 최소인 지점을 연결하는 벡터(vector)에 의해 결정될 수 있다.
오프셋의 양은, 예를 들면, 측정의 결과들을 미리 결정된 모델과 비교하는 것에 의해, 여러 측정 지점들, 바람직하게는, 모든 측정 지점들에서 측정된 두께의 함수로서 결정되는 것이 유리하다.
따라서, 본 발명의 제1 양상에 따른 방법은 서포트(20)에 관한 중심 위치(P2)을 얻기 위해 시작 위치(P1)에 관해 이루어질 위치이동(shift)을 정량적으로 결정하는 것을 가능하게 한다.
더우기, 본 발명의 단계들은 반도체 기판의 열처리를 위해 사용되는 장치를 교정하기 위해 실시될 수 있다.
이러한 목적을 위해, 제2 양상에 따르면, 본 발명은 도 4에 도시된 바와 같은 교정 방법(calibrating method)을 제공한다. 교정되도록 계획된 장치는 도 5에서 블록 다이아그램 형태로 도시된 본 발명의 제3 양상에 따른 장치이다.
참조부호(100)를 갖는 이 장치는 노(30) 내에서 유지 서포트(20) 상에 반도체 기판(10)을 포지셔닝하기 위한 수단(40)을 포함한다. 포지셔닝 수단은 포지셔닝 변수들(PP)을 저장하도록 설계된 메모리 유닛(42), 및 메모리 유닛(42)에 저장된 포지셔닝 변수들(PP)에 따라 서포트(20) 상에 기판(10)을 포지셔닝할 수 있는 엑츄에이터(41)를 포함한다.
본 발명의 제2 양상에 따른 방법은 미리 결정된 시작 변수들(PP1)에 따라 테스트 기판(T)을 서포트(20) 상에 시작 위치(P1)로 포지셔닝하는 단계(S0)를 포함한다.
이 단계는 본 발명의 제3 양상에 따른 장치의 액츄에이터(41)에 의해 수행된다. 변수들(PP1)은 메모리 유닛(42)에 미리 저장된다. 이것들은 디폴트(default) 변수들, 사용자에 의해 설정된 변수들, 또는 후에 반복 방법(iterative method)의 유리한 케이스에서 알 수 있는 바와 같이, 선행 이터레이션(preceding iteration) 동안 결정된 변수들일 수 있다.
본 발명의 제2 양상에 따른 방법은 테스트 기판(T)에 대해 본 발명의 제1 양상에 따른 방법의 단계들을 적용하는 것에 의해 중심 위치(P2)를 결정하는 단계, 및 중심 위치(P2)에 상응하는 센터링 변수들(PP2)을 결정하는 단계(S4)를 더 포함한다.
측정들(measurements)은 본 발명의 제3 양상에 따른 장치의 측정 유닛(60)에 의해 수행된다. 측정 유닛(60)은, 중심 위치(P2)를 테스트 기판(T)의 시작 위치(P1)와 전송된 측정 수치들의 함수로서 결정하고 그것으로부터 센터링 변수들(PP2)을 추정하도록 구성된 장치의 프로세싱 유닛(50)에, 측정 수치들을 전송한다.
본 발명의 제2 양상에 따른 방법은 메모리 유닛(42)에 이들 변수들(PP2)을 저장하는 단계를 더 포함한다. 그 다음, 테스트 기판(T)은 서포트(20)로부터 분리되어 열풀림로(30)로부터 제거된다.
이어서, 처리될 기판들은, 서포트(20) 상의 기판의 중심 어긋남으로 인한 온도 불균형이 감소되는 열처리를 위해 교정되는 노 내에서 위치(P2)에 포지셔닝될 것이다.
이와 같이 본 발명에 따라 얻어진 위치(P2)는 10분의 1 mm까지 센터링된다. 이러한 위치의 정확성을 더 높이기 위해, 본 발명의 제2 양상에 따른 방법은 결정된 센터링 위치를 시작 위치로 사용하여 새로운 테스트 기판으로 다시 한번 더 수행될 수 있다.
일반적으로, 본 발명의 제2 양상에 따른 방법은 하나의 이테레이션을 위한 시작 변수들이 선행 이테레이션에서 결정된 센터링 변수들이 되게 하여 되풀이되는 것이 유리하다. 각각의 이터레이션에서는 새로운 테스트 기판이 사용된다.
100분의 1 mm 등급의 정확성을 얻기 위해서는 본 발명의 제2 양상에 따른 방법의 두 개의 이테레이션이면 충분하다.
10: 기판 11: 산화물층
20: 서포트 30: 노
40: 포지셔닝 수단 41: 엑츄에이터
42: 메모리 유닛 P1: 시작 위치
PP: 포지셔닝 변수 PP2: 센터링 변수
T: 테스트 기판

Claims (4)

  1. 열풀림로(30) 내에서 상기 노 내의 유지 서포트(20) 상에 시작 위치(P1)로 배치된 반도체 기판(10)의 중심 위치를 결정하는 방법에 있어서,
    상기 시작 위치(P1)에 있는 상기 기판(10)을 열처리하여 상기 기판(10) 상에 산화물층(11)을 형성시키는 단계(S1);
    상기 기판 상의 측정지점들의 위치가 공지된 상기 기판의 상기 산화된 표면 상의 여러 지점들에서 상기 기판의 두께를 측정하는 단계(S2); 및
    상기 측정 단계(S2)와 상기 시작 위치(P1)를 기초로 하여 상기 서포트(20)에 관한 상기 기판의 중심 위치(P2)를 결정하는 단계(S3);를 포함하는 것을 특징으로 하는 반도체 기판의 중심 위치를 결정하는 방법.
  2. 노(30) 내의 유지 서포트(20) 상에 반도체 기판들(10)을 포지셔닝하기 위한 수단(40)을 포함하고, 상기 포지셔닝 수단(40)은 포지셔닝 변수들(PP)을 저장하도록 설계된 메모리 유닛(42), 및 상기 메모리 유닛(42)에 저장된 상기 포지셔닝 변수들(PP)에 따라 기판(10)을 상기 서포트(20) 상에 포지셔닝할 수 있는 엑츄에이터(41)를 포함하는 반도체 기판의 열처리를 위한 장치(100)를 교정하기 위한 방법에 있어서,
    미리 결정된 시작 변수들(PP1)에 따라 상기 엑츄에이터(41)에 의해 테스트 기판(T)을 상기 서포트(20) 상에서 시작 위치(P1)로 포지셔닝하는 단계(S0);
    상기 테스트 기판(T)에 대해 청구항 1항에 따른 중심 위치(P2)를 결정하는 방법의 단계들을 적용하는 단계;
    상기 테스트 기판(T)의 상기 중심 위치(P2)에 상응하는 센터링 변수들(PP2)을 결정하는 단계(S4); 및
    센터링 변수들(PP2)을 상기 메모리 유닛(42)에 저장하는 단계(S5)를 포함하는 것을 특징으로 하는 반도체 기판의 열처리를 위한 장치를 교정하기 위한 방법.
  3. 이전 항에 따른 교정 방법에 있어서,
    상기 방법의 모든 단계들은 일정한 수의 이테레이션에 따라 반복되고, 각각의 이테레이션에서 결정된 센터링 변수들(PP2)은 다음 이테레이션을 위한 시작 변수들(PP1)로 사용되는 교정 방법.
  4. 반도체 기판(10)의 열처리를 위한 장치(100)에 있어서,
    유지 서포트(20)를 구비한 노(30);
    여러 측정 지점들에서 상기 기판(10)의 두께를 결정하기 위한 측정 유닛(60); 및
    포지셔닝 수단(40)을 포함하며,
    상기 포지셔닝 수단(40)은,
    상기 서포트(20)에 관한 기판의 위치들에 상응하는 포지셔닝 변수들(PP)을 저장하기 위한 메모리 유닛(42),
    상기 메모리 유닛(42)에 저장된 포지셔닝 변수들(PP)에 따라 기판(10)을 상기 서포트(20) 상에 포지셔닝하기 위한 엑츄에이터(41), 및
    중심 위치(P2)를 시작 위치(P1) 및 측정 유닛(60)에 의한 측정들(measurements)의 함수로서 결정하고 상기 중심 위치(P2)로부터 센터링 변수들(PP2)을 결정하기 위한 프로세싱 유닛(50)을 포함하고
    상기 메모리 유닛(42)은 상기 엑츄에이터(41)가 반도체 기판(10)을 상기 서포트(20) 상에서 상기 중심 위치(P2)로 포지셔닝할 수 있도록 센터링 변수들(PP2)을 더 저장하도록 설계된 것을 특징으로 하는 반도체 기판의 열처리를 위한 장치.

KR1020100070671A 2009-07-27 2010-07-21 열풀림로 내의 반도체 기판의 중심 위치 결정방법, 반도체 기판의 열처리를 위한 장치 및 그 교정방법 KR20110011553A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FRFR0955236 2009-07-27
FR0955236A FR2948494B1 (fr) 2009-07-27 2009-07-27 Procede de determination d'une position centree d'un substrat semi-conducteur dans un four de recuit, dispositif pour traiter thermiquement des substrats semi-conducteurs et procede pour calibrer un tel dispositif

Publications (1)

Publication Number Publication Date
KR20110011553A true KR20110011553A (ko) 2011-02-08

Family

ID=41211905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100070671A KR20110011553A (ko) 2009-07-27 2010-07-21 열풀림로 내의 반도체 기판의 중심 위치 결정방법, 반도체 기판의 열처리를 위한 장치 및 그 교정방법

Country Status (8)

Country Link
US (1) US20110020957A1 (ko)
EP (1) EP2280411A2 (ko)
JP (1) JP2011029613A (ko)
KR (1) KR20110011553A (ko)
CN (1) CN101969019A (ko)
FR (1) FR2948494B1 (ko)
SG (1) SG168466A1 (ko)
TW (1) TW201104786A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2948494B1 (fr) * 2009-07-27 2011-09-16 Soitec Silicon On Insulator Procede de determination d'une position centree d'un substrat semi-conducteur dans un four de recuit, dispositif pour traiter thermiquement des substrats semi-conducteurs et procede pour calibrer un tel dispositif
US11915953B2 (en) 2020-04-17 2024-02-27 Applied Materials, Inc. Apparatus, systems, and methods of measuring edge ring distance for thermal processing chambers

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010052392A1 (en) * 1998-02-25 2001-12-20 Masahiko Nakamura Multichamber substrate processing apparatus
US7698012B2 (en) * 2001-06-19 2010-04-13 Applied Materials, Inc. Dynamic metrology schemes and sampling schemes for advanced process control in semiconductor processing
JP4731755B2 (ja) * 2001-07-26 2011-07-27 東京エレクトロン株式会社 移載装置の制御方法および熱処理方法並びに熱処理装置
US7413612B2 (en) * 2003-07-10 2008-08-19 Applied Materials, Inc. In situ substrate holder leveling method and apparatus
FR2878075B1 (fr) 2004-11-15 2007-03-02 Soitec Silicon On Insulator Procede et appareil de mesure de plaques de semi-conducteur
ATE405946T1 (de) * 2005-06-10 2008-09-15 Soitec Silicon On Insulator Kalibrierverfahren für apparaturen zur thermischen behandlung
JP2007067018A (ja) * 2005-08-29 2007-03-15 Sharp Corp 露光装置の露光動作評価方法および半導体デバイスの製造方法
DE102006023497B4 (de) * 2006-05-18 2008-05-29 Siltronic Ag Verfahren zur Behandlung einer Halbleiterscheibe
JP2008227426A (ja) * 2007-03-16 2008-09-25 Shin Etsu Handotai Co Ltd 基板位置ズレ検出方法及び基板位置ズレ検出装置
US8135485B2 (en) * 2007-09-28 2012-03-13 Lam Research Corporation Offset correction techniques for positioning substrates within a processing chamber
FR2948494B1 (fr) * 2009-07-27 2011-09-16 Soitec Silicon On Insulator Procede de determination d'une position centree d'un substrat semi-conducteur dans un four de recuit, dispositif pour traiter thermiquement des substrats semi-conducteurs et procede pour calibrer un tel dispositif

Also Published As

Publication number Publication date
SG168466A1 (en) 2011-02-28
EP2280411A2 (fr) 2011-02-02
TW201104786A (en) 2011-02-01
US20110020957A1 (en) 2011-01-27
JP2011029613A (ja) 2011-02-10
FR2948494A1 (fr) 2011-01-28
FR2948494B1 (fr) 2011-09-16
CN101969019A (zh) 2011-02-09

Similar Documents

Publication Publication Date Title
US8874254B2 (en) Temperature setting method of heat processing plate, temperature setting apparatus of heat processing plate, program, and computer-readable recording medium recording program thereon
US7461535B2 (en) Multi-temperature programming for accelerometer
JP4509820B2 (ja) 熱処理板の温度設定方法,熱処理板の温度設定装置,プログラム及びプログラムを記録したコンピュータ読み取り可能な記録媒体
KR100881707B1 (ko) 판별방법 및 처리장치
US20120275484A1 (en) Temperature measuring device, temperature calibrating device and temperature calibrating method
US7957828B2 (en) Temperature setting method for thermal processing plate, temperature setting apparatus for thermal processing plate, and computer-readable storage medium
WO2017056654A1 (ja) ウエハ検査装置及びウエハ検査方法
JP7161497B2 (ja) 基板処理システムの基板支持体に関する基板位置較正
JP6497938B2 (ja) インプリント装置、インプリント方法、および物品の製造方法。
US7897896B2 (en) Temperature setting method of thermal processing plate, computer-readable recording medium recording program thereon, and temperature setting apparatus for thermal processing plate
KR100831508B1 (ko) 기판의 열 처리 방법
JP6849319B2 (ja) 熱処理ユニットのための較正方法
KR20110011553A (ko) 열풀림로 내의 반도체 기판의 중심 위치 결정방법, 반도체 기판의 열처리를 위한 장치 및 그 교정방법
JP6754447B2 (ja) 測定台上のマスクホルダの位置を検出する方法
JP5485936B2 (ja) 温度校正装置及び温度校正方法
JP6449889B2 (ja) 半導体ウェハの質量に関する情報を判定するための方法および装置
US20220319884A1 (en) Temperature calibration sheets and application methods thereof
US8135487B2 (en) Temperature setting method and apparatus for a thermal processing plate
JP2008041859A (ja) 半導体ウエハの試験装置及び試験方法
CN111696908B (zh) 晶片夹盘装置、晶片形变量的测量方法及半导体制造流程
KR20190052993A (ko) 온도 측정 웨이퍼 센서의 교정 장치 및 그 방법
CN108878274A (zh) 快速热退火工艺能力的监控方法
JPH05335284A (ja) 温度測定装置とこれを用いた温度測定方法
CN113405683A (zh) 晶片温度测量方法
TW202339086A (zh) 在基板處理系統中用於基板支撐件的基板位置校準

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid