KR20100120908A - 저온 급속 열처리를 통해 ｂｍｄ농도를 제어하는 실리콘 웨이퍼 제조 방법 - Google Patents

저온 급속 열처리를 통해 ｂｍｄ농도를 제어하는 실리콘 웨이퍼 제조 방법 Download PDF

Info

Publication number
KR20100120908A
KR20100120908A KR1020090039774A KR20090039774A KR20100120908A KR 20100120908 A KR20100120908 A KR 20100120908A KR 1020090039774 A KR1020090039774 A KR 1020090039774A KR 20090039774 A KR20090039774 A KR 20090039774A KR 20100120908 A KR20100120908 A KR 20100120908A
Authority
KR
South Korea
Prior art keywords
heat treatment
temperature
silicon wafer
bmd
concentration
Prior art date
Application number
KR1020090039774A
Other languages
English (en)
Other versions
KR101081652B1 (ko
Inventor
이성욱
이성환
홍영호
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020090039774A priority Critical patent/KR101081652B1/ko
Publication of KR20100120908A publication Critical patent/KR20100120908A/ko
Application granted granted Critical
Publication of KR101081652B1 publication Critical patent/KR101081652B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 후속 열처리(반도체 소자 제조 공정에서 가해지는 열처리)에 의해 실리콘 웨이퍼 내부에 생성되는 산소 침전물을 포함하는 BMD(Bulk Micro Defects)의 농도를 원하는 수준으로 제어할 수 있는 실리콘 웨이퍼의 제조 방법에 관한 것으로, 실리콘 단결정 잉곳으로부터 슬라이싱 공정, 래핑 공정, 에칭 공정을 거쳐 준비한 실리콘 웨이퍼에 대하여, 800~1000℃의 온도(더욱 바람직하게는 900~980℃의 온도)에서 수~수십초간 급속 열처리하는 1 단계 열처리로만 이루어지는 열처리를 행한다. 본 발명에 의하면, 실리콘 잉곳 성장 공정에서의 이력이나 결정 결함 농도, 초기 산소 농도 등에 관계없이, BMD에 관한 다양한 요구 사양을 충족하는 웨이퍼를 용이하게 제공할 수 있다.
웨이퍼, 산소 침전물, BMD(Bulk Micro Defect), 급속 열처리(RTP, RTA)

Description

저온 급속 열처리를 통해 ＢＭＤ농도를 제어하는 실리콘 웨이퍼 제조 방법{Manufacturing Method of Silicon Wafer with Controlled Bulk Micro Defects Concentration by Low-Temperature Rapid Annealing}
본 발명은 반도체 소자의 제조에 사용되는 실리콘 웨이퍼의 제조 방법에 관한 것으로, 특히 반도체 소자의 제조 공정에서 생성되는 BMD(Bulk Micro Defects)의 농도를 원하는 수준으로 제어할 수 있는 실리콘 웨이퍼 제조 방법에 관한 것이다.
일반적으로 실리콘 웨이퍼는, 실리콘 단결정 잉곳을 성장시키는 공정, 잉곳을 원반형의 웨이퍼로 슬라이싱(slicing)하는 슬라이싱 공정, 웨이퍼 표면을 경면화하는 연마(폴리싱) 공정을 통해 제조되어, 반도체 소자의 제조에 제공되게 된다. 그런데, 실리콘 단결정의 성장 과정에서 성장 이력에 따른 결정 결함 및 원하지 않는 불순물로서 특히 산소가 실리콘 단결정에 포함되게 된다. 이렇게 함입된 산소는 반도체 소자의 제조 공정에서 가해지는 열에 의해 산소 침전물(oxygen precipitates)로 성장하게 되는데, 이 산소 침전물은 실리콘 웨이퍼의 강도를 보강하고 금속 오염 원소를 포획하는 등 내부 게터링(Internal Gettering) 사이트로서 작용하는 등 유익한 특성을 보이기도 하지만, 반도체 소자의 누설전류 및 불량(fail)을 유발하는 유해한 특성을 보인다.
따라서, 반도체 소자가 형성될 웨이퍼 표면으로부터 소정 깊이까지의 디누드 존(denuded zone)에는 이러한 산소 침전물이 실질적으로 존재하지 않으면서도, 소정 깊이 이상의 벌크 영역에서는 소정의 밀도 및 분포로 존재하는 웨이퍼가 요구된다. 반도체 소자 제조 공정에서 이렇게 벌크 영역에 생성되는 산소 침전물들과 벌크 적층 결함들을 포함하여 통상 BMD(Bulk Micor Defects)라 하며, 이하에서는 벌크 영역의 산소 침전물과 BMD를 구분하지 않고 사용하기로 한다.
이러한 BMD의 농도 및 분포가 제어된 웨이퍼를 제공하기 위한 기술로서는, 실리콘 단결정 잉곳을 성장시킬 때 공정 변수인 시드(seed) 회전속도, 도가니 회전속도, 융액(melt) 표면과 열차폐체(heat shield)간의 간격인 멜트 갭(melt gap), 잉곳의 인상속도(pull speed), 핫 존(hot zone)의 디자인 변경, 질소나 탄소 등의 제3의 원소 도핑 등을 통해 초기 산소 농도와 결정 결함 농도를 조절함으로써 BMD 농도를 제어하는 기술들이 제안되었다.
또한, 이러한 성장 공정 변수나 성장 이력을 제어하는 방법 이외에 웨이퍼 가공 공정(wafering process) 중에 열처리를 통해 BMD 농도 및 분포를 조절하고자 하는 기술로서 다음과 같은 기술들이 알려져 있다.
먼저, 대한민국 등록특허 제395391호에서는, 웨이퍼에 대해 1150℃를 넘는 온도에서 수초~수십초간의 급속 열처리를 통해, 웨이퍼의 중심면(벌크 영역)에서 피크 농도가 되고 웨이퍼의 전면 방향으로 대체로 감소하는 결정격자 베이컨시 농 도 프로파일을 가지는 웨이퍼를 제공하고 있다. 또한, 대한민국 등록특허 제450676호에서는, 1100~1200℃의 온도에서 5초~수십초간의 급속 열처리를 통해, 도 1에 도시된 바와 같이, 대략 M자 모양의 산소 침전물 농도 프로파일을 가지는 웨이퍼를 제공하고 있다. 또한, 대한민국 등록특허 제531552호에서는, 각각 1120~1180℃ 및 1200~1230℃의 온도에서 각각 1~5초 및 1~10초간의 2 단계 급속 열처리를 통해, 산소 침전물과 벌크 적층 결함을 포함하는 BMD의 농도가, 도 2에 도시된 바와 같은 프로파일을 보이는 웨이퍼를 제공하고 있다.
여기서, 언급해 둘 것은, 도 1 및 도 2에 도시된 BMD의 분포와 농도는 웨이퍼 제조 직후에 나타나는 것이 아니라, 웨이퍼 상에 반도체 소자를 제조하는 공정에서 가해지는 열(적극적인 열처리와 특정 공정이 소정의 온도에서 수행됨으로써 웨이퍼에 부하되는 열(thermal budget)을 포함하는 것으로, 이하에서는 이를 간단히 '후속 열처리'라 한다)에 의해 형성된다는 점이다. 따라서, 웨이퍼 제조사는 제조된 웨이퍼가 반도체 소자 제조사의 BMD 요구사양에 부합하는지를 확인하기 위해, 제조된 웨이퍼를 샘플링하여 후속 열처리를 모사한 등가 열처리를 수행하게 된다. 도 1 및 도 2의 BMD 농도와 분포는 이러한 등가 열처리에 의해 확인된 결과일 뿐으로, 반도체 소자의 제조시 가해지는 후속 열처리가 변화하면 전혀 다른 결과가 나올 수 있다.
그런데, 상술한 선행기술들에도 불구하고, 반도체 소자 제조사의 웨이퍼에 대한 BMD 농도의 요구사양은 점점 다양해지고 또한 보다 까다로워지고 있는 실정이다. 즉, 반도체 제조사별로 또는 제조하려는 반도체 소자별로 BMD 농도가 다르고, 만족해야 하는 농도 범위도 점점 좁아지고 있다. 예를 들어, 최근 반도체 소자의 집적도가 높아지면서 반도체 소자의 제조 공정 자체가 종래에 비해 저온화하는 추세에 있는데(이른바 저온 소자의 등장), 이러한 저온 소자 제조용 웨이퍼에는 그에 대응되는 BMD 농도와 분포가 요구된다. 그러나, 전술한 선행기술들은 기본적으로 종래의 고온 공정을 예정하여 BMD의 분포 및 농도 제어를 목적으로 하고 있고, 구체적인 수단도 고온 급속 열처리에 의해 되도록 BMD 농도를 높이는 것을 추구하고 있어, 새롭게 변화된 요구에 부응하기가 어렵다.
또한, 이러한 반도체 소자 제조 공정의 변화에 따라, 기존의 공정 조건이나 장비로서는 함께 충족시킬 수 없는 기타 다른 요구 사양들도 함께 만족시켜야 한다. 예를 들어, 성장 중에 질소나 탄소를 도핑하는 경우 BMD 농도를 증가시키는데 유효할 수 있으나, MCDL(minority carrier diffusion length) 등과 같은 품질의 변화를 유발하고 적정 수준 이상 도핑할 경우 누설전류의 원인이 된다. 또한, 초기 산소 농도 수준을 조절함으로써 BMD 농도를 제어하는 기술의 경우, 요구되는 초기 산소 농도는 만족하지만 그에 대응하는 BMD 농도의 요구수준을 초과할 수 있다는 한계가 나타나고 있다. 예컨대, 요구되는 초기 산소 농도가 12~14ppma인 웨이퍼에 대하여 현재의 공정 조건이나 장비 디자인으로는 BMD 농도의 새로운 요구수준인 상한 8×109 ea/cm3을 초과하게 된다. 즉, 새로운 요구에 부응하기 위해서는 종래의 잉곳 성장 공정의 공정 변수나 조건, 설비의 변경이 불가피하지만, 이는 많은 비용 이 소요되고 수많은 시행착오를 해야 하며, 요구 사양이 바뀔 때마다 다시 변경을 해야 하는 문제가 있다.
본 발명은 상기와 같은 요구에 부응하기 위하여 이루어진 것으로, 본 발명의 목적은 잉곳 성장 공정의 공정 조건이나 설비의 변경 여부에 무관하게 반도체 소자 제조사가 요구하는 BMD 농도를 간단하게 만족시킬 수 있는 실리콘 웨이퍼 제조 방법을 제공하는 데에 있다.
상기의 과제를 해결하기 위하여 거듭된 연구와 실험을 한 끝에 본 발명자들은, 잉곳 성장 공정의 여하에 불구하고, 실리콘 웨이퍼를 1000℃ 이하의 저온에서 급속 열처리를 행함으로써 원하는 수준의 BMD 농도를 만족시킬 수 있음을 알아내어 본 발명을 완성하였다. 또한, 본 발명자들은 이 저온 급속 열처리시의 온도와 추후 반도체 소자 제조 공정에서 생성되는 BMD의 농도의 사이에는 일정한 함수 관계가 있음을 알아내었다.
여기서, 1000℃의 온도가 일상적인 의미에서 저온이라 할 수는 없지만, 종래 BMD 제어를 위해 수행된 급속 열처리가 1100℃ 이상의 고온이었음에 반해 본 발명에서의 열처리 온도는 종래의 열처리 온도와 충분히 구분가능하게 낮다는 의미에서 '저온'이라는 표현을 사용한다.
즉, 본 발명의 일측면에 따른 실리콘 웨이퍼의 제조 방법은, 실리콘 단결정 잉곳을 웨이퍼 형태로 얇게 절단하는 슬라이싱 공정; 절단된 실리콘 웨이퍼의 양면을 기계적으로 연마하는 래핑 공정; 상기 래핑 공정에 기인하는 결함 및 손상을 제 거하는 에칭 공정; 후속 열처리에 의해 상기 실리콘 웨이퍼 내부에 생성되는 산소 침전물을 포함하는 BMD(Bulk Micro Defects)의 농도를 원하는 수준으로 제어하기 위해, 상기 실리콘 웨이퍼에 대하여 열처리를 행하는 열처리 공정; 및 상기 실리콘 웨이퍼의 표면을 연마하는 연마 공정;을 포함하고, 상기 열처리 공정은, 800~1000℃의 온도(더욱 바람직하게는 900~980℃의 온도)에서 수~수십초간 급속 열처리하는 1 단계 열처리로만 이루어지는 것을 특징으로 한다.
이때 상기 열처리 공정에서 열처리 온도 T는, 800~1000℃의 범위 (더욱 바람직하게는 900~980℃의 범위) 내에서 다음 수식으로부터 산출될 수 있다.
log10B = a - bT (여기서, B는 원하는 BMD의 농도이고, a 및 b는 각각 상수로서 양의 실수)
또한, 상기 열처리 공정은 질소 또는 아르곤 가스 분위기에서 행하는 것이 바람직하다.
또한, 상기 열처리 공정 전에, 열처리 장비에 로딩된 상기 실리콘 웨이퍼에 대하여 로딩 온도에서 열처리 온도까지 초당 수℃의 승온률로 승온시키는 단계를 더 포함하고, 상기 열처리 공정 후에, 상기 실리콘 웨이퍼에 대하여 상기 열처리 온도에서 언로딩 온도까지 초당 수℃의 강온률로 강온시키는 단계를 더 포함할 수 있다.
이상과 같이 본 발명에 의하면, 실리콘 잉곳 성장 공정에서의 이력이나 결정 결함 농도, 초기 산소 농도 등에 관계없이, 실리콘 웨이퍼를 비교적 저온인 800~1000℃, 더욱 바람직하게는 900~980℃의 온도 범위에서 급속 열처리함으로써 BMD에 관한 요구 사양을 충족하는 웨이퍼를 제공할 수 있다. 더욱이, 본 발명에 따른 BMD 농도와 열처리 온도의 관계식을 이용함으로써 다양한 수준의 BMD 농도 요구를 손쉽게 충족시킬 수 있다. 즉, 다양한 BMD 요구 수준에 대해 그에 대응되는 온도에 따라 열처리하는 간단한 방법으로 반도체 소자 제조사의 요구에 부응할 수 있다.
이하 본 발명의 바람직한 실시예에 따른 실리콘 웨이퍼 및 그 제조 방법을 첨부된 도면을 참조하여 상세히 설명한다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
본 발명에서는, 전술한 바와 같이, 종래에 비해 저온에서 열처리를 행함으로써, 양립하기 어렵다고 여겨지는 요구 사양(예컨대 초기 산소 농도와 BMD 농도의 상한 규격)을 함께 만족하는 실리콘 웨이퍼를 제조한다. 일반적으로, 내부 게터링 사이트로 작용하는 산소 침전물을 포함하는 BMD의 농도는, 초기 산소 농도, 결정 결함 영역 및 반도체 소자 제조 공정에서의 열처리 조건 등에 영향을 받는데, 이중 마지막의 반도체 소자 제조 공정에서의 열처리 조건은 반도체 소자의 제조사마다 다르고, 정확한 조건을 설정할 수 없기 때문에 후속 열처리 조건을 제외하면, 초기 산소 농도, 결정 결함 영역이 BMD 농도에 미치는 인자로서 제어 가능하다. 이 두 인자와 관련해서는 일반적으로, 반도체 소자의 제조 공정에서 충분한 게터링 능력을 가지는 웨이퍼를 제공하려면, 초기 산소 농도가 12ppma 이상이고, 베이컨시 우세(vacancy rich) 결정 결함 영역으로만 잉곳을 성장시킬 것이 요구된다. 그러나, 이는 현재의 기술 수준으로서 무리이거나 비실용적이다. 또한, 12ppma 이상의 초기 산소 농도를 가지는 실리콘 웨이퍼에 대해 종래의 고온 급속 열처리 공정을 거치면 최근의 반도체 소자 제조사(고객)의 요구 사양 중의 하나인 BMD 농도 상한을 넘는 웨이퍼가 얻어진다.
그러나, 이러한 초기 산소 농도를 가지는 실리콘 웨이퍼라도, 본 발명에 따라 종래에 비해 저온인 800~1000℃의 온도에서 수~수십초 동안 급속 열처리를 하게 되면, 고객의 요구 사양을 만족하면서 열처리 온도 대역별로 원하는 다양한 BMD 농도를 가지는 웨이퍼를 얻을 수 있다. 이하, 도 3 내지 도 5를 참조하여 본 발명의 실시예에 따른 실리콘 웨이퍼의 제조 방법을 상세히 설명한다.
도 3은 본 발명의 실시예에 따른 웨이퍼의 제조 과정을 도시한 전체 공정 흐름도(a) 및 BMD 제어 열처리 공정의 공정 다이어그램(b)으로서, 본 실시예의 실리콘 웨이퍼는 크게, 웨이퍼를 준비하는 공정(S10~S40), BMD를 제어하기 위한 열처리 공정(S50), 연마, 세정 등의 후처리 공정(S60)으로 이루어진다. 여기서, 본 발명의 주요한 부분은 공정 S50으로서, 이 공정은 도 3의 (b)에 도시된 공정 다이어그램과 함께 상세히 설명된다. 한편, 나머지 공정들(S10~S40 및 S60)은 본 발명이 속하는 기술분야에서 알려진 통상의 방법에 따라 수행하면 되므로 간략하게 설명된다.
먼저, 실리콘 웨이퍼를 준비하는 공정으로서, 통상의 쵸크랄스키법 등의 방법에 의해 잉곳 형태의 실리콘 단결정을 성장시킨다(S10). 즉, 도가니에 용융된 실리콘 융액에 씨드 결정(seed crystal)을 담그고 결정 성장 속도(V)와 융액 계면에서의 성장 방향의 온도 구배(G)를 조절하면서 인상하여 실리콘 단결정을 성장시킨다. 이어서, 성장된 실리콘 단결정인 잉곳을 원반 형태의 웨이퍼로 슬라이싱한다(S20). 이어서, 슬라이싱 공정에 기인하는 결함을 제거하고 두께와 평탄도를 제어하기 위해 웨이퍼를 기계적으로 연마하는 래핑(lapping) 공정을 거친다(S30). 또한, 래핑 공정에 기인하는 결함을 화학적으로 제거하는 에칭(etching) 공정을 거친다.
이어서, 본 발명의 실시예에 따라 BMD를 제어하기 위한 열처리 공정(S50)을 거치게 되는데, 이 공정은 별도의 공정으로서 행해질 수도 있으나, 이른바 도너 킬링(Donor Killing) 단계에서 수행되는 것이 바람직하다. 도너 킬링이란, 전술한 대한민국 등록특허 제450676호에 의하면, 잉곳 내부에 함입된 산소가 이온 형태로 존재하여 반도체 소자 제조시 주입되는 불순물에 대하여 도너 역할을 하는 것을 방지하기 위한 것으로, 통상 700℃ 정도에서 30초 이상 급속 열처리하거나, 750℃ 정도에서 30분 정도 확산열처리함으로써 이온 형태의 산소를 산소 침전물로 만들어주는 과정이다. 본 발명의 BMD 제어를 위한 800~1000℃에서의 급속 열처리가 종래의 도너 킬링과 유사하게 보일 수 있으나, 종래의 도너 킬링은 700℃ 내지 750℃에서 이루어진다는 점에서 본 발명의 열처리와 다르다. 후술하는 바와 같이, 웨이퍼 가공 단계에서의 열처리 온도와 반도체 소자 제조 단계에서 생성되는 BMD 간의 관계는 소정의 온도 범위에서는 일정한 경향성을 보이지만 그 범위를 조금만 벗어나도 전혀 다른 결과가 나온다는 것을 고려할 때, 본 발명의 열처리 온도 범위와 상기 선행기술의 도너 킬링 온도의 사이에는 예측할 수 없는 벽이 존재한다.
본 발명에 따른 BMD 제어를 위한 열처리 공정(S50)은 구체적으로 다음과 같이 수행된다.
먼저, 상기와 같이 전처리된 웨이퍼를 급속 열처리(Rapid Thermal Proscessing; RTP) 장비에 로딩하고, 웨이퍼 내부에 후속 열처리에 의해 산소 침전물이 되는 핵을 생성 및 성장시키게 되는 온도(800~1000℃)까지 소정의 승온률(예컨대 5℃/sec)로 온도를 증가시킨다. 장비 내의 온도가 열처리 온도에 도달하면 비교적 짧은 소정의 시간 동안(예컨대 1~수십초. 바람직하게는 10초 정도) 이 열처리 온도를 유지하며, 아르곤(Ar)이나 질소와 같은 불활성 가스를 흘려준다. 이어서, RTP 장비 내부의 온도를 웨이퍼를 실온까지 소정의 강온률(예컨대 3℃/sec)로 강온한 다음, 웨이퍼를 언로딩한다.
이때, 본 발명에 따른 열처리 온도는 다음과 같이 결정된다. 즉, 본 발명자들의 실험에 의하면, 상기와 같은 열처리 조건 및 800~1000℃의 열처리 온도 범위에서, 후속 열처리에 의해 생성되는 BMD의 평균 농도는 열처리 온도에 반비례한다. 따라서, 고객별로 또는 제품별로 원하는 BMD 농도에 따라 BMD 농도가 높으면 상대적으로 저온으로, BMD 농도가 낮으면 상대적으로 고온으로 설정한다. 더욱 구체적으로 본 발명에 따른 열처리 온도 범위에서 평균 BMD 농도 B와 열처리 온도 T는 다음의 함수관계를 가진다.
log10B = a - bT (또는, B = 10a-bT)
여기서, a 및 b는 각각 상수로서 양의 실수값을 가지는데, 후술하는 실험 결과, a는 약 30, b는 약 0.022 정도의 값을 가진다. 따라서, 이 수식으로부터 원하는 BMD 농도의 웨이퍼를 얻기 위한 열처리 온도를 산출할 수 있다.
이어서, RTP 장비에서 언로딩된 웨이퍼의 표면를 경면 연마하는 공정(S60), 세정, 포장 등의 후처리 공정을 거쳐 출하한다.
이하, 본 발명에 따른 저온 급속 열처리에 의한 BMD 농도 제어 효과를 확인하고 열처리 온도와 BMD 농도의 관계를 도출한 실험예를 기재한다. 그러나, 본 발명이 이하의 실험예로 한정되어 해석되어서는 아니 됨은 물론이다.
먼저, 통상의 초크랄스키법에 의해 직경 8인치의 실리콘 단결정 잉곳을 성장시킨 후, 전술한 슬라이싱, 래핑, 에칭 공정을 거쳐 총 8장의 웨이퍼를 준비하였다. 이때, 잉곳 성장시의 공정 조건은, BMD에 영향을 미치는 인자로서 초기 산소 농도가 13ppma가 되고 결정 결함 영역이 베이컨시 우세가 되도록 설정하였다.
이어서, 준비된 웨이퍼들을 8개의 그룹으로 나누고 7개의 그룹은 각각 940℃, 960℃, 960℃, 970℃, 980℃, 980℃, 1000℃로 열처리 온도를 달리하면서 각 열처리 온도에서 10초간 급속 열처리 하였다(여기서, 960℃와 980℃는 동일한 온도 에서 두 번씩 수행하였는데, 이는 회귀 분석의 정확성(재현성)을 높이기 위해 반복 실험을 한 것이다). 이때 각 열처리 온도까지 승온률은 5℃/sec로 하고, 열처리가 끝난 후 강온률은 3℃/sec로 하였다. 또한, 나머지 1 그룹(도 4에서 Ref.)은 종래의 도너 킬링 열처리로서 확산로에서 750℃, 30분간 열처리하였다.
이렇게 각 열처리 온도에서 급속 또는 확산 열처리한 웨이퍼들에 대해, 실제 반도체 소자 제조시에 가해지는 열(후속 열처리)의 등가 열처리로서 780℃, 3시간 그리고 1000℃, 16시간 질소 분위기에서 열처리한 다음, 라이트(Wright) 에칭 용액으로 5분간 에칭 후 200배 배율의 현미경으로 웨이퍼의 벌크 영역의 BMD 농도를 측정하였다.
그 결과, 도 4에 나타난 바와 같이, 열처리 온도가 900~980℃의 범위 내에서는 BMD 농도가 고객의 상한 및 하한 범위 내에 들어감은 물론, 목표 수준 내에 들어가는 것을 알 수 있다. 또한, 940~1000℃의 범위에서 BMD 농도는 열처리 온도에 반비례하는 것을 알 수 있다. 그러나, 종래의 도너 킬링 열처리(750℃, 30분 열처리, Ref.)에서는 고객의 상한 규격을 넘을 뿐만 아니라, 열처리 온도와 BMD 농도와의 관계도 본 발명의 범위에서의 관계와 전혀 다름을 알 수 있다.
또한, 도 4에 도시된 결과의 각 그룹별 평균 BMD와 열처리 온도와의 관계를 회귀분석한 결과(도 5), 열처리 온도 T와 평균 BMD 농도 B 사이에는 log10B = 30.0 - 0.02205T의 관계가, 98% 이상의 정확도를 가지고 성립함을 알 수 있었다.
또한, 전술한 실험예와 다른 성장 조건에서 성장된 잉곳으로부터 제조된 6장의 웨이퍼에 대해, 전술한 실험예와 다른 온도(700℃: 비교예, 790℃, 810℃, 840 ℃, 870℃, 910℃: 실시예)에서 10초간 급속 열처리한 후, 전술한 실험예와 동일한 방법으로 BMD 농도를 측정하였다. 그 결과, 도 6에 도시된 바와 같이, 본 발명의 실시예에 따라 열처리를 행한 웨이퍼의 경우, 비교예의 웨이퍼에 비해 현저하게 BMD 농도가 감소하면서 목표 수준 내로 BMD 농도가 제어됨을 확인할 수 있었다.
이상과 같이, 본 발명의 실리콘 웨이퍼 제조 방법에 의하면, 실리콘 잉곳 성장 공정에서의 이력이나 결정 결함 농도, 초기 산소 농도 등에 관계 없이, 실리콘 웨이퍼를 비교적 저온인 800~1000℃, 더욱 바람직하게는 900~980℃의 온도 범위에서 급속 열처리함으로써 고객 요구 사양을 충족하는 웨이퍼를 제공할 수 있다. 더욱이, 본 발명에 따른 BMD 농도와 열처리 온도의 관계식을 이용함으로써 다양한 수준의 BMD 농도를 만족시키는 열처리 온도를 정확하게 예측하여 수행할 수 있다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
도 1은 종래기술에 따른 고온 급속 열처리가 실시된 실리콘 웨이퍼의 산소 침전물 농도 프로파일을 도시한 그래프이다.
도 2는 다른 종래기술에 따라 2 단계 고온 급속 열처리가 실시된 웨이퍼의 산소 침전물과 벌크 적층 결함을 포함하는 BMD(Bulk Micro-Defect)의 농도 프로파일을 도시한 그래프이다.
도 3은 본 발명의 실시예에 따른 웨이퍼의 제조 과정을 도시한 전체 공정 흐름도(a) 및 BMD 제어 열처리 공정의 공정 다이어그램(b)이다.
도 4는 본 발명의 실시예와 비교예에 따른 BMD 제어를 위한 열처리 공정을 거친 8 그룹의 실리콘 웨이퍼에 대하여 BMD 농도를 측정한 결과를 도시한 그래프이다.
도 5는 도 4에 도시된 결과의 각 그룹별 평균 BMD와 열처리 온도의 관계를 회귀분석한 결과를 나타내는 그래프이다.
도 6은 도 4의 실험예와 다른 성장 조건에서 성장시킨 잉곳으로부터 제조된 웨이퍼들에 대해, 본 발명의 실시예와 비교예에 따른 BMD 제어를 위한 열처리 공정을 거친 후 BMD 농도를 측정한 결과를 도시한 그래프이다.

Claims (5)

  1. 실리콘 단결정 잉곳을 웨이퍼 형태로 얇게 절단하는 슬라이싱 공정;
    절단된 실리콘 웨이퍼의 양면을 기계적으로 연마하는 래핑 공정;
    상기 래핑 공정에 기인하는 결함 및 손상을 제거하는 에칭 공정;
    후속 열처리에 의해 상기 실리콘 웨이퍼 내부에 생성되는 산소 침전물을 포함하는 BMD(Bulk Micro Defects)의 농도를 원하는 수준으로 제어하기 위해, 상기 실리콘 웨이퍼에 대하여 열처리를 행하는 열처리 공정; 및
    상기 실리콘 웨이퍼의 표면을 연마하는 연마 공정;을 포함하고,
    상기 열처리 공정은, 800~1000℃의 온도에서 수~수십초간 급속 열처리하는 1 단계 열처리로만 이루어지는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  2. 제1항에 있어서,
    상기 열처리 공정에서 열처리 온도 T는, 800~1000℃의 범위 내에서 다음 수식으로부터 산출되는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
    log10B = a - bT (여기서, B는 원하는 BMD의 농도이고, a 및 b는 각각 상수로서 양의 실수)
  3. 제1항 또는 제2항에 있어서,
    상기 열처리 공정은 불활성 가스 분위기에서 행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 열처리 공정 전에, 열처리 장비에 로딩된 상기 실리콘 웨이퍼에 대하여 로딩 온도에서 열처리 온도까지 초당 수℃의 승온률로 승온시키는 단계를 더 포함 하고,
    상기 열처리 공정 후에, 상기 실리콘 웨이퍼에 대하여 상기 열처리 온도에서 언로딩 온도까지 초당 수℃의 강온률로 강온시키는 단계를 더 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 열처리 온도는 900~980℃의 범위 내에서 선택되는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
KR1020090039774A 2009-05-07 2009-05-07 저온 급속 열처리를 통해 ｂｍｄ농도를 제어하는 실리콘 웨이퍼 제조 방법 KR101081652B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090039774A KR101081652B1 (ko) 2009-05-07 2009-05-07 저온 급속 열처리를 통해 ｂｍｄ농도를 제어하는 실리콘 웨이퍼 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090039774A KR101081652B1 (ko) 2009-05-07 2009-05-07 저온 급속 열처리를 통해 ｂｍｄ농도를 제어하는 실리콘 웨이퍼 제조 방법

Publications (2)

Publication Number Publication Date
KR20100120908A true KR20100120908A (ko) 2010-11-17
KR101081652B1 KR101081652B1 (ko) 2011-11-09

Family

ID=43406331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090039774A KR101081652B1 (ko) 2009-05-07 2009-05-07 저온 급속 열처리를 통해 ｂｍｄ농도를 제어하는 실리콘 웨이퍼 제조 방법

Country Status (1)

Country Link
KR (1) KR101081652B1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030015770A (ko) * 2001-08-17 2003-02-25 주식회사 실트론 단결정 실리콘 웨이퍼 및 그 제조방법
KR20040103222A (ko) * 2003-05-31 2004-12-08 삼성전자주식회사 두께가 제어된 디누드 존을 갖는 웨이퍼, 이를 제조하는방법 및 웨이퍼의 연마 장치
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
KR20080063090A (ko) * 2006-12-29 2008-07-03 주식회사 실트론 고평탄도 실리콘 웨이퍼 제조 방법
JP5262021B2 (ja) * 2007-08-22 2013-08-14 株式会社Ｓｕｍｃｏ シリコンウェーハ及びその製造方法

Also Published As

Publication number Publication date
KR101081652B1 (ko) 2011-11-09

Similar Documents

Publication Publication Date Title
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
KR101822479B1 (ko) 실리콘 웨이퍼의 제조 방법
US7875117B2 (en) Nitrogen doped silicon wafer and manufacturing method thereof
JP4794137B2 (ja) シリコン半導体基板の熱処理方法
US8231852B2 (en) Silicon wafer and method for producing the same
KR101829505B1 (ko) 실리콘 웨이퍼의 열처리 방법, 및 실리콘 웨이퍼
KR101684873B1 (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
KR100781728B1 (ko) 실리콘 단결정 제조조건을 결정하는 방법 및 실리콘 웨이퍼 제조방법
CN107210223B (zh) 硅晶圆的制造方法
KR101313326B1 (ko) 후속 열처리에 의해 산소 침전물로 되는 유핵의 분포가제어된 실리콘 웨이퍼 및 그 제조방법
KR101703696B1 (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP2019503960A (ja) 単結晶シリコンから作製される半導体ウェハおよびその製造方法
US20090061140A1 (en) Silicon Single Crystal Producing Method, Annealed Wafer, and Method of Producing Annealed Wafer
KR101532154B1 (ko) 어닐링 웨이퍼를 제조하는 방법
US7067005B2 (en) Silicon wafer production process and silicon wafer
KR101081652B1 (ko) 저온 급속 열처리를 통해 ｂｍｄ농도를 제어하는 실리콘 웨이퍼 제조 방법
KR101089994B1 (ko) 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법
WO2005053010A1 (ja) アニールウエーハ及びアニールウエーハの製造方法
CN109075076B (zh) 硅晶片
KR100685260B1 (ko) 실리콘 웨이퍼의 열처리 방법
KR102368657B1 (ko) 실리콘 웨이퍼의 결함 측정 방법 및 웨이퍼
KR101851604B1 (ko) 웨이퍼 및 그 제조방법
KR20230026485A (ko) 반도체 웨이퍼들을 제조하기 위한 프로세스
KR100725673B1 (ko) 실리콘 웨이퍼
JP2002134513A (ja) シリコンウェーハの熱処理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140926

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170927

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 9