KR20100120234A - 다중 전송기 시스템 및 방법 - Google Patents

다중 전송기 시스템 및 방법 Download PDF

Info

Publication number
KR20100120234A
KR20100120234A KR1020107022233A KR20107022233A KR20100120234A KR 20100120234 A KR20100120234 A KR 20100120234A KR 1020107022233 A KR1020107022233 A KR 1020107022233A KR 20107022233 A KR20107022233 A KR 20107022233A KR 20100120234 A KR20100120234 A KR 20100120234A
Authority
KR
South Korea
Prior art keywords
transmitter
polarity
state
coupled
data
Prior art date
Application number
KR1020107022233A
Other languages
English (en)
Other versions
KR101209084B1 (ko
Inventor
철규 이
아노시 비. 다비르월라
조지 에이 윌리
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20100120234A publication Critical patent/KR20100120234A/ko
Application granted granted Critical
Publication of KR101209084B1 publication Critical patent/KR101209084B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Telephone Function (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

데이터 전송의 시스템들 및 방법들이 기재된다. 실시예에서, 데이터를 적어도 두 개의 별개의 선들을 통해 전송하기 위해 직렬 인터페이스에서 적어도 두 개의 전송기들이 선택적으로 활성화되고 적어도 하나의 전송기가 비활성화된다.

Description

다중 전송기 시스템 및 방법{MULTIPLE TRANSMITTER SYSTEM AND METHOD}
본 개시는 일반적으로 다수의 전송기들을 이용하는 데이터 전송의 시스템 및 방법에 관한 것이다.
기술에서의 진보들은 더 작으면서 더욱 강력한 퍼스널 컴퓨팅 디바이스들을 발생시켜왔다. 예컨대, 휴대용 무선 전화기들, 개인용 휴대 단말기들(PDAs)과 같은 무선 컴퓨팅 디바이스들, 그리고 작고 가볍고 사용자들에 의해 쉽게 운반되는 페이징 디바이스들을 포함하는 다양한 휴대용 퍼스널 컴퓨팅 디바이스들이 현재 존재한다. 더욱 구체적으로는, 핸드폰들 및 IP 전화기들과 같은 휴대용 무선 전화기들은 무선 네트워크들을 통해 음성 및 데이터 패킷들을 전달할 수 있다. 게다가, 많은 이러한 무선 전화기들은 무선 전화기들에 통합되는 다른 타입들의 디바이스들을 포함한다. 예컨대, 무선 전화기는 또한 디지털 스틸 카메라, 디지털 비디오 카메라, 디지털 레코더, 그리고 오디오 파일 플레이어를 포함할 수 있다. 또한, 이러한 무선 전화기들은 인터넷에 액세스하는데 사용될 수 있는 웹 브라우저 애플리케이션과 같은 소프트웨어 애플리케이션들을 포함하는 실행 가능한 명령들을 프로세싱할 수 있다. 이와 같이, 이러한 무선 전화기들은 상당한 컴퓨팅 능력들을 포함할 수 있다.
대량의 데이터가 이러한 휴대용 디바이스들 내에서 전달될 수 있다. 예컨대, 멀티미디어 데이터가 상기 디바이스 내의 메모리로부터 검색될 수 있고, 디지털 프로세서에 의해 프로세싱될 수 있고, 디스플레이에 제공될 수 있다. 데이터 전달은 차동 시그널링에 의해서와 같이 데이터를 병렬 입력부들을 통해 수신하고 상기 데이터를 직렬로 하나 이상의 선들을 통해 전송하는 전송단을 갖는 직렬화/역직렬화("SerDes") 유닛에 의해 수행될 수 있다. 수신단이 상기 직렬 데이터를 수신하여 병렬 데이터로 변환할 수 있다.
특정한 실시예에서, 제1 전송선에 커플링된 제1 전송기, 제2 전송선에 커플링된 제2 전송기, 및 제3 전송선에 커플링된 제3 전송기를 포함하는 시스템이 개시된다. 동작 동안에, 상기 세 개의 전송기들 중 두 개는 전도성이고 상기 세 개의 전송기들 중 적어도 하나는 전도성이 아니다. 비-전도성 전송기는 하이(high)-임피던스 상태에 있을 수 있다.
다른 특정한 실시예에서, 이미지 감지 디바이스 및 데이터 프로세싱 회로를 포함하는 전자 디바이스가 개시된다. 상기 전자 디바이스는 또한 상기 프로세싱 회로 및 상기 이미지 감지 디바이스에 커플링된 직렬 인터페이스를 포함한다. 상기 직렬 인터페이스는 적어도 세 개의 전송기들을 포함한다.
다른 특정한 실시예에서, 상기 전자 디바이스는 디스플레이와 프로세싱 회로를 포함한다. 상기 전자 디바이스는 상기 프로세싱 회로 및 상기 디스플레이에 커플링된 직렬 전송을 위한 수단을 더 포함한다. 상기 직렬 전송을 위한 수단은 신호를 세 개의 전송기들로부터의 세 개의 와이어들을 통해 수신하도록 구성된 적어도 세 개의 수신기들을 포함한다.
다른 특정한 실시예에서, 데이터를 적어도 두 개의 별개의 선들을 통해 전송하기 위해 직렬 인터페이스에서 선택적으로 적어도 두 개의 전송기들을 활성화시키고 적어도 하나의 전송기를 비활성화시키는 단계를 포함하는 방법이 기재된다.
다른 특정한 실시예에서, 제1 선을 구동시키는 제1 전송기, 제2 선을 구동시키는 제2 전송기, 그리고 제3 선을 구동시키는 제3 전송기를 포함하는 전송기들 세트로부터 데이터 신호를 수신하는 단계를 포함하는 방법이 기재된다. 상기 데이터 신호는 상기 제1 전송기로부터의 제1 신호와 상기 제2 전송기로부터의 제2 신호를 포함한다. 상기 제3 전송기는 비활성이다.
개시된 실시예들에 의해 제공되는 특정한 장점은 데이터가 적어도 한 개의 전송기가 비활성인 것으로 인해 감소된 전력 소모량을 갖는 세 개 이상의 선들을 이용하여 전송될 수 있다는 것이다. 전력 소모량은 또한 더 낮은 기생 커패시턴스로 인해 감소된다. 다른 특정한 장점은 다수의 전송선들의 공통 모드 종단(common mode termination)으로부터 발생하는 감소된 신호 잡음이다.
본 기재의 다른 양상들, 장점들, 그리고 특징들은 이어지는 섹션들: 도면의 간단한 설명, 상세한 설명, 그리고 특허청구범위를 포함하는 전체 출원의 검토 이후에 명백하게 될 것이다.
도 1은 다중 전송기 시스템의 특정한 예시적 실시예의 도면이다.
도 2는 다중 전송기 시스템의 다른 예시적 실시예의 도면이다.
도 3은 다중 전송기 시스템을 포함하는 전자 디바이스의 특정한 예시적 실시예의 블록도이다.
도 4는 다중 전송기 시스템을 포함하는 전자 디바이스의 다른 예시적 실시예의 블록도이다.
도 5는 다중 전송기 시스템의 동작 상태들의 특정한 예시적 실시예의 일반적인 도면이다.
도 6은 다수의 전송기들을 동작시키는 방법의 특정한 예시적 실시예의 흐름도이다.
도 7은 데이터 신호들을 다수의 전송기들로부터 수신하는 방법의 특정한 예시적 실시예의 흐름도이다.
도 1을 참조하면, 다중 전송기 시스템의 특정한 예시적 실시예의 도면이 도시되고 일반적으로 100으로 표기된다. 제1 대표 입력부(102), 제2 대표 입력부(104), 및 제3 대표 입력부(106)가 데이터 인코더(108)에 제공된다. 상기 데이터 인코더(108)는 제1 전송기(120), 제2 전송기(122), 및 제3 전송기(124)에 커플링된다. 제1 전송기(120)는 제1 전송선(130)에 커플링된다. 제2 전송기(122)는 제2 전송선(132)에 커플링된다. 제3 전송기(124)는 제3 전송선(134)에 커플링된다. 상기 전송선들(130, 132, 및 134)은 플렉스 케이블(flex cable), 트위스트 트리오(a twisted trio), 다른 타입들의 전도성 선 또는 와이어, 또는 그들의 임의의 조합을 포함할 수 있다. 예컨대, 상기 전송선들(130, 132, 및 134) 중 적어도 두 개는 트위스트 페어(a twisted pair) 또는 동축 케이블을 포함할 수 있다. 상기 전송선들(130, 132, 및 134)은 공통-모드 Y-종단을 갖고, 여기서 상기 전송선들(130, 132, 134) 각각은 각각의 노드(140, 142, 및 144)에 커플링되고, 상기 각각의 노드(140, 142, 및 144)는 레지스터들(141, 143, 및 145)을 통해 제4 노드(146)에 각각 커플링된다. 상기 제4 노드(146)는 커패시터(148)를 통해 접지에 용량성으로(capacitively) 커플링된다.
제1 노드(140)는 제1 수신기(150)의 입력부(154)와 제2 수신기(160)의 인버팅 입력부(162)에 커플링된다. 제2 노드(142)는 제1 수신기(150)의 인버팅 입력부(152)와 제3 수신기(170)의 입력부(174)에 커플링된다. 제3 노드(144)는 제2 수신기(160)의 입력부(164)와 제3 수신기(170)의 인버팅 입력부(172)에 커플링된다. 수신기들(150, 160, 및 170) 각각은 디코더(180)에 출력부(156, 166, 및 176)를 제공한다. 상기 디코더(180)는 대표 출력부(182)를 갖는다.
각각의 전송기(120, 122, 124)는 데이터 인코더(108)로부터의 신호들을 제어하기 위해 반응하는 3-상태(tri-state) 디바이스이다. 특정한 실시예에서, 각각의 전송기(120, 122, 및 124)는 제1 시그널링 상태에서, 제2 시그널링 상태에서, 또는 비활성 상태에서 동작한다. 데이터 인코더(108)에 수신되는 데이터는 노드들(140, 142, 및 144)에서의 전압 레벨들을 통해 검출 가능한 전송기 상태들의 특정 조합들에 의해 표현될 수 있고, 상기 노드들(140, 142, 및 144)은 수신기들(150, 160, 및 170)의 입력부들에 커플링된다. 특정한 실시예에서, 시스템(100)은 감소된 전력 시그널링을 위해 구성되며, 여기서 전송선들(130, 132, 및 134)을 통해 전송되는 각각의 데이터 심볼에 대하여 상기 세 개의 전송기들(120, 122, 124) 중 기껏해야 두 개가 전도성이고 상기 세 개의 전송기들(120, 122, 124) 중 적어도 하나는 전도성이 아니다.
동작 동안에, 특정한 실시예에서, 입력부들(102-106)을 통해 수신되는 데이터는 상기 세 개의 전송기들(120, 122, 및 124)의 동작 상태들에 대응하는 심볼들로서 전송된다. 각각의 심볼은 대응하는 전송선(130, 132, 또는 134)을 통과하는 전류 흐름을 제한하기 위하여 전송기들 중 하나(120, 122, 또는 124)가 전류를 소싱(sourcing)하고, 상기 전송기들 중 다른 전송기(120, 122, 또는 124)가 전류를 싱킹(sinking)하고, 나머지 전송기(120, 122, 또는 124)가 고 임피던스 상태에 있는 동작 상태에 대응할 수 있다. 대안적으로, 각각의 심볼은 이러한 동작 상태들 사이의 전이로서 표현될 수 있다. 여섯 개의 이러한 동작 상태들 또는 전이들이 존재한다. 그 결과, 시스템(100)은 심볼당 대략 2.5 비트들의 데이터, 또는 선당 대략 0.83 비트들을 전송할 수 있다. 도 5는 동작 상태들 및 전이들의 예시적 예를 도시한다.
특정한 실시예에서, 전송선들(130, 132, 및 134)을 각각 통과하는 전류들(IA, IB, 및 IC)은 각각 대략적으로 값 i, -i, 또는 0에 동등하다. 예컨대, 전송선들(130, 132, 134) 그리고 또한 R1, R2, R3의 임피던스들(Z1, Z2, Z3)이 대략적으로 값 Z0와 같은 경우, 각각의 노드(140, 142, 144)에서의 전압이 각각의 심볼에 대하여 예측 가능하고, 수신기들(150, 160, 170)은 특정 다중-레벨 시그널링 시스템들 내에서 요구될 수 있는 바와 같이, 기준 값들을 결정하기 위한 훈련 기간을 요구하지 않고서도 결과적 입력 값들에 반응하도록 구성될 수 있다. 표 1은 동작 값들의 예를 나타내며, 여기서 VAB는 노드(140) 및 노드(142) 사이의 전압차이고, VBC는 노드(142) 및 노드(144) 사이의 전압차이고, VCA는 노드(144) 및 노드(140) 사이의 전압차이다; X, Y, 및 Z는 수신기 출력부들(156, 166, 및 176)에 각각 대응한다; 이름은 상기 여섯 개의 동작 상태들 각각을 구별하기 위한 라벨이다.
Figure pct00001
다중 전송기 시스템(100)은 룩업 테이블들, 하드웨어, 프로세싱 알고리즘, 또는 그들의 임의의 조합을 이용하여 데이터 인코더(108) 및 디코더(180)에서 수행될 수 있는 단순한 데이터 인코딩 및 디코딩과 같은 장점들을 제공한다. 데이터 전송은 세 개의 전송기들 중 두 개만이 임의의 주어진 시각에 활성인 것으로 인해 전력이 절약되는 상태에서 세 개의 선들을 통해 심볼당 대략 2.5 비트들 및 선당 0.83 비트들에서 수행될 수 있다. 게다가, 공통 모드 잡음 제거(common mode noise rejection)가 델타-종단 구성과 같은 다른 구성들과 비교할 때, 전송선들(130, 132, 및 134)의 공통 모드 Y-종단으로 인해 향상된다.
비록 세 개의 전송선들만이 도시되더라도, 시스템(100)의 장점들은 네 개 이상의 전송선들 및 전송기들을 이용하여 획득될 수 있다. 예컨대, 네 개의 3-상태 전송기들을 이용하여 ― 각각의 전송기는 네 개의 전송선들 중 하나를 구동함 ―, 열 두 개의 별개의 상태들 ― 두 개의 전송기들은 상태당 비활성임 ― 은 동일한 전력 소모량에서 각각의 심볼을 전송하기 위해 대략적으로 심볼당 3.6 비트들 및 선당 0.9 비트들을 발생시킨다. 게다가, 비록 매칭된 저항들을 이용하는 한 개의 단일-레벨 시그널링이 설명되더라도, 감소된 전력 동작(power operation), 향상된 공통 모드 잡음 제거, 또는 둘 다의 장점들은 또한 다른 저항들 및 시그널링 타입들을 이용하여 획득될 수 있다. 부가하여, 비록 세 개의 대표 입력부들(102-106)과 한 개의 대표 출력부(182)가 도시되더라도, 설계 목표들, 제조 원가, 다른 요인들 또는 기준들, 또는 그들의 임의의 조합에 의해 결정되는 바와 같이, 임의의 개수의 병렬 입력 선들 및 출력 선들이 사용될 수 있다.
도 2를 참조하면, 다중 전송기 시스템의 다른 예시적 실시예의 블록도가 도시되며 일반적으로 200으로 표기된다. 제1 디바이스(210)가 제1 입력부(211) 및 제2 입력부(212)를 수신하고 출력부(213)를 제공하도록 커플링된다. 제2 디바이스(220)가 제1 입력부(221) 및 제2 입력부(222)를 수신하고 출력부(223)를 제공하도록 커플링된다. 제3 디바이스(230)가 제1 입력부(231) 및 제2 입력부(232)를 수신하고 출력부(233)를 제공하도록 커플링된다. 예시적 실시예에서, 디바이스들(210, 220, 및 230)은 도 1에 도시된 전송기들(120, 122, 124)일 수 있다.
상기 제1 디바이스(210)의 제1 입력부(211)는 p-채널 전계 효과 트랜지스터(p-채널 FET)(214)의 게이트와 같은 제1 스위칭 엘리먼트의 제어 단자에 커플링된다. 상기 제1 디바이스(210)의 제2 입력부(212)는 n-채널 전계 효과 트랜지스터(n-채널 FET)(215)의 게이트와 같은 제2 스위칭 엘리먼트의 제어 단자에 커플링된다. 상기 p-채널 FET(214) 및 상기 n-채널 FET(215)은 출력부(213)에 커플링된다. 제1 바이어스 트랜지스터(217)와 같은 제1 바이어스 엘리먼트가 전원 및 상기 p-채널 FET(214) 사이에 커플링된다. 제2 바이어스 트랜지스터(218)와 같은 제2 바이어스 엘리먼트가 상기 n-채널 FET(215) 및 접지 사이에 커플링된다.
상기 제2 디바이스(220)의 제1 입력부(221)는 p-채널 FET(224)의 게이트와 같은 제1 스위칭 엘리먼트의 제어 단자에 커플링된다. 제2 디바이스(220)의 제2 입력부(222)는 n-채널 FET(225)의 게이트와 같은 제2 스위칭 엘리먼트의 제어 단자에 커플링된다. 상기 p-채널 FET(224) 및 상기 n-채널 FET(225)는 출력부(223)에 커플링된다. 제1 바이어스 트랜지스터(227)와 같은 제1 바이어스 엘리먼트가 전원 및 상기 p-채널 FET(224) 사이에 커플링된다. 제2 바이어스 트랜지스터(228)와 같은 제2 바이어스 엘리먼트가 상기 n-채널 FET(225) 및 접지 사이에 커플링된다.
상기 제3 디바이스(230)의 제1 입력부(231)는 p-채널 FET(234)의 게이트와 같은 제1 스위칭 엘리먼트의 제어 단자에 커플링된다. 상기 제3 디바이스(230)의 제2 입력부(232)는 n-채널 FET(235)의 게이트와 같은 제2 스위칭 엘리먼트의 제어 단자에 커플링된다. 상기 p-채널 FET(234) 및 상기 n-채널 FET(235)는 출력부(233)에 커플링된다. 제1 바이어스 트랜지스터(237)와 같은 제1 바이어스 엘리먼트가 전원 및 상기 p-채널 FET(234) 사이에 커플링된다. 제2 바이어스 트랜지스터(238)와 같은 제2 바이어스 엘리먼트가 상기 n-채널 FET(235) 및 접지 사이에 커플링된다.
동작 동안에, 상기 디바이스들(210, 220, 및 230) 중 적어도 하나는 전류를 소싱할 수 있고, 상기 디바이스들(210, 220, 및 230) 중 적어도 두 번째의 디바이스는 전류를 싱킹할 수 있고, 상기 디바이스들(210, 220, 및 230) 중 적어도 세 번째의 디바이스는 하이-임피던스(하이-Z) 상태에 있을 수 있다. 도시된 바와 같이, "0" 신호가 제1 디바이스(210)의 입력부들(211 및 212)에 제공될 때, p-채널 FET(214)가 온(on) 상태이고, n-채널 FET(215)가 오프(off) 상태이고, 상기 제1 디바이스(210)는 전류(216)를 출력부(213)에 소싱한다. "1" 신호가 제2 디바이스(220)의 입력부들(221 및 222)에 제공될 때, p-채널 FET(224)가 오프 상태이고, n-채널 FET(225)가 온 상태이고, 상기 제2 디바이스(220)는 전류(226)를 출력부(213)에 싱킹한다. "1" 신호가 제3 전송기(230)의 제1 입력부(231)에 수신되고 "0" 신호가 상기 제3 전송기(230)의 제2 입력부(232)에 수신될 때, p-채널 FET(234) 및 그 다음-채널 FET(235) 둘 다가 오프 상태이고, 출력부(233)는 하이-임피던스 상태에 있다.
특정한 실시예에서, 상기 디바이스들(210, 220, 및 230)의 각각의 동작 상태들 사이의 스위칭 지점들은 바이어스 엘리먼트들(217-218, 227-228, 및 237-238) 각각을 통해 입력 제어 신호들 p바이어스 및 n바이어스를 조정함으로써 조정될 수 있다. 예컨대, 상기 디바이스들(210, 220, 및 230)은 도 1의 수신기들(150, 160, 및 170) 내에 포함될 수 있고, 각각의 특정한 동작 상태를 표시하기 위해 대응하는 출력 신호들을 디코더(180)에 제공하기 위하여 표 1에서 표시된 입력 전압 레벨들에 응답하도록 구성될 수 있다.
도 3을 참조하면, 다중 전송기 시스템을 포함하는 전자 디바이스의 특정한 예시적 실시예의 블록도가 도시되며 일반적으로 300으로 표기된다. 상기 전자 디바이스(300)는 디스플레이(328)와 디지털 신호 프로세서(DSP)와 같은 프로세싱 회로(310)를 포함한다. 직렬 인터페이스(360)가 상기 프로세싱 회로(310) 및 상기 디스플레이(328)에 커플링되고, 멀티미디어 데이터를 상기 디스플레이(328)에 제공하도록 적응된다. 상기 직렬 인터페이스(360)는 프로세싱 회로(310)에 커플링된 인코더(362)를 포함한다. 적어도 세 개의 수신기들(370)이 상기 인코더(362)에 커플링되고 적어도 세 개의 전송기들(364)로부터의 적어도 세 개의 와이어들(366)을 통해 신호를 수신하도록 구성된다. 디코더(372)가 상기 수신기들(370) 및 상기 디스플레이(328)에 커플링된다. 상기 적어도 세 개의 와이어들(366)은 Y-종단(368)을 갖는다.
상기 직렬 인터페이스(360)는 동작 동안에 적어도 두 개의 전송기들(364)이 활성이고 적어도 하나의 전송기(364)가 비활성이 되도록 구성된다. 예시적 실시예에서, 상기 직렬 인터페이스(360)는 도 1 및 도 2에 도시된 시스템들의 컴포넌트들을 포함할 수 있다.
도 3은 또한 코더/디코더(CODEC)(334)가 프로세싱 회로(310)에도 커플링될 수 있음을 나타낸다. 스피커(336) 및 마이크로폰(338)이 상기 CODEC(334)에 커플링될 수 있다.
도 3은 무선 제어기(340)가 프로세싱 회로(310) 및 무선 안테나(342)에 커플링될 수 있음을 표시한다. 특정한 실시예에서, 입력 디바이스(330) 및 전원(344)이 온-칩(on-chip) 시스템(322)에 커플링된다. 게다가, 특정한 실시예에서, 도 3에 도시된 바와 같이, 디스플레이(328), 입력 디바이스(330), 스피커(336), 마이크로폰(338), 무선 안테나(342), 및 전원(344)은 상기 온-칩 시스템(322) 외부에 있다. 그러나, 각각은 인터페이스 또는 제어기와 같은 상기 온-칩 시스템(322)의 컴포넌트에 커플링될 수 있다. 예컨대, 상기 입력 디바이스(330)는 또한 디스플레이(328)에 커플링된 것으로 도시된 직렬 인터페이스(360)와 같은 직렬 인터페이스를 통해 프로세싱 회로(310)에 커플링될 수 있다.
도 4를 참조하면, 다중 전송기 시스템을 포함하는 전자 디바이스의 다른 예시적 실시예의 블록도가 도시되며 일반적으로 400으로 표기된다. 상기 전자 디바이스(400)는 이미지 감지 디바이스(428) 및 디지털 신호 프로세서(DSP)와 같은 데이터 프로세싱 회로(410)를 포함한다. 직렬 인터페이스(460)가 상기 프로세싱 회로(410) 및 상기 이미지 감지 디바이스(428)에 커플링된다. 상기 직렬 인터페이스(460)는 이미지 감지 디바이스(428) 및 적어도 세 개의 전송기들(464)에 커플링된 인코더(462)를 포함한다. 상기 전송기들(464)은 다수의 선들(466)을 통해 수신기들(470)에 커플링된다. 상기 수신기들(470)은 데이터 프로세싱 회로(410)에 커플링되는 디코더(472)에 커플링된다. 동작 동안에, 적어도 두 개의 전송기들(464)이 활성이고 상기 전송기들 중 적어도 하나(464)가 비활성이다.
상기 직렬 인터페이스(460)는 이미지 감지 디바이스(428) 및 데이터 프로세싱 회로(410) 사이에서 비디오 데이터를 전송하도록 구성될 수 있다. 특정한 실시예에서, 이미지 감지 디바이스(428)는 데이터 프로세싱 회로(410)와 떨어져 있다. 예컨대, 이미지 감지 디바이스(428)는 디지털 비디오 카메라를 포함할 수 있고 직렬 인터페이스(460)는 상기 디지털 비디오 카메라에서 캡쳐된 데이터를 메모리(432)에 저장을 위해 데이터 프로세싱 회로(410)에 전송할 수 있다.
특정한 실시예에서, 상기 디바이스(400)는 CODEC(434) 및 무선 제어기(440)를 더 포함하고, 각각은 데이터 프로세싱 회로(410)에 커플링되고 시스템 온 칩(SOC) 또는 시스템 인 패키지(SiP) 구성으로 된 시스템(422) 내의 데이터 프로세싱 회로(410)로 패키징된다. 하나 이상의 스피커들(436) 또는 마이크로폰들(438)은 시스템(422)의 외부에 있을 수 있고 CODEC(434)에 커플링될 수 있다. 안테나(442)가 또한 시스템(422)의 외부에 있을 수 있고 무선 제어기(440)에 커플링될 수 있다. 부가하여, 입력 디바이스(430) 및 전원(444)이 시스템(422)의 하나 이상의 컴포넌트들에 커플링될 수 있다. 특정한 실시예에서, 직렬 인터페이스(460)와 같은 다수의 전송기들을 이용하는 직렬 인터페이스가 입력 디바이스(430)와 같은 디바이스(400)의 하나 이상의 다른 컴포넌트들에 커플링될 수 있다.
도 5를 참조하면, 다중 전송기 시스템의 동작 상태들의 특정한 예시적 실시예의 일반적인 블록도가 도시되며 일반적으로 500으로 표기된다. 제1 상태(502), 제2 상태(504), 제3 상태(506), 제4 상태(508), 제5 상태(510), 및 제6 상태(512)가 각각 다중 전송기 시스템의 동작 상태를 나타낼 수 있다. 화살표들은 동작 상태들 사이의 허용 가능한 전이들을 표시한다. 특정한 실시예에서, 동작 상태들(502-512)은 도 1-도 2에 도시된 다중 전송기 시스템들, 도 3-도 4에 도시된 직렬 인터페이스들(360 또는 460), 또는 그들의 임의의 조합 ― 하나의 전송기는 전류를 소싱하고, 하나의 전송기는 전류를 싱킹하고, 그리고 하나의 전송기는 하이 임피던스(하이-Z) 상태에 있음 ― 의 상태들일 수 있다. 예시적 실시예에서, 동작 상태들(502-512)은 표 1에 표시된 동작 상태들에 대응한다.
각각의 상태(502-512)는 A, B, 및 C로 라벨링된 세 개의 전송선들을 따른 전류 흐름의 방향을 표시한다. 예시적 실시예에서, 상기 전송선들(A, B, 및 C)은 도 1의 전송선들(130, 132, 및 134)에 대응한다. 제1 상태(502)는 전송선(C)으로부터 전송선(B)으로의 전류 흐름 ― 그러나 전송선(A) 내에서는 아님 ― 을 포함하는 동작 상태를 나타낸다. 제2 상태(504)는 전송선(B)으로부터 전송선(C)으로의 전류 흐름 ― 그러나 전송선(A) 내에서는 아님 ― 을 포함하는 동작 상태를 나타낸다. 제3 상태(506)는 전송선(A)으로부터 전송선(B)으로의 전류 흐름 ― 그러나 전송선(C) 내에서는 아님 ― 을 포함하는 동작 상태를 나타낸다. 제4 상태(508)는 전송선(B)으로부터 전송선(A)으로의 전류 흐름 ― 그러나 전송선(C) 내에서는 아님 ― 을 포함하는 동작 상태를 나타낸다. 제5 상태(510)는 전송선(C)으로부터 전송선(A)으로의 전류 흐름 ― 그러나 전송선(B) 내에서는 아님 ― 을 포함하는 동작 상태를 나타낸다. 제6 상태(512)는 전송선(A)으로부터 전송선(C)으로의 전류 흐름 ― 그러나 전송선(B) 내에서는 아님 ― 을 포함하는 동작 상태를 나타낸다.
도시된 바와 같이, 임의의 상태(502-512)로부터 임의의 다른 상태(502-512)로의 전이는 일어날 수 있지만, 자가-전이는 일어날 수 없다. 예컨대, 제1 클록 기간 동안에 제1 상태(502)에 있는 시스템은 다음 차례의 클록 기간 동안에 상기 제1 상태(502)에 머무를 수 없다. 상태들 ― 각각은 클록 주기임 ― 사이의 전이를 강제함으로써, 클록 신호가 전송된 데이터 내에 임베링(embed)된다. 상기 클록 신호는 자가-전이를 금지하고 각각의 상태를 이전 상태 및 다음 차례의 상태와 상이하도록 ― 즉, 심볼 기간당 고유한 상태 ― 인코딩하는 전송기에 의해 임베링될 수 있다. 클록 심볼은 에지 검출기 및 배타논리합(XOR) 로직을 이용해서와 같이 수신기에 의해 복구될 수 있다. 다섯 개의 전이들이 각각의 상태로부터 이용 가능하므로, 클록 신호에 부가하여, 대략적으로 2.3 데이터 비트들이 각각의 전이에 의해 표현될 수 있다. 자가-전이를 허용하지만 클록 신호를 임베링시키지 않는 대안적인 실시예에서, 여섯 개의 전이들이 각각의 상태로부터 이용 가능하고 그러므로 대략적으로 2.5 데이터 비트들이 각각의 전이에서 표현될 수 있다.
도 6을 참조하면, 다중 전송기 시스템을 동작시키는 방법의 특정한 예시적 실시예의 흐름도가 도시된다. 602에서, 특정한 실시예에서, 수신된 신호가 다수의 미리 정의된 상태들 중 적어도 하나의 미리 정의된 상태로 인코딩된다. 상기 미리 정의된 상태들의 각각은 제1 전송기에서의 제1 극성, 제2 전송기에서의 제2 극성, 및 제3 전송기에서의 비활성의 상이한 조합을 나타낸다. 예시적 실시예에서, 상기 미리 정의된 상태들은 도 5에 도시된 동작 상태들을 포함한다. 상기 제1 극성 및 상기 제2 극성은 각각의 전송기들에서의 전류 흐름의 방향들을 표시할 수 있다. 예컨대, 제1 전송기에서의 제1 극성은 상기 제1 전송기가 전류를 소싱하고 있음을 표시할 수 있는 반면에, 제2 전송기에서의 제2 극성은 상기 제2 전송기가 전류를 싱킹하고 있음을 표시할 수 있다.
604로 계속하여, 데이터를 적어도 두 개의 별개의 선들을 통해 전송하기 위해 직렬 인터페이스에서 선택적으로 적어도 두 개의 전송기들이 활성화되고 적어도 하나의 전송기가 비활성화된다. 606으로 진행하여, 특정한 실시예에서, 클록 신호가 상기 적어도 두 개의 별개의 선들을 통해 전송되는 상기 데이터 내에 임베링된다.
특정한 실시예에서, 상기 다수의 미리 정의된 상태들은 제1 전송기에서의 제1 극성, 제2 전송기에서의 제2 극성, 및 제3 전송기에서의 비활성을 갖는 제1 상태; 제1 전송기에서의 제2 극성, 제2 전송기에서의 제1 극성, 및 제3 전송기에서의 비활성을 갖는 제2 상태; 제1 전송기에서의 비활성, 제2 전송기에서의 제1 극성, 및 제3 전송기에서의 제2 극성을 갖는 제3 상태; 제1 전송기에서의 비활성, 제2 전송기에서의 제2 극성, 및 제3 전송기에서의 제1 극성을 갖는 제4 상태; 제1 전송기에서의 제1 극성, 제2 전송기에서의 비활성, 및 제3 전송기에서의 제2 극성을 갖는 제5 상태; 그리고 제1 전송기에서의 제2 극성, 제2 전송기에서의 비활성, 및 제3 전송기에서의 제1 극성을 갖는 제6 상태를 포함한다. 비-제한적인 예로서, 제1 극성, 제2 극성, 및 비활성은 도 2에 도시된 디바이스들(210, 220, 및 230)에 의해 수행될 수 있는 바와 같은 3-상태 전송기의 상태들과 연관될 수 있다. 다른 실시예에서, 상기 다수의 미리 정의된 상태들은 또한 제4 전송기에서 제1 극성 또는 제2 극성을 갖는 하나 이상의 상태들, 또는 제4 전송기가 비활성인 경우, 또는 그들의 임의의 조합을 포함할 수 있다.
도 7을 참조하면, 데이터 신호들을 다수의 전송기들로부터 수신하는 방법의 특정한 예시적 실시예의 흐름도가 도시된다. 702에서, 제1 데이터 신호가 다중-전송기 시스템으로부터 수신된다. 상기 수신된 데이터 신호는 제1 전송기로부터의 제1 신호와 제2 전송기로부터의 제2 신호를 포함하고, 이때 제3 전송기는 비활성이다. 비-제한적인 예로서, 상기 제1 신호는 제1 극성을 갖는 전류를 포함할 수 있고 상기 제2 신호는 제2 극성을 갖는 전류를 포함할 수 있다.
704로 전진하여, 특정한 실시예에서, 상기 제1 데이터 신호 및 제2 데이터 신호 사이의 상태 전이가 결정된다. 706으로 계속하여, 특정한 실시예에서, 데이터 값이 상기 상태 전이에 기초하여 디코딩된다. 예시적 실시예에서, 상기 상태 전이는 도 1에 도시된 디코더(180)와 같은 디코더에 의해 결정된다. 상기 디코더는 룩업 테이블을 이용하여 데이터 값을 디코딩할 수 있고 상기 상태 전이에 의해 표현되는 다수의 데이터 비트들을 출력할 수 있다. 특정한 실시예에서, 상기 제1 데이터 신호 및 상기 제2 데이터 신호는 직렬화/역직렬화 유닛의 수신기 부분에 수신되어 디코딩된다.
설명된 시스템들 및 방법들과 관련하여, 시스템이 적어도 세 개의 전송기들로부터의 적어도 세 개의 와이어들을 통해 신호를 수신하도록 구성된 적어도 세 개의 수신기들을 포함하는 직렬 전송을 위한 수단을 포함할 수 있으며, 이때 적어도 두 개의 전송기들은 활성이고 적어도 하나의 전송기는 비활성이다. 예컨대, 상기 직렬 전송을 위한 수단은 도 3에 도시된 프로세싱 회로(310) 및 디스플레이(328)에 커플링된 직렬 인터페이스(360)를 포함할 수 있다. 다른 예로서, 상기 직렬 전송을 위한 수단은 도 1에 도시된 시스템(100), 도 2에 도시된 시스템(200), 또는 그들의 임의의 조합 중 일부 또는 전부를 포함할 수 있다. 또 다른 예로서, 상기 직렬 전송을 위한 수단은 도 4에 도시된 직렬 인터페이스(460)를 포함할 수 있다. 상기 직렬 전송을 위한 수단은 동작 상태들 및 도 5에 도시된 바와 같은 동작 상태들 사이의 전이들을 포함할 수 있거나, 또는 도 6이나 도 7에 도시된 방법을 수행할 수 있거나, 또는 그들의 조합일 수 있다.
당업자는 이곳에 기재된 실시예들과 관련하여 설명된 다양한 예시적 논리 블록들, 구성들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 둘 다의 조합들로서 구현될 수 있음을 더 인정하게 될 것이다. 하드웨어 및 소프트웨어의 이러한 상호교환성을 명백하게 도시하기 위하여, 다양한 예시적 컴포넌트들, 블록들, 구성들, 모듈들, 회로들, 단계들이 일반적으로 각자의 기능 관점에서 위에서 설명되었다. 이러한 기능성이 하드웨어로 구현되는지 또는 소프트웨어로서 구현되는지의 여부는 특정한 애플리케이션 및 전체 시스템 상에 부과되는 설계 제약들에 따라 좌우된다. 당업자는 각각의 특정한 애플리케이션을 위한 가변적인 방식들로 상기 기술된 기능성을 구현할 수 있으나, 이러한 구현 결정들이 본 기재의 범위로부터 이탈을 유발하는 것으로서 해석되어서는 안된다.
이곳에 기재된 실시예들과 관련하여 설명된 방법 또는 알고리즘의 단계들은 하드웨어 내에 직접적으로, 프로세서에 의해 실행되는 소프트웨어 모듈 내에, 또는 상기 두 가지의 조합 내에 임베링될 수 있다. 소프트웨어 모듈은 랜덤 액세스 메모리(RAM), 플래시 메모리, 읽기전용 메모리(ROM), 프로그램 가능 읽기전용 메모리(PROM), 삭제가능 프로그램가능 읽기전용 메모리(EPROM), 전기적 삭제가능 프로그램가능 읽기전용 메모리(EEPROM), 레지스터들, 하드 디스크, 탈착가능 디스크, 콤팩트 디스크 읽기전용 메모리(CD-ROM), 또는 종래에 알려진 임의의 다른 형태의 저장 매체 내에 상주할 수 있다. 예시적 저장 매체는 프로세서가 상기 저장 매체로부터 정보를 판독하고 정보를 상기 저장 매체에 기록할 수 있도록 상기 프로세서에 커플링된다. 대안적으로, 저장 매체는 프로세서에 통합될 수 있다. 상기 프로세서 및 상기 저장 매체는 주문형 반도체(ASIC) 내에 상주할 수 있다. 상기 ASIC는 컴퓨팅 디바이스 또는 사용자 단말 내에 상주할 수 있다. 대안적으로, 상기 프로세서 및 상기 저장 매체는 컴퓨팅 디바이스 또는 사용자 단말 내에 이산 컴포넌트들로서 상주할 수 있다.
상기 기재된 실시예들의 앞선 설명은 어떤 당업자가 상기 기재된 실시예들을 만들거나 사용할 수 있도록 하기 위해 제공된다. 이러한 실시예들에 대한 다양한 수정들은 당업자에게 매우 명백할 것이며, 이곳에 정의된 일반적 원리들은 본 기재의 사상 또는 범위로부터 벗어남 없이 다른 실시예들에 적용될 수 있다. 따라서, 본 기재는 이곳에 나타난 실시예들에 제한되는 것으로 의도되지 않으나, 하기의 청구범위에 의해 정의되는 바와 같은 원리들 및 신규한 특징들에 부합하는 가능한 최광의의 범위로 해석되어야 한다.

Claims (24)

  1. 제1 전송선에 커플링된 제1 전송기;
    제2 전송선에 커플링된 제2 전송기; 및
    제3 전송선에 커플링된 제3 전송기
    를 포함하고,
    상기 세 개의 전송기들 중 두 개는 전도성이고,
    상기 세 개의 전송기들 중 적어도 하나는 전도성이 아닌,
    시스템.
  2. 제1 항에 있어서,
    각각의 전송기는 3-상태 디바이스인,
    시스템.
  3. 제1 항에 있어서,
    데이터 인코더가 각각의 전송기에 커플링되는,
    시스템.
  4. 제1 항에 있어서,
    상기 전송선들은 Y-종단을 갖는,
    시스템.
  5. 제1 항에 있어서, 상기 전송선들은 공통-모드 종단(a common-mode termination)을 갖는,
    시스템.
  6. 제1 항에 있어서,
    상기 전송선들은 플렉스 케이블(flex cable)을 포함하는,
    시스템.
  7. 제1 항에 있어서,
    상기 전송선들 중 적어도 두 개는 트위스트 페어(a twisted pair)를 포함하는,
    시스템.
  8. 제1 항에 있어서,
    상기 전송선들은 트위스트 트리오(a twisted trio)를 포함하는,
    시스템.
  9. 디스플레이;
    프로세싱 회로; 및
    상기 프로세싱 회로 및 상기 디스플레이에 커플링된 직렬 전송을 위한 수단
    을 포함하고,
    상기 직렬 전송을 위한 수단은 적어도 세 개의 전송기들로부터의 적어도 세 개의 와이어들을 통해 신호를 수신하도록 구성된 적어도 세 개의 수신기들을 포함하고,
    상기 전송기들 중 적어도 두 개의 전송기들은 활성이고 적어도 하나의 전송기는 비활성인,
    전자 디바이스.
  10. 제9 항에 있어서,
    상기 적어도 세 개의 와이어들은 Y-종단을 갖는,
    전자 디바이스.
  11. 제9 항에 있어서,
    상기 직렬 전송을 위한 수단은 멀티미디어 데이터를 상기 디스플레이에 제공하도록 적응된 직렬 인터페이스를 포함하는,
    전자 디바이스.
  12. 제9 항에 있어서,
    마이크로폰;
    스피커;
    상기 프로세싱 회로에 커플링된 무선 트랜시버; 및
    상기 무선 트랜시버에 커플링된 안테나
    를 더 포함하는,
    전자 디바이스.
  13. 이미지 감지 디바이스;
    데이터 프로세싱 회로; 및
    상기 데이터 프로세싱 회로 및 상기 이미지 감지 디바이스에 커플링된 직렬 인터페이스
    를 포함하고,
    상기 직렬 인터페이스는 적어도 두 개의 활성 전송기들과 적어도 하나의 비활성 전송기를 포함하는,
    전자 디바이스.
  14. 제13 항에 있어서,
    상기 이미지 감지 디바이스는 상기 데이터 프로세싱 회로와 떨어져 있는,
    전자 디바이스.
  15. 제13 항에 있어서,
    상기 직렬 인터페이스는 상기 전송기들 중 적어도 두 개에 커플링되는 동축 케이블을 포함하는,
    전자 디바이스.
  16. 제13 항에 있어서,
    상기 직렬 인터페이스는 상기 이미지 감지 디바이스 및 상기 데이터 프로세싱 회로 사이에서 비디오 데이터를 전송하도록 구성되는,
    전자 디바이스.
  17. 데이터를 적어도 두 개의 별개의 선들을 통해 전송하기 위해 직렬 인터페이스에서 선택적으로 적어도 두 개의 전송기들을 활성화시키고 적어도 하나의 전송기를 비활성화시키는 단계
    를 포함하는,
    방법.
  18. 제17 항에 있어서,
    수신된 신호를 다수의 미리 정의된 상태들 중 적어도 하나의 미리 정의된 상태로 인코딩하는 단계
    를 더 포함하고,
    상기 미리 정의된 상태들의 각각은 제1 전송기에서의 제1 극성, 제2 전송기에서의 제2 극성, 및 제3 전송기에서의 비활성의 상이한 조합을 나타내는,
    방법.
  19. 제18 항에 있어서,
    상기 다수의 미리 정의된 상태들은 :
    상기 제1 전송기에서의 제1 극성, 상기 제2 전송기에서의 제2 극성, 및 상기 제3 전송기에서의 비활성을 갖는 제1 상태;
    상기 제1 전송기에서의 제2 극성, 상기 제2 전송기에서의 제1 극성, 및 상기 제3 전송기에서의 비활성을 갖는 제2 상태;
    상기 제1 전송기에서의 비활성, 상기 제2 전송기에서의 제1 극성, 및 상기 제3 전송기에서의 제2 극성을 갖는 제3 상태;
    상기 제1 전송기에서의 비활성, 상기 제2 전송기에서의 제2 극성, 및 상기 제3 전송기에서의 제1 극성을 갖는 제4 상태;
    상기 제1 전송기에서의 제1 극성, 상기 제2 전송기에서의 비활성, 및 상기 제3 전송기에서의 제2 극성을 갖는 제5 상태; 및
    상기 제1 전송기에서의 제2 극성, 상기 제2 전송기에서의 비활성, 및 상기 제3 전송기에서의 제1 극성을 갖는 제6 상태
    를 포함하는,
    방법.
  20. 제18 항에 있어서,
    상기 다수의 미리 정의된 상태들은 제4 전송기가 비활성인 상태를 더 포함하는,
    방법.
  21. 제18 항에 있어서,
    자가-전이 상태(a self-transition state)를 금지함으로써 상기 적어도 두 개의 별개의 선들을 통해 전송되는 상기 데이터 내에 클록 신호를 임베링(embed)하는 단계
    를 더 포함하는,
    방법.
  22. 제1 선을 구동시키는 제1 전송기, 제2 선을 구동시키는 제2 전송기, 및 제3 선을 구동시키는 제3 전송기를 포함하는 전송기들 세트로부터 데이터 신호를 수신하는 단계
    를 포함하고,
    상기 데이터 신호는 상기 제1 전송기로부터의 제1 신호 및 상기 제2 전송기로부터의 제2 신호를 포함하고,
    상기 제3 전송기는 비활성인,
    방법.
  23. 제22 항에 있어서,
    상기 제1 신호는 제1 극성을 갖는 전류를 포함하고, 상기 제2 신호는 제2 극성을 갖는 전류를 포함하는,
    방법.
  24. 제22 항에 있어서,
    상기 데이터 신호 및 제2 데이터 신호 사이의 상태 전이를 결정하는 단계; 및
    상기 상태 전이에 기초하여 데이터 값을 디코딩하는 단계
    를 더 포함하는,
    방법.
KR1020107022233A 2008-03-05 2009-02-24 다중 전송기 시스템 및 방법 KR101209084B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/042,362 2008-03-05
US12/042,362 US8848810B2 (en) 2008-03-05 2008-03-05 Multiple transmitter system and method

Publications (2)

Publication Number Publication Date
KR20100120234A true KR20100120234A (ko) 2010-11-12
KR101209084B1 KR101209084B1 (ko) 2012-12-06

Family

ID=40679322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107022233A KR101209084B1 (ko) 2008-03-05 2009-02-24 다중 전송기 시스템 및 방법

Country Status (7)

Country Link
US (1) US8848810B2 (ko)
EP (1) EP2263346A1 (ko)
JP (1) JP2011517159A (ko)
KR (1) KR101209084B1 (ko)
CN (1) CN101965708B (ko)
TW (1) TW201004229A (ko)
WO (1) WO2009111208A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160057483A (ko) * 2013-10-03 2016-05-23 퀄컴 인코포레이티드 N 계승 듀얼 데이터 레이트 클록 및 데이터 복구

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231790B2 (en) 2007-03-02 2016-01-05 Qualcomm Incorporated N-phase phase and polarity encoded serial interface
US9112815B2 (en) 2012-06-15 2015-08-18 Qualcomm Incorporated Three-phase-polarity safe reverse link shutdown
US9711041B2 (en) 2012-03-16 2017-07-18 Qualcomm Incorporated N-phase polarity data transfer
US8064535B2 (en) * 2007-03-02 2011-11-22 Qualcomm Incorporated Three phase and polarity encoded serial interface
US8717065B2 (en) * 2009-02-27 2014-05-06 Yonghua Liu Data tranmission driver, system and method
US8274311B2 (en) * 2009-02-27 2012-09-25 Yonghua Liu Data transmission system and method
US8996740B2 (en) 2012-06-29 2015-03-31 Qualcomm Incorporated N-phase polarity output pin mode multiplexer
US8964879B2 (en) * 2012-07-18 2015-02-24 Rambus Inc. Crosstalk reduction coding schemes
US9130535B2 (en) 2012-12-20 2015-09-08 Qualcomm Incorporated Driver amplifier with asymmetrical T-coil matching network
US9071220B2 (en) * 2013-03-07 2015-06-30 Qualcomm Incorporated Efficient N-factorial differential signaling termination network
US9313058B2 (en) 2013-03-07 2016-04-12 Qualcomm Incorporated Compact and fast N-factorial single data rate clock and data recovery circuits
US9337997B2 (en) 2013-03-07 2016-05-10 Qualcomm Incorporated Transcoding method for multi-wire signaling that embeds clock information in transition of signal state
US9374216B2 (en) 2013-03-20 2016-06-21 Qualcomm Incorporated Multi-wire open-drain link with data symbol transition based clocking
US10289600B2 (en) 2013-08-08 2019-05-14 Qualcomm Incorporated Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols
US9276731B2 (en) * 2013-08-08 2016-03-01 Qualcomm Incorporated N-phase signal transition alignment
US9735948B2 (en) 2013-10-03 2017-08-15 Qualcomm Incorporated Multi-lane N-factorial (N!) and other multi-wire communication systems
US9755818B2 (en) 2013-10-03 2017-09-05 Qualcomm Incorporated Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes
US9203599B2 (en) 2014-04-10 2015-12-01 Qualcomm Incorporated Multi-lane N-factorial (N!) and other multi-wire communication systems
US9215063B2 (en) * 2013-10-09 2015-12-15 Qualcomm Incorporated Specifying a 3-phase or N-phase eye pattern
US10396840B2 (en) * 2013-12-27 2019-08-27 Intel Corporation High speed short reach input/output (I/O)
US9961174B2 (en) * 2014-01-15 2018-05-01 Qualcomm Incorporated Analog behavior modeling for 3-phase signaling
TW202339464A (zh) 2014-03-25 2023-10-01 日商新力股份有限公司 發送裝置
TWI752898B (zh) 2014-03-25 2022-01-21 日商新力股份有限公司 發訊裝置及通訊系統
US9710412B2 (en) * 2014-05-15 2017-07-18 Qualcomm Incorporated N-factorial voltage mode driver
JP6369160B2 (ja) 2014-06-20 2018-08-08 ソニー株式会社 送信装置および通信システム
KR20170072189A (ko) 2014-10-16 2017-06-26 소니 주식회사 송신 장치 및 통신 시스템
TWI690177B (zh) * 2014-11-05 2020-04-01 日商新力股份有限公司 傳送裝置、傳送方法及通信系統
TW201622362A (zh) 2014-12-09 2016-06-16 Sony Corp 發送裝置、發送方法、及通訊系統
CN107409106A (zh) * 2015-03-19 2017-11-28 索尼公司 接收电路、电子装置、发送/接收系统及接收电路控制方法
US9548876B2 (en) * 2015-05-06 2017-01-17 Mediatek Inc. Multiple transmitter system and method for controlling impedances of multiple transmitter system
US9520988B1 (en) 2015-08-04 2016-12-13 Qualcomm Incorporated Adaptation to 3-phase signal swap within a trio
JP6665441B2 (ja) * 2015-08-10 2020-03-13 ソニー株式会社 送信装置、受信装置、および通信システム
US9577854B1 (en) 2015-08-20 2017-02-21 Micron Technology, Inc. Apparatuses and methods for asymmetric bi-directional signaling incorporating multi-level encoding
TWI748976B (zh) 2016-02-02 2021-12-11 日商新力股份有限公司 發送裝置及通信系統
EP3226461A1 (en) * 2016-03-30 2017-10-04 Universität Wien Secure probabilistic one-time program by quantum state distribution
JP7028166B2 (ja) 2016-07-14 2022-03-02 ソニーグループ株式会社 送信装置、送信方法、および通信システム
US10164817B2 (en) 2017-03-21 2018-12-25 Micron Technology, Inc. Methods and apparatuses for signal translation in a buffered memory
US10163465B1 (en) * 2017-08-18 2018-12-25 Novatek Microelectronics Corp. Data receiver and controller for DDR memory
CN112368956B (zh) * 2018-07-11 2022-07-22 华为技术有限公司 产生信号的装置、方法和系统
US10971285B2 (en) 2018-08-21 2021-04-06 General Cable Technologies Corporation Three-wire communication cable
TWI826675B (zh) * 2019-05-29 2023-12-21 日商索尼半導體解決方案公司 發送裝置及通訊系統

Family Cites Families (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1871635U (de) * 1963-03-08 1963-05-09 Hans Meyer Geschaeftsbuecherfa Aufteileinlage fuer karteien.
CH474021A (de) * 1968-08-07 1969-06-15 Landis & Gyr Ag Steuer- und Überwachungsvorrichtung für Öl- und Gasbrenner
US4201958A (en) 1977-12-27 1980-05-06 Bell Telephone Laboratories, Incorporated Delta modulation which partitions input signal into variable-time segments that are iteratively encoded
US5210846B1 (en) 1989-05-15 1999-06-29 Dallas Semiconductor One-wire bus architecture
US4980898A (en) * 1989-08-08 1990-12-25 Siemens-Pacesetter, Inc. Self-oscillating burst mode transmitter with integral number of periods
SE9002559D0 (sv) 1990-08-02 1990-08-02 Carlstedt Elektronik Ab Kommunikationslaenk
US5359595A (en) 1991-01-09 1994-10-25 Rockwell International Corporation Skywave adaptable network transceiver apparatus and method using a stable probe and traffic protocol
US5296814A (en) * 1992-04-15 1994-03-22 General Electric Company Tunable signal coupler for a magnetic resonance imaging system
US5682157A (en) * 1992-10-19 1997-10-28 Fasirand Corporation Frequency-alternating synchronized infrared
US5381414A (en) 1993-11-05 1995-01-10 Advanced Micro Devices, Inc. Method and apparatus for determining if a data packet is addressed to a computer within a network
US5446446A (en) * 1993-12-09 1995-08-29 Southwest Microwave, Inc. Differential, multiple cell reflex cable intrusion detection system and method
US5664948A (en) 1994-07-29 1997-09-09 Seiko Communications Holding N.V. Delivery of data including preloaded advertising data
US5733131A (en) 1994-07-29 1998-03-31 Seiko Communications Holding N.V. Education and entertainment device with dynamic configuration and operation
JP3335081B2 (ja) * 1995-07-03 2002-10-15 キヤノン株式会社 パケット通信を行なうネットワークシステムにおいて用いるノード装置、それを用いるネットワークシステム及びそこで用いる通信方法
US6865610B2 (en) 1995-12-08 2005-03-08 Microsoft Corporation Wire protocol for a media server system
US6005895A (en) 1996-12-20 1999-12-21 Rambus Inc. Apparatus and method for multilevel signaling
US6081513A (en) 1997-02-10 2000-06-27 At&T Corp. Providing multimedia conferencing services over a wide area network interconnecting nonguaranteed quality of services LANs
US7143177B1 (en) 1997-03-31 2006-11-28 West Corporation Providing a presentation on a network having a plurality of synchronized media types
US5852630A (en) 1997-07-17 1998-12-22 Globespan Semiconductor, Inc. Method and apparatus for a RADSL transceiver warm start activation procedure with precoding
US6288739B1 (en) 1997-09-05 2001-09-11 Intelect Systems Corporation Distributed video communications system
US6480548B1 (en) * 1997-11-17 2002-11-12 Silicon Graphics, Inc. Spacial derivative bus encoder and decoder
US6091709A (en) 1997-11-25 2000-07-18 International Business Machines Corporation Quality of service management for packet switched networks
US6038616A (en) * 1997-12-15 2000-03-14 Int Labs, Inc. Computer system with remotely located interface where signals are encoded at the computer system, transferred through a 4-wire cable, and decoded at the interface
DE19756540A1 (de) 1997-12-18 1999-07-01 Siemens Ag Kommunikationsschnittstelle zur seriellen Übertragung digitaler Daten und korrespondierendes Datenübertragungsverfahren
US6560290B2 (en) * 1998-01-20 2003-05-06 Silicon Image, Inc. CMOS driver and on-chip termination for gigabaud speed data communication
US5939939A (en) * 1998-02-27 1999-08-17 Motorola, Inc. Power combiner with harmonic selectivity
KR100566040B1 (ko) 1998-03-19 2006-03-30 가부시끼가이샤 히다치 세이사꾸쇼 방송 정보 공급 시스템
US6243761B1 (en) 1998-03-26 2001-06-05 Digital Equipment Corporation Method for dynamically adjusting multimedia content of a web page by a server in accordance to network path characteristics between client and server
US6430196B1 (en) 1998-05-01 2002-08-06 Cisco Technology, Inc. Transmitting delay sensitive information over IP over frame relay
US6611503B1 (en) 1998-05-22 2003-08-26 Tandberg Telecom As Method and apparatus for multimedia conferencing with dynamic bandwidth allocation
US6587037B1 (en) 1999-02-08 2003-07-01 Baker Hughes Incorporated Method for multi-phase data communications and control over an ESP power cable
FI107424B (fi) 1999-03-22 2001-07-31 Nokia Mobile Phones Ltd Menetelmä ja järjestelmä multimediaan liittyvän informaation välittämiseen valmistautumiseksi pakettikytkentäisessä solukkoradioverkossa
US6556628B1 (en) 1999-04-29 2003-04-29 The University Of North Carolina At Chapel Hill Methods and systems for transmitting and receiving differential signals over a plurality of conductors
US6649377B1 (en) 1999-05-10 2003-11-18 Syntex (U.S.A.) Llc Human aggrecanase and nucleic acid compositions encoding the same
US6611755B1 (en) * 1999-12-19 2003-08-26 Trimble Navigation Ltd. Vehicle tracking, communication and fleet management system
US6552626B2 (en) * 2000-01-12 2003-04-22 Raytheon Company High power pin diode switch
US6778493B1 (en) 2000-02-07 2004-08-17 Sharp Laboratories Of America, Inc. Real-time media content synchronization and transmission in packet network apparatus and method
US6346832B1 (en) 2000-05-22 2002-02-12 Motorola, Inc. Multi-channel signaling
US6389269B1 (en) * 2000-06-15 2002-05-14 Motorola, Inc. Method and apparatus for multiple band transmission
JP4234337B2 (ja) 2000-11-17 2009-03-04 テキサス インスツルメンツ インコーポレイテッド データ伝送システムにおける又は関する改善
GB0028134D0 (en) 2000-11-17 2001-01-03 Texas Instruments Ltd Improvements in or relating to systems for data transmission
US20020112070A1 (en) * 2000-12-08 2002-08-15 The Boeing Company Network controller for digitally controlling remote devices via a common bus
US6882239B2 (en) * 2001-05-08 2005-04-19 Formfactor, Inc. Electromagnetically coupled interconnect system
US6452420B1 (en) 2001-05-24 2002-09-17 National Semiconductor Corporation Multi-dimensional differential signaling (MDDS)
US7420602B2 (en) 2001-05-29 2008-09-02 Samsung Semiconductor Israel R&D Center (Sirc) Cmos imager for cellular applications and methods of using such
JP2002351588A (ja) * 2001-05-30 2002-12-06 Hitachi Ltd 信号受信回路、半導体装置およびシステム
US6654565B2 (en) * 2001-07-05 2003-11-25 Wave7 Optics, Inc. System and method for increasing upstream communication efficiency in an optical network
US7609778B2 (en) * 2001-12-20 2009-10-27 Richard S. Norman Methods, apparatus, and systems for reducing interference on nearby conductors
US6703868B2 (en) * 2001-12-20 2004-03-09 Hyperchip Inc. Methods, apparatus, and systems for reducing interference on nearby conductors
US7088398B1 (en) * 2001-12-24 2006-08-08 Silicon Image, Inc. Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
US7336139B2 (en) 2002-03-18 2008-02-26 Applied Micro Circuits Corporation Flexible interconnect cable with grounded coplanar waveguide
US6797891B1 (en) 2002-03-18 2004-09-28 Applied Micro Circuits Corporation Flexible interconnect cable with high frequency electrical transmission line
US6867668B1 (en) 2002-03-18 2005-03-15 Applied Micro Circuits Corporation High frequency signal transmission from the surface of a circuit substrate to a flexible interconnect cable
US7145411B1 (en) 2002-03-18 2006-12-05 Applied Micro Circuits Corporation Flexible differential interconnect cable with isolated high frequency electrical transmission line
US6864758B2 (en) * 2002-04-30 2005-03-08 Freescale Semiconductor, Inc. Apparatus and resonant circuit employing a varactor diode in parallel with a transmission line and method thereof
US7113550B2 (en) * 2002-12-10 2006-09-26 Rambus Inc. Technique for improving the quality of digital signals in a multi-level signaling system
US7340615B2 (en) 2003-01-31 2008-03-04 Microsoft Corporation Method and apparatus for managing power in network interface modules
US7688929B2 (en) 2003-04-01 2010-03-30 Kingston Technology Corp. All-digital phase modulator/demodulator using multi-phase clocks and digital PLL
AU2003904169A0 (en) * 2003-08-08 2003-08-21 Clipsal Intergrated Systems Pty Ltd Collision detection in a non-dominant bit radio network communication system
US7263133B1 (en) 2003-09-02 2007-08-28 Miao George J MIMO-based multiuser OFDM multiband for ultra wideband communications
US7339502B2 (en) 2003-10-22 2008-03-04 Nxp B.V. Method and device for transmitting data over a plurality of transmission lines
AU2004307162A1 (en) 2003-10-29 2005-05-12 Qualcomm Incorporated High data rate interface
US7269430B2 (en) 2003-11-24 2007-09-11 Broadcom Corporation Frame format for high data throughput wireless local area network transmissions
EP1538752A1 (en) 2003-11-28 2005-06-08 Freescale Semiconductor, Inc. Clock pulse generator apparatus with reduced jitter clock phase
CA2548412C (en) 2003-12-08 2011-04-19 Qualcomm Incorporated High data rate interface with improved link synchronization
US7233773B2 (en) 2004-02-13 2007-06-19 Broadcom Corporation Configuring a MIMO communication
US8650304B2 (en) 2004-06-04 2014-02-11 Qualcomm Incorporated Determining a pre skew and post skew calibration data rate in a mobile display digital interface (MDDI) communication system
US7539882B2 (en) 2005-05-30 2009-05-26 Rambus Inc. Self-powered devices and methods
US7656321B2 (en) 2005-06-02 2010-02-02 Rambus Inc. Signaling system
US8024477B2 (en) 2005-06-30 2011-09-20 Intel Corporation System and method to establish a peer-to-peer IT backbone
KR100790968B1 (ko) 2005-08-10 2008-01-02 삼성전자주식회사 차동신호 전송을 위한 입, 출력 드라이버회로 및 이를구비한 차동신호 전송 장치 및 전송방법
KR100782305B1 (ko) 2006-01-09 2007-12-06 삼성전자주식회사 3개의 전송선의 차동신호화에 의한 데이터 신호 송수신장치 및 송수신 방법
US7895309B2 (en) 2006-01-11 2011-02-22 Microsoft Corporation Network event notification and delivery
CN101427460B (zh) * 2006-04-21 2011-08-03 艾利森电话股份有限公司 与linc技术结合的输出网络
US9112815B2 (en) 2012-06-15 2015-08-18 Qualcomm Incorporated Three-phase-polarity safe reverse link shutdown
US9711041B2 (en) 2012-03-16 2017-07-18 Qualcomm Incorporated N-phase polarity data transfer
US9231790B2 (en) 2007-03-02 2016-01-05 Qualcomm Incorporated N-phase phase and polarity encoded serial interface
US8064535B2 (en) 2007-03-02 2011-11-22 Qualcomm Incorporated Three phase and polarity encoded serial interface
US8649460B2 (en) 2007-06-05 2014-02-11 Rambus Inc. Techniques for multi-wire encoding with an embedded clock
WO2009046014A2 (en) 2007-10-01 2009-04-09 Rambus Inc. Simplified receiver for use in multi-wire communication
US7859356B2 (en) 2008-03-21 2010-12-28 Qualcomm Incorporated Transmission line system having high common mode impedance
US9165615B2 (en) 2010-03-24 2015-10-20 Rambus Inc. Coded differential intersymbol interference reduction
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US8539318B2 (en) 2010-06-04 2013-09-17 École Polytechnique Fédérale De Lausanne (Epfl) Power and pin efficient chip-to-chip communications with common-mode rejection and SSO resilience
EP2390969A1 (en) 2010-05-26 2011-11-30 Samsung Electronics Co., Ltd. Connector and interface device
WO2011151469A1 (en) 2010-06-04 2011-12-08 Ecole Polytechnique Federale De Lausanne Error control coding for orthogonal differential vector signaling
US20120051241A1 (en) 2010-08-31 2012-03-01 Denso Corporation Communication system with a plurality of nodes communicably connected for communication based on NRZ (non return to zero) code
US8929689B2 (en) 2011-03-08 2015-01-06 Cisco Technology, Inc. Optical modulator utilizing unary encoding and auxiliary modulator section for load balancing
US20140112401A1 (en) 2012-06-15 2014-04-24 Qualcomm Incorporated 3dynamic configuration of an n-phase polarity data communications link
US8996740B2 (en) 2012-06-29 2015-03-31 Qualcomm Incorporated N-phase polarity output pin mode multiplexer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160057483A (ko) * 2013-10-03 2016-05-23 퀄컴 인코포레이티드 N 계승 듀얼 데이터 레이트 클록 및 데이터 복구

Also Published As

Publication number Publication date
KR101209084B1 (ko) 2012-12-06
CN101965708A (zh) 2011-02-02
US20090225873A1 (en) 2009-09-10
TW201004229A (en) 2010-01-16
CN101965708B (zh) 2014-11-12
EP2263346A1 (en) 2010-12-22
US8848810B2 (en) 2014-09-30
JP2011517159A (ja) 2011-05-26
WO2009111208A1 (en) 2009-09-11

Similar Documents

Publication Publication Date Title
KR101209084B1 (ko) 다중 전송기 시스템 및 방법
US9252997B1 (en) Data link power reduction technique using bipolar pulse amplitude modulation
US10419852B2 (en) Systems and methods for handling silence in audio streams
US20090219179A1 (en) Single ended pseudo differential interconnection circuit and single ended pseudo differential signaling method
CN107637093B (zh) 用于soundwire系统中的长距离的低等待时间传输系统和方法
US20140072144A1 (en) Voltage supply circuit, audio output apparatus, and voltage supplying method
TW201810959A (zh) 用於符號轉變時鐘轉碼的偵錯和糾錯的翻轉位元
US10437552B2 (en) Systems and methods for handling silence in audio streams
US10359827B1 (en) Systems and methods for power conservation in an audio bus
JP6293924B2 (ja) 重ね合わせによるバス上での周波数制御のためのシステムおよび方法
TWI549438B (zh) 推挽式源極串聯終端的發射器設備及方法
US10528517B1 (en) Systems and methods for power conservation in a SOUNDWIRE audio bus through pattern recognition
US20090060083A1 (en) Receiver circuit
CN106331950B (zh) 音频装置以及包括音频装置的多媒体装置
JP3591822B2 (ja) バス・システム及び方法
US11064295B2 (en) Scrambling data-port audio in SOUNDWIRE systems
US9497301B2 (en) Alarm circuit and electronic device utilizing the same
JP4611395B2 (ja) 集積回路において定論理値を生成するための装置および方法
JP2006067307A (ja) データ転送回路
US20080112503A1 (en) Apparatus, system, and method for dynamic phase equalization in a communication channel
JP2011055141A (ja) 受信器、受信装置、伝送システム、および受信方法
JP2005333507A (ja) バッファ回路およびレシーバ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 7