KR20100109406A - 고체 촬상 소자 및 촬상 장치 - Google Patents
고체 촬상 소자 및 촬상 장치 Download PDFInfo
- Publication number
- KR20100109406A KR20100109406A KR1020100026071A KR20100026071A KR20100109406A KR 20100109406 A KR20100109406 A KR 20100109406A KR 1020100026071 A KR1020100026071 A KR 1020100026071A KR 20100026071 A KR20100026071 A KR 20100026071A KR 20100109406 A KR20100109406 A KR 20100109406A
- Authority
- KR
- South Korea
- Prior art keywords
- optical waveguide
- pixels
- receiving portion
- pixel
- center
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 231
- 238000009792 diffusion process Methods 0.000 claims abstract description 132
- 238000006243 chemical reaction Methods 0.000 claims abstract description 33
- 239000007787 solid Substances 0.000 claims abstract description 9
- 230000003287 optical effect Effects 0.000 claims description 419
- 238000012546 transfer Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 25
- 238000002161 passivation Methods 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 230000035945 sensitivity Effects 0.000 abstract description 16
- 239000010410 layer Substances 0.000 description 173
- 230000004888 barrier function Effects 0.000 description 52
- 238000010586 diagram Methods 0.000 description 48
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 30
- 229910052751 metal Inorganic materials 0.000 description 30
- 239000002184 metal Substances 0.000 description 30
- 229910052814 silicon oxide Inorganic materials 0.000 description 30
- 230000004048 modification Effects 0.000 description 23
- 238000012986 modification Methods 0.000 description 23
- 238000012937 correction Methods 0.000 description 22
- 210000001747 pupil Anatomy 0.000 description 22
- 239000004065 semiconductor Substances 0.000 description 17
- 239000000758 substrate Substances 0.000 description 17
- 238000005530 etching Methods 0.000 description 14
- 239000011347 resin Substances 0.000 description 14
- 229920005989 resin Polymers 0.000 description 14
- 239000000463 material Substances 0.000 description 12
- 238000009825 accumulation Methods 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 238000012545 processing Methods 0.000 description 9
- 230000009467 reduction Effects 0.000 description 9
- 230000003321 amplification Effects 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 230000002265 prevention Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000003086 colorant Substances 0.000 description 5
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 5
- 239000010419 fine particle Substances 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 229910001936 tantalum oxide Inorganic materials 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910000484 niobium oxide Inorganic materials 0.000 description 2
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0232—Optical elements or arrangements associated with the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14629—Reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
화소를 미세화해도, 감도나 광전 변환의 효율이 충분히 얻어지는 고체 촬상 소자를 제공한다.
플로팅 디퓨전(FD)을 공용하는 복수개의 화소에 의해 구성된 기본 셀과, 기본 셀을 구성하는 복수개의 화소로 공용되며, 복수개의 화소의 외측에 배치된 트랜지스터(Tr1, Tr2, Tr3)와, 기본 셀의 각 화소로 공용되는 플로팅 디퓨전(FD)에 전송 게이트(2)를 통하여 접속된 수광부(1)와, 거의 같은 간격으로 배치되고 있는 온칩 렌즈(4)와, 평면 위치가, 수광부(1)의 중심(1C)으로부터 트랜지스터(Tr1, Tr2, Tr3)의 측으로 치우치도록 벗어나 형성되고, 또한, 수광부(1)의 내부 및 온칩 렌즈(4)의 내부에 포함되도록 형성된, 광도파로(3)를 포함하는 고체 촬상 소자를 구성한다.
플로팅 디퓨전(FD)을 공용하는 복수개의 화소에 의해 구성된 기본 셀과, 기본 셀을 구성하는 복수개의 화소로 공용되며, 복수개의 화소의 외측에 배치된 트랜지스터(Tr1, Tr2, Tr3)와, 기본 셀의 각 화소로 공용되는 플로팅 디퓨전(FD)에 전송 게이트(2)를 통하여 접속된 수광부(1)와, 거의 같은 간격으로 배치되고 있는 온칩 렌즈(4)와, 평면 위치가, 수광부(1)의 중심(1C)으로부터 트랜지스터(Tr1, Tr2, Tr3)의 측으로 치우치도록 벗어나 형성되고, 또한, 수광부(1)의 내부 및 온칩 렌즈(4)의 내부에 포함되도록 형성된, 광도파로(3)를 포함하는 고체 촬상 소자를 구성한다.
Description
본 발명은, 수광부상에 광도파로를 마련한 구조의 고체 촬상 소자 및 고체 촬상 소자를 구비한 촬상 장치에 관한 것이다.
고체 촬상 소자에 대해, 촬상 소자의 중심으로부터 화소까지의 거리가 떨어지는 만큼, 그 화소에 입사하는 광은 비스듬하게 기울어 간다. 그 때문에, 최상부의 렌즈가 광전변환부(수광부)의 바로 위에 있으면, 광전변환부(수광부)에 입사하는 광의 양이 적게 되어 버린다.
그래서, 촬상 소자의 중심으로부터 화소까지의 거리에 대응해, 렌즈와 광전변환부(수광부)의 각 수평 방향의 위치를 벗어나게하여, 렌즈를 촬상 소자의 중심에 가깝게 한 구성이 제안되고 있다(예를 들면, 일본 특허공개 2006-261247호, 2006-261249호 및 2006-324439호). 이 구성으로 함으로써, 렌즈를 통과한 기울기의 입사광이, 광전변환부(수광부)에 많이 입사하게 되어, 충분한 감도를 얻을 수 있다. 이와 같이, 렌즈 등의 부품과 수광부와의 각 수평 방향의 위치를 비켜 놓는 것은, 눈동자 보정(pupil correction)으로 불리고 있다.
상기 일본 특허공개 2006-261249호 에서는, 게다가 렌즈와 수광부와의 사이에 광도파로를 마련하고 있다. 그리고, 촬상 소자의 중심으로부터 화소까지의 위치가 멀어짐에 따라, 렌즈-광도파로-수광부의 순서로 촬상 소자의 중심으로부터의 거리가 멀어지도록, 이것들의 수평 위치를 벗어나게 한 구성으로 하고 있다.
그런데, CMOS형의 고체 촬상 소자에 대해, 종래는, 1 화소마다 각각, 트랜지스터나 플로팅 디퓨전이 설치되고 있었다.
이와 같이 트랜지스터나 플로팅 디퓨전이 화소마다 있기 때문에, 화소의 미세화를 꾀할 때는 제약이 되어 버린다. 그리고, 화소를 미세화하면, 수광부의 면적이 작아져, 전하량이 적게 되기 때문에, 매우 어두운 화소가 되기 쉽고, 또, 랜덤 노이즈가 화상 신호를 타기 쉽게 되어버린다.
그래서, 트랜지스터나 플로팅 디퓨전을, 복수개의 화소로 공용하는 것으로써, 이들이 차지하는 면적의 비율을 저감해, 수광부의 면적의 비율을 늘리는 것이 제안되고 있다(예를 들면, 일본 특허공개 2006-303468호).
광도파로는, 그 내부에 재료를 매립하는 공정이 필요하지만, 화소를 미세화하면 광도파로의 구경이 작아져, 제조시에 공기 기포가 발생하기 쉬워지는 등, 광도파로의 매립성이 악화되기 때문에, 광도파로를 갖는 화소의 미세화에는 한계가 있다. 이와 같이 광도파로의 매립성이 악화되는 것으로, 화소에 의해 매립성에 불규칙함이 생기기 때문에, 제조 생산성이 저하되어 버린다.
그래서, 광도파로를 갖는 고체 촬상 소자에 대해서, 상기 일본 특허공개 2006-303468호에 기재되어 있는 것과 같은, 트랜지스터나 플로팅 디퓨전을 복수개의 화소로 공용하는 것을 고려할 수 있다. 트랜지스터나 플로팅 디퓨전을 복수개의 화소로 공용하는 것으로써, 공용하지 않는 경우와 비교해, 수광부의 면적의 비율을 늘려, 수광부의 면적을 넓히는 것이 가능하게 된다. 그리고, 화소를 미세화했을 때의 수광부 면적의 축소 정도를 완화할 수가 있으므로, 광도파로의 구경의 축소의 정도도 완화할 수가 있다.
종래의 트랜지스터나 플로팅 디퓨전을 공용하지 않는 경우에는, 온칩 렌즈에 대해서 눈동자 보정을 하거나 눈동자 보정을 하지 않는 것에 관계없이, 수광부의 간격은 거의 일정하게 되고 있다.
그렇지만, 트랜지스터나 플로팅 디퓨전을 복수개의 화소로 공용하면, 수광부의 간격이 일정하게 아니게 된다. 이것은, 수광부가 공용하는 플로팅 디퓨전의 측으로 치우치도록 배치됨과 동시에, 플로팅 디퓨전과는 반대측(외측)에 트랜지스터가 배치되기 때문에 있다.
이것에 대해서, 온칩 렌즈는, 거의 같은 간격으로 배치하는 것이 바람직하다. 온칩 렌즈의 간격이 동일하지 않으면 각 화소의 온칩 렌즈를 같은 직경 및 같은 곡율로 형성했을 때에, 온칩 렌즈의 간격이 넓은 개소에 있어서, 온칩 렌즈의 사이에 입사광이 집속하지 않는 영역, 소위 무효 영역이 넓게되어 버린다.
따라서, 간격이 일정하지 않은 수광부와 거의 같은 간격으로 배치된 온칩 렌즈란, 평면 위치가 어느 정도 벗어나게 된다. 온칩 렌즈에 대해서 눈동자 보정을 실시했을 경우에는, 눈동자 보정의 방향과는 다른 방향에도 평면 위치가 어긋난다.
위에서 설명한 바와 같이 수광부와 온칩 렌즈의 평면 위치가 어긋난 상태로, 이러한 사이에 광도파로를 마련할 때, 온칩 렌즈의 중심 아래에 광도파로를 배치하면, 광도파로의 일부가 수광부로부터 초과하는 일이 있다. 광도파로의 일부가 수광부로부터 초과하면, 초과한 부분을 지난 광은 광전 변환되지 않고, 로스가 된다. 그 때문에, 감도가 떨어져, 광전 변환의 효율도 나빠진다.
또, 광도파로의 일부가, 근처의 화소의 수광부에 걸리는 일이 있어서, 이 경우, 혼합색을 일으킨다.
한편, 수광부의 중심 위에 광도파로를 배치하면, 온칩 렌즈의 중심으로부터 광도파로가 벗어나 있으므로, 온칩 렌즈로 모은 광을 광도파로에 이끌기 어려워진다. 광도파로에 이끌리지 않았던 광은 로스가 되어, 역시, 감도가 떨어져, 광전 변환의 효율도 나빠진다.
상기 일본 특허공개 2006-261247호에 기재된 구성에서는, 광도파로를 2층 형성하고 있으며, 눈동자 보정을 실시하기 때문에, 상층의 광도파로 상단이, 하층의 광도파로보다 고체 촬상 소자의 중심 방향으로 편심하고 있다. 이 때문에, 상층의 광도파로의 통로 구경을, 하층의 광도파로의 통로 구경보다 크게 제작할 필요가 있다. 이 경우, 상층의 광도파로를 통과한 광 가운데, 하층의 광도파로에 들어가지 않는 광을 일으키는 일이 있다.
상술한 문제의 해결을 위해서, 본 발명에 대해서는, 화소를 미세화해도, 감도나 광전 변환의 효율을 충분히 얻을 수 있는 고체 촬상 소자를 제공하는 것이다. 또, 이 고체 촬상 소자를 구비한 촬상 장치를 제공하는 것이다.
본 발명의 고체 촬상 소자는, 화소마다 각각 형성된, 광전 변환을 행하는 수광부와, 수광부의 윗쪽의 절연층내에 매립 형성되어 광을 수광부로 유도하는 광도파로와, 광도파로의 윗쪽에 형성된 온칩 렌즈를 포함하는 고체 촬상 소자이다. 그리고, 플로팅 디퓨전을 공용하는 복수개의 화소에 의해 구성된 기본 셀과 이 기본 셀을 구성하는 복수개의 화소로 공용되어 복수개의 화소의 외측에 배치된 트랜지스터를 포함한다. 또, 기본 셀의 각 화소로 공용되는 플로팅 디퓨전에 전송 게이트를 통해 접속된 수광부와 거의 같은 간격으로 배치되어 있는 온칩 렌즈를 포함한다. 게다가 평면 위치가, 수광부의 중심으로부터 트랜지스터의 측으로 치우치도록 벗어나 형성되고, 한편, 수광부의 내부에 포함되도록 형성된, 제 1의 광도파로를 포함한다. 게다가 제 1의 광도파로에서 상층에 형성되어 평면 위치가, 수광부의 중심으로부터 트랜지스터의 측으로 치우치도록 벗어나 형성되고, 한편, 제 1의 광도파로의 내부 및 온칩 렌즈의 내부에 포함되도록 형성된, 제 2의 광도파로를 포함한다.
본 발명의 촬상 장치는, 입사광을 집광하는 집광 광학부와 이 집광 광학부에서 집광한 입사광을 수광해 광전 변환하는 고체 촬상 소자와 이 고체 촬상 소자에서 광전 변환되어 얻어진 신호를 처리하는 신호 처리부를 포함한다. 그리고, 본 발명의 촬상 장치는, 고체 촬상 소자가 상기 본 발명의 고체 촬상 소자의 구성인 것이다.
상술한 본 발명의 고체 촬상 소자의 구성에 의하면, 기본 셀의 복수개의 화소로 플로팅 디퓨전과 트랜지스터를 공용해, 플로팅 디퓨전에 전송 게이트를 통해 수광부를 접속하고 있다. 이것에 의해, 공용하지 않는 경우와 비교해, 수광부의 면적의 비율을 늘려, 수광부의 면적을 넓히는 것이 가능하게 된다. 그리고, 화소를 미세화했을 때의 수광부 면적의 축소 정도를 완화할 수가 있다. 이 때문에, 광도파로의 치수를 매립성의 한계로 되지 않도록 하며, 한편 한계 근처까지 화소를 미세화하는 것이 가능하게 된다.
또, 온칩 렌즈가 동일한 간격으로 형성되고 있으므로, 소위 무효 영역을 적게할 수가 있어 무효 영역에 의한 로스의 발생을 억제할 수가 있다.
게다가 제 2의 광도파로의 평면 위치가, 수광부의 중심으로부터 트랜지스터의 측으로 치우치도록 벗어나 형성되고, 한편 제 1의 광도파로의 내부 및 온칩 렌즈의 내부에 포함되도록 형성되고 있다. 이것에 의해, 온칩 렌즈로 모은 광을 충분히 제 2의 광도파로로 유도할 수가 있으며, 제 2의 광도파로를 지난 광이 확실히 제 1의 광도파로에 입사한다.
또한, 제 1의 광도파로의 평면 위치가, 수광부의 중심으로부터 트랜지스터의 측으로 치우치도록 벗어나 형성되고, 또한 수광부의 내부에 포함되도록 형성되고 있다. 이것에 의해, 제 1의 광도파로를 지난 광이 확실히 수광부에 입사한다. 또, 제 1의 광도파로를 지난 광이 근처 화소의 수광부에 입사해 생기는 혼합색을, 막을 수가 있다.
상술한 본 발명의 촬상 장치의 구성에 의하면, 고체 촬상 소자가 상기 본 발명의 촬상 장치의 구성이므로, 고체 촬상 소자의 화소를 미세화할 수가 있어 무효 영역에 의한 로스의 발생을 억제할 수가 있다. 또, 온칩 렌즈와 광도파로를 지난 광을, 확실히 수광부에 입사 시키는 것이 가능하게 된다.
본 발명의 고체 촬상 소자는, 화소마다 각각 형성된, 광전 변환을 행하는 수광부와 이 수광부의 윗쪽의 절연층내에 매립 형성되어 광을 수광부로 유도하는 광도파로와 광도파로의 윗쪽에 형성된 온칩 렌즈를 포함하는 고체 촬상 소자이다. 그리고, 플로팅 디퓨전을 공용하는 복수개의 화소에 의해 구성된 기본 셀과 이 기본 셀을 구성하는 복수개의 화소로 공용되어 복수개의 화소의 외측에 배치된 트랜지스터를 포함한다. 또, 기본 셀의 각 화소로 공용되는 플로팅 디퓨전에 전송 게이트를 통해 접속된 수광부와 거의 같은 간격으로 배치되어 있는 온칩 렌즈를 포함한다. 게다가 평면 위치가, 수광부의 중심으로부터 트랜지스터의 측으로 치우치도록 벗어나 형성되고, 또한, 수광부의 내부 및 온칩 렌즈의 내부에 포함되도록 형성된, 광도파로를 포함한다.
본 발명의 촬상 장치는, 입사광을 집광하는 집광 광학부와 이 집광 광학부에서 집광한 입사광을 수광해 광전 변환하는 고체 촬상 소자와 이 고체 촬상 소자에서 광전 변환되어 얻어진 신호를 처리하는 신호 처리부를 포함한다. 그리고, 본 발명의 촬상 장치는, 고체 촬상 소자가 상기 본 발명의 고체 촬상 소자의 구성인 것이다.
상술한 본 발명의 고체 촬상 소자의 구성에 의하면, 기본 셀의 복수개의 화소로 플로팅 디퓨전과 트랜지스터를 공용해, 플로팅 디퓨전에 전송 게이트를 통해 수광부를 접속하고 있다. 이것에 의해, 공용하지 않는 경우와 비교해, 수광부의 면적의 비율을 늘려, 수광부의 면적을 넓히는 것이 가능하게 된다. 그리고, 화소를 미세화했을 때의 수광부 면적의 축소 정도를 완화할 수가 있다. 이 때문에, 광도파로의 치수를 매립성의 한계로 되지 않도록 하며, 한편 한계 근처까지 화소를 미세화하는 것이 가능하게 된다. 또, 온칩 렌즈가 동일한 간격으로 형성되고 있으므로, 소위 무효 영역을 적게할 수가 있어 무효 영역에 의한 로스의 발생을 억제할 수가 있다. 게다가 광도파로의 평면 위치가, 수광부의 중심으로부터 트랜지스터의 측으로 치우치도록 벗어나 형성되고, 한편 수광부의 내부 및 온칩 렌즈의 내부에 포함되도록 형성되고 있다. 이것에 의해, 온칩 렌즈로 모은 광을 충분히 광도파로로 유도할 수가 있으며, 광도파로를 지난 광이 확실히 수광부에 입사한다. 또, 광도파로를 지난 광이 근처의 화소의 수광부에 입사해 생기는 혼합색을 막을 수가 있다.
상술한 본 발명의 촬상 장치의 구성에 의하면, 고체 촬상 소자가 상기 본 발명의 촬상 장치의 구성이므로, 고체 촬상 소자의 화소를 미세화할 수가 있어 무효 영역에 의한 로스의 발생을 억제할 수가 있다. 또, 온칩 렌즈와 광도파로를 지난 광을, 확실히 수광부에 입사 시키는 것이 가능하게 된다.
상술한 본 발명에 의하면, 화소를 미세화했을 때의 수광부 면적의 축소 정도를 완화할 수가 있으므로, 화소를 미세화해, 고체 촬상 소자의 집적도를 높이는 것이나, 고체 촬상 소자를 구비한 촬상 장치의 다화소화나 소형화를 도모할 수가 있다. 그리고, 무효 영역에 의한 로스의 발생을 억제할 수가 있어 온칩 렌즈로 모은 광을 충분히 제 2의 광도파로로 유도할 수가 있으며, 제 2의 광도파로로부터 제 1의 광도파로를 지난 광이 확실히 수광부에 입사하므로, 감도나 광전 변환의 효율을 향상할 수가 있다. 따라서, 본 발명에 의해, 화소를 미세화해도 감도나 광전 변환의 효율을 충분히 얻을 수 있는 고체 촬상 소자 및 고체 촬상 소자를 구비한 촬상 장치를 실현할 수가 있다.
도 1은 본 발명의 고체 촬상 소자의 제 1의 실시 형태의 개략 구성도(평면도)이다.
도 2는 도 1의 고체 촬상 소자의 4개의 기본 셀의 평면도이다.
도 3은 도 1의 제 1의 광도파로 및 제 2의 광도파로와 수광부와 트랜지스터등을 나타내는 도이다.
도 4는 도 1의 온칩 렌즈만을 나타내는 도이다.
도 5는 도 1의 온칩 렌즈와 제 1의 광도파로 및 제 2의 광도파로를 나타내는 도이다.
도 6은 도 1의 고체 촬상 소자의 1 화소의 단면도이다.
도 7은 화소의 모식적인 평면 레이아웃도이다.
도 8은 도 1 및 도 22의 36개의 화소에 대칼라 필터 색의 배치의 한 형태를 나타내는 도이다.
도 9는 도 1 및 도 22의 고체 촬상 소자의 기본 셀의 4개의 화소의 등가 회로도의 한 형태를 나타내는 도이다.
도 10은 도 1, 도 12, 도 22 및 도 30의 기본 셀의 4개의 화소가 사용하는 트랜지스터의 위치 관계를 나타내는 도이다.
도 11의 A는 도 1, 도 12, 도 22 및 도 30의 제 1의 예의 배선의 한 형태를 나타내는 도이다.
도 11의 B는 도 1, 도 12, 도 22 및 도 30의 제 2의 예의 배선의 한 형태를 나타내는 도이다.
도 12는 본 발명의 고체 촬상 소자의 제 2의 실시 형태의 개략 구성도(평면도)이다.
도 13은 도 12의 고체 촬상 소자의 2개의 기본 셀의 평면도이다.
도 14는 도 12의 온칩 렌즈와 제 1의 광도파로 및 제 2의 광도파로를 나타내는 도이다.
도 15는 도 12의 고체 촬상 소자의 기본 셀의 2개의 화소의 등가 회로도의 한 형태를 나타내는 도이다.
도 16의 A 내지 D는 제 1의 광도파로 및 제 2의 광도파로의 단면 형상의 각 형태를 나타내는 도이다.
도 17은 제 1의 변형 예의 트랜지스터, 수광부, 제 1의 광도파로 및 제 2의 광도파로의 배치를 나타내는 도이다.
도 18은 제 2의 변형 예의 트랜지스터, 수광부, 제 1의 광도파로 및 제 2의 광도파로의 배치를 나타내는 도이다.
도 19는 제 3의 변형 예의 트랜지스터, 수광부, 제 1의 광도파로 및 제 2의 광도파로의 배치를 나타내는 도이다.
도 20은 촬상 소자의 중심의 위치가 다른 변형 예의 도 1에 대응하는 도이다.
도 21은 촬상 소자의 중심의 위치가 다른 변형 예의 도 4에 대응하는 도이다.
도 22는 본 발명의 고체 촬상 소자의 제 3의 실시 형태의 개략 구성도(평면도)이다.
도 23은 도 22의 고체 촬상 소자의 4개의 기본 셀의 평면도이다.
도 24는 도 22의 광도파로와 수광부와 트랜지스터등을 나타내는 도이다.
도 25는 도 22의 온칩 렌즈만을 나타내는 도이다.
도 26은 도 22의 온칩 렌즈와 광도파로를 나타내는 도이다.
도 27은 도 22의 고체 촬상 소자의 1 화소의 단면도이다.
도 28은 화소의 모식적인 평면 레이아웃도이다.
도 29의 A 및 B는 광도파로의 간격을 비켜 놓은 구성과 광도파로의 간격을 일정하게 한 구성과에 임해서, 광의 입사각에 의한 출력의 변화를 측정한 결과를 나타내는 도이다.
도 30은 본 발명의 고체 촬상 소자의 제 4의 실시 형태의 개략 구성도(평면도)이다.
도 31은 도 30의 고체 촬상 소자의 2개의 기본 셀의 평면도이다.
도 32는 도 30 가운데, 온칩 렌즈와 광도파로를 나타내는 도이다.
도 33의 A 내지 D는 광도파로의 단면 형상의 각 형태를 나타내는 도이다.
도 34는 제 1의 변형 예의 트랜지스터, 수광부, 광도파로의 배치를 나타내는 도이다.
도 35는 제 2의 변형 예의 트랜지스터, 수광부, 광도파로의 배치를 나타내는 도이다.
도 36은 제 3의 변형 예의 트랜지스터, 수광부, 광도파로의 배치를 나타내는 도이다.
도 37은 촬상 소자의 중심의 위치가 다른 변형 예의 도 22에 대응하는 도이다.
도 38은 촬상 소자의 중심의 위치가 다른 변형 예의 도 25에 대응하는 도이다.
도 39는 본 발명의 촬상 장치의 일실시 형태의 개략 구성도(블럭도)이다.
도 2는 도 1의 고체 촬상 소자의 4개의 기본 셀의 평면도이다.
도 3은 도 1의 제 1의 광도파로 및 제 2의 광도파로와 수광부와 트랜지스터등을 나타내는 도이다.
도 4는 도 1의 온칩 렌즈만을 나타내는 도이다.
도 5는 도 1의 온칩 렌즈와 제 1의 광도파로 및 제 2의 광도파로를 나타내는 도이다.
도 6은 도 1의 고체 촬상 소자의 1 화소의 단면도이다.
도 7은 화소의 모식적인 평면 레이아웃도이다.
도 8은 도 1 및 도 22의 36개의 화소에 대칼라 필터 색의 배치의 한 형태를 나타내는 도이다.
도 9는 도 1 및 도 22의 고체 촬상 소자의 기본 셀의 4개의 화소의 등가 회로도의 한 형태를 나타내는 도이다.
도 10은 도 1, 도 12, 도 22 및 도 30의 기본 셀의 4개의 화소가 사용하는 트랜지스터의 위치 관계를 나타내는 도이다.
도 11의 A는 도 1, 도 12, 도 22 및 도 30의 제 1의 예의 배선의 한 형태를 나타내는 도이다.
도 11의 B는 도 1, 도 12, 도 22 및 도 30의 제 2의 예의 배선의 한 형태를 나타내는 도이다.
도 12는 본 발명의 고체 촬상 소자의 제 2의 실시 형태의 개략 구성도(평면도)이다.
도 13은 도 12의 고체 촬상 소자의 2개의 기본 셀의 평면도이다.
도 14는 도 12의 온칩 렌즈와 제 1의 광도파로 및 제 2의 광도파로를 나타내는 도이다.
도 15는 도 12의 고체 촬상 소자의 기본 셀의 2개의 화소의 등가 회로도의 한 형태를 나타내는 도이다.
도 16의 A 내지 D는 제 1의 광도파로 및 제 2의 광도파로의 단면 형상의 각 형태를 나타내는 도이다.
도 17은 제 1의 변형 예의 트랜지스터, 수광부, 제 1의 광도파로 및 제 2의 광도파로의 배치를 나타내는 도이다.
도 18은 제 2의 변형 예의 트랜지스터, 수광부, 제 1의 광도파로 및 제 2의 광도파로의 배치를 나타내는 도이다.
도 19는 제 3의 변형 예의 트랜지스터, 수광부, 제 1의 광도파로 및 제 2의 광도파로의 배치를 나타내는 도이다.
도 20은 촬상 소자의 중심의 위치가 다른 변형 예의 도 1에 대응하는 도이다.
도 21은 촬상 소자의 중심의 위치가 다른 변형 예의 도 4에 대응하는 도이다.
도 22는 본 발명의 고체 촬상 소자의 제 3의 실시 형태의 개략 구성도(평면도)이다.
도 23은 도 22의 고체 촬상 소자의 4개의 기본 셀의 평면도이다.
도 24는 도 22의 광도파로와 수광부와 트랜지스터등을 나타내는 도이다.
도 25는 도 22의 온칩 렌즈만을 나타내는 도이다.
도 26은 도 22의 온칩 렌즈와 광도파로를 나타내는 도이다.
도 27은 도 22의 고체 촬상 소자의 1 화소의 단면도이다.
도 28은 화소의 모식적인 평면 레이아웃도이다.
도 29의 A 및 B는 광도파로의 간격을 비켜 놓은 구성과 광도파로의 간격을 일정하게 한 구성과에 임해서, 광의 입사각에 의한 출력의 변화를 측정한 결과를 나타내는 도이다.
도 30은 본 발명의 고체 촬상 소자의 제 4의 실시 형태의 개략 구성도(평면도)이다.
도 31은 도 30의 고체 촬상 소자의 2개의 기본 셀의 평면도이다.
도 32는 도 30 가운데, 온칩 렌즈와 광도파로를 나타내는 도이다.
도 33의 A 내지 D는 광도파로의 단면 형상의 각 형태를 나타내는 도이다.
도 34는 제 1의 변형 예의 트랜지스터, 수광부, 광도파로의 배치를 나타내는 도이다.
도 35는 제 2의 변형 예의 트랜지스터, 수광부, 광도파로의 배치를 나타내는 도이다.
도 36은 제 3의 변형 예의 트랜지스터, 수광부, 광도파로의 배치를 나타내는 도이다.
도 37은 촬상 소자의 중심의 위치가 다른 변형 예의 도 22에 대응하는 도이다.
도 38은 촬상 소자의 중심의 위치가 다른 변형 예의 도 25에 대응하는 도이다.
도 39는 본 발명의 촬상 장치의 일실시 형태의 개략 구성도(블럭도)이다.
이하, 발명을 실시하기 위한 최선의 형태(이하, 실시 형태로 한다)에 대해 설명한다. 또한, 설명은 이하의 순서로 실시한다.
1. 고체 촬상 소자의 제 1의 실시 형태
2. 고체 촬상 소자의 제 2의 실시 형태
3. 변형예
4. 고체 촬상 소자의 제 3 실시 형태
5. 고체 촬상 소자의 제 4의 실시 형태
6. 변형예
7. 촬상 장치의 실시 형태
＜1. 고체 촬상 소자의 제 1의 실시 형태＞
본 발명의 고체 촬상 소자의 제 1의 실시 형태의 개략 구성도(평면도)를, 도 1에 나타낸다.
도 1에 나타내듯이, 이 고체 촬상 소자는, 다수의 화소가 종횡으로 매트릭스상태로 배치된다. 도 1에서는, 촬상 소자의 중심(C)의 주위의 36개 화소(세로 6개×가로 6개)를 나타내고 있다.
이하, 부호 1은 수광부, 2는 전송 게이트, 103은 제 1의 광도파로, 104는 제 2의 광도파로, 105는 온칩 렌즈, 10은 반도체 기판, 11은 전하 축적층, 12는 정전하 축적 영역, 13은 게이트 절연막, 14는 게이트 전극, 18, 23, 28은 베리어 메탈층, 19, 24, 29는 도전층, 20은 제1 확산 방지막, 32, 37은 매립층, 36은 패시베이션막, 38은 평탄화 수지층, 39는 칼라 필터, 100은 신호선, 110은 배선, 500은 촬상 장치, 501은 촬상부, 502는 광학계, 503은 신호 처리부, "FD"는 플로팅 디퓨전, "RST"는 리셋트 트랜지스터, "Amp"는 증폭 트랜지스터, "SEL"는 선택 트랜지스터를 나타낸다.
각 화소는, 포토 다이오드로부터 이루어져, 수광한 광의 광전 변환을 행하는 수광부(1)와 입사광을 수광부로 유도하는 제 1의 광도파로(103) 및 제 2의 광도파로(104)와 입사광을 집속 시키는 온칩 렌즈(105)를 구비하고 있다. 제 1의 광도파로(103) 및 제 2의 광도파로(104)는, 모두 단면 형상이 원형이며, 제 1의 광도파로(103)가 하층(수광부(1)측)에 있으며, 제 2의 광도파로(104)가 상층(온칩 렌즈(105)측)에 있다. 그리고, 하층의 제 1의 광도파로(103)보다, 상층의 제 2의 광도파로(104)는, 구경이 작아지고 있다.
또, 세로 2개×가로 2개의 합계 4개의 화소에 대해, 광으로 변환해 얻을 수 있던 전하를 축적할 수가 있는 플로팅 디퓨전(FD)을 공용하고 있다. 그리고, 4개의 화소의 각각에 있어서, 수광부(1)와 4개로 공용하고 있는 플로팅 디퓨전(FD)과의 사이에, 전송 게이트(2)가 설치되고 있다.
게다가 플로팅 디퓨전(FD)을 공용하는 4개의 화소의 상하에, 트랜지스터(Tr1, Tr2, Tr3)가 배치되어 있다. 각 트랜지스터(Tr1, Tr2, Tr3)의 구성은, 특히 한정되지 않지만, 예를 들면, 증폭 트랜지스터, 리셋트 트랜지스터, 선택 트랜지스터 등을 포함한다.
여기서, 도 1의 우측 아래의 4개의 화소를 추출해, 도 2에 나타낸다.
본 실시 형태의 고체 촬상 소자에서는, 플로팅 디퓨전(FD)을 공용하는 4개의 화소를 기본 셀로 하고 있으며, 이 도 2는, 도 1의 우측 아래의 기본 셀과 촬상 소자의 중심(C)을 나타내고 있다.
도 2에 나타내듯이, 4개의 화소의 각각에 있어서, 제 1의 광도파로(103)의 중심(도시하지 않음) 및 제 2의 광도파로(104)의 중심(104C)이, 수광부(1)의 중심(1C)으로부터 벗어나 있다.
구체적으로는, 도 중 위쪽의 2개의 화소에서는, 제 1의 광도파로(103)의 중심 및 제 2의 광도파로(104)의 중심(104C)이 수광부(1)의 중심(1C)보다 위쪽으로 벗어나 있다. 도 중 아래 쪽의 2개의 화소에서는, 제 1의 광도파로(103)의 중심 및 제 2의 광도파로(104)의 중심(104C)이 수광부(1)의 중심(1C)보다 아래 쪽으로 벗어나 있다.
또, 촬상 소자의 중심(C)으로부터 각 화소의 수광부(1)의 중심(1C)에 선을 연결하여 생각하면, 위쪽의 2개의 화소에서는, 제 1의 광도파로(103)의 중심 및 제 2의 광도파로(104)의 중심(104C)이, 수광부(1)의 중심(1C)보다 촬상 소자의 중심(C)으로부터의 거리가 가깝게 되어 있다. 아래 쪽의 2개의 화소에서는, 제 1의 광도파로(103)의 중심 및 제 2의 광도파로(104)의 중심(104C)이, 수광부(1)의 중심(1C)보다 촬상 소자의 중심(C)으로부터의 거리가 멀어지고 있다. 즉, 제 1의 광도파로(103)의 중심 및 제 2의 광도파로(104)의 중심(104C)이, 수광부(1)의 중심(1C)보다 촬상 소자의 중심(C)으로부터의 거리가 가까운 화소와 거리가 먼 화소가, 혼재하고 있다.
도 1의 전체의 평면도로 돌아가 생각해 보면, 전체적으로도, 제 1의 광도파로(103)의 중심 및 제 2의 광도파로(104)의 중심(104C)이, 수광부(1)의 중심(1C)보다 촬상 소자의 중심(C)으로부터의 거리가 가까운 화소와 거리가 먼 화소가, 혼재하고 있는 것을 알 수 있다. 제 1의 광도파로(103)의 중심 및 제 2의 광도파로(104)의 중심 4 C가, 수광부(1)의 중심(1C)보다 촬상 소자의 중심(C)으로부터의 거리가 가까운 화소는, 위로부터 2행째의 각 화소와 아래로부터 2행째의 각 화소와. 그 외의 4행의 화소에서는, 제 1의 광도파로(103)의 중심 및 제 2의 광도파로(104)의 중심(104C)이, 수광부(1)의 중심(1C)보다 촬상 소자의 중심(C)으로부터의 거리가 멀어지고 있다.
상기 일본 특허공개 2006-261247호에 기재되어 있는 종래예에서는, 제 1의 광도파로(103)의 중심 및 제 2의 광도파로(104)의 중심(104C)이, 수광부(1)의 중심(1C)보다 촬상 소자의 중심(C)으로부터의 거리가 같거나 가까운 화소뿐이다. 그리고, 제 1의 광도파로(103)의 중심 및 제 2의 광도파로(104)의 중심(104C)이 먼 화소는 존재하지 않는다. 이 점으로써, 본 실시 형태의 구성은, 종래예와는 완전히 차이가 난다.
도 1의 고체 촬상 소자의 일부의 부품을 추출한 평면도를, 도 3 내지 도 5에 나타낸다. 도 3은, 제 1의 광도파로(103) 및 제 2의 광도파로(104)와 수광부(1)와 트랜지스터(Tr1, Tr2, Tr3) 등을 나타내고 있다. 도 4는, 온칩 렌즈(105)만을 나타내고 있다. 도 5는, 온칩 렌즈(105)로 제 1의 광도파로(103)으로 제 2의 광도파로(104)를 나타내고 있다. 덧붙여 도 3 내지 도 5에 대해, 부품과 함께, 촬상 소자의 중심(C)을 나타내고 있다.
도 3에 나타내듯이, 각 화소의 수광부(1)는, 4개의 화소를 기본 셀로서 규칙적으로 배치되어 있다.
기본 셀의 4개의 화소는, 공용하는 플로팅 디퓨전(FD)의 주위에 모여 있다.
한편, 트랜지스터(Tr1, Tr2, Tr3)를 사이에 두는 상하 2개의 화소는, 간격이 떨어져 있다. 그리고, 1행 띄어 화소의 간격이 변한다. 즉, 같은 기본 셀내의 화소와의 화소 간격(1a)보다, 트랜지스터를 사이에 낀 기본 셀의 화소와의 화소 간격(1c)이 커지고 있다.
또, 근처의 기본 셀의 화소는 같은 기본 셀의 화소보다 간격이 떨어져 있다. 그리고, 1열 띄어, 화소의 간격이 변한다. 즉, 같은 기본 셀내의 화소와의 화소 간격(1b)보다, 근처의 기본 셀의 화소와의 화소 간격(1d)이 커지고 있다.
이하, 제 1의 광도파로(103)는, 그 상하방향의 간격을 도파로 간격(103a) 및 도파로 간격(103c)으로 하고, 그 좌우 방향의 간격을 도파로 간격(103b) 및 도파로 간격(103d)로 한다. 또, 제 2의 광도파로(104)는, 게다가 아래방향의 간격을 도파로 간격(104a) 및 도파로 간격(104c)으로 하고, 그 좌우 방향의 간격을 도파로 간격(104b) 및 도파로 간격(104d)으로 한다.
제 1의 광도파로(103)는, 상하 방향의 간격이 1행 마다 차이가 난다. 즉, 같은 기본 셀내의 화소와의 도파로 간격(103a)과 트랜지스터를 사이에 낀 기본 셀의 화소와의 도파로 간격(103c)이 다르게 되어 있다. 또, 좌우 방향의 간격은 1열 두고 약간 바뀌고 있어 같은 기본 셀내의 화소와의 도파로 간격(103b)과 트랜지스터를 사이에 낀 기본 셀의 화소와의 도파로 간격(103d)이 조금 다르게 되어 있다.
이것에 대해서, 제 2의 광도파로(104)는, 상하 방향으로, 거의 같은 간격으로 배치되어 있다. 즉, 같은 기본 셀내의 화소와의 도파로 간격(104a)이 트랜지스터를 사이에 낀 기본 셀의 화소와의 도파로 간격(104c)이 거의 같아지고 있다. 또, 좌우 방향의 간격은 1열 두고 약간 바뀌고 있어 같은 기본 셀내의 화소와의 도파로 간격(104b)과 트랜지스터를 사이에 낀 기본 셀의 화소와의 도파로 간격(104d)이 조금 차이가 난다.
또한 어느 화소에 대해서도, 제 1의 광도파로(103) 및 제 2의 광도파로(104)는, 그 평면 배치가, 수광부(1)의 내부에 포함되게 되어 있다.
또, 상층의 제 2의 광도파로(104)는, 그 평면 위치가 하층의 제 1의 광도파로(103)의 내부에 포함되게 되어 있다.
도 4에 나타내듯이, 온칩 렌즈(105)는, 상하 방향, 좌우 방향과도, 거의 같은 간격으로 배치되어 있다. 즉, 같은 기본 셀내의 화소와의 렌즈 간격과 트랜지스터를 사이에 낀 기본 셀의 화소와의 렌즈 간격이 거의 같은 간격(105a)이 되고 있다. 또, 같은 기본 셀내의 화소와의 렌즈 간격과 근처의 기본 셀의 화소와의 렌즈 간격이 거의 같은 간격(105b)이 되고 있다.
또한, 온칩 렌즈의 간격이 동일하지 않으면 각 화소의 온칩 렌즈를 같은 직경 및 같은 곡율로 형성했을 때에, 온칩 렌즈의 간격이 넓은 개소에 있어서, 온칩 렌즈 사이에 입사광이 집속 하지 않는 영역, 소위 무효 영역이 넓게되어 버린다.
도 5에 나타내듯이, 제 1의 광도파로(103) 및 제 2의 광도파로(104)와, 온칩 렌즈(105)란, 각각의 상대 위치가 화소의 위치에 의해 변화되어 있다. 촬상 소자의 중심(C)으로부터 보아, 상측의 2행의 화소에서는, 제 1의 광도파로(103)가 온칩 렌즈(105)의 상부에 치우쳐 있고, 제 2의 광도파로(104)가 온칩 렌즈(105)의 상반분에 있다. 촬상 소자의 중심(C)의 양측의 2행의 화소에서는, 제 1의 광도파로(103) 및 제 2의 광도파로(104)가 온칩 렌즈(105)의 상하 방향의 중앙 부근에 있다. 촬상 소자의 중심(C)으로부터 보아, 하측의 2행의 화소에서는, 제 1의 광도파로(103)가 온칩 렌즈(105)의 하부에 치우쳐 있고, 제 2의 광도파로(104)가 온칩 렌즈(105)의 하반분에 있다.
촬상 소자의 중심(C)으로부터 보아, 우측의 2열의 화소에서는, 제 1의 광도파로(103)가 온칩 렌즈(105)의 우측으로 치우쳐 있고, 제 2의 광도파로(104)가 온칩 렌즈(105)의 우반분에 있다. 촬상 소자의 중심(C)의 양측의 2열의 화소에서는, 제 1의 광도파로(103) 및 제 2의 광도파로(104)가 온칩 렌즈(105)의 좌우 방향의 중앙 부근에 있다. 촬상 소자의 중심(C)으로부터 보아, 좌측의 2열의 화소에서는, 제 1의 광도파로(103)가 온칩 렌즈(105)의 왼쪽으로 치우쳐 있고, 제 2의 광도파로(104)가 온칩 렌즈(105)의 좌 반분에 있다.
또한, 어느 화소에 있어서도, 제 2의 광도파로(104)는, 그 평면 배치가, 온칩 렌즈(105)에 포함되게 되어 있다.
이것에 대하여, 제 1의 광도파로(103)는, 평면 배치가 온칩 렌즈(105)로부터 조금 돌출하고 있는 화소도 있다.
이 제 1의 실시 형태에서는, 온칩 렌즈(105)와 수광부(1)와의 상대 위치가, 촬상 소자의 중심(C)으로부터 보았던 화소의 위치에 의해 변화되어 있다. 그리고, 촬상 소자의 중심(C)으로부터 화소까지의 거리에 대응하여, 온칩 렌즈(105)가 수광부(1)의 중심(1C)으로부터 촬상 소자의 중심(C)의 측으로 벗어나 있다.
즉, 온칩 렌즈(105)는, 눈동자 보정(pupil correction)이 이루어지고 있다. 이것에 대하여, 제 1의 광도파로(103) 및 제 2의 광도파로(104)는, 눈동자 보정이 이루어지고 있지 않다.
또, 각 부품의 간격을 보면, 이하와 같이 되고 있다. 동일한 기본 셀 안의 상하의 2화소에 관하여, 화소 간격(1a)보다도, 도파로 간격(103a)이 폭넓게 되고 있다.
동일한 기본 셀 안의 좌우의 2화소에 관하여, 도파로 간격(103b)은, 화소 간격(1b)보다 약간 폭넓게 되고 있다. 동일한 기본 셀 안의 상하의 2화소의 화소 간격(1a)과, 트랜지스터를 사이에 끼는 2개의 기본 셀 화소의 화소 간격(1c)과는 다르다.
또, 도파로 간격(103a)과 도파로 간격(103c)과는, 거의 동일하게 되어 있다. 또한, 도파로 간격(103a)과 도파로 간격(103c)과는 같은 것이 바람직하지만, 동일이 아니라도 좋다.
세로방향의 도파로 간격을 동일 간격으로 하면, 가로방향의 입사각도 의존성이 향상하고, 가로줄무늬나 셰이딩 등의 광학 특성을 향상시킬수 있다.
도파로 간격(103b)과 도파로 간격 (103d)과는, 약간 다르며, 도파로 간격 (103d)의 쪽이 약간 넓다. 또한, 도파로 간격(103b)과 도파로 간격(103d)과는 같은 것이 바람직하지만, 동일이 아니라도 좋다.
동일한 기본 셀 안의 좌우의 2화소의 화소 간격(1b)과 비교하여, 좌우에 인접한 2개의 기본 셀의 화소의 화소 간격(1d)가, 약간 폭넓게 되고 있다. 또한, 화소 간격(1b)와 화소 간격(1d)와는 같은 것이 바람직하지만, 동일이 아니라도 좋다.
도파로 간격(103b)과 도파로 간격(103d)과의 차이가, 화소 간격(1b)과 화소 간격(1d)과의 차이와 대충 같기 때문에, 제 1의 광도파로(3)의 중심이 수광부(1)의 중심(1C) 부근에 있다.
동일한 기본 셀 안의 상하의 2화소에 관하여, 화소 간격(1a)보다도, 도파로 간격(104a)이 폭넓게 되고 있다. 또한, 도파로 간격(104a)은, 화소 간격(1a)과 동등 또는 동등 이상이라면 좋다.
도파로 간격(104c)은, 도파로 간격(104a)보다도 커지고 있다.
도파로 간격(104b)과 도파로 간격(104d)과는 약간 다르고, 도파로 간격 (104d)의 쪽이 약간 넓다.
화소 간격(1a)과 화소 간격(1c)의 합은, 도파로 간격(103a)과 도파로 간격(103c)의 합과 동일하여 도파로 간격(104a)과 도파로 간격(104c)의 합과 동일하다. 이러한 합은, 기본 셀의 상하 방향의 피치에 상당한다.
화소 간격(1b)과 화소 간격(1d)의 합은, 도파로 간격(103b)과 도파로 간격 (103d)의 합과 동일하여 도파로 간격(104b)과 도파로 간격(104d)의 합과 동일하다. 이러한 합은, 기본 셀의 좌우 방향의 피치에 상당한다.
각 화소의 단면 구조는, 수광부(1)와 제 1의 광도파로(103)와 제 2의 광도파로(104)와 온칩 렌즈(105)를 구비하고 있으면, 그 밖의 구성은 특히 한정되지 않는다.
도 1의 고체 촬상 소자의 화소의 단면 구조의 한 형태의 단면도를, 도 6에 나타낸다.
도 6에 나타내듯이, 반도체 기판(10)의 예를 들면 p웰 영역에, n형의 전하 축적층(11)과 그 표층의 p+의 정전하 축적 영역(12)이 형성되고, 수광부(1)가 구성되고 있다.
또한, 수광부(1)의 위에 인접하고, 반도체 기판(10) 위에, 게이트 절연막(13) 및 게이트 전극(14)이 형성되고 있다. 게이트 전극(14)은, 도 1의 전송 게이트(2)이다. 게이트 전극(14)의 위에 인접하고, 반도체 기판(10) 안에 플로팅 디퓨전(FD)이 형성되고 있다. 반도체 기판(10)에는, 도시하지 않는 단면에 있어서, 트랜지스터(Tr1, Tr2, Tr3)의 소스·드레인 영역이 형성되고 있다. 게이트 전극(14)에의 전압의 인가에 의해, 신호 전하가 수광부(1)로부터 플로팅 디퓨전(FD)에 전송된다.
수광부(1)를 피복하고, 반도체 기판(10) 위에, 각각 예를 들면 산화 실리콘으로 되는, 제1 절연막(15), 제2 절연막(16), 제 3 절연막(17), 제 4 절연막(21), 제 5 절연막(22), 제 6 절연막(26), 제 7 절연막(27) 및 제 8 절연막(31)이 적층되고 있다. 또, 이러한 절연막의 층간에, 예를 들면 탄화 실리콘으로 된 제1 확산 방지막(20) 및 제2 확산 방지막(25) 및 예를 들면 질화 실리콘으로 된 제 3 확산 방지막(30)이 적층되고 있다. 이러한 절연막 및 확산 방지막이 적층되고, 전체로서 절연층이 구성되고 있다.
제 3 절연막(17)에는, 배선용 홈이 형성되고, 이 배선용 홈에 배리어 메탈층(18)과 도전층(19)으로 구성된 제1 배선층이 매립되고 있다. 제 5 절연막(22)에 있어서도 마찬가지로, 배선용 홈에 배리어 메탈층(23)과 도전층(24)으로 구성된 제2 배선층이 매립되고 있다. 제 7 절연막(27)에 있어서도 마찬가지로, 배선용 홈에 배리어 메탈층(28)과 도전층(29)으로 구성된 제2 배선층이 매립되고 있다. 배리어 메탈층(18, 23, 28)에는, 예를 들면 탄탈/질화 탄탈의 적층막을 사용할 수 있다. 도전층(19, 24, 29)에는, 동(Cu)등의 각종 배선용 금속 재료를 사용할 수 있다. 전술한 제 1 내지 제 3 확산 방지막은, 도전층(19, 24, 29)을 구성한 동 등의 금속의 확산을 방지하기 위한 막이다.
제 8 절연막(31)의 위에는, 산화 실리콘으로 된 제 9 절연막(33)이 형성되고 있다.
그리고, 수광부(1)의 윗측에 있어서, 위에서 설명한 바와 같이 적층 형성된, 제2 절연막(16) 및 제 3 절연막(17)에 대하여, 이러한 막을 관통하도록 절연막의 산화 실리콘(굴절율 1.45)보다도 높은 굴절율을 갖는 매립층(32)이 매립되고 있다. 그리고, 이 매립층(32)에 의해 하층의 제 1의 광도파로(103)가 구성되고 있다.
또, 수광부(1)의 윗측에 있어서, 위에서 설명한 바와 같이 적층 형성된, 제 4 절연막(21) 내지 제 9 절연막(33), 제2 확산 방지막(25) 및 제 3 확산 방지막(30)에 대하여, 이러한 막을 관통하는 홈부(오목부)가 형성되고, 제1 확산 방지막(20)이 홈부의 바닥면을 구성하고 있다.
홈부 내측의 벽면은, 기판의 주면에 수직인 면으로 되어 있고, 또한, 홈부 의 테두리로서 제 9 절연막(33)의 부분에 있어 상방 정도 넓어지는 순 테이퍼상의 개구 형상부로 되어 있다.
홈부의 내벽을 피복하고, 패시베이션막(36)이 형성되고 있다. 또, 예를 들면, 패시베이션막(36)의 상층에 있어 홈부에 매립되고, 절연막의 산화 실리콘(굴절율 1.45)보다도 높은 굴절율을 갖는 매립층(37)이 형성되고 있다. 매립층(37)은 홈부의 내부를 완전하게 메우고 있다.
매립층(32)이나 매립층(37)에는, 실록산계 수지(굴절율 1.7)나 폴리이미드 등의 고굴절율 수지 등을 사용할 수 있다. 또, 이러한 수지 중에, 예를 들면 산화 티탄, 산화 탄탈, 산화 니오브, 산화 텅스텐, 산화 지르코늄, 산화 아연, 산화 인듐, 산화 하프늄 등의 금속 산화물 미립자를 함유시키고 굴절율을 높이는 것도 가능하다. 또, 홈부의 내부를 매립하는 것이 가능하면, 높은 굴절율을 갖는 무기물 재료를 사용하는 것도 가능하다.
또한, 매립층(32)과 매립층(37)에, 각각 다른 재료를 사용해도 관계없다.
패시베이션막(36)에는, 절연막의 산화 실리콘에 굴절율이 동일하거나 가까운 재료, 또는, 산화 실리콘보다도 굴절율이 높은 재료를 사용할 수 있다. 후자의 예로서는, 질화 실리콘이나 산질화 실리콘(SiON)을 들 수 있다.
패시베이션막(36)을 절연막의 산화 실리콘에 굴절율이 동일하거나 가까운 재료에 의해 형성하는 경우에는, 홈부의 내부의 매립층(37)이 상층의 제 2의 광도파로(104)로 된다. 패시베이션막(36)을 절연막의 산화 실리콘보다도 굴절율이 높은 재료에 의해 형성하는 경우에는, 홈부의 내부의 패시베이션막(36) 및 매립층(37)에 의해, 상층의 제 2의 광도파로(104)가 구성된다.
매립층(37)의 상층에, 예를 들면 접착층으로서도 기능하는 평탄화 수지층(38)이 형성되고, 그 상층에, 예를 들면, 청색(B), 녹색(G), 적색(R)의 각 색의 컬러 필터(39)가 화소마다 형성되고 있다. 컬러 필터(39)의 상층에, 온칩 렌즈(105)가 형성되고 있다.
도 6으로부터 알 수 있듯이, 제 1의 광도파로(103)는, 수광부(1)보다도 약간 좁은 폭으로 형성되고 있고, 또한, 평면 위치가, 수광부(1)의 평면 위치의 내부에 포함되도록 형성되고 있다.
또, 제 2의 광도파로(104)는, 수광부(1)나 제 1의 광도파로(103)나 온칩 렌즈(105)보다도 좁은 폭으로 형성되고 있고, 또한, 평면 위치가, 수광부(1)나 제 1의 광도파로(103)나 온칩 렌즈(105)의 평면 위치의 내부에 포함되도록 형성되고 있다.
이 도 6에 나타내는 화소 구조를 기본으로서, 화소의 촬상 소자의 중심(C)으로부터의 위치에 의해, 수광부(1)와 제 1의 광도파로(103)와 제 2의 광도파로(104)와 온칩 렌즈(105)의 평면 위치를 벗어나게 하여 화소를 형성한다.
도 6에 나타냈던 화소의 단면 구조를 갖는 고체 촬상 소자는, 예를 들면 이하와 같이 하여 제조할 수 있다.
반도체 기판(10)의 예를 들면 p웰 영역에, n형의 전하 축적층(11)과 그 표층의 p+의 정전하 축적 영역(12)을 순차적으로 형성하여 수광부(1)를 형성함과 동시에, 수광부(1)에 인접하여 게이트 절연막(13) 및 게이트 전극(14)을 형성한다. 또, 반도체 기판(10) 안에 플로팅 디퓨전(FD)이나 트랜지스터(Tr1, Tr2, Tr3)의 소스·드레인 영역을 형성한다.
다음에, 예를 들면, CVD(화학적 기상성장)법 등에 의해, 수광부(1)를 피복하고, 전면적으로 산화 실리콘을 퇴적시켜, 제1 절연막(15)을 형성한다.
다음에, 예를 들면, 제1 절연막(15)의 위에 산화 실리콘을 퇴적시키고 제2 절연막(16)을 형성하고, 또한 산화 실리콘을 퇴적시키고 제 3 절연막(17)을 형성한다.
다음에, 예를 들면, 에칭 가공에 의해 제 3 절연막(17)에 배선용 홈를 형성하고, 또한 스퍼터링에 의해 배선용 홈의 내벽을 피복하고, 예를 들면 탄탈/산화 탄탈을 성막하여 배리어 메탈층(18)을 형성한다.
계속하여, 동의 시드 층을 형성하고, 전기 분해 도금 처리에 의해 전면에 동을 성막하고, CMP(화학적 기계적 연마)법 등에 의해 배선용 홈의 밖에 형성된 동을 제거하여도전층(19)을 형성한다.
또한, 도전층(19)의 표면에 배리어 메탈층(18)을 형성하고, 배선용 홈의 밖에 형성된 배리어 메탈층(18)을 제거한다. 또한, 도 6에서는 도전층(19)의 표면에도 배리어 메탈층(18)을 형성하고 있지만, 도전층(19)의 표면에 배리어 메탈층(18)을 형성하지 않는 경우에는, 이 공정은 생략된다.
이와 같이 하여, 배선용 홈에 매립된 배리어 메탈층(18)과 도전층(19)으로 된 제1 배선층을 형성한다.
다음에, 제 2의 절연막(16) 및 제 3의 절연막(17)에 대하여 에칭을 행하고, 제 2의 절연막(16) 및 제 3의 절연막(17)을 관통하는 구멍을 형성한다.
다음에, 예를 들면 성막 온도가 400℃정도의 스핀 코트 법에 의해, 산화 티탄 등의 금속 산화물 미립자를 함유한 실록산계 수지를 성막하고, 이 구멍의 내부를 메우고, 산화 실리콘보다도 굴절율이 높은 매립층(32)을 형성한다. 도포후에, 필요에 따라 예를 들면 300℃정도의 포스트 베이크 처리를 행한다. 또, 폴리이미드 수지의 경우에는, 예를 들면 350℃정도의 온도로 성막할 수 있다.
다음에, 제1 배선층의 위에, 예를 들면 CVD 법에 의해 탄화 실리콘을 퇴적시켜, 제1 확산 방지막(20)을 형성한다.
계속하여, 제2 절연막(16), 제 3 절연막(17) 및 그 배선용 홈, 배리어 메탈층(18)과 도전층(19)로 된 제1 배선층, 제1 확산 방지막(20)을 형성하는 프로세스와 동일한 프로세스를 반복한다. 이것에 의해, 제 4 절연막(21), 제 5 절연막(22) 및 그 배선용 홈, 배리어 메탈층(23)과 도전층(24)으로 된 제2 배선층, 제2 확산 방지막(25), 제 6 절연막(26), 제 7 절연막(27) 및 그 배선용 홈, 배리어 메탈층(28)과 도전층(29)으로 된 제 3 배선층을 형성한다. 또한, 예를 들면 CVD 법에 의해 질화 실리콘을 퇴적하고 제 3 확산 방지막(30)을 형성한다.
다음에, 제 3 확산 방지막(30)의 위에, 제 8 절연막(31)을 형성한다. 이어서, 전면에, 예를 들면 산화 실리콘을 퇴적시켜, 제 9 절연막(33)을 형성한다.
다음에, 예를 들면, 포토 리소그래피 공정에 의해, 홈부를 개구하는 패턴의 레지스트 막을 패턴 형성하고, 등방성 에칭 또는 이방성 에칭 등의 에칭을 행하고, 제 9 절연막(33)에 상방 정도 넓어지는 순 테이퍼상의 개구 형상부를 형성한다.
다음에, 레지스트 막을 제거하고, 예를 들면 레지스트 막과 동일한 패턴의 제 2의 레지스트 막을 패턴 형성한다. 그리고, 반응성 이온 에칭 등의 이방성 에칭을 행하고, 제 4 절연막(21) 내지 제 9 절연막(33), 제2 확산 방지막(25), 제 3 확산 방지막(30)에 대하여, 홈부를 형성한다. 이 때, 예를 들면, 산화 실리콘과 질화 실리콘이나 탄화 실리콘 등의 재료에 따라 조건을 변경하면서 에칭을 진행시키고, 개구 바닥부가 제1 확산 방지막(20)에 도달한 시점에서 신속하게 에칭이 정지하도록 한다. 이것에 의해, 제1 확산 방지막(20)이 홈부의 저면으로 되기 때문에, 홈부의 깊이를 일정하게 하여, 수광부(1)와 제 2의 광도파로(4)와의 거리가 일정하게 된다.
이와 같이 하여, 홈부의 테두리부로서 제 9 절연막(33)의 부분에서 순 테이퍼상의 개구 형상부로 되어 있는 홈부를 개구할 수 있다.
다음에, 예를 들면 성막 온도가 380℃정도의 플라즈마 CVD 법에 의해, 홈부의 내벽을 피복하고, 산화 실리콘보다도 높은 굴절율을 갖는 질화 실리콘 또는 산질화 실리콘(SiON)을 퇴적시켜, 패시베이션막(36)을 형성한다. 개구부의 테두리부가 순 테이퍼 형상으로 되어 있지만, 퇴적시의 이방성에 의해 개구부의 테두리부에서 두껍게 퇴적하고, 홈부의 바닥부 근처에서 얇게되는 프로파일으로 된다.
다음에, 예를 들면 성막 온도가 400℃정도의 스핀 코트 법에 의해, 산화 티탄 등의 금속 산화물 미립자를 함유한 실록산계 수지를 성막하고, 패시베이션막(36)의 상층에 있어 홈부에 매립하고, 산화 실리콘보다도 굴절율이 높은 매립층(37)을 형성한다. 도포후에, 필요에 따라 예를 들면 300℃정도의 포스트 베이크 처리를 행한다. 또, 폴리이미드 수지의 경우에는, 예를 들면 350℃정도의 온도로 성막할 수 있다.
다음에, 매립층(37)의 상층에 예를 들면 접착층으로서도 기능하는 평탄화 수지층(38)을 형성한다. 그 상층에, 예를 들면, 청색(B), 녹색(G), 적색(R)의 각 색의 컬러 필터(39)를 화소마다 형성한다. 또한, 그 상층에 온칩 렌즈(5)를 형성한다.
상술한 제조 방법에 있어서, 제 3 배선층의 형성 공정보다 후에, 매립층의 형성 공정전에 있어서, 반도체중의 댕글링 본드를 종단화 하기 위한 수소 처리(신터링)를 행할 수가 있다.
이와 같이 하여, 도 6에 나타냈던 단면 구조를 갖는 고체 촬상 소자를 제조할 수 있다.
계속하여, 화소의 모식적인 평면 레이아웃 도를, 도 7에 나타낸다.
단면 원형의 제 1의 광도파로(103)가 형성되어 있고, 그 내측으로 단면 원형의 제 2의 광도파로(104)가 형성되고 있다. 또, 도 6에 있어서 제 1 내지 제 3 배선층 등의 배선층이, 절연막 중에 있어서, 광도파로(103)의 주위를 감싸도록 "메시구조"로 형성되고 있다. "메시구조"란, 예를 들면 배선층과 절연막이 상하에 교대로 적층한 상태를 나타낸다. 예를 들면, 도 중 상하 방향으로 늘어나는 배선층(W1, W2)과, 좌우 방향으로 연장되는 배선층(W3, W4)에 의해 둘러싸였던 영역내에 있어서, 제 1의 광도파로(103) 및 제 2의 광도파로(104)가 마련되어 있다. 배선층(W1, W2, W3, W4)의 각각이, 예를 들면 메시구조의 구조를 갖고 있다.
또한, 도 7에는 수광부(1)를 나타내고 있지 않지만, 제 1의 광도파로(103)보다도 외측으로 수광부(1)가 형성되고 있고, 예를 들면 도 6의 단면 구조의 경우, 배선층(W1, W2, W3, W4)의 위치 부근에, 수광부(1)의 외연이 있다.
다음에, 도 1에 나타낸 36개의 화소에 대한, 컬러 필터 색의 배치의 한 형태를, 도 8에 나타낸다.
도 8에 나타내는 배치에서는, 각 기본 셀의 4개의 화소에, 적색(R) 및 청색(B)이 1개씩 녹색(G) (Gb, Gr)이 2개씩 할당되고 있다. 그리고, 녹색(G) 끼리와, 적색(R) 및 청색(B)이, 각각 플로팅 디퓨전(FD)을 끼워 대향하는 화소로 할당되고 있다.
또한, 이 제 1의 실시 형태의 고체 촬상 소자의, 기본 셀의 4개의 화소의 등가 회로도의 한 형태를, 도 9에 나타낸다.
도 9에 나타내듯이, 4개의 화소의 포토 다이오드로 이루어지는 수광부(1)가, 전송 게이트(2)를 이용하여 공통의 플로팅 디퓨전(FD)에 접속되고 있다. 또, 플로팅 디퓨전(FD)은, 리셋 트랜지스터(RST)의 한쪽의 소스·드레인 영역과, 증폭 트랜지스터(Amp)의 게이트에 접속되고 있다. 증폭 트랜지스터(Amp)의 한쪽의 소스·드레인 영역에는, 선택 트랜지스터(SEL)의 한쪽의 소스·드레인 영역이 접속되고 있다. 리셋 트랜지스터(RST)의 다른 방향의 소스·드레인 영역과, 증폭 트랜지스터 (Amp)의 다른 방향의 소스·드레인 영역에는, 전원 전위(Vdd)가 접속되고 있다. 선택 트랜지스터(SEL)의 다른 방향의 소스·드레인 영역에는, 신호선(100)이 접속되고 있다. 즉, 플로팅 디퓨전(FD)으로부터, 3개의 트랜지스터(RST, Amp, SEL)의 측은, 통상의 4 트랜지스터(전송 게이트의 전송 트랜지스터를 포함한다)를 갖는 화소와 동일한 구성으로 되어 있다.
다음에, 도 9에 나타냈던 회로 구성을, 실제로 형성하는 경우를 설명한다.
도 10은, 설명하는 2개의 예에 있어서, 기본 셀의 4개의 화소가 사용하는 트랜지스터의 위치 관계를 나타내는 도이다. 기본 셀의 4개의 화소의 상측과 하측으로, 각각 띠 모양의 트랜지스터(Tr)가 배치되고 있다.
제 1의 예로는, 도 10에 쇄선으로 나타내듯이, 상측의 트랜지스터의 우 반과, 하측의 트랜지스터의 우 반을 사용한다. 각 트랜지스터의 좌 반은, 위나 아래의 기본 셀의 4개의 화소로 사용한다.
제 2의 예로는, 도 10에 파선으로 나타내듯이, 하측의 트랜지스터 전체를 사용한다. 상측의 트랜지스터는, 위의 기본 셀의 4개의 화소로 사용한다.
제 1의 예의 배선의 한 형태를, 도 11의 A에 나타낸다. 상측의 트랜지스터의 우반분에 리셋 트랜지스터(RST)가 형성되고, 하측의 트랜지스터의 우반분에 증폭 트랜지스터(Amp) 및 선택 트랜지스터(SEL)이 형성되고 있다. 플로팅 디퓨전(FD)과, 리셋 트랜지스터(RST)의 한쪽의 소스·드레인 영역 및 증폭 트랜지스터(Amp)의 게이트를 연결하고, 상하에 배선(110)이 형성되고 있다.
제 2의 예의 배선의 한 형태를, 도 11의 B에 나타낸다. 하측의 트랜지스터의 우반분에 리셋 트랜지스터(RST)가 형성되고, 중앙에 증폭 트랜지스터(Amp)가 형성되고, 좌 반에 선택 트랜지스터(SEL)이 형성되고 있다. 플로팅 디퓨전(FD)과 증폭 트랜지스터(Amp)의 게이트를 매고 하측으로 상하에 배선(110)이 형성되고 있고, 그 도중에서 배선(110)이 위에 분기되고, 리셋 트랜지스터(RST)의 한쪽의 소스·드레인 영역에 접속되고 있다.
상술의 본 실시 형태에 의하면, 기본 셀의 4개의 화소로 플로팅 디퓨전(FD)이나 트랜지스터(Tr1, Tr2, Tr3)를 공용하고 있다. 이것에 의해, 플로팅 디퓨전(FD)이나 트랜지스터(Tr1, Tr2, Tr3)를 공용하지 않는 경우와 비교하여, 수광부(1)의 면적의 비율을 늘려, 수광부(1)의 면적을 넓히는 것이 가능해진다. 그리고, 화소를 미세화한 때의 수광부(1)의 면적의 축소의 정도를 완화할 수 있다. 이 때문에, 제 1의 광도파로(103)나 제 2의 광도파로(104)의 치수를 매립성의 한계가 되지 않도록 하여, 또한, 한계 근처까지 화소를 미세화하는것이 가능해진다.
따라서, 화소를 미세화하고, 고체 촬상 소자의 집적도를 높이는 것이나, 고체 촬상 소자를 구비한 촬상 장치의 다화소화나 소형화를 도모할 수 있다.
또, 본 실시 형태에 의하면, 온칩 렌즈(5)가 동일 간격으로 형성되고 있기 때문에, 이른바 무효 영역을 적게 할 수 있고, 무효 영역에 의한 로스의 발생을 억제할 수 있다.
또한, 제 2의 광도파로(104)의 평면 위치가, 수광부(1)의 중심(1C)으로부터 트랜지스터(Tr1, Tr2, Tr3)의 측으로 치우치도록 벗어나 형성되고, 또한, 제 1의 광도파로(103)의 내부 및 온칩 렌즈(105)의 내부에 포함되도록 형성되고 있다. 이것에 의해, 온칩 렌즈(105)로 모였던 광을 충분히 제 2의 광도파로(104)에 유도할 수 있고, 제 2의 광도파로(104)를 통과한 광이 확실하게 제 1의 광도파로(103)에 입사한다. 이와 같이, 제 2의 광도파로(104)의 평면 위치가 제 1의 광도파로(3)의 내부에 포함되고 있기 때문에, 상기 일본 특허공개 2006-261247호에 기재된 구성에서 발생되는 것 같은 하층의 광도파로에 들어가지 않는 광을 없앨 수 있다.
또한, 제 1의 광도파로(103)의 평면 위치가, 수광부(1)의 중심(1C)으로부터 트랜지스터(Tr1, Tr2, Tr3)의 측으로 치우치도록 벗어나 형성되고, 또한, 수광부(1)의 내부에 포함되도록 형성되고 있다. 이것에 의해, 제 1의 광도파로(103)를 통과한 광을 확실하게 수광부(1)에 입사시킬수 있다. 또, 제 1의 광도파로(103)를 통과한 광이 가로의 화소의 수광부(1)에 입사하여 생기는 혼색을 막을수 있다. 따라서, 감도나 광전 변환의 효율을 향상할 수 있기 때문에, 화소를 미세화해도 감도나 광전 변환의 효율이 충분히 얻어지는 고체 촬상 소자 및 고체 촬상 소자를 구비한 촬상 장치를 실현할 수 있다.
또, 본 실시 형태에 의하면, 제 1의 광도파로(103)와 제 2의 광도파로(104)의 2층의 광도파로를 설치하고 있다. 이것에 의해, 상층의 1 층의 광도파로만의 경우와 비교하여, 혼색의 발생이나 로스를 억제할 수 있다. 또, 수광부(1)의 중심(1C)으로부터 벗어나는 양을 2 층에 분담시킬 수 있기 때문에, 광도파로의 설계의 자유도를 넓히는 것이나, 온칩 렌즈(105)의 수광부(1)로부터의 어긋남의 양이 비교적 큰 경우에도 대응하는 것이 가능해진다.
또, 본 실시 형태에 의하면, 제 2의 광도파로(104)가 거의 같은 간격으로 배치되고 있기 때문에, 가로줄무늬, 색 얼룩, 셰이딩 등의 특성을 향상할 수 있다.
이 제 1의 실시 형태에서는, 촬상 소자의 중심(C)으로부터 외측으로 향함에 따라, 온칩 렌즈(5)의 중심으로부터 제 1의 광도파로(103)의 중심 및 제 2의 광도파로(104)의 중심을 떠난 배치로 되어 있다. 이와 같은 배치를 갖는 구성은, 광학 렌즈가 단(short)초점인 카메라(예를 들면, 휴대 전화용의 카메라)에 사용하는 것이 바람직하다.
또한, 제 1의 실시 형태의 설명에 있어서, 도 1에 나타냈던 36개의 화소를 갖는 경우를 예시하고 설명했지만, 실제로는 동일한 법칙을 적용하고, 수만 이상의 다수의 화소를 배치하고 고체 촬상 소자를 구성할 수 있다.
예를 들면, 4 화소의 기본 셀을 75만개 집적하는 것에 의해, 300만개의 화소를 집적할 수 있다.
상술한 제 1의 실시 형태에서는, 도 6이나 도 8에 나타냈던 것처럼, 컬러 필터를 사용한 컬러 고체 촬상 소자에 적용하고 있다.
본 발명은, 컬러 고체 촬상 소자뿐만 아니라, 컬러 필터를 사용하지 않는 흑백의 고체 촬상 소자나 적외광 검출용의 고체 촬상 소자 및 일부의 화소에 컬러 필터를 설치하지 않고 적외광 수광용 화소로 한 고체 촬상화소자에도 적용할 수 있다.
<2. 고체 촬상 소자의 제 2의 실시 형태>
본 발명의 고체 촬상 소자의 제 2의 실시 형태의 대략 구성도(평면도)를 도12에 나타낸다. 도 12에 나타내듯이, 이 고체 촬상 소자는, 다수의 화소가 종횡으로 매트릭스 형상으로 배치되어 이루어진다. 도 12에서는, 촬상 소자의 중심(C)의 주위의 36개(세로 6개×가로 6개)의 화소를 나타내고 있다.
각 화소는, 포토 다이오드로 이루어지고, 수광한 광의 광전 변환이 행해지는 수광부(1)와, 입사광을 수광부로 유도하는 제 1의 광도파로(103) 및 제 2의 광도파로(104)와, 입사광을 집속시키는 온칩 렌즈(105)를 구비하고 있다. 제 1의 광도파로(103) 및 제 2의 광도파로(104)는, 제 1의 광도파로(103)가 하층(수광부(1) 측)에 있고, 제 2의 광도파로(104)가 상층(온칩 렌즈(105) 측)에 있다. 그리고, 하층의 제 1의 광도파로(103)보다도, 상층의 제 2의 광도파로(104)는, 구경이 작아지고 있다.
또, 왼쪽 위의 화소 및 오른쪽 밑의 화소의 비스듬하게 나란한 2개의 화소에 있어서, 플로팅 디퓨전(FD)을 공용하고 있다. 그리고, 2개의 화소의 각각에 있어서, 수광부(1)와, 2개에 공용하고 있는 플로팅 디퓨전(FD)과의 사이에, 전송 게이트(2)가 마련되어 있다.
또한, 세로 2개·가로 2개의 4개의 화소의 상하에, 트랜지스터(Tr1, Tr2, Tr3)가 배치되고 있다. 각 트랜지스터(Tr1, Tr2, Tr3)의 구성은, 특히 한정되지 않지만, 예를 들면, 증폭 트랜지스터, 리셋 트랜지스터, 선택 트랜지스터 등을 포함한다.
여기에서, 도 12의 오른쪽 밑의 4개의 화소 중, 플로팅 디퓨전(FD)을 공용하는 2개의 화소를 추출하여 도 13에 나타낸다.
본 실시 형태의 고체 촬상 소자로는, 플로팅 디퓨전(FD)을 공용하는 2개의 화소를 기본 셀로 하고 있고, 이 도 13은, 도 12의 오른쪽 밑의 기본 셀과 촬상 소자의 중심(C)을 나타내고 있다.
도 13에 나타내듯이, 2개의 화소의 각각에 있어서, 제 1의 광도파로(103)의 중심(도시하지 않음) 및 제 2의 광도파로(4)의 중심(104C)이, 수광부(1)의 중심(1C)으로부터 벗어나 있다.
구체적으로는, 도 중 왼쪽 위의 화소에서는, 제 1의 광도파로(103)의 중심 및 제 2의 광도파로(104)의 중심(104C)이 수광부(1)의 중심(1C)보다도 상측으로 벗어나 있다. 도 중 오른쪽 밑의 화소에서는, 제 1의 광도파로(103)의 중심 및 제 2의 광도파로(104)의 중심(104C)이 수광부(1)의 중심(1C)보다도 하측으로 벗어나 있다.
또, 촬상 소자의 중심(C)으로부터 각 화소의 수광부(1)의 중심(1C)에 선을 연결하여 생각하면, 왼쪽 위의 화소에서는, 제 1의 광도파로(103)의 중심 및 제 2의 광도파로(104)의 중심(104C)이, 수광부(1)의 중심(1C)보다도 촬상 소자의 중심(C)으로부터의 거리가 가까워져 있다. 오른쪽 밑의 화소에서는, 제 1의 광도파로(103)의 중심 및 제 2의 광도파로(104)의 중심(104C)이, 수광부(1)의 중심(1C)보다도 촬상 소자의 중심(C)으로부터의 거리가 멀어지고 있다. 즉, 제 1의 광도파로(103)의 중심 및 제 2의 광도파로(104)의 중심(104C)이, 수광부(1)의 중심(1C)보다도 촬상 소자의 중심(C)으로부터의 거리가 가까운 화소와, 거리가 먼 화소가 혼재하고 있다.
도 12의 전체의 평면도로 돌아가 생각해 보면, 전체로서도, 제 1의 광도파로(103)의 중심 및 제 2의 광도파로(104)의 중심(104C)이, 수광부(1)의 중심(1C)보다도 촬상 소자의 중심(C)으로부터의 거리가 가까운 화소와, 거리가 먼 화소가, 혼재하고 있는 것을 알 수 있다. 제 1의 광도파로(103)의 중심 및 제 2의 광도파로(104)의 중심(104C)이, 수광부(1)의 중심(1C)보다도 촬상 소자의 중심(C)으로부터의 거리가 가까운 화소는, 위에서 2행째의 각 화소와, 아래로부터 2행째의 각 화소와. 그 밖의 4행의 화소에서는, 제 1의 광도파로(103)의 중심 및 제 2의 광도파로(104)의 중심(104C)이, 수광부(1)의 중심(1C)보다도 촬상 소자의 중심(C)으로부터의 거리가 멀어지고 있다. 이 점은, 도 1의 제 1의 실시 형태와 마찬가지이다.
도 12의 고체 촬상 소자의 온칩 렌즈(105)와 제 1의 광도파로(103)와 제 2의 광도파로(104)를 추출하여 도 14에 나타낸다. 도 14에 있어서, 부품과 함께, 촬상 소자의 중심(C)을 나타내고 있다.
도 14에 나타내듯이, 제 2의 광도파로(104)와 온칩 렌즈(105)는, 각각의 상대 위치가 화소의 위치에 의하지 않고, 거의 동일하게되어 있다. 이 점은, 제 1의 실시 형태와는 다르다. 또한, 제 1의 광도파로(103)와 온칩 렌즈(105)의 상대 위치는, 화소의 위치에 의해 약간 변화되어 있다.
그리고, 각 화소에 있어서, 온칩 렌즈(105)의 중심 부근에 제 2의 광도파로(104)가 있다.
도 14에 나타내듯이, 제 2의 광도파로(104)와 온칩 렌즈(105)는, 각각, 상하 방향, 좌우 방향 모두, 같은 간격으로 배치되고 있다. 또한, 어느 화소에 있어서도, 제 2의 광도파로(104)는, 그 평면 배치가, 온칩 렌즈(105)에 포함되게 되어 있다. 제 1의 광도파로(103)는, 그 평면 배치가, 거의 온칩 렌즈(105)에 포함되게 되어 있다.
이 제 2의 실시 형태에서는, 온칩 렌즈(105)와 수광부(1)와의 상대 위치가, 약간 벗어나 있지만, 그 어긋남의 양은 촬상 소자의 중심(C)으로부터의 거리에는 대응되고 있지 않다.
즉, 온칩 렌즈(105)는, 눈동자 보정이 이루어지고 있지 않다. 제 1의 광도파로(103) 및 제 2의 광도파로(104)도, 눈동자 보정이 이루어지고 있지 않다.
이 제 2의 실시 형태에 있어서도, 각 화소의 단면 구조는, 수광부(1)와 제 1의 광도파로(103)와 제 2의 광도파로(104)와 온칩 렌즈(105)를 구비하고 있으면, 그 밖의 구성은 특히 한정되지 않는다.
예를 들면, 도 6에 나타냈던 단면 구조나, 도 7에 나타냈던 평면 레이아웃을 사용할 수 있다.
또한, 이 제 2의 실시 형태의 고체 촬상 소자의, 기본 셀의 2개의 화소의 등가 회로도의 한 형태를, 도 15에 나타낸다.
도 15에 나타내듯이, 2개의 화소의 포토 다이오드로 이루어지는 수광부(1)가, 전송 게이트(2)를 통해 공통의 플로팅 디퓨전(FD)에 접속되고 있다. 또, 플로팅 디퓨전(FD)은, 리셋 트랜지스터(RST)의 한쪽의 소스·드레인 영역과, 증폭 트랜지스터(Amp)의 게이트에 접속되고 있다. 증폭 트랜지스터(Amp)의 한쪽의 소스·드레인 영역에는, 선택 트랜지스터(SEL)의 한쪽의 소스·드레인 영역이 접속되고 있다. 리셋 트랜지스터(RST)의 다른 방향의 소스·드레인 영역과, 증폭 트랜지스터(Amp)의 다른 방향의 소스·드레인 영역에는, 전원 전위(Vdd)가 접속되고 있다. 선택 트랜지스터(SEL)의 다른 방향의 소스·드레인 영역에는, 신호선(100)이 접속되고 있다. 즉, 플로팅 디퓨전(FD)으로부터, 3개의 트랜지스터(RST, Amp, SEL)의 측은, 통상의 4 트랜지스터(전송 게이트의 전송 트랜지스터를 포함한다)와 동일한 구성으로 되어 있다.
또한, 이 제 2의 실시 형태에 있어서, 먼저 설명한 제 1의 실시 형태와 동일한 구성에 관해서는, 동일 부호를 붙이고 중복 설명을 생략한다.
상술의 본 실시 형태에 의하면, 기본 셀의 2개의 화소로 플로팅 디퓨전(FD)이나 트랜지스터(Tr1, Tr2, Tr3)를 공용하고 있다. 이것에 의해, 플로팅 디퓨전(FD)이나 트랜지스터(Tr1, Tr2, Tr3)를 공용하지 않는 경우와 비교하여, 수광부(1)의 면적의 비율을 늘려, 수광부(1)의 면적을 넓히는 것이 가능해진다. 그리고, 화소를 미세화한 때의 수광부(1)의 면적의 축소의 정도를 완화할 수 있다. 이 때문에, 제 1의 광도파로(103)나 제 2의 광도파로(104)의 치수를 매립성의 한계가 되지 않도록 하여, 또한, 한계 근처까지 화소를 미세화하는 것이 가능해진다.
따라서, 화소를 미세화하고, 고체 촬상 소자의 집적도를 높이는 것이나, 고체 촬상 소자를 구비한 촬상 장치의 다화소화나 소형화를 도모할 수 있다.
또, 본 실시 형태에 의하면, 온칩 렌즈(105)가 동일 간격으로 형성되고 있기 때문에, 이른바 무효 영역을 적게 할 수 있고, 무효 영역에 의한 로스의 발생을 억제할 수 있다.
또한, 제 2의 광도파로(4)의 평면 위치가, 수광부(1)의 중심(1C)으로부터 트랜지스터(Tr1, Tr2, Tr3)의 측으로 치우치도록 벗어나 형성되고, 또한, 제 1의 광도파로(103)의 내부 및 온칩 렌즈(105)의 내부에 포함되도록 형성되고 있다. 이것에 의해, 온칩 렌즈(105)로 모였던 광을 충분히 제 2의 광도파로(104)에 유도할 수 있고, 제 2의 광도파로(104)를 통과한 광이 확실하게 제 1의 광도파로(103)에 입사한다. 이와 같이, 제 2의 광도파로(104)의 평면 위치가 제 1의 광도파로(103)의 내부에 포함되고 있기 때문에, 상기 일본 특허공개 2006-261247호에 기재된 구성에서 발생되는 것 같은 하층의 광도파로에 들어가지 않는 광을 없앨수 있다.
또한, 제 1의 광도파로(103)의 평면 위치가, 수광부(1)의 중심(1C)으로부터 트랜지스터(Tr1, Tr2, Tr3)의 측으로 치우치도록 벗어나 형성되고, 또한, 수광부(1)의 내부에 포함되도록 형성되고 있다. 이것에 의해, 제 1의 광도파로(103)를 통과한 광을 확실하게 수광부(1)에 입사시킬수 있다. 또, 제 1의 광도파로(103)를 통과한 광이 가로의 화소의 수광부(1)에 입사하여 생기는 혼색을 막을수 있다.
따라서, 감도나 광전 변환의 효율을 향상할 수 있기 때문에, 화소를 미세화해도 감도나 광전 변환의 효율이 충분히 얻어지는 고체 촬상 소자 및 고체 촬상 소자를 구비한 촬상 장치를 실현할 수 있다.
또, 본 실시 형태에 의하면, 제 1의 광도파로(103)와 제 2의 광도파로(104)의 2 층의 광도파로를 설치하고 있다. 이것에 의해, 상층의 1 층의 광도파로만의 경우와 비교하여, 혼색의 발생이나 로스를 억제할 수 있다. 또, 수광부(1)의 중심(1C)으로부터가 벗어나는 양을 2 층에 분담시킬 수 있기 때문에, 광도파로의 설계의 자유도를 넓히는 것이나, 온칩 렌즈(105)의 수광부(1)로부터의 어긋남의 양이 비교적 큰 경우에도 대응하는 것이 가능해진다.
또, 본 실시 형태에 의하면, 제 2의 광도파로(104)가 거의 같은 간격으로 배치되고 있기 때문에, 가로줄무늬, 색 얼룩, 셰이딩 등의 특성을 향상할 수 있다.
이 제 2의 실시 형태에서는, 제 2의 광도파로(104)의 중심과 온칩 렌즈(105)의 중심이 거의 일치한 배치로 되어 있기 때문에, 광을 효율적으로 집광할 수 있고, 효율 좋게 전하를 얻을 수 있다. 이와 같은 배치를 갖는 구성은, 광학 렌즈가 줌렌즈와 같은 복수의 초점을 갖는 카메라에 사용하는 것이 바람직하다.
또한, 제 2의 실시 형태의 설명에 있어서, 도 12에 나타냈던 36개의 화소를 갖는 경우를 예시하고 설명했지만, 실제로는 동일한 법칙을 적용하고, 수만 이상의 다수의 화소를 배치하고 고체 촬상 소자를 구성할 수 있다. 예를 들면, 2화소의 기본 셀을 400만개 집적하는 것에 의해, 800만개의 화소를 집적할 수 있다.
상술의 각 실시 형태에서는, 2개의 화소 또는 4개의 화소의 기본 셀로 플로팅 디퓨전(FD)이나 트랜지스터를 공용하고 있다.
본 발명에서는, 플로팅 디퓨전 등을 공용하는 기본 셀의 화소수는, 복수라면, 특히 한정되는 것은 아니다.
또한, 배선이나 화소의 배치가 세로방향과 가로방향인 경우에는, 기본 셀의 화소수가 짝수라면, 화소의 레이아웃을 생각하기 쉽다.
상술의 각 실시 형태에서는, 트랜지스터(Tr1, Tr2, Tr3)가 있는 위 또는 아래에, 제 1의 광도파로(103) 및 제 2의 광도파로(104)를 수광부(1)의 중심(1C)으로부터 벗어나게 하고 있다. 이것에 대하여, 제 1의 광도파로(103) 및 제 2의 광도파로(104)를 수광부(1)의 중심(1C)으로부터 좌우 방향으로 약간 조금 벗어나게 하고 있을 뿐이거나, 벗어나게 하지 않고 있다. 즉, 제 1의 광도파로(103) 및 제 2의 광도파로(104)에 관해서는 눈동자 보정을 행하고 있지 않다.
본 발명에서는, 상술의 각 실시 형태의 구성에 대하여, 또한 제 1의 광도파로(103) 및/ 또는 제 2의 광도파로(104)를, 수광부(1)의 중심(1C)으로부터 좌 또는 우로 비켜 놓았던 구성으로 해도 관계없다. 예를 들면, 눈동자 보정을 고려하고, 제 1의 광도파로(103) 및 제 2의 광도파로(104)를 우 반의 화소에서는 왼쪽으로 비켜 놓고, 좌 반의 화소에서는 우로 비켜 놓고, 비켜 놓는 양은 촬상 소자의 중심(C)으로부터의 거리에 대응하여 바꾸도록 하여도 좋다.
이와 같이, 본 발명은, 온칩 렌즈에 대하여 눈동자 보정을 행할 뿐만 아니라 광도파로에 대해서도 눈동자 보정을 행한 구성에 대해서도, 적용하는 것이 가능하다.
<3. 변형예>
고체 촬상 소자의 실시 형태의 변형예를, 이하에 몇 개 나타낸다.
먼저, 제 1의 광도파로(103) 및 제 2의 광도파로(104)의 단면 형상의 각 형태를, 도 16에 나타낸다. 도 16의 A는, 도 7에 나타냈다면 마찬가지로 원형의 광도파로이다. 도 16의 B는, 타원형의 광도파로이다. 도 16의 C는, 장방형(구형)의 광도파로이다. 도 16의 D는, 8각형의 광도파로이다.
이러한 단면 형상으로, 각각 실제로 광도파로를 갖는 고체 촬상 소자를 제작한 점, 어느 단면 형상이라도, 고체 촬상 소자로서 문제 없이 동작시킬수 있다.
제 1의 광도파로(103) 및 제 2의 광도파로(104)의 단면 형상을, 이들 이외의 형상으로 하는 것도 가능하다.
또한, 제 1의 광도파로 및 제 2의 광도파로의 단면 형상은, 외측으로 볼록한 형상으로 하는 것이 바람직하다. 이것에 의해, 제 1의 광도파로 및 제 2의 광도파로용의 홈부나 매립층을 안정되게 형성할 수 있다.
다음에, 트랜지스터의 배치와, 수광부(1)에 대한 제 1의 광도파로(103) 및 제 2의 광도파로(104)의 배치의 각 형태를, 도 17 내지 도 19에 나타낸다. 또한, 도 17 내지 도 19에 있어서는, 플로팅 디퓨전의 도시를 생략하여 간략화하고 있다.
도 17에 나타내는 제 1의 변형예에서는, 플로팅 디퓨전을 공용하는 4개의 기본 셀의 좌우에, 트랜지스터(Tr)를 배치하고 있다.
기본 셀의 좌측의 2개의 화소에서는, 수광부(1)의 중심으로부터 제 1의 광도파로(103) 및 제 2의 광도파로(104)가 왼쪽으로 벗어나 있다. 기본 셀의 우측의 2개의 화소에서는, 수광부(1)의 중심으로부터 제 1의 광도파로(103) 및 제 2의 광도파로(104)가 우로 벗어나 있다.
도 18에 나타내는 제 2의 변형예에서는, 플로팅 디퓨전을 공용하는 4개의 기본 셀의 우와 아래에, 트랜지스터(Tr)를 배치하고 있다. 이 경우, 위에서 2 단째 이후의 기본 셀로는, 기본 셀의 상하 좌우에 트랜지스터(Tr)가 배치되고 있는 것이 된다.
기본 셀의 왼쪽 위의 화소에서는, 수광부(1)의 중심으로부터 제 1의 광도파로(103) 및 제 2의 광도파로(104)가 왼쪽 위로 벗어나 있다.
기본 셀의 오른쪽 위의 화소에서는, 수광부(1)의 중심으로부터 제 1의 광도파로(103) 및 제 2의 광도파로(104)가 오른쪽 위로 벗어나 있다. 기본 셀의 좌하의 화소에서는, 수광부(1)의 중심으로부터 제 1의 광도파로(103) 및 제 2의 광도파로(104)가 좌하로 벗어나 있다. 기본 셀의 오른쪽 밑의 화소에서는, 수광부(1)의 중심으로부터 제 1의 광도파로(103) 및 제 2의 광도파로(104)가 오른쪽 밑으로 벗어나 있다.
도 19에 나타내는 제 3의 변형예에서는, 상하 2개의 화소로 플로팅 디퓨전을 공용하고 기본 셀을 구성하고, 기본 셀의 상하에 트랜지스터(Tr)가 배치되고 있다.
기본 셀의 위의 화소에서는, 수광부(1)의 중심으로부터 제 1의 광도파로(103) 및 제 2의 광도파로(104)가 상측으로 벗어나 있다.
기본 셀의 아래의 화소에서는, 수광부(1)의 중심으로부터 제 1의 광도파로(103) 및 제 2의 광도파로(104)가 하측으로 벗어나 있다.
상술한 제1 및 제 2의 실시 형태에서는, 촬상 소자의 중심(C)이, 기본 셀의 각 화소의 사이의 플로팅 디퓨전(FD)의 위치에 있는 경우를 설명했다. 본 발명에 있어서, 촬상 소자의 중심의 위치는, 플로팅 디퓨전(FD)의 위치로 한정되는 것은 아니고, 그 밖의 위치라도 관계없다. 예를 들면, 수광부의 내부 등의 화소의 내부나, 트랜지스터 부근등의 기본 셀의 사이라도 관계없다.
여기에서, 촬상 소자의 중심(C)이, 수광부의 내부에 있는 경우의 변형예에 관하여, 도 1 및 도 4에 대응한 평면도를, 각각, 도 20 및 도 21에 나타낸다. 도 20 및 도 21에 나타내듯이, 촬상 소자의 중심(C)이, 수광부(1)의 내부에서 온칩 렌즈(105)의 중심 부근에 있다.
<4. 고체 촬상 소자의 제 3 의 실시 형태>
본 발명의 고체 촬상 소자의 제 3 의 실시 형태의 대략 구성도(평면도)를, 도 22 에 나타낸다.
도 22 에 나타내듯이, 이 고체 촬상 소자는, 다수의 화소가 종횡으로 매트릭스 형상으로 배치되어 이루어진다. 도 22에서는, 촬상 소자의 중심(C)의 주위의 36개(세로 6개×가로 6개)의 화소를 나타내고 있다.
부호 3은 광도파로, 4는 온칩 렌즈이다. 각 화소는, 포토 다이오드로 이루어지고, 수광한 광의 광전 변환이 행해지는 수광부(1)와, 입사광을 수광부로 유도하는 광도파로(3)와, 입사광을 집속시키는 온칩 렌즈(4)를 구비하고 있다.
또, 세로 2개×가로 2개의 합계 4개의 화소에 있어서, 광으로 변환하고 얻어진 전하를 축적할 수 있는 플로팅 디퓨전(FD)을 공용하고 있다. 그리고, 4개의 화소의 각각에 있어서, 수광부(1)와, 4개에 공용하고 있는 플로팅 디퓨전(FD)과의 사이에, 전송 게이트(2)가 마련되어 있다.
또한, 플로팅 디퓨전(FD)을 공용하는 4개의 화소의 상하에, 트랜지스터(Tr1, Tr2, Tr3)가 배치되고 있다. 각 트랜지스터(Tr1, Tr2, Tr3)의 구성은, 특히 한정되지 않지만, 예를 들면, 증폭 트랜지스터, 리셋 트랜지스터, 선택 트랜지스터 등을 포함한다.
여기에서, 도 22의 오른쪽 아래의 4개의 화소를 추출하여 도 2에 나타낸다. 본 실시 형태의 고체 촬상 소자로는, 플로팅 디퓨전(FD)을 공용하는 4개의 화소를 기본 셀로 하고 있고, 이 도 23은, 도 22의 오른쪽 밑의 기본 셀과 촬상 소자의 중심(C)을 나타내고 있다.
도 23에 나타내듯이, 4개의 화소의 각각에 있어서, 광도파로(3)의 중심(3C)이, 수광부(1)의 중심(1C)으로부터 벗어나 있다.
구체적으로는, 도 중 상측의 2개의 화소에서는, 광도파로(3)의 중심(3C)이 수광부(1)의 중심(1C)보다도 상측으로 벗어나 있다. 도 중 하측의 2개의 화소에서는, 광도파로(3)의 중심(3C)이 수광부(1)의 중심(1C)보다도 하측으로 벗어나 있다.
또, 촬상 소자의 중심(C)으로부터 각 화소의 수광부(1)의 중심(1C)에 선을 연결하여 생각하면, 상측의 2개의 화소에서는, 광도파로(3)의 중심(3C)이, 수광부(1)의 중심(1C)보다도 촬상 소자의 중심(C)으로부터의 거리가 가까워져 있다. 하측의 2개의 화소에서는, 광도파로(3)의 중심(3C)이, 수광부(1)의 중심(1C)보다도 촬상 소자의 중심(C)으로부터의 거리가 멀어지고 있다. 즉, 광도파로(3)의 중심(3C)이, 수광부(1)의 중심(1C)보다도 촬상 소자의 중심(C)으로부터의 거리가 가까운 화소와, 거리가 먼 화소가, 혼재하고 있다.
도 22의 전체의 평면도로 돌아가 생각해 보면, 전체로서도, 광도파로(3)의 중심(3C)이, 수광부(1)의 중심(1C)보다도 촬상 소자의 중심(C)으로부터의 거리가 가까운 화소와, 거리가 먼 화소가, 혼재하고 있는 것을 알 수 있다. 광도파로(3)의 중심(3C)이, 수광부(1)의 중심(1C)보다도 촬상 소자의 중심(C)으로부터의 거리가 가까운 화소는, 위에서 2행째의 각 화소와, 아래로부터 2행째의 각 화소와. 그 밖의 4 행의 화소에서는, 광도파로(3)의 중심(3C)이, 수광부(1)의 중심(1C)보다도 촬상 소자의 중심(C)으로부터의 거리가 멀어지고 있다.
상기 일본 특허공개 2006-261249호 등에 기재되어 있는 종래예로는, 광도파로(3)의 중심(3C)이, 수광부(1)의 중심(1C)보다도 촬상 소자의 중심(C)으로부터의 거리가 동일하거나 가까운 화소 뿐이고, 광도파로(3)의 중심의 쪽이 먼 화소는 존재하지 않는다. 이 점에서, 본 실시 형태의 구성은, 종래예와는 완전히 다르다.
도 22의 고체 촬상 소자의 일부의 부품을 추출한 평면도를, 도 24 내지 도 26에 나타낸다. 도 24는, 광도파로(3)와 수광부(1)와 트랜지스터(Tr1, Tr2, Tr3) 등을 나타내고 있다. 도 25는, 온칩 렌즈(4)만을 나타내고 있다. 도 26은, 온칩 렌즈(4)와 광도파로(3)를 나타내고 있다. 또한, 도 24 내지 도 26에 있어서, 부품과 함께, 촬상 소자의 중심(C)을 나타내고 있다.
도 24에 나타내듯이, 각 화소의 수광부(1)는, 4개의 화소를 기본 셀로서, 규칙적이게 배치되고 있다.
기본 셀의 4개의 화소는, 공용하는 플로팅 디퓨전(FD)의 주위에 모여 있다. 한편, 트랜지스터(Tr1, Tr2, Tr3)를 끼우는 상하 2개의 화소는, 간격이 떨어져 있다. 그리고, 1행마다, 화소의 간격이 변화되어 있다. 즉, 동일한 기본 셀 안의 화소와의 화소 간격(1a)보다도, 트랜지스터를 끼운 기본 셀의 화소와의 화소 간격(1c)이 커지고 있다.
또, 근처의 기본 셀의 화소는 동일한 기본 셀의 화소보다도 간격이 떨어지고 있다. 그리고, 1열마다, 화소의 간격이 변화되어 있다. 즉, 동일한 기본 셀 안의 화소와의 화소 간격(1b)보다도, 근처의 기본 셀의 화소와의 화소 간격(1d)이 커지고 있다.
이것에 대하여, 광도파로(3)는, 상하 방향, 좌우 방향 모두, 거의 같은 간격으로 배치되고 있다. 즉, 동일한 기본 셀 안의 화소와의 도파로 간격(3a)과, 트랜지스터를 끼운 기본 셀의 화소와의 도파로 간격(3c)이 거의 같아지고 있다. 또, 동일한 기본 셀 안의 화소와의 도파로 간격(3b)과, 근처의 기본 셀의 화소와의 도파로 간격(3d)이 거의 같아지고 있다.
또한, 어느 화소에 있어서도, 광도파로(3)는, 그 평면 배치가, 수광부(1)에 포함되게 되어 있다.
도 25에 나타내듯이, 온칩 렌즈(4)는, 상하 방향, 좌우 방향 모두, 거의 같은 간격으로 배치되고 있다. 즉, 동일한 기본 셀 안의 화소와의 렌즈 간격과, 트랜지스터를 끼운 기본 셀의 화소와의 렌즈 간격이 거의 같은 간격(4a)으로 되어 있다. 또, 동일한 기본 셀 안의 화소와의 렌즈 간격과, 근처의 기본 셀의 화소와의 렌즈 간격이 거의 같은 간격(4b)으로 되어 있다.
또한, 온칩 렌즈의 간격이 같지 않다면, 각 화소의 온칩 렌즈를 동일한 직경 및 동일한 곡률로 형성하는 때에, 온칩 렌즈의 간격이 넓은 부분에 있어서, 온칩 렌즈의 사이에 입사광이 집속하지 않는 영역, 이른바 무효 영역이 폭넓게 되어 버린다.
도 26에 나타내듯이, 광도파로(3)와 온칩 렌즈(4)는, 각각의 상대 위치가 화소의 위치에 의해 변화되어 있다. 촬상 소자의 중심(C)으로부터 보아, 상측의 2행의 화소에서는, 온칩 렌즈(4)의 상반분에 광도파로(3)가 있다.
촬상 소자의 중심(C)의 양측의 2행의 화소에서는, 온칩 렌즈(4)의 상하 방향의 중앙 부근에 광도파로(3)가 있다. 촬상 소자의 중심(C)으로부터 보아, 하측의 2행의 화소에서는, 온칩 렌즈(4)의 하반분에 광도파로(3)가 있다.
촬상 소자의 중심(C)으로부터 보아, 우측의 2열의 화소에서는, 온칩 렌즈(4)의 우반분에 광도파로(3)가 있다. 촬상 소자의 중심(C)의 양측의 2열의 화소에서는, 온칩 렌즈(4)의 좌우 방향의 중앙 부근에 광도파로(3)가 있다. 촬상 소자의 중심(C)으로부터 보아, 좌측의 2열의 화소에서는, 온칩 렌즈(4)의 좌 반에 광도파로(3)가 있다.
또한, 어느 화소에 있어서도, 광도파로(3)는, 그 평면 배치가, 온칩 렌즈(4)에 포함되게 되어 있다.
이 제 3 의 실시 형태에서는, 온칩 렌즈(4)와 수광부(1)와의 상대 위치가, 촬상 소자의 중심(C)으로부터 본 화소의 위치에 의해 변화되어 있다. 그리고, 촬상 소자의 중심(C)으로부터 화소까지의 거리에 대응하여, 온칩 렌즈(4)가 수광부(1)의 중심(1C)으로부터 촬상 소자의 중심(C)의 측으로 벗어나 있다.
즉, 온칩 렌즈(4)는, 눈동자 보정이 이루어지고 있다. 이것에 대하여, 광도파로(3)는, 눈동자 보정이 이루어지고 있지 않다.
또, 각 부품의 간격을 보면, 이하와 같이 되고 있다.
동일한 기본 셀 안의 상하의 2화소에 관하여, 화소 간격(1a)보다도, 도파로 간격(3a)이 폭넓게 되어 있다. 동일한 기본 셀 안의 좌우의 2화소에 관하여, 도파로 간격(3b)은, 화소 간격(1b)보다 약간 폭넓게 되어 있다.
동일한 기본 셀 안의 상하의 2화소의 화소 간격(1a)과, 트랜지스터를 사이에 끼는 2개의 기본 셀의 화소의 화소 간격(1c)과는 다르다.
이와 같이 화소 간격(1a)과 화소 간격(1c)이 다른 경우에, 만약 각 화소에 있어 광도파로(3)를 수광부(1)의 중심(1C) 부근에 배치하면, 입사각도 의존성이 빗나가기 때문에, 가로줄무늬나 셰이딩 등의 광학 특성에 영향이 나타난다.
이것에 대하여, 광도파로(3)의 위치를 수광부(1)의 중심 부근에서 비켜 놓고, 거의 광도파로(3)를 동일 간격으로 배치하면, 입사각도 의존성이 갖추어지기 때문에, 이러한 특성을 향상시킬수 있다.
또, 도파로 간격(3a)과 도파로 간격(3c)은, 거의 동일하게되어 있다. 또한, 도파로 간격(3a)과 도파로 간격(3c)은 같은 것이 바람직하지만, 동일이 아니라도 좋다.
세로방향의 도파로 간격을 동일 간격으로 하면, 가로방향의 입사각도 의존성이 향상하고, 가로줄무늬나 셰이딩 등의 광학 특성을 향상시킬수 있다. 도파로 간격(3b)과 도파로 간격(3d)은, 거의 동일하게되어 있다.
또한, 도파로 간격(3b)과 도파로 간격(3d)은 같은 것이 바람직하지만, 동일이 아니라도 좋다. 동일한 기본 셀 안의 좌우의 2화소의 화소 간격(1b)과 비교하여, 좌우에 인접한 2개의 기본 셀의 화소의 화소 간격(1d)이, 약간 폭넓게 되고 있다. 또한, 화소 간격(1b)과 화소 간격(1d)은 같은 것이 바람직하지만, 동일이 아니라도 좋다.
도파로 간격(3b)과 도파로 간격(3d)이 거의 동일하고, 또한, 화소 간격(1b)와 화소 간격(1d)이 다르기 때문에, 광도파로(3)의 중심(3C)이 수광부(1)의 중심(1C)으로부터 좌우로 약간 벗어나 있다. 어긋남 방향은, 좌 또는 우로 인접한 기본 셀의 쪽이고, 기본 셀의 중심의 플로팅 디퓨전(FD)으로부터 떨어지는 방향이다.
화소 간격(1a)과 화소 간격(1c)의 합은, 도파로 간격(3a)과 도파로 간격(3c)의 합과 동일하다. 이러한 합은, 기본 셀의 상하 방향의 피치에 상당한다.
화소 간격(1b)과 화소 간격(1d)의 합은, 도파로 간격(3b)과 도파로 간격(3d)의 합과 동일하다. 이러한 합은, 기본 셀의 좌우 방향의 피치에 상당한다.
각 화소의 단면 구조는, 수광부(1)와 광도파로(3)와 온칩 렌즈(4)를 구비하고 있으면, 그 밖의 구성은 특히 한정되지 않는다.
도 22의 고체 촬상 소자의 화소의 단면 구조의 한 형태의 단면도를, 도 27 에 나타낸다.
도 27에 나타내듯이, 반도체 기판(10)의 예를 들면 p웰 영역에, n형의 전하 축적층(11)과 그 표층의 p+의 정전하 축적 영역(12)이 형성되고, 수광부(1)가 구성되고 있다. 또한, 수광부(1)의 위에 인접하고, 반도체 기판(10) 위에, 게이트 절연막(13) 및 게이트 전극(14)가 형성되고 있다. 게이트 전극(14)은, 도 22의 전송 게이트(2)이다. 게이트 전극(14)의 위에 인접하고, 반도체 기판(10) 안에 플로팅 디퓨전(FD)이 형성되고 있다. 반도체 기판(10)에는, 도시하지 않은 단면에 있어서, 트랜지스터(Tr1, Tr2, Tr3)의 소스·드레인 영역이 형성되고 있다. 게이트 전극(14)에의 전압의 인가에 의해, 신호 전하가 수광부(1)로부터 플로팅 디퓨전(FD)에 전송된다.
수광부(1)를 피복하여, 반도체 기판(10)위에, 각각 예를 들면 산화 실리콘으로 되는 제1 절연막(15), 제2 절연막(16), 제 3 절연막(17), 제 4 절연막(21), 제 5 절연막(22), 제 6 절연막(26), 제 7 절연막(27) 및 제 8 절연막(31)이 적층되고 있다. 또, 이러한 절연막의 층간에, 예를 들면 탄화 실리콘으로 된 제1 확산 방지막(20) 및 제2 확산 방지막(25) 및 예를 들면 질화 실리콘으로 된 제 3 확산 방지막(30)이 적층되고 있다. 이러한 절연막 및 확산 방지막이 적층되어 전체로서 절연층이 구성되고 있다.
제 3 절연막(17)에는, 배선용 홈이 형성되고, 이 배선용 홈에 배리어 메탈층(18)과 도전층(19)으로 구성된 제1 배선층이 매립되고 있다. 제 5 절연막(22)에 있어서도 마찬가지로, 배선용 홈에 배리어 메탈층(23)과 도전층(24)으로 구성된 제2 배선층이 매립되고 있다. 제 7 절연막(27)에 있어서도 마찬가지로, 배선용 홈에 배리어 메탈층(28)과 도전층(29)으로 구성된 제2 배선층이 매립되고 있다. 배리어 메탈층(18, 23, 28)에는, 예를 들면 탄탈/질화 탄탈의 적층막을 사용할 수 있다. 도전층(19, 24, 29)에는, 동 등의 각종 배선용 금속 재료를 사용할 수 있다. 전술한 제 1 내지 제 3 확산 방지막은, 도전층(19, 24, 29)을 구성한 동 등의 금속의 확산을 방지하기 위한 막이다.
제 8 절연막(31)의 위에는, 산화 실리콘으로 된 제 9 절연막(33)이 형성되고 있다.
그리고, 수광부(1)의 윗측에 있어서, 위에서 설명한 바와 같이 적층 형성된, 제 4 절연막(21) 내지 제 9 절연막(33), 제2 확산 방지막(25) 및 제 3 확산 방지막(30)에 대하여, 이러한 막을 관통하는 홈부가 형성되고, 제1 확산 방지막(20)이 홈부의 바닥면을 구성하고 있다.
홈부의 내측의 벽면은, 기판의 주면에 수직인 면으로 되어 있고, 또한, 홈부의 테두리부로서 제 9 절연막(33)의 부분에 있어 상방 정도 넓어지는 순 테이퍼상의 개구 형상부로 되어 있다. 홈부의 내벽을 피복하고, 패시베이션막(36)이 형성되고 있다.
또, 예를 들면, 패시베이션막(36)의 상층에 있어 홈부에 매립되고, 절연막의 산화 실리콘(굴절율 1. 45)보다도 높은 굴절율을 갖는 매립층(37)이 형성되고 있다. 매립층(37)은 홈부의 내부를 완전하게 메우고 있다.
매립층(37)에는, 실록산계 수지(굴절율 1.7)나 폴리이미드 등의 고굴절율 수지 등을 사용할 수 있다. 또, 이러한 수지 중에, 예를 들면 산화 티탄, 산화 탄탈, 산화 니오브, 산화 텅스텐, 산화 지르코늄, 산화 아연, 산화 인듐, 산화 하프늄 등의 금속 산화물 미립자를 함유시키고 굴절율을 높이는 것도 가능하다. 또, 홈부의 내부를 매립하는 것이 가능하면, 높은 굴절율을 갖는 무기물 재료를 사용하는 것도 가능하다.
패시베이션막(36)에는, 절연막의 산화 실리콘에 굴절율이 동일하거나 가까운 재료, 또는, 산화 실리콘보다도 굴절율이 높은 재료를 사용할 수 있다. 후자의 예로서는, 질화 실리콘이나 산질화 실리콘(SiON)을 들 수 있다. 패시베이션막(36)을 절연막의 산화 실리콘에 굴절율이 동일하거나 가까운 재료에 의해 형성하는 경우에는, 홈부의 내부가 매립층(37)이 광도파로(3)로 된다.
패시베이션막(36)을 절연막의 산화 실리콘보다도 굴절율이 높은 재료에 의해 형성하는 경우에는, 홈부의 내부의 패시베이션막(36) 및 매립층(37)에 의해, 광도파로(3)가 구성된다.
매립층(37)의 상층에, 예를 들면 접착층으로서도 기능하는 평탄화 수지층(38)이 형성되고, 그 상층에, 예를 들면, 청색(B), 녹색(G), 적색(R)의 각 색의 컬러 필터(39)가 화소마다 형성되고 있다. 컬러 필터(39)의 상층에, 온칩 렌즈(4)가 형성되고 있다.
도 27로부터 알 수 있듯이, 광도파로(3)는, 수광부(1)나 온칩 렌즈(4)보다도 좁은 폭으로 형성되고 있고, 또한, 평면 위치가, 수광부(1)나 온칩 렌즈(4)의 평면 위치의 내부에 포함되도록 형성되고 있다.
이 도 27에 나타내는 화소 구조를 기본으로서, 화소의 촬상 소자의 중심(C)으로부터의 위치에 의해, 수광부(1)와 광도파로(3)와 온칩 렌즈(4)의 평면 위치를 벗어나게 하여 화소를 형성한다.
도 27에 나타냈던 화소의 단면 구조를 갖는 고체 촬상 소자는, 예를 들면 이하와 같이 하여 제조할 수 있다.
반도체 기판(10)의 예를 들면 p웰 영역에, n형의 전하 축적층(11)과 그 표층의 p+의 정전하 축적 영역(12)을 순차적으로 형성하고 수광부(1)를 형성함과 동시에, 수광부(1)에 인접하여 게이트 절연막(13) 및 게이트 전극(14)을 형성한다. 또, 반도체 기판(10) 안에 플로팅 디퓨전(FD)이나 트랜지스터(Tr1, Tr2, Tr3)의 소스·드레인 영역을 형성한다.
다음에, 예를 들면, CVD(화학적 기상성장)법등에 의해, 수광부(1)를 피복하고, 전면적으로 산화 실리콘을 퇴적시켜, 제1 절연막(15)을 형성한다.
다음에, 예를 들면, 제1 절연막(15)의 위에 산화 실리콘을 퇴적시키고 제2 절연막(16)을 형성하고, 또한 산화 실리콘을 퇴적시키고 제 3 절연막(17)을 형성한다.
다음에, 예를 들면, 에칭 가공에 의해 제 3 절연막(17)에 배선용 홈를 형성하고, 또한 스퍼터링에 의해 배선용 홈의 내벽을 피복하고, 예를 들면 탄탈/산화 탄탈을 성막하고, 배리어 메탈층(18)을 형성한다.
계속하여, 동의 시드 층을 형성하고, 전기 분해 도금 처리에 의해 전면에 동을 성막하고, CMP(화학적 기계적 연마)법등에 의해 배선용 홈의 밖에 형성된 동을 제거하고 도전층(19)을 형성한다.
또한, 도전층(19)의 표면에 배리어 메탈층(18)을 형성하고, 배선용 홈의 밖에 형성된 배리어 메탈층(18)을 제거한다. 또한, 도 6으로는 도전층(19)의 표면에도 배리어 메탈층(18)을 형성하고 있지만, 도전층(19)의 표면에 배리어 메탈층(18)을 형성하지 않는 경우에는, 이 공정은 생략된다.
이와 같이 하여, 배선용 홈에 매립된 배리어 메탈층(18)과 도전층(19)으로 된 제1 배선층을 형성한다.
다음에, 제1 배선층의 위에, 예를 들면 CVD 법에 의해 탄화 실리콘을 퇴적시켜, 제1 확산 방지막(20)을 형성한다.
계속하여, 제2 절연막(16), 제 3 절연막(17) 및 그 배선용 홈, 배리어 메탈층(18)과 도전층(19)으로 된 제1 배선층, 제1 확산 방지막(20)을 형성하는 프로세스와 동일한 프로세스를 반복한다. 이것에 의해, 제 4 절연막(21), 제 5 절연막(22) 및 그 배선용 홈, 배리어 메탈층(23)과 도전층(24)으로 된 제2 배선층, 제2 확산 방지막(25), 제 6 절연막(26), 제 7 절연막(27) 및 그 배선용 홈, 배리어 메탈층(28)과 도전층(29)으로 된 제 3 배선층을 형성한다. 또한, 예를 들면 CVD 법에 의해 질화 실리콘을 퇴적하고 제 3 확산 방지막(30)을 형성한다. 다음에, 제 3 확산 방지막(30)의 위에, 제 8 절연막(31)을 형성한다.
계속하여, 전면에, 예를 들면 산화 실리콘을 퇴적시켜, 제 9 절연막(33)을 형성한다.
다음에, 예를 들면, 포토 리소그래피 공정에 의해, 홈부를 개구하는 패턴의 레지스트 막을 패턴 형성하고, 등방성 에칭 또는 이방성 에칭 등의 에칭을 행하고, 제 9 절연막(33)에 상방 만큼 넓어지는 순 테이퍼상의 개구 형상부를 형성한다.
다음에, 레지스트 막을 제거하고, 예를 들면 레지스트 막과 동일한 패턴의 제 2의 레지스트 막을 패턴 형성한다. 그리고, 반응성 이온 에칭 등의 이방성 에칭을 행하고, 제 4 절연막(21) 내지 제 9 절연막(33), 제2 확산 방지막(25), 제 3 확산 방지막(30)에 대하여, 홈부를 형성한다. 이 때, 예를 들면, 산화 실리콘과 질화 실리콘이나 탄화 실리콘 등의 재료에 따라 조건을 변경하면서 에칭을 진행시키고, 개구 바닥부가 제1 확산 방지막(20)에 도달한 시점에서 신속하게 에칭이 정지하도록 한다. 이것에 의해, 제1 확산 방지막(20)이 홈부의 저면으로 되기 때문에, 홈부의 깊이를 일정하게 하고, 수광부(1)와 광도파로(3)와의 거리가 일정으로 된다.
이와 같이 하여, 홈부의 테두리부로서 제 9 절연막(33)의 부분에서 순 테이퍼상의 개구 형상부로 되어 있는 홈부를 개구할 수 있다.
다음에, 예를 들면 성막 온도가 380℃정도의 플라즈마 CVD 법에 의해, 홈부의 내벽을 피복하고, 산화 실리콘보다도 높은 굴절율을 갖는 질화 실리콘 또는 산질화 실리콘(SiON)을 퇴적시켜, 패시베이션막(36)을 형성한다. 개구부의 테두리부가 순 테이퍼 형상으로 되어 있지만, 퇴적시의 이방성에 의해 개구부의 테두리부에서 두껍게 퇴적하고, 홈부의 바닥부 근처에서 얇게되는 프로파일으로 된다.
다음에, 예를 들면 성막 온도가 400℃정도의 스핀 코트 법에 의해, 산화 티탄 등의 금속 산화물 미립자를 함유한 실록산계 수지를 성막하고, 패시베이션막(36)의 상층에 있어 홈부에 매립하고, 산화 실리콘보다도 굴절율이 높은 매립층(37)을 형성한다.
도포후에, 필요에 따라 예를 들면 300℃정도의 포스트 베이크 처리를 행한다. 또, 폴리이미드 수지의 경우에는, 예를 들면 350℃정도의 온도로 성막할 수 있다.
다음에, 매립층(37)의 상층에 예를 들면 접착층으로서도 기능하는 평탄화 수지층(38)을 형성한다. 그 상층에, 예를 들면, 청색(B), 녹색(G), 적색(R)의 각 색의 컬러 필터(39)를 화소마다 형성한다. 또한, 그 상층에 온칩 렌즈(4)를 형성한다.
상술한 제조 방법에 있어서, 제 3 배선층의 형성 공정보다 후에, 매립층의 형성 공정전에 있어서, 반도체 중의 댕글링 본드(dangling bond)를 종단화 하기 위한 수소 처리(신터링)를 할 수가 있다. 이와 같이 하여, 도 27 에 나타냈던 단면 구조를 갖는 고체 촬상 소자를 제조할 수 있다.
계속하여, 화소의 모식적인 평면 레이아웃도를, 도 28에 나타낸다.
단면 원형의 매립층(37)(및 패시베이션막(36))에 의해, 광도파로(3)가 구성되고 있다.
또, 도 27에 있어서 제 1 내지 제 3 배선층 등의 배선층이, 절연막 중에 있어서, 광도파로(3)의 주위를 감싸도록 메시구조로 형성되고 있다. 메시구조란, 예를 들면 배선층과 절연막이 상하에 교대로 적층한 상태를 나타낸다. 예를 들면, 도 중 상하 방향으로 늘어나는 배선층(W1, W2)와, 좌우 방향으로 늘어나는 배선층(W3, W4)에 의해 둘러싸였던 영역내에 있어서, 광도파로(3)가 마련되어 있다. 배선층(W1, W2), W3, W4의 각각이, 예를 들면 메시구조의 구조를 갖고 있다.
또한, 도 28에는 수광부(1)를 나타내고 있지 않지만, 광도파로(3)보다도 외측으로 수광부(1)가 형성되고 있고, 예를 들면 도 6의 단면 구조의 경우, 배선층(W1, W2, W3, W4)의 위치 부근에, 수광부(1)의 외연이 있다.
다음에, 도 22에 나타냈던 36개의 화소에 대한, 컬러 필터 색의 배치의 한 형태를, 도 8에 나타낸다.
도 8에 나타내는 배치에서는, 각 기본 셀의 4개의 화소에, 적색(R) 및 청색(B)이 1개씩 녹색(G)(Gb, Gr)이 2개씩 할당되고 있다. 그리고, 녹색(G) 끼리와, 적색(R) 및 청색(B)이, 각각 플로팅 디퓨전(FD)을 끼우고 대향하는 화소에 할당되고 있다.
여기에서, 실제로, 도 22에 나타냈던 평면 레이아웃 및 도 8의 컬러 필터의 배치를 갖는 고체 촬상 소자를 실제로 제작했다.
또, 비교 대조로서, 광도파로(3)의 간격을 일정이 아니라, 광도파로(3)의 간격을 비켜 놓았던 구성(도 24에 대하여, 도파로 간격(3a)과 도파로 간격(3c)을 다르게 할 수 있었던 구성)의 고체 촬상 소자를 제작했다.
양자의 고체 촬상 소자에 관하여, 동일한 녹색의 컬러 필터이다, Gb의 필터의 화소와, Gr의 필터의 화소에 대해, 광의 입사각에 의한 출력의 변화를 조사했다. 결과를, 도 29의 A 및 도 29의 B에 나타낸다. 도 29의 A는 광도파로(3)의 간격을 비켜 놓았던 구성의 결과이고, 도 29의 B는, 광도파로(3)의 간격을 일정하게 한 구성의 결과이다.
도 29의 A보다, 광도파로(3)의 간격을 비켜 놓았던 구성에서는, 동일한 녹색의 화소에도 불구하고, 출력 차이가 나고 있다.
도 29의 B보다, 광도파로(3)의 간격을 일정하게 한 구성에서는, 출력이 동일해졌다. 또한, 화소 특성의 평가도 행한 점에서, 가로줄무늬, 색 얼룩, 셰이딩 등의 특성이 향상하였다.
따라서, 광도파로(3)의 간격이 일정한 것이 바람직하다. 그러나, 간격이 일정하지 않더라도, 어느 정도 가까운 값이라면, 촬상 소자로서의 사용상, 특히 문제가 생기지 않는다.
또한, 이 제 3의 실시 형태의 고체 촬상 소자의, 기본 셀의 4개의 화소의 등가 회로도의 한 형태를 도 9에 나타낸다.
도 9에 나타내듯이, 4개의 화소의 포토 다이오드로 이루어지는 수광부(1)가, 전송 게이트(2)를 통해 공통의 플로팅 디퓨전(FD)에 접속되고 있다. 또, 플로팅 디퓨전(FD)은, 리셋 트랜지스터(RST)의 한쪽의 소스·드레인 영역과, 증폭 트랜지스터(Amp)의 게이트에 접속되고 있다. 증폭 트랜지스터(Amp)의 한쪽의 소스·드레인 영역에는, 선택 트랜지스터(SEL)의 한쪽의 소스·드레인 영역이 접속되고 있다. 리셋 트랜지스터(RST)의 다른 방향의 소스·드레인 영역과, 증폭 트랜지스터(Amp)의 다른 방향의 소스·드레인 영역에는, 전원 전위(Vdd)가 접속되고 있다. 선택 트랜지스터(SEL)의 다른 방향의 소스·드레인 영역에는, 신호선(100)이 접속되고 있다. 즉, 플로팅 디퓨전(FD)으로부터, 3개의 트랜지스터(RST, Amp, SEL)의 측은, 통상의 4 트랜지스터(전송 게이트의 전송 트랜지스터를 포함한다)를 갖는 화소와 동일한 구성으로 되어 있다.
다음에, 도 9에 나타냈던 회로 구성을, 실제로 형성하는 경우를 설명한다.
도 10은, 설명하는 2개의 예에 있어서, 기본 셀의 4개의 화소가 사용하는 트랜지스터의 위치 관계를 나타내는 도이다. 기본 셀의 4개의 화소의 상측과 하측으로, 각각 띠 모양의 트랜지스터(Tr)가 배치되고 있다.
제 1의 예로는, 도 10에 쇄선으로 나타내듯이, 상측의 트랜지스터의 우 반과, 하측의 트랜지스터의 우 반을 사용한다. 각 트랜지스터의 좌 반은, 위나 아래의 기본 셀의 4개의 화소로 사용한다.
제 2의 예로는, 도 10에 파선으로 나타내듯이, 하측의 트랜지스터 전체를 사용한다. 상측의 트랜지스터는, 위의 기본 셀의 4개의 화소로 사용한다.
제 1의 예의 배선의 한 형태를, 도 11의 A에 나타낸다. 상측의 트랜지스터의 우반분에 리셋 트랜지스터(RST)가 형성되고, 하측의 트랜지스터의 우반분에 증폭 트랜지스터(Amp) 및 선택 트랜지스터(SEL)가 형성되고 있다. 플로팅 디퓨전(FD)과, 리셋 트랜지스터(RST)의 한쪽의 소스·드레인 영역 및 증폭 트랜지스터(Amp)의 게이트를 연결하고, 상하에 배선(110)이 형성되고 있다.
제 2의 예의 배선의 한 형태를, 도 11의 B에 나타낸다. 하측의 트랜지스터의 우반분에 리셋 트랜지스터(RST)가 형성되고, 중앙에 증폭 트랜지스터(Amp)가 형성되고, 좌 반분에 선택 트랜지스터(SEL)가 형성되고 있다. 플로팅 디퓨전(FD)과 증폭 트랜지스터(Amp)의 게이트를 연결하여 하측으로 상하에 배선(110)이 형성되고 있고, 그 도중에서 배선(110)이 우로 분기되어, 리셋 트랜지스터(RST)의 한쪽의 소스·드레인 영역에 접속되고 있다.
상술한 본 실시 형태에 의하면, 기본 셀의 4개의 화소로 플로팅 디퓨전(FD)이나 트랜지스터(Tr1, Tr2, Tr3)를 공용하고 있다. 이것에 의해, 플로팅 디퓨전(FD)이나 트랜지스터(Tr1, Tr2, Tr3)를 공용하지 않는 경우와 비교하여, 수광부(1)의 면적의 비율을 늘려, 수광부(1)의 면적을 넓히는 것이 가능해진다. 그리고, 화소를 미세화한 때의 수광부(1)의 면적의 축소의 정도를 완화할 수 있다. 이 때문에, 광도파로(3)의 치수를 매립성의 한계가 되지 않도록 하여, 또한, 한계 근처까지 화소를 미세화하는것이 가능해진다. 따라서, 화소를 미세화하고, 고체 촬상 소자의 집적도를 높이는 것이나, 고체 촬상 소자를 구비한 촬상 장치의 다화소화나 소형화를 도모할 수 있다.
또, 본 실시 형태에 의하면, 온칩 렌즈(4)가 동일 간격으로 형성되고 있기 때문에, 이른바 무효 영역을 적게 할 수 있고, 무효 영역에 의한 로스의 발생을 억제할 수 있다. 또한, 본 실시 형태에 의하면, 광도파로(3)는, 그 평면 위치가, 수광부(1)의 중심(1C)으로부터 트랜지스터(Tr1, Tr2, Tr3)의 측으로 치우치도록 벗어나 형성되고, 또한, 수광부(1)의 내부 및 온칩 렌즈(4)의 내부에 포함되도록 형성되고 있다. 이것에 의해, 온칩 렌즈(4)로 모였던 광을 충분히 광도파로(3)에 유도할 수 있고, 광도파로(3)를 통과한 광을 확실하게 수광부(1)에 입사시킬수 있다. 또, 광도파로(3)를 통과한 광이 가로 화소의 수광부(1)에 입사하여 생기는 혼색을 막을수 있다.
따라서, 감도나 광전 변환의 효율을 향상할 수 있기 때문에, 화소를 미세화해도 감도나 광전 변환의 효율이 충분히 얻어지는 고체 촬상 소자 및 고체 촬상 소자를 구비한 촬상 장치를 실현할 수 있다.
또 본 실시 형태에 의하면, 광도파로(3)가 거의 같은 간격으로 배치되고 있기 때문에, 도 29B에 나타냈던 것처럼, 광의 입사각에 의한 출력의 변화를 동일하게 하여, 가로줄무늬, 색 얼룩, 셰이딩 등의 특성을 향상할 수 있다.
이 제 3 의 실시 형태에서는, 촬상 소자의 중심(C)으로부터 외측으로 향함에 따라, 온칩 렌즈(4)의 중심으로부터 광도파로(3)의 중심을 떠난 배치로 되어 있다. 이와 같은 배치를 갖는 구성은, 광학 렌즈가 단초점인 카메라(예를 들면, 휴대 전화용의 카메라)에 사용하는 것이 바람직하다.
또한, 제 3 의 실시 형태의 설명에 있어서, 도 22 에 나타냈던 36개의 화소를 갖는 경우를 예시하고 설명했지만, 실제로는 동일한 법칙을 적용하고, 수만 이상의 다수의 화소를 배치하고 고체 촬상 소자를 구성할 수 있다. 예를 들면, 4 화소의 기본 셀을 75만개 집적하는 것에 의해, 300만개의 화소를 집적할 수 있다.
상술한 제 3 의 실시 형태에서는, 도 27이나 도 8에 나타냈던 것처럼, 컬러 필터를 사용한 컬러 고체 촬상 소자에 적용하고 있다. 본 발명은, 컬러 고체 촬상 소자뿐만 아니라, 컬러 필터를 사용하지 않는 흑백의 고체 촬상 소자나 적외광 검출용의 고체 촬상 소자, 및 일부의 화소에 컬러 필터를 설치하지 않고 적외광 수광용 화소로한 고체 촬상화소에도 적용할 수 있다.
<5. 고체 촬상 소자의 제 4 의 실시 형태>
본 발명의 고체 촬상 소자의 제 4의 실시 형태의 대략 구성도(평면도)를 도30에 나타낸다.
도 30에 나타내듯이, 이 고체 촬상 소자는, 다수의 화소가 종횡으로 매트릭스 형상으로 배치되어 이루어진다.
도 30에서는, 촬상 소자의 중심(C)의 주위의 36개(세로 6개×가로 6개)의 화소를 나타내고 있다.
각 화소는, 포토 다이오드로 이루어지고, 수광한 광의 광전 변환이 행해지는 수광부(1)와, 입사광을 수광부로 유도하는 광도파로(3)와, 입사광을 집속시키는 온칩 렌즈(4)를 구비하고 있다.
또, 왼쪽 위의 화소 및 오른쪽 밑의 화소의 비스듬하게 나란히 한 2개의 화소에 있어서, 플로팅 디퓨전(FD)을 공용하고 있다. 그리고, 2개의 화소의 각각에 있어서, 수광부(1)와, 2개에 공용하고 있는 플로팅 디퓨전(FD)과의 사이에, 전송 게이트(2)가 마련되어 있다.
또한, 세로 2개·가로 2개의 4개의 화소의 상하에, 트랜지스터(Tr1, Tr2, Tr3)이 배치되고 있다. 각 트랜지스터(Tr1, Tr2, Tr3)의 구성은, 특히 한정되지 않지만, 예를 들면, 증폭 트랜지스터, 리셋 트랜지스터, 선택 트랜지스터 등을 포함한다.
여기에서, 도 30의 오른쪽 밑의 4개의 화소 중, 플로팅 디퓨전(FD)을 공용하는 2개의 화소를 추출하여 도 31에 나타낸다.
본 실시 형태의 고체 촬상 소자로는, 플로팅 디퓨전(FD)을 공용하는 2개의 화소를 기본 셀로 하고 있고, 이 도 31은, 도 30의 오른쪽 밑의 기본 셀과 촬상 소자의 중심(C)을 나타내고 있다.
도 31에 나타내듯이, 2개의 화소의 각각에 있어서, 광도파로(3)의 중심(3C)이, 수광부(1)의 중심(1C)으로부터 벗어나 있다.
구체적으로는, 도면 중 왼쪽 위의 화소에서는, 광도파로(3)의 중심(3C)이 수광부(1)의 중심(1C)보다도 상측으로 벗어나 있다. 도 중 오른쪽 밑의 화소에서는, 광도파로(3)의 중심(3C)이 수광부(1)의 중심(1C)보다도 하측으로 벗어나 있다.
또, 촬상 소자의 중심(C)으로부터 각 화소의 수광부(1)의 중심(1C)에 선을 연결하여 생각하면, 왼쪽 위의 화소에서는, 광도파로(3)의 중심(3C)이, 수광부(1)의 중심(1C)보다도 촬상 소자의 중심(C)과의 거리가 가까워져 있다. 오른쪽 밑의 화소에서는, 광도파로(3)의 중심(3C)이, 수광부(1)의 중심(1C)보다도 촬상 소자의 중심(C)으로부터의 거리가 멀어지고 있다. 즉, 광도파로(3)의 중심(3C)이, 수광부(1)의 중심(1C)보다도 촬상 소자의 중심(C)으로부터의 거리가 가까운 화소와, 거리가 먼 화소가 혼재하고 있다.
도 30의 전체의 평면도로 돌아가 생각해 보면, 전체로서도, 광도파로(3)의 중심(3C)이, 수광부(1)의 중심(1C)보다도 촬상 소자의 중심(C)으로부터의 거리가 가까운 화소와, 거리가 먼 화소가, 혼재하고 있는 것을 알 수 있다. 광도파로(3)의 중심(3C)이, 수광부(1)의 중심(1C)보다도 촬상 소자의 중심(C)으로부터의 거리가 가까운 화소는, 위에서 2행째의 각 화소와, 아래로부터 2행째의 각 화소와. 그 밖의 4행의 화소에서는, 광도파로(3)의 중심(3C)이, 수광부(1)의 중심(1C)보다도 촬상 소자의 중심(C)으로부터의 거리가 멀어지고 있다. 이 점은, 도 22의 제 3의 실시 형태와 마찬가지이다.
도 30의 고체 촬상 소자의 온칩 렌즈(4)와 광도파로(3)를 추출하여 도 32에 나타낸다. 도 32에 있어서, 부품과 함께, 촬상 소자의 중심(C)을 나타내고 있다.
도 32에 나타내듯이, 광도파로(3)와 온칩 렌즈(4)는, 각각의 상대 위치가 화소의 위치에 의하지 않고, 거의 동일하게 되어 있다. 이 점은, 제 3의 실시 형태와는 다르다. 그리고, 각 화소에 있어서, 온칩 렌즈(4)의 중심 부근에 광도파로(3)가 있다. 도 32에 나타내듯이, 광도파로(3)와 온칩 렌즈(4)는, 각각, 상하 방향, 좌우 방향 모두, 같은 간격으로 배치되고 있다.
이 제 4의 실시 형태에서는, 온칩 렌즈(4)와 수광부(1)와의 상대 위치가, 광도파로(3)와 수광부(1)와의 상대 위치와 마찬가지로, 화소의 행마다 거의 동일하게되어 있다. 그리고, 온칩 렌즈(4)는, 수광부(1)의 중심(1C)으로부터 좌우 방향에는 거의 벗어나 있지 않다.
즉, 온칩 렌즈(4)는, 눈동자 보정이 이루어지고 있지 않다. 광도파로(3)도 마찬가지로, 눈동자 보정이 이루어지고 있지 않다.
이 제 4의 실시 형태에 있어서도, 각 화소의 단면 구조는, 수광부(1)와 광도파로(3)와 온칩 렌즈(4)를 구비하고 있으면, 그 밖의 구성은 특히 한정되지 않는다. 예를 들면, 도 27에 나타냈던 단면 구조나, 도 28에 나타냈던 평면 레이아웃을, 사용할 수 있다.
또한, 이 제 4의 실시 형태의 고체 촬상 소자인, 기본 셀의 2개의 화소의 등가 회로도의 한 형태를 도 15에 나타낸다.
도 15에 나타내듯이, 2개의 화소의 포토 다이오드로 이루어지는 수광부(1)가, 전송 게이트(2)를 통해 공통의 플로팅 디퓨전(FD)에 접속되고 있다. 또, 플로팅 디퓨전(FD)은, 리셋 트랜지스터(RST)의 한쪽의 소스·드레인 영역과, 증폭 트랜지스터(Amp)의 게이트에 접속되고 있다. 증폭 트랜지스터(Amp)의 한쪽의 소스·드레인 영역에는, 선택 트랜지스터(SEL)의 한쪽의 소스·드레인 영역이 접속되고 있다. 리셋 트랜지스터(RST)의 다른 방향의 소스·드레인 영역과, 증폭 트랜지스터(Amp)의 다른 방향의 소스·드레인 영역에는, 전원 전위(Vdd)가 접속되고 있다. 선택 트랜지스터(SEL)의 다른 방향의 소스·드레인 영역에는, 신호선(100)이 접속되고 있다. 즉, 플로팅 디퓨전(FD)으로부터, 3개의 트랜지스터(RST, Amp, SEL)의 측은, 통상의 4 트랜지스터(전송 게이트의 전송 트랜지스터를 포함한다)와 동일한 구성으로 되어 있다.
또한, 이 제 4의 실시 형태에 있어서, 먼저 설명한 제 3의 실시 형태와 동일한 구성에 관해서는, 동일 부호를 붙이고, 중복 설명을 생략한다.
상술의 본 실시 형태에 의하면, 기본 셀의 2개의 화소로 플로팅 디퓨전(FD)이나 트랜지스터(Tr1, Tr2, Tr3)를 공용하고 있다. 이것에 의해, 플로팅 디퓨전(FD)이나 트랜지스터(Tr1, Tr2, Tr3)를 공용하지 않는 경우와 비교하여, 수광부(1)의 면적의 비율을 늘려, 수광부(1)의 면적을 넓히는 것이 가능해진다. 그리고, 화소를 미세화한 때의 수광부(1)의 면적의 축소의 정도를 완화할 수 있다. 이 때문에, 광도파로(3)의 치수를 매립성의 한계가 되지 않도록 하여, 또한, 한계 근처까지 화소를 미세화하는것이 가능해진다.
따라서, 화소를 미세화하고, 고체 촬상 소자의 집적도를 높이는 것이나, 고체 촬상 소자를 구비한 촬상 장치의 다화소화나 소형화를 도모할 수 있다.
또, 본 실시 형태에 의하면, 온칩 렌즈(4)가 동일 간격으로 형성되고 있기 때문에, 이른바 무효 영역을 적게 할 수 있고, 무효 영역에 의한 로스의 발생을 억제할 수 있다.
또한, 본 실시 형태에 의하면, 광도파로(3)는, 그 평면 위치가, 수광부(1)의 중심(1C)으로부터 트랜지스터(Tr1, Tr2, Tr3)의 측으로 치우치도록 벗어나 형성되고, 또한, 수광부(1)의 내부 및 온칩 렌즈(4)의 내부에 포함되도록 형성되고 있다. 이것에 의해 온칩 렌즈(4)로 모였던 광을 충분히 광도파로(3)에 유도할 수 있고, 광도파로(3)를 통과한 광을 확실하게 수광부(1)에 입사시킬수 있다. 또, 광도파로(3)를 통과한 광이 가로의 화소의 수광부(1)에 입사하여 생기는 혼색을 막을수 있다.
따라서, 감도나 광전 변환의 효율을 향상할 수 있기 때문에, 화소를 미세화해도 감도나 광전 변환의 효율이 충분히 얻어지는 고체 촬상 소자 및 고체 촬상 소자를 구비한 촬상 장치를 실현할 수 있다.
또 본 실시 형태에 의하면, 광도파로(3)가 거의 같은 간격으로 배치되고 있기 때문에, 광의 입사각에 의한 출력의 변화를 동일하게 하여, 가로줄무늬, 색 얼룩, 셰이딩 등의 특성을 향상할 수 있다.
이 제 4의 실시 형태에서는, 광도파로(3)의 중심(3C)과 온칩 렌즈(4)의 중심이 거의 일치한 배치로 되어 있기 때문에, 광을 효율적으로 집광할 수 있고, 효율 좋게 전하를 얻을 수 있다. 이와 같은 배치를 갖는 구성은, 광학 렌즈가 줌렌즈와 같은 복수의 초점을 갖는 카메라에 사용하는 것이 바람직하다.
또한, 제 4의 실시 형태의 설명에 있어서, 도 30에 나타냈던 36개의 화소를 갖는 경우를 예시하고 설명했지만, 실제로는 동일한 법칙을 적용하고, 수만 이상의 다수의 화소를 배치하고 고체 촬상 소자를 구성할 수 있다. 예를 들면, 2화소의 기본 셀을 400만개 집적하는 것에 의해, 800만개의 화소를 집적할 수 있다.
상술의 각 실시 형태에서는, 2개의 화소 또는 4개의 화소의 기본 셀로 플로팅 디퓨전(FD)이나 트랜지스터를 공용하고 있다.
본 발명에서는, 플로팅 디퓨전 등을 공용하는 기본 셀의 화소수는, 복수라면, 특히 한정되는 것은 아니다. 또한, 배선이나 화소의 배치가 세로방향과 가로방향인 경우에는, 기본 셀의 화소수가 짝수라면, 화소의 레이아웃을 생각하기 쉽다.
상술의 각 실시 형태에서는, 트랜지스터(Tr1, Tr2, Tr3)가 있는 위 또는 아래에, 광도파로(3)를 수광부(1)의 중심(1C)으로부터 비켜 놓고 있고, 광도파로(3)를 수광부(1)의 중심(1C)으로부터 좌우 방향으로 약간 조금 벗어나게 하고 있거나 벗어나게 하고 있지 않다. 즉, 광도파로(3)에 관해서는 눈동자 보정을 행하고 있지 않다.
본 발명에서는, 상술의 각 실시 형태의 구성에 대하여, 또한 광도파로(3)를 수광부(1)의 중심(1C)으로부터 좌 또는 우로 비켜 놓았던 구성으로 해도 관계없다. 예를 들면, 광도파로(3)에 대해서도 눈동자 보정을 고려하고, 우 반의 화소에서는 광도파로(3)를 왼쪽으로 비켜 놓고, 좌 반의 화소에서는 광도파로(3)를 우로 비켜 놓으며, 비켜 놓는 양은 촬상 소자의 중심(C)으로부터의 거리에 대응하여 바꾸도록 하여도 좋다. 이와 같이, 본 발명은, 온칩 렌즈에 대하여 눈동자 보정을 행할 뿐만 아니라 광도파로에 대해서도 눈동자 보정을 행하는 구성에 대해서도, 적용하는 것이 가능하다.
<6. 변형예>
고체 촬상 소자의 실시 형태의 변형예를, 이하에 몇 가지를 나타낸다.
먼저, 광도파로(3)의 단면 형상의 각 형태를, 도 33에 나타낸다.
도 33의 A는, 도 28에 나타낸 것과 마찬가지로 원형의 광도파로이다. 도 33의 B는, 타원형의 광도파로이다. 도 33의 C는, 장방형(구형)의 광도파로이다. 도 33의 D는, 8각형의 광도파로이다.
이와 같은 단면 형상으로, 각각 실제로 광도파로를 갖는 고체 촬상 소자를 제작한 점, 어느 단면 형상이라도, 고체 촬상 소자로서 문제 없이 동작시킬수 있었다.
광도파로의 단면 형상을, 이들 이외의 형상으로 하는 것도 가능하다.
또한, 광도파로의 단면 형상은, 외측으로 볼록한 형상으로 하는 것이 바람직하다. 이것에 의해, 광도파로용의 홈부나 매립층을 안정되게 형성할 수 있다.
다음에, 트랜지스터의 배치와, 수광부(1)에 대한 광도파로(3)의 배치의 각 형태를, 도 34 내지 도 36에 나타낸다. 또한, 도 34 내지 도 36 에 있어서는, 플로팅 디퓨전의 도시를 생략하여 간략화하고 있다.
도 34에 나타내는 제 1의 변형예에서는, 플로팅 디퓨전을 공용하는 4개의 기본 셀의 좌우에, 트랜지스터(Tr)를 배치하고 있다.
기본 셀의 좌측의 2개의 화소에서는, 수광부(1)의 중심으로부터 광도파로(3)가 왼쪽으로 벗어나 있다.
기본 셀의 우측의 2개의 화소에서는, 수광부(1)의 중심으로부터 광도파로(3)가 오른쪽으로 벗어나 있다.
도 35에 나타내는 제 2의 변형예에서는, 플로팅 디퓨전을 공용하는 4개의 기본 셀의 우측과 아래에, 트랜지스터(Tr)를 배치하고 있다. 이 경우, 위에서 2 단째 이후의 기본 셀에서는, 기본 셀의 상하 좌우로 트랜지스터(Tr)가 배치되고 있는 것이 된다.
기본 셀의 왼쪽 위의 화소에서는, 수광부(1)의 중심으로부터 광도파로(3)가 왼쪽 위로 벗어나 있다.
기본 셀의 오른쪽 위의 화소에서는, 수광부(1)의 중심으로부터 광도파로(3)가 오른쪽 위로 벗어나 있다.
기본 셀의 왼쪽 아래의 화소에서는, 수광부(1)의 중심으로부터 광도파로(3)가 왼쪽 아래로 벗어나 있다.
기본 셀의 오른쪽 아래의 화소에서는, 수광부(1)의 중심으로부터 광도파로(3)가 오른쪽 아래로 벗어나 있다.
도 36에 나타내는 제 3의 변형예에서는, 상하 2개의 화소로 플로팅 디퓨전을 공용하고 기본 셀을 구성하고, 기본 셀의 상하에 트랜지스터(Tr)가 배치되고 있다.
기본 셀의 위의 화소에서는, 수광부(1)의 중심으로부터 광도파로(3)가 상측으로 벗어나 있다.
기본 셀의 아래의 화소에서는, 수광부(1)의 중심으로부터 광도파로(3)가 하측으로 벗어나 있다.
상술한 제 3 및 제 4의 실시 형태에서는, 촬상 소자의 중심(C)이, 기본 셀의 각 화소의 사이의 플로팅 디퓨전(FD)의 위치에 있는 경우를 설명했다. 본 발명에 있어서, 촬상 소자의 중심의 위치는, 플로팅 디퓨전(FD)의 위치로 한정되는 것은 아니고, 그 밖의 위치라도 관계없다. 예를 들면, 수광부의 내부등의 화소의 내부나, 트랜지스터 부근 등의 기본 셀의 사이라도 관계없다.
여기에서, 촬상 소자의 중심(C)이, 수광부의 내부에 있는 경우의 변형예에 관하여, 도 22 및 도 25에 대응하는 평면도를, 각각, 도 37 및 도 38에 나타낸다. 도 37 및 도 38에 나타내듯이, 촬상 소자의 중심(C)이, 수광부(1)의 내부에서 온칩 렌즈(4)의 중심 부근에 있다.
<7. 촬상 장치의 실시 형태>
다음에, 본 발명의 촬상 장치의 실시 형태를 설명한다. 본 발명의 촬상 장치의 한 실시 형태의 대략 구성도(블록도)를 도 39에 나타낸다.
이 촬상 장치로서는, 예를 들면, 비디오 카메라, 디지털 카메라, 휴대 전화의 카메라 등을 들 수 있다.
도 39에 나타내듯이, 촬상 장치(500)는, 고체 촬상 소자(도시하지 않음)를 구비한 촬상부(501)를 갖고 있다. 이 촬상부(501)의 전단에는, 입사광을 집광하고 상을 결상시키는 결상 광학계(502)가 구비되어 있다. 또, 촬상부(501)의 후단에는, 촬상부(501)를 구동하는 구동 회로, 고체 촬상 소자에서 광전 변환된 신호를 화상에 처리하는 신호 처리 회로 등을 갖는 신호 처리부(503)가 접속되고 있다. 또, 신호 처리부(503)에 의해 처리된 화상 신호는, 화상 기억부(도시하지 않음)에 의해 기억시킬수 있다.
이와 같은 촬상 장치(500)에 있어서, 고체 촬상 소자로서, 전술한 실시 형태의 고체 촬상 소자 등의, 본 발명의 고체 촬상 소자를 이용할 수 있다.
본 실시 형태의 촬상 장치(500)에 의하면, 본 발명의 고체 촬상 소자, 즉, 전술했던 것처럼, 광도파로(3)의 중심(3C)의 평면 위치를 수광부(1)의 중심(1C)으로부터 벗어나게 형성하여 화소를 미세화해도, 충분한 감도나 변환 효율을 얻을 수 있는 고체 촬상 소자를 이용하고 있다. 이것에 의해, 고체 촬상 소자의 화소를 미세화하고 촬상 장치(500)의 다화소화나 소형화를 도모할 수 있고, 비교적 어두운 곳에서도 촬상을 행할 수가 있다는 이점이 있다.
또한, 본 발명의 촬상 장치는, 도 39에 나타냈던 구성으로 한정되는 것은 없고, 고체 촬상 소자를 이용한 촬상 장치라면, 적용하는 것이 가능하다.
예를 들면, 고체 촬상 소자는, 원칩으로서 형성된 형태라도 좋고, 촬상부와, 신호 처리부 또는 광학계가 정리되어 팩키징 된 촬상 기능을 갖는 모듈상의 형태라도 좋다.
본 발명의 촬상 장치는, 예를 들면, 카메라나 촬상 기능을 갖는 휴대 기기 등, 각종의 촬상 장치에 적용할 수 있다. 또, 「촬상」의 광의의 의미로서, 지문 검출 장치 등도 포함한다.
본 발명은, 상술의 실시 형태로 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위에서 그 밖에 다양한 구성을 취할 수 있다.
1 : 수광부 2 : 전송 게이트
10 : 반도체 기판 11 : 전하 축적층
12 : 정전하 축적 영역 13 : 게이트 절연막
14 : 게이트 전극 18, 23, 28 : 베리어 메탈층
19, 24, 29 : 도전층 20 : 제1 확산 방지막
10 : 반도체 기판 11 : 전하 축적층
12 : 정전하 축적 영역 13 : 게이트 절연막
14 : 게이트 전극 18, 23, 28 : 베리어 메탈층
19, 24, 29 : 도전층 20 : 제1 확산 방지막
Claims (10)
- 화소마다 각각 형성된, 광전 변환이 행해지는 수광부와, 상기 수광부의 윗측의 절연층내에 매립되어 형성되고, 광을 상기 수광부로 유도하는 광도파로와, 상기 광도파로의 윗측에 형성된 온칩 렌즈를 포함하는 고체 촬상 소자에 있어서,
상기 고체 촬상 소자는,
플로팅 디퓨전을 공용하는 둘 이상의 상기 화소를 구비하는 기본 셀; 및
상기 기본 셀의 상기 둘 이상의 화소에 의해 공용되며, 상기 둘 이상의 화소의 외측에 배치되는 트랜지스터를 포함하고,
상기 수광부는, 상기 기본 셀의 각 상기 화소에 의해 공용되는 상기 플로팅 디퓨전에 전송 게이트를 통하여 접속되고,
상기 온칩 렌즈는 거의 같은 간격으로 배치되고,
상기 광도파로는 제 1의 광도파로와 제 2의 광도파로를 포함하며,
상기 제 1의 광도파로는, 상기 고체 촬상 소자의 표면의 한 위치가, 상기 수광부의 중심으로부터 상기 트랜지스터로 시프트하여 상기 수납부의 안쪽의 한 위치에 위치하도록 형성되고,
상기 제 2광도파로는, 상기 고체 촬상 소자의 표면의 한 위치가 상기 수광부의 중심에서 상기 트랜지스터로 시프트하여 상기 수광부의 안쪽의 한 위치에 위치하도록 상기 제 1의 광도파로의 상측에 형성되는 것을 특징으로 하는 고체 촬상 소자. - 제 1항에 있어서,
각 화소의 상기 제 2의 광도파로는 거의 같은 간격으로 배치되어 있는 것을 특징으로 하는 고체 촬상 소자. - 제 1항에 있어서,
상기 제 2의 광도파로는, 절연층측의 벽면에 형성된 패시베이션막과, 상기 패시베이션막의 내측의 매립층을 포함하는 것을 특징으로 하는 고체 촬상 소자. - 제 3항에 있어서,
상기 패시베이션막은 산질화 실리콘으로 이루어지는 것을 특징으로 하는 고체 촬상 소자. - 화소마다 각각 형성된, 광전 변환이 행해지는 수광부와, 상기 수광부의 윗측의 절연층내에 매립되어 형성되고, 광을 상기 수광부로 유도하는 광도파로와, 상기 광도파로의 윗측에 형성된 온칩 렌즈를 포함하는 고체 촬상 소자를 구비하는 촬상 장치에 있어서,
상기 촬상 장치는;
입사광을 집광하는 집광 광학부와,
상기 고체 촬상 소자와,
상기 고체 촬상 소자에서 광전 변환되어 얻어진 신호를 처리하는 신호 처리부를 포함하며,
상기 고체 촬상 소자는,
플로팅 디퓨전을 공용하는 둘 이상의 상기 화소를 구비하는 기본 셀 및
상기 기본 셀의 상기 둘 이상의 화소에 의해 공용되며, 상기 둘 이상의 화소의 외측에 배치되는 트랜지스터를 포함하고,
상기 수광부는, 상기 기본 셀의 각 상기 화소에 의해 공용되는 상기 플로팅 디퓨전에 전송 게이트를 통하여 접속되고,
상기 온칩 렌즈는 거의 같은 간격으로 배치되고,
상기 광도파로는 제 1의 광도파로와 제 2의 광도파로를 포함하며,
상기 제 1의 광도파로는, 상기 고체 촬상 소자의 표면의 한 위치가, 상기 수광부의 중심으로부터 상기 트랜지스터로 시프트하여 상기 수납부의 안쪽의 한 위치에 위치하도록 형성되고,
상기 제 2광도파로는, 상기 촬상 소자의 표면의 한 위치가 상기 수광부의 중심에서 상기 트랜지스터로 시프트하여 상기 수광부의 안쪽의 한 위치에 위치하도록 상기 제 1의 광도파로의 상측에 형성되는 것을 특징으로 하는 촬상 장치. - 화소마다 각각 형성된, 광전 변환이 행해지는 수광부와, 상기 수광부의 윗측의 절연층내에 매립되어 형성되고, 광을 상기 수광부로 유도하는 광도파로와, 상기 광도파로의 윗측에 형성된 온칩 렌즈를 포함하는 고체 촬상 소자에 있어서,
상기 고체 촬상 소자는,
플로팅 디퓨전을 공용하는 둘 이상의 상기 화소를 구비하는 기본 셀; 및
상기 기본 셀의 상기 둘 이상의 화소에 의해 공용되며, 상기 둘 이상의 화소의 외측에 배치되는 트랜지스터를 포함하고,
상기 수광부는, 상기 기본 셀의 각 상기 화소에 의해 공용되는 상기 플로팅 디퓨전에 전송 게이트를 통하여 접속되고,
상기 온칩 렌즈는 거의 같은 간격으로 배치되고,
상기 광도파로는, 상기 고체 촬상 소자의 표면의 한 위치가, 상기 수광부의 중심으로부터 상기 트랜지스터로 시프트하여 위치하고, 상기 수광부의 안쪽과 상기 온칩 렌즈의 안쪽에 위치하도록 형성되는 것을 특징으로 하는 고체 촬상 소자. - 제 6항에 있어서,
상기 각 화소의 광도파로는 거의 같은 간격으로 배치되어 있는 것을 특징으로 하는 고체 촬상 소자. - 제 6항에 있어서,
상기 광도파로는, 상기 절연층측의 벽면에 형성된 패시베이션막과,
상기 패시베이션막의 내측의 매립층을 포함하는 것을 특징으로 하는 고체 촬상 소자. - 제 8항에 있어서,
상기 패시베이션막은 산질화 실리콘으로 이루어지는 것을 특징으로 하는 고체 촬상 소자. - 화소마다 각각 형성된, 광전 변환이 행해지는 수광부와, 상기 수광부의 윗측의 절연층내에 매립되어 형성되고, 광을 상기 수광부로 유도하는 광도파로와, 상기 광도파로의 윗측에 형성된 온칩 렌즈를 포함하는 고체 촬상 소자를 구비하는 촬상 장치에 있어서,
상기 촬상 장치는;
입사광을 집광하는 집광 광학부와,
상기 고체 촬상 소자와,
상기 고체 촬상 소자에서 광전 변환되어 얻어진 신호를 처리하는 신호 처리부를 포함하며,
상기 고체 촬상 소자는,
플로팅 디퓨전을 공용하는 둘 이상의 상기 화소를 구비하는 기본 셀 및
상기 기본 셀의 상기 둘 이상의 화소에 의해 공용되며, 상기 둘 이상의 화소의 외측에 배치되는 트랜지스터를 포함하고,
상기 수광부는, 상기 기본 셀의 각 상기 화소에 의해 공용되는 상기 플로팅 디퓨전에 전송 게이트를 통하여 접속되고,
상기 온칩 렌즈는 거의 같은 간격으로 배치되고,
상기 광도파로는, 상기 고체 촬상 소자의 표면의 한 위치가, 상기 수광부의 중심으로부터 상기 트랜지스터로 시프트하여 위치하고, 상기 수광부의 안쪽과 상기 온칩 렌즈의 안쪽에 위치하도록 형성되는 것을 특징으로 하는 촬상 장치.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009088093A JP5332822B2 (ja) | 2009-03-31 | 2009-03-31 | 固体撮像素子、撮像装置 |
| JPJP-P-2009-088094 | 2009-03-31 | ||
| JP2009088094A JP5332823B2 (ja) | 2009-03-31 | 2009-03-31 | 固体撮像素子、撮像装置 |
| JPJP-P-2009-088093 | 2009-03-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100109406A true KR20100109406A (ko) | 2010-10-08 |
| KR101640257B1 KR101640257B1 (ko) | 2016-07-15 |
Family
ID=42783722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100026071A KR101640257B1 (ko) | 2009-03-31 | 2010-03-24 | 고체 촬상 소자 및 촬상 장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8390726B2 (ko) |
| KR (1) | KR101640257B1 (ko) |
| CN (1) | CN101951470B (ko) |
| TW (1) | TWI411102B (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5537172B2 (ja) | 2010-01-28 | 2014-07-02 | ソニー株式会社 | 固体撮像装置及び電子機器 |
| JP2012038986A (ja) * | 2010-08-10 | 2012-02-23 | Sony Corp | 固体撮像装置とその製造方法、並びに電子機器 |
| EP2733483B1 (en) * | 2011-07-14 | 2020-04-29 | National University Corporation Toyohashi University of Technology | Method for detecting chemical or physical phenomenon and device therefor |
| JP2013070030A (ja) * | 2011-09-06 | 2013-04-18 | Sony Corp | 撮像素子、電子機器、並びに、情報処理装置 |
| JP6026102B2 (ja) * | 2011-12-07 | 2016-11-16 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および電子機器 |
| KR101930757B1 (ko) | 2012-05-08 | 2018-12-19 | 삼성전자 주식회사 | 픽셀, 픽셀 어레이 및 이미지 센서 |
| US8736006B1 (en) * | 2013-03-14 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside structure for a BSI image sensor device |
| JP2015012303A (ja) * | 2013-06-26 | 2015-01-19 | ソニー株式会社 | 固体撮像装置および電子機器 |
| JP6334203B2 (ja) * | 2014-02-28 | 2018-05-30 | ソニー株式会社 | 固体撮像装置、および電子機器 |
| WO2016103430A1 (ja) * | 2014-12-25 | 2016-06-30 | キヤノン株式会社 | ラインセンサ、画像読取装置、画像形成装置 |
| EP3275177B1 (en) * | 2015-07-09 | 2020-11-25 | Huawei Technologies Co., Ltd. | Imaging method, image sensor, and imaging device |
| JP2017069553A (ja) | 2015-09-30 | 2017-04-06 | キヤノン株式会社 | 固体撮像装置、その製造方法及びカメラ |
| US10566375B2 (en) * | 2016-01-29 | 2020-02-18 | Semiconductor Components Industries, Llc | Stacked-die image sensors with shielding |
| JPWO2021220610A1 (ko) * | 2020-04-28 | 2021-11-04 | ||
| WO2022182290A1 (en) * | 2021-02-24 | 2022-09-01 | Ams Sensors Singapore Pte. Ltd. | Pinned photodiode pixel |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080053193A (ko) * | 2006-12-08 | 2008-06-12 | 소니 가부시끼 가이샤 | 고체 촬상 장치와 고체 촬상 장치의 제조 방법 및 카메라 |
| US20080252742A1 (en) * | 2007-04-12 | 2008-10-16 | Sony Corporation | Solid-state imaging device, method of driving the same, signal processing method for the same, and imaging apparatus |
| US20090002531A1 (en) * | 2007-06-28 | 2009-01-01 | Sony Corporation | Solid-state imaging device and camera module |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2880732B1 (fr) * | 2005-01-13 | 2007-04-06 | St Microelectronics Sa | Capteur d'images |
| JP4743842B2 (ja) | 2005-03-15 | 2011-08-10 | キヤノン株式会社 | 固体撮像素子 |
| JP2006261247A (ja) | 2005-03-15 | 2006-09-28 | Canon Inc | 固体撮像素子およびその製造方法 |
| JP4793042B2 (ja) | 2005-03-24 | 2011-10-12 | ソニー株式会社 | 固体撮像素子及び撮像装置 |
| JP2006324439A (ja) | 2005-05-18 | 2006-11-30 | Canon Inc | 撮像素子 |
-
2010
- 2010-03-15 TW TW099107441A patent/TWI411102B/zh not_active IP Right Cessation
- 2010-03-22 US US12/728,549 patent/US8390726B2/en active Active
- 2010-03-24 KR KR1020100026071A patent/KR101640257B1/ko active IP Right Grant
- 2010-03-24 CN CN2010101407816A patent/CN101951470B/zh not_active Expired - Fee Related
-
2013
- 2013-01-31 US US13/756,124 patent/US8817164B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080053193A (ko) * | 2006-12-08 | 2008-06-12 | 소니 가부시끼 가이샤 | 고체 촬상 장치와 고체 촬상 장치의 제조 방법 및 카메라 |
| US20080252742A1 (en) * | 2007-04-12 | 2008-10-16 | Sony Corporation | Solid-state imaging device, method of driving the same, signal processing method for the same, and imaging apparatus |
| US20090002531A1 (en) * | 2007-06-28 | 2009-01-01 | Sony Corporation | Solid-state imaging device and camera module |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101951470B (zh) | 2013-02-20 |
| TW201106469A (en) | 2011-02-16 |
| US20100245648A1 (en) | 2010-09-30 |
| KR101640257B1 (ko) | 2016-07-15 |
| US8817164B2 (en) | 2014-08-26 |
| CN101951470A (zh) | 2011-01-19 |
| US20130234220A1 (en) | 2013-09-12 |
| US8390726B2 (en) | 2013-03-05 |
| TWI411102B (zh) | 2013-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20100109406A (ko) | 고체 촬상 소자 및 촬상 장치 | |
| KR101587898B1 (ko) | 고체 촬상 장치 및 전자 기기 | |
| KR102437162B1 (ko) | 이미지 센서 | |
| US7777260B2 (en) | Solid-state imaging device | |
| JP4735643B2 (ja) | 固体撮像装置、カメラ及び電子機器 | |
| JP5639748B2 (ja) | 固体撮像装置とその製造方法 | |
| US7078260B2 (en) | CMOS image sensors and methods for fabricating the same | |
| US7488615B2 (en) | Method of manufacturing a solid-state imaging device | |
| JP5521302B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| KR20170103624A (ko) | 고체 촬상 소자 및 그 제조 방법, 및 전자 기기 | |
| JPWO2020013130A1 (ja) | 固体撮像装置及び電子装置 | |
| US20070153337A1 (en) | Image sensor and method of fabricating the same | |
| US8243186B2 (en) | Solid-state image pickup apparatus and electronic apparatus | |
| JP5298617B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| JP5332822B2 (ja) | 固体撮像素子、撮像装置 | |
| JP4735762B2 (ja) | 固体撮像装置の製造方法 | |
| US7548666B2 (en) | Solid state imaging device and method for manufacturing the same | |
| JP5332823B2 (ja) | 固体撮像素子、撮像装置 | |
| JP2008066409A (ja) | 固体撮像装置及びその製造方法 | |
| JP2011023455A (ja) | 固体撮像装置 | |
| JP4626255B2 (ja) | 固体撮像素子の製造方法 | |
| JP2007173717A (ja) | 固体撮像素子および固体撮像素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| GRNT | Written decision to grant |