KR20100107131A - 전자패키지 기판 내에 워피지 감지소자의 형성방법 및 워피지 감지소자를 구비한 전자패키지 기판 - Google Patents

Abstract

본 발명은 임베딩 기술을 이용하여 전자패키지용 인쇄회로기판 내에 워피지 불량을 실시간으로 감지할 수 있는 소자를 삽입하는 방법과 이에 의해 임베딩된 워피지 감지소자에 관한 것이다.

본 발명에 따른 워피지 감지소자는, 인쇄회로기판을 구성하는 폴리머 코어의 상면에 길이방향으로 길게 형성된 저항체와, 상기 저항체의 양단에 접촉하여 상기 기판의 상면에 노출되도록 형성된 전극을 포함하며, 상기 전극을 통해 상기 저항체의 저항값의 변화를 측정함으로써, 워피지를 감지하는 것을 특징으로 한다.

인쇄회로기판, 워피지(warpage)

Description

전자패키지 기판 내에 워피지 감지소자의 형성방법 및 워피지 감지소자를 구비한 전자패키지 기판 {METHOD OF FORMING SENSING ELEMENT FOR WARPAGE IN THE ELECTRONIC PACKAGE BOARD AND ELECTRONIC PACKAGE BOARD COMPRISING THE SENSING ELEMENT}

본 발명은 전자패키지용 인쇄회로기판에서 발생하는 워피지 불량을 감지할 수 있는 소자의 제조방법과 이에 의해 제조된 감지소자에 관한 것으로서, 보다 구체적으로는 인쇄회로기판에 임베디드 형태로 형성되어 인쇄회로기판의 패키지 공정 중에 발생하는 워피지 불량을 실시간으로 모니터링할 수 있는 소자의 형성방법과 이에 의해 형성된 감지소자에 관한 것이다.

인쇄회로기판(Printed Circuit Board, PCB)은 PWB(Printed Wiring Board)로도 불리며 전기절연체 표면에 전기적 신호를 전달할 수 있는 도체 패턴을 형성시켜 전자부품을 탑재하기 위한 기판으로서, TV, 컴퓨터, 휴대폰, PDA, MP3와 같은 모바일기기 등에 광범위하게 적용되는 전기, 전자제품에서 가장 기초가 되는 부품이며, 최근에는 마이크로 전자패키지 분야에서 디자인 또는 제조 측면에서 핵심기술 분야로 인식되고 있다.

이러한 인쇄회로기판은 통상 열경화성수지층과, 이 수지층을 중심으로 그 상,하면에 형성된 구리박막의 전도성 회로패턴과, 볼랜드와, 상면의 전도성 회로패턴과 하면의 볼랜드 간을 상호 통전시키기 위하여 관통 형성되는 비아홀(Via Hole)과, 상면의 와이어 본딩용 전도성 회로패턴과 하면의 볼랜드를 제외한 면에 도포되는 커버코트(cover coat)를 포함하여 이루어진다.

이와 같이, 인쇄회로기판에는 서로 다른 열적 특성을 지닌 재료들이 적층되어 있으므로 제조공정을 통해 받는 열 부하에 의해 각 층의 재료는 서로 다른 열팽창을 나타나게 되며, 이로 인해 인쇄회로기판이 휘어지는 소위 워피지(warpage) 불량이 발생한다. 그리고 발생한 워피지는 솔더 레지스트 공정, 반도체 칩 실장공정 및 신뢰성 평가공정과 같은 반복되는 온도 사이클 공정에 의하여 더욱 악화된다.

한편, 인쇄회로기판의 워피지는 와이어 본딩공정 또는 솔더링 공정 중에 반도체 칩과 인쇄회로기판 사이의 위치 편차를 초래할 수 있을 뿐 아니라, 솔더 볼의 피로 파괴를 유도할 수 있으므로, 반드시 제어되어야 한다.

더욱이, 최근에는 UT(ultra-thin) CSP, FBGA(fine ball grid array), BOC(board-on-chip), SIP(system-in-package)와 같은 첨단 실장기술이 발달함에 따라 워피지 불량에 대한 인쇄회로기판의 신뢰성은 한층 더 요구되고 있는 실정이다.

한편, 종래에는 워피지 불량 검사를 도 1과 같은 인쇄회로기판을 특별히 고안된 금속 지그를 이용하여 제품이 완성된 후 크기 변화율에 대한 전수 검사를 실시하는 방법을 사용하여 왔다. 그런데 이 방법에 의하면 워피지 불량이 최종제품 단계에서 판독되기 때문에, 출하제품의 납기 연장이나 신뢰성 저하 등의 많은 유무 형 실패비용을 야기하였다.

또한, 수 마이크로의 정밀도를 요하는 기판에서는 열변형에 의한 크기 변화율을 미리 예측해야할 필요성이 있는데, 종래에는 각 공정 단계의 샘플을 채취하여 일일이 가로 및 세로길이를 측정하는 방법을 통해 크기 변화율을 예측하는 번거로운 방법을 사용해야만 했다.

본 발명은 전술한 종래기술의 문제점을 해결하기 위해 창안된 것으로서, 인쇄회로기판 제품의 실패비용을 최소화할 수 있도록 인쇄회로기판 내에 워피지 불량을 각 공정별로 실시간으로 모니터링할 수 있게 하는 감지소자를 임베딩하는 방법을 제공하는 것을 과제로 한다.

본 발명의 다른 과제는 상기 방법에 의해 워피지 불량을 감지할 수 있는 감지소자가 구비된 인쇄회로기판을 제공하는 것이다.

상기 과제를 해결하기 위한 수단으로 본 발명은 상기 기판을 구성하는 폴리머 코어의 상면에 길이방향으로 길게 형성된 저항체와, 상기 저항체의 양단의 상면에 접촉하여 상기 기판의 외부에 노출되도록 형성된 전극을 포함하여 이루어지며, 상기 외부로 노출된 전극을 통해 상기 저항체의 저항값의 변화를 측정하여 전자패키지 기판의 워피지(warpage)를 감지하는 것을 특징으로 하는 워피지 감지소자를 제공한다.

본 발명에 따른 워피지 감지소자는 인쇄회로기판에 매입되어 있는 형태로 되어 있기 때문에, 전자패키지 과정에서 발생하는 열 부하에 의해 기판에 변형이 발생할 경우, 상기 감지소자를 구성하는 전극을 통해 저항체의 저항값만 측정하면 워피지 여부를 확인할 수 있는 점에 구성적 특징이 있다.

또한, 상기 워피지 감지소자에 있어서, 상기 저항체는 인쇄회로기판의 커버 코팅층으로 코팅될 수 있다.

또한, 상기 저항체는 변형에 대해 저항값의 변화가 민감한 금속이면 어느 것이나 사용될 수 있으며, Ni-Cr 합금 또는 Ni-Co 합금은 그 일례이다.

또한, 상기 전극은 Cu 또는 Cu 합금으로 이루어진 것이 바람직하다.

또한, 본 발명은 상기한 구조를 갖는 워피지 감지소자가 형성된 인쇄회로기판을 제공한다.

또한, 전술한 본 발명의 다른 과제를 해결하기 위한 수단으로서 본 발명은, (a) 기판을 구성하는 폴리머 코어, 저항체 및 전극층과 포토레지스트층을 순차적으로 적층하는 단계; (b) 상기 전극층 중 일부를 선택적으로 개방하기 위한 노광 단계; (c) 노광된 부분을 전극층까지 식각하여 저항체를 노출시키는 단계; 및 (d) 상기 노출된 저항체의 양 단부에 형성된 포토레지스트층을 제거하여 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 전자패키지 기판 내에 워피지 감지소자를 형성하는 방법을 제공한다.

본 발명에 따른 워피지 감지소자의 형성방법은 인쇄회로기판을 구성하는 저항체와 전극층을 그대로 활용하여 내부에 임베디드 형태로 형성하는 점에서, 전자패키지용 인쇄회로기판에 직접적으로 적용될 수 있는 이점이 있다.

또한, 상기 워피지 감지소자의 형성방법은, 추가로 (f) 상기 노출된 저항체를 인쇄회로기판의 커버코팅층으로 코팅하는 단계;를 포함할 수 있다.

본 발명에 따른 워피지 불량 감지소자의 임베딩 기술은 전자패키지용 인쇄회 로기판에 직접 적용될 수 있으며 워피지 불량에 대한 제품의 품질을 실시간으로 모니터링 할 수 있도록 하게 때문에, 종래의 워피지 불량 제어 방법에 비해 제품의 공정비용과 실패비용의 감소에 크게 기여할 수 있을 것으로 기대된다.

또한, 본 발명에 따른 워피지 불량 감지소자의 임베딩 기술은 기판의 열변형을 예측하는데 있어서도 편리성을 제공한다.

이하 첨부된 도면들을 참조하여 본 발명의 실시예에 따른 워피지 감지소자의 구조와 형성방법에 대해 상세하게 설명하지만, 본 발명이 하기의 실시예에 제한되는 것은 아니다. 따라서 본 발명의 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양하게 변경할 수 있음은 자명하다.

도 2는 본 발명의 실시예에 따라 제조한 워피지 감지소자(상부에 커버 코팅을 하지 않은 상태)의 평면도이고, 도 3은 본 발명의 실시예에 따라 제조한 워피지 감지소자의 단면도이고, 도 5a 및 5b는 본 발명의 실시예에 따라 형성된 워피지 감지소자를 형성한 인쇄회로기판에 대한 도면이다.

상기 도면에서 확인되는 바와 같이, 본 발명에 따른 워피지 감지소자는 인쇄회로기판의 측부의 길이방향을 따라 형성되며, 인쇄회로기판을 구성하는 폴리머코어(10)의 상부에 형성된 저항체(20)와, 상기 저항체(20)의 양단부의 상면에 형성된 구리 전극(30)으로 이루어진다. 상기 노출된 저항체(20)는 도 3에 도시된 바와 같이, 인쇄회로기판의 표면을 코팅하는 커버 코팅층(40)으로 코팅하여 기판에 매입된 형태가 된다.

상기 저항체(20)로는 Ni-Cr합금이나 Ni-Co 합금과 같이 길이의 변화에 따른 저항의 변화가 민감한 금속 재료라면 어느 것이나 사용될 수 있으며, 본 발명의 실시예에서는 Ni-Cr 합금을 사용하였다. 또한 상기 저항체는 기판의 가로 또는 세로 방향으로 하나 이상 형성될 수 있다.

이와 같은 워피지 감지소자는 도 4에 도시된 과정을 통해 형성되는데, 도시된 바와 같이, 워피지 감지소자의 형성 과정은 크게, 라미네이션 단계, 리소그라피 단계, 식각 단계, PR제거 단계 및 코팅 단계로 이루어진다.

인쇄회로기판은 일반적으로 구리, 저항체, 폴리머 코어로 구성되는데(도 4a), 라미네이션 단계에서는 상기 폴리머 코어의 일면에 Ni-Cr합금 포일이 클래딩된 동(Cu) 박판을 부착하는 방법을 통해 폴리머 코어와 저항체 및 구리층이 도 4b에 도시된 바와 같이 적층되도록 한다.

이어서, 적층된 동 박판면에 감광제가 포함된 아트워크 필름을 부착하여, 자외선을 이용하여 저항체 배선을 형성할 부분을 선택적으로 조사하여 경화시킨다(도 4c). 한편, 상기 아트워크 필름 외에 LPI(Liquid Photo Ink)용 코팅 잉크나 기타 감광용 코팅제 등을 사용할 수도 있다.

이후, 염화동 액을 사용하여 자외선으로 조사된 부분을 에칭하여 구리층을 제거하여 저항체 배선을 형성한다(도 4d).

저항체 양단에 개방된 부분에 잔존하는 아트워크 필름을 가성소다를 이용하 여 박리함으로써 기판 면에 전극 패드가 형성되도록 한다(도 4e).

이어서, 상기 저항체 배선 부분은 인쇄회로기판의 후공정인 에폭시계 또는 폴리이미드계의 절연층의 도포 공정을 통해 절연층을 도포하여, 저항체 배선이 보호되도록 한다(도 4f).

이상과 같은 워피지 감지소자는 도 5a 및 5b에 각각 도시된 바와 같이, 워크 사이즈 또는 스트립 사이즈의 제품의 일측을 따라 길이방향으로 길게 매입되어, 제품 표면에서 보면 측정할 구리 전극 패드만 개방되어 있고 녹색의 커버코트(cover coat) 아래에 저항체가 임베딩되어 있는 구조가 된다.

다음으로 이상과 같은 구조를 갖는 워피지 감지소자를 이용하여 기판의 변형량을 측정하는 방법에 대해 상세하게 설명한다.

도 6은 본 발명에 따른 워피지 감지소자를 통해 워피지 불량을 감지하기 위한 장치의 개략도로서, 크게 저항측정장치와 연산장치로 이루어진다. 이러한 장치는 인쇄회로기판을 각 공정별 기판 반송장치에 장착되어, 기판을 반송함과 동시에 기판의 변형량이 측정될 수 있도록 하는 것이 바람직하다.

구체적으로, 상기 저항측정장치의 하측에는 2개의 프로브(미도시)가 형성되어 있고, 이 프로브는 상기 워피지 감지소자의 전극 패드에 접촉되어 저항체의 저항값을 측정한다.

측정된 저항값은 상기 연산장치로 보내지며 연산장치는 저장된 기준 저항값과 측정된 저항값을 대비하여 변형량을 추정한다. 만약, 추정된 변형량이 일정 이 상을 초과하는 경우에는 해당 공정 중에 기판 불량 여부를 표시함으로써, 공정의 작업자가 실시간으로 기판의 변형 여부를 확인할 수 있게 된다.

도 1은 종래의 인쇄회로기판 형상이다.

도 2는 본 발명의 실시예에 따라 형성된 워피지 감지소자로서 커버 코팅이 되지 않은 상태의 평면도이다.

도 3은 본 발명의 실시예에 따라 형성된 워피지 감지소자의 단면도이다.

도 4는 본 발명의 실시예에 따른 워피지 감지소자의 제조 공정도이다.

도 5a 및 5b는 각각 본 발명의 실시예에 따른 워피지 감지소자를 워크 사이즈 및 스트립 사이즈 제품에 적용했을 때의 상태를 나타내는 도면이다.

도 6은 본 발명의 실시예에 따른 워피지 감지소자를 통해 워피지 불량 여부를 측정하는 장치의 개략도이다.

Claims (7)

1. 전자패키지 기판의 워피지(warpage)를 감지하는 소자로서,

   상기 기판을 구성하는 폴리머 코어의 상면에 길이방향으로 길게 형성된 저항체와, 상기 저항체의 양단의 상면에 접촉하여 상기 기판의 외부에 노출되도록 형성된 전극을 포함하여 이루어지며,

   상기 외부로 노출된 전극을 통해 상기 저항체의 저항값의 변화를 측정하여 워피지를 감지하는 것을 특징으로 하는 워피지 감지소자.
2. 제 1 항에 있어서, 상기 저항체는 인쇄회로기판의 커버코팅층으로 코팅되는 것을 특징으로 하는 워피지 감지소자.
3. 제 1 항에 있어서, 상기 저항체는 Ni-Cr 합금 또는 Ni-Co 합금으로 이루어진 것을 특징으로 하는 워피지 감지소자.
4. 제 1 항에 있어서, 상기 전극은 Cu 또는 Cu 합금으로 이루어진 것을 특징으로 하는 워피지 감지소자.
5. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 소자가 형성된 인쇄회로기판.
6. 전자패키지 기판의 내부에 워피지를 감지하는 소자를 임베디드 형태로 형성하는 방법으로서,

   (a) 기판을 구성하는 폴리머 코어, 저항체 및 전극층과 포토레지스트층을 순차적으로 적층하는 단계;

   (b) 상기 전극층 중 일부를 선택적으로 개방하기 위한 노광 단계;

   (c) 노광된 부분을 전극층까지 식각하여 저항체를 노출시키는 단계; 및

   (d) 상기 노출된 저항체의 양 단부에 형성된 포토레지스트층을 제거하여 전극을 형성하는 단계;를 포함하는 방법.
7. 제 6 항에 있어서, 추가로 (f) 상기 노출된 저항체를 인쇄회로기판의 커버코팅층으로 코팅하는 단계;를 포함하는 방법.

Images