KR102396000B1 - 메모리 모듈 및 이를 갖는 솔리드 스테이트 드라이브 - Google Patents

메모리 모듈 및 이를 갖는 솔리드 스테이트 드라이브 Download PDF

Info

Publication number
KR102396000B1
KR102396000B1 KR1020150135209A KR20150135209A KR102396000B1 KR 102396000 B1 KR102396000 B1 KR 102396000B1 KR 1020150135209 A KR1020150135209 A KR 1020150135209A KR 20150135209 A KR20150135209 A KR 20150135209A KR 102396000 B1 KR102396000 B1 KR 102396000B1
Authority
KR
South Korea
Prior art keywords
strip
strips
module board
width
extending
Prior art date
Application number
KR1020150135209A
Other languages
English (en)
Other versions
KR20170036263A (ko
Inventor
방광규
유수프
유휘종
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150135209A priority Critical patent/KR102396000B1/ko
Priority to US15/176,778 priority patent/US9888565B2/en
Publication of KR20170036263A publication Critical patent/KR20170036263A/ko
Application granted granted Critical
Publication of KR102396000B1 publication Critical patent/KR102396000B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Memories (AREA)

Abstract

메모리 모듈은 일방향으로 연장하는 모듈 보드, 상기 모듈 보드 상에 실장된 복수 개의 전자 부품들, 및 상기 모듈 보드 상의 상기 전자 부품들 사이 또는 이에 인접하게 위치하고 상기 모듈 보드에 작용하는 외력에 의해 상기 위치에서 발생하는 스트레스 수준을 검출하기 위한 복수 개의 스트립들을 갖는 적어도 하나의 스트레스 검출 패턴을 포함한다.

Description

메모리 모듈 및 이를 갖는 솔리드 스테이트 드라이브{MEMORY MODULE SOLID STATE DRIVE HAVING THE SAME}
본 발명은 메모리 모듈에 관한 것이다. 보다 상세하게는, 본 발명은 복수 개의 메모리 장치들을 포함하는 메모리 모듈에 관한 것이다.
솔리드 스테이트 드라이브(SSD)와 같은 메모리 모듈은 데스크 톱 컴퓨터나 노트북 컴퓨터에 호스트 인터페이스를 통해 접속될 수 있다. 예를 들면, 상기 메모리 모듈의 커넥터를 노트북 컴퓨터 등의 소켓에 삽입할 때, 모듈 보드가 외력에 의해 휘어지게 되고 상기 모듈 보드의 배선이나 솔더 조인트에 스트레스가 발생될 수 있다. 또한, 상기 메모리 모듈의 사용 중에 외력에 의해 충격이 가해질 수 있다. 이러한 충격에 의해 상기 모듈 보드의 배선이나 솔드 조인트에 크랙, 단선 등과 같은 불량이 발생할 수 있다. 그러나, 이러한 불량 위치를 확인하거나 외력에 의해 발생한 스트레스의 크기를 파악하는 것이 어려운 문제점이 있다.
본 발명의 일 과제는 외력에 의해 발생한 스트레스 수준을 용이하게 확인할 수 있는 메모리 모듈을 제공하는 데 있다.
본 발명의 다른 과제는 상술한 메모리 모듈을 갖는 솔리드 스테이트 드라이브 외력에 의해 발생한 스트레스 수준을 용이하게 확인할 수 있는 메모리 모듈을 제공하는 데 있다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 메모리 모듈은 일방향으로 연장하는 모듈 보드, 상기 모듈 보드 상에 실장된 복수 개의 전자 부품들, 및 상기 모듈 보드 상의 상기 전자 부품들 사이 또는 이에 인접하게 위치하고 상기 모듈 보드에 작용하는 외력에 의해 상기 위치에서 발생하는 스트레스 수준을 검출하기 위한 복수 개의 스트립들을 갖는 적어도 하나의 스트레스 검출 패턴을 포함한다.
예시적인 실시예들에 있어서, 상기 스트립들은 상기 모듈 보드의 일면 상에서 연장하고 서로 다른 폭들을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 스트립들의 폭들은 상기 모듈 보드에 배치되어 상기 전자 부품들 사이의 전기적 연결을 위한 배선 폭의 최소값과 최대값 사이에서 결정될 수 있다.
예시적인 실시예들에 있어서, 상기 스트립은 서로 다른 방향으로 연장하는 두 개의 방향 스트립들을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 스트레스 검출 패턴은 상기 스트립에 연결되고 상기 모듈 보드의 적어도 일부를 관통하는 비아를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 스트레스 검출 패턴은 상기 스트립의 연결되어 측정 패드로 이용되는 패드를 더 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 스트레스 검출 패턴의 상기 스트립들은 제1 폭을 갖는 제1 스트립, 상기 제1 폭보다 큰 제2 폭을 갖는 제2 스트립, 및 상기 제2 폭보다 큰 제3 폭을 갖는 제3 스트립을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 폭 내지 제3 폭은 상기 모듈 보드에 형성된 배선 폭의 최소값과 최대값 사이에서 결정될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 폭은 상기 배선 폭의 최소값에 대응하고, 상기 제3 폭은 상기 배선 폭의 최대값에 대응할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 내지 제3 스트립들 각각은 제1 방향으로 연장하는 제1 방향 스트립 및 상기 제1 방향과 직교하는 방향으로 연장하는 제2 방향 스트립을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 스트레스 검출 패턴은 상기 제1 내지 제 3 스트립들 각각에 연결되고 상기 모듈 보드의 적어도 일부를 관통하는 비아 및 상기 비아에 연결된 패드를 더 포함할 수 있다.
상기 본 발명의 일 과제를 달성하기 위한 예시적인 실시예들에 따른 메모리 모듈은 일방향으로 연장하는 모듈 보드, 상기 모듈 보드 상에 실장된 복수 개의 전자 부품들, 및 상기 모듈 보드 상의 상기 전자 부품들 사이 또는 이에 인접하게 위치하고 상기 모듈 보드의 일면 상에서 연장하고 서로 다른 폭들을 갖는 복수 개의 스트립들을 갖는 적어도 하나의 스트레스 검출 패턴을 포함한다.
예시적인 실시예들에 있어서, 상기 스트레스 검출 패턴의 상기 스트립들은 제1 폭을 갖는 제1 스트립, 상기 제1 폭보다 큰 제2 폭을 갖는 제2 스트립, 및 상기 제2 폭보다 큰 제3 폭을 갖는 제3 스트립을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 폭 내지 제3 폭은 상기 모듈 보드에 형성된 배선폭의 최소값과 최대값 사이에서 결정될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 폭은 상기 배선 폭의 최소값에 대응하고, 상기 제3 폭은 상기 배선 폭의 최대값에 대응할 수 있다.
예시적인 실시예들에 있어서, 상기 전자 부품들은 복수 개의 메모리 장치들을 포함할 수 있다.
상기 본 발명의 다른 과제를 달성하기 위한 예시적인 실시예들에 따른 솔리드 스테이트 드라이브는 일방향으로 연장하는 모듈 보드, 상기 모듈 보드 상에 실장된 복수 개의 불휘발성 메모리 장치들, 상기 모듈 보드 상에 실장되고 상기 불휘발성 메모리 장치들을 제어하는 컨트롤러, 및 상기 모듈 보드 상의 상기 불휘발성 메모리 장치들 또는 상기 컨트롤러 사이 또는 이에 인접하게 위치하고 상기 모듈 보드에 작용하는 외력에 의해 상기 위치에서 발생하는 스트레스 수준을 검출하기 위한 복수 개의 스트립들을 갖는 적어도 하나의 스트레스 검출 패턴을 포함한다.
예시적인 실시예들에 있어서, 상기 스트립들은 상기 모듈 보드의 일면 상에서 연장하고 서로 다른 폭들을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 스트립들의 폭들은 상기 모듈 보드에 배치되어 상기 전자 부품들 사이의 전기적 연결을 위한 배선폭의 최소값과 최대값 사이에서 결정될 수 있다.
예시적인 실시예들에 있어서, 상기 스트립은 서로 다른 방향으로 연장하는 두 개의 방향 스트립들을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 스트레스 검출 패턴은 상기 스트립에 연결되고 상기 모듈 보드의 적어도 일부를 관통하는 비아 및 상기 비아에 연결된 패드를 더 포함할 수 있다.
예시적인 실시예들에 따른 메모리 모듈은 모듈 보드 상에 배치되어 외력에 의한 스트레스 수준을 나타내는 스트레스 검출 패턴을 포함하고, 상기 스트레스 검출 패턴은 실제 배선들에 대응하는 치수들을 갖는 복수 개의 검출 스트립들을 포함할 수 있다.
따라서, 상기 검출 스트립들을 검사하여 상기 모듈 보드에 인가된 외력의 크기 및 방향, 크랙 발생 여부 등을 판단 및 예측할 수 있다. 더욱이, 상기 검출 패턴을 갖는 복수 개의 메모리 모듈들로부터 분석 데이터를 수집하고 메모리 모듈에서의 휨(warpage) 발생 범위, 크기 등을 분석하여 메모리 모듈 설계에 반영할 수 있다.
다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 예시적인 실시예들에 따른 메모리 모듈을 나타내는 평면도이다.
도 2는 도 1의 메모리 모듈을 나타내는 저면도이다.
도 3은 도 1의 스트레스 검출부의 제1 검출 패턴을 나타내는 평면도이다.
도 4는 도 3의 A-A' 라인을 따라 절단한 단면도이다.
도 5는 도 1의 스트레스 검출부의 제2 검출 패턴을 나타내는 평면도이다.
도 6은 도 1의 스트레스 검출부의 제3 검출 패턴을 나타내는 평면도이다.
도 7은 도 1의 스트레스 검출부의 제4 검출 패턴을 나타내는 평면도이다.
도 8은 도 1의 메모리 모듈이 외력에 의해 변형된 상태를 나타내는 측면도이다.
도 9은 도 3의 검출 패턴에 인가된 스트레스 분포를 나타내는 평면도이다.
도 10은 예시적인 실시예들에 따른 전자 장치를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 예시적인 실시예들에 따른 메모리 모듈을 나타내는 평면도이다. 도 2는 도 1의 메모리 모듈을 나타내는 저면도이다. 도 3 및 도 5 내지 도 7은 도 1의 스트레스 검출부의 검출 패턴을 나타내는 평면도이다. 도 4는 도 3의 A-A' 라인을 따라 절단한 단면도이다.
도 1 내지 도 7을 참조하면, 메모리 모듈(100)은 모듈 보드(102) 및 모듈 보드(102) 상에 실장된 복수 개의 전자 부품들, 및 모듈 보드(102) 상의 전자 부품들 사이 또는 이에 인접하게 위치하는 스트레스 검출부(200)를 포함할 수 있다.
예시적인 실시예들에 있어서, 모듈 보드(102)는 서로 마주보는 상부면과 하부면을 갖는 단층 또는 다층 회로 기판일 수 있다. 예를 들면, 모듈 보드(102)는 인쇄회로기판(PCB)일 수 있다. 상기 인쇄회로기판은 표면 또는 내부에 형성된 배선들(104) 및 이들을 연결하기 위한 비아들을 포함할 수 있다. 상기 배선들은 상기 전자 부품들을 상호 연결하기 위한 인쇄회로패턴일 수 있다.
모듈 보드(102)는 제1 방향(길이 방향)을 따라 연장할 수 있다. 모듈 보드(102)는 장방형 또는 정사각형 형상을 가질 수 있다. 모듈 보드(102)는 서로 대향하는 제1 측부 및 제2 측부를 가질 수 있다. 모듈 보드(102)의 상기 제1 측부에는 호스트 시스템(도시되지 않음)과의 연결을 위한 접속 단자들을 갖는 커넥터(110)가 구비될 수 있다.
예시적인 실시예들에 있어서, 상기 전자 부품들은 SSD 컨트롤러(120), 불휘발성 메모리 장치들(130) 및 버퍼 메모리 장치(140)를 포함할 수 있다. 상기 전자 부품들은 상기 제1 방향을 따라 모듈 보드(102) 상에 직접 실장되어 솔리드 스테이트 드라이브(solid state drive, SSD)로서 제공될 수 있다. SSD는 PC, 노트북 컴퓨터 등에서 사용되는 하드 드라이브를 대체하기 위한 용도로 사용될 수 있다. 또한, SSD는 스마트폰, 태블릿 PC, 디지털 카메라, MP3 플레이어, PDA 등과 같은 모바일 기기 등에도 사용될 수 있다.
메모리 모듈(100)은 커넥터(110)를 통하여 상기 호스트 시스템에 탈착가능하도록 부착될 수 있다. 예를 들면, 상기 호스트 시스템은 노트북 컴퓨터 또는 넷북(netbook)일 수 있다. 모듈 보드(102)의 커넥터(110)는 상기 호스트 시스템의 회로 보드 소켓 등에 삽입될 수 있다. 상기 회로 보드 소켓은 암형 커넥터를 포함할 수 있다. 따라서, 메모리 모듈(100)은 상기 접속 단자들에 의해 상기 호스트와 전기적으로 연결될 수 있다.
SSD 컨트롤러(120)는 모듈 보드(102)의 상부면 상에 커넥터(110)와 인접하도록 배치될 수 있다. 도 1의 평면도에서 보았을 때, SSD 컨트롤러(120)는 모듈 보드(102)의 우측에 배치될 수 있다.
SSD 컨트롤러(120)는 호스트 인터페이스를 통해 상기 호스트와 신호를 주고 받을 수 있다. 상기 호스트 인터페이스는 USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCI express, ATA, PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI) 등을 포함할 수 있다. 여기서, SSD 컨트롤러(120)와 상기 호스트 사이에 주고 받는 신호는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. SSD 컨트롤러(120)는 호스트로부터 입력받은 신호를 분석하고 처리할 수 있다.
복수 개의 불휘발성 메모리 장치들(130)는 모듈 보드(102)의 상부면 및 하부면 상에 커넥터(110)에 반대하는 상기 제2 측부와 인접하도록 배치될 수 있다. 예를 들면, 2개의 불휘발성 메모리 장치들(130)은 모듈 보드(102)의 상부면 상에 배치되고, 2개의 불휘발성 메모리 장치들(130)은 모듈 보드(102)의 하부면 상에 배치될 수 있다. 도 1의 평면도에서 보았을 때, 불휘발성 메모리 장치들(130)은 모듈 보드(102)의 좌측에 배치될 수 있다.
불휘발성 메모리 장치들(130)은 SSD의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치(130)는 낸드 플래시 메모리(NAND Flash Memory)들을 포함할 수 있다. 불휘발성 메모리 장치들(130)은 적어도 하나의 채널(CH)을 통해 SSD 컨트롤러(130)와 연결될 수 있다. SSD는 저장 매체로 플래시 메모리를 대신하여 PRAM, MRAM, ReRAM, FRAM 등의 불휘발성 메모리를 사용할 수 있다.
버퍼 메모리 장치(140)는 모듈 보드(102)의 상부면 상에 SSD 컨트롤러(130)와 인접하도록 배치될 수 있다. 도 1의 평면도에서 보았을 때, 버퍼 메모리 장치(140)는 모듈 보드(102)의 우측에 배치될 수 있다.
버퍼 메모리 장치(140)는 상기 호스트로부터 전달받은 데이터를 임시로 저장하거나, 불휘발성 메모리 장치들(130)로부터 읽어낸 데이터를 임시로 저장하는 버퍼 영역으로 사용될 수 있다. 또한, 버퍼 메모리 장치(140)는 불휘발성 메모리 장치들(130)의 효율적 관리를 위해 사용되는 소프트웨어(S/W)를 구동하는데 사용될 수 있다. 또한, 버퍼 메모리 장치(140)는 호스트로부터 입력받은 메타 데이터를 저장하거나, 캐시 데이터를 저장하는데 사용될 수 있다.
예를 들면, 버퍼 메모리 장치(140)는 적어도 하나의 DRAM 패키지들을 포함할 수 있다. 상기 DRAM 패키지는 패키지 기판 및 상기 패키지 기판 상에 실장된 적어도 하나의 DRAM 칩을 포함할 수 있다. SSD는 DRAM을 SRAM 등의 휘발성 메모리로 대체하거나, 플래시 메모리, PRAM, MRAM, ReRAM, FRAM 등의 불휘발성 메모리로 대체할 수 있다.
또한, 메모리 모듈(100)의 상기 전자 부품들은 파워를 조정하기 위한 전력관리칩(Power Management IC, PMIC)(150)을 더 포함할 수 있다. 전력관리칩(150)은 모듈 보드(102)의 하부면 상의 중심부에 배치될 수 있다.
예시적인 실시예들에 있어서, 스트레스 검출부(200)는 모듈 보드(102)에 작용하는 외력에 의해 발생하는 스트레스 수준을 검출하기 위한 적어도 하나의 스트레스 검출 패턴들(210, 220, 230, 240)을 포함할 수 있다. 스트레스 검출 패턴들(210, 220, 230, 240)은 외력에 의해 비교적 큰 스트레스가 발생하여 휨 변형이 크게 일어나서 상기 배선 또는 솔더 조인트에 크랙이 발생할 가능성이 높은 위치에 배치될 수 있다.
도 1 및 도 2에 도시된 바와 같이, 제1 내지 제4 검출 패턴들(210, 220, 230, 240)이 모듈 보드(102)의 휨(warpage) 취약 부분들에 각각 위치할 수 있다.
구체적으로, 제1 내지 제3 검출 패턴들(210, 220, 230)은 모듈 보드(102)의 상부면 상의 중심부에 배치될 수 있다. 제1 내지 제3 검출 패턴들(210, 220, 230)은 상기 제1 방향에 직교하는 제2 방향(폭 방향)을 따라 서로 이격 배열될 수 있다. 제1 내지 제3 검출 패턴들(210, 220, 230)은 불휘발성 메모리 장치(130)와 버퍼 메모리 장치(140) 사이에 그리고 버퍼 메모리 장치(140)와 SSD 컨트롤러(120) 사이에 각각 배치될 수 있다.
제4 검출 패턴들(240)은 모듈 보드(102)의 하부면 상의 중심부에 배치될 수 있다. 제4 검출 패턴들(240)은 상기 제2 방향(폭 방향)을 따라 서로 이격 배열될 수 있다. 제4 검출 패턴들(240)은 불휘발성 메모리 장치(130)와 전력관리칩(150) 사이에 그리고 전력관리칩(150)에 인접하게 각각 배치될 수 있다.
도 3 및 도 4에 도시된 바와 같이, 예시적인 실시예들에 있어서, 제1 검출 패턴(210)은 장방형의 제1 검출 영역(211) 내에 배치된 제1, 제2 및 제3 스트립들(212, 214, 216)을 포함할 수 있다. 제1 검출 영역(211)은 모듈 보드(102)에서 휨 취약 부분에 해당하는 위치일 수 있다. 예를 들면, 제1 검출 영역(211)의 가로 길이(L1)는 1mm 내지 2mm이고 검출 영역(211)의 세로 길이(L2)는 2mm 내지 3mm일 수 있다. 제1, 제2 및 제3 스트립들(212, 214, 216)은 모듈 보드(102)의 상부면 상에서 기 설정된 길이를 갖도록 연장하도록 형성될 수 있다. 예를 들면, 상기 제1, 제2 및 제3 스트립들은 배선들의 형성 공정들과 동일한 공정들에 의해 형성될 수 있다.
제1 스트립(212)은 제1 폭(D1)을 가질 수 있다. 제2 스트립(214)은 제1 폭(D1)보다 큰 제2 폭(D2)을 가질 수 있다. 제3 스트립(216)은 제2 폭(D2)보다 큰 제3 폭(D3)을 가질 수 있다. 제1 내지 제3 스트립들(212, 214, 216)의 폭들(D1, D2, D3)은 모듈 보드(102)에 형성된 실제 배선들의 폭들을 고려하여 결정될 수 있다. 예를 들면, 제1 스트립(212)은 약 70㎛의 폭을 가질 수 있고, 제2 스트립(214)은 약 80㎛의 폭을 가질 수 있고, 제3 스트립(216)은 약 150㎛의 폭을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 제1 내지 제3 스트립들의 폭들은 상기 배선 폭의 최소값과 최대값 사이에서 결정될 수 있다. 제1 폭(D1)은 상기 배선 폭의 최소값에 대응하고, 제2 폭(D2)은 상기 배선 폭의 중간값에 대응하고, 제3 폭(D3)은 상기 배선 폭의 최대값에 대응할 수 있다. 제1 스트립(212)은 리스크 체크 패턴(risk check pattern)이고, 제2 스트립(214)은 기준 패턴(reference pattern)이고, 제3 스트립(216)은 마진 체크 패턴(margin check pattern)일 수 있다.
따라서, 상기 제1 내지 제3 스트립들 중 어느 스트립에 크랙이 발생하였는 지를 육안 또는 비젼 카메라 등으로 검출함으로써 모듈 보드(102)에 가해진 충격량의 수준을 분석할 수 있다. 또한, 상기 제1 내지 제3 스트립들에 각각에 대응하는 배선들 중 어느 배선에 크랙, 단선 등과 같은 불량이 발생하였는 지 여부를 예측할 수 있다.
또한, 상기 제1 내지 제3 스트립들은 서로 다른 방향으로 연장하는 두 개의 방향 스트립들을 가질 수 있다. 예를 들면, 상기 제1 내지 제3 스트립들 각각은 제1 방향으로 연장하는 제1 방향 스트립 및 상기 제1 방향과 직교하는 방향으로 연장하는 제2 방향 스트립을 가질 수 있다.
구체적으로, 제1 스트립(212)은 상기 제1 방향으로 연장하는 제1 길이방향 스트립(212a) 및 상기 제2 방향으로 연장하는 제1 폭방향 스트립(212b)를 가질 수 있다. 제1 길이방향 스트립(212a) 및 제1 폭방향 스트립(212b)은 서로 연결될 수 있다. 제1 길이방향 스트립(212a)의 길이는 제1 폭방향 스트립(212b)의 길이보다 더 클 수 있다.
제2 스트립(214)은 상기 제1 방향으로 연장하는 제2 길이방향 스트립(214a) 및 상기 제2 방향으로 연장하는 제2 폭방향 스트립(214b)를 가질 수 있다. 제2 길이방향 스트립(214a) 및 제2 폭방향 스트립(214b)은 서로 연결될 수 있다. 제2 스트립(214)은 서로 이격 배치된 2개의 제2 길이방향 스트립들(214a)을 가질 수 있다. 제2 길이방향 스트립(214a)의 길이는 제2 폭방향 스트립(214b)의 길이보다 더 클 수 있다.
제3 스트립(216)은 상기 제1 방향으로 연장하는 제3 길이방향 스트립(216a) 및 상기 제2 방향으로 연장하는 제3 폭방향 스트립(216b)를 가질 수 있다. 제3 길이방향 스트립(216a) 및 제3 폭방향 스트립(216b)은 서로 연결될 수 있다. 제3 길이방향 스트립(216a)의 길이는 제3 폭방향 스트립(216b)의 길이보다 더 클 수 있다.
제1 길이방향 스트립(212a), 2개의 제2 길이방향 스트립들(214a) 및 제3 길이방향 스트립(216a)는 상기 제2 방향을 따라 서로 이격 배치될 수 있다. 제1 폭방향 스트립(212b) 및 제3 폭방향 스트립(216b)은 동일한 방향으로 배열되고 제2 폭방향 스트립(214b)과 평행하게 배열될 수 있다.
제1, 제2 및 제3 스트립들(212, 214, 216)은 서로 연결될 수 있다. 제1 폭방향 스트립(212b)은 하나의 제2 길이방향 스트립(214a)에 연결될 수 있다. 제3 스트립(216)의 제3 폭방향 스트립(216b)은 다른 하나의 제2 길이방향 스트립(214a)에 연결될 수 있다. 제1, 제2 및 제3 길이방향 스트립들(212a, 214a, 216a)는 서로 동일한 길이를 가질 수 있다. 제1, 제2 및 제3 폭방향 스트립들(212b, 214b, 216b)는 서로 동일한 길이를 가질 수 있다.
따라서, 상기 길이방향 스트립 및 상기 폭방향 스트립 중 어느 스트립에 크랙이 발생하였는 지 여부를 검출하여 모듈 보드(102)에 가해진 힘의 방향을 판단할 수 있다. 또한, 상기 길이방향 스트립의 길이가 상기 폭방향 스트립의 길이보다 더 크므로, 상기 제1 방향으로 가해지는 스트레스의 분포를 상기 제2 방향으로 가해지는 스트레스의 분포보다 더 정확히 파악할 수 있다.
예시적인 실시예들에 있어서, 제1 검출 패턴(210)은 제1 내지 제 3 스트립들(212, 214, 216) 각각에 연결되고 모듈 보드(102)의 적어도 일부를 관통하는 비아들(204) 및 비아들(204)에 각각 연결된 패드들(206)을 더 포함할 수 있다. 비아(204)는 모듈 보드(102)를 완전히 관통하거나 일부만을 관통할 수 있다. 상기 비아의 직경은 모듈 보드(102)에 형성된 실제 비아들의 직경들을 고려하여 결정될 수 있다. 예를 들면, 비아(204)의 직경은 약 300㎛ 내지 400㎛일 수 있다.
제1 길이방향 스트립(212a)의 양단에 연결된 패드들(206)을 전기 측정 패드로 이용하여 제1 길이방향 스트립(212a)의 전기적 특성을 측정할 수 있다. 제1 폭방향 스트립(212b)의 양단에 연결된 패드들(206)을 측정 패드로 이용하여 제1 폭방향 스트립(212b)의 전기적 특성을 측정할 수 있다. 따라서, 제1 스트립(212)의 전기적 특성을 측정하여 불량이 발생하였는 지 여부를 판단할 수 있다. 유사하게, 제2 스트립(214) 및 제3 스트립(216)의 전기적 특성을 측정하여 불량이 발생하였는 지 여부를 검출할 수 있다.
또한, 상기 제1 내지 제3 스트립들 각각에는 비아(204)가 연결되므로, 상기 제1 내지 제3 스트립들은 비아들에 의해 연결되는 실제 배선들과 유사한 물리적 구조를 가질 수 있다. 따라서, 상기 검출 패턴의 상기 스트립들은 실제 배선들에 인가되는 스트레스의 범위를 나타내는 지표 역할(indicate pattern)을 수행할 수 있다.
도 5에 도시된 바와 같이, 제2 검출 패턴(220)은 제2 검출 영역(221) 내에 배치된 제1, 제2 및 제3 스트립들(222, 224, 226)을 포함할 수 있다. 제1 스트립(222)은 제1 폭(D1)을 가질 수 있다. 제2 스트립(224)은 제1 폭(D1)보다 큰 제2 폭(D2)을 가질 수 있다. 제3 스트립(226)은 제2 폭(D2)보다 큰 제3 폭(D3)을 가질 수 있다.
제1 스트립(222)은 상기 제1 방향으로 연장하는 제1 길이방향 스트립(222a) 및 상기 제2 방향으로 연장하는 제1 폭방향 스트립(222b)를 가질 수 있다. 제1 길이방향 스트립(222a)의 길이는 제1 폭방향 스트립(222b)의 길이보다 더 클 수 있다.
제2 스트립(224)은 상기 제1 방향으로 연장하는 제2 길이방향 스트립(224a) 및 상기 제2 방향으로 연장하는 제2 폭방향 스트립(224b)를 가질 수 있다. 제2 스트립(224)은 서로 이격 배치된 2개의 제2 길이방향 스트립들(224a)을 가질 수 있다. 제2 길이방향 스트립(224a)의 길이는 제2 폭방향 스트립(224b)의 길이보다 더 클 수 있다.
제3 스트립(226)은 상기 제1 방향으로 연장하는 제3 길이방향 스트립(226a) 및 상기 제2 방향으로 연장하는 제3 폭방향 스트립(226b)를 가질 수 있다. 제3 길이방향 스트립(226a)의 길이는 제3 폭방향 스트립(226b)의 길이보다 더 클 수 있다.
제1 길이방향 스트립(222a), 2개의 제2 길이방향 스트립들(224a) 및 제3 길이방향 스트립(226a)는 상기 제2 방향을 따라 서로 이격 배치될 수 있다. 제1 폭방향 스트립(222b) 및 제3 폭방향 스트립(226b)은 동일한 방향으로 배열되고 제2 폭방향 스트립(224b)과 평행하게 배열될 수 있다.
제1 스트립(222) 및 제3 스트립(226)은 서로 연결될 수 있다. 제2 스트립(224)은 제1 및 제3 스트립들(222, 226)로부터 분리될 수 있다. 제1 스트립(222)의 제1 폭방향 스트립(222b)은 제3 스트립(226)의 제3 폭방향 스트립(226b)에 연결될 수 있다. 제2 길이방향 스트립(224a)의 길이는 제1 및 제3 길이방향 스트립들(222a, 226a)보다 작을 수 있다. 제2 폭방향 스트립(224b)의 길이는 제1 및 제3 폭방향 스트립들(222b, 226b)보다 작을 수 있다.
도 6에 도시된 바와 같이, 제3 검출 패턴(230)은 제3 검출 영역(231) 내에 배치된 제1, 제2 및 제3 스트립들(232, 234, 236)을 포함할 수 있다. 제1 스트립(232)은 제1 폭(D1)을 가질 수 있다. 제2 스트립(234)은 제1 폭(D1)보다 큰 제2 폭(D2)을 가질 수 있다. 제3 스트립(236)은 제2 폭(D2)보다 큰 제3 폭(D3)을 가질 수 있다.
제1 스트립(232)은 상기 제1 방향으로 연장하는 제1 길이방향 스트립(232a) 및 상기 제2 방향으로 연장하는 제1 폭방향 스트립(232b)를 가질 수 있다. 제1 길이방향 스트립(232a)의 길이는 제1 폭방향 스트립(232b)의 길이와 같거나 더 클 수 있다.
제2 스트립(234)은 상기 제1 방향으로 연장하는 제2 길이방향 스트립(234a) 및 상기 제2 방향으로 연장하는 제2 폭방향 스트립(234b)를 가질 수 있다. 제2 스트립(234)은 서로 이격 배치되고 서로 다른 길이를 갖는 2개의 제2 길이방향 스트립들(234a)을 가질 수 있다. 하나의 제2 길이방향 스트립(234a)의 길이는 제2 폭방향 스트립(234b)의 길이보다 더 클 수 있다. 다른 하나의 제2 길이방향 스트립(234a)의 길이는 제2 폭방향 스트립(234b)의 길이와 같을 수 있다.
제3 스트립(236)은 상기 제1 방향으로 연장하는 제3 길이방향 스트립(236a) 및 상기 제2 방향으로 연장하는 제3 폭방향 스트립(236b)를 가질 수 있다. 제3 길이방향 스트립(236a)의 길이는 제3 폭방향 스트립(236b)의 길이와 같을 수 있다.
제1 길이방향 스트립(232a), 2개의 제2 길이방향 스트립들(234a) 및 제3 길이방향 스트립(236a)는 상기 제2 방향을 따라 서로 이격 배치될 수 있다. 제1 폭방향 스트립(232b), 제2 폭방향 스트립(234b) 및 제3 폭방향 스트립(236b)은 상기 제1 방향을 따라 서로 이격 배치될 수 있다.
제1 및 제3 스트립들(232, 236)은 서로 연결되고, 제2 스트립(234)은 제1 및 제3 스트립들(232, 236)로부터 분리될 수 있다. 제1 길이방향 스트립(232a)은 제3 폭방향 스트립(236b)에 연결될 수 있다. 제1 길이방향 스트립(232a)의 길이는 제2 및 제3 길이방향 스트립들(234a, 236a)보다 클 수 있다. 제1 폭방향 스트립(232b)의 길이는 제2 및 제3 폭방향 스트립들(234b, 236b)보다 클 수 있다. 제2 폭방향 스트립(234b)의 길이는 제3 폭방향 스트립(236b)의 길이와 동일할 수 있다.
도 7에 도시된 바와 같이, 제4 검출 패턴(240)은 제4 검출 영역(241) 내에 배치된 제1, 제2 및 제3 스트립들(242, 244, 246)을 포함할 수 있다. 제1 스트립(242)은 제1 폭(D1)을 가질 수 있다. 제2 스트립(244)은 제1 폭(D1)보다 큰 제2 폭(D2)을 가질 수 있다. 제3 스트립(246)은 제2 폭(D2)보다 큰 제3 폭(D3)을 가질 수 있다.
제1 스트립(242)은 상기 제1 방향으로 연장하는 제1 길이방향 스트립(242a) 및 상기 제2 방향으로 연장하는 제1 폭방향 스트립(242b)를 가질 수 있다. 제1 길이방향 스트립(242a)의 길이는 제1 폭방향 스트립(242b)의 길이보다 작을 수 있다.
제2 스트립(244)은 상기 제1 방향으로 연장하는 제2 길이방향 스트립(244a) 및 상기 제2 방향으로 연장하는 제2 폭방향 스트립(244b)를 가질 수 있다. 제2 길이방향 스트립(244a)의 길이는 제2 폭방향 스트립(244b)의 길이보다 작을 수 있다.
제3 스트립(246)은 상기 제1 방향으로 연장하는 제3 길이방향 스트립(246a) 및 상기 제2 방향으로 연장하는 제3 폭방향 스트립(246b)를 가질 수 있다. 제3 길이방향 스트립(246a)의 길이는 제3 폭방향 스트립(246b)의 길이보다 작을 수 있다.
따라서, 상기 폭방향 스트립의 길이가 상기 길이방향 스트립의 길이보다 더 크므로, 상기 제2 방향으로 가해지는 스트레스의 분포를 상기 제1 방향으로 가해지는 스트레스보다 더 정확히 파악할 수 있다.
제2 길이방향 스트립들(244a), 제1 길이방향 스트립(242a) 및 제3 길이방향 스트립(246a)는 상기 제2 방향을 따라 서로 이격 배치될 수 있다. 제1 폭방향 스트립(242b), 제2 폭방향 스트립(244b) 및 제3 폭방향 스트립(246b)은 상기 제1 방향을 따라 서로 이격 배치될 수 있다.
제1 및 제3 스트립들(242, 246)은 서로 연결되고, 제2 스트립(244)은 제1 및 제3 스트립들(242, 246)로부터 분리될 수 있다. 제1 폭방향 스트립(242b)은 제3 길이방향 스트립(246b)에 연결될 수 있다. 제2 길이방향 스트립(244a) 및 제3 길이방향 스트립들(246a)은 제1 길이방향 스트립들(242a)보다 큰 길이를 가질 수 있다. 제1 폭방향 스트립(242b), 제2 폭방향 스트립(244b) 및 제3 폭방향 스트립(246b)은 서로 동일한 길이를 가질 수 있다.
도 8은 도 1의 메모리 모듈이 외력에 의해 변형된 상태를 나타내는 측면도이다. 도 9은 도 3의 검출 패턴에 인가된 스트레스 분포를 나타내는 평면도이다.
도 8 및 도 9를 참조하면, 모듈 보드(102)의 커넥터(110)를 노트북 컴퓨터 등의 소켓에 삽입할 때, 장방형의 모듈 보드(102)는 외력에 의해 휘어지게 되고 모듈 보드(102)의 배선이나 솔더 조인트에 스트레스가 발생될 수 있다. 메모리 모듈(100)은 모듈 보드(102)의 상부면 또는 하부면 상에 구비되어 모듈 보드(102)를 커버하는 케이스가 구비되지 않을 수 있다. 따라서, 모듈 보드(102)에 실장된 상기 전자 부품들의 패키지들은 외부에 노출될 수 있다. 사용자는 모듈 보드(102)의 일측부를 잡고 상기 소켓에 삽입하여 상기 호스트와 상기 메모리 모듈을 접속하게 되는 데, 모듈 보드(102)은 휘어지고 충격이 발생할 수 있다.
상기 스트레스 검출 패턴은 상기 배선들에 대응하는 치수를 갖는 스트립들을 포함하고, 실제 배선들에 인가되는 스트레스의 범위를 나타내는 지표 역할(indicate pattern)을 수행할 수 있다. 예를 들면, 도 9의 제1 검출 패턴에서의 스트레스 분포를 분석하여 모듈 보드(102)에 인가된 외력의 크기 및 방향, 크랙 발생 여부 등을 판단 및 예측할 수 있다.
도 9에 도시된 바와 같이, 모듈 보드(102)에 외력이 인가되어 휘어질 때, 제1 길이방향 스트립(212a)의 A 영역에서 제1 크기의 스트레스가 발생하고, 제2 길이방향 스트립(214a)의 B1, B2 영역들에서 상기 제1 크기보다 작은 제2 크기의 스트레스가 발생하고, 제3 길이방향 스트립(216a)의 C 영역에는 상기 제2 크기보다 작은 제3 크기의 스트레스가 발생하였음을 알 수 있다.
상술한 바와 같이, 메모리 모듈(100)은 모듈 보드(102) 상에서 외력에 취약한 위치에 배치되어 외력에 의한 스트레스 수준을 나타내는 스트레스 검출 패턴을 포함하고, 상기 스트레스 검출 패턴은 실제 배선들에 대응하는 치수들을 갖는 복수 개의 검출 스트립들을 포함할 수 있다.
따라서, 상기 검출 스트립들을 검사하여 모듈 보드(102)에 인가된 외력의 크기 및 방향, 크랙 발생 여부 등을 판단 및 예측할 수 있다. 또한, 상기 검출 패턴을 갖는 복수 개의 메모리 모듈들로부터 분석 데이터를 수집하고 메모리 모듈에서의 휨(warpage) 발생 범위, 크기 등을 분석하여 메모리 모듈 설계에 반영할 수 있다.
도 10은 예시적인 실시예들에 따른 전자 장치를 나타내는 블록도이다.
도 10을 참조하면, 전자 장치(1000)는 메모리 시스템(1100), 전원 장치(1200), 보조 전원 장치(1250), 중앙처리장치(CPU)(1300), 디램(DRAM)(1400), 및 사용자 인터페이스(1500)를 포함할 수 있다. 메모리 시스템(1100)은 플래시 메모리(1110) 및 메모리 컨트롤러(1120)를 포함한다. 메모리 시스템(1100)은 전자 장치(1000)에 내장될 수 있다. 메모리 시스템(1100)은 앞서 설명된 SSD와 동일한 방법으로 구현될 수 있다. 전자 장치(1000)는 퍼스널 컴퓨터(PC)로 구현되거나, 노트북 컴퓨터, 휴대폰, PDA(Personal Digital Assistant), 그리고 카메라 등과 같은 휴대용 전자 장치로 구현될 수 있다.
예시적인 실시예들에 따른 메모리 모듈은 SSD에 적용되는 것으로 설명되었지만, 이에 제한되지는 않고, 상기 메모리 모듈은 복수 개의 메모리 장치들을 포함하는 RDIMM(Registered DIMM) 모듈, UDIMM(Unbuffered DIMM)모듈 등으로 구현될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 메모리 모듈 102: 모듈 보드
104: 배선 110: 커넥터
120: SSD 컨트롤러 130: 불휘발성 메모리 장치
140: 버퍼 메모리 장치 150: 전력관리칩
200: 스트레스 검출부 204: 비아
206: 패드 210: 제1 검출 패턴
220: 제2 검출 패턴 230: 제3 검출 패턴
240: 제4 검출 패턴
212, 222, 232, 242: 제1 스트립
212a, 222a, 232a, 242a: 제1 길이방향 스트립
212b, 222b, 232b, 242b: 제1 폭방향 스트립
214, 224, 234, 244: 제2 스트립
214a, 224a, 234a, 244a: 제2 길이방향 스트립
214b, 224b, 234b, 244b: 제2 폭방향 스트립
216, 226, 236, 246: 제3 스트립
216a, 226a, 236a, 246a: 제3 길이방향 스트립
216b, 226b, 236b, 246b: 제3 폭방향 스트립
1000: 전자 장치 1100: 메모리 시스템
1200: 전원 장치 1250: 보조 전원 장치
1300: 중앙처리장치(CPU) 1400: 디램(DRAM)
1500: 사용자 인터페이스

Claims (10)

  1. 일방향으로 연장하는 모듈 보드;
    상기 모듈 보드 상에 실장된 복수 개의 불휘발성 메모리 장치들;
    상기 모듈 보드 상에 실장되고 상기 불휘발성 메모리 장치들을 제어하기 위한 컨트롤러; 및
    상기 모듈 보드 상의 상기 불휘발성 메모리 장치들 사이 또는 상기 불휘발성 메모리 장치와 상기 컨트롤러 사이의 검출 영역 내에 배치되고, 상기 모듈 보드에 작용하는 외력에 의해 상기 검출 영역에서 발생하는 스트레스 수준을 검출하기 위한 복수 개의 스트립들을 갖는 적어도 하나의 스트레스 검출 패턴을 포함하고,
    상기 스트레스 검출 패턴은
    상기 스트립들 각각의 양단에 연결되는 패드들; 및
    상기 패드들 중 적어도 어느 하나에 연결되고, 상기 패드 하부로부터 연장하여 상기 모듈 보드의 적어도 일부를 관통하는 적어도 하나의 비아를 더 포함하고,
    상기 패드들을 측정 패드로 이용하여 상기 스트립들의 전기적 특성을 측정하는 솔리드 스테이트 드라이브.
  2. 제 1 항에 있어서, 상기 스트립들은 상기 모듈 보드의 일면 상에서 연장하고 서로 다른 폭들을 갖는 솔리드 스테이트 드라이브.
  3. 제 2 항에 있어서, 상기 스트립들의 폭들은 상기 모듈 보드에 배치되어 상기 불휘발성 메모리 장치들 사이의 전기적 연결을 위한 배선 폭의 최소값과 최대값 사이에서 결정되는 솔리드 스테이트 드라이브.
  4. 제 1 항에 있어서, 상기 스트립들 각각은 서로 다른 방향으로 연장하는 두 개의 방향 스트립들을 갖는 솔리드 스테이트 드라이브.
  5. 제 1 항에 있어서, 상기 검출 영역의 가로 길이는 1mm 내지 2mm의 범위 이내에 있고 상기 검출 영역의 세로 길이는 2mm 내지 3mm의 범위 이내에 있는 솔리드 스테이트 드라이브.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 스트레스 검출 패턴의 상기 스트립들은
    제1 폭을 갖는 제1 스트립;
    상기 제1 폭보다 큰 제2 폭을 갖는 제2 스트립; 및
    상기 제2 폭보다 큰 제3 폭을 갖는 제3 스트립을 포함하는 솔리드 스테이트 드라이브.
  8. 제 7 항에 있어서, 상기 제1 폭 내지 제3 폭은 상기 모듈 보드에 형성된 배선 폭의 최소값과 최대값 사이에서 결정되는 솔리드 스테이트 드라이브.
  9. 제 7 항에 있어서, 상기 제1 내지 제3 스트립들 각각은 제1 방향으로 연장하는 제1 방향 스트립 및 상기 제1 방향과 직교하는 방향으로 연장하는 제2 방향 스트립을 포함하는 솔리드 스테이트 드라이브.
  10. 삭제
KR1020150135209A 2015-09-24 2015-09-24 메모리 모듈 및 이를 갖는 솔리드 스테이트 드라이브 KR102396000B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150135209A KR102396000B1 (ko) 2015-09-24 2015-09-24 메모리 모듈 및 이를 갖는 솔리드 스테이트 드라이브
US15/176,778 US9888565B2 (en) 2015-09-24 2016-06-08 Memory module and solid state drive having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150135209A KR102396000B1 (ko) 2015-09-24 2015-09-24 메모리 모듈 및 이를 갖는 솔리드 스테이트 드라이브

Publications (2)

Publication Number Publication Date
KR20170036263A KR20170036263A (ko) 2017-04-03
KR102396000B1 true KR102396000B1 (ko) 2022-05-10

Family

ID=58406132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150135209A KR102396000B1 (ko) 2015-09-24 2015-09-24 메모리 모듈 및 이를 갖는 솔리드 스테이트 드라이브

Country Status (2)

Country Link
US (1) US9888565B2 (ko)
KR (1) KR102396000B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10477705B1 (en) * 2019-03-28 2019-11-12 Apacer Technology Inc. Storage device
JP2022047385A (ja) 2020-09-11 2022-03-24 キオクシア株式会社 プリント配線基板およびメモリシステム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120006122A1 (en) * 2010-07-07 2012-01-12 Arm Limited Stress detection within an integrated circuit having through silicon vias

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561373A (en) * 1990-10-09 1996-10-01 Fujitsu Limited Method and device for detecting electrostatic stress applied to a product semiconductor device during each production process
US6449748B1 (en) * 1999-08-09 2002-09-10 Lsi Logic Corporation Non-destructive method of detecting die crack problems
US6941649B2 (en) * 2002-02-05 2005-09-13 Force10 Networks, Inc. Method of fabricating a high-layer-count backplane
JP2005010103A (ja) 2003-06-20 2005-01-13 Sony Corp プリント回路板の測定方法及びプリント回路板の製造方法
US7649200B1 (en) * 2005-05-04 2010-01-19 Advanced Micro Devices, Inc. System and method of detecting IC die cracks
JP4922666B2 (ja) 2006-05-25 2012-04-25 シャープ株式会社 プリント配線基板の製造方法およびプリント配線基板の検査用パターンユニット
KR20080005795A (ko) 2006-07-10 2008-01-15 삼성전기주식회사 휨 선별 장치 및 그를 이용한 기판의 휨 검사 방법
KR101079864B1 (ko) 2008-06-11 2011-11-04 (재)한국섬유기계연구소 메모리모듈 피시비 최종검사라인의 휨 검사장치
KR101112567B1 (ko) 2009-03-25 2012-02-16 한국생산기술연구원 전자패키지 기판 내에 워피지 감지소자의 형성방법 및 워피지 감지소자를 구비한 전자패키지 기판
KR101053141B1 (ko) 2009-06-08 2011-08-02 서울과학기술대학교 산학협력단 인쇄회로기판의 휨을 억제하는 더미 패턴 설계 방법
US10068728B2 (en) * 2009-10-15 2018-09-04 Synaptics Incorporated Touchpad with capacitive force sensing
JP5724342B2 (ja) * 2009-12-10 2015-05-27 大日本印刷株式会社 パターン配置方法並びにシリコンウェハ及び半導体デバイスの製造方法
KR101128322B1 (ko) 2010-09-03 2012-03-23 아메스산업(주) 인쇄회로기판의 광학 검사 장치 및 방법
JP5642628B2 (ja) * 2011-05-27 2014-12-17 東京エレクトロン株式会社 基板反り除去装置、基板反り除去方法及び記憶媒体
KR20140022180A (ko) 2012-08-13 2014-02-24 삼성전자주식회사 플렉서블 디스플레이 장치 및 그에 구비되는 휨 감지센서 모듈
KR102294323B1 (ko) * 2014-07-09 2021-08-26 삼성전자주식회사 스트레스 검출 방법, 컴팩트 모델 트레이닝 방법, 스트레스 완화 방법 및 컴퓨팅 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120006122A1 (en) * 2010-07-07 2012-01-12 Arm Limited Stress detection within an integrated circuit having through silicon vias

Also Published As

Publication number Publication date
US20170094781A1 (en) 2017-03-30
US9888565B2 (en) 2018-02-06
KR20170036263A (ko) 2017-04-03

Similar Documents

Publication Publication Date Title
US9934825B2 (en) Semiconductor device and electronic device
US20120306529A1 (en) Electronic device and electronic system
US20130017735A1 (en) Computer memory device
KR102396000B1 (ko) 메모리 모듈 및 이를 갖는 솔리드 스테이트 드라이브
TWI745817B (zh) 具有內裝於封裝材料中之測試墊的電裝置，及相關之系統及測試方法
US20210153351A1 (en) Hybrid pitch through hole connector
JP2017027541A (ja) 半導体装置及び電子機器
JP4577839B2 (ja) 半田ボールを有するパッケージを用いた電子機器、および半田ボールを有するパッケージの異常状態検知方法
JP2017027540A (ja) 半導体装置及び電子機器
US10242716B2 (en) Semiconductor device having a slit for aligning a connector and a hole for determining positional accuracy of the slit
US11837512B2 (en) Resistance patterns for an On-Die EPM
US20220122958A1 (en) Circuit board with spaces for embedding components
US20130258577A1 (en) Embedded memory module and main board insertedly provided therefor
US10579302B2 (en) Semiconductor device
US11490509B2 (en) Module substrate and semiconductor module including the same
US20230014935A1 (en) Printed circuit board and storage device including the same
US10856411B2 (en) System and method for design of high speed signaling and power delivery
KR20230105696A (ko) 반도체 모듈용 모듈 기판, 반도체 모듈 및 이를 테스트하기 위한 테스트 소켓
TWI490719B (zh) 訊號線串擾資訊檢查系統及方法
TWM526205U (zh) 一對多多功能連接器模組
TWM648583U (zh) 半導體儲存裝置的介面構造
WO2024173144A1 (en) Solder mask fault fiber optics sensor
CN116737062A (zh) 存储装置
CN112067968A (zh) V型槽检测方法及设备
KR20080025594A (ko) 포터블 컴퓨터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant