CN116737062A - 存储装置 - Google Patents

存储装置 Download PDF

Info

Publication number
CN116737062A
CN116737062A CN202310227580.7A CN202310227580A CN116737062A CN 116737062 A CN116737062 A CN 116737062A CN 202310227580 A CN202310227580 A CN 202310227580A CN 116737062 A CN116737062 A CN 116737062A
Authority
CN
China
Prior art keywords
sensor
semiconductor chip
memory
memory device
strain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310227580.7A
Other languages
English (en)
Inventor
李炅垠
柳炫准
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116737062A publication Critical patent/CN116737062A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0004—Casings, cabinets or drawers for electric apparatus comprising several parts forming a closed casing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/20—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress
    • G01L1/22—Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges
    • G01L1/225—Measuring circuits therefor
    • G01L1/2262—Measuring circuits therefor involving simple electrical bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0026—Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units
    • H05K5/0069—Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units having connector relating features for connecting the connector pins with the PCB or for mounting the connector body with the housing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/0026—Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units
    • H05K5/0078—Casings, cabinets or drawers for electric apparatus provided with connectors and printed circuit boards [PCB], e.g. automotive electronic control units specially adapted for acceleration sensors, e.g. crash sensors, airbag sensors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H05K5/02—Details
    • H05K5/0247—Electrical details of casings, e.g. terminals, passages for cables or wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10151—Sensor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

在一些实施例中，一种存储装置包括：印刷电路板；存储器装置，其耦接至印刷电路板；存储控制器，其控制存储器装置并且耦接至印刷电路板；有源中介层，其包括耦接至印刷电路板的逻辑元件；传感器，其布置在有源中介层的内部，被配置为感测冲击并向存储控制器提供冲击的传感器信号；以及，应变计，其布置在有源中介层的内部，被配置为测量物理应变并向存储控制器提供关于物理应变的信号。

Description

存储装置
技术领域
本公开涉及一种存储装置。
背景技术
以固态驱动器(SSD)为代表的存储器装置不仅可以广泛地用于传统电子设备(诸如用于台式个人计算机(PC)、平板电脑、笔记本电脑、服务器和/或数据中心的存储装置)中，而且还可以广泛地用于与移动性相关的电子装置(诸如智能手机、机动车、无人机、和/或飞行器)中。在电子装置的内部操作期间，存储器装置可能暴露于各种冲击。例如，存储器装置可能暴露于宽温度范围、宽湿度范围、机械冲击、由异常电流和/或电压引起的电冲击等。此类暴露情况和/或冲击可能威胁到存储器装置的可靠性。
发明内容
本公开的各方面提供了具有改进的产品可靠性的存储装置。
根据本公开的方面，提供了一种存储装置。该存储装置包括：印刷电路板；存储器装置，其耦接至印刷电路板；存储控制器，其控制存储器装置并且耦接至印刷电路板；有源中介层，其包括耦接至印刷电路板的逻辑元件；传感器，其布置在有源中介层的内部，被配置为感测冲击，并且向存储控制器提供冲击的传感器信号；以及，应变计，其布置在有源中介层的内部，被配置为测量物理应变并且向存储控制器提供关于物理应变的信号。
在一些实施例中，有源中介层包括：包括传感器的芯粒。
在一些实施例中，有源中介层包括惠斯通电桥电路，并且应变计被配置为使用惠斯通电桥电路测量物理应变。
在一些实施例中，传感器还被配置为基于感测到的冲击的等级等于或高于阈值而向存储控制器提供传感器信号。
在一些实施例中，传感器包括热传感器、电压传感器、电流传感器、湿度传感器、机械冲击传感器、以及加速度传感器中的至少一种。
在一些实施例中，有源中介层包括使印刷电路板、存储器装置、以及存储控制器耦接的通孔。
在一些实施例中，存储控制器被配置为：响应于通过由传感器提供的传感器信号指示的冲击的等级是第一级，向主机提供通知冲击的第一信号，并且不切换存储器装置的模式，并且存储控制器还被配置为：响应于通过由传感器提供的传感器信号指示的冲击的等级是与第一级不同的第二级，向主机提供通知冲击的第二信号，并且切换存储器装置的模式。
在一些实施例中，第二级包括第三级和第四级，存储控制器还被配置为响应于通过由传感器提供的传感器信号指示的冲击的等级是第三级而调整存储器装置的操作速度，并且存储控制器还被配置为响应于通过由传感器提供的传感器信号指示的冲击的等级是第四级而控制存储器装置在只读模式下操作。
在一些实施例中，第二级还包括第五级，存储控制器还被配置为响应于通过由传感器提供的传感器信号指示的冲击的等级是第五级而关闭存储器装置的电源。
在一些实施例中，有源中介层布置在印刷电路板上。
在一些实施例中，有源中介层安装在印刷电路板的内部。
根据本公开的方面，提供了一种存储装置。该存储装置包括印刷电路板；第一存储器装置；第二存储器装置；存储控制器，其被配置为控制第一存储器装置和第二存储器装置；有源中介层，其使存储控制器、第一存储器装置、第二存储器装置、以及印刷电路板耦接；第一传感器，其更靠近第一存储器装置而非第二存储器装置，并且安装在有源中介层的内部；第二传感器，其更靠近第二存储器装置而非第一存储器装置，并且安装在有源中介层的内部；以及应变计，其放置在有源中介层的内部并且被配置为测量物理应变。第一传感器和第二传感器包括热传感器、电压传感器、电流传感器、湿度传感器、机械冲击传感器、以及加速度传感器中的至少一种。存储控制器被配置为响应于由第一传感器提供的第一传感器信号而控制第一存储器装置的操作。存储控制器被配置为响应于由第二传感器提供的第二传感器信号而控制第二存储器装置的操作。
在一些实施例中，有源中介层包括惠斯通电桥电路，并且应变计还被配置为使用惠斯通电桥电路测量物理应变。
在一些实施例中，应变计被配置为向存储控制器提供物理应变的应变信号，并且存储控制器被配置为响应于应变信号而切换第一存储器装置的第一模式和第二存储器装置的第二模式。
在一些实施例中，应变计位于有源中介层的边缘部分。
根据本公开的方面，提供了一种存储装置。该存储装置包括封装基板；第一半导体芯片，其耦接至封装基板；第二半导体芯片，其耦接至封装基板；第三半导体芯片，其耦接至封装基板；有源中介层，其通过通孔使第一半导体芯片、第二半导体芯片、第三半导体芯片、以及封装基板耦接；传感器，其作为芯粒结构安装在有源中介层的内部并且被配置为感测冲击；以及应变计，其安装在有源中介层的内部并且被配置为使用惠斯通电桥电路测量物理应变。传感器还被配置为向第三半导体芯片提供感测到的冲击的传感器信号。应变计还被配置为向第三半导体芯片提供测量到的物理应变的应变信号。第三半导体芯片还被配置为响应于传感器信号和应变信号而控制第一半导体芯片、第二半导体芯片、以及第三半导体芯片的操作。
在一些实施例中，第三半导体芯片包括存储控制器，其被配置为取决于根据传感器信号和应变信号的冲击的等级和物理应变的等级来控制第一半导体芯片、第二半导体芯片、以及第三半导体芯片。
在一些实施例中，第一半导体芯片包括易失性存储器，第二半导体芯片包括非易失性存储器，第三半导体芯片包括存储控制器，其被配置为响应于物理应变的应变信号而控制第一半导体芯片和第二半导体芯片，并且将关于物理应变的数据存储在易失性存储器中。
在一些实施例中，第一半导体芯片放置在封装基板的第一表面上，并且第二半导体芯片和第三半导体芯片放置在封装基板的与第一表面相对的第二表面上。
在一些实施例中，应变计位于有源中介层的边缘部分。
然而，本公开的各方面不限于本文所述的方面，通过参照在下文中给出的本公开的详细描述，对于本公开涉及的领域的一个普通技术人员来说，本公开的上述和其它方面将变得更加明显。
附图说明
通过参照附图详细地描述本公开的示例性实施例，本公开的上述和其它方面和特征将变得更加明显，其中：
图1是示出根据一些实施例的存储器系统的框图；
图2是以重新配置的方式示出图1的存储装置的存储控制器和非易失性存储器的示图；
图3是示出根据一些实施例的存储装置的立体图；
图4至图6是根据一些实施例的用于说明存储装置的截面图；
图7和图8是根据一些其它实施例的用于说明存储装置的截面图；
图9和图10是根据一些其它实施例的用于说明存储装置的截面图；
图11是根据一些实施例的用于说明存储装置的操作的示图；以及
图12是示出根据一些实施例的应用了存储装置的数据中心的示图。
具体实施方式
提供了在下文中参照附图的描述以帮助全面地理解由权利要求及其等同物定义的本公开的实施例。包括了各种特定细节以帮助理解，但是这些细节仅被视为是示例性的。因此，本领域的普通技术人员将认识到，可以在不偏离本公开的范围和精神的情况下对本文所描述的实施例进行各种改变和修改。另外，为了清晰和简洁的目的，省略了已知功能和结构的描述。
关于附图的描述，可以使用相似的参考编号以指代相似或相关的元件。应当理解的是，与物品相对应的名词的单数形式可以包括一个或多个事物，除非相关上下文另作明确指示。如本文所使用，诸如“A或B”、“A和B中的至少一个”、“A或B中的至少一个”、“A、B、或C”、“A、B、以及C中的至少一个”以及“A、B、或C中的至少一个”这样的短语中的每一个可以包括对应一个短语中一起列出的物品的任意一个或所有可能的组合。如本文所使用，诸如“1st”和“2nd”或“第一”和“第二”这样的术语可以被用于简单地将相应的组件与另一组件区分开来，并且不在其它方面(例如，重要性或顺序)对组件进行限制。应当理解的是，无论使用或不使用术语“可操作地”或“通信地”，如果元件(例如，第一元件)被称为与另一元件(例如，第二元件)“耦接”或“连接”，或“耦接至”或“连接至”另一元件(例如，第二元件)，这意味着该元件可以直接(例如，有线地)、无线地、或通过第三元件与其它元件耦接。
将要理解的是，当元件或层被称为在另一元件或层“上面”、“上方”、“之上”、“下方”、“之下”、“下面”，以及“连接至”或“耦接至”另一元件或层时，其可以直接在另一元件或层上面、上方、之上、下方、之下、下面，以及直接连接至或耦接至另一元件或层，或可能存在中间元件或层。相反，当元件被称为“直接在另一元件或层上面”、“直接在另一元件或层上方”、“直接在另一元件或层之上”、“直接在另一元件或层下方”、“直接在另一元件或层之下”、“直接在另一元件或层下面”，以及“直接连接至”或“直接耦接至”另一元件或层时，不存在中间元件或层。
在本说明书中提到的“一个实施例”、“实施例”等的语言表示，结合示出的实施例描述的特定特征、结构、或特性包括在本解决方案的至少一个实施例中。因此，贯穿本说明书的短语“在一个实施例中”、“在实施例中”、以及类似语言可以但不一定都指代相同的实施例。
此外，本公开的描述的特征、优点、以及特性可以以任何合适的方式组合到一个或多个实施例中。根据本文的描述，相关领域的一个技术人员将认识到，本公开可以在没有特定实施例的一个或多个特定特征或优点的情况下实施。在其它情况下，在某些实施例中可以认识到额外特征与优点，其可能不存在于本公开的所有实施例中。
图1是示出根据一些实施例的存储器系统的框图。
参照图1，存储器系统1可以包括主机装置10和存储装置20。
在一些实施例中，主机装置10可以包括主机控制器11和主机存储器12。主机存储器12可以用作为临时存储待传输至存储装置20的数据或从存储装置20传输的数据的缓冲存储器。
存储装置20可以包括存储控制器200、缓冲存储器220、非易失性存储器(NVM)300、以及易失性存储器(VM)250。存储装置20可以包括传感器230和应变计(strain gauge)240。根据实施例，存储装置20可以包括一个或多个非易失性存储器300。例如，存储装置20可以包括多个非易失性存储器300。易失性存储器(VM)250可以作为缓冲存储器操作。
存储装置20可以包括用于响应于来自主机装置10的请求而存储数据的存储介质。例如，存储装置20可以包括固态驱动器(SSD)、嵌入式存储器、以及可拆卸外部存储器中的至少一个。例如，如果存储装置20是SSD，则存储装置20可以是例如符合非易失性存储快速(NVMe)标准的装置。
又例如，如果存储装置20是嵌入式存储器和/或外部存储器，则存储装置20可以是符合通用闪存(UFS)和/或嵌入式多媒体卡(eMMC)标准的装置。主机装置10和存储装置20可以各自根据所采用的标准协议(例如，传输控制协议/互联网协议(TCP/IP))来产生和传输数据包。
在一些实施例中，存储装置20的非易失性存储器300可以包括闪速存储器，诸如但不限于2D NAND存储器阵列和/或3D(或垂直)NAND(VNAND)存储器阵列。又例如，存储装置20可以包括各种不同类型的非易失性存储器。例如，存储装置20可以包括磁性随机存取存储器(MRAM)、自旋转移矩MRAM、导电桥接随机存取存储器(CBRAM)、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PRAM)、电阻式随机存取存储器(电阻式RAM)等。
在一些实施例中，主机控制器11和主机存储器12可以实施为单独的半导体芯片。在其它实施例中，主机控制器11和主机存储器12可以集成在相同的半导体芯片上。例如，主机控制器11可以是设置在应处理器中的多个模块中的一个，并且这样的应用处理器可以实施为片上系统(SoC)。此外，主机存储器12可以是设置在应用处理器的内部的嵌入式存储器，或放置在应用处理器的外部的非易失性存储器或存储器模块。
主机控制器11可以管理将缓冲区域的数据(例如，写数据)存储在非易失性存储器300中和/或读取缓冲区域中非易失性存储器300的数据(例如，读数据)的操作。
存储控制器200可以包括主机接口211、存储器接口212、以及中央处理单元(CPU)213。可替换地或额外地，存储控制器200可以包括闪存转换层(FTL)214、数据包管理器215、错误校正代码(ECC)引擎217和高级加密标准(AES)引擎218。
存储控制器200还可以包括在其中装载有FTL 214的工作存储器(未示出)，并且当CPU 213执行FTL 214时，可以控制非易失性存储器的数据写入操作和数据读取操作。
主机接口211可以向主机装置10传输数据包和/或从主机装置10接收数据包。从主机装置10传输至主机接口211的数据包可以包括命令、待写入至非易失性存储器300中的数据等。从主机接口211传输至主机装置10的数据包可以包括对命令的响应、从非易失性存储器300读取的数据等。
存储器接口212可以将待写入至非易失性存储器300中的数据传输至非易失性存储器300和/或接收从非易失性存储器300读取的数据。这种存储器接口212可以被实施为符合标准协议(诸如但不限于Toggle或开放NAND闪存接口工作组(ONFi))。
闪存转换层214可以执行各种功能，诸如地址映射、磨损均衡、以及垃圾收集。地址映射操作可以指将从主机接收到的逻辑地址更改为在非易失性存储器300中的用于存储数据的物理地址的操作。磨损均衡可以指用于确保非易失性存储器300中的块被统一地使用以防止特定块的过度劣化的技术，并且可以例如通过用于平衡物理块的擦除计数的固件技术实施。垃圾收集可以指通过将块的有效数据复制到新块，然后擦除现存块的方法来确保非易失性存储器300中的可用容量的技术。
数据包管理器215可以根据与主机装置10讨论的接口的协议来产生数据包，并且/或者可以解析从主机装置10接收的数据包的各种类型的信息。
ECC引擎217可以对从非易失性存储器300读取的读数据执行错误检测和校正功能。例如，ECC引擎217可以为待写入至非易失性存储器300的写数据产生奇偶校验位，由此产生的奇偶校验位可以与写数据一起存储在非易失性存储器300中。当从非易失性存储器300读取数据时，ECC引擎217可以使用从非易失性存储器300读取的奇偶校验位以及读数据来校正读数据的错误，并且可以输出校正错误后的读数据。
AES引擎218可以使用对称密钥算法对输入至存储控制器200的数据执行加密操作和解密操作中的至少一种。
缓冲存储器220可以临时存储写入至非易失性存储器300中的数据和/或从非易失性存储器300读取的数据。缓冲存储器220可以包括易失性存储器。可替换地或额外地，缓冲存储器220可以包括非易失性存储器。在一些实施例中，缓冲存储器220可以放置在存储控制器200的外部。也就是说，在一些实施例中，存储控制器200和缓冲存储器220可以实施为单独的半导体芯片。
传感器230可以感测存储装置20的内部的冲击。也就是说，传感器230可以感测影响存储装置20的冲击。通过传感器230感测到的存储装置20中的冲击可以包括例如热量、湿度、机械冲击、电冲击等。
传感器230可以包括热传感器、电压传感器、电流传感器、湿度传感器、机械冲击传感器、和/或加速度传感器。例如，如果传感器230包括热传感器，则传感器230可以感测存储装置20的热量和/或温度。也就是说，传感器230可以感测存储装置20的温度。具体地，传感器230可以感测存储装置20的操作温度和/或包括在存储装置20中的组件的温度等。
又例如，如果传感器230包括电压传感器和/或电流传感器，则传感器230可以感测存储装置20的电压和/或电流。如果传感器230包括湿度传感器，则传感器230可以感测存储装置20的湿度。可替换地或额外地，如果传感器230包括机械冲击传感器和/或加速度传感器，则传感器230可以感测对存储装置20产生的机械冲击和/或由于存储装置20的操作而产生的加速度。
传感器230可以向存储控制器200提供包括关于感测到的冲击的信息的传感器信号。当感测到的冲击等于或大于(例如，超过)阈值时，传感器230可以向存储控制器200提供包括关于冲击的信息的传感器信号。例如，如果或当感测到的冲击不超过阈值时，传感器230可以不向存储控制器200提供关于感测到的冲击的信息。如果或当感测到冲击等于或大于阈值时，传感器230可以向存储控制器200提供包括关于冲击的信息的传感器信号。
由传感器230提供给存储控制器200的传感器信号可以包括关于由传感器230感测到的冲击的等级的信息。例如，如果传感器230包括热传感器，则传感器230可以向存储控制器200提供指示存储装置20的温度范围对应于第一范围的传感器信号。可替换地或额外地，传感器230可以向存储控制器200提供指示存储装置20的热量对应于第一级的传感器信号。如果传感器230对应于温度传感器，则传感器230可以向存储控制器200提供感测到的温度信息。
在一些实施例中，取决于要感测的存储装置20的冲击的类型，传感器230可以向存储控制器200提供传感器信号，该传感器信号指示存储装置20的电压、电流、机械冲击、加速度、湿度等对应于特定等级。
传感器230可以包括热传感器、电压传感器、电流传感器、湿度传感器、机械冲击传感器、以及加速度传感器中的至少一种传感器。传感器230可以感测各种类型的冲击中的特定冲击。虽然在图1中示出传感器230为单块，但是这不意味着存储装置20包括单个传感器230。也就是说，根据实施例，存储装置20可以包括多个传感器230，并且多个传感器230中的每一个可以包括热传感器、电压传感器、电流传感器、湿度传感器、机械冲击传感器、以及加速度传感器中的任意一种传感器。
应变计240可以感测存储装置20的物理应变。例如，应变计240可以感测存储装置20的内部的组件的物理应变。例如，应变计240可以使用惠斯通电桥电路(Wheatstonebridge circuit)测量存储装置20的内部的物理应变。也就是说，应变计240可以使用惠斯通电桥电路的电阻变形感测存储装置20的物理应变。
应变计240可以向存储控制器200提供应变信号，该应变信号包括关于感测到的存储装置20的物理应变的信息。由应变计240提供给存储控制器200的应变信号可以包括关于由应变计240感测到的内部物理应变的等级的信息。也就是说，应变计240可以向存储控制器200提供包括存储装置20的物理应变等级的信息的应变信号。例如，应变计240可以向存储控制器200提供指示存储装置20的物理应变对应于第一级的传感器信号。
存储控制器200可以响应于由传感器230提供的传感器信号和/或由应变计240提供的应变信号来控制存储装置20的内部的组件的操作。在一些实施例中，存储控制器200可以响应于由传感器230提供的传感器信号和/或由应变计240提供的应变信号来控制缓冲存储器220的操作。在一些实施例中，存储控制器200可以响应于由传感器230提供的传感器信号和/或由应变计240提供的应变信号来控制非易失性存储器300的操作。在一些实施例中，存储控制器200可以响应于由传感器230提供的传感器信号和/或由应变计240提供的应变信号来控制存储控制器200的操作。
存储控制器200可以响应于由应变计240提供的应变信号而存储关于由应变计240测量的存储装置20的物理应变的数据。例如，存储控制器200可以将关于由应变计240测量的存储装置20的物理应变的数据存储在缓冲存储器220中。
取决于由传感器信号指示的存储装置20的冲击的等级和/或由应变信号指示的存储装置20的物理应变的等级，存储控制器200通常可以控制存储装置20的操作。例如，取决于存储装置20的冲击的等级和/或存储装置20的物理应变的等级，存储控制器200可以调整存储装置20的缓冲存储器220、非易失性存储器300、和/或存储控制器200的操作。将参照图11更详细地描述存储装置20的操作。
虽然在图1中示出了应变计240为单块，但是这不意味着存储装置20包括单个应变计240。也就是说，根据实施例，存储装置20可以包括多个应变计240。
根据各种实施例，在图1中示出的组件的数量和布置作为存储装置20的示例提供。实际上，与在图1中示出的组件相比，存储装置20可以包括更多的组件、更少的组件、不同的组件、或以不同方式布置的组件。此外，在图1中示出的两个或更多个组件可以在单个组件内实施，或在图1中示出的单个组件可以实施为多个分布式的组件。可替换地或额外地，在图1示出的(一个或多个)组件的组可以执行被描述为在图1中示出的另一组件组执行的一个或多个功能。
图2是以重新配置的方式示出图1的存储装置的存储控制器和非易失性存储器的示图。
参照图2，存储装置20可以包括非易失性存储器300和存储控制器200。存储装置20可以支持多个通道CH1至CHm，并且非易失性存储器300和存储控制器200可以通过多个通道CH1至CHm连接，其中m是大于零的正整数。例如，非易失性存储器300可以实施为诸如SSD的存储装置。
非易失性存储器300可以包括多个存储体(bank)NVM11至NVMmn，其中n是大于零的正整数。存储体NVM11至NVMmn中的每一个可以通过相应的路连接至多个通道CH1到CHm中的一个。例如，多个存储体NVM11至NVM1n可以通过路W11至W1n连接至第一通道CH1，多个存储体NVM21至NVM2n可以通过路W21至W2n连接至第二通道CH2，多个存储体NVMm1至NVMmn可以通过路Wm1至Wmn连接至第m通道CHm。在示例性实施例中，多个存储体NVM11至NVMmn中的每一个可以由可以根据存储控制器200的单独指令而操作的任何存储器单元实施。例如，虽然多个存储体NVM11至NVMmn中的每一个可以实施为芯片或裸片，但本公开不限于此。
存储控制器200可以通过多个通道CH1至CHm向非易失性存储器300传输信号和/或从非易失性存储器300接收信号。例如，存储控制器200可以通过通道CH1到CHm将命令CMDa至CMDm、地址ADDRa至ADDRm、以及数据DATAa至DATAm传输至非易失性存储器300，和/或可以从非易失性存储器300接收数据DATAa至DATAm。
存储控制器200可以通过每个通道选择连接至通道的非易失性存储器中的一个，并且可以向和/或从选择的非易失性存储器装置传输和/或接收信号。例如，存储控制器200可以从连接至第一通道CH1的多个存储体NVM11至NVM1n中选择第一存储体NVM11。存储控制器200可以通过第一通道CH1将命令CMDa、地址ADDRa、以及数据DATAa传输至选择的第一存储体NVM11和/或可以从选择的第一存储体NVM11接收数据DATAa。
存储控制器200可以通过彼此不同的各通道将信号并行传输至非易失性存储器300和/或从非易失性存储器300并行接收信号。例如，存储控制器200可以通过第二通道CH2将命令CMDb传输至非易失性存储器300，同时通过第一通道CH1将命令CMDa传输至非易失性存储器300。例如，存储控制器200可以通过第二通道CH2从非易失性存储器300接收数据DATAb，同时通过第一通道CH1从非易失性存储器300接收数据DATAa。
存储控制器200可以控制非易失性存储器300的整体操作。存储控制器200可以将信号传输至通道CH1至CHm以控制连接至通道CH1至CHm的多个存储体NVM11至NVMmn中的每一个。例如，存储控制器200可以将命令CMDa和地址ADDRa传输至第一通道CH1以控制多个存储体NVM11至NVM1n中的选定存储体。
多个存储体NVM11至NVMmn中的每一个可以根据存储控制器200的控制进行操作。例如，第一存储体NVM11可以根据提供给第一通道CH1的命令CMDa、地址ADDRa、以及数据DATAa对数据DATAa进行编程。例如，另一存储体NVM21可以根据提供给第二通道CH2的命令CMDb和地址ADDRb来读取数据DATAb，并且可以将读取的数据DATAb传输至存储控制器200。
虽然图2示出了非易失性存储器300通过m个通道与存储控制器200通信，并且非易失性存储器300包括n个非易失性存储器装置来对应于每个通道，但是在不偏离本公开的范围的情况下，可以改变通道的数量和连接至一个通道的非易失性存储器装置的数量。
图3是示出根据一些实施例的存储装置的立体图。图4至图6是根据一些实施例的用于说明存储装置的截面图。图7和图8是根据一些其它实施例的用于说明存储装置的截面图。图9和图10是根据一些其它实施例的用于说明存储装置的截面图。以供参照，图4至图10示出了具有不同标准的存储装置20。为了便于说明，将省略重复的描述。
参照图3和图4，存储装置20可以包括封装基板100、第一半导体芯片220、第二半导体芯片300、第三半导体芯片200、以及有源中介层(active interposer)400。第一半导体芯片220可以与图1的缓冲存储器220相对应。第二半导体芯片300可以与图1的非易失性存储器300相对应。第三半导体芯片200可以与图1的存储控制器200相对应。为了便于说明，在下文中将描述第一半导体芯片220、第二半导体芯片300、以及第三半导体芯片200的术语。
第一半导体芯片220、第二半导体芯片300、以及第三半导体芯片200可以放置在封装基板100上。第一半导体芯片220、第二半导体芯片300、以及第三半导体芯片200可以放置在封装基板100上，并且在它们之间插入有有源中介层400。第一半导体芯片220、第二半导体芯片300、以及第三半导体芯片200可以通过有源中介层400连接至封装基板100。第一半导体芯片220、第二半导体芯片300、以及第三半导体芯片200可以全部放置在封装基板100的上表面上。
第二半导体芯片300可以包括第一非易失性存储器芯片310和第二非易失性存储器芯片320。第一半导体芯片220、第三半导体芯片200、第一非易失性存储器芯片310、以及第二非易失性存储器芯片320可以放置在封装基板100上以彼此间隔开。
封装基板100可以是印刷电路板(PCB)。封装基板100可以是刚性印刷电路板(RPCB)和/或柔性印刷电路板(FPCB)。封装基板100可以由外部电源供应电力，可以向外部主机输入数据和接收从外部主机输出的数据以接收外部的电信号，并且可以向存储控制器200提供电信号。
封装基板100可以包括连接器500。连接器500可以向包括在封装基板中的其它构造提供由外部提供的电信号。连接器500可以包括在第一方向DR1上突出的多个引脚。
有源中介层400可以放置在封装基板100上。也就是说，有源中介层400可以与封装基板100垂直地重叠，并且可以使有源中介层400与封装基板100接触。有源中介层400可以放置在封装基板100与第一半导体芯片220、第二半导体芯片300、以及第三半导体芯片200之间。
有源中介层400可以包括通孔TSV。有源中介层400可以通过通孔TSV将第一半导体芯片220、第二半导体芯片300、以及第三半导体芯片200连接至封装基板100。也就是说，有源中介层400可以通过通孔TSV将第一半导体芯片220、第二半导体芯片300、以及第三半导体芯片200电连接至封装基板100。
有源中介层400的内部可以包括逻辑元件。例如，有源中介层400可以包括诸如DC/DC变换器、电源模块、以及稳压器的元件。然而，实施例不限于此，有源中介层400可以包括：包括另一电源的形式的逻辑元件。
有源中介层400可以包括安装在其内部的传感器230和应变计240。
传感器230可以包括第一传感器231至第四传感器234。第一传感器231至第四传感器234可以安装在有源中介层400的内部。传感器230可以以芯粒结构(chiplet structure)安装在有源中介层400的内部。具有芯粒结构的多个传感器230可以安装在有源中介层400的内部。例如，包括传感器230的多个子芯粒可以放置在有源中介层400的内部。多个子芯粒可以各自包括感测温度、电压、电流、湿度、机械冲击、以及加速度中的任意一种的传感器230。多个子芯粒可以放置在有源中介层400的内部的不同位置。包括在放置在不同位置的多个子芯粒中的传感器230可以感测在每个位置产生的冲击。
第一传感器231至第四传感器234可以靠近第一非易失性存储器芯片310、第二非易失性存储器芯片320、第一半导体芯片220、以及第三半导体芯片200放置。例如，在实施例中，第一传感器231可以最靠近第一非易失性存储器芯片310放置，第二传感器232可以最靠近第二非易失性存储器芯片320放置，第三传感器233可以最靠近第三半导体芯片200放置，第四传感器234可以最靠近第一半导体芯片220放置。
例如，第一传感器231至第四传感器234可以放置为分别与第一非易失性存储器芯片310、第二非易失性存储器芯片320、第三半导体芯片200、以及第一半导体芯片220至少部分地竖直地重叠。第一传感器231可以放置为与第一非易失性存储器芯片310至少部分地竖直地重叠。第二传感器232可以放置为与第二非易失性存储器芯片320至少部分地竖直地重叠。第三传感器233可以放置为与第三半导体芯片200至少部分地竖直地重叠。第四传感器234可以放置为与第一半导体芯片220至少部分地竖直地重叠。然而，实施例不限于此，第一传感器231至第四传感器234可以放置为与第一非易失性存储器芯片310、第二非易失性存储器芯片320、第三半导体芯片200、以及第一半导体芯片220不重叠。
在一些实施例中，第一传感器231至第四传感器234可以各自感测不同类型的冲击。例如，第一传感器231可以感测存储装置20的热量，第二传感器232可以感测存储装置20的电压和/或电流，第三传感器233可以感测存储装置20的湿度，第四传感器234可以感测存储装置20的机械冲击。
在其它实施例中，第一传感器231至第四传感器234均可以感测相同类型的冲击。例如，第一传感器231至第四传感器234可以各自感测存储装置20的热量和/或温度。
第一传感器231至第四传感器234可以各自将关于感测到的冲击的信息作为传感器信号提供给半导体芯片200。也就是说，第一传感器231至第四传感器234可以通过传感器信号向第三半导体芯片200提供关于在对应的放置位置处感测到的冲击的等级的信息。
第三半导体芯片200可以响应于由第一传感器231至第四传感器234提供的传感器信号而控制存储装置20的内部元件的操作。也就是说，第三半导体芯片200可以响应于由第一传感器231至第四传感器234提供的传感器信号而控制第一非易失性存储器芯片310、第二非易失性存储器芯片320、第一半导体芯片220、以及第三半导体芯片200的操作。
在一些实施例中，第三半导体芯片200可以响应于由第一传感器231提供的传感器信号而控制第一非易失性存储器芯片310的操作。例如，第三半导体芯片200可以响应于由第一传感器231提供的传感器信号而切换第一非易失性存储器芯片310的操作的模式。也就是说，第三半导体芯片200可以确定由第一传感器231提供的传感器信号提供了与由于放置在最靠近第一传感器231的第一非易失性存储器芯片310的操作而产生的冲击有关的信息。
第三半导体芯片200可以响应于从第二传感器232提供的传感器信号而控制第二非易失性存储器芯片320的操作。例如，第三半导体芯片200可以响应于从第二传感器232提供的传感器信号而切换第二非易失性存储器芯片320的操作的模式。也就是说，第三半导体芯片200可以确定由第二传感器232提供的传感器信号提供了与由于放置在最靠近第二传感器232的第二非易失性存储器芯片320的操作而产生的冲击有关的信息。
第三半导体芯片200可以响应于由第三传感器233提供的传感器信号而控制第三半导体芯片200的操作。例如，第三半导体芯片200可以响应于由第三传感器233提供的传感器信号而改变第三半导体芯片200的操作的速度。也就是说，对应于第三半导体芯片200的存储控制器200可以确定由第三传感器233提供的传感器信号提供了与由于放置在最靠近第三传感器233的存储控制器200的操作而产生的冲击有关的信息。
类似地，第三半导体芯片200可以响应于由第四传感器234提供的传感器信号而控制第一半导体芯片220的操作。例如，第三半导体芯片200可以响应于由第四传感器234提供的传感器信号而切换第一半导体芯片220的操作的模式。也就是说，与第三半导体芯片200相对应的存储控制器200可以确定由第四传感器234提供的传感器信号提供了与由于缓冲存储器220(其对应于放置在最靠近第四传感器234的第一半导体芯片220)的操作而产生的冲击有关的信息。
应变计240可以包括第一应变计241至第三应变计243。第一应变计241至第三应变计243可以安装在有源中介层400的内部。第一应变计241可以放置在有源中介层400的一端。第三应变计243可以放置在有源中介层400的另一端。也就是说，第一应变计241和第三应变计243可以各自放置在有源中介层400的边缘部分。第二应变计242可以与第三半导体芯片200相邻地放置。例如，第二应变计242可以放置在第三半导体芯片200和第一半导体芯片220之间。
第一应变计241至第三应变计243可以各自将关于感测到的存储装置20的物理应变的信息作为应变信号提供给第三半导体芯片200。例如，第一应变计241至第三应变计243可以通过应变信号向第三半导体芯片200提供与每个放置位置处感测到的物理应变的等级有关的信息。
第三半导体芯片200可以响应于由第一应变计241至第三应变计243提供的应变信号而控制存储装置20的内部元件的操作。也就是说，第三半导体芯片200可以响应于由第一应变计241至第三应变计243提供的应变信号而控制第一非易失性存储器芯片310、第二非易失性存储器芯片320、第三半导体芯片200、以及第一半导体芯片220的操作。
在一些实施例中，第三半导体芯片200可以响应于由第一应变计241至第三应变计243提供的应变信号而切换第一非易失性存储器芯片310、第二非易失性存储器芯片320、以及第一半导体芯片220的操作模式。可替换地或额外地，第三半导体芯片200可以响应于由第一应变计241至第三应变计243提供的应变信号而改变第三半导体芯片200的操作速度。
虽然在图4中示出了传感器230包括四个传感器(第一传感器231至第四传感器234)和三个应变计(第一应变计241至第三应变计243)，但实施例不限于此。根据实施例，在不偏离本公开的范围的情况下，传感器230的数量和应变计240的数量可以变化。
参照图5，有源中介层400可以放置在封装基板100的下表面上。也就是说，有源中介层400可以与封装基板100竖直地重叠，并且可以使有源中介层400与封装基板100接触。在一些实施例中，可以不使有源中介层400与第一半导体芯片220、第二半导体芯片300、以及第三半导体芯片200接触。也就是说，第一半导体芯片220、第二半导体芯片300、以及第三半导体芯片200可以放置在有源中介层400上，并且在它们之间插入有封装基板100。即使在这种情况下，传感器230和应变计240也可以放置在有源中介层400的内部。
参照图6，封装基板100可以包括有源中介层400。也就是说，有源中介层400可以安装在封装基板100的内部。即使在这种情况下，传感器230和应变计240也可以放置在有源中介层400的内部。在一些实施例中，传感器230和应变计240可以放置在有源中介层400的内部，并且可以同时安装在封装基板100的内部。
虽然图4至图6示出了第一传感器231至第四传感器234均与第一半导体芯片220、第二半导体芯片300、以及第三半导体芯片200重叠，但实施例不限于此。例如，第一传感器231至第四传感器234可以分别放置在第一半导体芯片220、第二半导体芯片300、以及第三半导体芯片200之间。第一传感器231至第四传感器234可以安装在有源中介层400的内部，以便不与第一半导体芯片220、第二半导体芯片300、以及第三半导体芯片200重叠。
参照图7，第一半导体芯片220、第二半导体芯片300、以及第三半导体芯片200可以放置在封装基板100上。第一半导体芯片220、第二半导体芯片300、以及第三半导体芯片200可以放置在封装基板100上，并且在它们之间插入有有源中介层400。有源中介层400可以放置在封装基板100上。
第一半导体芯片220、第二半导体芯片300、以及第三半导体芯片200可以堆叠在有源中介层400上。也就是说，可以堆叠第一半导体芯片220、第二半导体芯片300、以及第三半导体芯片200，以与封装基板100和有源中介层400竖直地重叠。第一半导体芯片220、第二半导体芯片300、以及第三半导体芯片200可以通过球栅阵列(BLG)方式连接至有源中介层400和封装基板100。
传感器230和应变计240可以放置在有源中介层400的内部。传感器230和应变计240可以放置在有源中介层400内部，比第一半导体芯片220、第二半导体芯片300、以及第三半导体芯片200更靠近封装基板100。也就是说，传感器230和应变计240可以放置在有源中介层400的下表面上。可以使传感器230和应变计240与封装基板100接触。但是，实施例不限于此。传感器230和应变计240放置在有源中介层400的内部的位置可以根据实施例改变。
参照图8，有源中介层400可以安装在封装基板100的内部，并且第一半导体芯片220、第二半导体芯片300、以及第三半导体芯片200可以堆叠在有源中介层400上。也就是说，封装基板100包括有源中介层400，并且第一半导体芯片220、第二半导体芯片300、以及第三半导体芯片200可以放置在封装基板100上。
虽然图7和图8示出了第三半导体芯片200、第一半导体芯片220、以及第二半导体芯片300依次堆叠在封装基板100和有源中介层400上，但实施例不限于此。例如，第一半导体芯片220、第三半导体芯片200、以及第二半导体芯片300可以依次堆叠在封装基板100和有源中介层400上。
此外，虽然图7和图8示出了第一半导体芯片220、第二半导体芯片300、以及第三半导体芯片200在第一方向DR1上具有相同的宽度，但实施例不限于此。第一半导体芯片220、第二半导体芯片300、以及第三半导体芯片200在第一方向DR1上的宽度可以彼此不同。
参照图9，存储装置20可以包括第一有源中介层410和第二有源中介层420。第一有源中介层410可以放置在封装基板100的第一表面上。第二有源中介层420可以放置在封装基板100的第二表面上。第一表面和第二表面可以彼此相对。也就是说，第一有源中介层410和第二有源中介层420可以在第三方向DR3上彼此间隔开，并且在它们之间插入有封装基板100。第一有源中介层410和第二有源中介层420可以各自连接至封装基板100。第一有源中介层410和第二有源中介层420可以各自与封装基板100接触。
第三半导体芯片200和第一非易失性存储器芯片310可以放置在第一有源中介层410上。第一半导体芯片220和第二非易失性存储器芯片320可以放置在第二有源中介层420上。第三半导体芯片200和第一半导体芯片220可以彼此相对，并且第一非易失性存储器芯片310和第二非易失性存储器芯片320可以彼此相对，并且在它们之间插入有封装基板100、第一有源中介层410、以及第二有源中介层420。第三半导体芯片200和第一非易失性存储器芯片310可以在第一方向DR1上彼此间隔开，并且第一半导体芯片220和第二非易失性存储器芯片320可以在第一方向DR1上彼此间隔开。
第一传感器231和第二应变计242可以放置在第一有源中介层410的内部。第二传感器232和第一应变计241可以放置在第二有源中介层420的内部。第一传感器231和第二传感器232可以放置为在第三方向DR3上彼此不重叠。例如，第一传感器231可以放置为与第三半导体芯片200和第一半导体芯片220重叠，并且第二传感器232可以放置为与第一非易失性存储器芯片310和第二非易失性存储器芯片320重叠。
第一应变计241和第二应变计242可以放置为彼此不重叠。例如，第一应变计241可以放置在第二有源中介层420的一端，第二应变计242可以放置在第一有源中介层410的另一端。也就是说，第一应变计241和第二应变计242可以分别放置在第二有源中介层420和第一有源中介层410的内部的不同方向的边缘部分。
参照图10，封装基板100可以包括有源中介层400。也就是说，有源中介层400可以安装在封装基板100的内部。
第一传感器231、第二传感器232、第一应变计241、以及第二应变计242均可以安装在单个有源中介层400的内部。第一应变计241和第二应变计242可以放置在有源中介层400的边缘部分。第一应变计241和第二应变计242可以分别放置在有源中介层400的一端和另一端。
虽然图9和图10示出了第三半导体芯片200和第一非易失性存储器芯片310放置在封装基板100的上表面，并且第一半导体芯片220和第二非易失性存储器芯片320放置在封装基板100的下表面，但实施例不限于此。第三半导体芯片200和第一半导体芯片220可以放置在封装基板100的上表面，第一非易失性存储器芯片310和第二非易失性存储器芯片320可以放置在封装基板100的下表面。
图11是根据一些实施例的用于说明存储装置的操作的示图。
参照图1和图11，存储控制器200可以取决于对存储装置20的冲击的等级或存储装置20的物理应变来切换存储装置20的模式。
在一些实施例中，如果传感器230通过传感器信号指示存储装置20的冲击处于第一级，则存储控制器200可以向主机装置10通知感测到第一级的冲击。可替换地或额外地，如果应变计240通过应变信号指示存储装置20的物理应变处于第一级，则存储控制器200可以向主机装置10通知感测到第一级的物理应变。
如果通过传感器230感测到的冲击处于第一级，和/或如果通过应变计240感测到的物理应变处于第一级，则存储控制器200可以不切换存储装置20的操作模式。例如，如果通过传感器230感测到的冲击处于第一级，或者如果通过应变计240感测到的物理应变处于第一级，则存储控制器200可以不改变缓冲存储器220和非易失性存储器300的操作模式。
在一些实施例中，如果传感器230通过传感器信号指示存储装置20的冲击处于第二级，则存储控制器200向主机装置10通知感测到第二级的冲击，并且可以调整存储装置20的操作速度。例如，如果传感器230感测到第二级的冲击，则存储控制器200可以调整由存储控制器200控制的缓冲存储器220和非易失性存储器300的操作速度。例如，如果包括热传感器的传感器230感测到存储装置20的热量或温度处于第二级，则存储控制器200可以执行减少吞吐量的动态热调节(dynamic thermal throttling，DTT)操作。
可替换地或额外地，如果应变计240通过应变信号指示存储装置20的物理应变处于第二级，则存储控制器200向主机装置10通知感测到第二级的物理应变，并且可以调整存储装置20的操作速度。例如，如果应变计240感测到第二级的物理应变，则存储控制器200可以调整由存储控制器200控制的缓冲存储器220和非易失性存储器300的操作速度。例如，存储控制器200可以降低存储装置20的操作速度，以使得物理应变不增加。
在一些实施例中，如果传感器230通过传感器信号指示存储装置20的冲击处于第三级，则存储控制器200可以向主机装置10通知感测到第三级的冲击，并且可以切换存储装置20的操作模式。可替换地或额外地，如果应变计240通过应变信号指示存储装置20的物理应变处于第三级，则存储控制器200可以向主机装置10通知感测到第三级的物理应变，并且可以切换存储装置20的操作模式。
例如，如果传感器230感测到第三级的冲击，或如果应变计240感测到第三级的物理应变，则存储控制器200可以阻止将数据写入至非易失性存储器300，并且可以切换到其中只能进行读取的只读模式。
在一些实施例中，如果传感器230通过传感器信号指示存储装置20的冲击处于第四级，则存储控制器200可以自行关闭存储装置20的电源。可替换地或额外地，如果应变计240通过应变信号指示存储装置20的物理应变处于第四级，则存储控制器200可以自行关闭存储装置20的电源。例如，如果存储装置20的冲击或物理应变处于第四级，则存储控制器200可以关闭缓冲存储器220和非易失性存储器300的电源。
尽管图11示出了冲击或物理应变的等级被分为第一级至第四级的四个等级，但实施例不限于此。例如，冲击或物理应变的等级可以分为更多的或更少的等级(例如，三个等级)。
图12是示出根据一些实施例的应用了存储装置的数据中心的示图。
参照图12，数据中心3000是维护和管理各种数据并且为各种数据提供各种服务的设施，并且其也可以被称为数据存储中心。数据中心3000可以是用于搜索引擎和数据库操作的系统，并且可以是用于各种机构的计算系统。数据中心3000可以包括多个应用服务器3100至3100n和多个存储服务器3200至3200m。可以对多个应用服务器3100至3100n的数量和多个存储服务器3200至3200m的数量进行各种改变。
在下文中，为了便于说明，描述了第一存储服务器3200的示例。其余的存储服务器32002至3200m以及多个应用服务器3100至3100n中的每一个可以具有与第一存储服务器3200的结构类似的结构。
第一存储服务器3200可以包括处理器3210、存储器3220、开关3230、网络接口连接器(NIC)3240、以及存储装置3250。处理器3210可以控制第一存储服务器3200的整体操作。存储器3220可以在处理器3210的控制下存储各种指令或数据。处理器3210可以被配置为访问存储器3220并且执行各种指令或处理数据。在实施例中，存储器3220可以包括各种类型的存储器装置(诸如双数据速率(DDR)同步动态随机存取存储器(SDRAM)、高带宽存储器(HBM)、混合内存立方体(HMC)、双列直插式内存模块(DIMM)、傲腾DIMM或非易失性DIMM(NVDIMM))中的至少一种。
在实施例中，包括在第一存储服务器3200中的处理器3210的数量和存储器3220的数量可以变化。在实施例中，包括在第一存储服务器3200中的处理器3210和存储器3220可以配置为处理器-存储器对，并且包括在第一存储服务器3200中的处理器-存储器对的数量可以变化。在实施例中，包括在第一存储服务器3200中的处理器3210的数量和存储器3220的数量可以彼此不同。处理器3210可以包括单核处理器或多核处理器。
开关3230取决于处理器3210的控制可以选择性地连接处理器3210和存储装置3250，或可以选择性地连接NIC 3240和存储装置3250。
NIC 3240可以被配置为将第一存储服务器3200连接至网络3300。NIC 3240可以包括网络接口卡、网络适配器等。NIC 3240可以通过有线接口、无线接口、蓝牙接口、光接口等连接至网络3300。NIC 3240可以包括内部存储器、数字信号处理器(DSP)、主机总线接口等，并且可以通过主机总线接口连接至处理器3210、开关3230等。主机总线接口可以包括各种接口(诸如高级技术附件(ATA)、串行ATA(SATA)、外部SATA(e-SATA)、小型计算机小型接口(SCSI)、串行附加SCSI(SAS)、外围组件互连(PCI)、PCI快速(PCIe)、NVMe、电气与电子工程师协会(IEEE)1394、通用串行总线(USB)、安全数字(SD)卡、多媒体卡(MMC)、eMMC、UFS、嵌入式UFS(eUFS)、以及紧凑型闪存(CF)卡接口)中的至少一种。在实施例中，NIC 3240可以与处理器3210、开关3230、以及存储装置3250中的至少一个进行集成。
存储装置3250可以根据处理器3210的控制而存储数据或输出存储的数据。存储装置3250可以包括控制器(CTRL)3251、非易失性存储器(例如NAND)3252、DRAM 3253、以及接口(I/F)3254。在实施例中，存储装置3250还可以包括用于安全或隐私的安全元件(SE)。存储装置3250可以对应于参照图1至图11所描述的存储装置20，并且控制器3251可以对应于参照图1至图11所描述的存储控制器200。也就是说，存储装置3250包括传感器230和应变计240，并且控制器3251可以控制存储装置3250的操作以对应通过传感器230和应变计240感测到的存储装置20的情况。
控制器3251可以控制存储装置3250的一般操作。在实施例中，控制器3251可以包括SRAM。控制器3251可以响应于通过接口3254接收的信号而将数据存储在非易失性存储器3252中，或可以输出存储在非易失性存储器3252中的数据。在实施例中，控制器3251可以被配置为根据Toggle接口或ONFi接口来控制非易失性存储器3252。
DRAM 3253可以被配置为临时存储待存储至非易失性存储器3252中的数据或从非易失性存储器3252读取的数据。DRAM 3253可以被配置为储存控制器3251操作所需要的各种数据(例如，元数据、映射数据等)。接口3254可以提供处理器3210和开关3230之间、或者NIC 3240和控制器3251之间的物理连接。在实施例中，接口3254可以以其中存储装置3250通过专用电缆直接(或间接)连接的直连式存储(DAS)方式实现。
在上文中描述的第一存储服务器3200的配置是示例性的，并且本公开的范围不限于此。在上文中描述的第一存储服务器3200的配置可以应用于其它存储服务器或多个应用服务器中的每一个。在实施例中，在多个应用服务器3100至3100n中的每一个中可以任意地省略存储装置3150至3150n中的对应一个。
多个应用服务器3100至3100n和多个存储服务器3200至3200m可以通过网络3300彼此通信。可以使用光纤通道(FC)、以太网等实现网络3300。例如，FC可以指用于相对高速数据传输的介质，并且可以使用提供高性能/高可用性的光开关。取决于网络3300的访问类型，可以将存储服务器3200至3200m作为文件存储、块存储、或对象存储提供。
在实施例中，网络3300可以是诸如存储区域网络(SAN)的只存储网络。例如，SAN可以是使用FC网络并且根据FC协议(FCP)实现的FC-SAN。可替换地或额外地，SAN可以是使用TCP/IP网络并且根据互联网SCSI(iSCSI)(例如，基于TCP/IP的SCSI或互联网SCSI)协议实现的IP-SAN。在实施例中，网络3300可以是诸如TCP/IP网络的一般网络。例如，可以根据诸如基于以太网的FC(FCoE)、网络附加存储(NAS)、以及基于网络结构的NVMe(NVMe-oF)的协议实现网络3300。
在实施例中，多个应用服务器3100至3100n中的至少一个可以被配置为通过网络3300访问多个应用服务器3100至3100n中的至少另一个或多个存储服务器3200至3200m中的至少一个。
例如，第一应用服务器3100可以通过网络3300将用户或客户请求的数据存储在多个存储服务器3200至3200m中的至少一个中。可替换地或额外地，第一应用服务器3100可以通过网络3300从多个存储服务器3200至3200m中的至少一个获取用户或客户请求的数据。在这种情况下，可以通过网络服务器、数据库管理系统(DBMS)等实现第一应用服务器3100。
也就是说，第一应用服务器3100的处理器3110可以通过网络3300访问另一应用服务器(例如，3100n)的存储器3120n或存储装置3150n。可替换地或额外地，第一应用服务器3100的处理器3110可以通过网络3300访问第一存储服务器3200的存储器3220或存储装置3250。因此，第一应用服务器3100可以对存储在其它应用服务器31002至3100n或多个存储服务器3200至3200m中的数据执行各种操作。例如，第一应用服务器3100可以执行或发出用于在其它应用服务器31002至3100n或多个存储服务器3200至3200m之间移动或复制数据的命令。在这种情况下，待移动或待复制的数据可以从存储服务器3200至3200m的存储装置3250至3250m穿过存储服务器3200至3200m的存储器3220至3220m，或可以直接移动至应用服务器3100至3100n的存储器3120至3120n。为了安全或隐私，通过网络3300传输的数据可以是加密数据。
在总结详细的描述时，本领域的技术人员将认识到，在实质上不偏离本公开的原理的情况下，可以对优选实施例进行各种变化和修改。因此，本公开所公开的优选实施例仅用于一般和描述性的意义，而不是用于限制的目的。

Claims (20)

1.一种存储装置，包括：
印刷电路板；
存储器装置，其耦接至所述印刷电路板；
存储控制器，其控制所述存储器装置并且耦接至所述印刷电路板；
有源中介层，其包括耦接至所述印刷电路板的逻辑元件；
传感器，其布置在所述有源中介层的内部，被配置为感测冲击，并且向所述存储控制器提供所述冲击的传感器信号；以及
应变计，其布置在所述有源中介层的内部，被配置为测量物理应变，并且向所述存储控制器提供关于所述物理应变的信号。
2.根据权利要求1所述的存储装置，其中，所述有源中介层包括：包括所述传感器的芯粒。
3.根据权利要求1所述的存储装置，其中，所述有源中介层包括惠斯通电桥电路，并且
其中，所述应变计被配置为使用所述惠斯通电桥电路测量所述物理应变。
4.根据权利要求1所述的存储装置，其中，所述传感器还被配置为基于感测到的所述冲击的等级等于或大于阈值而向所述存储控制器提供所述传感器信号。
5.根据权利要求1所述的存储装置，其中，所述传感器包括热传感器、电压传感器、电流传感器、湿度传感器、机械冲击传感器、以及加速度传感器中的至少一种。
6.根据权利要求1所述的存储装置，其中，所述有源中介层包括使所述印刷电路板、所述存储器装置、以及所述存储控制器耦接的通孔。
7.根据权利要求1所述的存储装置，其中，所述存储控制器被配置为：响应于通过由所述传感器提供的所述传感器信号指示的冲击的等级是第一级，向主机提供通知所述冲击的第一信号，并且不切换所述存储器装置的模式，并且
其中，所述存储控制器还被配置为：响应于通过由所述传感器提供的所述传感器信号指示的冲击的等级是与所述第一级不同的第二级，向所述主机提供通知所述冲击的第二信号，并且切换所述存储器装置的模式。
8.根据权利要求7所述的存储装置，其中，所述第二级包括第三级和第四级，
其中，所述存储控制器还被配置为：响应于通过由所述传感器提供的所述传感器信号指示的冲击的等级是所述第三级而调整所述存储器装置的操作速度，并且
所述存储控制器还被配置为：响应于通过由所述传感器提供的所述传感器信号指示的冲击的等级是所述第四级而控制所述存储器装置在只读模式下操作。
9.根据权利要求8所述的存储装置，其中，所述第二级还包括第五级，并且
其中，所述存储控制器还被配置为：响应于通过由所述传感器提供的所述传感器信号指示的冲击的等级是所述第五级而关闭所述存储器装置的电源。
10.根据权利要求1所述的存储装置，其中，所述有源中介层布置在所述印刷电路板上。
11.根据权利要求1所述的存储装置，其中，所述有源中介层安装在所述印刷电路板的内部。
12.一种存储装置，包括：
印刷电路板；
第一存储器装置；
第二存储器装置；
存储控制器，其被配置为控制所述第一存储器装置和所述第二存储器装置；
有源中介层，其使所述存储控制器、所述第一存储器装置、所述第二存储器装置、以及所述印刷电路板耦接；
第一传感器，其更靠近所述第一存储器装置而非所述第二存储器装置，并且安装在所述有源中介层的内部；
第二传感器，其更靠近所述第二存储器装置而非所述第一存储器装置，并且安装在所述有源中介层的内部；以及
应变计，其放置在所述有源中介层的内部并且被配置为测量物理应变，
其中，所述第一传感器和所述第二传感器包括热传感器、电压传感器、电流传感器、湿度传感器、机械冲击传感器、以及加速度传感器中的至少一种，
其中，所述存储控制器被配置为响应于从所述第一传感器提供的第一传感器信号而控制所述第一存储器装置的操作，并且
其中，所述存储控制器被配置为响应于从所述第二传感器提供的第二传感器信号而控制所述第二存储器装置的操作。
13.根据权利要求12所述的存储装置，其中，所述有源中介层包括惠斯通电桥电路，并且
其中，所述应变计还被配置为使用所述惠斯通电桥电路测量所述物理应变。
14.根据权利要求12所述的存储装置，其中，所述应变计被配置为向所述存储控制器提供所述物理应变的应变信号，并且
其中，所述存储控制器被配置为响应于所述应变信号而切换所述第一存储器装置的第一模式和所述第二存储器装置的第二模式。
15.根据权利要求12所述的存储装置，其中，所述应变计位于所述有源中介层的边缘部分。
16.一种存储装置，包括：
封装基板；
第一半导体芯片，其耦接至所述封装基板；
第二半导体芯片，其耦接至所述封装基板；
第三半导体芯片，其耦接至所述封装基板；
有源中介层，其通过通孔使所述第一半导体芯片、所述第二半导体芯片、所述第三半导体芯片、以及所述封装基板耦接；
传感器，其作为芯粒结构安装在所述有源中介层的内部并且被配置为感测冲击；以及
应变计，其安装在所述有源中介层的内部并且被配置为使用惠斯通电桥电路测量物理应变，
其中，所述传感器还被配置为向所述第三半导体芯片提供感测到的所述冲击的传感器信号，
其中，所述应变计还被配置为向所述第三半导体芯片提供测量到的所述物理应变的应变信号，并且
其中，所述第三半导体芯片还配置为响应于所述传感器信号和所述应变信号而控制所述第一半导体芯片、所述第二半导体芯片、以及所述第三半导体芯片的操作。
17.根据权利要求16所述的存储装置，其中，所述第三半导体芯片包括存储控制器，所述存储控制器被配置为取决于根据所述传感器信号和所述应变信号的所述冲击的等级和所述物理应变的等级来控制所述第一半导体芯片、所述第二半导体芯片、以及所述第三半导体芯片。
18.根据权利要求16所述的存储装置，其中，所述第一半导体芯片包括易失性存储器，
其中，所述第二半导体芯片包括非易失性存储器，并且
其中，所述第三半导体芯片包括存储控制器，所述存储控制器被配置为响应于所述物理应变的应变信号而控制所述第一半导体芯片以及所述第二半导体芯片，并且将关于所述物理应变的数据存储在所述易失性存储器中。
19.根据权利要求16所述的存储装置，其中，所述第一半导体芯片放置在所述封装基板的第一表面上，并且
其中，所述第二半导体芯片和所述第三半导体芯片放置在所述封装基板的与所述第一表面相对的第二表面上。
20.根据权利要求16所述的存储装置，其中，所述应变计位于所述有源中介层的边缘部分。
CN202310227580.7A 2022-03-10 2023-03-10 存储装置 Pending CN116737062A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0030244 2022-03-10
KR1020220030244A KR20230133123A (ko) 2022-03-10 2022-03-10 스토리지 장치

Publications (1)

Publication Number Publication Date
CN116737062A true CN116737062A (zh) 2023-09-12

Family

ID=87915801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310227580.7A Pending CN116737062A (zh) 2022-03-10 2023-03-10 存储装置

Country Status (3)

Country Link
US (1) US20230292449A1 (zh)
KR (1) KR20230133123A (zh)
CN (1) CN116737062A (zh)

Also Published As

Publication number Publication date
US20230292449A1 (en) 2023-09-14
KR20230133123A (ko) 2023-09-19

Similar Documents

Publication Publication Date Title
US11645011B2 (en) Storage controller, computational storage device, and operational method of computational storage device
US20160291869A1 (en) Data storage device and data processing system including the same
US20230229357A1 (en) Storage controller, computational storage device, and operational method of computational storage device
CN116755620A (zh) 基于独立磁盘冗余阵列的数据存储的方法和装置
US20230393959A1 (en) Out-of-band management method for storage apparatus, baseboard management controller and storage apparatus
US20230153006A1 (en) Data processing method and data processing device
EP3992799A1 (en) Electronic device and automotive device
US20220197510A1 (en) Storage device for executing processing code and operating method of the storage device
US20230292449A1 (en) Storage Device
US11789652B2 (en) Storage device and storage system including the same
US20220179724A1 (en) Method for operating storage device and host device, and storage device
EP4180965A1 (en) Storage devices configured to obtain data of external devices for debugging
US20230152984A1 (en) Storage devices configured to obtain data of external devices for debugging
US20230146540A1 (en) Storage device and an operating method of a storage controller thereof
US11868270B2 (en) Storage system and storage device, and operating method thereof
US20230084539A1 (en) Computational storage device and storage system including the computational storage device
US20230393749A1 (en) Method and device of storage data
US12039053B2 (en) Secure processor, operating method thereof, and storage device including same
US11899598B2 (en) Data storage device and method for lane selection based on thermal conditions
US20230143943A1 (en) Method of operating storage device for retention enhancement and storage device performing the same
US20240220151A1 (en) Computational storage device and method for operating the device
EP3971702A1 (en) Storage device, storage system, and method of operating the storage system
EP4246330A1 (en) Storage device and operating method thereof
US20230141936A1 (en) Secure processor, operating method thereof, and storage device including same
US20230153237A1 (en) Method and device for storing data

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication