JP2005010103A - プリント回路板の測定方法及びプリント回路板の製造方法 - Google Patents
プリント回路板の測定方法及びプリント回路板の製造方法 Download PDFInfo
- Publication number
- JP2005010103A JP2005010103A JP2003177035A JP2003177035A JP2005010103A JP 2005010103 A JP2005010103 A JP 2005010103A JP 2003177035 A JP2003177035 A JP 2003177035A JP 2003177035 A JP2003177035 A JP 2003177035A JP 2005010103 A JP2005010103 A JP 2005010103A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- wiring board
- printed wiring
- circuit board
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Length Measuring Devices With Unspecified Measuring Means (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】半導体パッケージの表面実装において高品質のはんだ付けを行う。
【解決手段】プリント配線基板3内に、該プリント配線基板3の一端から他端に亘って所定間隔毎に設けられた複数の検査用パターン5からなるパターン列を形成する工程と、相隣接する上記検査用パターン5の間隔を測定し、その最小値を求めることによりプリント配線基板3が最も反った位置を検出する工程と、検出された反り位置と検査用パターン5列の最端部の検査用パターンとの見かけ上の距離及び設計上の距離を測定し、検出された反り位置の反り量を検出する工程とを有する。
【選択図】図1
【解決手段】プリント配線基板3内に、該プリント配線基板3の一端から他端に亘って所定間隔毎に設けられた複数の検査用パターン5からなるパターン列を形成する工程と、相隣接する上記検査用パターン5の間隔を測定し、その最小値を求めることによりプリント配線基板3が最も反った位置を検出する工程と、検出された反り位置と検査用パターン5列の最端部の検査用パターンとの見かけ上の距離及び設計上の距離を測定し、検出された反り位置の反り量を検出する工程とを有する。
【選択図】図1
Description
【0001】
【発明の属する技術分野】
本発明は、プリント回路板の測定方法及びプリント回路板の製造方法に関し、特にプリント配線基板の反りを測定する測定方法及びこの測定方法を利用したプリント配線基板の製造方法に関する。
【0002】
【従来の技術】
従来より、電子機器の小型化、高密度化に伴い、プリント回路板に表面実装される半導体パッケージは、QFP(quad flat package)やSOP(small outline package)等の周辺にリード端子が設けられたペリフェラル型(peripheral)から、BGA(ball grid array)やLGA(land grid array)等のパッケージの下面全体を電極として用いるエリアアレイ型(area array type)に移行しつつある。また、最近では携帯情報端末機器を中心に、チップと同じか又は同等の大きさを持つインターポーザー上にチップを搭載しパッケージした、BGAよりさらに狭ピッチに形成したCSP(chip size package)が用いられている。
【0003】
これらLGAやCSP等に代表されるエリアアレイ型の半導体パッケージは、プリント配線基板上に形成されはんだペーストが塗布されたパッド上に搭載され、リフロー工程を経て基板表面に実装される。
【0004】
ここで、高品質のはんだ付けを実現するためには、適量のはんだペーストをパッド上に安定して供給することが必要となる。パッド上へのはんだペーストの供給は、一般にパッドの形状に応じたパターンが開口されたメタルマスクが密着され、スクリーン印刷によりはんだペーストが塗布されることにより行われる。メタルマスクは、ステンレス板に、エッチング、メッキ、レーザ加工等ではんだペーストを印刷するための開口部がパッドの形状に対応して形成されている。
【0005】
メタルマスクは、パッドが形成されたプリント配線基板上に密着される際、プリント配線基板との間にクリアランスが設けられ、このクリアランスは一定とされる必要がある。すなわち、メタルマスクとプリント配線基板とのクリアランスが一定とされないと、隣接したパッドや配線パターン間にはんだペーストがはみ出してできるはんだブリッジや、所望のはんだ量が供給されない未はんだ領域が発生する。
【0006】
プリント配線基板とメタルマスクとの間隙は、プリント配線基板に反りが生じると一定でなくなる。したがってプリント配線基板の反りを抑制する必要がある。このプリント配線基板の反りを抑制する方法としては、従来より、製造パネルの配線パターンが形成されている回路形成領域と配線パターンが形成されていない周辺の空き領域との銅箔の残存率を合わせる方法や、銅箔により周辺の空き領域の剛性を高める方法、またプリント配線基板の反りを矯正する方法が行われていた。
【0007】
【特許文献1】
特開平2−36306号公報
【0008】
【発明が解決しようとする課題】
しかし、上記従来の方法では、以下のような問題があった。先ず、製造パネルの回路形成領域と配線パターンが形成されていない周辺の空き領域との銅箔の残存率を合わせる方法や銅箔により周辺の空き領域の剛性を高める方法では、それぞれの製造パネルにおいて当該方法を取る必要があるため、プリント回路板の製造工程の増加を招き、また必ずしもプリント配線基板の反りが抑制されるとは限らない。
【0009】
また、プリント配線基板の反りを矯正する方法では、矯正によりプリント配線基板内に残留応力が発生して、それがリフロー工程における熱により解放されて、反りを抑制することが困難となる。したがって、上記何れの方法によってもプリント配線基板の反りを抑制することが困難であり、半導体パッケージをプリント配線基板表面に実装するはんだ付けの品質低下を招くおそれがあった。
【0010】
そこで、本発明は、プリント配線基板に反りが発生した場合でも、当該反りが発生した位置及び反り量を測定することにより、適量のはんだペーストを安定して供給することにより、半導体パッケージの表面実装において高品質のはんだ付けを行うプリント回路板の測定方法及びプリント回路板の製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
上述した課題を解決するために、本発明に係るプリント回路板の測定方法は、プリント配線基板内に、該プリント配線基板の一端から他端に亘って所定間隔毎に設けられた複数の検査用パターンからなるパターン列を形成する工程と、相隣接する上記検査用パターンの間隔を測定し、その最小値を求めることにより上記プリント配線基板が最も反った位置を検出する工程と、上記検出された反り位置と上記検査用パターン列の最端部の検査用パターンとの見かけ上の距離及び設計上の距離を測定し、上記検出された反り位置の反り量を検出する工程とを有する。
【0012】
このようなプリント回路板の測定方法によれば、プリント配線基板に所定間隔毎に反り検出パターンを設け、この反り検出パターン間の距離を測定することによりプリント配線基板に生じた最大反り位置及び反り量を検出することができる。
【0013】
また、本発明に係るプリント回路板の製造方法は、プリント配線基板上に、配線パターンとともに該プリント配線基板の一端から他端に亘って所定間隔毎に設けられた複数の検査用パターンからなるパターン列を形成する工程と、相隣接する上記検査用パターンの間隔を測定し、その最小値を求めることにより上記プリント配線基板が最も反った位置を検出する工程と、上記検出された反り位置と上記検査用パターン列の最端部の検査用パターンとの見かけ上の距離及び設計上の距離より、上記検出された反り位置の反り量を検出する工程と、上記プリント配線基板上に、上記検出された反り位置及び反り量に応じて、上記プリント配線基板との距離が一定となるように調整しながらメタルマスクを密着させる工程と、上記プリント配線基板上にはんだペーストを供給し、半導体素子を実装する工程を有する。
【0014】
このようなプリント回路板の製造方法によれば、プリント配線基板に所定間隔毎に反り検出パターンを設け、この反り検出パターン間の距離を測定することによりプリント配線基板に生じた最大反り位置及び反り量を検出することができる。したがって、検出された最大反り位置及び反り量に応じて、はんだペースト印刷用のメタルマスクとプリント配線基板との距離を調整してはんだペーストを塗布することができる。これにより、所望のはんだ量を安定して塗布することができるため、半導体素子を確実に実装することができる。
【0015】
【発明の実施の形態】
以下、本発明が適用されたプリント回路板の測定方法及びプリント回路板の製造方法について、図面を参照しながら詳細に説明する。本発明が適用されたプリント回路板1は、図1に示すように、1又は複数のプリント回路板の回路パターン2が形成された製造パネル3を製品サイズに打ち抜かれることにより形成されるものである。この製造パネル3は、回路パターン2が形成されていない周辺の空き領域4に製造パネル3の反り位置及び反り量を検出する反り検出パターン5が形成されている。
【0016】
製造パネル3は、例えばガラスエポキシ樹脂を用いた銅張積層板であり、完成品となるプリント回路板1の回路パターン2の形成領域と略同一又はやや広い面積を有し略矩形状に形成さている。また、製造パネル3は、公知のフォトリソグラフィを用いたプリントエッチ法等によって、表面3aに回路パターン2が1又は複数形成されている。
【0017】
回路パターン2は、LGAやCSP等の半導体パッケージが実装されるパッドが形成されている。このパッドには、製造パネル3上にパッドのパターンに応じた開口部が形成されたメタルマスクが密着された後、はんだペーストが印刷されることにより、適量のはんだが塗布され、半導体パッケージが実装される。
【0018】
製造パネル3の回路パターン2が形成されていない周辺の空き領域4には、製造パネル3の反りを検出する反り検出パターン5が形成されている。反り検出パターン5は、図1に示すように、製造パネル3の外側縁に沿って製造パネル3の一端から他端に亘って条線パターンが形成されている。また、この反り検出パターン5は、図2(A)及び(B)に示すように、一端から他端に亘って一定間隔a毎に条線パターンが直線上に連続するパターン列が形成されている。なお、図2(A)は、反り検出パターン5を製造パネル3の表面3a側から見た上面図であり、図2(B)は製造パネル3の断面図である。
【0019】
反り検出パターン5は、回路パターン2と同様に、公知のフォトリソグラフィを用いたプリントエッチ法等によって形成される。また、反り検出パターン5は、製造パネル3の回路パターン2が形成されていない周辺の空き領域4に形成されているため、製造パネル3がプリント回路板1の製品サイズに打ち抜かれることにより、プリント回路板1内には現れない。
【0020】
次いで、反り検出パターンが形成された製造パネル3の反り位置及び反り量の検出方法について説明する。製造パネル3の反り検出は、製造パネル3に回路パターン2が形成された後、はんだペースト印刷用のメタルマスクが密着される前に行われる。
【0021】
製造パネル3に発生する反りは、大別すると、図3に示すように、回路パターン2が形成された表面3a側が盛り上がる場合と、図4に示すように、裏面3b側が盛り上がる場合がある。何れの場合においても、製造パネル3に反りが発生することにより、表面3a側から見た反り検出パターン5の見かけ上の間隔は設計上の間隔よりも狭くなる。
【0022】
すなわち、図3(A)及び(B)に示すように、製造パネル3の表面3a側が盛り上がるように反った場合、表面3a側から見た検出パターン5の見かけ上の間隔a1、a2、a3は、設計上の間隔aと異なる値を示す。最も反りが大きい位置における製造パネル3の曲率半径は、他の位置における曲率半径より小さくなるため、最も反りが大きい位置における検出パターン5の間隔a2は、他の位置における検出パターン5の間隔a1及びa3よりも小さくなる(a2<a1=a3)。なお、図3(A)は、製造パネル3の表面3a側が盛り上がるように反った場合の反り検出パターン5を製造パネル3の表面3a側から見た上面図であり、図3(B)は製造パネル3の断面図である。
【0023】
図4(A)及び(B)に示すように、製造パネル3の裏面3b側が盛り上がるように反った場合においても同様に、表面3a側から見た検出パターン5の見かけ上の間隔a1、a2、a3は、設計上の間隔aと異なる値を示し、最も反りが大きい位置における検出パターン5の間隔a2は、他の位置における検出パターン5の間隔a1及びa3よりも小さくなる(a2<a1=a3)。なお、図4(A)は、製造パネル3の裏面3b側が盛り上がるように反った場合の反り検出パターン5を製造パネル3の表面3a側から見た上面図であり、図4(B)は製造パネル3の断面図である。
【0024】
したがって、製造パネル3の一端から他端にかけて一定間隔毎に形成された反り検出パターン5の各間隔を測定し、その最小値を求めることにより、その最小値が得られた位置を最も反りが大きい位置として検出することができる。
【0025】
この最も反りが大きい位置の反り量は以下のように求めることができる。図5に示すように、反り検出パターン5間の間隔が最小となった位置から当該反り検出パターン5を含むパターン列の最端部までの、表面3a側から見た見かけ上の距離をb、設計上の距離をcとする。このときの最も反りが大きい位置の反り量zは、以下の式で表される。
【0026】
z=a・tanθ
θ=tan−1(b/c)
このように反り検出パターン5を測定することにより、製造パネル3の、反りの向き、最も反りが大きい位置及びその反り量を検出することができる。
【0027】
このような製造パネル3の最大反り位置及び反り量の検出は、例えばはんだペースト印刷機に搭載されている位置合わせ用カメラを用いて行われる。すなわち、銅張積層基板に回路パターン2及び反り検出パターン5が形成された製造パネル3は、メタルマスクが密着された後、回路パターン2内に形成された部品実装用のパッドにはんだペーストが塗布される。このとき、製造パネル3は、はんだペースト印刷機に搭載されている位置合わせ用カメラを用いて、反り検出パターン5を画像認識させることにより、反りの向き、最大反り位置及び反り量が検出される。そして、製造パネル3は、検出された反り量に応じてメタルマスクとの間隔が一定に調整される。したがって、製造パネル3は、反りが発生した場合においても、適量のはんだペーストが供給されるため、はんだブリッジや未はんだ領域が生じることなく、LGAやCSP等の半導体パッケージを確実に実装することができる。
【0028】
また、反り検出パターンは、図6に示すように、製造パネル3の回路パターン2が形成されている回路形成領域6に設けてもよい。この反り検出パターン7は、製品サイズに打ち抜かれるプリント回路板1の外側縁に沿って一端から他端に亘って条線パターンが形成されている。また、反り検出パターン7は、一定間隔毎a毎に条線パターンが直線上に連続するパターン列が形成されている。この反り検出パターン7は、回路パターン2と同様に、公知のフォトリソグラフィを用いたプリントエッチ法等により形成される。
【0029】
このような反り検出パターン7によっても、上記反り検出パターン5と同様にして、プリント回路板1の反りの向き、最大反り位置及び反り量を検出することができる。また、反り検出パターン7は、回路形成領域6に形成されているため、製造パネル3の回路パターン2が形成されていない空き領域が狭く反り検出パターンが形成できない場合にもプリント回路板1の反りを検出することができ、適量のはんだペーストを供給しLGAやCSP等の半導体パッケージを確実に実装することができる。
【0030】
次いで、上述したプリント回路板の測定方法を用いたプリント回路板の製造方法について説明する。
【0031】
先ず、ガラスエポキシ樹脂を用いた銅張積層板からなる製造パネル3に、公知のフォトリソグラフィを用いたプリントエッチ法等により回路パターン2及び反り検出パターン5を形成する。
【0032】
次いで、製造パネル3をはんだペースト印刷機に搭載し、このはんだペースト印刷機の位置合わせ用カメラにより表面3a側から反り検出パターン5を画像認識させる。そして、各反り検出パターン5間の距離より最大反り位置を検出する。次いで、最大反り位置と当該検出パターン列の最端部との距離より当該最大反り位置の反り量を検出する。
【0033】
そして、製造パネル3には、はんだペーストの印刷パターンが開口されたメタルマスクが密着される。このとき、検出された製造パネル3の反り量に応じて、製造パネル3とメタルマスクとの間隔が一定に調整されて密着される。その後、メタルマスク上よりはんだペーストが塗布され、回路パターン2に形成されたパッド上にはんだペーストが供給される。製造パネル3とメタルマスクとの間隔が一定に調整されているため、いずれのパッドにも所望の量のはんだペーストが供給される。
【0034】
次いで、はんだが供給されたパッド上にLGAやCSP等の半導体パッケージが搭載され、リフロー工程を経て製造パネル3上に実装される。半導体パッケージは、各パッド上に適量のはんだペーストが供給されているため、確実に実装される。その後、製造パネル3が製品サイズに打ち抜かれることによりプリント回路板1が形成される。
【0035】
なお、以上の工程は、図6に示すような反り検出パターン7を回路形成領域6に設けた場合においても同様に行われる。
【0036】
以上、本発明が適用されたプリント回路板の測定方法及びこれを用いたプリント回路板の製造方法について説明したが、本発明に係る反り検出パターンは、上述した条線パターンのみならず角形パターン、丸形パターン等、所定間隔毎に設けられパターン間の距離を測定できるものであればよい。
【0037】
【発明の効果】
以上、詳細に説明したように、本発明に係るプリント回路板の測定方法及びプリント回路板の製造方法によれば、プリント配線基板に所定間隔毎に反り検出パターンを設け、この反り検出パターン間の距離を測定することによりプリント配線基板に生じた最大反り位置及び反り量を検出することができる。したがって、検出された最大反り位置及び反り量に応じて、はんだペースト印刷用のメタルマスクとプリント配線基板との距離を調整してはんだペーストを塗布することができる。これにより、所望のはんだ量を安定して塗布することができるため、半導体素子を確実に実装することができる。
【図面の簡単な説明】
【図1】回路パターンが形成されていない空き領域に反り検出パターンが形成された製造パネルを示す上面図である。
【図2】反り検出パターンを示す図である。
【図3】製造パネルが表面側に盛り上がるように沿った場合の反り検出パターンを示す図である。
【図4】製造パネルが裏面側に盛り上がるように沿った場合の反り検出パターンを示す図である。
【図5】製造パネルの反り量を検出する工程を説明する図である。
【図6】回路パターンが形成されている回路形成領域に反り検出パターンが形成された製造パネルを示す上面図である。
【符号の説明】
1 プリント回路板、2 回路パターン、3 製造パネル、4 空き領域、5 反り検出パターン、6 回路形成領域
【発明の属する技術分野】
本発明は、プリント回路板の測定方法及びプリント回路板の製造方法に関し、特にプリント配線基板の反りを測定する測定方法及びこの測定方法を利用したプリント配線基板の製造方法に関する。
【0002】
【従来の技術】
従来より、電子機器の小型化、高密度化に伴い、プリント回路板に表面実装される半導体パッケージは、QFP(quad flat package)やSOP(small outline package)等の周辺にリード端子が設けられたペリフェラル型(peripheral)から、BGA(ball grid array)やLGA(land grid array)等のパッケージの下面全体を電極として用いるエリアアレイ型(area array type)に移行しつつある。また、最近では携帯情報端末機器を中心に、チップと同じか又は同等の大きさを持つインターポーザー上にチップを搭載しパッケージした、BGAよりさらに狭ピッチに形成したCSP(chip size package)が用いられている。
【0003】
これらLGAやCSP等に代表されるエリアアレイ型の半導体パッケージは、プリント配線基板上に形成されはんだペーストが塗布されたパッド上に搭載され、リフロー工程を経て基板表面に実装される。
【0004】
ここで、高品質のはんだ付けを実現するためには、適量のはんだペーストをパッド上に安定して供給することが必要となる。パッド上へのはんだペーストの供給は、一般にパッドの形状に応じたパターンが開口されたメタルマスクが密着され、スクリーン印刷によりはんだペーストが塗布されることにより行われる。メタルマスクは、ステンレス板に、エッチング、メッキ、レーザ加工等ではんだペーストを印刷するための開口部がパッドの形状に対応して形成されている。
【0005】
メタルマスクは、パッドが形成されたプリント配線基板上に密着される際、プリント配線基板との間にクリアランスが設けられ、このクリアランスは一定とされる必要がある。すなわち、メタルマスクとプリント配線基板とのクリアランスが一定とされないと、隣接したパッドや配線パターン間にはんだペーストがはみ出してできるはんだブリッジや、所望のはんだ量が供給されない未はんだ領域が発生する。
【0006】
プリント配線基板とメタルマスクとの間隙は、プリント配線基板に反りが生じると一定でなくなる。したがってプリント配線基板の反りを抑制する必要がある。このプリント配線基板の反りを抑制する方法としては、従来より、製造パネルの配線パターンが形成されている回路形成領域と配線パターンが形成されていない周辺の空き領域との銅箔の残存率を合わせる方法や、銅箔により周辺の空き領域の剛性を高める方法、またプリント配線基板の反りを矯正する方法が行われていた。
【0007】
【特許文献1】
特開平2−36306号公報
【0008】
【発明が解決しようとする課題】
しかし、上記従来の方法では、以下のような問題があった。先ず、製造パネルの回路形成領域と配線パターンが形成されていない周辺の空き領域との銅箔の残存率を合わせる方法や銅箔により周辺の空き領域の剛性を高める方法では、それぞれの製造パネルにおいて当該方法を取る必要があるため、プリント回路板の製造工程の増加を招き、また必ずしもプリント配線基板の反りが抑制されるとは限らない。
【0009】
また、プリント配線基板の反りを矯正する方法では、矯正によりプリント配線基板内に残留応力が発生して、それがリフロー工程における熱により解放されて、反りを抑制することが困難となる。したがって、上記何れの方法によってもプリント配線基板の反りを抑制することが困難であり、半導体パッケージをプリント配線基板表面に実装するはんだ付けの品質低下を招くおそれがあった。
【0010】
そこで、本発明は、プリント配線基板に反りが発生した場合でも、当該反りが発生した位置及び反り量を測定することにより、適量のはんだペーストを安定して供給することにより、半導体パッケージの表面実装において高品質のはんだ付けを行うプリント回路板の測定方法及びプリント回路板の製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
上述した課題を解決するために、本発明に係るプリント回路板の測定方法は、プリント配線基板内に、該プリント配線基板の一端から他端に亘って所定間隔毎に設けられた複数の検査用パターンからなるパターン列を形成する工程と、相隣接する上記検査用パターンの間隔を測定し、その最小値を求めることにより上記プリント配線基板が最も反った位置を検出する工程と、上記検出された反り位置と上記検査用パターン列の最端部の検査用パターンとの見かけ上の距離及び設計上の距離を測定し、上記検出された反り位置の反り量を検出する工程とを有する。
【0012】
このようなプリント回路板の測定方法によれば、プリント配線基板に所定間隔毎に反り検出パターンを設け、この反り検出パターン間の距離を測定することによりプリント配線基板に生じた最大反り位置及び反り量を検出することができる。
【0013】
また、本発明に係るプリント回路板の製造方法は、プリント配線基板上に、配線パターンとともに該プリント配線基板の一端から他端に亘って所定間隔毎に設けられた複数の検査用パターンからなるパターン列を形成する工程と、相隣接する上記検査用パターンの間隔を測定し、その最小値を求めることにより上記プリント配線基板が最も反った位置を検出する工程と、上記検出された反り位置と上記検査用パターン列の最端部の検査用パターンとの見かけ上の距離及び設計上の距離より、上記検出された反り位置の反り量を検出する工程と、上記プリント配線基板上に、上記検出された反り位置及び反り量に応じて、上記プリント配線基板との距離が一定となるように調整しながらメタルマスクを密着させる工程と、上記プリント配線基板上にはんだペーストを供給し、半導体素子を実装する工程を有する。
【0014】
このようなプリント回路板の製造方法によれば、プリント配線基板に所定間隔毎に反り検出パターンを設け、この反り検出パターン間の距離を測定することによりプリント配線基板に生じた最大反り位置及び反り量を検出することができる。したがって、検出された最大反り位置及び反り量に応じて、はんだペースト印刷用のメタルマスクとプリント配線基板との距離を調整してはんだペーストを塗布することができる。これにより、所望のはんだ量を安定して塗布することができるため、半導体素子を確実に実装することができる。
【0015】
【発明の実施の形態】
以下、本発明が適用されたプリント回路板の測定方法及びプリント回路板の製造方法について、図面を参照しながら詳細に説明する。本発明が適用されたプリント回路板1は、図1に示すように、1又は複数のプリント回路板の回路パターン2が形成された製造パネル3を製品サイズに打ち抜かれることにより形成されるものである。この製造パネル3は、回路パターン2が形成されていない周辺の空き領域4に製造パネル3の反り位置及び反り量を検出する反り検出パターン5が形成されている。
【0016】
製造パネル3は、例えばガラスエポキシ樹脂を用いた銅張積層板であり、完成品となるプリント回路板1の回路パターン2の形成領域と略同一又はやや広い面積を有し略矩形状に形成さている。また、製造パネル3は、公知のフォトリソグラフィを用いたプリントエッチ法等によって、表面3aに回路パターン2が1又は複数形成されている。
【0017】
回路パターン2は、LGAやCSP等の半導体パッケージが実装されるパッドが形成されている。このパッドには、製造パネル3上にパッドのパターンに応じた開口部が形成されたメタルマスクが密着された後、はんだペーストが印刷されることにより、適量のはんだが塗布され、半導体パッケージが実装される。
【0018】
製造パネル3の回路パターン2が形成されていない周辺の空き領域4には、製造パネル3の反りを検出する反り検出パターン5が形成されている。反り検出パターン5は、図1に示すように、製造パネル3の外側縁に沿って製造パネル3の一端から他端に亘って条線パターンが形成されている。また、この反り検出パターン5は、図2(A)及び(B)に示すように、一端から他端に亘って一定間隔a毎に条線パターンが直線上に連続するパターン列が形成されている。なお、図2(A)は、反り検出パターン5を製造パネル3の表面3a側から見た上面図であり、図2(B)は製造パネル3の断面図である。
【0019】
反り検出パターン5は、回路パターン2と同様に、公知のフォトリソグラフィを用いたプリントエッチ法等によって形成される。また、反り検出パターン5は、製造パネル3の回路パターン2が形成されていない周辺の空き領域4に形成されているため、製造パネル3がプリント回路板1の製品サイズに打ち抜かれることにより、プリント回路板1内には現れない。
【0020】
次いで、反り検出パターンが形成された製造パネル3の反り位置及び反り量の検出方法について説明する。製造パネル3の反り検出は、製造パネル3に回路パターン2が形成された後、はんだペースト印刷用のメタルマスクが密着される前に行われる。
【0021】
製造パネル3に発生する反りは、大別すると、図3に示すように、回路パターン2が形成された表面3a側が盛り上がる場合と、図4に示すように、裏面3b側が盛り上がる場合がある。何れの場合においても、製造パネル3に反りが発生することにより、表面3a側から見た反り検出パターン5の見かけ上の間隔は設計上の間隔よりも狭くなる。
【0022】
すなわち、図3(A)及び(B)に示すように、製造パネル3の表面3a側が盛り上がるように反った場合、表面3a側から見た検出パターン5の見かけ上の間隔a1、a2、a3は、設計上の間隔aと異なる値を示す。最も反りが大きい位置における製造パネル3の曲率半径は、他の位置における曲率半径より小さくなるため、最も反りが大きい位置における検出パターン5の間隔a2は、他の位置における検出パターン5の間隔a1及びa3よりも小さくなる(a2<a1=a3)。なお、図3(A)は、製造パネル3の表面3a側が盛り上がるように反った場合の反り検出パターン5を製造パネル3の表面3a側から見た上面図であり、図3(B)は製造パネル3の断面図である。
【0023】
図4(A)及び(B)に示すように、製造パネル3の裏面3b側が盛り上がるように反った場合においても同様に、表面3a側から見た検出パターン5の見かけ上の間隔a1、a2、a3は、設計上の間隔aと異なる値を示し、最も反りが大きい位置における検出パターン5の間隔a2は、他の位置における検出パターン5の間隔a1及びa3よりも小さくなる(a2<a1=a3)。なお、図4(A)は、製造パネル3の裏面3b側が盛り上がるように反った場合の反り検出パターン5を製造パネル3の表面3a側から見た上面図であり、図4(B)は製造パネル3の断面図である。
【0024】
したがって、製造パネル3の一端から他端にかけて一定間隔毎に形成された反り検出パターン5の各間隔を測定し、その最小値を求めることにより、その最小値が得られた位置を最も反りが大きい位置として検出することができる。
【0025】
この最も反りが大きい位置の反り量は以下のように求めることができる。図5に示すように、反り検出パターン5間の間隔が最小となった位置から当該反り検出パターン5を含むパターン列の最端部までの、表面3a側から見た見かけ上の距離をb、設計上の距離をcとする。このときの最も反りが大きい位置の反り量zは、以下の式で表される。
【0026】
z=a・tanθ
θ=tan−1(b/c)
このように反り検出パターン5を測定することにより、製造パネル3の、反りの向き、最も反りが大きい位置及びその反り量を検出することができる。
【0027】
このような製造パネル3の最大反り位置及び反り量の検出は、例えばはんだペースト印刷機に搭載されている位置合わせ用カメラを用いて行われる。すなわち、銅張積層基板に回路パターン2及び反り検出パターン5が形成された製造パネル3は、メタルマスクが密着された後、回路パターン2内に形成された部品実装用のパッドにはんだペーストが塗布される。このとき、製造パネル3は、はんだペースト印刷機に搭載されている位置合わせ用カメラを用いて、反り検出パターン5を画像認識させることにより、反りの向き、最大反り位置及び反り量が検出される。そして、製造パネル3は、検出された反り量に応じてメタルマスクとの間隔が一定に調整される。したがって、製造パネル3は、反りが発生した場合においても、適量のはんだペーストが供給されるため、はんだブリッジや未はんだ領域が生じることなく、LGAやCSP等の半導体パッケージを確実に実装することができる。
【0028】
また、反り検出パターンは、図6に示すように、製造パネル3の回路パターン2が形成されている回路形成領域6に設けてもよい。この反り検出パターン7は、製品サイズに打ち抜かれるプリント回路板1の外側縁に沿って一端から他端に亘って条線パターンが形成されている。また、反り検出パターン7は、一定間隔毎a毎に条線パターンが直線上に連続するパターン列が形成されている。この反り検出パターン7は、回路パターン2と同様に、公知のフォトリソグラフィを用いたプリントエッチ法等により形成される。
【0029】
このような反り検出パターン7によっても、上記反り検出パターン5と同様にして、プリント回路板1の反りの向き、最大反り位置及び反り量を検出することができる。また、反り検出パターン7は、回路形成領域6に形成されているため、製造パネル3の回路パターン2が形成されていない空き領域が狭く反り検出パターンが形成できない場合にもプリント回路板1の反りを検出することができ、適量のはんだペーストを供給しLGAやCSP等の半導体パッケージを確実に実装することができる。
【0030】
次いで、上述したプリント回路板の測定方法を用いたプリント回路板の製造方法について説明する。
【0031】
先ず、ガラスエポキシ樹脂を用いた銅張積層板からなる製造パネル3に、公知のフォトリソグラフィを用いたプリントエッチ法等により回路パターン2及び反り検出パターン5を形成する。
【0032】
次いで、製造パネル3をはんだペースト印刷機に搭載し、このはんだペースト印刷機の位置合わせ用カメラにより表面3a側から反り検出パターン5を画像認識させる。そして、各反り検出パターン5間の距離より最大反り位置を検出する。次いで、最大反り位置と当該検出パターン列の最端部との距離より当該最大反り位置の反り量を検出する。
【0033】
そして、製造パネル3には、はんだペーストの印刷パターンが開口されたメタルマスクが密着される。このとき、検出された製造パネル3の反り量に応じて、製造パネル3とメタルマスクとの間隔が一定に調整されて密着される。その後、メタルマスク上よりはんだペーストが塗布され、回路パターン2に形成されたパッド上にはんだペーストが供給される。製造パネル3とメタルマスクとの間隔が一定に調整されているため、いずれのパッドにも所望の量のはんだペーストが供給される。
【0034】
次いで、はんだが供給されたパッド上にLGAやCSP等の半導体パッケージが搭載され、リフロー工程を経て製造パネル3上に実装される。半導体パッケージは、各パッド上に適量のはんだペーストが供給されているため、確実に実装される。その後、製造パネル3が製品サイズに打ち抜かれることによりプリント回路板1が形成される。
【0035】
なお、以上の工程は、図6に示すような反り検出パターン7を回路形成領域6に設けた場合においても同様に行われる。
【0036】
以上、本発明が適用されたプリント回路板の測定方法及びこれを用いたプリント回路板の製造方法について説明したが、本発明に係る反り検出パターンは、上述した条線パターンのみならず角形パターン、丸形パターン等、所定間隔毎に設けられパターン間の距離を測定できるものであればよい。
【0037】
【発明の効果】
以上、詳細に説明したように、本発明に係るプリント回路板の測定方法及びプリント回路板の製造方法によれば、プリント配線基板に所定間隔毎に反り検出パターンを設け、この反り検出パターン間の距離を測定することによりプリント配線基板に生じた最大反り位置及び反り量を検出することができる。したがって、検出された最大反り位置及び反り量に応じて、はんだペースト印刷用のメタルマスクとプリント配線基板との距離を調整してはんだペーストを塗布することができる。これにより、所望のはんだ量を安定して塗布することができるため、半導体素子を確実に実装することができる。
【図面の簡単な説明】
【図1】回路パターンが形成されていない空き領域に反り検出パターンが形成された製造パネルを示す上面図である。
【図2】反り検出パターンを示す図である。
【図3】製造パネルが表面側に盛り上がるように沿った場合の反り検出パターンを示す図である。
【図4】製造パネルが裏面側に盛り上がるように沿った場合の反り検出パターンを示す図である。
【図5】製造パネルの反り量を検出する工程を説明する図である。
【図6】回路パターンが形成されている回路形成領域に反り検出パターンが形成された製造パネルを示す上面図である。
【符号の説明】
1 プリント回路板、2 回路パターン、3 製造パネル、4 空き領域、5 反り検出パターン、6 回路形成領域
Claims (8)
- プリント配線基板内に、該プリント配線基板の一端から他端に亘って所定間隔毎に設けられた複数の検査用パターンからなるパターン列を形成する工程と、
相隣接する上記検査用パターンの間隔を測定し、その最小値を求めることにより上記プリント配線基板が最も反った位置を検出する工程と、
上記検出された反り位置と上記検査用パターン列の最端部の検査用パターンとの見かけ上の距離及び設計上の距離を測定し、上記検出された反り位置の反り量を検出する工程とを有するプリント回路板の測定方法。 - 上記検査用パターンを、上記プリント配線基板の配線パターンが形成されていない周辺の空き領域に形成することを特徴とする請求項1記載のプリント回路板の測定方法。
- 上記検査用パターンを、上記プリント配線基板の配線パターンが形成されている回路形成領域に形成することを特徴とする請求項1記載のプリント回路板の測定方法。
- 上記検査用パターン列を、直線上に形成することを特徴とする請求項1記載のプリント回路板の測定方法。
- プリント配線基板上に、配線パターンとともに該プリント配線基板の一端から他端に亘って所定間隔毎に設けられた複数の検査用パターンからなるパターン列を形成する工程と、
相隣接する上記検査用パターンの間隔を測定し、その最小値を求めることにより上記プリント配線基板が最も反った位置を検出する工程と、
上記検出された反り位置と上記検査用パターン列の最端部の検査用パターンとの見かけ上の距離及び設計上の距離より、上記検出された反り位置の反り量を検出する工程と、
上記プリント配線基板上に、上記検出された反り位置及び反り量に応じて、上記プリント配線基板との距離が一定となるように調整しながらメタルマスクを密着させる工程と、
上記プリント配線基板上にはんだペーストを供給し、半導体素子を実装する工程を有するプリント回路板の製造方法。 - 上記検査用パターンを、上記プリント配線基板の配線パターンが形成されていない周辺の空き領域に形成することを特徴とする請求項5記載のプリント回路板の製造方法。
- 上記検査用パターンを、上記プリント配線基板の配線パターンが形成されている回路形成領域に形成することを特徴とする請求項5記載のプリント回路板の製造方法。
- 上記検査用パターン列を直線上に形成することを特徴とする請求項5記載のプリント回路板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003177035A JP2005010103A (ja) | 2003-06-20 | 2003-06-20 | プリント回路板の測定方法及びプリント回路板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003177035A JP2005010103A (ja) | 2003-06-20 | 2003-06-20 | プリント回路板の測定方法及びプリント回路板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005010103A true JP2005010103A (ja) | 2005-01-13 |
Family
ID=34099736
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003177035A Withdrawn JP2005010103A (ja) | 2003-06-20 | 2003-06-20 | プリント回路板の測定方法及びプリント回路板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005010103A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016530522A (ja) * | 2013-08-23 | 2016-09-29 | コー・ヤング・テクノロジー・インコーポレーテッド | 基板検査方法及びそれを用いた基板検査システム |
US9888565B2 (en) | 2015-09-24 | 2018-02-06 | Samsung Electronics Co., Ltd. | Memory module and solid state drive having the same |
-
2003
- 2003-06-20 JP JP2003177035A patent/JP2005010103A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016530522A (ja) * | 2013-08-23 | 2016-09-29 | コー・ヤング・テクノロジー・インコーポレーテッド | 基板検査方法及びそれを用いた基板検査システム |
US9888565B2 (en) | 2015-09-24 | 2018-02-06 | Samsung Electronics Co., Ltd. | Memory module and solid state drive having the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4162583B2 (ja) | プリント配線板および半導体装置 | |
US9511455B2 (en) | Substrate inspection device and component mounting device | |
TWI548046B (zh) | 電路板及其製造方法 | |
WO2014171890A1 (en) | Accurate positioning and alignment of a component during processes such as reflow soldering | |
US20030063448A1 (en) | Electronic component package, printed circuit board, and method of inspecting the printed circuit board | |
JP2005010103A (ja) | プリント回路板の測定方法及びプリント回路板の製造方法 | |
JP2014045190A (ja) | 印刷回路基板の製造方法 | |
JP5050995B2 (ja) | バンプ付き電子部品の実装装置および実装方法 | |
JP2004111809A5 (ja) | ||
JP2007027341A (ja) | プリント配線板および電子部品実装構造 | |
JPH05283825A (ja) | 認識マーク付きプリント基板 | |
JP2004303944A (ja) | モジュール基板及びその製造方法 | |
KR100986294B1 (ko) | 인쇄회로기판의 제조방법 | |
US20130153278A1 (en) | Ball grid array package and method of manufacturing the same | |
JP2012066539A (ja) | メタルマスクおよびそのメタルマスクを用いたはんだペースト印刷方法 | |
CN113630954A (zh) | 线路板 | |
JP2009267117A (ja) | 半導体装置、基板、及び半導体装置の実装方法 | |
WO2019176198A1 (ja) | 半田ペースト印刷方法、半田ペースト印刷用マスク、及び電子回路モジュールの製造方法 | |
JPH0555738A (ja) | 電子部品実装方法 | |
JP2012015198A (ja) | 配線基板およびその製造方法 | |
JPH09129990A (ja) | 実装基板及び実装方法 | |
JP2005347711A (ja) | プリント配線板 | |
JP2006100710A (ja) | 電子部品の実装構造及び、該実装構造を備えた記録装置 | |
JP2007242906A (ja) | プリント配線板 | |
JPH04309288A (ja) | 印刷配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060905 |