KR20100106366A - 유기 반도체 디바이스 제조 방법 및 유기 반도체 디바이스 - Google Patents

Abstract

다수의 픽셀을 갖는 유기 반도체 디바이스를 제조하는 방법이 개시된다. 이 유기 반도체 디바이스 제조 방법은, 웰-정의 뱅크(308)의 패터닝 층을 포함하는 기판을 제공하는 단계와, 웰 내 및 웰-정의 뱅크(308) 위에 제 1 전도성 물질(310, 312) - 제 1 전도성 물질은 웰 내에 제 1 전극(310)을 형성하고 웰-정의 뱅크(308) 위에 버스-바(312)를 형성하되, 제 1 전극과 버스-바 사이가 전기적으로 단락됨 - 을 증착하는 단계와, 웰 내의 제 1 전극(310) 위에 유기 반도체 층을 증착하는 단계와, 유기 반도체 층 및 버스 양쪽 모두 위에 제 2 전도체 물질을 증착하여 유기 반도체 층 및 버스-바(312) 위에 연속적인 제 2 전극을 형성하는 단계를 포함한다.

Description

유기 반도체 디바이스 제조 방법 및 유기 반도체 디바이스{ELECTROLUMINESCENT DEVICES COMPRISING BUS BARS}

본 발명은 버스 바를 포함하는 전기발광(electroluminescent) 디바이스 및 그의 제조 방법에 관한 것이다. 본 발명의 실시예는 증가된 횡방향 전도성을 갖는 투명 캐소드를 구비한 전면 발광(top-emitting) 디바이스 및 그의 제조 방법에 관한 것이다.

OLED(유기 발광 디바이스)를 이용하여 제조되는 디스플레이는 다른 평판 기술 이상의 다수의 이점을 제공한다. 그들은, 밝고 다채로우며 신속한 스위칭이고, 넓은 시야 각을 제공하며, 다양한 기판 상에서 용이하고 저렴하게 제조된다. 유기(본 명세서에서는 유기 금속을 포함함) 발광 다이오드(LED)는 채용된 물질에 따른 채색 범위로 폴리머, 소분자 및 덴드리머(dendrimers)를 포함한 물질을 이용하여 제조될 수 있다. 폴리머계 유기 LED의 실례는 WO 90/13148, WO 95/06400 및 WO 99/48160호에 기재되어 있다. 덴드리머계 물질의 실례는 WO 99/21935 및 WO 02/067343호에 기재되어 있다. 소위 소분자 기반 디바이스의 실례는 미국특허 제4,539,507호에 기재되어 있다.

일반적인 OLED 디바이스는 2개의 유기 물질 층을 포함하되, 그 중 하나의 층은 발광 폴리머(LEP), 올리고머 또는 발광 저분자 가중 물질과 같은 발광 물질의 층이며, 다른 하나의 층은 폴리티오펜 유도체 또는 폴리아닐린 유도체와 같은 홀 주입 물질의 층이다.

OLED는 픽셀 매트릭스 내의 기판 상에 증착되어 단채색 또는 다채색 픽셀화 디스플레이를 형성할 수 있다. 다채색 디스플레이는 적색, 녹색 및 청색 발광 픽셀의 그룹을 이용하여 구성될 수 있다. 소위 능동 매트릭스 디스플레이는 각각의 픽셀과 연계되는 메모리 요소, 일반적으로 저장소 커패시터 및 박막 트랜지스터(TFT)를 가지며, 수동 매트릭스 디스플레이는 이러한 메모리 요소를 가지지 않고 그 대신에 안정적 이미지의 인상을 부여하도록 제각각 스캐닝된다. 다른 수동 디스플레이는 다수의 세그먼트가 공통 전극을 공유하고 세그먼트가 전압을 그것의 다른 전극에 인가함으로써 점화될 수 있는 세그먼트 디스플레이를 포함한다. 간단한 세그먼트 디스플레이는 스캐닝될 필요는 없지만, 다수의 세그먼트 영역을 포함하는 디스플레이에서는 전극이 다중화되어 (그들의 수를 감소시키고) 스캐닝될 수 있다.

도 1은 OLED 디바이스(100)의 실례를 통해 수직 단면을 도시하고 있다. 능동 매트릭스 디스플레이에서, 픽셀의 일부 영역은 연계된 구동 회로(도 1에는 도시되지 않음)에 의해 점유된다. 디바이스의 구조는 예시 목적을 위해 다소 단순화된다.

OLED(100)는 기판(102)을 포함하되, 이 기판은 일반적으로 0.7㎜ 또는 1.1㎜ 유리이지만, 선택적으로 투명한 플라스틱 또는 그 밖의 몇몇 실질적으로 투명한 물질이다. 애노드 층(104)은 일반적으로 대략 40㎚ 내지 150㎚ 두께의 인듐 주석 산화물(indium tin oxide)을 포함하는 기판 상에 증착되는데, 이것의 상부 일부분에는 금속 콘택트 층이 제공된다. 일반적으로, 콘택트 층은 대략 500㎚의 알루미늄, 또는 크롬 층들 사이에 샌드위치되는 알루미늄 층을 포함하며, 이것은 흔히 애노드 금속이라고 지칭된다. ITO 및 콘택트 금속으로 코팅된 유리 기판은 폭넓게 이용될 수 있다. ITO 위의 콘택트 금속은 애노드 커넥션이 특히 디바이스로의 외부 콘택트에 대해 투명할 필요가 없는 감소시킨 저항성 경로를 제공하는 데 도움이 된다. 콘택트 금속은 그것이 원하지 않는, 특히 디스플레이를 흐리게 하는 ITO로부터 포토리소그래피에 후속하는 에칭의 표준 프로세스에 의해 제거된다.

실질적으로 투명한 홀 주입 층(106)은 애노드 층 위에 증착되고, 그 다음에 전기 발광 층(108) 및 캐소드(110)가 증착된다. 전기 발광 층(108)은, 예를 들어 PPV(폴리(p-페닐렌비닐렌))을 포함할 수 있고, 애노드 층(104) 및 전기 발광 층(108)의 홀 에너지 레벨과 매칭하는 데 도움이 되는 홀 주입 층(106)은 전도성 투명 폴리머, 예를 들어 독일의 H.C. Starck사의 PEDOT:PSS(폴리스티렌-설포네이트-도핑된 폴리에틸렌-다이옥시티오펜)을 포함할 수 있다. 일반적인 폴리머계 디바이스에서, 홀 주입 층(106)은 대략 200㎚의 PEDOT를 포함할 수 있다. 발광 폴리머 층(108)은 일반적으로 두께가 대략 70㎚이다. 이러한 유기 층은 스핀 코팅(이후 플라즈마 에칭 또는 레이저 절삭에 의해 원하지 않는 영역으로부터 물질을 제거함) 또는 잉크젯 프린팅에 의해 증착될 수 있다. 후자의 경우, 뱅크(112)는, 예를 들어 포토레지스트를 이용하여 유기 층이 증착될 수 있는 웰을 정의하도록 기판 상에 정의될 수 있다. 이러한 웰은 디스플레이의 발광 영역 또는 픽셀을 정의한다.

캐소드 층(110)은 일반적으로 보다 두꺼운 알루미늄 캡핑 층(capping layer)으로 커버되는 (예를 들어, 물리적 증기 증착에 의해 증착되는) 칼슘 또는 바륨과 같은 낮은 일함수 금속을 포함한다. 선택적으로, 추가 층이 개선된 전자 에너지 레벨 매칭을 위해 리튬 플루오라이드 층과 같은 전기 발광 층에 바로 인접하게 제공될 수 있다. 캐소드 라인들의 상호 전기 절연은 캐소드 절연체(도 1에는 도시하지 않음)를 이용하여 달성되거나 강화될 수 있다.

동일한 기분 구조가 또한 소분자 디바이스에 채용될 수 있다.

일반적으로, 다수의 디스플레이는 단일 기판 상에 제조되고, 제조 프로세스 말미에는 기판이 스크라이브(scribe)되며, 캡슐화 이전에 분리된 디스플레이는 산화 및 수분 진입을 금지하도록 각각 부착된다. 대안으로, 디스플레이는 스크라이빙 및 분리 이전에 캡슐화될 수 있다.

OLED를 조명하기 위해, 예를 들어 도 1에 예시된 배터리(118)에 의해 애노드와 캐소드 사이에 전력이 인가된다. 도 1에 도시된 실례에서, 광은 투명 애노드(104) 및 기판(102)을 통해 방사되며, 캐소드는 일반적으로 반사성이다. 이러한 디바이스는 "배면 발광기(bottom emitter)"라고 지칭된다. 캐소드를 통해 방사하는 디바이스("전면 발광기(top emitters)")도, 예를 들어 대략 50-100㎚보다 작은 캐소드 층(110)의 두께를 유지하여 캐소드가 실질적으로 투명이도록 유지하거나 ITO와 같은 투명 캐소드 물질을 이용함으로써 구성될 수 있다.

이제 도 1b를 참조하면, 이것은 도 1의 것과 유사한 소자들이 동일한 참조 번호로 표시되는 능동 매트릭스 OLED 디스플레이 디바이스(150)를 통과하는 간략한 단면을 도시하고 있다. 도시한 바와 같이, 홀 주입 층(106) 및 전기 발광 층(108)은 애노드 금속(104) 및 캐소드 층(110)에서 제각각 정의되는 상호 수직 애노드 및 캐소드 라인의 교차점에서 다수의 픽셀(152)로 세분된다. 도면에서, 캐소드 층(110)에 정의된 전도성 라인(154)은 페이지 내에서 러닝(running)되고, 캐소드 라인에 직각으로 러닝된 다수의 애노드 라인(158) 중 하나를 통과하는 단면이 도시되어 있다. 캐소드 및 애노드 라인의 교차점에서 전기 발광 픽셀(152)은 관련 라인들 사이에 전압을 인가함으로써 어드레싱될 수 있다. 애노드 금속 층(104)은 외부 콘택트를 디스플레이(150)에 제공하며, (애노드 금속 리드 아웃 위에 캐소드 층 패턴을 러닝함으로써) OLED로의 애노드 및 캐소드 커넥션에 이용될 수 있다.

전술한 OLED 물질, 특히 발광 폴리머 물질 및 캐소드는 산화 및 수분에 민감하다. 따라서 디바이스는 애노드 금속 층(104) 상으로 UV-경화가능 에폭시 글루(113)에 의해 접착된 금속 또는 유리 캔(111)에 캡슐화된다. 바람직하게는, 애노드 금속 콘택트는 그들이 금속 캔(111)의 귀부(lip) 아래를 통과하여 경화용 UV 광으로의 글루(113)의 노출을 용이하게 하는 경우에 얇아진다.

총 천연색의 모든 플라스틱 스크린의 구현에는 상당한 노력이 들고 있다. 이 목적을 달성하기 위한 주요 도전은, (1) 기본 3색인 적색, 녹색 및 청색의 공액 폴리머(conjugated polymer)로의 액세스, 및 (2) 공액 폴리머가 총 천연색의 디스플레이 구조 내에서 용이하게 처리되고 제조되어야 하는 것이다. 폴리머 발광 디바이스(PLED)는 방사 컬러의 조작이 공액 폴리머의 화학적 구조를 변경함으로써 달성될 수 있기 때문에 제 1 요건을 충족시킨다는 점에서 큰 가망성을 보여 준다. 그러나, 공액 폴리머의 화학적 성질의 변조가 종종 연구소 규모 면에서는 쉽고 저렴하다 하지만, 산업 규모 면에서는 비싸고 복잡한 프로세스일 수 있다. 총 천연색 매트릭스 디바이스의 용이한 처리가능성 및 축성의 제 2 요건은 양호한 다채색 픽셀을 마이크로-패터닝 하는 방법 및 총 천연색 방사를 달성하는 방법에 대한 의문을 제기한다. 잉크젯 프린팅 및 하이브리드 잉크젯 프린팅 기술은 PLED 디바이스의 패터닝에 많은 관심을 얻어왔다(Science 1998, 279, 1135; Wudl 등의, Appl Phys. Lett. 1998, 73, 2561; J. Bharathan, Y. Yang, Appl. Phys. Lett. 1998, 72, 2660 참조).

총 천연색 디스플레이의 개발에 공헌하기 위해, 직접적인 컬러 튜닝, 양호한 처리성 및 저렴한 대량 제조 가능성을 나타내는 공액 폴리머가 연구되고 있다. 폴리-2,7-플루오렌은 청색 발광 폴리머 내로의 많은 연구 주체가 되고 있다(예를 들어, A. W. Grice, D. D. C. Bradley, M. T. Bernius, M. Inbasekaran, W. W. Wu, E. P. Woo, Appl. Phys. Lett. 1998, 73, 629, J. S. Kim, R. H. Friend, F. Cacialli, Appl. Phys. Lett. 1999, 74, 3084, WO-A-00/55927, 및 M. Bernius 등의 Adv. Mater., 2000, 12, No. 23, 1737 참조).

능동 매트릭스 유기 발광 디바이스(AMOLED)는 전기 발광 픽셀 및 캐소드가 개별 픽셀 및 투명 애노드를 제어하기 위한 능동 매트릭스 회로를 포함하는 유리 기판 상에 증착된다. 이들 디바이스에서의 광은 애노드 및 유리 기판을 통해 뷰어를 향해 방사된다(소위 배면 발광). 투명 캐소드를 구비한 디바이스(소위 "전면 발광" 디바이스)는 이 문제에 대한 해결책으로서 개발되고 있다. 투명 캐소드는 다음의 특징, 즉 투명성, 전도성, 및 디바이스의 전기 발광 층 또는 존재한다면 전자 수송 층의 LUMO 내로의 효율적인 전자 주입을 위한 낮은 일함수를 가져야 한다.

전면 발광 디바이스의 실례가 도 2에 도시되어 있다. 전면 발광 디바이스는 절연 평면 층(204)이 배치되는 기판(202)을 포함한다. 비아 홀은 애노드가 그것의 연계된 TFT(도시하지 않음)에 접속될 수 있도록 평면 층(204)에 제공된다. 애노드(206)는 웰-정의 뱅크(208)가 상부에 정의되는 평면 층(204) 상에 배치된다. 애노드(206)는 반사성인 것이 바람직하다. 전기 발광 물질(210)은 뱅크에 의해 정의되는 웰 내에 배치되고, 투명 캐소드(212)는 웰 및 뱅크 위에 배치되어 연속 층을 형성한다.

그러나, 매우 작은 두께 이상의 어떤 것에서 투명한 물질은 거의 없다. 이러한 한 가지 물질이 인듐 주석 산화물(ITO)이며, 본 분야에 개시된 투명 캐소드의 그러한 실례는 Appl. Phys. Lett 68, 2606, 1996에 개시된 MgAg/ITO 및 J. Appl. Phys. 87, 3080, 2000에 개시된 Ca/ITO를 포함한다.

이러한 실례에서, 제 1의 얇은 금속(또는 MgAg의 경우에는 금속 합금) 층은 전자 주입을 제공한다. 그러나, 이 층의 얇기는 횡방향 전도성이 불량하게 한다. ITO의 층은 그것이 보다 큰 두께에서 투명하여 캐소드의 횡방향 전도성을 개선하기 때문에 필수적이다.

그러나, ITO는 그것이 증착되는 층(들)에 손상을 야기하기 쉬운 고에너지 스퍼터링 프로세스에 의해 증착된다. 따라서, 이러한 경우, 및 ITO에 대한 대안과 관련한 제약이 주어지면, 별도의 투명한 전도성 물질 층의 필요성이 제거될 수 있다면 바람직할 것이다.

버스-바는 전도성 층의 전도성을 증가시켜, 액티브 영역으로부터 금속의 후막화를 제공하는 잘 알려진 방법이다(예를 들어, 미국특허 제6,664,730호 참조). 그러나, 이러한 버스-바가 투명하지 않다면, 전면 발광 디바이스에서의 그들의 이용은 능동 매트릭스 회로가 배면 발광 AMOLED의 경우에 대한 것과 동일한 방법으로 픽셀의 발광 영역을 감소시켜 상기 디바이스와 연계된 이점을 감소시킬 것이라는 것이 매우 명백할 것이다.

전기 발광 공식의 잉크젯 프린팅은 패터닝된 디바이스를 형성하는 저렴하고 효율적인 방법이다. EP-A-0880303에 개시된 바와 같이, 이것은 전기발광 물질이 잉크젯 프린팅에 의해 증착되는 픽셀을 정의하는 웰을 형성할 포토리소그래피의 이용을 의미한다. WO 2006/123126에는, 본 애플리케이션이 웰 정의 레지스트 뱅크를 이용하여 패터닝된 금속 층이 버스-바를 제공하도록 증착될 수 있는 구조를 제공하게 함으로써 픽셀의 방사 영역을 감소시키는 일 없이, 전면 발광 디바이스 내의 이러한 얇은 투명 캐소드 층의 전도성을 증진시키고자 하는 문제에 대한 해결첵을 제공하고 있다.

웰-정의 층의 상부 표면 상의 금속 층은 그것이 저촉하고 있는 투명 캐소드 층의 전도성을 강화할 수 있는 버스-바를 제공한다. 이 금속 층에 의해 제공되는 버스-바가 웰-정의 뱅크의 존재로 인해 이미 비방사성인 디바이스의 영역 상에서 배치되기 때문에, 투명 캐소드 층의 전도성은 픽셀의 방사 영역을 감소시키지 않고도 강화될 수 있다.

WO 2006/123126에 설명된 전면 발광 디바이스를 제조하는 방법에서, 애노드 층은 기판 상에 증착되고, 웰-정의 뱅크 물질은 애노드 층 위에 증착되며, 버스-바용 금속 물질은 웰-정의 뱅크 위에 증착된다. 뱅크 물질 및 금속 물질은 버스-바를 형성하는 금속이 뱅크의 상부 위에만 배치되도록 패터닝된다. 그러면, 유기 전기 발광 물질이 애노드 물질 위의 웰 내에 증착될 수 있고, 투명 캐소드가 뱅크의 상부에 있는 전기발광 물질 및 버스-바 위에 배치된다.

본 발명의 목적은 WO 2006/123126에 설명된 발명의 대안을 제공하는 것이다.

WO 2006/123126에 설명된 장치에는, 버스-바를 형성하는 금속 층이 웰-정의 뱅크의 상부에만 배치되도록 패터닝된다. 그러나, 본 출원인은, 버스-바를 형성하는 금속 물질이 OLED의 애노드 층에도 이용된다면 그러한 패터닝이 요구되지 않을 것이라는 것을 파악하고 있었다.

따라서, 본 발명의 제 1 양상에 따르면, 다수의 픽셀을 갖는 유기 반도체 디바이스를 제조하는 방법으로서, 웰-정의 뱅크(well-defining bank)의 패터닝 층을 포함하는 기판을 제공하는 단계와, 웰 내 및 웰-정의 뱅크 위에 제 1 전도성 물질 - 제 1 전도성 물질은 웰 내에 제 1 전극을 형성하고 웰-정의 뱅크 위에 버스-바(bus-bars)를 형성하되, 제 1 전극과 버스-바 사이가 전기적으로 단락됨 - 을 증착하는 단계와, 웰 내의 제 1 전극 위에 유기 반도체 층을 증착하는 단계와, 유기 반도체 층 및 버스-바 양쪽 모두 위에 제 2 전도체 물질을 증착하여 유기 반도체 층 및 버스-바 위에 연속적인 제 2 전극을 형성하는 단계를 포함하는 유기 반도체 디바이스 제조 방법이 제공된다.

본 발명의 제 2 양상에 따르면, 다수의 픽셀을 구비한 유기 반도체 디바이스로서, 다수의 픽셀을 구비한 유기 반도체 디바이스로서, 웰-정의 뱅크의 패터닝 층을 포함하는 기판과, 웰 내 및 웰-정의 뱅크 위의 제 1 전도성 물질 - 제 1 전도성 물질은 웰 내에 제 1 전극을 형성하고 웰-정의 뱅크 위에 버스-바를 형성하되, 제 1 전극과 버스-바 사이가 전기적으로 단락됨 - 의 층과, 웰 내의 제 1 전극 위의 유기 반도체 층과, 유기 반도체 층 및 버스-바 위의 제 2 전도성 물질 - 제 2 전도성 물질은 유기 반도체 층 및 버스-바 위에 연속적인 제 2 전극을 형성함 - 의 층을 포함하는 유기 반도체 디바이스가 제공된다.

바람직하게는, 제 1 전극은 반사성이고, 제 2 전극은 전면 발광 디바이스를 형성하기 위해 투명하다. 제 1 전극은 애노드일 수 있고, 제 2 전극은 캐소드일 수 있다. 이러한 장치에서, 투명 캐소드는 그것을 통해 적어도 일부의 광을 통과시킬 임의의 낮은 일함수 전도성 물질을 포함할 수 있다. 예를 들어, 투명 캐소드는 적어도 30%의 광 투과율, 바람직하게는 적어도 50%의 광 투과율, 보다 바람직하게는 적어도 60%의 투과율, 및 가장 바람직하게는 적어도 80%의 광 투과율을 가질 수 있다. 투명 캐소드는 단일 전도성 물질 층 또는 다수의 층을 포함할 수 있다.

특히, 바람직한 투명 캐소드 장치는 유기 반도체 층과의 접촉 시에 투명할 정도로 충분히 얇은 낮은 일함수 금속을 포함한다. 바람직한 낮은 일함수 물질은 3.5eV 이하, 바람직하게는 3.2eV 이하, 가장 바람직하게는 3.0eV 이하의 일함수를 갖는다. 이 범위 내의 일함수를 갖는 알칼리 토금속, 구체적으로 바륨 또는 칼슘은 특히 바람직하다. 낮은 일함수의 얇은 물질은 유기 반도체 층에 어떠한 손상도 야기하지 않는 열적 또는 전자 빔 증발과 같은 비교적 낮은 에너지 프로세스에 의해 증착될 수 있다.

다른 바람직한 투명 캐소드 장치는 얇은 금속 층으로 캡핑된 얇은 유전체 물질 층을 포함한다. 바람직한 유전체 물질은 금속 산화물 또는 플루오라이드, 바람직하게는 플루오라이드이다. 바람직한 금속 양이온(metal cations)은 알칼리성이거나 알칼리 토금속이다. 특히, 바람직한 것은 리튬, 소듐, 칼슘 및 바륨의 플루오라이드이다. 임의의 얇은 금속 층은, 그것이 그것의 투명성을 유지한다면, 유전체 층을 캡핑하는 데 도움이 될 수 있다.

일반적으로, 적절히 선택되면, 캐소드 층은 20㎚까지 투명성을 유지할 수 있다. 바람직한 두께는 캐소드 물질 자체의 식별에 의존할 것이다. 예를 들어, 30% 이상의 광 투과율은 14㎚ 두께로 Mg-Al 합금을 형성함으로써 달성될 수 있다. 적합한 투명 캐소드 물질의 실례는 당업자에게 잘 알려져 있으며, 예를 들어 미국 특허 번호 제5,703,436호 및 제5,707,745호에 개시되어 있다.

웰 정의 뱅크 층을 형성하는 데 이용되는 물질은 당업자에게 알려져 있는 임의의 적합한 기술, 예컨대 스핀 코팅에 의해 기판 상에 증착될 수 있다. 웰-정의 층의 두께는 유기 반도체 물질의 용해제가 잉크젯 프린팅 프로세스에 의해 증착되는 웰의 경계를 정의할 정도로 충분하지만, 웰과 뱅크 사이의 경계에서 단락되는 제 2 전극의 상당한 위험이 존재할 정도로 높지는 않게 한다. 제 2 전극은 디스플레이의 픽셀 위에 연속 층을 형성해야 한다. 따라서, 일반적으로, 웰 정의 층은 제 1 전극과 버스-바 사이에서 전기적으로 단락된다는 것을 보장하도록 하기 위해 제 1 전극의 두께의 적어도 1.5배, 바람직하게는 적어도 2배의 두께를 갖는다. 또한, 웰-정의 층은 일반적으로 제 2 전극이 유기 반도체 층 위의 물질과 뱅크 상의 버스-바 위의 물질 사이에 어떠한 전기적으로 단락되지 않고 연속 층을 형성하는 것을 보장하기 위해 제 1 전극의 두께의 30배보다 작다. 웰-정의 층이 포토레지스트 층인 경우, 그것은 임의의 포토레지스트 물질로부터 형성될 수 있는 그것의 실례는 감광 폴리머 등으로 포함한다(예를 들어, EP-A-08809303 참조).

뱅크 구조가 웰과 뱅크 사이의 경계에서 단락되는 제 2 전극을 보호해야 한다는 요건 이외에도, 웰 내의 제 1 전극과 뱅크 상의 버스-바 사이에서 콘택트가 단락되어야 한다는 것이 추가 요건이다.

웰-정의 뱅크 층에 대한 양쪽의 요건을 달성하기 위한 한 가지 방법은, 제 1 전극과 버스-바 사이의 콘택트가 단락되는 한편 제 2 전극이 연속 층 내에서 유지되도록 웰-정의 뱅크 층의 높이 및 경사를 튜닝하는 것이다. 제 2 전극이 웰을 유기 반도체 물질 및 선택적으로는 전하 주입 및 수송 층과 같은 다른 층으로 충진시킨 후에 증착되기 때문에, 웰 위의 제 2 전극과 뱅크의 상측 사이의 높이 차이에 비하면 제 1 전극과 뱅크의 상측 사이에는 더 큰 높이 차이가 있을 것이다. 이와 같이, 웰-정의 뱅크 층의 높이는 제 2 전도성 물질에 대한 연속 층을 유지시키면서 웰과 뱅크 사이의 경계에서 제 1 전도성 층을 단락하도록 튜닝될 수 있다.

웰-정의 뱅크 층에 대한 양쪽 요건을 달성하는 다른 방법은, 언더컷 구조를 갖는 제 1 뱅크를 포함하는 이중 뱅크 구조를 형성하는 것이다. 즉, 제 1 뱅크의 벽은 기판의 수직선과 벽 사이의 각도가 0°보다 작도록 하는 네거티브 프로파일을 갖는다. 버스-바는 제 1 뱅크의 상부에 배치되며, 웰 내부로 포지티브 경사를 갖는 제 2 뱅크는 그 위에 배치된다. 제 1 뱅크의 언더컷 구조는 제 1 전극을 형성하는 제 1 전도성 물질과 버스-바를 형성하는 제 1 전도성 물질 사이가 단락된다는 것을 보장한다. 제 2 뱅크의 포지티브 경사는 뱅크 위의 제 2 전도성 물질과 웰 위의 제 2 전도성 물질 사이에 연속적인 전기 커넥션이 있다는 것을 보장한다. 즉, 제 2 뱅크의 벽은 기판의 수직선과 벽 사이의 각도가 0°보다 크도록 하는 포지티브 프로파일을 갖는다. 이것은 제 2 전극 층에서의 연속성을 보장하는 데 도움이 된다.

유기 반도체 층은 하나 이상의 유기 발광 물질을 포함할 수 있다. 2 이상의 유기 발광 물질이 있는 경우, 이들은 개별적인 이산 층으로서 또는 상기 물질의 혼합물로서 단일 층 내에 배치될 수 있다. 임의의 유기 발광 물질은 본 발명의 실시예와 함께 이용될 수 있다. 적합한 실례는, 폴리-페닐렌-비닐렌(poly-phenylene-vinylene: PPV) 및 그것의 유도체(예를 들어, WO-A-90/13148 참조); 폴리프루오렌(polyfluorene) 유도체(예를 들어, A. W. Grice, D. D. C. Bradley, M. T. Bernius, M. Inbasekaran, W. W. Wu, E. P. Woo의 Appl. Phys. Lett. 1998, 73, 629, WO-A-00/55927 및 Bernius 등의 Adv. Materials, 2000, 12, No. 23, 1737 참조), 특히 2,7-링크된 9,9 다이알킬 폴리플루오렌 또는 2,7-링크된 9,9 다이아릴 폴리플루오렌; 폴리스피로플루오렌, 특히 2,7-링크된 폴리-9,9- 스피로플루오렌; 폴리나프틸렌 유도체, 폴리인데노플루오렌 유도체, 특히 2,7-링크된 폴리인데노플루오렌, 및 폴리페난트레닐 유도체와 같은 폴리(아리렌 비닐렌)를 포함하는 공액 폴리머를 포함한다. 유기 반도체 물질은 웰-정의 층에 의해 정의되는 웰 내로의 잉크젯 프린팅에 의해 증착되는 것이 바람직하다. 전기 발광 물질을 증착시키는 데 이용되는 잉크젯 합성물은 적어도 하나의 용제, 적어도 하나의 전기 발광 물질 및 선택적 첨가제(예컨대, 합성물의 점도(viscosity), 끓는 점 등을 수정하기 위한 첨가제)를 포함한다. 잉크젯 프린팅을 위한 적합한 전기 발광 합성물은, 예를 들어 EP 0880303 및 WO 01/16251에 개시된 바와 같이 당업자에게 명백할 것이다. 적합한 용제는, 예를 들어 알킬 또는 알킬 치환 벤젠, 특히 폴리알킬벤젠을 포함하되, 2개 이상의 알킬 치환체는 링을 형성하도록 링크될 수 있다.

전기 발광 층 또는 층들의 정확한 두께는 전기 발광 층(들)의 물질(들)의 식별 및 디바이스의 다른 구성요소의 식별과 같은 인자에 의존하여 변할 것이다. 그러나, 일반적으로, 전기 발광 층의 두께(또는 2 이상의 층이 존재하는 경우라면 조합된 두께)는 1㎚ 내지 250㎚, 바람직하게는 50㎚ 내지 120㎚이다.

전하 주입 및 전하 수송 층과 같은 다른 능동 층은 웰 내에 증착될 수 있다.

능동 매트릭스 디바이스의 경우, 기판은 평면 능동 매트릭스 배면이다. 평탄 층은 벤조-시클로뷰탄과 같은 물질로 이루어진 절연 층이다.

제 1 전극 및 버스-바를 형성하는 물질은 효율적인 전극처럼 동작하기 위해 양호한 전하 주입 물질로서 작용하면서 전도성-바로서 효율적으로 수행할 정도로 충분히 전도성이어야 한다. 그러나, 이러한 요건은, 예를 들어 (버스-바가 어느 정도로 전도성이어야 하는지 판정하며, 그에 따라 보다 큰 디스플레이는 보다 양호한 전도체인 보다 긴 버스-바를 요구하게 하는) 디스플레이의 크기 및 전기 발광 층에 이용되는 물질 타입, 또한 존재한다면 전하 주입 및/또는 수송 층에 의존하여 폭넓게 변할 것이다.

제 1 전극이 애노드이면, 버스-바 및 애노드의 물질은 그것이 전도성이고 또한 양호한 홀 주입 물질이도록 선택되어야 한다.

전면 발광 디바이스의 경우, 제 1 전극은 반사성일 수 있고, 또는 대안으로 별도의 반사성 층이 제공될 수 있다. 예를 들어, ITO로 구성되는 애노드 층이 위에 배치되는 반사성 층을 포함한 2층 구조가 제공될 수 있다. 반사성 층은 금속 또는 합금 층, 예컨대 Al, Ag 또는 NiCr일 수 있다.

애노드 물질은 본 분야에 알려져 있다. 적합한 물질의 실례는 주석 도핑된 인듐 산화물(ITO), 아연 도핑된 인듐 산화물(IZO), 인듐 산화물, 주석 산화물 및 아연 산화물을 포함하며, 특히 ITO가 바람직하다. 애노드 물질은 대신에 알루미늄, 크로뮴 또는 합금과 같은 금속 물질일 수 있다. 전면 발광 디바이스의 경우, 제 1 전극은 반사성일 수 있다. 애노드 전극의 두께는 물질의 식별 및 전기 발광 디바이스의 다른 구성 요소의 식별에 따라 변할 것이다. 일반적으로, 전극은 50㎚ 내지 500㎚, 특히 50㎚ 내지 300㎚의 두께를 갖는다.

OLED는 수분 및 산소의 존재에 연화되는 경향이 있으며, 그에 따라 투명 캐소드 위에 투명 캡슐을 제공하여 수분 및 산소의 진입에 대비한 배리어를 제공하는 것이 바람직하다. 적합한 투명 캡슐은 수분 또는 산호 진입을 위해 구불구불한 경로를 형성하도록 조합되는 플라스틱 및 세라믹 물질의 교번 층을 포함하는 배리어 스택 또는 기판 상에 접착된 유리 층을 포함한다. 게터 물질(getter material)은 또한 수분 및/또는 산소를 제거하도록 제공될 수 있다.

본 발명은 아래 도면을 참조하면 다음의 비제한적 실례를 고려함으로써 더 이해될 수 있다.
도 1은 종래 기술에 따른 배면 유기 발광 디바이스를 도시한 도면,
도 1b는 종래 기술에 따른 배면 유기 발광 디스플레이를 도시한 도면,
도 2는 종래 기술에 따른 전면 유기 발광 디바이스를 도시한 도면,
도 3a 내지 도 3e는 본 발명의 실시예에 따라 전면 유기 발광 디사이스를 구성하는 단계를 도시한 도면,
도 4a 및 도 4b는 버스-바를 구비하지 않은 전면 발광 디바이스(도 4a) 및 본 발명의 실시예에 따른 버스-바를 구비한 전면 발광 디바이스(도 4b)를 도시하고 있다.

본 발명의 실시예에 따른 프로세스 단계는 도 3a 내지 도 3e에 도시되어 있다. 먼저, 도 3a에 도시된 바와 같이, 능동 매트릭스 기판(302)에는 각 픽셀에 대한 애노드가 그것의 연계된 TFT(도시하지 않음)에 접속될 수 있도록 각 픽셀마다 평탄 층(304) 및 비아 홀(306)이 제공된다. 네거티브 능동 I-라인 레지스트와 같이, 언더컷 에지 프로파일을 갖는 절연 웰-정의 뱅크 층(308)은 기판 상에 스핀-코팅되고, 도 3b에 도시된 바와 같이 패터닝된다. 도 3c에 도시된 바와 같이, 애노드 물질이 진공 증착 프로세스를 통해 기판 상에 증착되어, 웰 내에서 애노드(310)를 형성하고 웰-정의 뱅크 위에서 버스-바(312)를 형성한다. 애노드(310)는 웰 에지에서 애노드(310)와 버스-바(312) 사이가 전기적으로 단락되도록 언더컷 웰-정의 뱅크 층(308)보다 실질적으로 더 얇다. 제 2의 포지티브 에지형 절연 뱅크 층(314)은 기판 상에 스핀-코팅되어, 도 3d에 도시된 바와 같이 2개의 뱅크 층들 사이에 샌드위치된 버스-바에 픽셀 웰 및 콘택트 비아(316)를 형성하도록 패터닝된다. 마지막으로, 전기 발광 물질(318)은 픽셀 웰에 증착되고, 얇은 투명 캐소드(320)는 그 위에 증착되어, 도 3e에 도시된 바와 같이 전기 발광 물질(318)의 상측 및 버스-바(312)와 접촉한다.

전기 발광 물질(318)은 잉크젯 프린팅에 의해 웰 내에 증착된다. 전기 발광 물질(318)을 증착시키는 데 이용되는 잉크젯 합성물은 적어도 하나의 용제, 적어도 하나의 전기 발광 물질 및 선택적 첨가제(예컨대, 합성물의 점도, 끓는 점 등을 수정하기 위한 첨가제)를 포함한다. 잉크젯 프린팅에 대한 전기 발광 합성물의 구성 요소는, 예를 들어 EP 0880303 및 WO 01/16251에 개시된 바와 같이 당업자에게 자명할 것이다.

잉크젯 합성물의 바람직한 구성요소는 다음과 같다.

전기 발광 물질: 폴리(p-페닐렌 비닐렌)와 같은 폴리(아릴렌 비닐렌) 및 폴리플루오렌과 같은 폴리아닐렌, 특히 2,7-링크된 9,9 다이알킬 폴리플루오렌, 폴리스피로플루오렌, 특히 2,7-링크된 폴리-9,9-스피로플루오렌, 폴리인데노플루오렌, 특히 2,7-링크된 폴리인데노플루오렌, 폴리페닐렌, 특히 알킬 또는 알콕시 치환된 폴리-l,4-페닐렌을 포함하는 공액 폴리머가 적합하다. 이러한 폴리머는, 예를 들어 Adv. Mater. 2000 12(23) 1737-1750에 개시어 있으며, 본 명세서에서 참조된다.

용제: 알킬 또는 알콕시 치환된 벤젠, 특히 폴리알킬벤젠, 이 중 2개 이상의 알킬 치환기는 링을 형성하도록 링크될 수 있다.

투명 캐소드는 단일 전도성 금속 층 또는 다수의 층을 포함할 수 있다. 특히, 바람직한 투명 캐소드 장치는 유기 반도체 층과의 접촉 시에 투명할 정도로 충분히 얇은 낮은 일함수 금속을 포함한다. 바람직한 낮은 일함수 물질은 3.5eV 이하, 바람직하게는 3.2eV 이하, 가장 바람직하게는 3.0eV 이하의 일함수를 갖는다. 이 범위 내의 일함수를 갖는 알칼리 토금속, 구체적으로 바륨 또는 칼슘은 특히 바람직하다. 낮은 일함수의 얇은 물질은 유기 반도체 층에 어떠한 손상도 야기하지 않는 열적 또는 전자 빔 증발과 같은 비교적 낮은 에너지 프로세스에 의해 증착될 수 있으며, 얇은 금속 층으로 캡핑된 얇은 유전체 물질 층을 포함한다. 바람직한 유전체 물질은 금속 산화물 또는 플루오라이드, 바람직하게는 플루오라이드이다. 바람직한 금속 양이온은 알칼리성이거나 또는 알칼리 토금속이다. 특히, 바람직한 것은 리튬, 소듐, 칼슘 및 바륨의 플루오라이드이다. 임의의 얇은 금속 층은, 그것이 그것의 투명성을 유지한다면, 유전체 층을 캡핑하는 데 도움이 될 수 있다.

투명 캐소드는 일반적으로 추가 층으로 캡핑된다. 이것은 OLED가 수분 및 산소의 존재 시에 열화하기 쉽고 그에 따라 투명 캐소드 위에 투명 밀봉제를 제공하여 수분 및 산소의 진입에 대비한 배리어를 제공하는 것이 바람직할 것이기 때문이다. 적합한 투명 캡슐은 수분 또는 산호 진입을 위해 구불구불한 경로를 형성하도록 조합되는 플라스틱 및 세라믹 물질의 교번 층을 포함하는 배리어 스택 또는 기판 상에 접착된 유리 층을 포함한다.

본 발명의 실시예는 여러 가지 이점을 갖는다. 다수의 애노드 층은 정렬 문제없이 증착되고 자동으로 패터닝될 수 있다. 이것은 뱅크를 증착하기 전에 증착되는 것과는 반대로 전극 영역을 정의하는 제 1 뱅크 층 다음에 애노드가 증착되기 때문이다. 애노드는 디바이스 제조 이전에 기판 상에 형성되는 것과 반대로 디바이스 제조 동안 진공 하에서 뱅크 다음에 증착되기 때문에, 디바이스 제조 이전에 산소 및 물로 애노드 물질의 반작용으로부터의 손상이 회피된다.

애노드 물질의 증착은 단일 단계에서 버스-바를 자동으로 형성한다. 버스-바는 얇은 투명 캐소드의 전도성을 증가시키는 전체 디스플레이 전체에서 연속적인 전도성 라인을 제공한다. 전도성을 증가시킬 캐소드 버스-바의 추가는 통상 최대 종횡 비에 상당한 영향을 갖는다. 대조적으로, 버스-바를 제공하는 현 방법은 결과로서 생성되는 디바이스의 종횡 비에 어떠한 영향도 없다. 버스-바는 뱅크 상에만 형성되고, 비아 홀은 각각의 버스-바에 캐소드를 접속시키도록 제공된다. 실제로, 버스-바는 방사 픽셀의 위치에 대응하는 층 내의 홀과 함께 도 4b(하기에 논의됨)에 예시된 시트 또는 층을 형성하도록 병합된다.

디바이스의 종횡 비에 대한 영향의 감소는 버스-바가 없는 디바이스(도 4a)와 본 발명의 실시예에 따라 버스-바를 구비한 디바이스(도 4b)를 비교함으로써 보여질 수 있다. 도 4a 및 도 4b에는 방사 픽셀 (402)을 포함하는 전기 발광 디스플레이의 상면도가 도시되어 있다. 도 4a의 비방사성 영역(404)은 픽셀 웰을 정의하는 뱅크 물질이 배치된 영역에 대응한다. 도 4b에서, 버스-바(406)는 디스플레이의 종횡비에 어떠한 영향도 미치지 않도록 비방사성 영역에만 제공된다.

특히 본 발명이 바람직한 실시예를 참조하여 도시 및 설명되고 있지만, 당업자라면, 첨부된 특허청구범위에 의해 정의되는 본 발명의 범주로부터 벗어나지 않고서도 형태 및 세부사항의 다양한 변화가 이루어질 수 있음이 이해될 것이다.

Claims (23)

1. 다수의 픽셀을 갖는 유기 반도체 디바이스를 제조하는 방법으로서,
   웰-정의 뱅크(well-defining bank)의 패터닝 층을 포함하는 기판을 제공하는 단계와,
   웰 내 및 상기 웰-정의 뱅크 위에 제 1 전도성 물질 - 상기 제 1 전도성 물질은 상기 웰 내에 제 1 전극을 형성하고 상기 웰-정의 뱅크 위에 버스-바(bus-bars)를 형성하되, 상기 제 1 전극과 상기 버스-바 사이가 전기적으로 단락됨 - 을 증착하는 단계와,
   상기 웰 내의 상기 제 1 전극 위에 유기 반도체 층을 증착하는 단계와,
   상기 유기 반도체 층 및 상기 버스-바 양쪽 모두 위에 제 2 전도체 물질을 증착하여 상기 유기 반도체 층 및 상기 버스-바 위에 연속적인 제 2 전극을 형성하는 단계를 포함하는
   유기 반도체 디바이스 제조 방법.
   
2. 제 1 항에 있어서,
   상기 웰-정의 뱅크의 패터닝 층은 언더컷 구조(undercut structure)를 갖는 제 1 뱅크 및 포지티브 프로파일을 갖는 제 2 뱅크를 포함하는 이중 뱅크 구조를 포함하되,
   상기 버스-바는 상기 제 1 뱅크와 상기 제 2 뱅크 사이에 배치되는
   유기 반도체 디바이스 제조 방법.
3. 제 1 항 또는 제 2 항에 있어서,
   상기 웰-정의 뱅크의 패터닝 층은 포토마스크를 이용하여 패터닝된 포토레지스트로부터 또는 습식 에칭 또는 건식 에칭 프로세스에 의해 패터닝된 에칭가능 물질로부터 형성되는
   유기 반도체 디바이스 제조 방법.
   
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
   상기 웰-정의 뱅크의 패터닝 층은 두께가 상기 제 1 전극의 적어도 1.5배인
   유기 반도체 디바이스 제조 방법.
   
5. 제 4 항에 있어서,
   상기 웰-정의 뱅크의 패터닝 층은 두께가 상기 제 1 전극의 적어도 2배인
   유기 반도체 디바이스 제조 방법.
   
6. 제 4 항 또는 제 5 항에 있어서,
   상기 웰-정의 뱅크의 패터닝 층은 두께가 상기 제 1 전극의 30배보다 작은
   유기 반도체 디바이스 제조 방법.
   
7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
   상기 제 1 전도성 물질은 금속, 합금 또는 전도성 산화물인
   유기 반도체 디바이스 제조 방법.
   
8. 제 1 항 또는 제 7 항 중 어느 한 항에 있어서,
   상기 제 1 전극은 반사성이고, 상기 제 2 전극은 투명한
   유기 반도체 디바이스 제조 방법.
   
9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
   상기 제 1 전극은 애노드이고, 상기 제 2 전극은 캐소드인
   유기 반도체 디바이스 제조 방법.
   
10. 제 1 항 내지 제 9 항에 있어서,
    상기 유기 반도체 물질은 잉크젯 프린팅에 의해 증착되는
    유기 반도체 디바이스 제조 방법.
    
11. 다수의 픽셀을 구비한 유기 반도체 디바이스로서,
    웰-정의 뱅크의 패터닝 층을 포함하는 기판과,
    상기 웰 내 및 상기 웰-정의 뱅크 위의 제 1 전도성 물질 - 상기 제 1 전도성 물질은 상기 웰 내에 제 1 전극을 형성하고 상기 웰-정의 뱅크 위에 버스-바를 형성하되, 상기 제 1 전극과 상기 버스-바 사이가 전기적으로 단락됨 - 의 층과,
    상기 웰 내의 상기 제 1 전극 위의 유기 반도체 층과,
    상기 유기 반도체 층 및 상기 버스-바 위의 제 2 전도성 물질 - 상기 제 2 전도성 물질은 상기 유기 반도체 층 및 상기 버스-바 위에 연속적인 제 2 전극을 형성함 - 의 층을 포함하는
    유기 반도체 디바이스.
    
12. 제 11 항에 있어서,
    상기 웰-정의 뱅크의 패터닝 층은 언더컷 구조를 갖는 제 1 뱅크 및 포지티브 프로파일을 갖는 제 2 뱅크를 포함하는 이중 뱅크 구조를 포함하되,
    상기 버스-바는 상기 제 1 뱅크와 상기 제 2 뱅크 사이에 배치되는
    유기 반도체 디바이스.
13. 제 11 항 또는 제 12 항에 있어서,
    상기 웰-정의 뱅크의 패터닝 층은 포토레지스트 물질로부터 형성되는
    유기 반도체 디바이스.
    
14. 제 11 항 내지 제 13 항 중 어느 한 항에 따라,
    상기 웰-정의 뱅크의 패터닝 층은 두께가 상기 제 1 전극의 적어도 1.5배인
    유기 반도체 디바이스.
    
15. 제 14 항에 있어서,
    상기 웰-정의 뱅크의 패터닝 층은 두께가 상기 제 1 전극의 적어도 2배인
    유기 반도체 디바이스.
    
16. 제 15 항에 있어서,
    상기 웰-정의 뱅크의 패터닝 층은 두께가 상기 제 1 전극의 30배보다 작은
    유기 반도체 디바이스.
    
17. 제 11 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 제 1 전도성 물질은 금속, 합금 또는 전도성 산화물인
    유기 반도체 디바이스.
    
18. 제 11 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 제 1 전극은 반사성이고, 상기 캐소드는 투명한
    유기 반도체 디바이스.
    
19. 제 11 항 내지 제 18 항 중 어느 한 항에 있어서,
    상기 제 1 전극은 애노드이고, 상기 제 2 전극은 캐소드인
    유기 반도체 디바이스.
    
20. 제 11 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 유기 반도체 물질은 잉크젯 프린팅에 의해 증착가능한
    유기 반도체 디바이스.
    
21. 제 11 항에 있어서,
    상기 웰-정의 뱅크의 패터닝 층 하에는 제 1 전도성 물질이 배치되지 않는
    유기 반도체 디바이스.
    
22. 제 12 항에 있어서,
    상기 제 1 뱅크 아래에는 제 1 전도성 물질이 배치되지 않는
    유기 반도체 디바이스.
    
23. 제 11 항 내지 제 22 항 중 어느 한 항에 있어서,
    상기 웰-정의 뱅크의 패터닝 층은 상기 제 1 전도성 물질이 배치되어 상기 제 1 전극을 형성하는 영역을 정의하는
    유기 반도체 디바이스.

Images