KR20100098892A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20100098892A
KR20100098892A KR1020090017591A KR20090017591A KR20100098892A KR 20100098892 A KR20100098892 A KR 20100098892A KR 1020090017591 A KR1020090017591 A KR 1020090017591A KR 20090017591 A KR20090017591 A KR 20090017591A KR 20100098892 A KR20100098892 A KR 20100098892A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
fastening
protrusion
semiconductor
Prior art date
Application number
KR1020090017591A
Other languages
English (en)
Other versions
KR101019708B1 (ko
Inventor
박신영
하성권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090017591A priority Critical patent/KR101019708B1/ko
Publication of KR20100098892A publication Critical patent/KR20100098892A/ko
Application granted granted Critical
Publication of KR101019708B1 publication Critical patent/KR101019708B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명에 따른 반도체 패키지는, 일면에 체결부가 구비되며, 코어층 및 상기 코어층의 일면 및 타면에 각각 형성된 제1 및 제2절연층을 포함하는 기판 및 상기 기판 상에 배치되며, 상기 기판 일면의 대응면에 상기 체결부와 대응되는 돌출부를 구비한 반도체 칩을 포함한다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 체결부 및 돌출부를 이용하여 반도체 칩과 기판 간을 부착시킨 반도체 패키지에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장 후의 기계적, 전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
상기 패키지의 소형화를 이룬 한 예로서, BGA(Ball Grid Array) 패키지를 들 수 있다. 상기 BGA 패키지는 전체적인 패키지의 크기가 반도체 칩의 크기와 동일하거나 거의 유사하며, 특히, 외부와의 전기적 접속 수단, 즉, 인쇄회로기판(Printed Circuit Board)에의 실장 수단으로서, 솔더 볼이 구비됨에 따라 실장 면적이 감소되고 있는 추세에 매우 유리하게 적용할 수 있다는 잇점이 있다.
상기 BGA 패키지는 외부와의 전기적 접속 수단으로 인쇄회로기판을 이용함으로써, 전체적인 전기 회로의 길이를 단축시킬 수 있을 뿐만 아니라 파워나 그라운 드 본딩 영역을 용이하게 도입할 수 있기 때문에 탁월한 전기적 성능을 발현시킬 수 있고, 또한 입 출력 핀 수의 설계시에 보다 여유있는 간격으로 보다 많은 입 출력 핀 수를 만들 수 있으며, 전체적인 패키지의 크기가 반도체 칩의 크기와 동일하거나 거의 유사하고 실장 면적을 최소화시킬 수 있다는 잇점을 갖는다.
이하에서는, 종래기술에 BGA 패키지에 대해 간략하게 설명하도록 한다.
먼저, 다수의 전극단자가 구비된 기판 상에 다수의 본딩패드가 구비된 반도체 칩이 접착제를 매개로 부착되고, 반도체 칩과 기판 간이 본딩와이어에 의해 전기적으로 연결된다.
그런 다음, 상기 본딩와이어와 반도체 칩을 포함하는 기판의 상면을 외부의 스트레스로부터 보호하기 위해 EMC(Epoxy Molding Compound)와 같은 봉지제로 밀봉되고, 상기 기판 하면의 볼 랜드에는 솔더 볼과 같은 다수의 외부 접속 단자가 부착된다.
그러나, 자세하게 도시하고 설명하지는 않았지만, 전술한 종래 기술의 경우에는, 반도체 칩을 기판 상에 부착시키기 위해 상기와 같은 접착제를 사용함에 따라, 반도체 칩과 기판 간을 용이하게 부착시킬 수 있으나, 반도체 칩과 기판의 두께 외에 상기 접착제의 두께가 추가되어, 이로 인해 전체 패키지의 두께가 증가하게 된다.
더욱이, 하나의 패키지 내에 여러 개의 반도체 칩을 적층하여 구현하는 스택 패키지의 경우, 상기 접착제로 인한 전체 패키지의 두께 증가는 더욱 심화되게 된다.
한편, 이러한 접착제에 의한 전체 패키지의 두께 증가를 해결하기 위해, 반도체 칩 또는 기판의 두께를 감소시키는 방식이 제안되고 있으나, 이는, 상기 반도체 칩과 기판의 두께를 줄이는 것에 한계가 있어, 근본적인 해결책으로서는 적용하기가 어렵다.
본 발명은 전체 패키지의 두께 증가를 방지한 반도체 패키지를 제공한다.
본 발명의 실시예에 따른 반도체 패키지는, 일면에 체결부가 구비되며, 코어층 및 상기 코어층의 일면 및 타면에 각각 형성된 제1 및 제2절연층을 포함하는 기판; 및 상기 기판 상에 배치되며, 상기 기판 일면의 대응면에 상기 체결부와 대응되는 돌출부를 구비한 반도체 칩;을 포함한다.
상기 체결부는 홈인 것을 특징으로 한다.
상기 돌출부는 상기 홈으로 이루어진 체결부 내에 삽입 배치되는 것을 특징으로 한다.
상기 체결부는 상기 코어층을 노출시키도록 상기 제1절연층 부분 내에 형성된 것을 특징으로 한다.
상기 체결부는 상기 기판 타면의 제2절연층을 노출시키도록 기판 일면의 제1절연층 및 코어층 부분 내에 형성된 것을 특징으로 한다.
상기 체결부는 상기 기판 일면 및 타면의 제1 및 제2절연층 및 코어층 부분 을 관통하도록 형성된 것을 특징으로 한다.
상기 체결부 및 돌출부는 적어도 하나 이상 구비된 것을 특징으로 한다.
상기 체결부 및 돌출부는 서로 대응되는 한 쌍으로 이루어진 것을 특징으로 한다.
상기 한 쌍으로 이루어진 체결부 및 돌출부는 서로 상이한 크기를 갖는 여러 쌍으로 이루어진 것을 특징으로 한다.
상기 체결부의 내 측면에 개재된 접착 부재를 더 포함한다.
또한, 본 발명의 다른 실시예에 따른 반도체 패키지는, 일면에 구비된 제1 및 제2체결부를 가지며, 코어층 및 상기 코어층의 일면 및 타면에 각각 형성된 제1 및 제2절연층을 포함하는 기판; 상기 기판 상에 배치되며, 상기 기판 일면의 대응면에, 상기 제1체결부와 대응되고 제1길이를 갖는 제1돌출부를 구비한 제1반도체 칩; 및 상기 제1반도체 칩 상부에 배치되며, 상기 기판 일면의 대응면에, 상기 제2체결부와 대응되고 상기 제1길이 보다 긴 제2길이를 갖는 제2돌출부를 구비한 제2반도체 칩;을 포함한다.
상기 제1 및 제2체결부는 각각 홈인 것을 특징으로 한다.
상기 제1 및 제2돌출부는 상기 홈으로 이루어진 제1 및 제2체결부 내에 각각 삽입 배치되는 것을 특징으로 한다.
상기 제1 및 제2체결부는 서로 다른 크기를 갖는 것을 특징으로 한다.
상기 제1 및 제2체결부는 상기 코어층을 노출시키도록 상기 제1절연층 부분 내에 각각 형성된 것을 특징으로 한다.
상기 제1 및 제2체결부는 상기 기판 타면의 제2절연층을 노출시키도록 기판 일면의 제1절연층 및 코어층 부분 내에 각각 형성된 것을 특징으로 한다.
상기 제1 및 제2체결부는 상기 기판 일면 및 타면의 제1 및 제2절연층 및 코어층 부분을 관통하도록 형성된 것을 특징으로 한다.
상기 제1체결부, 제2체결부, 제1돌출부 및 제2돌출부는 각각 적어도 둘 이상 구비된 것을 특징으로 한다.
상기 제1체결부와 상기 제1돌출부 및 상기 제2체결부와 상기 제2돌출부는 각각 서로 대응되는 한 쌍으로 이루어진 것을 특징으로 한다.
상기 한 쌍으로 이루어진 제1체결부와 제1돌출부 및 제2체결부와 제2돌출부는 서로 상이한 크기를 갖는 여러 쌍으로 각각 이루어진 것을 특징으로 한다.
상기 제1 및 제2체결부의 내 측면에 각각 개재된 접착 부재를 더 포함한다.
상기 제1반도체 칩과 상기 제2반도체 칩은 각각 서로 상이한 크기를 갖는 것을 특징으로 한다.
상기 제1반도체 칩과 제2반도체 칩 간은 계단식으로 스택된 것을 특징으로 한다.
상기 제1반도체 칩과 제2반도체 칩 간은 지그재그 방식으로 스택된 것을 특징으로 한다.
본 발명은 반도체 칩과 기판에 각각 돌출부 및 체결부를 형성하여 반도체 칩과 기판 간을 부착함으로써, 반도체 칩과 기판 간을 부착하기 위한 접착제를 사용 하지 않아도 됨에 따라 상기 접착제로 인한 전체 패키지의 두께 증가를 방지할 수 있다.
따라서, 본 발명은 박형 패키지를 용이하게 구현할 수 있다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 1은 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이 본 발명의 실시예에 따른 반도체 패키지(100)는, 기판(102), 반도체 칩(108), 연결 부재(112), 봉지 부재(114) 및 외부 접속 단자(116)를 포함한다.
기판(102)은 일면에 본드핑거(104) 및 체결부(H)가 구비된다. 이러한 체결부(H)는 예를 들면 홈으로 이루어지며, 이러한 홈으로 이루어진 체결부(H)는 기판(102)의 일면에 다수 개 구비된다.
또한, 이러한 기판(102)은 코어층(101) 및 이러한 코어층(101)의 일면 및 타면에 각각 형성되어, 본드핑거(104) 및 볼 랜드(도시안됨)를 각각 노출시키는 제1 및 제2절연층(103, 105)을 포함한다.
한편, 이러한 홈으로 이루어진 체결부(H)는 도 2에 도시된 바와 같이, 기판(102)의 코어층(101)을 노출시키도록 제1절연층(103) 부분 내에 형성될 수 있으며, 또한, 도 3에 도시된 바와 같이, 기판(102) 타면의 제2절연층(105)을 노출시키 도록 기판(102) 일면의 제1절연층(103) 및 코어층(101) 부분 내에 형성될 수 있다.
부가하여, 이러한 체결부(H)는 도 4에 도시된 바와 같이, 기판(102) 일면 및 타면의 제1 및 제2절연층(103, 105) 및 코어층(101) 부분을 관통하도록 형성될 수 있다.
반도체 칩(108)은 이러한 체결부(H)가 구비된 기판(102)의 일면에 배치되며, 상면에 배치된 다수의 본딩패드(110)를 포함한다.
또한, 반도체 칩(108)은 하면에 이러한 기판(102)의 일면의 대응면에 배치된 홈으로 이루어진 체결부(H)에 삽입되는 동시에, 기판(102)에 체결되는 돌출부(106)를 갖는다.
이때, 반도체 칩(108)은 이러한 기판(102)의 체결부(H)에 삽입되어 체결되는 돌출부(106)에 의해 기판(102)과 물리적으로 부착된다.
한편, 이러한 반도체 칩(108)의 돌출부(106)는 도 5에 도시된 바와 같이, 각 돌출부(106) 간이 서로 상이한 크기로 이루어질 수 있으며, 이 경우, 기판(102)의 체결부(H)는 이러한 서로 상이한 크기로 이루어진 반도체 칩(108)의 돌출부(106)와 대응되는 한 쌍으로 이루어진다.
또한, 이러한 대응되는 한 쌍으로 이루어지는 체결부(H) 및 돌출부(106)는 도 6에 도시된 바와 같이 서로 상이한 크기 또는 서로 동일한 크기를 갖는 여러 쌍으로 형성될 수 있다.
연결 부재(112)는 이러한 체결부(H) 및 돌출부(106)에 의해 부착된 반도체 칩(108)의 본딩패드(110)와 기판(102)의 본드핑거(104) 간을 전기적으로 연결하며, 이러한 연결 부재(112)는 예를 들면 와이어를 포함한다.
봉지 부재(114)는 반도체 칩(108)을 외부의 스트레스로부터 보호하기 위해 형성되며, 이러한 반도체 칩(108)과 연결 부재(112)를 포함하는 기판(102)의 일면을 밀봉한다. 이때, 이러한 봉지 부재(114)는 예를 들면 EMC(Epoxy Molding Compound)를 포함한다.
외부 접속 단자(116)는 기판(102) 타면의 볼 랜드(도시안됨)에 실장수단으로서 다수 부착되며, 이러한 기판(102) 타면의 볼 랜드에 실장수단으로서 다수 부착된 외부 접속 단자(116)는 예를 들면 솔더 볼을 포함한다.
한편, 본 발명의 실시예에 따른 반도체 패키지(100)는, 반도체 칩(108)과 기판(102) 간의 부착을 더욱 용이하게 하기 위해 도 7에 도시된 바와 같이 체결부(H)의 내 측면에 개재된 접착 부재(118)를 더 포함할 수 있다.
도 8은 본 발명의 다른 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도로서, 이를 설명하면 다음과 같다.
도시된 바와 같이 본 발명의 다른 실시예에 따른 반도체 패키지(200)는, 기판(202), 제1반도체 칩(208a), 제2반도체 칩(208b), 연결 부재(212), 봉지 부재(214) 및 외부 접속 단자(216)를 포함한다.
기판(202)은 일면에 배치된 본드핑거(204)를 포함한다, 또한, 기판(202)은 일면에 구비된 적어도 둘 이상의 체결부(H1, H2)를 포함하며, 이러한 적어도 둘 이상의 체결부(H1, H2)는, 예를 들면 각각 홈으로 이루어진다.
또한, 이러한 기판(202)은 코어층 및 이러한 코어층의 일면 및 타면에 각각 형성되어, 본드핑거(204) 및 볼 랜드(도시안됨)를 각각 노출시키는 제1 및 제2절연층을 포함할 수 있으며, 이때, 각 체결부(H1, H2)는 기판(202)의 코어층을 노출시키도록 제1절연층 부분 내에 형성되거나, 또는 기판(202) 타면의 제2절연층을 노출시키도록 기판(202) 일면의 제1절연층 및 코어층 부분 내에 형성될 수 있으며, 또한, 기판(202) 일면 및 타면의 제1 및 제2절연층 및 코어층 부분을 관통하도록 형성될 수 있다.
부가하여, 이러한 체결부(H1, H2)는 서로 다른 크기로 형성될 수 있다.
제1반도체 칩(208a)은 이러한 기판(202)의 일면에 배치되며, 기판(202) 일면의 대응면에, 제1체결부(H1)에 삽입됨과 아울러, 부착되는 제1돌출부(206a)를 갖는다. 이때, 이러한 기판(202)의 제1체결부(H1)와 대응되어 체결되는 제1돌출부(206a)는 예를 들면 제1길이로 이루어진다.
또한, 제1반도체 칩(208a)은 상면에 배치된 다수의 제1본딩패드(210a)를 포함한다.
제2반도체 칩(208b)은 이러한 제1반도체 칩(208a) 상부에 스택되는 형태로 배치되며, 기판(202) 일면의 대응면에 제2체결부(H2)에 삽입됨과 아울러, 부착되는 제2돌출부(206b)를 갖는다.
이때, 이러한 기판(202)의 제2체결부(H2)와 대응되어 부착되는 제2돌출부(206b)는, 제1반도체 칩(208a)의 제1돌출부(206a)의 제1길이 보다 긴 제2길이로 이루어져, 제2반도체 칩(208b)이 제1반도체 칩(208a) 상부에 스택되는 형태로 배치되도록 한다.
또한, 제2반도체 칩(208b)은 상면에 배치된 다수의 제2본딩패드(210b)를 포함한다.
한편, 기판(202)의 제1 및 제2체결부(H1, H2)와, 각 반도체 칩(208a, 208b)의 각 돌출부(206a, 206b)는 서로 상이한 크기로 이루어질 수 있으며, 이 경우, 기판(102)의 제1 및 제2체결부(H1, H2)는 이러한 서로 상이한 크기로 이루어진 각 반도체 칩(108a, 108b)의 각 돌출부(106a, 106b)와 대응되는 한 쌍으로 이루어진다.
또한, 이러한 대응되는 한 쌍으로 이루어진 제1 및 제2체결부(H1, H2) 및 제1 및 제2돌출부(206a, 206b)는 서로 상이한 크기 또는 서로 동일한 크기를 갖는 여러 쌍으로 각각 형성될 수 있다.
연결 부재(212a, 212b)는 각 반도체 칩(208a, 208b)의 제1 및 제2본딩패드(210a, 210b)와 기판(202)의 본드핑거(204) 간을 각각 전기적으로 연결하여, 이러한 연결 부재(212a, 212b)는 예를 들면 와이어를 포함한다.
봉지 부재(214)는 제1 및 제2반도체 칩(208a, 208b)을 외부의 스트레스로부터 보호하기 위해 제1 및 제2반도체 칩(208a, 208b)과 연결 부재(212a, 212b)를 포함하는 기판(202)의 일면을 밀봉하여, 이러한 봉지 부재(214)는 예를 들면 EMC(Epoxy Molding Compound)를 포함한다.
외부 접속 단자(216)는 이러한 기판(202) 타면의 볼 랜드(도시안됨)에 실장수단으로서 다수 개 부착되며, 이러한 실장수단으로 다수 개 부착된 외부 접속 단자(216)는 예를 들면 솔더 볼을 포함한다.
한편, 도 9 및 도 10은 각각 본 발명의 또 다른 실시예에 따른 반도체 패키 지(300, 400)를 설명하기 위해 도시한 단면도로서, 본 발명의 또 다른 실시예에 따른 각 반도체 패키지(300, 400)는, 전술한 본 발명의 다른 실시예에 따른 반도체 패키지(200)와 유사하다.
다만, 본 발명의 또 다른 실시예에 따른 각 반도체 패키지(300, 400)는, 제1반도체 칩(308a)의 제1본딩패드(310a)가 노출되도록 제1 및 제2반도체 칩(308a, 308b) 간이 계단형으로 스택되거나, 또는, 제1반도체 칩(408a)과 제2반도체 칩(408b) 간이 지그재그형으로 스택된다.
나머지 구성 요소는 전술한 본 발명의 다른 실시예에 따른 반도체 패키지(200)와 동일하며, 여기서는 그 설명은 생략하도록 한다.
한편, 본 발명의 실시예에서는 제1 및 제2반도체 칩 간을 스택하여 반도체 패키지 형성시, 2개의 반도체 칩들의 스택에 대해서만 한정하고 설명하였지만, 제2반도체 칩 상에 적어도 1개 이상의 추가 반도체 칩을 더 스택하여 본 발명의 실시예를 적용할 수 있다.
전술한 바와 같이 본 발명은, 반도체 칩과 기판 각각에 돌출부 및 체결부를 형성하여 반도체 칩과 기판 간을 부착함으로써, 종래의 반도체 칩과 기판 간을 부착하기 위한 접착제를 사용하지 않아도 됨에 따라 상기 접착제로 인한 전체 패키지의 두께 증가를 방지할 수 있다.
따라서, 상기와 같이 접착제로 인한 전체 패키지의 두께 증가를 방지할 수 있으므로 박형 패키지를 용이하게 구현할 수 있다.
게다가, 상기와 같이 반도체 칩과 기판 간을 부착하기 위해 종래의 접착제가 아닌 돌출부 및 체결부와 같은 물리적인 방법을 이용함으로써, 새로운 물질의 개발 없이 적용하여 양산 가능하다.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1 내지 도 6은 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도.
도 8은 본 발명의 다른 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도.
도 9는 본 발명의 또 다른 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도.
도 10은 본 발명의 또 다른 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도.

Claims (24)

  1. 일면에 체결부가 구비되며, 코어층 및 상기 코어층의 일면 및 타면에 각각 형성된 제1 및 제2절연층을 포함하는 기판; 및
    상기 기판 상에 배치되며, 상기 기판 일면의 대응면에 상기 체결부와 대응되는 돌출부를 구비한 반도체 칩;
    을 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 체결부는 홈인 것을 특징으로 하는 반도체 패키지.
  3. 제 2 항에 있어서,
    상기 돌출부는 상기 홈으로 이루어진 체결부 내에 삽입 배치되는 것을 특징으로 하는 반도체 패키지.
  4. 제 2 항에 있어서,
    상기 체결부는 상기 코어층을 노출시키도록 상기 제1절연층 부분 내에 형성된 것을 특징으로 하는 반도체 패키지.
  5. 제 2 항에 있어서,
    상기 체결부는 상기 기판 타면의 제2절연층을 노출시키도록 기판 일면의 제1절연층 및 코어층 부분 내에 형성된 것을 특징으로 하는 반도체 패키지.
  6. 제 2 항에 있어서,
    상기 체결부는 상기 기판 일면 및 타면의 제1 및 제2절연층 및 코어층 부분을 관통하도록 형성된 것을 특징으로 하는 반도체 패키지.
  7. 제 1 항에 있어서,
    상기 체결부 및 돌출부는 적어도 하나 이상 구비된 것을 특징으로 하는 반도체 패키지.
  8. 제 1 항에 있어서,
    상기 체결부 및 돌출부는 서로 대응되는 한 쌍으로 이루어진 것을 특징으로 하는 반도체 패키지.
  9. 제 8 항에 있어서,
    상기 한 쌍으로 이루어진 체결부 및 돌출부는 서로 상이한 크기를 갖는 여러 쌍으로 이루어진 것을 특징으로 하는 반도체 패키지.
  10. 제 1 항에 있어서,
    상기 체결부의 내 측면에 개재된 접착 부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  11. 일면에 구비된 제1 및 제2체결부를 가지며, 코어층 및 상기 코어층의 일면 및 타면에 각각 형성된 제1 및 제2절연층을 포함하는 기판;
    상기 기판 상에 배치되며, 상기 기판 일면의 대응면에, 상기 제1체결부와 대응되고 제1길이를 갖는 제1돌출부를 구비한 제1반도체 칩; 및
    상기 제1반도체 칩 상부에 배치되며, 상기 기판 일면의 대응면에, 상기 제2체결부와 대응되고 상기 제1길이 보다 긴 제2길이를 갖는 제2돌출부를 구비한 제2반도체 칩;
    을 포함하는 것을 특징으로 하는 반도체 패키지.
  12. 제 11 항에 있어서,
    상기 제1 및 제2체결부는 각각 홈인 것을 특징으로 하는 반도체 패키지.
  13. 제 12 항에 있어서,
    상기 제1 및 제2돌출부는 상기 홈으로 이루어진 제1 및 제2체결부 내에 각각 삽입 배치되는 것을 특징으로 하는 반도체 패키지.
  14. 제 12 항에 있어서,
    상기 제1 및 제2체결부는 서로 다른 크기를 갖는 것을 특징으로 하는 반도체 패키지.
  15. 제 12 항에 있어서,
    상기 제1 및 제2체결부는 상기 코어층을 노출시키도록 상기 제1절연층 내에 각각 형성된 것을 특징으로 하는 반도체 패키지.
  16. 제 12 항에 있어서,
    상기 제1 및 제2체결부는 상기 기판 타면의 제2절연층을 노출시키도록 기판 일면의 제1절연층 및 코어층 부분 내에 각각 형성된 것을 특징으로 하는 반도체 패키지.
  17. 제 12 항에 있어서,
    상기 제1 및 제2체결부는 상기 기판 일면 및 타면의 제1 및 제2절연층 및 코어층 부분을 관통하도록 형성된 것을 특징으로 하는 반도체 패키지.
  18. 제 11 항에 있어서,
    상기 제1체결부, 제2체결부, 제1돌출부 및 제2돌출부는 각각 적어도 둘 이상 구비된 것을 특징으로 하는 반도체 패키지.
  19. 제 11 항에 있어서,
    상기 제1체결부와 상기 제1돌출부 및 상기 제2체결부와 상기 제2돌출부는 각각 서로 대응되는 한 쌍으로 이루어진 것을 특징으로 하는 반도체 패키지.
  20. 제 19 항에 있어서,
    상기 한 쌍으로 이루어진 제1체결부와 제1돌출부 및 제2체결부와 제2돌출부는 서로 상이한 크기를 갖는 여러 쌍으로 각각 이루어진 것을 특징으로 하는 반도체 패키지.
  21. 제 11 항에 있어서,
    상기 제1 및 제2체결부의 내 측면에 각각 개재된 접착 부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  22. 제 11 항에 있어서,
    상기 제1반도체 칩과 상기 제2반도체 칩은 각각 서로 상이한 크기를 갖는 것을 특징으로 하는 반도체 패키지.
  23. 제 11 항에 있어서,
    상기 제1반도체 칩과 제2반도체 칩 간은 계단식으로 스택된 것을 특징으로 하는 반도체 패키지.
  24. 제 11 항에 있어서,
    상기 제1반도체 칩과 제2반도체 칩 간은 지그재그 방식으로 스택된 것을 특징으로 하는 반도체 패키지.
KR1020090017591A 2009-03-02 2009-03-02 반도체 패키지 KR101019708B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090017591A KR101019708B1 (ko) 2009-03-02 2009-03-02 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090017591A KR101019708B1 (ko) 2009-03-02 2009-03-02 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20100098892A true KR20100098892A (ko) 2010-09-10
KR101019708B1 KR101019708B1 (ko) 2011-03-07

Family

ID=43005509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090017591A KR101019708B1 (ko) 2009-03-02 2009-03-02 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101019708B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11244936B2 (en) 2017-04-26 2022-02-08 Samsung Electronics Co., Ltd. Semiconductor device package and apparatus comprising the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000012741A (ja) * 1998-06-17 2000-01-14 Hitachi Ltd 半導体装置及びその製造方法
JP3399453B2 (ja) * 2000-10-26 2003-04-21 松下電器産業株式会社 半導体装置およびその製造方法
JP2008103531A (ja) * 2006-10-19 2008-05-01 Renesas Technology Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11244936B2 (en) 2017-04-26 2022-02-08 Samsung Electronics Co., Ltd. Semiconductor device package and apparatus comprising the same

Also Published As

Publication number Publication date
KR101019708B1 (ko) 2011-03-07

Similar Documents

Publication Publication Date Title
US20050104182A1 (en) Stacked BGA packages
US8253228B2 (en) Package on package structure
US8049339B2 (en) Semiconductor package having isolated inner lead
US20060284298A1 (en) Chip stack package having same length bonding leads
KR100370529B1 (ko) 반도체 장치
KR20030027413A (ko) 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법
KR101219484B1 (ko) 반도체 칩 모듈 및 이를 갖는 반도체 패키지 및 패키지 모듈
US7902663B2 (en) Semiconductor package having stepwise depression in substrate
US7374967B2 (en) Multi-stack chip size packaging method
KR101019708B1 (ko) 반도체 패키지
KR100808582B1 (ko) 칩 적층 패키지
KR20090088271A (ko) 스택 패키지
KR100443516B1 (ko) 적층 패키지 및 그 제조 방법
KR20080067891A (ko) 멀티 칩 패키지
TWI455261B (zh) 包覆基板側邊之模封陣列處理方法
US7781898B2 (en) IC package reducing wiring layers on substrate and its chip carrier
KR20110030090A (ko) 반도체 패키지 및 그 제조방법
KR100772098B1 (ko) 적층형 패키지
KR20010068781A (ko) 반도체 칩 패키지
KR20090108393A (ko) 메모리 모듈
KR20090080702A (ko) 메모리 모듈
KR20060068971A (ko) 적층 패키지
KR100650770B1 (ko) 플립 칩 더블 다이 패키지
KR20100078957A (ko) 반도체 모듈
KR20090011969A (ko) 스택 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee