KR20100096812A - 나노와이어의 합성 방법 - Google Patents

나노와이어의 합성 방법 Download PDF

Info

Publication number
KR20100096812A
KR20100096812A KR1020090015872A KR20090015872A KR20100096812A KR 20100096812 A KR20100096812 A KR 20100096812A KR 1020090015872 A KR1020090015872 A KR 1020090015872A KR 20090015872 A KR20090015872 A KR 20090015872A KR 20100096812 A KR20100096812 A KR 20100096812A
Authority
KR
South Korea
Prior art keywords
germanium
oxide layer
nanowires
semiconductor
synthesizing
Prior art date
Application number
KR1020090015872A
Other languages
English (en)
Other versions
KR101538742B1 (ko
Inventor
이은경
황동목
최병룡
김병성
Original Assignee
삼성전자주식회사
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 성균관대학교산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020090015872A priority Critical patent/KR101538742B1/ko
Priority to US12/560,768 priority patent/US8513101B2/en
Publication of KR20100096812A publication Critical patent/KR20100096812A/ko
Application granted granted Critical
Publication of KR101538742B1 publication Critical patent/KR101538742B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B82B3/0095—Manufacture or treatments or nanostructures not provided for in groups B82B3/0009 - B82B3/009
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

나노와이어의 합성방법이 개시된다. 개시된 합성방법은, 기판 상에 게르마늄을 포함하는 제1 산화물층을 형성하는 단계; 상기 제1 산화물층을 열처리하여 핵(nuclei)을 포함하는 제2 산화물층을 형성하는 단계; 및 화학기상증착법에 의해 상기 핵으로부터 게르마늄을 포함하는 나노와이어(nanowire)를 성장시키는 단계;를 포함한다.

Description

나노와이어의 합성 방법{Synthesis method for nanowires}
나노 와이어 합성 방법이 제공된다.
일반적으로, 반도체 나노와이어는 균일한 성질을 가지고 다양한 굵기로 합성이 가능하고, 이러한 나노와이어의 표면을 변형함으로써 물리적, 전기적 특성을 조절할 수 있다. 또한, 반도체 나노와이어는 나노 소자들 간을 연결해주는 전도선의 역할을 할 수 있기 때문에 최근까지 광나노소자, 전자나노소자, 나노센서 등과 같은 다양한 나노 분야에서 반도체 나노와이어에 대한 연구가 진행되고 있다.
한편, 그 동안 실리콘 나노와이어에 대한 연구와 응용에 많은 노력이 집중되어 왔으나, 그 특성적 한계로 인해 게르마늄 나노와이어가 최근에는 각광을 받고 있다. 게르마늄 나노와이어는 전자와 정공의 유효질량(effective mass)이 실리콘에 비하여 작고, 높은 캐리어 이동도(carrrier mobility)와 작은 에너지 밴드갭(energy band gap) 때문에 나노 스케일의 MOS FET(metal oxide semiconductor field effect transistor), fast switching and higher frequency device 분야 등에서 실리콘 나노와이어를 대체한 채널 물질로 부각되고 있다. 또한, 이러한 게르마늄 나노와이어는 에너지 밴드갭과 직경을 조절함으로써 ultra-fast integrated optical interconnects 와 같은 photonic signal detection 분야에 응용될 수도 있다. 이러한 특성들로 인하여 게르마늄 나노와이어의 합성 및 게르마늄 나노선의 다양한 소자들에의 응용에 대한 많은 연구가 최근까지 활발히 진행되고 있다.
나노와이어의 일반적인 합성 방법으로는 기체-액체-고체 성장법(VLS 성장법)이 있다. 이 VLS 성장법에서는 나노선 물질과 금속 촉매의 합금을 만들어 용융시키고, 이 용융된 액상의 합금과 고상의 기판 사이의 경계면에서 나노와이어 물질이 석출됨으로써 나노와이어가 성장된다. 그러나, 상기 VLS 성장법에서는 합성된 나노와이어 내에 금속 촉매에 의한 불순물 오염(contamination)이 생기는 문제점이 있다. 이러한 금속 촉매에 의한 불순물 오염은 나노와이어 자체의 특성 뿐만아니라 그 응용분야에서도 나쁜 영향을 미치게 된다.
본 발명의 일 실시예에 따르면 나노 와이어 합성 방법을 제공한다.
본 발명의 일 측면에 있어서,
기판 상에 게르마늄을 포함하는 제1 산화물층을 형성하는 단계;
상기 제1 산화물층을 열처리하여 핵(nuclei)을 포함하는 제2 산화물층을 형성하는 단계; 및
화학기상증착법에 의해 상기 핵으로부터 게르마늄을 포함하는 나노와이어(nanowire)를 성장시키는 단계;를 포함하는 나노와이어의 합성방법이 개시된다.
상기 제1 산화물층을 형성하기 전에 상기 기판 상에 게르마늄을 포함하는 물질층을 형성하는 단계가 더 포함될 수 있다. 상기 제1 산화물층은 소정 온도의 산소를 포함하는 액체를 이용하여 상기 게르마늄을 포함하는 물질층의 표면 상에 형성될 수 있다. 이 경우, 상기 제1 산화물층은 상기 게르마늄을 포함하는 물질층을 50℃ 내지 100℃의 물에 소정 시간 동안 담금으로써 상기 게르마늄을 포함하는 물질층의 표면 상에 형성될 수 있다.
또한, 상기 제1 산화물층은 상기 게르마늄을 포함하는 물질층에 산소를 공급함으로써 상기 게르마늄을 포함하는 물질층의 표면 상에 형성될 수도 있다. 그리고, 상기 제1 산화물층은 화학기상증착법에 의해 상기 기판 상에 형성될 수도 있다.
상기 기판은 게르마늄 기판을 포함할 수 있다.
상기 제2 산화물층은 상기 제1 산화물층을 200℃ ~ 1000℃의 온도 범위에 열처리함으로써 형성될 수 있다. 그리고, 상기 화학기상증착법에 의한 나노와이어의 성장은 200℃ ~ 1000℃의 온도 범위에서 수행될 수 있다.
상기 나노와이어는 단결정 게르마늄 또는 게르마늄과 다른 IV족 반도체의 합금(alloy)로 이루어질 수 있다. 또한, 상기 나노와이어는 게르마늄과 다른 IV족 반도체의 이종 구조(hetero structure)로 형성될 수도 있다. 이 경우, 상기 나노와이어의 이종 구조는 상기 나노와이어의 반경 방향에 따른 이종 구조 또는 상기 나노와이어의 길이 방향에 따른 이종 구조를 포함할 수 있다.
본 발명의 다른 측면에 있어서,
기판 상에 Ⅲ/Ⅴ족 반도체 또는 Ⅱ/Ⅵ 반도체를 포함하는 제1 산화물층을 형성하는 단계;
상기 제1 산화물층을 열처리하여 핵(nuclei)을 포함하는 제2 산화물층을 형성하는 단계; 및
화학기상증착법에 의해 상기 핵으로부터 Ⅲ/Ⅴ족 반도체 또는 Ⅱ/Ⅵ 반도체를 포함하는 포함하는 나노와이어(nanowire)를 성장시키는 단계;를 포함하는 나노와이어의 합성방법이 개시된다.
본 발명의 실시예에 따른 합성방법에 의하면 금속 촉매와 같은 불순물을 포함하지 않은 나노와이어를 제조할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 도면에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 각 구성요소의 크기나 두께는 설명의 명료성을 위하여 과장되어 있을 수 있다. 한편, 이하에서 설명되는 실시예들은 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능한다.
도 1 내지 도 4는 본 발명의 실시예에 따른 게르마늄 나노와이어의 합성 방법을 설명하기 위한 도면들이다.
도 1을 참조하면, 먼저 기판(110)을 준비한 다음, 상기 기판(110) 상에 게르마늄층(112)을 형성한다. 상기 기판(110)으로는 유리기판, 사파이어 기판 또는 플라스틱 기판 등이 사용될 수 있다. 하지만 이에 한정되는 것은 아니며, 다양한 물질의 기판이 사용될 수 있다. 상기 게르마늄층(112)은 상기 기판(110) 상에 게르마늄 박막을 증착 또는 코팅함으로써 형성될 수 있다.
도 2를 참조하면, 상기 게르마늄층(112)의 표면에 게르마늄을 포함하는 제1 산화물층(114)을 형성한다. 여기서, 상기 제1 산화물층(114)은 소정 온도의 산소를 포함하는 액체를 이용하여 형성될 수 있다. 구체적으로 예를 들면, 상기 게르마늄층(112)을 대략 50℃ ~ 100℃ 정도의 깨끗한 물에 소정 시간(예를 들면 대략 1시간 정도)동안 담가두게 되면, 상기 게르마늄층(112)의 표면에 활성화된 게르마늄이 풍부하게 포함된 제1 산화물층(114)이 형성될 수 있다. 한편, 상기 제1 산화물층(114)은 상기 게르마늄층(112)에 미량의 산소를 주입함으로써 상기 게르마늄 층(112)의 표면 상에 형성될 수도 있다. 또한, 상기 제1 산화물층(114)은 화학기상증착법을 이용하여 게르마늄층(112)의 표면 상에 증착될 수도 있다. 한편, 이 경우에는 상기 게르마늄층을 형성하는 단계를 생략하고, 상기 제1 산화물층(114)은 기판(110)의 표면 상에 직접 형성될 수도 있다.
도 3을 참조하면, 상기 제1 산화물층(114)을 열처리(annealing)하여 게르마늄 핵(Ge neclei,115)(또는 게르마늄 클러스터)을 포함하는 제2 산화물층(116)을 형성한다. 구체적으로, 상기 제1 산화물층(114)을 대략 200℃ ~ 1000℃ (보다 구체적으로는, 대략 250℃ ~ 650℃ 정도)의 온도에서 열처리하게 되면, 상기 제1 산화물층 내에 풍부하게 포함되어 있는 활성화된 게르마늄이 서로 모임으로써 게르마늄 핵(115)(또는 클러스터)을 형성하게 된다.
도 4를 참조하면, 화학기상 증착법에 의해 상기 게르마늄 핵(115)으로부터 단결정의 게르마늄(single crystalline germanium) 나노와이어(120)를 합성한다. 구체적으로, 챔버(미도시) 내에 상기 제2 산화물층(116)이 형성된 기판(110)을 마련한 다음, 소정 온도, 예를 들면 대략 200℃ ~ 1000℃ (보다 구체적으로는, 대략 250℃ ~ 650℃)의 온도에서 상기 챔버 내에 게르마늄을 포함하는 가스(예를 들면, GeH4 또는 GeCl4 등)을 주입하게 되면, 상기 게르마늄 핵(115)으로부터 게르마늄 나노와이어(116)가 성장하게 된다. 이상과 같은 합성방법에 의하면 금속 촉매와 같은 불순물을 포함하지 않은 고순도의 게르마늄 나노와이어(120)를 합성할 수 있다. 한편, 상기한 화학기상증착 공정에서, 챔버 내에 Ⅲ족 반도체 또는 Ⅴ족 반도체를 포 함하는 가스, 예를 들면 BH3 또는 P2O5 등도 함께 주입하게 되면, Ⅲ족 반도체 또는 Ⅴ족 반도체가 도핑된 게르마늄 나노와이어를 합성할 수 있다.
이상의 실시예에서는 게르마늄으로 이루어진 나노와이어를 합성하는 방법에 대해 설명되었으나, 이외에도 전술한 방법을 이용하여 다른 반도체 물질(예를 들면, Ⅲ/Ⅴ족 반도체 또는 Ⅱ/Ⅵ 반도체)로 이루어진 나노와이어를 합성하는 것도 가능하다. 이 경우, 상기 기판(110) 상에 Ⅲ/Ⅴ족 반도체층(또는 Ⅱ/Ⅵ 반도체층)이 형성을 형성한 다음, 상기 Ⅲ/Ⅴ족 반도체층(또는 Ⅱ/Ⅵ 반도체층) 상에 Ⅲ/Ⅴ족 반도체(또는 Ⅱ/Ⅵ 반도체)가 풍부하게 포함된 제1 산화물층을 형성한다. 여기서, 상기 제1 산화물층을 형성하는 방법은 전술한 실시예에 기재된 방법과 동일하다. 다음으로, 상기 제1 산화물층을 열처리하여 Ⅲ/Ⅴ족 반도체 핵(또는 Ⅱ/Ⅵ 반도체 핵)을 포함하는 제2 산화물층을 형성한 다음, 화학기상증착법에 의해 상기 Ⅲ/Ⅴ족 반도체 핵(또는 Ⅱ/Ⅵ 반도체 핵)으로부터 나노와이어를 성장시키게 된다.
도 5 내지 도 7은 본 발명의 다른 실시예에 따른 게르마늄 나노와이어의 합성 방법을 설명하기 위한 도면들이다.
도 5를 참조하면, 본 실시예에서는 게르마늄 기판(210)을 사용한다. 다음으로, 상기 게르마늄 기판(210)의 표면 상에 게르마늄을 포함하는 제1 산화물층(214)을 형성한다. 여기서, 상기 제1 산화물층(214)은 소정 온도의 산소를 포함하는 액체를 이용하여 형성될 수 있다. 구체적으로, 상기 게르마늄 기판(210)을 대략 50℃ ~ 100℃ 정도의 깨끗한 물에 소정 시간(예를 들면 대략 1시간 정도)동안 담가두게 되면, 상기 게르마늄 기판(210)의 표면에 활성화된 게르마늄이 풍부하게 포함된 제1 산화물층(214)이 형성될 수 있다. 한편, 상기 제1 산화물층(214)은 상기 게르마늄 기판(210)에 미량의 산소를 주입함으로써 상기 게르마늄 기판(210)의 표면 상에 형성될 수도 있다. 또한, 상기 제1 산화물층(214)은 화학기상증착법을 이용하여 게르마늄 기판(210)의 표면 상에 직접 증착될 수도 있다.
도 6을 참조하면, 상기 제1 산화물층(214)을 열처리(annealing)하여 게르마늄 핵(215)(또는 클러스터)을 포함하는 제2 산화물층(216)을 형성한다. 구체적으로, 상기 제1 산화물층(214)을 대략 200℃ ~ 1000℃ (보다 구체적으로는, 대략 250℃ ~ 650℃ 정도)의 온도에서 열처리하게 되면, 상기 제1 산화물층(214) 내에 풍부하게 포함되어 있는 활성화된 게르마늄이 서로 모임으로써 게르마늄 핵(215)(또는 클러스터)을 형성하게 된다.
도 7을 참조하면, 화학기상 증착법에 의해 상기 게르마늄 핵(215)으로부터 단결정의 게르마늄(single crystalline germanium) 나노와이어(220)를 합성한다. 구체적으로, 소정 온도, 예를 들면 대략 200℃ ~ 1000℃ 온도와 게르마늄을 포함하는 가스를 이용한 화학기상증착법에 의해 상기 게르마늄 핵(215)으로부터 게르마늄 나노와이어(220)를 성장시킨다.
한편, 이상의 실시예에서 언급된 방법을 이용하여 다른 반도체 물질(예를 들면, Ⅲ/Ⅴ족 반도체 또는 Ⅱ/Ⅵ 반도체)로 이루어진 나노와이어를 합성하는 것도 가능하다. 여기서, Ⅲ/Ⅴ족 반도체 나노와이어를 합성하는 경우에는 Ⅲ/Ⅴ족 반도체 기판이 사용되며, Ⅱ/Ⅵ 반도체 나노와이어를 합성하는 경우에는 Ⅱ/Ⅵ 반도체 기판이 사용된다.
도 8 내지 도 11은 본 발명의 다른 실시예에 따른 게르마늄-실리콘 합금 (Ge-Si alloy) 나노와이어의 합성 방법을 설명하기 위한 도면들이다.
도 8을 참조하면, 먼저 기판(310)을 준비한 다음, 상기 기판(310) 상에 게르마늄과 실리콘으로 이루어진 물질층(312)을 형성한다. 상기 기판(310)으로는 유리기판, 사파이어 기판 또는 플라스틱 기판 등이 사용될 수 있다. 하지만 이에 한정되는 것은 아니며, 다양한 물질의 기판이 사용될 수 있다.
도 9를 참조하면, 상기 물질층(312)의 표면에 게르마늄과 실리콘을 포함하는 제1 산화물층(314)을 형성한다. 여기서, 상기 제1 산화물층(314)은 소정 온도의 산소를 포함하는 액체를 이용하여 형성될 수 있다. 구체적으로, 상기 물질층(312)을 대략 50℃ ~ 100℃ 정도의 깨끗한 물에 소정 시간(예를 들면 대략 1시간 정도)동안 담가두게 되면, 상기 물질층(312)의 표면에 활성화된 게르마늄과 실리콘이 풍부하게 포함된 제1 산화물층(314)이 형성될 수 있다. 한편, 상기 제1 산화물층(314)은 상기 물질층(312)에 미량의 산소를 주입함으로써 상기 물질층(312)의 표면 상에 형성될 수도 있다. 또한, 상기 제1 산화물층(314)은 화학기상증착법 등을 이용하여 물질층(312)의 표면 상에 증착될 수도 있다. 한편, 이 경우에는 상기 물질층(312)을 형성하는 단계는 생략되고, 상기 제1 산화물층(314)이 기판(310)의 표면 상에 직접 형성될 수 있다.
도 10을 참조하면, 상기 제1 산화물층(314)을 열처리(annealing)하여 게르마늄-실리몬 합금 핵(Ge-Si alloy nuclei,315)(또는 게르마늄-실리콘 합금 클러스터) 을 포함하는 제2 산화물층(316)을 형성한다. 구체적으로, 상기 제1 산화물층(314)을 대략 200℃ ~ 1000℃ (보다 구체적으로는, 대략 250℃ ~ 650℃ 정도)의 온도에서 열처리하게 되면, 상기 제1 산화물층(314) 내에 풍부하게 포함되어 있는 활성화된 게르마늄과 실리콘이 서로 모임으로써 게르마늄-실리콘 합금 핵(315)(또는 게르마늄-실리콘 합금 클러스터)을 형성하게 된다.
도 11을 참조하면, 화학기상 증착법에 의해 상기 게르마늄-실리콘 합금 핵(315)으로부터 게르마늄-실리콘 합금 나노와이어(320)를 합성한다. 구체적으로, 챔버(미도시) 내에 상기 제2 산화물층(316)이 형성된 기판을 마련한 다음, 소정 온도, 예를 들면 대략 200℃ ~ 1000℃ (보다 구체적으로는, 대략 250℃ ~ 650℃)의 온도에서 게르마늄 포함하는 가스와 실리콘을 포함하는 가스를 동시에 주입하게 되면, 상기 게르마늄-실리콘 합금 핵(315)으로부터 게르마늄-실리콘 합금 나노와이어(320)가 성장하게 된다. 이상과 같은 합성방법에 의해 금속 촉매와 같은 불순물이 포함되지 않은 고순도의 게르마늄 나노와이어(320)를 합성할 수 있다.
이상의 실시예에서는 기판(310) 상에 게르마늄과 실리콘으로 이루어진 물질층(312)을 형성하는 경우에 대해서 설명되었으나, 이에 한정되지 않고 전술한 도 5 내지 도 7에 기술된 내용과 유사하게 상기 기판으로 게르마늄과 실리콘으로 이루어진 기판을 사용함으로써 상기 물질층(312)을 형성하는 단계를 생략하는 것도 가능하다.
한편, 이상에서는 게르마늄과 합금을 이루는 물질로서 실리콘을 예로 들었으나, 본 실시예는 이에 한정되지 않고 게르마늄과 실리콘 외에 다른 Ⅳ족 반도체가 사용됨으로써 게르마늄과 Ⅳ족 반도체의 합금 나노와이어가 합성될 수도 있다. 그리고, 이상에서는 게르마늄과 다른 Ⅳ족 반도체를 포함하는 나노와이어 합성방법에 대해서 설명되었으나, 전술한 합성방법을 이용하여 다른 반도체 물질, 예를 들면 Ⅲ/Ⅴ족 반도체 또는 Ⅱ/Ⅵ 반도체의 나노와이어를 제조하는 것도 가능하다. 이 경우, 상기 기판 상에 서로 다른 Ⅲ/Ⅴ족 반도체들(또는 Ⅱ/Ⅵ 반도체들)을 포함하는 물질층을 형성한 다음, 상기 물질층 상에 상기 서로 다른 Ⅲ/Ⅴ족 반도체들(또는 Ⅱ/Ⅵ 반도체들)이 풍부하게 포함된 제1 산화물층을 형성한다. 다음으로, 상기 제1 산화물층을 열처리하여 상기 Ⅲ/Ⅴ족 반도체들(또는 Ⅱ/Ⅵ 반도체들)의 합금 핵을 포함하는 제2 산화물층을 형성한 다음, 화학기상증착법에 의해 상기 Ⅲ/Ⅴ족 반도체들(또는 Ⅱ/Ⅵ 반도체들)의 합금 핵으로부터 Ⅲ/Ⅴ족 반도체들(또는 Ⅱ/Ⅵ 반도체들)의 합금으로 이루어진 나노와이어를 성장시키게 된다. 여기서, 대략 200℃ ~ 1000℃의 온도와 상기 Ⅲ/Ⅴ족 반도체들을 포함하는 주입 가스들이 사용된다.
한편, 이상에서 설명된 합성 방법을 이용하여 서로 다른 두 개의 반도체 물질을 성장시킴으로써 도 12a 및 도 12b에 도시된 바와 같은 이종 구조(heterostructure)의 나노와이어를 제조하는 것도 가능하다. 도 12a 및 도 12b에 도시된 이종 구조(heterostructure)의 나노와이어는 화학기상증착 공정에서 서로 다른 반도체 물질을 포함하는 주입 가스들을 각각 시간에 따라 순차적으로 주입함으로써 제조될 수 있다. 도 12a는 반경방향에 따른 이종 구조, 즉 코어-셸(core-shell) 구조를 가지는 나노와이어(420)를 보여주고 있다. 여기서, 참조부호 421은 코어에 해당하는 제1 반도체(예를 들면, 게르마늄) 나노와이어를 나타내고, 참조부 호 422는 상기 코어를 둘러싸는 셸에 해당하는 제2 반도체(예를 들면 실리콘) 나노와이어를 나타낸다. 그리고, 도 12b는 길이방향에 따른 이종 구조를 가지는 나노와이어(520)를 보여주고 있다. 여기서, 참조부호 521은 제1 반도체(예를 들면, 게르마늄) 나노와이어를 나타내고, 참조부호 522는 상기 제1 반도체 나노와이어의 일단으로부터 성장된 제2 반도체(예를 들면 실리콘) 나노와이어를 나타낸다.
이상과 같이 본 발명의 실시예들에 의하면 금속 촉매 등과 같은 불순물이 포함되지 않은 고순도의 나노와이어를 합성할 수 있게 된다. 이상에서 본 발명의 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
도 1 내지 도 4는 본 발명의 실시예에 따른 게르마늄 나노와이어의 합성 방법을 설명하기 위한 도면들이다.
도 5 내지 도 7은 본 발명의 다른 실시예에 따른 게르마늄 나노와이어의 합성 방법을 설명하기 위한 도면들이다.
도 8 내지 도 11은 본 발명의 다른 실시예에 따른 게르마늄-실리콘 합금 (Ge-Si alloy) 나노와이어의 합성 방법을 설명하기 위한 도면들이다.
도 12a 및 도 12b는 본 발명의 실시예들에 따라 형성될 수 있는 이종구조(hetero structure)의 나노와이어들을 도시한 것이다.
<도면의 주요 부분에 대한 부호의 설명>
110,310... 기판 112... 게르마늄층
114,214... 게르마늄을 포함하는 제1 산화물층
115,215... 게르마늄 핵(Ge nuclei)
116,216... 게르마늄 핵를 포함하는 제2 산화물층
120,220... 게르마늄 나노와이어
210... 게르마늄 기판
312... 게르마늄과 실리콘을 포함하는 물질층
314... 게르마늄과 실리콘을 포함하는 제1 산화물층
316... 게르마늄-실리콘 합금(Ge-Si alloy)의 핵을 포함하는 제2 산화물층
320... 게르마늄-실리콘 합금(Ge-Si alloy) 나노와이어
420,520... 이종 구조(hetero structure)의 나노와이어

Claims (26)

  1. 기판 상에 게르마늄을 포함하는 제1 산화물층을 형성하는 단계;
    상기 제1 산화물층을 열처리하여 핵(nuclei)을 포함하는 제2 산화물층을 형성하는 단계; 및
    화학기상증착법에 의해 상기 핵으로부터 게르마늄을 포함하는 나노와이어(nanowire)를 성장시키는 단계;를 포함하는 나노와이어의 합성방법.
  2. 제 1 항에 있어서,
    상기 제1 산화물층을 형성하기 전에 상기 기판 상에 게르마늄을 포함하는 물질층을 형성하는 단계를 더 포함하는 나노와이어의 합성방법.
  3. 제 2 항에 있어서,
    상기 제1 산화물층은 소정 온도의 산소를 포함하는 액체를 이용하여 상기 게르마늄을 포함하는 물질층의 표면 상에 형성되는 나노와이어의 합성방법.
  4. 제 3 항에 있어서,
    상기 제1 산화물층은 상기 게르마늄을 포함하는 물질층을 50℃ 내지 100℃의 물에 소정 시간 동안 담금으로써 상기 게르마늄을 포함하는 물질층의 표면 상에 형성되는 나노와이어의 합성방법.
  5. 제 2 항에 있어서,
    상기 제1 산화물층은 상기 게르마늄을 포함하는 물질층에 산소를 공급함으로써 상기 게르마늄을 포함하는 물질층의 표면 상에 형성되는 나노와이어의 합성방법.
  6. 제 1 항에 있어서,
    상기 제1 산화물층은 화학기상증착법에 의해 상기 기판 상에 형성되는 나노와이어의 합성방법.
  7. 제 1 항에 있어서,
    상기 기판은 게르마늄 기판을 포함하는 나노와이어의 합성방법.
  8. 제 1 항에 있어서,
    상기 제2 산화물층은 상기 제1 산화물층을 200℃ ~ 1000℃의 온도 범위에 열처리함으로써 형성되는 나노와이어의 합성방법.
  9. 제 1 항에 있어서,
    상기 화학기상증착법에 의한 나노와이어의 성장은 200℃ ~ 1000℃의 온도 범위에서 수행되는 나노와이어의 합성방법
  10. 제 1 항에 있어서,
    상기 나노와이어는 단결정 게르마늄으로 이루어지는 나노와이어의 합성방법.
  11. 제 1 항에 있어서,
    상기 나노와이어는 게르마늄과 다른 IV족 반도체의 합금(alloy)로 이루어지는 나노와이어의 합성방법.
  12. 제 1 항에 있어서,
    상기 나노와이어는 게르마늄과 다른 IV족 반도체의 이종 구조(hetero structure)로 형성되는 나노와이어의 합성방법.
  13. 제 12 항에 있어서,
    상기 나노와이어의 이종 구조는 상기 나노와이어의 반경 방향에 따른 이종 구조 또는 상기 나노와이어의 길이 방향에 따른 이종 구조를 포함하는 나노와이어의 합성방법.
  14. 상기 제 1 항 내지 제 13 항 중 어느 한 항에 기재된 합성방법에 합성된 나노와이어.
  15. 기판 상에 Ⅲ/Ⅴ족 반도체 또는 Ⅱ/Ⅵ 반도체를 포함하는 제1 산화물층을 형성하는 단계;
    상기 제1 산화물층을 열처리하여 핵(nuclei)을 포함하는 제2 산화물층을 형성하는 단계; 및
    화학기상증착법에 의해 상기 핵으로부터 Ⅲ/Ⅴ족 반도체 또는 Ⅱ/Ⅵ 반도체를 포함하는 포함하는 나노와이어(nanowire)를 성장시키는 단계;를 포함하는 나노와이어의 합성방법.
  16. 제 15 항에 있어서,
    상기 제1 산화물층을 형성하기 전에 상기 기판 상에 Ⅲ/Ⅴ족 반도체 또는 Ⅱ/Ⅵ 반도체를 포함하는 물질층을 형성하는 단계를 더 포함하는 나노와이어의 합성방법.
  17. 제 16 항에 있어서,
    상기 제1 산화물층은 소정 온도의 산소를 포함하는 액체를 이용하여 Ⅲ/Ⅴ족 반도체 또는 Ⅱ/Ⅵ 반도체를 포함하는 물질층의 표면 상에 형성되는 나노와이어의 합성방법.
  18. 제 17 항에 있어서,
    상기 제1 산화물층은 상기 Ⅲ/Ⅴ족 반도체 또는 Ⅱ/Ⅵ 반도체를 포함하는 물 질층을 50℃ 내지 100℃의 물에 소정 시간 동안 담금으로써 상기 Ⅲ/Ⅴ족 반도체 또는 Ⅱ/Ⅵ 반도체를 포함하는 물질층의 표면 상에 형성되는 나노와이어의 합성방법.
  19. 제 16 항에 있어서,
    상기 제1 산화물층은 상기 Ⅲ/Ⅴ족 반도체 또는 Ⅱ/Ⅵ 반도체를 포함하는 물질층에 산소를 공급함으로써 상기 Ⅲ/Ⅴ족 반도체 또는 Ⅱ/Ⅵ 반도체를 포함하는 물질층의 표면 상에 형성되는 나노와이어의 합성방법.
  20. 제 15 항에 있어서,
    상기 제1 산화물층은 화학기상증착법에 의해 상기 기판 상에 형성되는 나노와이어의 합성방법.
  21. 제 15 항에 있어서,
    상기 제2 산화물층은 상기 제1 산화물층을 200℃ ~ 1000℃의 온도 범위에 열처리함으로써 형성되는 나노와이어의 합성방법.
  22. 제 15 항에 있어서,
    상기 화학기상증착법에 의한 나노와이어의 성장은 200℃ ~ 1000℃의 온도 범위에서 수행되는 나노와이어의 합성방법
  23. 제 15 항에 있어서,
    상기 나노와이어는 단결정의 Ⅲ/Ⅴ족 반도체 또는 Ⅱ/Ⅵ 반도체로 이루어지는 나노와이어의 합성방법.
  24. 제 15 항에 있어서,
    상기 나노와이어는 Ⅲ/Ⅴ족 반도체들의 합금(alloy) 또는 Ⅱ/Ⅵ 반도체들의 합금(alloy)으로 이루어지는 나노와이어의 합성방법.
  25. 제 15 항에 있어서,
    상기 나노와이어는 Ⅲ/Ⅴ족 반도체들의 이종 구조(hetero structure) 또는 Ⅱ/Ⅵ 반도체들의 이종 구조로 형성되는 나노와이어의 합성방법.
  26. 상기 제 15 항 내지 제 25 항 중 어느 한 항에 기재된 합성방법에 의해 합성된 나노와이어.
KR1020090015872A 2009-02-25 2009-02-25 나노와이어의 합성 방법 KR101538742B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090015872A KR101538742B1 (ko) 2009-02-25 2009-02-25 나노와이어의 합성 방법
US12/560,768 US8513101B2 (en) 2009-02-25 2009-09-16 Method of synthesizing nanowires

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090015872A KR101538742B1 (ko) 2009-02-25 2009-02-25 나노와이어의 합성 방법

Publications (2)

Publication Number Publication Date
KR20100096812A true KR20100096812A (ko) 2010-09-02
KR101538742B1 KR101538742B1 (ko) 2015-07-30

Family

ID=42630168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090015872A KR101538742B1 (ko) 2009-02-25 2009-02-25 나노와이어의 합성 방법

Country Status (2)

Country Link
US (1) US8513101B2 (ko)
KR (1) KR101538742B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101306225B1 (ko) * 2011-06-14 2013-09-06 한국에너지기술연구원 바이오매스를 이용한 나노와이어 합성방식 및 그 물질
US8636843B2 (en) 2011-04-07 2014-01-28 Korea Institute Of Energy Research Single-crystal apatite nanowires sheathed in graphitic shells and synthesis method thereof

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9152404B2 (en) * 2011-07-13 2015-10-06 Z124 Remote device filter
US9245989B2 (en) * 2011-12-19 2016-01-26 Intel Corporation High voltage field effect transistors
US11387103B1 (en) * 2019-05-01 2022-07-12 The United States Of America As Represented By The Secretary Of The Army Process for fabricating semiconductor nanofibers

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW366526B (en) * 1998-04-30 1999-08-11 Nat Science Council A mass production of silicon dioxide film by liquid phase deposition method
JP2003158075A (ja) * 2001-08-23 2003-05-30 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
US20040144970A1 (en) * 2002-10-07 2004-07-29 Dunwei Wang Nanowires
US7335259B2 (en) * 2003-07-08 2008-02-26 Brian A. Korgel Growth of single crystal nanowires
US7391074B2 (en) * 2005-08-03 2008-06-24 International Business Machines Corporation Nanowire based non-volatile floating-gate memory
US20070105356A1 (en) * 2005-11-10 2007-05-10 Wei Wu Method of controlling nanowire growth and device with controlled-growth nanowire
KR100772661B1 (ko) 2005-11-17 2007-11-01 학교법인 포항공과대학교 촉매의 사용 없이 전자기파 방사를 통한 나노와이어의 제조방법 및 그에 의해 제조된 나노와이어
KR100659897B1 (ko) 2006-02-10 2006-12-20 엘지전자 주식회사 나노 로드 구조물을 갖는 기판을 제조하는 방법
JP5483887B2 (ja) 2006-03-08 2014-05-07 クナノ アーベー Ｓｉ上のエピタキシャルな半導体ナノワイヤの金属無しでの合成方法
JP2007319988A (ja) 2006-06-01 2007-12-13 National Institute For Materials Science Ｉｖ族半導体ナノ細線の製造方法並びに構造制御方法
KR100723882B1 (ko) 2006-06-15 2007-05-31 한국전자통신연구원 실리콘 나노점 박막을 이용한 실리콘 나노와이어 제조 방법
KR100825765B1 (ko) * 2006-12-05 2008-04-29 한국전자통신연구원 산화물계 나노 구조물의 제조 방법
US7972560B2 (en) * 2008-04-14 2011-07-05 Brookhaven Science Associates, Llc Apparatus for dispensing material

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8636843B2 (en) 2011-04-07 2014-01-28 Korea Institute Of Energy Research Single-crystal apatite nanowires sheathed in graphitic shells and synthesis method thereof
KR101306225B1 (ko) * 2011-06-14 2013-09-06 한국에너지기술연구원 바이오매스를 이용한 나노와이어 합성방식 및 그 물질

Also Published As

Publication number Publication date
US8513101B2 (en) 2013-08-20
KR101538742B1 (ko) 2015-07-30
US20100213434A1 (en) 2010-08-26

Similar Documents

Publication Publication Date Title
US8513641B2 (en) Core-shell nanowire comprising silicon rich oxide core and silica shell
KR100301888B1 (ko) 미소 입자 또는 세선의 성장 위치가 제어 가능한 미세 구조의 제조방법 및 그 미세 구조를 사용한 반도체 소자
US7776760B2 (en) Systems and methods for nanowire growth
KR100437296B1 (ko) 박막트랜지스터및그제조방법
CN102037165B (zh) 在金属氧化物基底上制造纳米结构的方法和薄膜器件
US8962137B2 (en) Branched nanowire and method for fabrication of the same
CN107445488B (zh) 一种制备大面积均匀单层过渡金属硫属化合物的方法
KR100825765B1 (ko) 산화물계 나노 구조물의 제조 방법
KR101538742B1 (ko) 나노와이어의 합성 방법
KR101060304B1 (ko) 제어된 크기의 균일한 반도체 나노구조를 유전체 상에ｃｖｄ로 형성하는 방법
CN105239156A (zh) 一种外延定向生长、转移和集成平面半导体纳米线的方法
KR20100072328A (ko) 반도체 나노와이어의 제어된 도핑
US10017878B2 (en) Growth method of graphene
KR101122129B1 (ko) Si 과잉 산화막을 이용한 Si/SiOx 코어/쉘 이중구조 나노선 제조 방법
KR101934162B1 (ko) 단결정 SiC 나노와이어 제조방법
JP2006140293A (ja) 半導体微小構造体及びその製造方法
Moeinian et al. Crystallinity of silicon-shells deposited onto germanium and silicon nanowires for core-shell nanostructures and nanotubes
KR20090049307A (ko) 실리콘 나노 구조체를 이용한 액상 제조 공정 기반의실리콘박막 결정화방법
KR100583512B1 (ko) 구리와 니켈을 사용하여 측면성장 유도방식으로 폴리실리콘 박막을 제조하는 방법
KR960004902B1 (ko) 다결정 실리콘 박막 제조방법
JP3461819B2 (ja) 半導体結晶膜の製造方法
KR102434399B1 (ko) 플라즈마를 이용한 전이금속 디칼코게나이드-그래핀 이종접합 복합체 제조 방법
CN116675187A (zh) 基于单层石墨烯的一维氮化镓纳米线的制备方法及应用
KR101139914B1 (ko) Ｎｉ 박막이 증착된 Ｓｉ-과잉산화막을 이용한 실리카 나노선의 제조 방법
JPH06204252A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180620

Year of fee payment: 4