KR20100088533A - 멀티밴드 정합 회로 및 멀티밴드 전력 증폭기 - Google Patents

멀티밴드 정합 회로 및 멀티밴드 전력 증폭기 Download PDF

Info

Publication number
KR20100088533A
KR20100088533A KR1020100006899A KR20100006899A KR20100088533A KR 20100088533 A KR20100088533 A KR 20100088533A KR 1020100006899 A KR1020100006899 A KR 1020100006899A KR 20100006899 A KR20100006899 A KR 20100006899A KR 20100088533 A KR20100088533 A KR 20100088533A
Authority
KR
South Korea
Prior art keywords
circuit
impedance
matching
parallel
matching means
Prior art date
Application number
KR1020100006899A
Other languages
English (en)
Other versions
KR101156418B1 (ko
Inventor
아츠시 후쿠다
히로시 오카자키
쇼이치 나라하시
Original Assignee
가부시키가이샤 엔.티.티.도코모
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 엔.티.티.도코모 filed Critical 가부시키가이샤 엔.티.티.도코모
Publication of KR20100088533A publication Critical patent/KR20100088533A/ko
Application granted granted Critical
Publication of KR101156418B1 publication Critical patent/KR101156418B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/383—Impedance-matching networks comprising distributed impedance elements together with lumped impedance elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H2007/386—Multiple band impedance matching

Landscapes

  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

신호 경로 상에 직렬로 접속되는 제1 정합부와, 제2 정합부와, 제3 정합부에 의해 구성되고, 제1 주파수에서는 제1 정합부를 적당히 설계함으로써, 제2 주파수에서는 제2, 제3 정합부를 적당히 설계함으로써 정합 대상의 임피던스에 정합된다. 제2 정합부와 제3 정합부는 제2 주파수에서 제2 정합부와 제3 정합부의 접속점으로부터 회로 소자측을 본 임피던스와 정합 대상의 임피던스의 변환비가 제1 정합부와 제2 정합부의 접속점으로부터 회로 소자측을 본 임피던스와 정합 대상의 임피던스의 변환비보다 작아지도록 설계된다.

Description

멀티밴드 정합 회로 및 멀티밴드 전력 증폭기{MULTIBAND MATCHING CIRCUIT AND MULTIBAND POWER AMPLIFIER}
본 발명은 증폭기 등에 이용되는 정합 회로 및 전력증폭기에 관한 것이다. 보다 상세하게는 증폭 소자 등 주파수 특성을 가지는 회로 소자의 입출력 임피던스와 주변회로의 특성 임피던스의 정합을 복수의 주파수 대역에서 확립할 수 있는 멀티밴드 정합 회로의 저손실화에 관한 것이다.
무선기에는 복수의 주파수 대역의 신호를 취급할 수 있는 것(멀티밴드화)이 요구되고 있다. 무선기에 포함되는 불가결한 장치로서 전력 증폭기가 있다. 효율이 좋은 증폭을 행하기 위해서는 각 주파수 대역에 있어서, 주파수 특성을 가지는 증폭 소자(트랜지스터 등)의 입출력 임피던스(입력 임피던스를 ZI(f), 출력 임피던스를 ZL(f)로 함)와 주변 회로의 입출력 임피던스(Z0)(=계의 임피던스) 사이의 임피던스를 정합하는 것이 가능한 멀티밴드 정합 회로가 필요하다.
이하, 멀티밴드 정합 회로의 종래 구성에 대해 설명한다. 또한 본 명세서에서는 증폭기에 적용되는 정합 회로에 대해 설명하지만, 그 밖의 기기에 적용되는 정합 회로에 대해서도 마찬가지의 사고가 적용 가능하다.
멀티밴드 정합 회로의 구성의 하나로서, 스위치나 가변용량소자를 사용하여 회로 상수를 변경하는 구성이 있다. 예를 들어 비특허문헌 1에서는, 도 16에 도시한 바와 같이 주정합 블록(310)과, 주정합 블록(310)에 일단이 접속된 지연 회로(321)와, 스위치(322)와, 지연 회로(321)의 타단에 스위치(322)를 통하여 접속된 부정합 블록(323)을 구비한 정합 회로(300)가 개시되어 있다.
이 정합 회로(300)는 도 17에 도시한 바와 같은 중심 주파수를 f1, f2로 하는 2개의 주파수 대역의 신호에 대한 정합 회로이며, 예를 들어 ZI(f)를 가지는 회로 소자(20)와, 미리 정해진 계의 임피던스(Z0)(예를 들어 50Ω, 75Ω 등)를 가지는 계의 회로가 접속된 포트(P1) 사이에 삽입함으로써 ZI(f1) 및 ZI(f2)와 Z0 사이의 정합을 각각 달성한다. 구체적으로는 이하와 같은 원리로 정합한다.
우선, 제1 주파수 대역(b1)(중심 주파수(f1))이 동작 대역인 경우에는 스위치(322)를 OFF 상태(비도통 상태)로 한다. 이 경우, 주정합 블록(310)은 ZI(f1)을 Z0로 변환한다. 이 때 지연 회로(321)의 b1에서의 특성 임피던스를 Z0라고 하면 b1의 신호에 대해서 정합 회로 전체적으로 정합이 되게 된다. 여기서 사용하는 지연 회로(321)로서 b1에 있어서의 특성 임피던스가 Z0인 전송선로를 사용하는 것이 예시되어 있다.
한편, 제2 주파수 대역(b2)(중심 주파수(f2))이 동작 대역인 경우에는 스위치(322)를 ON 상태(도통 상태)로 한다. 주정합 블록(310)에 의해, ZI(f2)는 Z(f2)로 변환된다. 일반적으로 Z(f2)≠Z0이다. 그러나 Z(f2)가 어떠한 값이어도 지연 회로(321)에서의 지연량(전송선로를 사용한 경우에는 선로 길이)과 스위치(322)를 통하여 접속된 부정합 블록(323)의 리액턴스 값을 싱글 스터브 매치의 원리에 기초하여 설정함으로써, 싱글 스터브 매치의 원리에 기초하여 정합 회로(300)의 단자(P1)로부터 단자(P2)측을 본 임피던스를 Z0로 할 수 있다. 즉, b2의 신호에 대해서도 정합 회로 전체적으로 정합이 된다. ZL(f)에 대해서도 마찬가지의 원리에 의한 정합이 가능하다.
또한 상기한 정합 회로(300)에서는 스위치(322)의 ON, OFF에 의해 부정합 블록(323)의 접속, 절단을 행하여 2개의 주파수 대역에서의 정합을 실현하지만, 이와 같은 스위치와 부정합 블록의 직렬 접속 대신에 리액턴스 소자나 리액턴스 회로를 사용해도 된다. 이 경우, 그 리액턴스 값을 적당히 설정함으로써 b1에서는 리액턴스가 장하(裝荷)되지 않고, b2에서는 리액턴스가 장하된다고 하는 스위치와 부정합 블록의 직렬 접속을 채용한 경우와 마찬가지의 작용 효과를 얻을 수 있다.
상기 멀티밴드 정합 회로를 증폭 소자의 입출력 단자에 접속하면 정합 회로의 스위치가 OFF 상태일 때에는 b1의 신호에 대한 증폭기로서 동작하고, 스위치가 ON 상태일 때에는 b2의 신호에 대한 증폭기로서 동작하는 멀티밴드 증폭기를 실현할 수 있다.
[비특허문헌 1] : 후쿠다 아츠시 외, 「MEMS 스위치를 사용한 멀티밴드 전력 증폭기」, 전자정보통신학회 종합대회, 2004년, C-2-4, p.39
2개의 주파수 대역의 신호를 선택적으로 정합 가능한 도 16에 도시한 종래의 정합 회로(300)에서는, b2에 있어서는 스위치(322)가 ON 상태인 것으로 하여 지연 회로(321)와 부정합 블록(323)을 싱글 스터브 매치의 원리에 기초하여 설계한다. 그러나 싱글 스터브 매치에서는 도 16의 A점으로부터 P2측을 본 임피던스(Z(f2))(이하, Z(f2)라고 표기함)와 Z0의 임피던스 변환비(|Γ|)가 큰 경우, 스위치(322)에 흘러들어가는 전류가 커진다. 여기서 Z(f2)는 복소수이며, |Γ|는 다음 식의 관계를 만족한다.
Figure pat00001
스위치의 삽입 손실은 스위치의 ON 저항과 스위치에 흐르는 전류량(I)의 2승의 곱이 된다. 그 때문에 |Γ|가 큰 경우에는 작은 경우와 비교하여 정합 회로의 통과 손실이 커진다는 문제가 있었다. 이와 같은 통과 손실 열화의 문제는 스위치와 부정합 블록의 직렬 접속 대신에 리액턴스 소자나 리액턴스 회로를 사용한 경우에도 마찬가지로 생긴다.
여기서, b1과 b2에 있어서의 회로 소자(20)의 임피던스(ZI(f1)과 ZI(f2))는 증폭 소자인 트랜지스터에 의해 정해진다. 또 주정합 블록(310)은 b1에 있어서의 정합 회로로서 설계된다. 즉, Z(f2)는 트랜지스터 및 b1, b2에 의존하여 대략 결정된다.
본 발명의 목적은 2 이상의 주파수 대역에 대응 가능한 임피던스 정합 회로에 있어서, 스위치나 리액턴스 소자 등에 흐르는 전류량을 저감시킴으로써 스위치의 삽입 손실을 저감시키고, 따라서 회로의 저손실화를 달성하는 것에 있다.
본 발명의 멀티밴드 정합 회로는 주파수 특성이 있는 임피던스(ZI(f))를 가지는 회로 소자와, 미리 정해진 계의 회로의 임피던스(Z0) 사이의 임피던스 정합을 2개의 주파수 대역에 있어서 달성하는 회로이며, 제1 정합부와 제2 정합부와 제3 정합부로 구성된다.
제1 정합부는 상기 회로 소자에 접속되고, 제1 주파수 대역에 있어서 상기 회로 소자의 임피던스를 Z0로 변환한다.
제2 정합부는 일단이 상기 제1 정합부의 타단에 접속되고, 특성 임피던스가 계의 회로의 임피던스(Z0)에 동일한 전송선로나 적어도 상기 제1 주파수 대역에서 상기 전송선로에 등가인 회로인 제1 직렬정합수단과, 일단이 상기 제1 직렬정합수단의 타단에서 상기 신호 경로에 접속되고, 타단이 접지되는 제1 병렬정합수단으로 이루어진다.
제3 정합부는 일단이 상기 제1 직렬정합수단의 타단에 접속되고, 타단이 상기 계의 회로에 접속되며, 특성 임피던스가 계의 회로의 임피던스(Z0)에 동일한 전송선로나 적어도 제1 주파수 대역에서 상기 전송선로에 등가인 회로인 제2 직렬정합수단과, 일단이 상기 제2 직렬정합수단의 타단에서 상기 신호 경로에 접속되는 스위치와, 일단이 상기 스위치의 타단에 접속되는 제2 병렬정합수단으로 이루어진다.
또한 상기 제1 병렬정합수단은 상기 제1 주파수 대역에 있어서, 상기 신호 경로와의 접속점이 임피던스 개방 상태가 되도록 구성된다.
또 상기 스위치가 ON 상태에 있어서, 제2 주파수 대역에 있어서의 상기 제2 정합부와 상기 제3 정합부의 접속점으로부터 상기 회로 소자측을 본 임피던스(Z´(f2))와 계의 회로의 임피던스(Z0)의 임피던스 변환비가 상기 제1 정합부와 상기 제2 정합부의 접속점으로부터 상기 회로 소자측을 본 임피던스(Z(f2))와 계의 회로의 임피던스(Z0)의 임피던스 변환비보다 작아지도록 제1 직렬정합수단 및 제1 병렬정합수단을 설계한다. 또한 상기 임피던스(Z´(f2))가 Z0로 변환되도록 제2 직렬정합수단 및 제2 병렬정합수단을 설계한다.
그리고 상기 스위치의 개폐에 의해 상기 제1 주파수 대역과 상기 제2 주파수 대역에서 선택적으로 상기 회로 소자의 임피던스를 Z0에 정합한다.
본 발명에 의해 2 이상의 주파수 대역에서의 임피던스 정합을 행하면서 스위치나 리액턴스 소자 등에 흐르는 전류량을 저감시키고, 따라서 저손실의 정합 회로를 실현할 수 있다.
도 1은 스위치에 흐르는 전류량을 저감시킬 수 있는 원리를 설명하는 도면.
도 2는 실시예 1의 기능 블록도.
도 3은 실시예 2의 기능 블록도.
도 4는 3개의 주파수 대역의 상관을 도시한 이미지도.
도 5는 제1 병렬 블록을 2단의 LC 공진 회로로 구성하는 이미지도.
도 6은 도 5의 구성에 있어서의 주파수-임피던스 특성도.
도 7은 제1 병렬 블록을 m-1단의 LC 공진 회로로 구성하는 이미지도.
도 8은 종래 구성에 있어서, 스위치(322)를 OFF 상태로 하고 2.6GHz에 있어서 정합시킨 경우의 통과 손실 특성도.
도 9는 종래 구성에 있어서, 스위치(322)를 ON 상태로 하고 0.9GHz에 있어서 정합시킨 경우의 통과 손실 특성도.
도 10은 종래 구성에 있어서, 0.9GHz에 있어서의 정합시에 스위치(322)로서 저항값 0Ω의 이상 스위치를 사용한 경우의 통과 손실 특성도.
도 11은 종래 구성에 있어서의 Z(f2)와 Z0의 임피던스 변환비를 도시한 폴라차트도.
도 12는 임피던스 변환비로부터 스위치에 흐르는 전류량을 계산하고, 5Ω의 저항에서 소비되는 전력에 기초하여 구한 임피던스 변환비-통과 손실 특성도.
도 13은 본 발명에 있어서, 스위치(132)를 ON 상태로 하고 0.9GHz에 있어서 정합시킨 경우의 통과 손실 특성도.
도 14는 본 발명에 있어서, 0.9GHz에 있어서의 정합시에 스위치(132)로서 저항값 0Ω의 이상 스위치를 사용한 경우의 통과 손실 특성도.
도 15는 본 발명에 있어서의 Z(f2)와 Z0의 임피던스 변환비를 도시한 폴라차트도.
도 16은 종래 구성에 의한 기능 블록의 일례를 도시한 도면.
도 17은 2개의 주파수 대역의 상관을 도시한 이미지도.
도 18a는 적어도 b1에 있어서 특성 임피던스가 Z0의 전송선로와 등가인 회로의 구성예를 도시한 도면.
도 18b는 도 18a의 구체적 구성예를 도시한 도면.
도 18c는 도 18a의 다른 구체적 구성예를 도시한 도면.
도 19a는 적어도 b1에 있어서 특성 임피던스가 Z0의 전송선로와 등가인 회로의 다른 구성예를 도시한 도면.
도 19b는 도 19a의 구체적 구성예를 도시한 도면.
도 19c는 도 19a의 다른 구체적 구성예를 도시한 도면.
도 20은 실시예 1에 있어서, 제1 병렬 블록에 병렬 공진 회로를 채용한 경우의 구성예를 도시한 도면.
도 21은 실시예 1에 있어서, 제1 병렬 블록에 병렬 공진 회로를 채용한 경우의 다른 구성예를 도시한 도면.
도 22는 실시예 1에 있어서, 제1 병렬 블록에 직렬 공진기를 채용한 경우의 구성예를 도시한 도면.
도 23a는 적어도 b1 및 b2에 있어서 특성 임피던스가 Z0의 전송선로와 등가인 회로의 구성예를 도시한 도면.
도 23b는 도 23a의 구체적 구성예를 도시한 도면.
도 23c는 도 23a의 다른 구체적 구성예를 도시한 도면.
도 24a는 적어도 b1 및 b2에 있어서 특성 임피던스가 Z0의 전송선로와 등가인 회로의 다른 구성예를 도시한 도면.
도 24b는 도 24a의 구체적 구성예를 도시한 도면.
도 24c는 도 24a의 다른 구체적 구성예를 도시한 도면.
도 25a는 도 23c의 가변 인덕터를 가변 캐패시터를 사용하여 구성하는 예를 도시한 도면.
도 25b는 도 24b의 가변 인덕터를 가변 캐패시터를 사용하여 구성하는 예를 도시한 도면.
도 26은 실시예 2에 있어서, 제1 병렬 블록에 병렬 공진 회로를 채용한 경우의 구성예를 도시한 도면.
도 27은 실시예 2에 있어서, 제1 병렬 블록에 병렬 공진 회로를 채용한 경우의 다른 구성예를 도시한 도면.
도 28은 실시예 2에 있어서, 제1 병렬 블록에 직렬 공진기를 채용한 경우의 구성예를 도시한 도면.
도 29는 실시예 3에 있어서, 제3 정합부(130)를 도 23a의 회로와 리액턴스 가변 소자를 사용하여 구성하는 경우의 구성예를 도시한 도면.
도 30은 본 발명의 멀티밴드 정합 회로를 사용한 멀티밴드 증폭기의 구성예를 도시한 도면.
도 31은 본 발명의 구성에서 제2 정합부가 저항 성분을 포함하고 있는 경우의 제3 정합부의 스위치에 흐르는 전류와 정합 회로 전체의 손실의 관계를 도시한 도면.
이하, 본 발명의 실시형태에 대해 상세히 설명한다.
(실시예 1)
우선, 실시예의 설명에 앞서, 본 발명에 의해 스위치에 흐르는 전류량을 저감시킬 수 있는 원리에 대해 설명한다. 본 발명의 정합 회로의 기본 구성을 도 1에 도시한다. 기본 구성에 따른 정합 회로(1)는 정합 회로(300)의 주정합 블록(310)에 해당하는 제1 정합부(110)와, 정합 회로(300)의 지연 회로(321)와 스위치(322)와 부정합 블록(323)의 세트에 해당하는 제3 정합부(130) 사이에, 추가로 제2 정합부(120)를 추가한 구성을 취한다. 제2 정합부(120)는 b1에서의 정합에는 영향을 주지 않고, b2에 있어서의 Z(f2)를 B점으로부터 P2측을 본 임피던스(Z´(f2))로 변환한다. b2에서의 정합은 제3 정합부(130)에서 달성된다. 그리고 제3 정합부(130)의 스위치(132)에 흐르는 전류는 Z´(f2)와 Z0의 임피던스 변환비(|Γ´|)에 의존한다. 그 때문에 제2 정합부(120)는 |Γ´|<|Γ|이 되도록 설계한다. 이와 같이 설계함으로써 스위치에 흐르는 전류량은 제2 정합부(120)를 사용하지 않는 경우와 비교하여 저감시킬 수 있기 때문에, 스위치의 ON 저항에 의한 손실, 즉 스위치의 삽입 손실을 저감시킬 수 있다. 여기서 제2 정합부(120)는 선로, 인덕터, 캐패시터 등, 기생 성분을 포함하여 저항 성분이 작은 소자로 설계하는 것이 바람직하다. 또 일반적으로 낮은 삽입 손실과 높은 아이솔레이션 특성을 양립하는 스위치를 실현하는 것은 곤란하다. 그러나 본 발명에 의하면 스위치에 흐르는 전류량이 저감되기 때문에, 스위치의 삽입 손실에 대한 요구 조건을 완화할 수 있고, 높은 아이솔레이션 특성을 가지는 스위치를 사용할 수 있다.
이하, 정합 회로(1)의 제2 정합부(120)를 구체화한 실시예인 정합 회로(100)에 대해서, 도 2를 사용하여 설명한다.
정합 회로(100)는 2개의 주파수 대역의 신호에 대한 정합 회로이며, ZI(f1)과 ZI(f2)를 가지는 회로 소자(20)와, Z0를 가지는 계의 회로(10) 사이에 삽입함으로써 ZI(f1)과 ZI(f2)를 각각 Z0에 정합시킨다. 또 각 수단·블록의 설계시의 스위치의 상태는 b1에 있어서는 OFF 상태인 것으로 하고, b2에 있어서는 ON 상태인 것으로 한다.
정합 회로(100)는 상기한 바와 같이 제1 정합부(110)와 제2 정합부(120)와 제3 정합부(130)로 구성된다. 또 제2 정합부(120)는 제1 직렬정합수단(121)과 제1 병렬정합수단(122)으로 구성되고, 제3 정합부(130)는 제2 직렬정합수단(131)과 스위치(132)와 제2 병렬정합수단(133)으로 구성된다.
제1 정합부(110)는 일단이 회로 소자(20)에 접속되고, 회로 소자(20)의 b1에 있어서의 임피던스ZI(f1)를 타단(도 1의 A점)으로부터 P2측을 보아 Z0가 되도록 변환한다. 제1 정합부(110)의 구성은 임의이며, 예를 들어 전송선로와 스터브에 의한 구성, 직렬 인덕터와 병렬 캐패시터에 의한 구성 등이 생각된다. 또한 회로 소자(20)의 b2에 있어서의 임피던스(ZI(f2))에 대해서는 여기서 일단 Z(f2)로 변환된다.
제1 정합부(110)의 타단에는 제1 직렬정합수단(121)의 일단이 접속되고, 제1 직렬정합수단(121)의 타단은 제2 직렬정합수단(131)의 일단에 접속된다. 그리고 제2 직렬정합수단(131)의 타단은 계의 회로(10)에 접속된다.
제1 직렬정합수단(121)과 제2 직렬정합수단(131)은 특성 임피던스가 Z0의 전송선로나 적어도 b1에 있어서 상기 전송선로에 등가인 회로에 의한 지연회로에 의해 구성된다. 적어도 b1에 있어서 상기 전송선로에 등가인 회로에 의한 지연회로의 구성예를 도 18a, 도 19a에 도시한다. 여기서, Z1, Z2는 순허수로 한다. Z1, Z2가 b1에 있어서 도 18a에서는,
Figure pat00002
의 관계를, 도 19a에서는,
Figure pat00003
의 관계를 가지는 경우, 각각 b1에서의 정합에는 영향을 주지 않는다. 도 18a, 도 19a에 도시한 구성을 사용함으로써, 제1 정합부(110)에서 변환된 b1에 있어서의 정합 상태는 상기한 지연회로의 지연량에 관계없이 유지된다. 여기서, Z1, Z2는 이들의 관계가 규정되어 있을 뿐이며, 인덕터나 캐패시터, 또는 그것과 마찬가지의 특성을 가지는 분포 상수 회로 또는 회로 소자군 등, 구체적인 구성은 적당히 선택할 수 있다. 따라서, 각 소자값을 b2에 있어서의 임피던스의 정합을 취하기 위해서 적당히 설정하는 것도 가능하게 된다. 한편, 제1 직렬정합수단(121)과 제2 직렬정합수단(131)을 전송선로 등의 지연회로로 구성한 경우에는, 지연량에 상관없이 b1에서의 정합은 유지된다. 그 때문에 전송선로에 의한 지연량은 임의로 설정할 수 있고, 그 지연량은 b2에 있어서의 임피던스의 정합을 취하기 위해서 적당히 설정하는 것이 가능하게 된다. 그 때문에 b2에 있어서의 정합에 원래 필요했던 지연량의 일부를 제1 직렬정합수단(121)의 지연량으로 처리할 수 있다. 그리고 그 결과, 제2 직렬정합수단(131)의 지연량을 저감시킬 수 있고, 제2 직렬정합수단(131)을 소형으로 구성할 수 있다는 효과를 얻을 수 있다. 도 18a의 구체예로서 도 18b와 도 18c를 도시한다. 또 도 19a의 구체예로서 도 19b와 도 19c를 도시한다. 또 이들의 직렬 접속 또는 그것에 상당하는 회로에 의해 마찬가지의 효과가 얻어진다.
제1 정합부(110)와 제1 직렬정합수단(121)과 제2 직렬정합수단(131)은 계의 회로(10)와 회로 소자(20)를 연결하는 신호 경로 상에 직렬로 설치된다. 한편, 제1 병렬정합수단(122)과 제2 병렬정합수단(133)은 그 신호 경로로부터 갈라져 나오는 형태로, 계의 회로(10)나 회로 소자(20)와 병렬로 설치된다.
제1 병렬정합수단(122)은 일단이 제1 직렬정합수단(121)의 타단에서 신호 경로에 접속되고, 타단은 접지된다. 제1 병렬정합수단(122)은 b2의 임피던스 정합을 행하기 위해서, 적당히 리액턴스 값을 설정하고, 임피던스를 조정하는 기능을 담당한다. 그러나 제1 병렬정합수단(122)은 제1 정합부(110)에서 ZI(f1)로부터 Z0로 변환된 b1에 있어서의 임피던스에 영향을 주는 것이어서는 안된다. 이와 같은 기능, 요건을 만족시키기 위해, 제1 병렬정합수단(122)은 2개의 블록의 직렬 접속에 의해 구성한다. 제1 병렬 블록(122a)은 b1에 대해서 제1 병렬정합수단(122)을 신호 경로로부터 분리하기 위한 스위치의 역할을 하는 블록이다. 또 제2 병렬 블록(122b)은 b2에 있어서의 임피던스 변환시에 적절한 리액턴스 값을 설정하기 위한 블록이다. 또한 제2 병렬 블록(122b)은 선단 개방 선로를 사용하여 용량성의 리액턴스 블록으로서 구성해도 상관없다.
제1 병렬 블록(122a)은 b1에 있어서 신호 경로와의 접속점이 임피던스 개방 상태(=접속점으로부터 제1 병렬정합수단(122)측을 본 임피던스가 무한대 또는 b1에서의 정합에 영향을 주지 않을 정도로 큼)가 되도록 설계한다. 그 결과, b1에 있어서 마치 오프 상태의 물리 스위치가 삽입되어 있는 것 같이, 제1 병렬정합수단이 회로로부터 분리되어 있다고 생각할 수 있다. 여기서, 제1 병렬 블록(122a)에 스위치의 ON 저항과 같은 저항 성분이 없는 경우에는 그것에 흘러들어가는 전류량에 의해 손실은 생기지 않는다. b1에 있어서 임피던스 개방 상태로 하기 위해서는 제1 병렬 블록(122a)을 용량(C)의 캐패시터와 인덕턴스(L)의 인덕터에 의한 병렬 공진 회로(공진 주파수(f1))로 구성하는 것 등이 생각된다. 이 경우, b1에 있어서 신호 경로와의 접속점으로부터 제1 병렬정합수단(122)측을 본 임피던스가 무한대라고 하는 조건을 만족하면, 임의의 방법으로 구성해도 상관없다. 제1 병렬 블록(122a)을 병렬 공진 회로로 구성하고, 제2 병렬 블록(122b)을 선단 개방 선로로 구성한 경우의 블럭도를 도 20에 도시한다. 또한 제1 병렬 블록(122a)을 병렬 공진 회로로 구성하는 경우, f1과 C와 L의 관계는 다음 식과 같이 된다.
Figure pat00004
여기서, b2에서는 제1 병렬정합수단(122)은 특정의 리액턴스로서 존재하는 상태가 되고, 제1 병렬 블록(122a)과 제2 병렬 블록(122b)이 일체가 되어 제1 병렬정합수단(122)을 구성한다. 제1 병렬정합수단(122)은 제1 직렬정합수단(121)과 함께 b2에 있어서의 임피던스 변환을 위한 리액턴스 값의 설정 기능을 담당한다. 제1 병렬 블록(122a)을 병렬 공진 회로로 구성한 경우, 제1 병렬 블록(122a)의 f2에 있어서의 리액턴스(ZLC)는 다음 식이 된다.
Figure pat00005
그 때문에 제1 병렬 블록(122a)을 병렬 공진 회로로 구성한 경우에는, 식 (3)을 만족하고, 또한 식 (4)의 ZLC가 b2에 있어서의 임피던스의 정합에 필요한 리액턴스가 되는 C와 L을 설정하면, 제2 병렬 블록(122b)은 불필요하게 되며, 도 21에 도시한 바와 같이 제1 병렬정합수단(122)을 제1 병렬 블록(122a)만으로 구성할 수 있다.
또 제1 병렬 블록(122a)은 도 22에 도시한 바와 같이 f1의 파장(λ1)의 1/4 파장의 길이의 전송선로(122as1)와 L, C로 이루어지는 공진 주파수가 f1인 직렬 공진기와의 조합에 의해 구성할 수도 있다. 이 구성에서는 b1에 있어서 전송선로(122as1)의 직렬 공진기가 접속된 일단이 임피던스 단락 상태가 되기 때문에, 제2 병렬 블록(122b)의 구성에 관계없이, 전송선로(122as1)의 타단이 임피던스 개방 상태가 되고, 따라서 제1 병렬정합수단이 회로로부터 분리되었다고 생각할 수 있다. 한편, b2에 있어서, 직렬 공진기는 특정의 리액턴스로서 존재하는 상태가 된다. 그 결과, 제1 병렬 블록(122a)과 제2 병렬 블록(122b)이 일체로서 제1 병렬정합수단(122)을 구성하고, 특정의 리액턴스로서 존재하는 상태가 된다. 그리고 제1 병렬정합수단(122)은 제1 직렬정합수단(121)과 함께 b2에 있어서의 임피던스 변환을 위한 리액턴스 값의 설정 기능을 담당한다.
또한 제1 병렬 블록(122a)과 제2 병렬 블록(122b)은 도 2에 있어서는 제1 병렬 블록(122a)을 신호 경로측에, 제2 병렬 블록(122b)을 접지측에 배치하고 있지만, 이 배열은 반대여도 상관없다. 단, 반대로 할 경우에는 b1에서의 임피던스 개방 부분이 양 블록의 접속점에 발생하기 때문에, 신호 경로에 접속된 제2 병렬 블록(122b)이 b1에 있어서의 임피던스의 정합 상태에 영향을 주어버린다. 이와 같은 경우에는 제2 병렬 블록(122b)을 집중 상수 소자에 의해 구성함으로써 영향을 저감시킬 수 있다. 이것에 의해 신호 경로와의 접속점을 b1에서의 임피던스 개방 상태로 간주할 수 있고, 제1 병렬정합수단(122)이 신호 경로로부터 분리되어 있다고 생각할 수 있다. 또 이와 같이 제1 병렬 블록(122a)이 접지측에 있는 경우는 임피던스 개방 상태를 예를 들어 제1 병렬 블록(122a)을 f1에 있어서의 파장의 4분의 1의 길이의 전송선로로 구성해도 된다. 이 경우, 전송선로의 임피던스는 임의이며, 이 임피던스를 b2에 있어서의 임피던스 변환을 위한 설계 파라미터로서 사용해도 된다.
제2 병렬정합수단(133)은 제2 직렬정합수단(131)의 타단에서 스위치(132)를 통하여 신호 경로에 접속되고, 제1 병렬정합수단(122)과 마찬가지로 b2의 정합을 위해서 적당히 리액턴스를 설정하고, 임피던스를 조정하는 기능을 담당한다.
이와 같은 구성하에 A점에서의 b2에 있어서의 임피던스(Z(f2))는 제2 정합부(120)와 제3 정합부(130)에 의해, b1에서의 정합에 영향을 주지 않고 Z0로 단계적으로 변환된다. 구체적으로는, b2에 있어서의 |Γ´|이 |Γ|보다 작아지도록 스위치 등의 기생 저항분을 가지는 소자를 포함하지 않는 제1 직렬정합수단(121) 및 제1 병렬정합수단(122)을 설계한다. 그리고 스위치(132)가 ON 상태인 것으로 하고, Z´(f2)에 대해서 제3 정합부(130)의 직렬정합수단(131) 및 제2 병렬정합수단(133)을 적당히 설정함으로써 임의의 Z´(f2)에 대해서 P1에 있어서의 임피던스를 Z0에 정합시킬 수 있다.
이상과 같이 각 정합부를 구성함으로써 스위치(132)가 OFF 상태에서는, b1에 있어서 회로 소자(20)의 임피던스(ZI(f1))를 계의 회로(10)의 임피던스(Z0)에 정합시킬 수 있다. 한편, 스위치(132)가 ON 상태에서는, b2에 있어서 회로 소자(20)의 임피던스(ZI(f2))를 계의 회로(10)의 임피던스(Z0)에 정합시킬 수 있고, 또한 제2 정합부(120)가 없는 경우와 비교하여 스위치(132)에 흐르는 고주파 전류를 저감시켜 ON 저항에 의한 손실이 저감된 저손실의 멀티밴드 정합 회로를 실현할 수 있다.
또한 정합 회로(100)를 구성하는 각 부, 각 수단, 및 각 블록은 각각이 담당하는 기능을 실현 가능한 한 분포 상수 선로, 소자, 혹은 이들의 조합, 또는 복수의 분포 상수 선로, 복수의 소자, 혹은 이들의 조합에 의해 구성되어도 상관없다. 소자는 저항(가변 저항을 포함함), 캐패시터(가변 캐패시터를 포함함), 인덕터(가변 인덕터를 포함함)와 같은 선형 소자나 다이오드 등의 비선형 2단자 소자 등 각별한 한정은 없다.
또 b1과 b2의 대소 관계는 상관없지만, f1>f2로 하는 것이 바람직하다. 이것은 이와 같이 구성한 쪽이 대역폭을 충분히 확보하기 쉬운 점, 스위치의 손실(등가 저항)이 일반적으로 주파수가 높을수록 증가하기 때문에 ON 상태에서 정합하는 쪽(f2)을 저주파측으로 한 쪽이 손실을 억제할 수 있는 점, 또 제2 병렬 블록(122b)을 4분의 1 파장선로로 구성하는 경우에는 높은 쪽의 주파수를 f1로 한 쪽이 선로 길이를 짧게 할 수 있는 점 등의 이유 때문이다.
또한 이상의 설명에서는, ZI(f1)로부터 Z0로의 임피던스 변환을 제1 정합부(110)가 단독으로 행하는(즉, A점에 있어서 P2측을 본 임피던스가 Z0가 됨) 것으로 하여 설명을 했지만, b1에 있어서의 Z0로의 임피던스 변환은 제1 정합부(110)와 제2 정합부(120)(이 경우, 제2 정합부(120)는 어떠한 구성이어도 상관없음)에서 행해도(즉, B점에 있어서 P2측을 본 임피던스가 Z0가 됨), b2에 있어서 Γ>Γ´을 만족하고 있으면 본 발명의 목적은 달성된다. 이하의 실시예에서도 마찬가지라고 할 수 있지만, 설명의 편의상, 이하에 있어서도 제1 정합부(110)가 단독으로 ZI(f1)을 Z0로 변환하는 것으로 하여 설명한다.
(실시예 2)
실시예 2의 정합 회로(200)를 도 3에 도시한다. 정합 회로(200)는 도 2에 도시한 실시예 1의 정합 회로(100)의 제1 정합부(110)에 배경기술로서 설명한 정합 회로(300)를 적용한 구성이다. 제1 정합부(110)는 회로 소자(20)의 b1에 있어서의 임피던스(ZI(f1))와 b2에 있어서의 임피던스(ZI(f2))를 스위치(322)의 전환에 의해 선택적으로 Z0로 변환한다. 즉, 도 3의 A점으로부터 P2측을 본 b1에 있어서의 임피던스는 스위치(322)가 OFF 상태일 때에 Z0가 되고, b2에 있어서의 임피던스는 스위치(322)가 ON 상태일 때에 Z0가 된다. 그리고 스위치(132)가 OFF 상태에 있어서, 제1 정합부(110)에서 스위치(322)의 상태에 따라 b1 또는 b2 중 어느 하나에 대해서 취해진 정합 상태(임피던스(Z0))는 제2, 3 정합부를 거쳐도 그대로 유지되어, 정합 회로 전체적으로 b1 또는 b2 중 어느 하나에 대해서 정합이 취해지게 된다.
한편, 도 4에 도시한 바와 같은 제3 주파수 대역(b3)(중심 주파수(f3))에 있어서의 회로 소자(20)의 임피던스(ZI(f3))는 제1 정합부(110)에 의해 변환되고, A점으로부터 P2측을 본 임피던스는 Z(f3)이 된다(또한 이 때, 제1 정합부(110)의 스위치(322)는 ON과 OFF 중 어느 하나로 정해 둔다). 그리고 이 b3에 있어서의 임피던스(Z(f3))는 실시예 1과 마찬가지로, 제2 정합부(120)와 제3 정합부(130)에 의해, b1 및 b2에서의 정합에 영향을 주지 않고 Z0로 단계적으로 변환된다. 구체적으로는 b3에 있어서의 A점으로부터 P2측을 본 임피던스(Z(f3))로부터 Z0로의 변환비(|Γ|)보다 B점으로부터 P2측을 본 임피던스(Z´(f3))로부터 Z0로의 변환비(|Γ´|)가 작아지도록, 스위치 등의 기생 저항분을 가지는 소자를 포함하지 않는 제1 직렬정합수단(121)과 제1 병렬정합수단(122)을 설계한다. 그리고 스위치(132)가 ON 상태인 것으로 하고 Z´(f3)에 대해 제3 정합부(130)의 직렬정합수단(131)과 제2 병렬정합수단(133)을 설계함으로써 P1에 있어서의 임피던스를 Z0에 정합시킬 수 있다.
또한 정합 회로(200)에 있어서는, 제1 직렬정합수단(121)과 제2 직렬정합수단(131)은 특성 임피던스가 Z0의 전송선로나 적어도 b1 및 b2에 있어서 상기 전송선로와 등가인 회로에 의한 지연회로에 의해 구성된다. 이와 같이 구성함으로써 제1 정합부(110)에서 변환된 b1 및 b2에 있어서의 정합 상태는 상기한 지연회로의 회로 구성에 관계없이 유지된다. 따라서, 이들 회로의 특성은 b3에 있어서의 정합을 취하기 위해서 적당히 설정하는 것이 가능하다. 적어도 b1 및 b2에 있어서 상기 전송선로와 등가인 회로에 의한 지연회로의 구성예를 도 23a, 도 24a에 도시한다. 여기서, Z1, Z2가 적어도 b1 및 b2의 각각에 있어서 도 23a에서는 식 (1)을 도 24a에서는 식 (2)을 만족하도록 가변 소자를 조정한다. 도 23a의 구체예로서 도 23b와 도 23c를 도시한다. 또 도 24a의 구체예로서 도 24b와 도 24c를 도시한다. 또 이들의 직렬 접속 또는 그것에 상당하는 회로에 의해서도 마찬가지의 효과가 얻어진다. 여기서, 가변 인덕터는 제조상 곤란을 수반하는 일이 많다. 그러나 션트 인덕터이면 가변 캐패시터를 사용하여 가변 인덕터를 구성할 수 있다. 도 25a 및 도 25b에 도 23c 및 도 24b의 가변 인덕터를 각각 가변 캐패시터를 사용하여 구성한 예를 도시한다. 도 25a에서는 일단이 접지된 인덕턴스(L)의 인덕터와 용량(C)의 캐패시터의 직렬 접속은 직렬 공진기를 구성하고, 그 공진 주파수는 제n의 주파수 대역(bn)의 중심 주파수(fn)가 되도록 설계한다. 이 때, 직렬 공진기의 타단은 fn에서 임피던스 단락 상태가 되고, 션트 인덕터의 인덕턴스는 L1이 된다. 한편, 그 밖의 주파수에서는 직렬 공진기의 타단은 임피던스 단락 상태가 되지 않고, 션트 인덕터의 인덕턴스를 L1+L2로 할 수 있다. 또 직렬 공진기를 구성하는 캐패시터를 가변 캐패시터로 함으로써 fn을 가변으로 할 수 있다. 또한 많은 직렬 공진기를 사용함으로써 보다 많은 인덕턴스에 대응할 수 있다. 덧붙여 인덕턴스(L)의 인덕터와 가변 캐패시터의 직렬 접속을 무한대가 아닌 리액턴스 소자로 하고, 션트 인덕터와 일체로 하여 Z1을 구성할 수도 있다. 도 25b에서는 션트 인덕터에 일단이 접지된 용량(C)의 캐패시터가 접속되어 있다. 션트 인덕터의 일부인 인덕턴스(L)의 인덕터와 용량(C)의 캐패시터의 직렬 접속은 직렬 공진기를 구성하고, 그 공진 주파수는 fn이 되도록 설계한다. 이 때, 션트 인덕터와 직렬 공진기의 접속부는 fn에서 임피던스 단락 상태가 되고, 션트 인덕터의 인덕턴스는 L1이 된다. 한편, 그 밖의 주파수에서는 임피던스 단락 상태가 되는 위치는 상이하기 때문에 주파수마다 션트 인덕터의 인덕턴스를 변경할 수 있다. 또 캐패시터를 가변 캐패시터로 함으로써 보다 많은 인덕턴스에 대응할 수 있다. 덧붙여 인덕턴스(L)의 인덕터와 가변 캐패시터의 직렬 접속을 무한대가 아닌 리액턴스 소자로 하고, 션트 인덕터와 일체로 하여 Z1을 구성할 수도 있다. 션트 인덕터의 가변화에 대해서는 마찬가지의 션트 리액턴스를 사용하는 다른 실시예에 있어서도 적용할 수 있다. 따라서, 상기한 실시예에 대해 션트 가변 인덕터를 사용하지 않고 가변 캐패시터만을 사용한 구성이 가능하게 된다.
또 제1 병렬 블록(122a)은 b1 및 b2에 있어서 모두 신호 경로와의 접속점을 임피던스 개방 상태(=접속점으로부터 제1 병렬 정합부(122)측을 본 임피던스가 무한대 또는 b1 및 b2에서의 정합에 영향을 주지 않을 정도로 큼)가 되도록 설계한다. 이와 같이 임피던스 개방 상태를 만드는 것에 의해, 마치 오프 상태의 물리 스위치가 삽입되어 있는 것 같이, 제1 병렬정합수단이 회로로부터 분리되어 있다고 생각할 수 있다. 여기서, 제1 병렬 블록(122a)에 스위치의 ON 저항과 같은 저항 성분이 없는 경우에는 그것에 흘러들어가는 전류량에 의해 손실은 생기지 않는다. b1 및 b2에 있어서 모두 임피던스 개방 상태로 하기 위해서는, 예를 들어 제1 병렬 블록(122a)을 캐패시터와 인덕터의 병렬 공진 회로로서 구성하고, 공진 주파수가 f2 이상이고 f1 이하가 되도록 설계하는 것 등이 생각된다. 특히, 양 주파수가 떨어져 있는 경우에는 각 중심 주파수를 평균한 주파수를 공진 주파수로 하는 캐패시터와 인덕터의 병렬 공진 회로로서 구성하는 것이 생각된다. 저손실의 가변 소자가 있으면 그것을 사용하여 공진 주파수를 설정해도 된다.
또한 도 5에서 도시한 바와 같은 각 주파수 대역에 대응하는 캐패시터와 인덕터의 병렬 공진 회로(122a1, 122a2)를 직렬 접속하는 구성이나 도 26, 27에 도시한 바와 같은 b1에 대한 병렬 공진 회로(122a1)와 그것에 인덕터 또는 캐패시터를 부가한 b2에 대한 공진회로(122a2)로 이루어지는 구성에 의해서도 각 주파수 대역에 있어서 임피던스 개방 상태를 실현할 수 있다. 또 도 5의 구성에 있어서, 병렬 공진 회로(122a1)의 신호 경로측이나 병렬 공진 회로(122a1)와 병렬 공진 회로(122a2) 사이에 전송선로를 삽입하면, 그 길이를 적당히 설정함으로써 그 전송선로를 b1, b2에서의 정합에 사용할 수 있다. 도 6은 도 5의 구성에 있어서 122a1이 2.6GHz에서 공진하는 병렬 공진 회로이며, 122a2가 1.5GHz에서 공진하는 병렬 공진 회로인 경우의 주파수-임피던스 특성을 도시한 도면이다. 실선은 병렬 공진 회로(122a1)의 특성이며, 점선은 병렬 공진 회로(122a1)와 병렬 공진 회로(122a2)를 직렬로 접속했을 때의 특성이다. 도 6의 점선으로부터 이들 2개의 주파수 대역에 있어서 임피던스 개방 상태를 실현할 수 있는 것을 알 수 있다. 또한 도 5에서는 캐패시터와 인덕터의 병렬공진회로를 2단 구성으로 하고 있지만, 캐패시터나 인덕터 중 어느 한쪽 또는 양쪽으로 가변한 것을 사용함으로써 1단으로 구성하는 것도 가능하다.
또한 제1 병렬 블록(122a)은 도 28에 도시한 바와 같이 f1의 파장(λ1)의 1/4파장의 길이의 전송선로(122as1)와 L1, C1로 이루어지는 직렬 공진기(공진 주파수(f1))의 조합과, f2에 있어서 전송선로(122as1)와의 세트이며 f2의 파장(λ2)의 1/4파장이 되는 길이의 전송선로(122as2)와 L2, C2로 이루어지는 직렬 공진기(공진 주파수(f2))의 조합에 의해 구성할 수도 있다. 이 구성에서는 b1에 있어서, 전송선로(122as1)의 L1, C1로 이루어지는 직렬 공진기가 접속된 일단이 임피던스 단락 상태가 되기 때문에, 전송선로(122as1)의 타단이 임피던스 개방 상태가 되고, 따라서 제1 병렬정합수단이 회로로부터 분리되었다고 생각할 수 있다. b2에 있어서는, 전송선로(122as2)의 L2, C2로 이루어지는 직렬 공진기가 접속된 일단이 임피던스 단락 상태가 되기 때문에, 전송선로(122as2)와 일체적으로 파장(λ2)의 1/4파장선로를 구성하는 전송선로(122as1)의 신호 경로측단이 오픈이 되고, 따라서 제1 병렬정합수단이 회로로부터 분리되었다고 생각할 수 있다. 한편, b3에 있어서는 제1 병렬정합수단(122)은 특정의 리액턴스로서 존재하는 상태가 되고, 제1 병렬 블록(122a)과 제2 병렬 블록(122b)이 일체로서 제1 병렬정합수단(122)을 구성하고, b3에 있어서의 임피던스 변환을 위한 리액턴스 값의 설정 기능을 담당한다. 도 28에 도시한 구성은 정합 밴드수를 증가시키는 경우에도 마찬가지로 적용할 수 있다. 또 전송선로(122as1, 122as2)는 길이를 조정함으로써 b1, b2의 정합에 사용할 수도 있다.
또한 제1 병렬 블록(122a)과 제2 병렬 블록(122b)은 도 3에 있어서는 제1 병렬 블록(122a)을 신호 경로측에, 제2 병렬 블록(122b)을 접지측에 배치하고 있지만, 실시예 1과 마찬가지로 이 배열은 반대여도 상관없다. 단, 반대로 하는 경우에는, 임피던스 개방 부분이 양 블록의 접속점에 발생하기 때문에, 신호 경로에 접속된 제2 병렬 블록(122b)이 b1에 있어서의 임피던스의 정합 상태에 영향을 주어버린다. 이와 같은 경우에는 제2 병렬 블록(122b)을 집중 상수 소자에 의해 구성함으로써 영향을 저감시킬 수 있다. 이것에 의해 신호 경로와의 접속점을 임피던스 개방 상태로 하고 제1 병렬정합수단(122)이 신호 경로로부터 분리되어 있다고 생각할 수 있다. 또 이와 같이 제1 병렬 블록(122a)이 접지측에 있는 경우는 임피던스 개방 상태를 예를 들어 제1 병렬 블록(122a)을 f1에 있어서의 파장의 4분의 1 이상이고, f2에 있어서의 파장의 4분의 1 이하의 길이의 전송선로로 구성함으로써도 만들 수 있다. 특히, 양 주파수가 떨어져 있는 경우에는 각 중심 주파수를 평균한 주파수에 있어서의 파장의 4분의 1의 길이로 하는 것이 생각된다. 또 도 5에 도시한 회로를 사용하는 경우, 가변 디바이스나, 가변 인덕터로서 도 25a, 도 25b에 도시한 회로를 사용하여 구성해도 된다.
또한 정합 회로(200)의 구성이나 정합의 원리에 따른 그 밖의 사항은 정합 회로(100)와 마찬가지이기 때문에 여기에서의 설명은 생략한다.
이상과 같이, 본 발명에 의해 3개의 주파수대에서의 임피던스 정합을 행하면서, 스위치에 흐르는 전류량을 저감시키고, 저손실의 정합 회로를 실현할 수 있다.
(실시예 3)
도 2에 도시한 실시예 1의 정합 회로(100)의 제1 정합부(110)에는, 실시예 2에서 든 구성 외에, 추가로 거기에 정합 회로(100)를 적용하거나, 3개 이상의 주파수 대역의 신호를 정합하는 임의의 정합 회로를 적용하거나 할 수도 있다.
제1 정합부(110)에 3개 이상인 (m-1)개의 주파수 대역 중 복수 또는 1개를 정합 가능한 정합 회로를 적용하면, 스위치(132)의 개폐에 의해 제1로부터 제m-1의 주파수 대역의 복수 또는 1개와, 제m의 주파수 대역(bm)(중심 주파수(fm))에서 선택적으로 임피던스 정합 가능한 정합 회로(300)(도 2 참조)를 구성할 수 있다. 이 경우, 제1 정합부(110)는 회로 소자(20)의 b1로부터 bm-1에서의 임피던스(ZI(f1), ZI(f2),···, ZI(fm-1))를 각각 Z0로 변환한다. 그리고 스위치(132)가 OFF 상태에 있어서, 제1 정합부(110)에서 b1로부터 bm-1의 각각에 대해서 취해진 정합 상태(임피던스(Z0))는 제2, 3 정합부를 거쳐도 그대로 유지되어, 정합 회로 전체적으로 b1로부터 bm-1의 각각에 대해서 정합이 취해지게 된다.
한편, bm에 있어서의 회로 소자(20)의 임피던스(ZI(fm))는 제1 정합부(110)에 의해 변환되고, A점으로부터 P2측을 본 임피던스는 Z(fm)이 된다. 그리고 이 bm에 있어서의 임피던스(Z(fm))는 실시예 1과 마찬가지로, 제2 정합부(120)와 제3 정합부(130)에 의해, b1로부터 bm-1의 주파수 대역에서의 정합에 영향을 주지 않고, 또한 스위치 등의 기생 저항분을 가지는 소자를 포함하지 않고, Z0로 단계적으로 변환된다. 구체적으로는 bm에 있어서의 A점으로부터 P2측을 본 임피던스(Z(fm))로부터 Z0로의 변환비(|Γ|)보다 B점으로부터 P2측을 본 임피던스(Z´(fm))로부터 Z0로의 변환비(|Γ´|)가 작아지도록, 제1 직렬정합수단(121)과 제1 병렬정합수단(122)을 설계한다. 그리고 스위치(132)가 ON 상태인 것으로 하고, Z´(fm)에 대해 제3 정합부(130)의 직렬정합수단(131)과 제2 병렬정합수단(133)을 적당히 설계함으로써 P1에 있어서의 임피던스를 Z0에 정합시킬 수 있다.
또한 이 경우, 제1 직렬정합수단(121)과 제2 직렬정합수단(131)은 특성 임피던스가 Z0의 전송선로나 적어도 b1로부터 bm-1의 모든 주파수 대역에 있어서 상기 전송선로와 등가인 회로에 의한 지연회로에 의해 구성된다. 이와 같이 구성함으로써 제1 정합부(110)에서 변환된 b1로부터 bm-1의 모든 주파수 대역에 있어서의 정합 상태는 상기한 지연회로의 구성에 관계없이 유지된다. 또 이들 회로는 bm에 있어서의 정합을 취하기 위해 적당히 설계하는 것이 가능하게 된다. 적어도 b1로부터 bm-1의 모든 주파수 대역에 있어서 상기 전송선로에 등가인 회로는 도 23a, 도 23b, 도 23c, 도 24a, 도 24b, 도 24c, 도 25a, 도 25b 등을 사용함으로써 달성할 수 있다.
또 제1 병렬 블록(122a)은 b1로부터 bm-1의 모두에 대해서 신호 경로와의 접속점을 임피던스 개방 상태(=접속점으로부터 제1 병렬 정합부(122)측을 본 임피던스가 무한대 또는 b1로부터 bm―1의 모든 정합에 영향을 주지 않을 정도로 큼)가 되도록 설계한다. 이와 같이 임피던스 개방 상태를 만드는 것에 의해, 마치 오프 상태의 물리 스위치가 삽입되어 있는 것 같이, 제1 병렬정합수단이 회로로부터 분리되어 있다고 생각할 수 있다. 여기서, 제1 병렬 블록(122a)에 스위치의 ON 저항과 같은 저항 성분이 없는 경우에는, 그것에 흘러들어가는 전류량에 의해 손실은 생기지 않는다. b1로부터 bm-1의 모두에 대해서 임피던스 개방 상태로 하기 위해서는, 예를 들어 제1 병렬 블록(122a)을 캐패시터와 인덕터의 병렬 공진 회로로서 구성하고, 공진 주파수가 fm-1 이상이고 f1 이하가 되도록 구성하는 것이 생각된다. 특히, 양 주파수가 떨어져 있는 경우에는 각 중심 주파수를 평균한 주파수를 공진 주파수로 하는 캐패시터와 인덕터의 병렬 공진 회로로서 구성하는 것이 생각된다. 또한 도 7에서 도시한 바와 같은 각 주파수 대역에 대응하는 캐패시터와 인덕터의 병렬 공진 회로(122a1, 122a2,···, 122a(m-1))를 직렬 접속하는 구성에 의해서도, 각 주파수 대역에 있어서 임피던스 개방 상태를 실현할 수 있다. 또 병렬 공진 회로를 구성하는 인덕터나 캐패시터를 가변 디바이스로 하면 122a1만으로도 실현할 수 있다.
제1 병렬 블록(122a)과 제2 병렬 블록(122b)은, 도 3에 있어서는 제1 병렬 블록(122a)을 신호 경로측에, 제2 병렬 블록(122b)을 접지측에 배치하고 있지만, 실시예 1과 마찬가지로 이 배열은 반대라도 상관없다. 단, 반대로 하는 경우에는 임피던스 개방 부분이 양 블록의 접속점에 발생하기 때문에, 신호 경로에 접속된 제2 병렬 블록(122b)이 b1로부터 bm-1에 있어서의 임피던스의 정합 상태에 영향을 주어버린다. 이와 같은 경우에는 제2 병렬 블록(122b)을 집중 상수 소자에 의해 구성함으로써 영향을 저감시킬 수 있다. 이것에 의해 신호 경로와의 접속점을 임피던스 개방 상태로 하고 제1 병렬정합수단(122)이 신호 경로로부터 분리되어 있다고 생각할 수 있다. 또 이와 같이 제1 병렬 블록(122a)이 접지측에 있는 경우는 임피던스 개방 상태를 예를 들어 제1 병렬 블록(122a)을 f1에 있어서의 파장의 4분의 1 이상이고, fm-1에 있어서의 파장의 4분의 1 이하의 길이의 전송선로로 구성함으로써도 만들 수 있다. 특히 양 주파수가 떨어져 있는 경우에는 각 중심 주파수를 평균한 주파수에 있어서의 파장의 4분의 1의 길이로 하는 것이 생각된다. 또 예를 들어 도 5에 도시한 회로를 사용하는 경우, 가변 디바이스나, 도 25a, 도 25b에 도시한 회로를 사용하여 구성해도 된다.
제3 정합부(130)의 제2 직렬정합수단(131)은 bm에 있어서의 정합 회로의 일부이며, 스위치(132)가 온일 때, 제2 병렬정합수단(133)과 함께 Z´(fm)을 Z0로 변환한다. 여기서, 제2 직렬정합수단(131)은 상기한 바와 같이, b1로부터 bm-1의 모든 주파수 대역에 있어서의 정합 상태를 유지하고, bm에서는 정합에 필요한 지연량을 제공할 수 있어야 한다. 그러나, 도 23a, 도 23b, 도 23c, 도 24a, 도 24b, 도 24c, 도 25a, 도 25b와 같은 가변 회로를 사용하면, 각 주파수 대역에서 독립적으로 리액턴스 값을 설정할 수 있기 때문에, 제2 직렬정합수단(131)에 대한 b1로부터 bm에 있어서의 상기한 조건은 만족할 수 있다. 또한 제3 정합부(130)에서 정합하는 주파수를 증가시키려면 제3 정합부(130)에 정합 회로(100) 등, 3개 이상의 주파수 대역의 신호를 정합하는 임의의 정합 회로를 적용하면 된다. 또 제3 정합부(130)에 도 29에 도시한 회로를 적용해도 된다. 도 29에 도시한 회로는 제2 직렬정합수단(131)을 도 23a의 가변 회로를 사용하여 구성하고, 스위치(132)와 제2 병렬정합수단(133)의 직렬 접속 대신에, 리액턴스가 가변인 소자 또는 회로인 제3 병렬정합수단(233)에 의해 구성한 것이다. 제3 병렬정합수단(233)의 리액턴스 값을 적당히 설정함으로써 일방의 주파수 대역(b1~bm-1 중 어느 하나)에서는 리액턴스가 장하되지 않고, 타방의 주파수 대역(bm)에서는 리액턴스가 장하된다는 스위치(132)와 제2 병렬정합수단(133)의 직렬 접속을 채용한 경우와 마찬가지의 작용 효과를 얻을 수 있다. 제2 직렬정합수단(131)에는 도 23a, 도 23b, 도 23c, 도 24a, 도 24b, 도 24c, 도 25a, 도 25b 등의 가변 회로를 적용할 수 있다. 또 제3 병렬정합수단(233)은 예를 들어 가변 인덕터, 가변 캐패시터 및 도 25a나 도 25b 등의 회로 및 그들과 등가인 회로에 의해 구성할 수 있다. 여기서, 도 23a, 도 23b, 도 23c, 도 24a, 도 24b, 도 24c, 도 25a, 도 25b에 있어서의 시리즈 소자, 션트 소자는 복수의 소자의 병렬 접속, 직렬 접속에 의해 치환해도 된다.
또한 정합 회로(300)의 구성이나 정합의 원리에 따른 그 밖의 사항은 정합 회로(100)와 마찬가지이기 때문에 여기서의 설명은 생략한다.
이상과 같이, 본 발명에 의해 스위치의 개폐에 의해 b1로부터 bm-1의 주파수 대역 중 복수 또는 1개와, bm에서 선택적으로 임피던스를 정합 가능하게 하면서, 스위치에 흐르는 전류량을 저감시켜, 저손실의 정합 회로를 실현할 수 있다.
(실시예 4)
실시예 1~3에서 설명한 각 정합 회로를 사용함으로써 멀티밴드 전력 증폭기(500)를 구성할 수 있다. 구체적으로는, 예를 들어 도 30에 도시한 바와 같이 증폭 소자(21)와, 그 입력측 및 출력측에 각 정합 회로(100 또는 200, 300)를 배치함으로써 구성할 수 있다. 또한 증폭 소자의 종류에 대해서는 특별히 한정되지 않고, 예를 들어 FET(Field Effect Transistor), HBT(Heterojunction Bipolar Transistor) 등을 들 수 있다.
〔효과의 확인〕
1. 종래 구성의 경우
도 8 내지 10에 도 16에 도시한 종래 기술에 의한 듀얼 밴드 정합 회로(300)(f1:2.6GHz, f2:0.9GHz)에 있어서의 P1로부터 P2로의 통과 손실의 주파수 특성의 시뮬레이션 결과를 도시한다.
이 회로에 있어서는, 회로 소자(20)의 임피던스(ZI(f))는 계산의 간략화를 위해 주파수에 상관없이 5Ω으로 하고, 이것을 계의 회로(10)의 임피던스 50Ω에 정합한다. 주정합 블록(310)은 분포 상수 선로에 의해 구성되고, f1에서 회로 소자(20)의 임피던스(ZI(f1))를 임피던스(Z0)에 정합한다. 또 f1에서의 정합에 영향을 주지 않도록, 지연 회로(321)로서 f1에 있어서 정합 임피던스와 동일한 50Ω이 되는 분포 상수 선로를 사용하고, 이것과 캐패시터로 구성한 부정합 블록(323)에서, 주정합 블록(310)의 타단의 임피던스(Z(f2))를 f2에서 임피던스(Z0)에 정합했다. 또한 스위치(322)에는 등가회로로서 저항을 사용하고, ON 상태를 5Ω, OFF 상태를 무한대로 했다.
도 8은 스위치(322)를 OFF 상태로 하고(저항값 무한대), 2.6GHz에 있어서 정합시킨 경우, 도 9는 스위치(322)를 ON 상태로 하고(저항값 5Ω), 0.9GHz에 있어서 정합시킨 경우, 도 10은 0.9GHz에 있어서의 정합시에 스위치(322)로서 저항값 0Ω의 이상 스위치를 사용한 경우의 통과 손실 특성이다. 2.6GHz의 정합시, 0.9GHz의 정합시 각각에 있어서, 스위치의 ON 저항의 영향이 없는 도 8과 도 10은 손실이 작다(2.6GHz:0.6dB, 0.9GHz:0.06dB). 한편, 도 9는 스위치의 ON 저항의 영향에 의해 2.5dB 가까운 손실이 되고 있다. 또 도 11은 이 시뮬레이션의 구성에 있어서의 Z(f2)와 Z0의 임피던스 변환비를 도시한 폴라차트이다. 도 11로부터 0.9GHz에서의 임피던스 변환비는 약 0.8인 것을 알 수 있다. 또한 도 12는 임피던스 변환비로부터 스위치에 흐르는 전류량을 계산하고, 저항(5Ω)에서 소비되는 전력에 기초하여 구한 임피던스 변환비-통과 손실 특성이다. 이 도면에 있어서, 임피던스 변환비가 0.72인 경우에 손실이 2.5dB이 되어, 도 9, 도 11에서 얻어진 결과에 대략 일치한다.
2. 본 발명의 구성의 경우
도 13, 14에 도 2에 도시한 본 발명의 듀얼 밴드 정합 회로(100)(f1:2.6GHz, f2:0.9GHz)에 있어서의 P1로부터 P2로의 통과 손실의 주파수 특성의 시뮬레이션 결과를 도시한다.
이 회로에 있어서도, 회로 소자(20)의 임피던스(ZI(f))는 계산의 간략화를 위해 주파수에 상관없이 5Ω으로 하고, 이것을 계의 회로(10)의 임피던스 50Ω에 정합한다. 주정합 블록(110)은 분포 상수 선로에 의해 구성되고, f1에서 회로 소자(20)의 임피던스(ZI(f1))를 임피던스(Z0)에 정합한다. 또한 f1에서의 정합에 영향을 주지 않도록, 제1 직렬정합수단(121) 및 제2 직렬정합수단(131)으로서, f1에 있어서 계의 회로(10)와 동일한 50Ω이 되는 분포 상수 선로를 사용했다. 제1 병렬 블록에는 캐패시터를 사용하고, 제2 병렬 블록에는 공진 주파수가 f1인 2.6GHz가 되도록, 1nH의 인덕터와 3.8pF의 캐패시터에 의한 병렬 공진 회로로서 구성했다. 또 제2 직렬정합수단(131)과 캐패시터로 구성한 제2병렬정합수단(133)에서, 제2 정합 블록(120)의 타단의 임피던스(Z´(f2))를 f2에서 Z0에 정합했다. 또한 스위치(132)에는 등가회로로서 저항을 사용하고, ON 상태를 5Ω, OFF 상태를 무한대로 했다.
도 13은 스위치(132)를 OFF 상태로 하고(저항값 무한대), 2.6GHz에 있어서 정합시킨 경우, 도 14는 스위치(132)를 ON 상태로 하고(저항값 5Ω), 0.9GHz에 있어서 정합시킨 경우의 통과 손실 특성이다(2.6GHz:0.6dB, 0.9GHz:0.9dB). 도 9, 도 14의 비교로부터 알 수 있는 바와 같이, 0.9GHz의 정합시에 있어서 종래 기술의 구성에 비해 약 1.5dB 개선되어 있다. 또 도 15는 이 시뮬레이션의 구성에 있어서의 Z(f2)와 Z0의 임피던스 변환비를 도시한 폴라차트이며, 0.9GHz에서의 임피던스 변환비가 약 0.6으로, 도 11보다 0.3 작아져 있는 것을 알 수 있다. 또한 도 12에 도시한 임피던스 변환비-통과 손실 특성에 있어서, 임피던스 변환비가 0.6인 경우의 손실이 0.9dB로, 대략 도 13에서 얻어진 결과에 일치한다.
이상의 점에서 제2 정합부(120)를 삽입하고 임피던스 변환비를 작게 함으로써 스위치에 흐르는 전류량을 저감시키고, 스위치의 손실을 저감시킬 수 있는 것을 확인할 수 있었다.
또한 지금까지의 설명에서는 제2 정합부(120)는 저항 성분을 포함하지 않는 소자로 구성한다는 전제로 설명했다. 그러나 만약 저항 성분을 포함하고 있었다고 해도, 정합 회로 전체적으로는 저손실화할 수 있는 것을 이하에 나타낸다. 여기서, 설명을 간단히 하기 위해서, 제2 정합부(120)가 없는 경우에 제3 정합부의 스위치에 흐르는 전류를 1A로 한다. 이 경우, 스위치의 저항을 1옴으로 하면, 스위치에서의 손실은 1W가 된다. 제2 정합부의 제1 병렬정합수단이 1옴의 저항 성분을 포함하고 있다고 가정하고, 그것에 흐르는 전류량이 0.5A일 때, 제3 정합부에 흐르는 전류를 저감시킨 경우의 정합 회로 전체의 손실의 계산 결과를 도 31에 도시한다. 도 31로부터, 제1 병렬정합수단이 저항 성분을 포함하고 있었다고 해도, 제3 정합부의 스위치에 흐르는 전류량을 저감시킴으로써 정합 회로 전체를 저손실화할 수 있는 것을 알 수 있다. 즉, 제2 정합부에 저손실인 것이면 스위치를 도입할 수 있기 때문에, 제2 정합부의 설계의 자유도를 높일 수 있다.

Claims (13)

  1. 주파수 특성이 있는 임피던스(ZI(f))를 가지는 회로 소자와, 미리 정해진 임피던스(Z0)를 가지는 회로(이하, 「계의 회로」라고 함) 사이의 신호 경로에 삽입되어, 2개의 주파수 대역에 있어서 회로 소자의 임피던스(ZI(f))를 계의 회로의 임피던스(Z0)에 정합하는 멀티밴드 정합 회로로서,
    일단이 상기 회로 소자에 접속되고, 제1 주파수 대역에 있어서 상기 회로 소자의 임피던스를 Z0로 변환하는 제1 정합부와,
    일단이 상기 제1 정합부의 타단에 접속되고, 특성 임피던스가 계의 회로의 임피던스(Z0)에 동일한 전송선로나 적어도 상기 제1 주파수 대역에서 상기 전송선로에 등가인 회로인 제1 직렬정합수단과, 일단이 상기 제1 직렬정합수단의 타단에서 상기 신호 경로에 접속되고, 타단이 접지되는 제1 병렬정합수단으로 이루어지는 제2 정합부와,
    일단이 상기 제1 직렬정합수단의 타단에 접속되고, 타단이 상기 계의 회로에 접속되며, 특성 임피던스가 계의 회로의 임피던스(Z0)에 동일한 전송선로나 적어도 제1 주파수 대역에서 상기 전송선로에 등가인 회로인 제2 직렬정합수단과, 일단이 상기 제2 직렬정합수단의 타단에서 상기 신호 경로에 접속되는 스위치와, 일단이 상기 스위치의 타단에 접속되는 제2 병렬정합수단으로 이루어지는 제3 정합부를 구비하고,
    상기 제1 병렬정합수단은 상기 제1 주파수 대역에 있어서, 상기 신호 경로와의 접속점이 임피던스 개방 상태가 되도록 구성되고,
    상기 스위치가 ON 상태에 있어서, 제2 주파수 대역에 있어서의 상기 제2 정합부와 상기 제3 정합부의 접속점으로부터 상기 회로 소자측을 본 임피던스(Z´(f2))와 계의 회로의 임피던스(Z0)의 임피던스 변환비가 상기 제1 정합부와 상기 제2 정합부의 접속점으로부터 상기 회로 소자측을 본 임피던스(Z(f2))와 계의 회로의 임피던스(Z0)의 임피던스 변환비보다 작아지도록 제1 직렬정합수단 및 제1 병렬정합수단을 설계하고, 또한 상기 임피던스(Z´(f2))가 Z0로 변환되도록 제2 직렬정합수단 및 제2 병렬정합수단을 설계하며,
    상기 스위치의 개폐에 의해 상기 제1 주파수 대역과 상기 제2 주파수 대역에서 선택적으로 상기 회로 소자의 임피던스를 Z0에 정합하는 것을 특징으로 하는 멀티밴드 정합 회로.
  2. 제 1 항에 있어서,
    상기 제1 병렬정합수단은 일단이 상기 신호 경로에 접속되는 제1 병렬 블록과, 일단이 해당 제1 병렬 블록의 타단과 접속되고, 타단이 접지되는 제2 병렬 블록으로 이루어지고,
    상기 제1 병렬 블록은 상기 제1 주파수 대역에 있어서, 상기 신호 경로와의 접속점이 임피던스 개방 상태가 되도록 구성되는 것을 특징으로 하는 멀티밴드 정합 회로.
  3. 제 1 항에 있어서,
    상기 제1 병렬정합수단은 일단이 상기 신호 경로에 접속되는 제2 병렬 블록과, 일단이 해당 제2 병렬 블록의 타단과 접속되고, 타단이 접지되는 제1 병렬 블록으로 이루어지고,
    상기 제2 병렬 블록은 집중 상수 소자에 의해 구성되며,
    상기 제1 병렬 블록은 상기 제1 주파수 대역에 있어서, 상기 제2 병렬 블록과의 접속점이 임피던스 개방 상태가 되도록 구성되는 것을 특징으로 하는 멀티밴드 정합 회로.
  4. 제 2 항 또는 제 3 항 중 어느 한 항에 있어서,
    상기 제1 병렬 블록은 공진 주파수가 상기 제1 주파수 대역의 중심 주파수(f1)에 동일한 캐패시터와 인덕터의 병렬 공진 회로인 것을 특징으로 하는 멀티밴드 정합 회로.
  5. 제 3 항에 있어서,
    상기 제1 병렬 블록은 상기 제1 주파수 대역의 중심 주파수(f1)에 있어서의 파장의 4분의 1 길이의 전송선로인 것을 특징으로 하는 멀티밴드 정합 회로.
  6. 주파수 특성이 있는 임피던스(ZI(f))를 가지는 회로 소자와, 미리 정해진 임피던스(Z0)를 가지는 회로(이하, 「계의 회로」라고 함) 사이의 신호 경로에 삽입되어, 제1로부터 제m의 주파수 대역(m≥3, 중심 주파수 f1>f2>…>fm)에 있어서 회로 소자의 임피던스(ZI(f))를 계의 회로의 임피던스를 Z0에 정합하는 멀티밴드 정합 회로로서,
    일단이 상기 회로 소자에 접속되고, 제1로부터 제m-1의 각 주파수 대역에 있어서 상기 회로 소자의 임피던스를 Z0로 변환하는 제1 정합부와,
    일단이 상기 제1 정합부의 타단에 접속되고, 특성 임피던스가 계의 회로의 임피던스(Z0)에 동일한 전송선로나 적어도 제1로부터 제m-1의 각 주파수 대역에서 상기 전송선로에 등가인 회로인 제1 직렬정합수단과, 일단이 상기 제1 직렬정합수단의 타단에서 상기 신호 경로에 접속되고, 타단이 접지되는 제1 병렬정합수단으로 이루어지는 제2 정합부와,
    일단이 상기 제1 직렬정합수단의 타단에 접속되고, 타단이 상기 계의 회로에 접속되며, 특성 임피던스가 계의 회로의 임피던스(Z0)에 동일한 전송선로나 적어도 제1로부터 제m-1의 각 주파수 대역에서 상기 전송선로에 등가인 회로인 제2 직렬정합수단과, 일단이 상기 제2 직렬정합수단의 타단에서 상기 신호 경로에 접속되는 스위치와, 일단이 상기 스위치의 타단에 접속되는 제2 병렬정합수단으로 이루어지는 제3 정합부를 구비하고,
    상기 제1 병렬정합수단은, 상기 제1로부터 제m-1의 주파수 대역에 있어서, 상기 신호 경로와의 접속점이 임피던스 개방 상태가 되도록 구성되고,
    상기 스위치가 ON 상태에 있어서, 상기 제m의 주파수 대역에 있어서의 상기 제2 정합부와 상기 제3 정합부의 접속점으로부터 상기 회로 소자측을 본 임피던스(Z´(fm))와 계의 회로의 임피던스(Z0)의 임피던스 변환비가 상기 제1 정합부와 상기 제2 정합부의 접속점으로부터 상기 회로 소자측을 본 임피던스(Z(fm))와 계의 회로의 임피던스(Z0)의 임피던스 변환비보다 작아지도록 제1 직렬정합수단 및 제1 병렬정합수단을 설계하고, 또한 상기 임피던스(Z´(fm))가 Z0로 변환되도록 제2 직렬정합수단 및 제2 병렬정합수단을 설계하며,
    상기 스위치의 개폐에 의해 상기 제1로부터 제m-1의 주파수 대역 중 복수 또는 1개와, 상기 제m의 주파수 대역에서 선택적으로 상기 회로 소자의 임피던스를 Z0에 정합하는 것을 특징으로 하는 멀티밴드 정합 회로.
  7. 주파수 특성이 있는 임피던스(ZI(f))를 가지는 회로 소자와, 미리 정해진 임피던스(Z0)를 가지는 회로(이하, 「계의 회로」라고 함) 사이의 신호 경로에 삽입되어, 제1로부터 제m의 주파수 대역(m≥3, 중심 주파수 f1>f2>…>fm)에 있어서 회로 소자의 임피던스(ZI(f))를 계의 회로의 임피던스를 Z0에 정합하는 멀티밴드 정합 회로로서,
    일단이 상기 회로 소자에 접속되고, 제1로부터 제m-1의 각 주파수 대역에 있어서 상기 회로 소자의 임피던스를 Z0로 변환하는 제1 정합부와,
    일단이 상기 제1 정합부의 타단에 접속되고, 특성 임피던스가 계의 회로의 임피던스(Z0)에 동일한 전송선로나 적어도 제1로부터 제m-1의 각 주파수 대역에서 상기 전송선로에 등가인 회로인 제1 직렬정합수단과, 일단이 상기 제1 직렬정합수단의 타단에서 상기 신호 경로에 접속되고, 타단이 접지되는 제1 병렬정합수단으로 이루어지는 제2 정합부와,
    일단이 상기 제1 직렬정합수단의 타단에 접속되고, 타단이 상기 계의 회로에 접속되며, 특성 임피던스가 계의 회로의 임피던스(Z0)에 동일한 전송선로나 적어도 제1로부터 제m-1의 각 주파수 대역에서 상기 전송선로에 등가인 회로인 제2 직렬정합수단과, 일단이 상기 제2 직렬정합수단의 타단에서 상기 신호 경로에 접속되는 리액턴스가 가변인 소자 또는 회로인 제3 병렬정합수단으로 이루어지는 제3 정합부를 구비하고,
    상기 제1 병렬정합수단은 상기 제1로부터 제m-1의 주파수 대역에 있어서, 상기 신호 경로와의 접속점이 임피던스 개방 상태가 되도록 구성되고,
    상기 제3 병렬정합수단의 주파수 특성에 의해 상기 제3 병렬정합수단이 장하된 상태에서, 상기 제m의 주파수 대역에 있어서의 상기 제2 정합부와 상기 제3 정합부의 접속점으로부터 상기 회로 소자측을 본 임피던스(Z´(fm))와 계의 회로의 임피던스(Z0)의 임피던스 변환비가 상기 제1 정합부와 상기 제2 정합부의 접속점으로부터 상기 회로 소자측을 본 임피던스(Z(fm))와 계의 회로의 임피던스(Z0)의 임피던스 변환비보다 작아지도록 제1 직렬정합수단 및 제1 병렬정합수단을 설계하며, 또한 상기 임피던스(Z´(fm))가 Z0로 변환되도록 제2 직렬정합수단 및 제3 병렬정합수단을 설계하고,
    상기 제3 병렬정합수단의 주파수 특성에 의해 상기 제1로부터 제m-1의 주파수 대역 중 복수 또는 1개와, 상기 제m의 주파수 대역에서 선택적으로 임피던스를 Z0에 정합하는 것을 특징으로 하는 멀티밴드 정합 회로.
  8. 제 6 항 또는 제 7 항 중 어느 한 항에 있어서,
    상기 제1 병렬정합수단은 일단이 상기 신호 경로에 접속되는 제1 병렬 블록과, 일단이 해당 제1 병렬 블록의 타단과 접속되고, 타단이 접지되는 제2 병렬 블록으로 이루어지고,
    상기 제1 병렬 블록은 상기 제1 주파수 대역에 있어서, 상기 신호 경로와의 접속점이 임피던스 개방 상태가 되도록 구성되는 것을 특징으로 하는 멀티밴드 정합 회로.
  9. 제 6 항 또는 제 7 항 중 어느 한 항에 있어서,
    상기 제1 병렬정합수단은 일단이 상기 신호 경로에 접속되는 제2 병렬 블록과, 일단이 해당 제2 병렬 블록의 타단과 접속되고, 타단이 접지되는 제1 병렬 블록으로 이루어지고,
    상기 제2 병렬 블록은 집중 상수 소자에 의해 구성되며,
    상기 제1 병렬 블록은 상기 제1 주파수 대역에 있어서, 상기 제2 병렬 블록과의 접속점이 임피던스 개방 상태가 되도록 구성되는 것을 특징으로 하는 멀티밴드 정합 회로.
  10. 제 8 항에 있어서,
    상기 제1 병렬 블록은 공진 주파수가 상기 제m-1의 주파수 대역의 중심 주파수(fm-1) 이상이고, 상기 제1 주파수 대역의 중심 주파수(f1) 이하인 캐패시터와 인덕터의 병렬 공진 회로인 것을 특징으로 하는 멀티밴드 정합 회로.
  11. 제 8 항에 있어서,
    상기 제1 병렬 블록은 공진 주파수가 각각 제1로부터 제m-1의 주파수 대역의 중심 주파수(f1, f2,···, fm-1)인 m-1단의 캐패시터와 인덕터의 병렬회로의 직렬 접속인 것을 특징으로 하는 멀티밴드 정합 회로.
  12. 제 9 항에 있어서,
    상기 제1 병렬 블록은 전송선로로 구성되고, 그 길이가 상기 제1 주파수 대역의 중심 주파수(f1)에 있어서의 파장의 4분의 1 이상이고, 상기 제m-1의 주파수 대역의 중심 주파수(fm-1)에 있어서의 파장의 4분의 1 이하인 것을 특징으로 하는 멀티밴드 정합 회로.
  13. 증폭 소자와 제 1 항, 제 6 항, 또는 제 7 항 중 어느 한 항에 기재된 멀티밴드 정합 회로를 구비하고, 복수의 주파수 대역의 신호를 증폭 가능한 것을 특징으로 하는 멀티밴드 전력 증폭기.
KR1020100006899A 2009-01-30 2010-01-26 멀티밴드 정합 회로 및 멀티밴드 전력 증폭기 KR101156418B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009020577 2009-01-30
JPJP-P-2009-020577 2009-01-30
JPJP-P-2009-295446 2009-12-25
JP2009295446A JP5102825B2 (ja) 2009-01-30 2009-12-25 マルチバンド整合回路及びマルチバンド電力増幅器

Publications (2)

Publication Number Publication Date
KR20100088533A true KR20100088533A (ko) 2010-08-09
KR101156418B1 KR101156418B1 (ko) 2012-06-13

Family

ID=42045456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100006899A KR101156418B1 (ko) 2009-01-30 2010-01-26 멀티밴드 정합 회로 및 멀티밴드 전력 증폭기

Country Status (5)

Country Link
US (1) US8368483B2 (ko)
EP (1) EP2214311B1 (ko)
JP (1) JP5102825B2 (ko)
KR (1) KR101156418B1 (ko)
CN (1) CN101795115B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102355222B (zh) * 2011-06-17 2014-09-17 上海华为技术有限公司 阻抗匹配系统和阻抗匹配装置
US9179492B2 (en) * 2011-10-26 2015-11-03 Texas Instruments Deutschland Gmbh Electronic device, method and system for half duplex data transmission
CN102752007B (zh) * 2012-06-28 2015-02-11 惠州Tcl移动通信有限公司 一种用于自动调节天线匹配的移动终端及其控制方法
US20140028521A1 (en) * 2012-07-27 2014-01-30 Rf Micro Devices, Inc. Tuner topology for wide bandwidth
JP5762377B2 (ja) * 2012-09-28 2015-08-12 太陽誘電株式会社 インピーダンス整合回路およびアンテナシステム
JP5873466B2 (ja) 2013-08-23 2016-03-01 株式会社Ｎｔｔドコモ マルチアンテナアレーシステム
US9231550B2 (en) 2014-06-09 2016-01-05 Mitsubishi Electric Research Laboratories, Inc. Output matching network for wideband power amplifier with harmonic suppression
TWI654830B (zh) 2018-05-18 2019-03-21 立積電子股份有限公司 功率放大裝置
CN109616757B (zh) * 2018-11-28 2021-06-25 常熟市泓博通讯技术股份有限公司 双模式天线阵列及双模式天线阵列的匹配方法
JP7274313B2 (ja) * 2019-03-12 2023-05-16 日置電機株式会社 電流センサ及び測定装置
CN113078915B (zh) * 2019-12-18 2023-04-14 大富科技(安徽)股份有限公司 一种通信设备及其可控阻抗匹配电路
US11476582B2 (en) 2020-06-29 2022-10-18 Baker Hughes Oilfield Operations Llc Tuning systems and methods for downhole antennas
US11487040B2 (en) 2020-06-29 2022-11-01 Baker Hughes Oilfield Operations Llc Multi-frequency tuning network system and method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5429949A (en) * 1977-08-10 1979-03-06 Denki Kogyo Co Ltd Multiple wave matching system
US5670881A (en) * 1996-02-09 1997-09-23 Toshiba America, Inc. Discrete step remotely adjustable matching circuit for MRI RF coils
KR20010108226A (ko) * 1999-12-15 2001-12-07 다니구찌 이찌로오, 기타오카 다카시 임피던스 정합 회로 및 이것을 사용한 안테나 장치
WO2004082138A1 (ja) 2003-03-14 2004-09-23 Ntt Docomo Inc. 整合回路
JP4838536B2 (ja) * 2005-05-20 2011-12-14 株式会社エヌ・ティ・ティ・ドコモ 整合回路
JP4178477B2 (ja) 2005-11-24 2008-11-12 船井電機株式会社 データ送信装置
JP2008100192A (ja) * 2006-10-20 2008-05-01 Hitachi Chemical Maintenance Co Ltd 排水処理方法
JP4843455B2 (ja) * 2006-10-30 2011-12-21 株式会社エヌ・ティ・ティ・ドコモ 整合回路、マルチバンド増幅器
JP5086630B2 (ja) * 2006-12-20 2012-11-28 株式会社エヌ・ティ・ティ・ドコモ 整合回路、デュアルバンド電力増幅器
JP5079387B2 (ja) * 2007-05-10 2012-11-21 株式会社エヌ・ティ・ティ・ドコモ 整合回路
JP2009020581A (ja) 2007-07-10 2009-01-29 Hitachi Information Systems Ltd アプリケーション間通信システム

Also Published As

Publication number Publication date
JP5102825B2 (ja) 2012-12-19
US8368483B2 (en) 2013-02-05
EP2214311A1 (en) 2010-08-04
CN101795115A (zh) 2010-08-04
KR101156418B1 (ko) 2012-06-13
US20100194491A1 (en) 2010-08-05
EP2214311B1 (en) 2015-11-25
JP2010200308A (ja) 2010-09-09
CN101795115B (zh) 2013-02-06

Similar Documents

Publication Publication Date Title
KR101156418B1 (ko) 멀티밴드 정합 회로 및 멀티밴드 전력 증폭기
KR101156450B1 (ko) 멀티밴드 정합 회로 및 멀티밴드 전력 증폭기
US7750756B2 (en) Matching circuit
US7656249B2 (en) Matching circuit
JP4464919B2 (ja) 整合回路
KR101286045B1 (ko) 멀티 밴드 정합 회로
US20080150630A1 (en) Matching circuit and dual-band power amplifier
WO2011001769A1 (ja) 無線通信用高周波回路及び無線通信機
US20050035824A1 (en) Antenna switching circuit
KR20110129399A (ko) 메타 재료 전력 증폭기 시스템
EP1738472A2 (en) Apparatus, methods and articles of manufacture for output impedance matching using multi-band signal processing
US20070115065A1 (en) Stabilization circuit and multiband amplification circuit
JP2011015242A (ja) 高周波電力増幅器
JP2007329641A (ja) 周波数・帯域幅切り換え増幅器
JP4216080B2 (ja) アンテナインターフェイスユニット
Fukuda et al. Concurrent multi-band power amplifier employing multi-section impedance transformer
JP2009010484A (ja) マルチバンド増幅器
Fukuda et al. Novel multi-band matching scheme for highly efficient power amplifier
JP2004364068A (ja) 周波数帯域可変増幅器
Fukuda et al. A concurrent multi-band power amplifier with compact matching networks
JP2013138513A (ja) マルチバンド整合回路
JP2009239682A (ja) 周波数可変回路及び周波数可変増幅器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180517

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee