JP2013138513A - マルチバンド整合回路 - Google Patents

Abstract

【課題】マルチバンド整合回路の挿入損失を低減する。
【解決手段】入力端子に誘導性素子４２と容量性素子４１の一端をそれぞれ接続し、誘導性素子４２の他端を第１スイッチＳＷＬを介して接地し、容量性素子４１の他端を第２スイッチＳＷＨを介して接地する。誘導性素子４２と第１スイッチＳＷＬの接続点に低帯域整合回路１０Ｌを接続し、容量性素子４１と第２スイッチＳＷＨの接続点に高帯域整合回路１０Ｈを接続し、低帯域整合回路１０Ｌ及び高帯域整合回路１０Ｈの出力端に負荷３０をそれぞれ接続する。低帯域整合回路１０Ｌまたは高帯域整合回路１０Ｈは、主整合回路と、主整合回路に直列に接続された１つ以上の伝送線路と、各伝送線路の、主整合回路と反対側の端に一端が接続された第３スイッチと、各第３スイッチの他端に接続された整合ブロックとで構成されている。
【選択図】図４

Description

本発明は、複数の周波数帯で動作するマルチバンド整合回路、特に、マルチバンド整合回路の低損失化に関する。

無線機に含まれる不可欠な装置として電力増幅器がある。電力増幅器は増幅素子と、インピーダンス整合回路で構成される。従来の整合回路は、特定の周波数でのみ整合条件を満たすことが望まれていた。しかし、例えば移動通信システムでは複数の周波数帯が使用されており、複数の周波数帯で動作する電力増幅器が要求されている。

そのような技術の１つとして、例えば特許文献１に使用周波数帯ごとのバンドパスフィルタにより入力信号を各周波数帯に分離し、それぞれの周波数帯に対し整合回路を設けることが示されている。その例を図１０に示す。この例では広域側と低域側の２つの周波数帯を使用する場合であり、任意のデバイス、例えば増幅素子２０の出力に接続された入力端子Ｐ２に高帯域用帯域通過フィルタ(HBPF)４０Ｈと低帯域用帯域通過フィルタ(LBPF)４０Ｌの一端がそれぞれ接続され、それらの帯域通過フィルタの他端と出力端子Ｐ１Ｈ，Ｐ１Ｌとの間にそれぞれ整合回路５０Ｈ，５０Ｌが接続されている。出力端子Ｐ１Ｈ，Ｐ１ＬにはインピーダンスＺ₀の負荷３０Ｈ，３０Ｌがそれぞれ接続されている。

特開平11-97946号公報

整合回路５０Ｈは高帯域でのフィルタ４０Ｈを通したインピーダンス整合を端子Ｐ１ＨとＰ２間で取るように設定されており、整合回路５０Ｌは低帯域でのフィルタ４０Ｌを通したインピーダンス整合を端子Ｐ１ＬとＰ２間で取るように設定されている。帯域通過フィルタは一般に２つ以上のリアクタンス素子で構成される。帯域通過フィルタの帯域外信号の阻止を高めるためにフィルタ段数を増すと、挿入損失が大となる問題がある。高帯域側と低帯域側の回路の分離を高めるため、図に破線で示すように入力端子Ｐ２とフィルタ４０Ｈ及び入力端子Ｐ２とフィルタ４０Ｌ間にそれぞれスイッチＳＷＨ，ＳＷＬを挿入することが考えられるが、例えば高出力増幅素子２０を構成するトランジスタの出力インピーダンスは非常に小さい（例えば数Ω以下）ので、スイッチのオン抵抗による挿入損失が大となる問題がある。オン抵抗の小さいスイッチを使用することが望まれるが、スイッチとしてトランジスタやダイオードを使用する場合、オン抵抗の小さいスイッチはオフ時の分離度（アイソレーション特性）が低下するという問題がある。従ってある程度のオン抵抗は許容せざるを得ない。

この発明はこのような問題を解決し、挿入損失の少ないマルチバンド整合回路を提供することである。

この発明によるマルチバンド整合回路は、
ｋを予め定められた２以上の整数として、
主整合回路と、ｋ−１個の伝送線路と、ｋ−１個のスイッチと、ｋ−１個の整合ブロックとを含み、
ｋが３以上の整数の場合：
ｊを1からk-2までの各整数を表すとして、
主整合回路の一端は、第１の伝送線路の一端に接続されており、
第ｊの伝送線路の他端は第ｊ＋１の伝送線路の一端に接続されており、
第ｊの伝送線路と第ｊ＋１の伝送線路との接続部に第ｊのスイッチの一端が接続されており、
第ｊのスイッチの他端は第ｊの整合ブロックに接続されており、
第ｋ−１の伝送線路の他端には第ｋ−１のスイッチの一端が接続されており、
第ｋ−１のスイッチの他端は第ｋ−１の整合ブロックに接続されており、
ｋが２の場合：
主整合回路の一端は、第１の伝送線路の一端に接続されており、
第１の伝送線路の他端には第１のスイッチの一端が接続されており、
第１のスイッチの他端は第１の整合ブロックに接続されている、
構成を有するｋ帯域切替整合回路を用いて、
予め定められたＮ個（ただし、Ｎは予め定められた３以上の整数である）の周波数帯のそれぞれで動作するマルチバンド整合回路であって、
Ｎ個の周波数帯は、第１帯域と、当該第１帯域より高帯域の第２帯域とに区分されており（ただし、第１帯域はｎ個の周波数帯を含み、第２帯域はｍ個の周波数帯を含み、N=n+mを満たす）、
マルチバンド整合回路は、
交流回路に接続される入力端子と、
予め定められたインピーダンスを有する負荷に接続される第１出力端子と、
予め定められたインピーダンスを有する負荷に接続される第２出力端子と、
入力端子に一端が接続された誘導性素子と、
誘導性素子の他端に一端が接続され他端が接地された第１スイッチと、
入力端子に一端が接続された容量性素子と、
容量性素子の他端に一端が接続され他端が接地された第２スイッチと、
誘導性素子と第１スイッチとの第１接続部と第１出力端子との間に挿入されており、第１帯域で、第１接続部でのインピーダンスを第１出力端子でのインピーダンスに整合させる第１帯域整合回路と、
容量性素子と第２スイッチとの第２接続部と第２出力端子との間に挿入されており、第１帯域より高帯域の第２帯域で、第２接続部でのインピーダンスを第２出力端子でのインピーダンスに整合させる第２帯域整合回路とを含み、
第１帯域整合回路は、ｎが２以上である場合に、当該ｎをｋとした場合のｋ帯域切替整合回路であり、
第２帯域整合回路は、ｍが２以上である場合に、当該ｍをｋとした場合のｋ帯域切替整合回路であることを特徴とする。

あるいは、この発明によるマルチバンド整合回路は、
ｋを予め定められた２以上の整数として、
主整合回路と、ｋ−１個の伝送線路と、ｋ−１個のスイッチと、ｋ−１個の整合ブロックとを含み、
ｋが３以上の整数の場合：
ｊを1からk-2までの各整数を表すとして、
主整合回路の一端は、第１の伝送線路の一端に接続されており、
第ｊの伝送線路の他端は第ｊ＋１の伝送線路の一端に接続されており、
第ｊの伝送線路と第ｊ＋１の伝送線路との接続部に第ｊのスイッチの一端が接続されており、
第ｊのスイッチの他端は第ｊの整合ブロックに接続されており、
第ｋ−１の伝送線路の他端には第ｋ−１のスイッチの一端が接続されており、
第ｋ−１のスイッチの他端は第ｋ−１の整合ブロックに接続されており、
ｋが２の場合：
主整合回路の一端は、第１の伝送線路の一端に接続されており、
第１の伝送線路の他端には第１のスイッチの一端が接続されており、
第１のスイッチの他端は第１の整合ブロックに接続されている、
構成を有するｋ帯域切替整合回路を用いて、
予め定められたＮ個（ただし、Ｎは予め定められた４以上の整数である）の周波数帯のそれぞれで動作するマルチバンド整合回路であって、
Ｎ個の周波数帯は、第１帯域と、当該第１帯域より高帯域の第２帯域と、当該第１帯域と当該第２帯域の間の第３帯域とに区分されており（ただし、第１帯域はｎ個の周波数帯を含み、第２帯域はｍ個の周波数帯を含み、第３帯域はｐ個の周波数帯を含み、N=n+m+pを満たす）、
マルチバンド整合回路は、
交流回路に接続される入力端子と、
予め定められたインピーダンスを有する負荷に接続される第１出力端子と、
予め定められたインピーダンスを有する負荷に接続される第２出力端子と、
予め定められたインピーダンスを有する負荷に接続される第３出力端子と、
入力端子に一端が接続された誘導性素子と、
誘導性素子の他端に一端が接続され他端が接地された第１スイッチと、
入力端子に一端が接続された容量性素子と、
容量性素子の他端に一端が接続され他端が接地された第２スイッチと、
入力端子に一端が接続され、第３帯域に共振周波数を有する直列共振器と、
直列共振器の他端に一端が接続され他端が接地された第３スイッチと、
誘導性素子と第１スイッチとの第１接続部と第１出力端子との間に挿入されており、第１帯域で、第１接続部でのインピーダンスを第１出力端子でのインピーダンスに整合させる第１帯域整合回路と、
容量性素子と第２スイッチとの第２接続部と第２出力端子との間に挿入されており、第１帯域より高帯域の第２帯域で、第２接続部でのインピーダンスを第２出力端子でのインピーダンスに整合させる第２帯域整合回路と、
直列共振器の他端と第３出力端子との間に挿入されており、第３帯域で、直列共振器の他端でのインピーダンスを第３出力端子でのインピーダンスに整合させる第３帯域整合回路とを含み、
第１帯域整合回路は、ｎが２以上である場合に、当該ｎをｋとした場合のｋ帯域切替整合回路であり、
第２帯域整合回路は、ｍが２以上である場合に、当該ｍをｋとした場合のｋ帯域切替整合回路であり、
第３帯域整合回路は、ｐが２以上である場合に、当該ｐをｋとした場合のｋ帯域切替整合回路であることを特徴とする。

本発明によれば、マルチバンド整合回路の挿入損失を低減することが可能であり、増幅装置に接続した場合、複数の周波数の信号を、効率良く増幅することができる。

この発明によるマルチバンド整合回路の第１実施例を示すブロック図。 この発明によるマルチバンド整合回路の第２実施例を示すブロック図。 この発明に適用可能な帯域切替型整合回路の従来例を示すブロック図。 図３の整合回路を図１のマルチバンド整合回路に適用した実施例のブロック図。 図３の整合回路を図２のマルチバンド整合回路に適用した実施例のブロック図。 図３による帯域切替型整合回路におけるオン抵抗による損失特性を示すグラフ。 図４の実施例によるマルチバンド整合回路におけるオン抵抗による損失特性を示すグラフ。 この発明によるマルチバンド整合回路の使用例を示すブロック図。 この発明によるマルチバンド整合回路の他の使用例を示すブロック図。 従来のマルチバンド整合回路の例を示すブロック図。

以下、この発明によるマルチバンド整合回路の実施例を図を参照して説明する。
［第１実施例］
図１はこの発明によるマルチバンド整合回路の第１実施例を示す。この実施例は高帯域と低帯域の２つのバンドに対応するマルチバンド整合回路の例であり、その入力端子Ｐ２は任意のデバイスとしての例えば増幅素子２０の出力に接続される。このマルチバンド整合回路は、入力端子Ｐ２に一端が接続された誘導性素子４２と、その誘導性素子４２の他端とグランド間に接続されたスイッチＳＷＬと、誘導性素子４２とスイッチＳＷＬの接続点と出力端子Ｐ１Ｌ間に接続された低帯域整合回路１０Ｌと、入力端子Ｐ２に一端が接続された容量性素子４１と、その容量性素子４１の他端とグランド間に接続されたスイッチＳＷＨと、容量性素子４１とスイッチＳＷＨの接続点と出力端子Ｐ１Ｈとの間に接続された高帯域整合回路１０Ｈとから構成されている。出力端子Ｐ１Ｌ，Ｐ１ＨにはそれぞれインピーダンスＺ₀の負荷３０Ｌ，３０Ｈが接続される。

容量性素子４１を容量Ｃのコンデンサ、誘導性素子４２をインダクタンスＬのインダクタとすると、周波数ｆでの各素子のインピーダンスはそれぞれ次式となる。

ここで、低帯域Ｆ_Lの信号が増幅素子２０から出力される場合にはスイッチＳＷＨをオン状態（導通状態）とし、スイッチＳＷＬをオフ状態（非導通状態）とする。低帯域整合回路１０Ｌは、低帯域整合回路１０Ｌの入力から増幅素子２０側を見たインピーダンスを負荷３０ＬのインピーダンスＺ₀に整合するよう設定されている。式（1）から周波数ｆがより低いF_Lの場合、Ｚ_Cは大きくなるので、スイッチＳＷＨに流れるF_Lの高周波信号電流は小さくなる。従って、スイッチＳＷＨのオン抵抗による損失は小さくなる。一方、(2) により低帯域Ｆ_Lでの誘導性素子４２のインピーダンスは小さく、低帯域整合回路１０Ｌに流れ込む高周波信号電流は大となる。

高帯域Ｆ_Hの信号が増幅素子２０から出力される場合にはスイッチＳＷＬをオン状態とし、スイッチＳＷＨをオフ状態とする。高帯域整合回路10Hはこの時、高帯域整合回路10Hの入力から増幅素子２０側を見たインピーダンスを負荷３０ＨのインピーダンスＺ₀に整合するよう設定されている。式（2）から周波数がより高いF_Hの場合、Ｚ_Lは大きくなるので、スイッチＳＷＬに流れる高帯域F_Hの高周波信号電流は小さくなる。従って、スイッチＳＷＬのオン抵抗による損失は小さくなる。一方、式(1) により高帯域Ｆ_Hでの容量素子４１のインピーダンスＺ_Cは小さく、高帯域整合回路１０Ｈに流れ込む高周波信号電流は大となる。また、スイッチＳＷＨをオン状態（導通状態）とした場合には、高帯域整合回路10Hの入力が、スイッチＳＷLをオン状態（導通状態）とした場合には、低帯域整合回路10Lの入力が、それぞれショートとなるため、スイッチＳＷＨをオン状態（導通状態）とした場合には、高帯域整合回路10Hが、スイッチＳＷLをオン状態（導通状態）とした場合には、低帯域整合回路10Lは回路から完全に切り離された状態となり、影響しなくなる。

また、図１の構成によれば、バンドバスフィルタを用いずに周波数帯を分けることができ、低損失で低帯域、高帯域の信号を分配できる。さらに、スイッチＳＷＬ，ＳＷＨがオン状態のときにオン抵抗に流れる電流は小さいため、スイッチの挿入損失も小さくなる。本回路を増幅素子の入力側に用いれば、入力整合回路を構成できる。

図１の実施例において、低帯域整合回路１０Ｌ及び高帯域整合回路１０Ｈとしては、従来のどのような構成の整合回路を使用してもよい。また、スイッチＳＷＬ，ＳＷＨとしては例えばトランジスタスイッチ、ダイオードスイッチ、MEMSスイッチ、等を使用することができる。

［第２実施例］
図１は２つの周波帯に分ける例を示したが、図２の実施例は３つの周波帯に分ける例を示し、その構成は図１の構成に、更に中帯域整合回路を追加したものである。具体的には、図１において容量性素子と誘導性素子の直列接続により構成された直列共振器４３の一端を容量性素子４１と誘導性素子４２の接続点に接続し、他端とグランド間にスイッチＳＷMを接続し、直列共振器４３の他端と負荷３０Ｍが接続される出力端子Ｐ１Ｍとの間に中帯域整合回路１０Ｍを接続した構成となっている。低帯域Ｆ_L、中帯域Ｆ_M、高帯域Ｆ_HはF_L＜Ｆ_M＜Ｆ_Hの関係にある。

増幅素子２０から中帯域信号が出力されている場合は、スイッチＳＷＨ，ＳＷＬをオン状態とし、スイッチＳＷＭをオフ状態とする。中帯域整合回路１０Ｍはこの時、中帯域整合回路10Mの入力から増幅素子２０側を見たインピーダンスを負荷３０ＭのインピーダンスＺ₀に整合するよう設定されている。スイッチＳＷＨ、ＳＷＬがオン状態なので、高帯域整合回路１０Ｈ及び低帯域整合回路１０Ｌの入力は接地され、高周波信号はこれら整合回路に入力せず、中帯域信号は中帯域整合回路１０Ｍに入力される。容量ＣのキャパシタとインダクタンスＬのインダクタによる直列共振器４３のインピーダンスZ_Rは

で表される。従って、共振周波数f₀=1/2π√(CL)の時、インピーダンスＺ_Rは極小になる。

増幅素子２０から中帯域信号が出力されている場合は、スイッチＳＷＨ，ＳＷＬをオン状態とし、スイッチＳＷＭをオフ状態とすることで中帯域信号は直列共振器４３を介して中帯域整合回路１０Ｍに与えられ、負荷３０Ｍと整合か取られる。増幅素子２０から高帯域信号Ｆ_Hが出力されている場合は、スイッチＳＷＬ，ＳＷＭをオン状態とし、スイッチＳＷＨをオフ状態とする。また、増幅素子２０から低帯域信号Ｆ_Lが出力されている場合は、スイッチＳＷＨ，ＳＷＭをオン状態とし、スイッチＳＷＬをオフ状態とする。

スイッチＳＷＭをオン状態とすることで中帯域整合回路１０Ｍの入力は接地され、そのときスイッチＳＷＬをオン状態とすることで増幅素子２０から出力される高帯域信号Ｆ_Hは低帯域整合回路１０Ｌ及び中帯域整合回路１０Ｍに入力せず、高帯域整合回路１０Ｈに入力される。このとき、中帯域信号の周波数F_Mより高帯域信号の周波数Ｆ_Hの方が高く、式(2) の誘導素子４２のインピーダンスＺ_Lは大であるので、スイッチＳＷＬに流れる高周波電流は小さい。また、スイッチＳＷＭがオン状態のとき、スイッチＳＷＨをオン状態にすることで増幅素子２０から出力される低帯域信号は高帯域整合回路１０Ｈ及び中帯域整合回路１０Ｍに入力せず、低帯域整合回路１０Ｌに入力する。このとき、中間中波帯信号の周波数Ｆ_Mの方が低く、式(1) の容量性素子４１のインピーダンスＺ_Lは大であるので、スイッチＳＷＨに流れる高周波電流は小さい。

図２の実施例において高帯域整合回路１０Ｈ、低帯域整合回路１０Ｌはもちろん、中帯域整合回路１０Ｍについてもどのような構成の整合回路を使用してもよい。

［第３実施例］
図１の実施例においては、使用帯域数が２の場合であり、各整合回路１０Ｌ、１０Ｈでそれぞれ１つの帯域の整合を行う場合を示したが、福田敦史他、「ＭＥＭＳスイッチを用いたマルチバンド電力増幅器」、電子情報通信学会総合大会、2004年、C-2-4、p.39（又は再公表特許WO2004/082138号）に開示されているマルチバンド整合回路を少なくとも一方又は両方の整合回路１０Ｌ，１０Ｈに使用することにより、より多くの周波数帯域に対し整合可能にしてもよい。そのような整合回路１０Ｌ，１０Ｈに適用可能な上記参考特許文献に開示されている整合回路（帯域切替型整合回路（Band-Switchable Matching Network)と呼び、以下BS-MNと記す）の例を図３に示す。ただし、この整合回路１０は低い順にＮ個（Ｎは２以上の整数）の周波帯f₁, ..., f_Nで選択的に整合可能であり、ここではその動作を説明する都合上、増幅素子２０と負荷３０間のインピーダンス整合を取る整合回路１０として説明する。

この整合回路１０は、一端が入力端子Ｐ２に接続された第１整合回路１１１と、第１整合回路１１１の他端と出力端子Ｐ１との間に直列に接続され、それぞれが負荷インピーダンスＺ₀と同じ特性インピーダンスを有するＮ個の伝送線路１２２〜１２Ｎと、各伝送線路１２ｉ(i=2, ..., N)の、第１整合回路１１１と反対側の端に一端が接続されたスイッチＳＷｉと、スイッチＳＷｉの他端に接続された整合ブロック１３ｉとから構成されている。第１整合回路１１１と伝送線路１２２、スイッチＳＷ２，整合ブロック１３２は第２整合回路１１２を構成し、第２整合回路１１２と伝送線路１２３、スイッチＳＷ３，整合ブロック１３３は第３整合回路１１３を構成し、同様に、第(i-1)整合回路１１(i-1)と伝送線路１２ｉ、スイッチＳＷｉ、副整合ブロック１３ｉは第ｉ整合回路１１ｉを構成する。このように、多段のマルチバンド整合回路が入れ子状に形成されている。第１整合回路１１１は主整合回路とも呼ぶ。

全てのスイッチＳＷ２〜ＳＷＮがオフ状態で主整合回路１１１は第１周波数帯域f₁に対し入力端子Ｐ２における増幅素子２０のインピーダンスＺ_P2(f₁)をインピーダンスＺ_０に変換する回路である。ここで、伝送線路の特性インピーダンスをＺ_０とすれば、f₁の信号に対して出力端子P1におけるインピーダンスＺ_P1(f₁)はＺ_０となり、負荷３０のインピーダンスＺ₀と整合する。また、他の所望の帯域f_i(i=2, …, N)での整合では、スイッチＳＷｉのみをオン状態（導通状態）とする。伝送線路の線路長とスイッチＳＷｉを介して接続された整合ブロック１３ｉのリアクタンス値とを適切に設定することにより、f_iの信号に対してもＺ_P1(ｆ_i)はＺ_０となる。従って、図３の回路はN個の周波数帯域のそれぞれで整合回路として動作できる。また、上記整合回路１０を増幅素子２０の入出力整合回路として用いることで、全てのスイッチがオフ状態のときにはf₁の信号に対する増幅器として動作し、任意のスイッチＳＷｉがオン状態のときにはf_iの信号に対する増幅器として動作し、N個の周波数帯域に対応した電力増幅器が構成できる。

このような図３の帯域切替型整合回路(BS-MN)１０を図１の高帯域整合回路１０Ｈ，低帯域整合回路１０Ｌのいずれか一方、又は両方に使用することができる。図３のBS-MNは単独でＮ個の周波帯での整合が可能であるが、その原理構成を図１の整合回路１０Ｌ，１０Ｈに適用して同じＮ個の周波帯での整合を実施する場合、Ｎが偶数であれば整合回路１０Ｌ，１０ＨともそれぞれN/2個の周波帯で整合を取るようにすればよい。この場合、図４におけるＮ段構成に対し、各整合回路１０Ｌ，１０Ｈにおける多段マルチバンド整合回路の段数は半分に減らすことができる。Ｎの奇数、偶数にかかわらず、例えばN=n+m（m, nはそれぞれ１以上の整数）とすると、同じ周波帯数の整合を図１で実施する場合、整合回路１０Ｈにおいてｎ個の周波帯で、整合回路１０Ｌにおいてｍ個の周波帯で整合を取るようにし、好ましくはｍとｎを互いに近い値に選ぶ。

このように、同じ周波帯数Ｎの整合を実施する場合に、図３のBS-MNを単独で使用するより、図１に適用して２つのBS-MNに分けて実施した方が有利であることを以下に説明する。

図３の構成において、選択したスイッチＳＷｉのオン抵抗による損失は整合回路の損失となり、電力増幅器の出力電力や効率を低下させる。例えば帯域f₁の信号を増幅する場合には、全てのスイッチＳＷ２〜ＳＷＮはオフ状態なのでスイッチのオン抵抗による損失は生じない。一方、f_i, i=2, 3, …, Nの信号を増幅する場合には、スイッチＳＷｉがオン状態とされ、増幅素子の入出力インピーダンスZ_P2(f_i)は第1整合回路によってZ₁(f_i)に変換され、伝送線路122〜12iと整合ブロック１３ｉによりＺ_０へ変換される。このとき、次式に示すZ₁(f_i)からＺ_０へのインピーダンス変換比Γが大きい場合には、オン状態のスイッチＳＷｉに流れ込む高周波電流が大きくなる。

ここで、f₁とf_iが隣接していれば、Z₁(f_i)はZ_０と近い値となっているためΓは小さくなり、スイッチＳＷｉに流れ込む高周波電流量は小さくなり、オン抵抗による損失も小さくなる。一方、f₁とf_iが離れている場合Z₁(f_i)はZ_０から離れた値になり、Γが大きくなり、スイッチＳＷｉに流れ込む高周波電流は大きくなり、オン抵抗による損失も大きくなる。（参考文献：福田敦史他、「帯域切替型整合回路の損失に関する検討」、電子情報通信学会総合大会、2009年、C-2-6）以上のことから、BS-MNを図１の２つの整合回路１０Ｌ，１０Ｈに適用して段数を減らすことにより、オン状態のスイッチＳＷｉに流れる高周波電流を小さくすることができる利点がある。

図３の多段マルチバンド整合回路１０は図２における整合回路１０Ｌ，１０Ｈ，１０Ｍにも適用できる。この場合は１つの整合回路の段数を更に減らすことができるのでそれだけスイッチのオン抵抗による損失を減らすことができる。

図４は図１の実施例における整合回路１０Ｌ，１０Ｈに図３の帯域切替型整合回路を適用した場合の具体例を示し、各整合回路１０Ｌ，１０Ｈは２つの周波帯で整合可能とされ、従って全体で４つの周波帯f₁, f₂, f₃, f₄で整合可能にした場合である。低帯域整合回路１０Ｌは、一端が誘導性素子４２とスイッチＳＷＬとの接続点に接続された低帯域主整合回路111Lと、その他端と出力端子P1L間に接続され負荷インピーダンスＺ₀と同じ特性インピーダンスを有する伝送線路122Lと、伝送線路122Lの、低帯域主整合回路111Lと反対側の単に一端が接続されたスイッチSW2Lと、スイッチSW2Lの他端に接続された整合ブロック132Lとから構成されている。高帯域整合回路１０Ｈも高帯域主整合回路111Hと、伝送線路122Hと、スイッチSW2Hと、整合ブロック132Hとにより同様に構成されている。

図４に示したマルチバンド整合回路においては、低帯域F_L(f_１, f_２)と高帯域F_H(f_３, f_４)、ただし、帯域f_１＜f_２＜f_３＜f_４の信号に対するインピーダンス整合を説明する。ここで、f_１とf_２及びf_３とf_４はそれぞれ低帯域F_L、高帯域F_Hに含まれる隣接する帯域である。低帯域主整合回路111Lは帯域f₁用の整合回路でありスイッチSW2Lをオフ状態とするとBS-MNである低帯域整合回路１０Ｌはf₁用の整合回路となる。高帯域主整合回路111Hは帯域f₃用の整合回路であり、スイッチSW2Hをオフ状態とするとBS-MNである高帯域整合回路１０Ｈは帯域f₃用の整合回路となる。さらに、低帯域BS-MNのスイッチSW2Lをオン状態とすると、低帯域整合回路１０Ｌは帯域f_２用の整合回路となり、高帯域BS-MNのスイッチSW2Hをオン状態とすると、高帯域整合回路１０Ｈは帯域f_４用の整合回路となる。

ここで、低帯域Ｆ_Lの信号が増幅素子２０から出力される場合にはスイッチSWHを、高帯域Ｆ_Hの信号が増幅素子２０から出力される場合にはスイッチＳＷＬをオン状態とする。スイッチＳＷＨをオン状態とすることで、高帯域整合回路１０Ｈの入力は接地され、高帯域整合回路１０Ｈへ信号は入力されず、低帯域F_Lの信号は低帯域整合回路１０Ｌに入力される。同様に、スイッチＳＷＬをオン状態とすることで、低帯域整合回路１０Ｌの入力は接地され、低帯域整合回路１０Ｌへ信号は入力されず、高帯域F_Hの信号は高帯域整合回路１０Ｈに入力される。

帯域f_２での整合、帯域f₄での整合ではそれぞれスイッチSW2L、SW2Hのオン抵抗による損失が生じるが、帯域f_２はf_１と、帯域f₄はf₃と周波数帯が近いために、Z₁(f₂)やZ₁(f₄)はZ_０と近い値となっているため、式(4) で与えられるΓは小さくなり、スイッチSW2LおよびSW2Hに流れ込む高周波電流量は小さくなり、オン抵抗による損失も小さくなる。

図５に、図３のBS-MNを図２の各整合回路１０Ｌ，１０Ｈ，１０Ｍに適用した場合の実施例を示す。ただし、図４の場合と同様に各整合回路１０Ｌ，１０Ｈ，１０Ｍは２つの周波数帯域を含む場合の構成を示す。図５に示したマルチバンド整合回路は、図３に示したBS-MNの適用帯域に中帯域F_M(f₅, f₆)を追加した場合の構成である。ただし、帯域f_１＜f_２＜f₅＜f₆<f_３＜f_４である。ここで、帯域f₅とf₆はそれぞれ中帯域F_Mに含まれる隣接する帯域である。図５のマルチバンド整合回路は、図４に加えて誘導性素子と容量性素子の直列接続からなる直列共振器４３とそれに直列に接続され、他端が接地されたスイッチＳＷＭ、直列共振器４３とスイッチＳＷＭの接続点に接続された中帯域整合回路１０Ｍで構成される。

中帯域整合回路１０Ｍは、中帯域主整合回路111M、特性インピーダンスがZ₀に等しい伝送線路122M、スイッチSW2M、整合ブロック132Mで構成される。また、中帯域主整合回路111Mは帯域f₅用の整合回路でありスイッチSW2Mをオフ状態とすると中帯域整合回路１０Ｍは帯域f₅用の整合回路となる。さらに、スイッチSW2Mをオン状態とすると、中帯域整合回路１０Ｍは帯域f₆用の整合回路となる。

中帯域Ｆ_Mの信号が増幅素子２０から出力される場合にはスイッチＳＷＬ及びＳＷＨをオン状態とする。これにより低帯域整合回路１０Ｌ及び高帯域整合回路１０Ｈの入力が接地され、整合回路１０Ｌ，１０Ｈへ信号は入力されず、中帯域F_Mの信号は中帯域整合回路１０Ｍに入力される。

また、低帯域Ｆ_Lの信号が増幅素子２０から出力される場合にはスイッチＳＷＨ及びＳＷＭをオン状態とし、高帯域Ｆ_Hの信号が増幅素子２０から出力される場合にはスイッチＳＷＬ及びＳＷＭをオン状態とする。スイッチＳＷＭをオン状態とすることで、中帯域整合回路１０Ｍの入力は接地される。スイッチＳＷＬ又はＳＷＨをオン状態とすることで、高帯域F_Hの信号が増幅素子から出力される場合には低帯域整合回路１０Ｌ及び中帯域整合回路１０Ｍへ信号は入力されず、低帯域F_Lの信号が増幅素子２０から出力される場合には高帯域整合回路１０Ｈ及び中帯域整合回路１０Ｍへ信号は入力されず、それぞれ高帯域F_Hの信号は高帯域整合回路１０Ｈに、低帯域F_Lの信号は低帯域整合回路１０Ｌに入力される。

低帯域Ｆ_Lまたは高帯域F_Hの信号が増幅素子２０から出力される場合にはスイッチＳＷＭがオン状態とするが、直列共振器４３のインピーダンスを表す式(4) において高周波信号の周波数ｆが中帯域F_Mより低い低帯域F_Lの場合、キャパシタのインピーダンス1/j2πfCが、中帯域F_Mより高い高帯域F_Hの場合、インダクタのインピーダンスj2πfLが大きくなるから、スイッチＳＷＭに流れる低帯域F_Lまたは高帯域F_Hの高周波信号電流は小さくなる。従って、スイッチＳＷＭのオン抵抗による損失は小さくなる。

［実験例］
図３に示す帯域切替型整合回路においてＮ＝４とし、低帯域F_L（f_１=0.8GHz、f_２=0.9GHz）、高帯域F_H（f_３=2.3GHz、f_４=2.5GHz）とし、5Ωから50Ωに変換する整合回路を設計した場合のスイッチＳＷｉのオン抵抗による各周波数での損失の計算結果を図６に示す。図３の帯域切替型整合回路で第1整合回路１１１はf₄の、第2整合回路１１２はf₃の、第3整合回路１１３はf₂の、第4整合回路１１４はf_１の、整合回路として設計している。図６に示すように、帯域f₄、f₃での損失は小さいが、帯域f₂、f₁での損失は大きくなっている。例えばオン抵抗が2Ωにおける損失はf₃で0.03dB、f₂で1.01dB、f₁で1.05dBである。なお、f₄の整合にはオン状態のスイッチがないことで、オン抵抗による損失がない。図６でf₃はf₄と近い周波数のためf₃でのΓは小さく、スイッチＳＷ２に流れる電流は小さいためスイッチの挿入損失が小さくなる。一方、f₂、f₁はf₄と離れた周波数のため、Γが大きく、スイッチＳＷ３およびスイッチＳＷ４に流れる電流は大きいためスイッチの挿入損失が大きくなっている。

図４に示す本発明のマルチバンド整合回路により5Ωから50Ωに変換する整合回路を設計した場合のスイッチのオン抵抗による各周波数での損失の計算結果を図７に示す。ここで、誘導性素子４２にはインダクタンス3nHのインダクタ、容量性素子４１には容量6pFのキャパシタを用いた。帯域切替型の整合回路１０Ｌ，１０Ｈは容量性素子４１と誘導性素子４２の接続点を構成する分配器の挿入による影響を考慮して、再設計を行った。例えばオン抵抗が2Ωにおける損失はf₄で0.19dB、f₃で0.3dB、f₂で0.2dB、f₁で0.3dBである。図３の回路ではf₄での整合時にオン状態のスイッチはない。図４の回路でもスイッチSW2Lはオフ状態とするがスイッチＳＷＬはオン状態とするため、0.19dBの損失が生じる。ただし、f₂、f₁での損失は大幅に改善しており、損失0.3dB以下の4バンド整合回路が構成できる。

［利用形態］
図８は図１に示したこの発明によるマルチバンド整合回路の利用形態の１つを示し、ここでは増幅素子２０の出力と１つの負荷３０との整合をとるために利用されている。そのため、ここでは整合回路の出力端子Ｐ１Ｌ，Ｐ１ＨはそれぞれスイッチSW-L、SW-Hを介して負荷３０に接続される。増幅素子２０から低帯域の信号が出力されている場合はスイッチSW-Lをオン状態とし、高帯域スイッチの信号が出力されている場合はSW-Hをオン状態とすることにより、いずれか一方の信号を負荷３０に供給する。

一般に、高周波増幅回路において負荷のインピーダンスＺ₀は例えば５０Ωと大きく、これに比べスイッチSW-L、SW-Hのオン抵抗は十分小さいので、オン抵抗による損失は無視できる程度に小さい。

図９は図１に示したこの発明のマルチバンド整合回路の他の利用形態を示す。ここでは、増幅素子２０の出力を送受信用の低帯域デュープレクサ４５Ｌと、高帯域デュープレクサ４５Ｈに整合させるために使用される。増幅素子２０からの送信高周波信号は帯域により低帯域整合回路１０Ｌ又は高帯域整合回路１０Ｈを介してそれぞれ低帯域デュープレクサ４５Ｌ，高帯域デュープレクサ４５Ｈに供給され、アンテナ４６Ｌ，４６Ｈから送信される。

Claims (2)

1. ｋを予め定められた２以上の整数として、
   主整合回路と、ｋ−１個の伝送線路と、ｋ−１個のスイッチと、ｋ−１個の整合ブロックとを含み、
   ｋが３以上の整数の場合：
   ｊを1からk-2までの各整数を表すとして、
   主整合回路の一端は、第１の伝送線路の一端に接続されており、
   第ｊの伝送線路の他端は第ｊ＋１の伝送線路の一端に接続されており、
   第ｊの伝送線路と第ｊ＋１の伝送線路との接続部に第ｊのスイッチの一端が接続されており、
   第ｊのスイッチの他端は第ｊの整合ブロックに接続されており、
   第ｋ−１の伝送線路の他端には第ｋ−１のスイッチの一端が接続されており、
   第ｋ−１のスイッチの他端は第ｋ−１の整合ブロックに接続されており、
   ｋが２の場合：
   主整合回路の一端は、第１の伝送線路の一端に接続されており、
   第１の伝送線路の他端には第１のスイッチの一端が接続されており、
   第１のスイッチの他端は第１の整合ブロックに接続されている、
   構成を有するｋ帯域切替整合回路を用いて、
   予め定められたＮ個（ただし、Ｎは予め定められた３以上の整数である）の周波数帯のそれぞれで動作するマルチバンド整合回路であって、
   上記Ｎ個の周波数帯は、第１帯域と、当該第１帯域より高帯域の第２帯域とに区分されており（ただし、第１帯域はｎ個の周波数帯を含み、第２帯域はｍ個の周波数帯を含み、N=n+mを満たす）、
   上記マルチバンド整合回路は、
   交流回路に接続される入力端子と、
   予め定められたインピーダンスを有する負荷に接続される第１出力端子と、
   予め定められたインピーダンスを有する負荷に接続される第２出力端子と、
   上記入力端子に一端が接続された誘導性素子と、
   上記誘導性素子の他端に一端が接続され他端が接地された第１スイッチと、
   上記入力端子に一端が接続された容量性素子と、
   上記容量性素子の他端に一端が接続され他端が接地された第２スイッチと、
   上記誘導性素子と上記第１スイッチとの第１接続部と上記第１出力端子との間に挿入されており、第１帯域で、第１接続部でのインピーダンスを上記第１出力端子でのインピーダンスに整合させる第１帯域整合回路と、
   上記容量性素子と上記第２スイッチとの第２接続部と上記第２出力端子との間に挿入されており、上記第１帯域より高帯域の第２帯域で、第２接続部でのインピーダンスを上記第２出力端子でのインピーダンスに整合させる第２帯域整合回路と
   を含み、
   上記第１帯域整合回路は、上記ｎが２以上である場合に、当該ｎを上記ｋとした場合の上記ｋ帯域切替整合回路であり、
   上記第２帯域整合回路は、上記ｍが２以上である場合に、当該ｍを上記ｋとした場合の上記ｋ帯域切替整合回路である
   ことを特徴とするマルチバンド整合回路。
2. ｋを予め定められた２以上の整数として、
   主整合回路と、ｋ−１個の伝送線路と、ｋ−１個のスイッチと、ｋ−１個の整合ブロックとを含み、
   ｋが３以上の整数の場合：
   ｊを1からk-2までの各整数を表すとして、
   主整合回路の一端は、第１の伝送線路の一端に接続されており、
   第ｊの伝送線路の他端は第ｊ＋１の伝送線路の一端に接続されており、
   第ｊの伝送線路と第ｊ＋１の伝送線路との接続部に第ｊのスイッチの一端が接続されており、
   第ｊのスイッチの他端は第ｊの整合ブロックに接続されており、
   第ｋ−１の伝送線路の他端には第ｋ−１のスイッチの一端が接続されており、
   第ｋ−１のスイッチの他端は第ｋ−１の整合ブロックに接続されており、
   ｋが２の場合：
   主整合回路の一端は、第１の伝送線路の一端に接続されており、
   第１の伝送線路の他端には第１のスイッチの一端が接続されており、
   第１のスイッチの他端は第１の整合ブロックに接続されている、
   構成を有するｋ帯域切替整合回路を用いて、
   予め定められたＮ個（ただし、Ｎは予め定められた４以上の整数である）の周波数帯のそれぞれで動作するマルチバンド整合回路であって、
   上記Ｎ個の周波数帯は、第１帯域と、当該第１帯域より高帯域の第２帯域と、当該第１帯域と当該第２帯域の間の第３帯域とに区分されており（ただし、第１帯域はｎ個の周波数帯を含み、第２帯域はｍ個の周波数帯を含み、第３帯域はｐ個の周波数帯を含み、N=n+m+pを満たす）、
   上記マルチバンド整合回路は、
   交流回路に接続される入力端子と、
   予め定められたインピーダンスを有する負荷に接続される第１出力端子と、
   予め定められたインピーダンスを有する負荷に接続される第２出力端子と、
   予め定められたインピーダンスを有する負荷に接続される第３出力端子と、
   上記入力端子に一端が接続された誘導性素子と、
   上記誘導性素子の他端に一端が接続され他端が接地された第１スイッチと、
   上記入力端子に一端が接続された容量性素子と、
   上記容量性素子の他端に一端が接続され他端が接地された第２スイッチと、
   上記入力端子に一端が接続され、上記第３帯域に共振周波数を有する直列共振器と、
   上記直列共振器の他端に一端が接続され他端が接地された第３スイッチと、
   上記誘導性素子と上記第１スイッチとの第１接続部と上記第１出力端子との間に挿入されており、第１帯域で、第１接続部でのインピーダンスを上記第１出力端子でのインピーダンスに整合させる第１帯域整合回路と、
   上記容量性素子と上記第２スイッチとの第２接続部と上記第２出力端子との間に挿入されており、上記第１帯域より高帯域の第２帯域で、第２接続部でのインピーダンスを上記第２出力端子でのインピーダンスに整合させる第２帯域整合回路と、
   上記直列共振器の他端と上記第３出力端子との間に挿入されており、上記第３帯域で、上記直列共振器の他端でのインピーダンスを上記第３出力端子でのインピーダンスに整合させる第３帯域整合回路と
   を含み、
   上記第１帯域整合回路は、上記ｎが２以上である場合に、当該ｎを上記ｋとした場合の上記ｋ帯域切替整合回路であり、
   上記第２帯域整合回路は、上記ｍが２以上である場合に、当該ｍを上記ｋとした場合の上記ｋ帯域切替整合回路であり、
   上記第３帯域整合回路は、上記ｐが２以上である場合に、当該ｐを上記ｋとした場合の上記ｋ帯域切替整合回路である
   ことを特徴とするマルチバンド整合回路。

Images