KR101156450B1 - 멀티밴드 정합 회로 및 멀티밴드 전력 증폭기 - Google Patents

멀티밴드 정합 회로 및 멀티밴드 전력 증폭기 Download PDF

Info

Publication number
KR101156450B1
KR101156450B1 KR1020100006932A KR20100006932A KR101156450B1 KR 101156450 B1 KR101156450 B1 KR 101156450B1 KR 1020100006932 A KR1020100006932 A KR 1020100006932A KR 20100006932 A KR20100006932 A KR 20100006932A KR 101156450 B1 KR101156450 B1 KR 101156450B1
Authority
KR
South Korea
Prior art keywords
matching
circuit
impedance
parallel
frequency band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020100006932A
Other languages
English (en)
Other versions
KR20100088534A (ko
Inventor
아츠시 후쿠다
히로시 오카자키
쇼이치 나라하시
Original Assignee
가부시키가이샤 엔.티.티.도코모
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 엔.티.티.도코모 filed Critical 가부시키가이샤 엔.티.티.도코모
Publication of KR20100088534A publication Critical patent/KR20100088534A/ko
Application granted granted Critical
Publication of KR101156450B1 publication Critical patent/KR101156450B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/383—Impedance-matching networks comprising distributed impedance elements together with lumped impedance elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/40—Automatic matching of load impedance to source impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/429—Two or more amplifiers or one amplifier with filters for different frequency bands are coupled in parallel at the input or output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H2007/386—Multiple band impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

신호 경로 상에 있어서 제1 주파수 대역에 있어서의 임피던스를 Z0로 변환하는 제1 정합부와, 신호 경로 상에 있어서 일단이 제1 정합부와 직렬로 접속되고 특성 임피던스가 정합 임피던스(Z0)에 동일한 전송선로나 적어도 제1 주파수 대역에서 상기 전송선로와 등가인 회로인 직렬정합수단과 일단이 상기 직렬정합수단의 타단에서 상기 신호 경로에 접속되고 타단이 접지되는 병렬정합수단으로 이루어지는 제2 정합부를 구비하고, 상기 병렬정합수단은 상기 제1 주파수 대역에 있어서 상기 신호 경로와의 접속점이 임피던스 개방 상태가 되도록 구성되고, 상기 직렬정합수단 및 상기 병렬정합수단을 적당히 설계함으로써 상기 제2 주파수 대역에 있어서의 임피던스를 Z0에 정합한다.

Description

멀티밴드 정합 회로 및 멀티밴드 전력 증폭기{MULTIBAND MATCHING CIRCUIT AND MULTIBAND POWER AMPLIFIER}
본 발명은 증폭기 등에 이용되는 정합 회로 및 전력 증폭기에 관한 것이다. 보다 상세하게는 증폭 소자 등 주파수 특성을 가지는 회로 소자의 입출력 임피던스와 주변 회로의 임피던스를 복수의 주파수 대역에서 동시에 정합할 수 있는 멀티밴드 정합 회로 및 그 임피던스 정합회로를 구비한 멀티밴드 전력 증폭기에 관한 것이다.
최근, 무선통신에 의해 제공되는 서비스의 다양화에 수반되어 무선기에는 복수의 주파수 대역의 신호를 취급할 수 있는 것(멀티밴드화)이 요구되고 있다. 예를 들어 무선 LAN의 규격인 IEEE 802. 11a/b/g의 각 규격에서는 5.2GHz대 및 2.4GHz대의 2개의 주파수대가 규정되어 있다.
무선기에는 무선 주파수대의 신호를 증폭하여 안테나에 공급하는 전력 증폭기가 탑재되어 있다. 전력 증폭기는 소비 전력이 큰 장치인 점에서 고효율 동작을 행하는 것이 요구된다. 이 요구를 만족하기 위해서는 동작 주파수대에 있어서 효율에 대해서 최적화된 정합 회로를 설치할 필요가 있으며, 상이한 2개의 주파수대의 쌍방에서 효율을 최적화하고자 하는 경우에는 통상 각 주파수대에 대해서 최적으로 설계된 회로를 스위치에 의해 전환하는 등의 구성을 취하고 있다.
도 13은 비특허문헌 1 등에서 개시되어 있는 2개의 주파수대의 각 신호를 증폭 가능한 듀얼 밴드 전력 증폭기(300)의 구성의 일례이며, 5.2GHz대 전용으로 설계된 5.2GHz대 증폭기(10)와 2.4GHz대 전용으로 설계된 2.4GHz대 증폭기(20)를 2개의 1입력 2출력의 SPDT(single-pole double-throw) 스위치(30)를 사용하여 동작 주파수에 따라 전환하는 구성으로 되어 있다.
도 13의 듀얼 밴드 전력 증폭기(300)를 구성하는 각 주파수대용 증폭기(10, 20)는 각각 도 14에 도시한 바와 같이 입력측 정합 회로(41), 증폭 소자(60), 출력측 정합 회로(42)로 구성된다. 증폭기의 성능은 증폭 소자 자체의 특성과 정합 회로의 특성에 의해 결정되기 때문에, 각 주파수대용 증폭기(10, 20)의 증폭 소자(60)의 양단에 접속되는 각 정합 회로(41, 42)는 각각의 주파수대에서 정합이 취해지도록 최적화된다. 도 13의 듀얼 밴드 전력 증폭기(300)는 그렇게 최적화된 정합 회로를 사용하여 구성한 각 주파수대용 증폭기(10, 20)를 동작 주파수대에 따라 SPDT 스위치(30)로 전환하기 때문에 SPDT 스위치의 삽입 손실이 충분히 작으면 각 증폭기는 고출력, 고효율로 동작한다.
[비특허문헌 1] : 치바 코지 외, 「이동기」, NTT DoCoMo 테크니컬 저널, 2002년, Vol. 10, No. 1, p.15~20
이상과 같은 듀얼 밴드 전력 증폭기에서는 증폭 소자가 주파수 특성이 있는 임피던스를 가지기 때문에, 사용 주파수대에 따른 정합 회로와 조합시킬 필요가 있는 점으로부터, 제1 주파수대용과 제2 주파수대용의 2계통의 증폭기를 설치할 필요가 있다. 그 때문에 증폭 소자나 입출력 정합 회로 등 부품수가 많아져, 장치가 대형화할 뿐만 아니라 각 부품에서의 전력 소비에 의해 회로 전체에서의 소비 전력이 커진다는 문제가 있다. 또 SPDT 스위치의 삽입 손실에 의해 출력 전력이 저하되어 효율이 저하된다는 문제도 생긴다. 또한 2개의 주파수대의 혼합 신호를 각 주파수대에서 동시에 고효율로 증폭하는 경우에는 분배기 및 합성기가 필요하게 되어 회로 규모가 증대된다는 문제도 있다(예를 들어 일본 특허 공표 2003-504929호 공보 참조).
본 발명의 목적은 복수의 주파수대에서 동시에 정합 가능한 정합 회로를 실현하고, 따라서 증폭기를 주파수대마다 복수 설치하지 않고, 단체에서 복수의 주파수대의 혼합 신호를 동시에 증폭 가능한 멀티밴드 전력 증폭기를 실현하는 것에 있다.
본 발명의 멀티밴드 전력 증폭기는 증폭 소자와 본 발명의 멀티밴드 정합 회로를 구비한다.
본 발명의 멀티밴드 정합 회로는 제1 정합부와 제2 정합부로 이루어지고, 주파수 특성이 있는 임피던스(ZI(f))를 가지는 회로 소자와, 미리 정해진 임피던스(Z0)를 가지는 회로(이하, 「계의 회로」라고 함) 사이의 신호 경로에 삽입되어, 2개의 주파수 대역에 있어서 동시에 회로 소자의 임피던스(ZI(f))를 계의 회로의 임피던스(Z0)에 정합한다.
제1 정합부는 일단이 상기 회로 소자에 접속되고, 제1 주파수 대역에 있어서의 임피던스를 Z0로 변환한다.
제2 정합부는 일단이 상기 제1 정합부의 타단에 접속되고, 타단이 상기 계의 회로에 접속되며, 특성 임피던스가 계의 회로의 임피던스(Z0)에 동일한 전송선로나 적어도 제1 주파수 대역에서 상기 전송선로에 등가인 회로인 직렬정합수단과, 일단이 상기 직렬정합수단의 타단에서 상기 신호 경로에 접속되고, 타단이 접지되는 병렬정합수단으로 이루어진다.
또 상기 병렬정합수단은 상기 제1 주파수 대역에 있어서 상기 신호 경로와의 접속점이 임피던스 개방 상태가 되도록 구성된다. 그리고 상기 직렬정합수단 및 상기 병렬정합수단을 적당히 설계함으로써 제2 주파수 대역에 있어서의 임피던스를 Z0에 정합한다.
본 발명에 의해, 복수의 주파수대에서 동시에 정합 가능한 정합 회로를 실현할 수 있고, 따라서 증폭기를 복수 설치하지 않고, 단체에서 복수의 주파수대의 혼합 신호를 동시에 증폭 가능한 멀티밴드 전력 증폭기를 실현할 수 있다.
도 1은 실시예 1의 멀티밴드 정합 회로의 기능 블록도.
도 2는 2개의 주파수대의 상관을 도시한 이미지도.
도 3은 실시예 1의 멀티밴드 정합 회로의 변형예의 기능 블록도.
도 4는 3개의 주파수대의 상관을 도시한 이미지도.
도 5는 제1 병렬 블록을 2단의 LC 공진 회로로 구성하는 이미지도.
도 6은 도 5의 구성에 있어서의 주파수-임피던스 특성도.
도 7a는 실시예 1의 멀티밴드 정합 회로의 변형예의 제2 정합부를 2개 직렬로 배열한 경우의 구성예를 도시한 기능 블록도.
도 7b는 실시예 1의 멀티밴드 정합 회로의 변형예의 제2 정합부를 2개 병렬로 배열한 경우의 구성예를 도시한 기능 블록도.
도 8은 실시예 2의 멀티밴드 정합 회로의 기능 블록도.
도 9는 N개의 주파수대의 상관을 도시한 이미지도.
도 10은 제1 병렬 블록을 m-1단의 LC 공진 회로로 구성하는 이미지도.
도 11은 실시예 4의 멀티밴드 전력 증폭기의 기능 블록도.
도 12는 실시예 4의 멀티밴드 전력 증폭기의 반사 감쇠량 및 이득대주파수 특성의 예를 도시한 도면.
도 13은 종래의 멀티밴드 증폭기의 기능 블록의 일례를 도시한 도면.
도 14는 종래의 각 주파수대용 증폭기의 기능 블록의 일례를 도시한 도면.
도 15a는 적어도 b1에 있어서 특성 임피던스가 Z0의 전송선로와 등가인 회로의 구성예를 도시한 도면.
도 15b는 도 15a의 구체적 구성예를 도시한 도면.
도 15c는 도 15a의 다른 구체적 구성예를 도시한 도면.
도 16a는 적어도 b1에 있어서 특성 임피던스가 Z0의 전송선로와 등가인 회로의 다른 구성예를 도시한 도면.
도 16b는 도 16a의 구체적 구성예를 도시한 도면.
도 16c는 도 16a의 다른 구체적 구성예를 도시한 도면.
도 17은 실시예 1에 있어서, 제1 병렬 블록에 병렬공진회로를 채용한 경우의 구성예를 도시한 도면.
도 18은 실시예 1에 있어서, 제1 병렬 블록에 병렬공진회로를 채용한 경우의 다른 구성예를 도시한 도면.
도 19는 실시예 1에 있어서, 제1 병렬 블록에 직렬공진기를 채용한 경우의 구성예를 도시한 도면.
도 20a는 적어도 b1 및 b2에 있어서 특성 임피던스가 Z0의 전송선로와 등가인 회로의 구성예를 도시한 도면.
도 20b는 도 20a의 구체적 구성예를 도시한 도면.
도 20c는 도 20a의 다른 구체적 구성예를 도시한 도면.
도 21a는 적어도 b1 및 b2에 있어서 특성 임피던스가 Z0의 전송선로와 등가인 회로의 다른 구성예를 도시한 도면.
도 21b는 도 21a의 구체적 구성예를 도시한 도면.
도 21c는 도 21a의 다른 구체적 구성예를 도시한 도면.
도 22a는 도 20c의 가변 인덕터를 가변 캐패시터를 사용하여 구성하는 예를 도시한 도면.
도 22b는 도 21b의 가변 인덕터를 가변 캐패시터를 사용하여 구성하는 예를 도시한 도면.
도 22c는 도 21a의 각 소자를 인덕터와 캐패시터의 직렬 접속이나 병렬 접속으로 구성하는 예를 도시한 도면.
도 23은 실시예 2에 있어서, 제1 병렬 블록에 병렬공진회로를 채용한 경우의 구성예를 도시한 도면.
도 24는 실시예 2에 있어서, 제1 병렬 블록에 병렬공진회로를 채용한 경우의 다른 구성예를 도시한 도면.
도 25는 실시예 2에 있어서, 제1 병렬 블록에 직렬공진기를 채용한 경우의 구성예를 도시한 도면.
도 26은 실시예 3의 멀티밴드 정합 회로의 기능 블록도.
이하, 본 발명의 실시형태에 대해 상세히 설명한다.
(실시예 1)
실시예 1의 정합 회로(100)를 도 1에 도시한다. 정합 회로(100)는 도 2에 도시한 바와 같은 중심 주파수를 f1, f2로 하는 2개의 주파수 대역(b1, b2)의 신호에 대한 정합 회로이다. 정합 회로(100)는 주파수 특성이 있는 임피던스(ZI(f))를 가지는 증폭 소자(60)와, 미리 정해진 임피던스(Z0)(예를 들어 50Ω, 75Ω 등)를 가지는 계의 회로(50) 사이의 신호 경로에 삽입된다. 그리고 정합 회로(100)는 b1, b2에 대해서 증폭 소자(60)의 임피던스(ZI(f))를 계의 회로(50)의 임피던스(Z0)에 정합시킨다.
정합 회로(100)는 제1 정합부(110)와 제2 정합부(120)로 구성되고, 제2 정합부(120)는 직렬정합수단(121)과 병렬정합수단(122)으로 구성된다.
제1 정합부(110)는 일단이 증폭 소자(60)에 접속되고, 증폭 소자(60)의 제1 주파수 대역(b1)에 있어서의 임피던스(ZI(f1))를 타단(도 1의 A점)으로부터 보아 Z0가 되도록 임피던스 변환한다. 제1 정합부(110)의 구성은 임의이며, 예를 들어 전송선로와 스터브에 의한 구성, 직렬 인덕터와 병렬 캐패시터에 의한 구성 등이 생각된다. 또한 증폭 소자(60)의 b2에 있어서의 임피던스(ZI(f2))에 대해서는 여기서 일단 Z(f2)로 변환된다.
제1 정합부(110)의 타단에는 직렬정합수단(121)의 일단이 접속되고, 직렬정합수단(121)의 타단은 계의 회로(50)에 접속된다. 직렬정합수단(121)은 특성 임피던스가 Z0의 전송선로나 적어도 b1에 있어서 상기 전송선로와 등가인 지연회로에 의해 구성된다. 적어도 b1에 있어서의 특성 임피던스가 Z0에 동일한 회로의 구성예를 도 15a, 도 16a에 도시한다. 여기서 Z1, Z2는 순허수로 한다. Z1, Z2가 b1에 있어서 도 15a에서는,
Figure 112010005309967-pat00001
의 관계를, 도 16a에서는,
Figure 112010005309967-pat00002
의 관계를 가지는 경우, 각각 b1에서의 정합에는 영향을 주지 않는다. 도 15a, 도 16a에 도시한 구성을 사용함으로써 제1 정합부(110)에서 변환된 b1에 있어서의 정합 상태는 상기한 지연회로의 지연량에 관계없이 유지된다. 여기서, Z1, Z2는 이들의 관계가 규정되어 있을 뿐이며, 인덕터나 캐패시터, 또는 그것과 마찬가지의 특성을 가지는 분포 상수 회로 또는 회로 소자군 등, 구체적인 구성은 적당히 선택할 수 있다. 따라서 각 소자값을 b2에 있어서의 임피던스의 정합을 취하기 위해서 적당히 설정하는 것도 가능하게 된다. 한편, 직렬정합수단(121)을 전송선로로 구성한 경우에는 지연량에 상관없이 b1에서의 정합은 유지된다. 그 때문에 전송선로의 지연량은 임의로 설정할 수 있고, 이 지연량을 b2에 있어서의 임피던스의 정합을 취하기 위해서 사용할 수 있다. 도 15a의 구체예로서 도 15b와 도 15c를 도시한다. 또 도 16a의 구체예로서 도 16b와 도 16c를 도시한다. 또 이들의 직렬 접속 또는 그것에 상당하는 회로에 의해 마찬가지의 효과가 얻어진다.
제1 정합부(110)와 직렬정합수단(121)은 계의 회로(50)와 증폭 소자(60)를 연결하는 신호 경로 상에 직렬로 설치된다. 한편, 병렬정합수단(122)은 그 신호 경로로부터 갈라져 나오는 형태로, 계의 회로(50)나 회로 소자(60)와 병렬로 설치된다.
병렬정합수단(122)은 일단이 직렬정합수단(121)의 타단에서 신호 경로에 접속되고, 타단은 접지된다. 병렬정합수단(122)은 b2의 임피던스 정합을 행하기 위해서, 적당히 리액턴스 값을 설정하고, 임피던스를 조정하는 기능을 담당한다. 그러나 병렬정합수단(122)은 제1 정합부(110)에서 변환된 b1에 있어서의 임피던스(Z0)에 영향을 주는 것이어서는 안된다. 이와 같은 기능, 요건을 만족시키기 위해, 병렬정합수단(122)은 2개의 블록의 직렬 접속에 의해 구성한다. 제1 병렬 블록(122a)은 b1의 신호에 대해서 병렬정합수단(122)을 신호 경로로부터 분리하기 위한 스위치의 역할을 하는 블록이다. 또 제2 병렬 블록(122b)은 b2에 있어서의 임피던스 변환시에 적절한 리액턴스 값을 설정하기 위한 블록이다. 또한 제2 병렬 블록(122b)은 선단 개방 선로를 사용하여 용량성의 리액턴스 블록으로서 구성해도 상관없다.
제1 병렬 블록(122a)은 b1에 있어서 신호 경로와의 접속점이 임피던스 개방 상태(=접속점으로부터 병렬정합수단(122)측을 본 임피던스가 무한대 또는 b1에서의 정합에 영향을 주지 않을 정도로 큼)가 되도록 설계한다. 이와 같이 임피던스 개방 상태를 만드는 것에 의해, 스위치 소자를 사용하여 ON/OFF하지 않고, 병렬정합수단(122)이 신호 경로로부터 분리되어 있다고 생각할 수 있다. b1에 있어서의 임피던스 개방 상태를 만드는 방법으로서는, 예를 들어 공진 주파수가 f1에 동일한 캐패시터(C)와 인덕터(L)로 이루어지는 병렬공진회로로 구성하는 등의 방법이 생각되지만, 그 밖의 임의의 방법으로 구성해도 상관없다. 제1 병렬 블록(122a)을 병렬공진회로로 구성하고, 제2 병렬 블록(122b)을 선단 개방 선로로 구성한 경우의 블록도를 도 17에 도시한다. 또한 제1 병렬 블록(122a)을 병렬공진회로로 구성하는 경우, f1과 C와 L의 관계는 다음 식과 같이 된다.
Figure 112010005309967-pat00003
한편, b2에 있어서는, 병렬정합수단(122)은 특정의 리액턴스로서 존재하는 상태가 되고, 제1 병렬 블록(122a)과 제2 병렬 블록(122b)이 일체로서 병렬정합수단(122)을 구성한다. 병렬정합수단(122)은 b2에 있어서의 임피던스 변환을 위한 리액턴스 값의 설정 기능을 담당한다. 제1 병렬 블록(122a)을 캐패시터와 인덕터에 의한 병렬 회로로 구성한 경우에는 f2에 있어서의 리액턴스(ZLC)는 다음 식과 같이 된다.
Figure 112010005309967-pat00004
그 때문에 제1 병렬 블록(122a)을 병렬 공진 회로로 구성한 경우에는, 식 (3)을 만족하고, 또한 식 (4)의 ZLC가 b2에 있어서의 임피던스의 정합에 필요한 리액턴스가 되는 C와 L을 설정하면, 제2 병렬 블록(122b)은 불필요하게 되어, 도 18에 도시한 바와 같이 제1 병렬정합수단(122)을 제1 병렬 블록(122a)만으로 구성할 수 있다.
또 제1 병렬 블록(122a)은 도 19에 도시한 바와 같이 f1의 파장(λ1)의 1/4 파장의 길이의 전송선로(122as1)와 L, C로 이루어지는 공진 주파수가 f1인 직렬 공진기의 조합에 의해 구성할 수도 있다. 이 구성에서는 b1에 있어서 전송선로(122as1)의 직렬 공진기가 접속된 일단이 임피던스 단락 상태가 되기 때문에, 제2 병렬 블록(122b)의 구성에 관계없이, 전송선로(122as1)의 타단이 임피던스 개방 상태가 되고, 따라서 병렬정합수단(122)이 회로로부터 분리되었다고 생각할 수 있다. 한편, b2에 있어서, 직렬 공진기는 특정의 리액턴스로서 존재하는 상태가 된다. 그 결과, 제1 병렬 블록(122a)과 제2 병렬 블록(122b)이 일체로서 병렬정합수단(122)을 구성하고, 특정의 리액턴스로서 존재하는 상태가 된다. 그리고 병렬정합수단(122)은 직렬정합수단(121)과 함께 b2에 있어서의 임피던스 변환을 위한 리액턴스 값의 설정 기능을 담당한다.
또한 제1 병렬 블록(122a)과 제2 병렬 블록(122b)은 도 1에 있어서는 제1 병렬 블록(122a)을 신호 경로측에, 제2 병렬 블록(122b)을 접지측에 배치하고 있지만, 이 배열은 반대여도 상관없다. 단, 반대로 할 경우에는 b1에서의 임피던스 개방 부분이 양 블록의 접속점에 발생하기 때문에, 신호 경로에 접속된 제2 병렬 블록(122b)이 b1에 있어서의 임피던스의 정합 상태에 영향을 주어 버릴 우려가 있다. 그래서 그러한 경우에는 제2 병렬 블록(122b)을 집중 상수 소자에 의해 구성함으로써 영향을 저감시킬 수 있다. 이것에 의해 신호 경로와의 접속점을 b1에서의 임피던스 개방 상태로 간주할 수 있고, 병렬정합수단(122)이 신호 경로로부터 분리되어 있다고 생각할 수 있다. 또 이와 같이 제1 병렬 블록(122a)이 접지측에 있는 경우는 제1 병렬 블록(122a)을 f1에 있어서의 파장의 4분의 1의 길이의 전송선로로 구성함으로써 임피던스 개방 상태를 만들어도 상관없다. 이 경우, 전송선로의 임피던스는 임의이며, 이 임피던스를 b2에 있어서의 임피던스 정합을 위한 설계 파라미터로서 사용해도 된다.
이상과 같이 각 정합부를 구성함으로써 b1에 대해서는 제1 정합부(110)에서 Z0로 임피던스 변환된 상태가 그대로 유지되어, P1에 있어서 Z0에 정합할 수 있고, b2에 대해서는 제1 정합부(110)에서 Z0가 아닌 Z(f2)로 일단 변환되지만, 어떠한 Z(f2)여도 직렬정합수단(121)과 병렬정합수단(122)을 적당히 설계함으로써 P1에 있어서 Z0에 정합할 수 있다.
그리고 물리적 스위치에 의한 전환을 행하지 않고 자동적으로 b1에 대해서는 병렬정합수단(122)이 신호 경로로부터 분리된 상태에서, b2에 대해서는 병렬정합수단(122)이 신호 경로에 접속된 상태가 된다. 그 때문에 상기한 바와 같은 설계를 함으로써 2개의 주파수대의 신호가 동시에 입력된 경우에도 동시에 정합을 취할 수 있다. 또 물리적인 스위치를 사용한 경우에 생기는 스위치의 ON 저항에 의한 손실이 없는 저손실인 멀티밴드 정합 회로를 실현할 수 있다.
또한 정합 회로(100)를 구성하는 각 부, 각 수단, 및 각 블록은 각각이 담당하는 기능을 실현 가능한 한 분포 상수 선로, 소자, 혹은 이들의 조합, 또는 복수의 분포 상수 선로, 복수의 소자, 혹은 이들의 조합에 의해 구성되어도 상관없다. 소자는 저항(가변 저항을 포함함), 캐패시터(가변 캐패시터를 포함함), 인덕터(가변 인덕터를 포함함)와 같은 선형 소자나 다이오드 등의 비선형 2단자 소자 등 각별한 한정은 없다.
또 f1과 f2의 대소관계는 상관없지만, f1>f2로 하는 것이 바람직하다. 이것은 이와 같이 구성한 쪽이 대역폭을 충분히 확보하기 쉬운 점, 병렬공진회로를 구성하는 각 인덕터나 캐패시터의 소자값이 작은 점, 또 예를 들어 제1 병렬 블록(122a)을 전송선로로 하는 경우에는 높은 쪽의 주파수를 f1로 한 쪽이 선로 길이를 짧게 할 수 있는 점 등의 이유 때문이다.
[변형예]
실시예 1의 변형예인 정합 회로(150)를 도 3에 도시한다. 정합 회로(150)는 실시예 1의 제1 정합부(110)에 참고 문헌 1에서 개시된 듀얼 밴드 정합 회로를 적용하고, 예를 들어 도 4에 도시한 바와 같은 중심 주파수를 f1, f2, f3로 하는 3개의 주파수대의 신호 중, f1과 f3의 세트 또는 f2와 f3의 세트 중 어느 하나를 선택하여, 선택한 주파수대의 세트를 동시에 정합 가능하게 하는 정합 회로이다.
[참고문헌 1] : 후쿠다 아츠시 외, 「MEMS 스위치를 사용한 멀티밴드 전력 증폭기」, 전자정보통신학회 종합대회, 2004년, C-2-4, p.39
제1 정합부(110)는 주정합 블록(151)과 지연회로(152)와 스위치(153)와 부정합 블록(154)으로 구성되어, 증폭 소자(60)의 b1에 있어서의 임피던스(ZI(f1))와 b2에 있어서의 임피던스(ZI(f2))를 스위치(153)의 전환에 의해 선택적으로 Z0로 변환한다. 이 원리에 대해 간단히 설명한다. 지연회로(152)는 b1에서의 특성 임피던스가 Z0인 전송선로 등에 의해 구성된다. b1에 있어서는, 주정합 블록(151)은 임피던스를 ZI(f1)로부터 Z0로 변환한다. 그리고 지연회로(152)의 특성 임피던스가 Z0이기 때문에, 스위치(153)가 OFF 상태에 있어서 점 A에서 Z0에 정합할 수 있다. 한편, b2에 있어서는, 주정합 블록(151)은 임피던스를 ZI(f2)로부터 Z0가 아닌 Z(f2)로 변환한다. 그리고 지연회로(152)의 지연량과 부정합 블록(154)의 리액턴스 값을 적당히 설정함으로써 스위치(153)가 ON 상태에 있어서, 어떠한 Z(f2)여도 P1에서 Z0에 정합할 수 있다. 이상과 같은 원리하에서, 도 3의 A점으로부터 P2측을 본 b1에 있어서의 임피던스는 스위치(153)가 OFF 상태일 때에 Z0가 되고, b2에 있어서의 임피던스는 스위치(153)가 ON 상태일 때에 Z0가 된다. 한편, 제3 주파수 대역(b3)(중심 주파수(f3))에 있어서의 임피던스는 OFF 상태일 때에는 Z(f3)으로, ON 상태일 때에는 Z´(f3)로 변환된다.
제2 정합부(120)는 제1 정합부(110)에서 스위치(153)의 상태에 따라 b1 또는 b2 중 어느 하나에 대해서 취해진 정합 상태(임피던스(Z0))가 P1에 있어서도 유지되고, 또한 b3에 대해서 P1로부터 P2측을 본 임피던스가 Z0가 되도록 할 수 있는 구성일 필요가 있다. 그래서 이하와 같이 구성한다.
직렬정합수단(121)은 b1, b2에 있어서의 정합 상태를 해치지 않도록, 특성 임피던스가 Z0의 전송선로나 적어도 b1 및 b2에 있어서 상기 전송선로와 등가인 회로에 의한 지연회로에 의해 구성한다. 적어도 b1, b2에 있어서 상기 전송선로와 등가인 회로의 구성예를 도 20a, 도 21a에 도시한다. 여기서, Z1, Z2가 적어도 b1 및 b2의 각각에 있어서, 도 20a에서는 식 (1)을 도 21a에서는 식 (2)을 만족하도록 가변 소자를 조정한다. 도 20a의 구체예로서 도 20b와 도 20c를 도시한다. 또 도 21a의 구체예로서 도 21b와 도 21c를 도시한다. 또 이들의 직렬 접속 또는 그것에 상당하는 회로에 의해 마찬가지의 효과가 얻어진다. 여기서, 가변 인덕터는 제조상 곤란을 수반하는 일이 많다. 그러나 션트 인덕터이면 가변 캐패시터를 사용하여 가변 인덕터를 구성할 수 있다. 도 22a 및 도 22b에 도 20c 및 도 21b의 가변 인덕터를 각각 가변 캐패시터를 사용하여 구성한 예를 도시한다. 도 22a에서는 일단이 접지된 인덕턴스(L)의 인덕터와 용량(C)의 캐패시터의 직렬 접속은 직렬 공진기를 구성하고, 그 공진 주파수는 제n의 주파수 대역(bn)의 중심 주파수(fn)가 되도록 설계한다. 이 때, 직렬 공진기의 타단은 fn에서 임피던스 단락 상태가 되고, 션트 인덕터의 인덕턴스는 L1이 된다. 한편, 그 밖의 주파수에서는 직렬 공진기의 타단은 임피던스 단락 상태가 되지 않고, 션트 인덕터의 인덕턴스를 L1+L2로 할 수 있다. 또 직렬 공진기를 구성하는 캐패시터를 가변 캐패시터로 함으로써 fn을 가변으로 할 수 있다. 또한 많은 직렬 공진기를 사용함으로써 보다 많은 인덕턴스에 대응할 수 있다. 덧붙여 인덕턴스(L)의 인덕터와 가변 캐패시터의 직렬 접속을 무한대가 아닌 리액턴스 소자로 하고, 션트 인덕터와 일체로 하여 Z1을 구성할 수도 있다. 도 22b에서는 션트 인덕터에 일단이 접지된 용량(C)의 캐패시터가 접속되어 있다. 션트 인덕터의 일부인 인덕턴스(L)의 인덕터와 용량(C)의 캐패시터의 직렬 접속은 직렬 공진기를 구성하고, 그 공진 주파수는 fn이 되도록 설계한다. 이 때, 션트 인덕터와 직렬 공진기의 접속부는 fn에서 임피던스 단락 상태가 되고, 션트 인덕터의 인덕턴스는 L1이 된다. 한편, 그 밖의 주파수에서는 임피던스 단락 상태가 되는 위치는 상이하기 때문에 주파수마다 션트 인덕터의 인덕턴스를 변경할 수 있다. 또 캐패시터를 가변 캐패시터로 함으로써 보다 많은 인덕턴스에 대응할 수 있다. 덧붙여 인덕턴스(L)의 인덕터와 가변 캐패시터의 직렬 접속을 무한대가 아닌 리액턴스 소자로 하고, 션트 인덕터와 일체로 하여 Z1을 구성할 수도 있다. 션트 인덕터의 가변화에 대해서는 마찬가지의 션트 리액턴스를 사용하는 다른 실시예에 대해서도 적용할 수 있다. 따라서, 상기한 실시예에 대해 션트 가변 인덕터를 사용하지 않고 가변 캐패시터만을 사용한 구성이 가능하게 된다. 또한 도 22c와 같이 도 21a의 각 소자를 인덕터와 캐패시터의 직렬 접속이나 병렬 접속으로 구성해도 된다. 이들 소자의 병렬 접속은 공진 주파수를 경계로 하여, 주파수에 따라 유도성과 용량성의 리액턴스를 각각 취할 수 있다. 따라서, b1, b2에 있어서, 각각 원하는 리액턴스가 되도록 설계함으로써 각 주파수에 있어서 식 (2)을 만족시킬 수 있다. 여기서 도 22c는 일례이며, 마찬가지의 사고에 기초하여 다양한 배리에이션이 생각된다. 또 이들 각 소자에 가변 디바이스를 사용함으로써 더욱 많은 배리에이션이 생각된다.
제1 병렬 블록(122a)은 b1 및 b2에 있어서 신호 경로와의 접속점이 임피던스 개방 상태가 되도록 설계한다. 예를 들어 가변 캐패시터와 인덕터의 병렬 회로로 구성하여 캐패시터의 용량을 스위치의 상태에 따라 변화시키고, 스위치(153)가 OFF 상태일 때는 f1에서 공진하고, 스위치(153)가 ON 상태일 때는 f2에서 공진하도록 하는 방법이 생각된다. 또 공진 주파수가 f2 이상이고 f1 이하인 고정 캐패시터와 인덕터의 병렬 회로에 의해 구성하는 방법도 생각된다. 또한 도 5에 도시한 바와 같은 각 주파수 대역에 대응하는 고정 캐패시터와 인덕터의 병렬공진회로(122a1, 122a2)를 직렬 접속하는 구성이나 도 23, 24에 도시한 바와 같은 b1에 대한 병렬공진회로(122a1)와 그것에 인덕터 또는 캐패시터를 부가한 b2에 대한 공진회로(122a2)로 이루어지는 구성에 의해서도 각 주파수 대역에 있어서 임피던스 개방 상태를 실현할 수 있다. 또 도 5의 구성에 있어서, 병렬공진회로(122a1)의 신호 경로측이나 병렬공진회로(122a1)와 병렬공진회로(122a2) 사이에 전송선로를 삽입하면, 그 길이를 적당히 설정함으로써 그 전송선로를 b1, b2에서의 정합에 사용할 수 있다. 도 6은 도 5의 구성에 있어서 122a1이 2.6GHz에서 공진하는 병렬공진회로이며, 122a2가 1.5GHz에서 공진하는 병렬공진회로인 경우의 주파수-임피던스 특성을 도시한 도면이다. 실선은 병렬공진회로(122a1)의 특성이며, 점선은 병렬공진회로(122a1)와 병렬공진회로(122a2)를 직렬로 접속했을 때의 특성이다. 도 6의 점선으로부터, 이들 2개의 주파수 대역에 있어서 임피던스 개방 상태를 실현할 수 있는 것을 알 수 있다. 또한 도 5에서는 캐패시터와 인덕터의 병렬공진회로를 2단 구성으로 하고 있지만, 캐패시터나 인덕터 중 어느 한쪽 또는 양쪽으로 가변한 것을 사용함으로써 1단으로 구성하는 것도 가능하다.
또한 제1 병렬 블록(122a)은 도 25에 도시한 바와 같이 f1의 파장(λ1)의 1/4파장의 길이의 전송선로(122as1)와 L1, C1로 이루어지는 공진 주파수가 f1인 직렬공진기와의 조합과, 및 b2에 있어서 전송선로(122as1)와의 세트이며 f2의 파장(λ2)의 1/4파장이 되는 길이의 전송선로(122as2)와 L2, C2로 이루어지는 공진 주파수가 f2인 직렬공진기와의 조합에 의해 구성할 수도 있다. 이 구성에서는 b1에 있어서, 전송선로(122as1)의 L1, C1로 이루어지는 직렬공진기가 접속된 일단이 임피던스 단락 상태가 되기 때문에, 전송선로(122as1)의 타단이 임피던스 개방 상태가 되고, 따라서 병렬정합수단(122)이 회로로부터 분리되어 있다고 생각할 수 있다. b2에 있어서는, 전송선로(122as2)의 L2, C2로 이루어지는 직렬공진기가 접속된 일단이 임피던스 단락 상태가 되기 때문에, 전송선로(122as2)와 일체로서 파장(λ2)의 1/4파장선로를 구성하는 전송선로(122as1)의 신호 경로측단이 임피던스 개방 상태가 되고, 따라서 병렬정합수단(122)이 회로로부터 분리되어 있다고 생각할 수 있다. 한편, b3에 있어서는 병렬정합수단(122)은 특정의 리액턴스로서 존재하는 상태가 되고, 제1 병렬 블록(122a)과 제2 병렬 블록(122b)이 일체로서 병렬정합수단(122)을 구성하고, b3에 있어서의 임피던스 변환을 위한 리액턴스 값의 설정 기능을 담당한다. 도 25에 도시한 구성은, 정합 밴드수를 증가시키는 경우에도 마찬가지로 적용할 수 있다. 또 전송선로(122as1, 122as2)는 길이를 조정함으로써 b1, b2의 정합에 사용할 수도 있다. 한편, b3에 있어서는, 신호 경로에 특정의 리액턴스가 접속된 상태가 되고, 구체적으로는 제1 병렬 블록(122a)과 제2 병렬 블록(122b)이 일체로서 병렬정합수단(122)을 구성하고, b3에 있어서의 임피던스 변환을 위한 리액턴스 값의 설정 기능을 담당한다.
단, 여기서 정합 대상이 되는 임피던스는 스위치(153)가 OFF 상태일 때에는 Z(f3), ON 상태일 때에는 Z´(f3)과 같이 상이하기 때문에, Z(f3)과 Z´(f3)이 크게 상이한 경우에는, 예를 들어 직렬정합수단(121)에 도 20a이나 도 21a의 구성을 적용하거나, 제2 병렬 블록(122b)에 대해서도 리액턴스 값이 가변인 것으로서 구성하고, 스위치(153)의 상태에 따라 리액턴스 값을 변화시키는 것이 생각된다.
또한 제1 병렬 블록(122a)과 제2 병렬 블록(122b)의 배열은 반대여도 상관없다. 단, 그 경우, 임피던스 개방 부분이 양 블록의 접속점에 발생하기 때문에, 신호 경로에 접속된 제2 병렬 블록(122b)이 b1에 있어서의 임피던스의 정합 상태에 영향을 주어 버릴 우려가 있다. 그래서, 이 경우에는 제2 병렬 블록(122b)을 집중 상수 소자에 의해 구성함으로써 영향을 저감시킬 수 있다. 이것에 의해 신호 경로와의 접속점을 임피던스 개방 상태로 하고 병렬정합수단(122)이 신호 경로로부터 분리되어 있다고 생각할 수 있다. 또 이와 같이 제1 병렬 블록(122a)이 접지측에 있는 경우는 임피던스 개방 상태를 예를 들어 제1 병렬 블록(122a)을 f1에 있어서의 파장의 4분의 1 이상이고, f2에 있어서의 파장의 4분의 1 이하의 길이의 전송선로로 구성함으로써도 만들 수 있다. 특히, 양 주파수가 떨어져 있는 경우에는 각 중심 주파수를 평균한 주파수에 있어서의 파장의 4분의 1의 길이로 하는 것이 생각된다. 이 경우, 전송선로의 임피던스는 임의이며, b3에 있어서의 선로의 임피던스를 b3에 있어서의 정합을 위한 설계 파라미터로서 사용해도 된다.
또 도 7a에 도시한 바와 같이 b3에 있어서 각각 Z(f3), Z´(f3)이 Z0에 정합되도록 설정된 2개의 제2 정합부(120´)(이하, 「제2-1 정합부(120´-1)」, 「제2-2 정합부(120´-2)」라고 함)를 직렬로 접속하는 구성도 생각된다. 제2-1 정합부(120´-1) 및 제2-2 정합부(120´-2)는 도 7a에 도시한 바와 같이 제2 정합부(120)에 스위치(123´)를 더한 구성이며, 스위치(123´)는 스위치(153)의 상태에 맞추어 전환한다. 예를 들어 스위치(153)가 OFF 상태일 때에는 스위치 123´-1을 ON 상태, 123´-2를 OFF 상태로 하고(이하, 「제1 상태」라고 함), 스위치(153)가 ON 상태일 때에는 스위치 123´-1을 OFF 상태, 123´-2를 ON 상태로 한다(이하, 「제2 상태」라고 함). 이와 같이 구성함으로써 제1 상태에 있어서는 b1과 b3에서 동시에 정합을 취할 수 있고, 제2 상태에 있어서는 b2와 b3에서 동시에 정합을 취할 수 있다. 단, 제1 상태에 있어서는 b3의 Z0로의 정합이 제2-1 정합부(120´-1)에서 취해지고, 그것이 제2-2 정합부(120´-2)를 통과한 후에도 유지될 필요가 있기 때문에, 제2-2 정합부(120´-2)의 직렬정합수단(121´-2)은 특성 임피던스가 Z0의 전송선로나 b3에 있어서도 상기 전송선로와 등가인 회로에 의한 지연회로에 의해 구성할 필요가 있다. 이 때, 제1 병렬 블록(122a´-1)은 b1에 있어서, 제1 병렬 블록(122a´-2)은 b2에 있어서, 각각 신호 경로와의 접속점이 임피던스 개방 상태가 되도록 설계하면 된다. 또한 도 7b에 도시한 바와 같이 b3에 있어서 각각 Z(f3), Z´(f3)이 Z0에 정합되도록 설정된 2개의 제2 정합부(120)(이하, 「제2-1 정합부(120-1)」, 「제2-2 정합부(120-2)」라고 함)를 2개의 SPDT 스위치(123)에 의해, 스위치(153)의 상태에 맞추어 접속을 전환하는 구성도 생각된다. 즉, 스위치(153)가 OFF 상태에서는 제2-1 정합부(120-1)로 전환하고, 스위치(153)가 ON 상태에서는 제2-2 정합부(120-2)로 전환한다. 이와 같이 구성함으로써 스위치(153)가 OFF 상태에 있어서는 Z(f3)가 어떠한 값이어도 b1과 b3에 대해서 동시에 정합을 취할 수 있고, 스위치(153)가 ON 상태에 있어서는 Z´(f3)이 어떠한 값이어도 b2와 b3에 대해서 동시에 정합을 취할 수 있다.
또한 제1 병렬 블록(122a)과 제2 병렬 블록(122b)의 배열은 반대여도 상관없다. 단 그 경우, 임피던스 개방 부분이 양 블록의 접속점에 발생하기 때문에, 신호 경로에 접속된 제2 병렬 블록(122b)이 b1 및 b2에 있어서의 임피던스의 정합 상태에 영향을 주어 버릴 우려가 있다. 그래서 이 경우에는 제2 병렬 블록(122b)을 집중 상수 소자에 의해 구성함으로써 영향을 저감시킬 수 있다. 이것에 의해 신호 경로와의 접속점을 임피던스 개방 상태로 하고 병렬정합수단(122)이 신호 경로로부터 분리되어 있다고 생각할 수 있다. 또 이와 같이 제1 병렬 블록(122a)이 접지측에 있는 경우는 개방 상태를 예를 들어 제1 병렬 블록(122a-1과 122a´-1)을 f1에 있어서의 파장의 4분의 1의 길이의 전송선로로, 제1 병렬 블록(122a-2와 122a´-2)을 f2에 있어서의 파장의 4분의 1의 길이의 전송선로로 각각 구성함으로써도 만들 수 있다.
(실시예 2)
실시예 2의 정합 회로(200)를 도 8에 도시한다. 정합 회로(200)는 도 9에 도시한 바와 같은 중심 주파수를 f1, f2, …, fN으로 하는 제1로부터 제N의 주파수 대역의 신호에 대한 정합 회로이며, 주파수 특성이 있는 임피던스(ZI(f))를 가지는 증폭 소자(60)와, 미리 정해진 임피던스(Z0)를 가지는 회로(이하, 「계의 회로(50)」라고 함) 사이의 신호 경로에 삽입함으로써 증폭 소자(60)의 임피던스(ZI(f))를 계의 회로(50)의 임피던스(Z0)에 정합한다.
정합 회로(200)는 제1 정합부(110)와 제m(m=2, 3, …, N) 정합부(220)로 구성된다. 제m 정합부(220)는 각각 직렬정합수단(221)과 병렬정합수단(222)으로 구성된다(또한 m=2에 대해서는 설명의 편의상, 실시예 1과 마찬가지로 제2 정합부(120), 직렬정합수단(121), 병렬정합수단(122)이라고도 함).
정합 회로(200)에 있어서, 제1 정합부(110)와 제2 정합부(120)의 기능은 실시예 1의 정합 회로(100)과 완전히 동일하다. 그 때문에 b1 및 b2에 있어서, 증폭 소자(60)의 b1 및 b2에 있어서의 임피던스(ZI(f1) 및 ZI(f2))는 제1 정합부(110)와 제2 정합부(120)에 의해 변환되고, 도 8의 A점으로부터 P2측을 본 임피던스는 모두 Z0이다.
제m 정합부(220)는 제m의 주파수대(bm)(중심 주파수(fm))에 있어서, 도 8의 B점으로부터 P2측을 본 Z0가 아닌 임피던스(Z(fm))를 C점으로부터 P2측을 보아 Z0가 되도록 변환한다.
제m 정합부(220)의 직렬정합수단(221)의 일단은 제m-1 정합부(220´)의 직렬정합수단(221´)의 일단에 접속되고, 타단은 제m+1 정합부의 직렬정합수단의 일단에 접속된다. 단, m=N(제N 정합부(220”))의 경우는 타단은 계의 회로(50)에 접속된다. 제m 정합부(220)의 직렬정합수단(221)은 특성 임피던스가 Z0의 전송선로나 적어도 제1로부터 제m-1의 주파수대에 있어서 상기 전송선로에 등가인 회로에 의한 지연회로에 의해 구성한다. 이와 같이 구성함으로써 제1로부터 제m-1 정합부(220´)까지의 각 정합부에서 변환된 제1로부터 제m-1의 주파수대에 있어서의 정합 상태는 제m 정합부(220)의 직렬정합수단(221)의 존재에 관계없이 유지된다. 따라서, 제m 정합부의 직렬정합수단(221)은 bm에 있어서의 임피던스의 정합을 취하기 위해서 적당히 설정하는 것이 가능하게 된다. 여기서, 적어도 b1로부터 bm-1의 모든 주파수 대역에 있어서 상기 전송선로에 등가인 회로는 도 20a, 도 20b, 도 20c, 도 21a, 도 21b, 도 21c, 도 22a, 도 22b, 도 22c 등을 사용함으로써 달성할 수 있다.
직렬정합수단(221)은 계의 회로(50)와 증폭 소자(60)를 연결하는 신호 경로 상에 직렬로 설치된다. 한편, 병렬정합수단(222)은 그 신호 경로로부터 갈라져 나오는 형태로, 계의 회로(50)나 증폭 소자(60)와 병렬로 설치된다.
병렬정합수단(222)은 일단이 직렬정합수단(221)의 타단에서 신호 경로에 접속되고, 타단은 접지된다. 병렬정합수단(222)은 bm의 임피던스 정합을 행하기 위해서, 적당히 리액턴스 값을 설정하고, 임피던스를 조정하는 기능을 담당한다. 그러나 b1로부터 bm-1과 동시에 bm에서의 정합을 취하기 위해서는 병렬정합수단(222)은 제1로부터 제m-1 정합부에서 변환된 b1로부터 bm-1에 있어서의 임피던스(Z0)에 영향을 주는 것이어서는 안된다. 이와 같은 기능, 요건을 만족시키기 위해, 병렬정합수단(222)은 2개의 블록의 직렬 접속에 의해 구성한다. 제1 병렬 블록(222a)은 b1로부터 bm-1의 모든 주파수대의 신호에 대해서 병렬정합수단(222)을 신호 경로로부터 분리하기 위한 스위치의 역할을 하는 블록이다. 또 제2 병렬 블록(222b)은 bm에 있어서의 임피던스 변환시에 적절한 리액턴스 값을 설정하기 위한 블록이다.
제1 병렬 블록(222a)은 b1로부터 bm-1의 모든 주파수대에 있어서 신호 경로와의 접속점이 임피던스 개방 상태(=접속점으로부터 병렬정합수단(222)측을 본 임피던스가 무한대 또는 b1로부터 bm-1의 모든 주파수대에서의 정합에 영향을 주지 않을 정도로 큼)가 되도록 설계한다. 이와 같이 임피던스 개방 상태를 만드는 것에 의해, 스위치 소자를 사용하여 ON/OFF하지 않고, 등가적으로 주파수에 따라 병렬정합수단을 부가하거나 분리하거나 할 수 있다. b1로부터 bm-1의 모든 주파수대에 있어서의 임피던스 개방 상태를 만드는 방법으로서는, 예를 들어 제1 병렬 블록(222a)을 캐패시터와 인덕터의 병렬공진회로로서 구성하는 경우에는, 공진 주파수가 fm-1 이상이고 f1 이하가 되도록 구성하는 것이 생각된다. 특히, 양 주파수가 떨어져 있는 경우에는 각 중심 주파수를 평균한 주파수를 공진 주파수로 하는 캐패시터와 인덕터의 병렬공진회로로서 구성하는 것이 생각된다. 또한 도 10에서 도시한 바와 같은 공진 주파수가 각 주파수 대역에 대응하는 캐패시터와 인덕터의 병렬공진회로(222a1, 222a2, …, 222a(m-1))를 직렬 접속하는 구성에 의해서도, 각 주파수 대역에 있어서 임피던스 개방 상태를 실현할 수 있다. 또 적어도 병렬공진회로(222a1, 222a2, …, 222a(m-1)) 중 하나에 가변 디바이스를 사용하면 병렬공진회로의 수를 줄일 수 있다.
또한 제1 병렬 블록(222a)과 제2 병렬 블록(222b)의 배열은 반대여도 상관없다. 단, 그 경우, 임피던스 개방 부분이 양 블록의 접속점에 발생하기 때문에, 신호 경로에 접속된 제2 병렬 블록(222b)이 b1로부터 bm-1에 있어서의 임피던스의 정합 상태에 영향을 주어 버릴 우려가 있다. 그래서, 이 경우에는 제2 병렬 블록(222b)을 집중 상수 소자에 의해 구성함으로써 영향을 저감시킬 수 있다. 이것에 의해 신호 경로와의 접속점을 임피던스 개방 상태로 하고 병렬정합수단(222)이 신호 경로로부터 분리되어 있다고 생각할 수 있다. 또 이와 같이 제1 병렬 블록(122a)이 접지측에 있는 경우는 임피던스 개방 상태를 예를 들어 제1 병렬 블록(122a)을 f1에 있어서의 파장의 4분의 1의 길이의 전송선로로, 제1 병렬 블록(222a)을 f1에 있어서의 파장의 4분의 1 이상이고, fm-1에 있어서의 파장의 4분의 1 이하의 길이의 전송선로로 각각 구성함으로써 개방 상태를 만들어도 상관없다. 이 때, 양 주파수가 떨어져 있는 경우에는 각 중심 주파수를 평균한 주파수에 있어서의 파장의 4분의 1의 길이로 하는 것이 생각된다.
제m 정합부는 이와 같은 구성하에서, 직렬정합수단(221)과 병렬정합수단(222)을 적당히 설정함으로써 B점에 있어서의 Z(fm)이 어떠한 값이어도 C점에 있어서 Z0가 되도록 변환할 수 있다.
이상과 같은 제m 정합부에 있어서의 bm의 임피던스의 정합을 m=N까지 마찬가지로 행함으로써, P1로부터 P2측을 본 각 주파수대의 임피던스를 모두 Z0에 정합할 수 있다.
그리고 bm의 신호의 정합에만 관련한 병렬정합수단(222)의 분리?접속을 물리적 스위치를 사용하지 않고, 입력된 신호의 주파수대에 따라 자동적으로 행할 수 있기 때문에, 제1로부터 제N의 N개의 주파수대의 신호가 동시에 입력된 경우에도 동시에 정합을 취할 수 있고, 또한 스위치의 ON 저항 손실이 없는 저손실인 멀티밴드 정합 회로를 실현할 수 있다.
또한 정합 회로(200)의 구성이나 정합의 원리에 관련한 그 밖의 사항은 정합 회로(100)와 마찬가지이기 때문에 여기에서의 설명은 생략한다.
(실시예 3)
실시예 3의 멀티밴드 정합 회로(400)의 구성예를 도 26에 도시한다. 멀티밴드 정합 회로(400)는 제1 정합부(410)와 제2 정합부(420)로 이루어지고, 제2 정합부(420)는 직렬정합수단(421)과 병렬정합수단(422)으로 이루어진다. 또 병렬정합수단(422)은 제1 병렬 블록(422a)과 제2 병렬 블록(422b)으로 이루어진다. 즉, 구성의 골격은 멀티밴드 정합 회로(100)와 마찬가지이다. 그러나 멀티밴드 정합 회로(400)에 있어서는, 제1 정합부(410)는 b1로부터 bm에 대응할 수 있는 멀티밴드 정합 회로이다. 또 제2 정합부(420)에 있어서의 직렬정합수단(421)으로서 예를 들어 도 21b의 가변 회로를 적용하고, 제1 병렬 블록(422a)에 가변 디바이스(예를 들어 인덕터와 가변 캐패시터의 병렬공진회로)를 적용하며, 제2 병렬 블록(422b)에 가변 디바이스(예를 들어 가변 캐패시터)를 적용한다. 이와 같은 구성을 취함으로써 bm+1로부터 bN의 밴드에 대해서 새롭게 정합 가능하게 되고, 또 제1 병렬 블록(422a)의 가변 디바이스를 조정함으로써 공진 주파수를 f1으로부터 fm 사이에서 변화시킬 수 있다. 그 때문에 b1 내지 bm 중 하나와, bm+1 내지 bN 중 하나의 임의의 조합의 2개의 주파수 대역에 대해서 동시에 정합 가능하게 된다. 또한 직렬정합수단(421)에는 도 20a, 도 20b, 도 20c, 도 21a, 도 21b, 도 21c, 도 22a, 도 22b와 같은 가변 회로를 사용할 수 있다. 제2 병렬 블록(422b)에는 가변 캐패시터 외에 가변 인덕터나 그것과 등가인 도 22a, 도 22b 등의 회로도 적용할 수 있다.
(실시예 4)
실시예 1~3에서 설명한 각 정합 회로를 사용함으로써 멀티밴드 증폭기를 구성할 수 있다. 도 11은 증폭 소자(60)와 그 양측에 입력 정합 회로(500a)와 출력 정합 회로(500b)를 배치한 멀티밴드 증폭기(500)의 구성예이다. 또한 도 11은 각 정합 회로(500a, 500b)로서 정합 회로(100)를 사용하여 2주파수대 대응의 멀티밴드 증폭기를 구성한 예이지만, 각 정합 회로(500a, 500b)로서 정합 회로(200)를 사용함으로써 N주파수대 대응의 멀티밴드 증폭기를 구성할 수 있다.
또한 증폭 소자(60)의 종류에 대해서는 특별히 한정은 없고, 예를 들어 FET(Field Effect Transistor), HBT(Heterojunction Bipolar Transistor) 등을 들 수 있다.
〔효과의 확인〕
도 11에 도시한 멀티밴드 증폭기(500)에 있어서, 증폭 소자에 FET를 사용하고, 각 정합 회로(500a, b)를 f1을 2.6GHz, f2를 1.9GHz로서 구성한 경우의 주파수-이득특성을 도 12의 실선으로, 입력 포트(P1) 및 출력 포트(P2)에 있어서의 주파수-반사감쇠특성을 도 12의 점선으로 도시한다.
제1 정합부(110)는 전송선로를 사용하여 구성되고, b1에서 증폭 소자(20)의 임피던스(ZI(f1))를 임피던스(Z0)에 정합한다. 또 b1에서의 정합에 영향을 주지 않도록, 제1 직렬정합수단(121)으로서, b1에 있어서 정합 임피던스와 동일한 50Ω이 되는 전송선로를 사용했다. 제1 병렬 블록에는 캐패시터를 사용하고, 제2 병렬 블록에는 공진 주파수가 f1(2.6GHz)이 되도록 인덕터와 캐패시터에 의한 병렬공진회로로서 구성했다.
도 12의 점선으로부터 알 수 있는 바와 같이, 설계 주파수인 2.6GHz와 1.9GHz에 있어서 반사가 적고, 정합이 취해지고 있는 것을 알 수 있다. 또 도 12의 실선으로부터 알 수 있는 바와 같이, 이득에 대해서도 각 정합 주파수에 있어서 충분하게 얻어지고 있는 것을 알 수 있다.

Claims (15)

  1. 삭제
  2. 주파수 특성이 있는 임피던스(ZI(f))를 가지는 회로 소자와, 미리 정해진 임피던스(Z0)를 가지는 회로(이하, 「계의 회로」라고 함) 사이의 신호 경로에 삽입되어, 2개의 주파수 대역에 있어서 회로 소자의 임피던스(ZI(f))를 계의 회로의 임피던스(Z0)에 정합하는 멀티밴드 정합 회로로서,
    일단이 상기 회로 소자에 접속되고, 제1 주파수 대역에 있어서 상기 회로소자의 임피던스를 Z0로 변환하는 제1 정합부와,
    일단이 상기 제1 정합부의 타단에 접속되고, 타단이 상기 계의 회로에 접속되며, 특성 임피던스가 계의 회로의 임피던스(Z0)에 동일한 전송선로나 적어도 제1 주파수 대역에서 상기 전송선로에 등가인 회로인 직렬정합수단과, 일단이 상기 직렬정합수단의 타단에서 상기 신호 경로에 접속되고, 타단이 접지되는 병렬정합수단으로 이루어지는 제2 정합부를 구비하고,
    상기 병렬정합수단은 상기 제1 주파수 대역에 있어서 상기 신호 경로와의 접속점이 임피던스 개방 상태가 되도록 구성되고,
    상기 직렬정합수단 및 상기 병렬정합수단을 설계함으로써 제2 주파수 대역에 있어서 상기 회로소자의 임피던스를 Z0에 정합하고,
    상기 병렬정합수단은 일단이 상기 신호 경로에 접속되는 제1 병렬 블록과, 일단이 해당 제1 병렬 블록의 타단과 접속되고, 타단이 접지되는 제2 병렬 블록으로 이루어지고,
    상기 제1 병렬 블록은 상기 제1 주파수 대역에 있어서, 상기 신호 경로와의 접속점이 임피던스 개방 상태가 되도록 구성되는 것을 특징으로 하는 멀티밴드 정합 회로.
  3. 주파수 특성이 있는 임피던스(ZI(f))를 가지는 회로 소자와, 미리 정해진 임피던스(Z0)를 가지는 회로(이하, 「계의 회로」라고 함) 사이의 신호 경로에 삽입되어, 2개의 주파수 대역에 있어서 회로 소자의 임피던스(ZI(f))를 계의 회로의 임피던스(Z0)에 정합하는 멀티밴드 정합 회로로서,
    일단이 상기 회로 소자에 접속되고, 제1 주파수 대역에 있어서 상기 회로소자의 임피던스를 Z0로 변환하는 제1 정합부와,
    일단이 상기 제1 정합부의 타단에 접속되고, 타단이 상기 계의 회로에 접속되며, 특성 임피던스가 계의 회로의 임피던스(Z0)에 동일한 전송선로나 적어도 제1 주파수 대역에서 상기 전송선로에 등가인 회로인 직렬정합수단과, 일단이 상기 직렬정합수단의 타단에서 상기 신호 경로에 접속되고, 타단이 접지되는 병렬정합수단으로 이루어지는 제2 정합부를 구비하고,
    상기 병렬정합수단은 상기 제1 주파수 대역에 있어서 상기 신호 경로와의 접속점이 임피던스 개방 상태가 되도록 구성되고,
    상기 직렬정합수단 및 상기 병렬정합수단을 설계함으로써 제2 주파수 대역에 있어서 상기 회로소자의 임피던스를 Z0에 정합하고,
    상기 병렬정합수단은 일단이 상기 신호 경로에 접속되는 제2 병렬 블록과, 일단이 해당 제2 병렬 블록의 타단과 접속되고, 타단이 접지되는 제1 병렬 블록으로 이루어지고,
    상기 제2 병렬 블록은 집중 상수 소자에 의해 구성되며,
    상기 제1 병렬 블록은 상기 제1 주파수 대역에 있어서, 상기 제2 병렬 블록과의 접속점이 임피던스 개방 상태가 되도록 구성되는 것을 특징으로 하는 멀티밴드 정합 회로.
  4. 제 2 항 또는 제 3 항 중 어느 한 항에 있어서,
    상기 제1 병렬 블록은 공진 주파수가 상기 제1 주파수 대역의 중심 주파수(f1)에 동일한 캐패시터와 인덕터의 병렬 회로인 것을 특징으로 하는 멀티밴드 정합 회로.
  5. 제 3 항에 있어서,
    상기 제1 병렬 블록은 상기 제1 주파수 대역의 중심 주파수(f1)에 있어서의 파장의 4분의 1 길이의 전송선로인 것을 특징으로 하는 멀티밴드 정합 회로.
  6. 삭제
  7. 주파수 특성이 있는 임피던스(ZI(f))를 가지는 회로 소자와, 미리 정해진 임피던스(Z0)를 가지는 회로(이하, 「계의 회로」라고 함) 사이의 신호 경로에 삽입되어, 제1로부터 제N의 주파수 대역(N≥3, 중심 주파수 f1>f2>…>fN)에 있어서 회로 소자의 임피던스(ZI(f))를 계의 회로의 임피던스(Z0)에 정합하는 멀티밴드 정합 회로로서,
    일단이 상기 회로 소자에 접속되고, 제1 주파수 대역에 있어서 상기 회로소자의 임피던스를 Z0로 변환하는 제1 정합부와,
    일단이 제m-1 정합부(m=2, 3, ..., N)의 타단에 접속되고, 특성 임피던스가 계의 회로의 임피던스(Z0)에 동일한 전송선로나 적어도 제1로부터 제m-1의 각 주파수 대역에 있어서 상기 전송선로에 등가인 회로인 직렬정합수단과, 일단이 상기 직렬정합수단의 타단에서 상기 신호 경로에 접속되고, 타단이 접지되는 병렬정합수단으로 이루어지는 제m 정합부를 구비하고,
    제N 정합부의 직렬정합수단의 타단은 상기 계의 회로에 접속되고,
    상기 제m 정합부의 병렬정합수단은 제1로부터 제m-1의 각 주파수 대역에 있어서 상기 신호 경로와의 접속점이 임피던스 개방 상태가 되도록 구성되며,
    상기 제m 정합부의 직렬정합수단 및 상기 제m 정합부의 병렬정합수단을 설계함으로써 제m의 주파수 대역에 있어서 상기 회로소자의 임피던스를 Z0에 정합하고,
    상기 제m 정합부의 병렬정합수단은 일단이 상기 신호 경로에 접속되는 제1 병렬 블록과, 일단이 해당 제1 병렬 블록의 타단과 접속되고, 타단이 접지되는 제2 병렬 블록으로 이루어지고,
    상기 제1 병렬 블록은 상기 제1로부터 제m-1의 각 주파수 대역에 있어서, 상기 신호 경로와의 접속점이 임피던스 개방 상태가 되도록 구성되는 것을 특징으로 하는 멀티밴드 정합 회로.

  8. 주파수 특성이 있는 임피던스(ZI(f))를 가지는 회로 소자와, 미리 정해진 임피던스(Z0)를 가지는 회로(이하, 「계의 회로」라고 함) 사이의 신호 경로에 삽입되어, 제1로부터 제N의 주파수 대역(N≥3, 중심 주파수 f1>f2>…>fN)에 있어서 회로 소자의 임피던스(ZI(f))를 계의 회로의 임피던스(Z0)에 정합하는 멀티밴드 정합 회로로서,
    일단이 상기 회로 소자에 접속되고, 제1 주파수 대역에 있어서 상기 회로소자의 임피던스를 Z0로 변환하는 제1 정합부와,
    일단이 제m-1 정합부(m=2, 3, ..., N)의 타단에 접속되고, 특성 임피던스가 계의 회로의 임피던스(Z0)에 동일한 전송선로나 적어도 제1로부터 제m-1의 각 주파수 대역에 있어서 상기 전송선로에 등가인 회로인 직렬정합수단과, 일단이 상기 직렬정합수단의 타단에서 상기 신호 경로에 접속되고, 타단이 접지되는 병렬정합수단으로 이루어지는 제m 정합부를 구비하고,
    제N 정합부의 직렬정합수단의 타단은 상기 계의 회로에 접속되고,
    상기 제m 정합부의 병렬정합수단은 제1로부터 제m-1의 각 주파수 대역에 있어서 상기 신호 경로와의 접속점이 임피던스 개방 상태가 되도록 구성되며,
    상기 제m 정합부의 직렬정합수단 및 상기 제m 정합부의 병렬정합수단을 설계함으로써 제m의 주파수 대역에 있어서 상기 회로소자의 임피던스를 Z0에 정합하고,
    상기 제m 정합부의 병렬정합수단은 일단이 상기 신호 경로에 접속되는 제2 병렬 블록과, 일단이 해당 제2 병렬 블록의 타단과 접속되고, 타단이 접지되는 제1 병렬 블록으로 이루어지고,
    상기 제2 병렬 블록은 집중 상수 소자에 의해 구성되며,
    상기 제1 병렬 블록은 상기 제1로부터 제m-1의 각 주파수 대역에 있어서, 상기 제2 병렬 블록과의 접속점이 임피던스 개방 상태가 되도록 구성되는 것을 특징으로 하는 멀티밴드 정합 회로.
  9. 제 7 항 또는 제 8 항 중 어느 한 항에 있어서,
    상기 제1 병렬 블록은 공진 주파수가 상기 제m-1의 주파수 대역의 중심 주파수(fm-1) 이상이고, 상기 제1 주파수 대역의 중심 주파수(f1) 이하인 캐패시터와 인덕터의 병렬 회로인 것을 특징으로 하는 멀티밴드 정합 회로.
  10. 제 7 항 또는 제 8 항 중 어느 한 항에 있어서,
    상기 제1 병렬 블록은 공진 주파수가 각각 제1로부터 제m-1의 주파수 대역의 중심 주파수(f1, f2, …, fm-1)인 m-1단의 캐패시터와 인덕터의 병렬 회로의 직렬 접속인 것을 특징으로 하는 멀티밴드 정합 회로.
  11. 제 8 항에 있어서,
    상기 제1 병렬 블록은 전송선로로 구성되고, 그 길이가 상기 제1 주파수 대역의 중심 주파수(f1)에 있어서의 파장의 4분의 1 이상이고, 상기 제m-1의 주파수 대역의 중심 주파수(fm-1)에 있어서의 파장의 4분의 1 이하인 것을 특징으로 하는 멀티밴드 정합 회로.
  12. 삭제
  13. 주파수 특성이 있는 임피던스(ZI(f))를 가지는 회로 소자와, 미리 정해진 임피던스(Z0)를 가지는 회로(이하, 「계의 회로」라고 함) 사이의 신호 경로에 삽입되어, 2개의 주파수 대역에 있어서 회로 소자의 임피던스(ZI(f))를 계의 회로의 임피던스(Z0)에 정합하는 멀티밴드 정합 회로로서,
    일단이 상기 회로 소자에 접속되고, 제1로부터 제m(m≥2) 중 어느 하나의 주파수 대역에 있어서 상기 회로소자의 임피던스를 Z0로 변환하는 제1 정합부와,
    일단이 상기 제1 정합부의 타단에 접속되고, 타단이 상기 계의 회로에 접속되며, 특성 임피던스가 계의 회로의 임피던스(Z0)에 동일한 전송선로나 적어도 상기 제1로부터 제m 중 어느 하나의 주파수 대역에서 상기 전송선로에 등가인 회로인 직렬정합수단과, 일단이 상기 직렬정합수단의 타단에서 상기 신호 경로에 접속되고, 타단이 접지되는 병렬정합수단으로 이루어지는 제2 정합부를 구비하고,
    상기 병렬정합수단은 상기 제1로부터 제m 중 어느 하나의 주파수 대역에 있어서 상기 신호 경로와의 접속점이 임피던스 개방 상태가 되도록 구성되고,
    상기 직렬정합수단 및 상기 병렬정합수단을 설계함으로써 제m+1로부터 제N(N≥3) 중 어느 하나의 주파수 대역에 있어서 상기 회로소자의 임피던스를 Z0에 정합하고,
    상기 병렬정합수단은 일단이 상기 신호 경로에 접속되는 가변 디바이스인 제1 병렬 블록과, 일단이 해당 제1 병렬 블록의 타단과 접속되고, 타단이 접지되는 가변 디바이스인 제2 병렬 블록으로 이루어지고,
    상기 제1 병렬 블록은 상기 제1로부터 제m 중 어느 하나의 주파수 대역에 있어서, 상기 신호 경로와의 접속점이 임피던스 개방 상태가 되도록 구성되는 것을 특징으로 하는 멀티밴드 정합 회로.
  14. 제 13 항에 있어서,
    상기 제1 병렬 블록은 가변 캐패시터와 인덕터의 병렬공진회로인 것을 특징으로 하는 멀티밴드 정합 회로.
  15. 증폭 소자와 제 2 항, 제 3 항, 제 7 항, 제 8 항, 또는 제 13 항 중 어느 한 항에 기재된 멀티밴드 정합 회로를 구비하고, 복수의 주파수 대역의 신호를 동시에 증폭 가능한 것을 특징으로 하는 멀티밴드 전력 증폭기.
KR1020100006932A 2009-01-30 2010-01-26 멀티밴드 정합 회로 및 멀티밴드 전력 증폭기 Expired - Fee Related KR101156450B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2009-020581 2009-01-30
JP2009020581 2009-01-30
JP2010006885A JP5453120B2 (ja) 2009-01-30 2010-01-15 マルチバンド整合回路、およびマルチバンド電力増幅器
JPJP-P-2010-006885 2010-01-15

Publications (2)

Publication Number Publication Date
KR20100088534A KR20100088534A (ko) 2010-08-09
KR101156450B1 true KR101156450B1 (ko) 2012-06-13

Family

ID=42046391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100006932A Expired - Fee Related KR101156450B1 (ko) 2009-01-30 2010-01-26 멀티밴드 정합 회로 및 멀티밴드 전력 증폭기

Country Status (5)

Country Link
US (1) US8487713B2 (ko)
EP (1) EP2214310A1 (ko)
JP (1) JP5453120B2 (ko)
KR (1) KR101156450B1 (ko)
CN (1) CN101795120B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010011411B4 (de) * 2010-03-15 2015-07-02 Qualcomm Technologies, Inc. (N.D.Ges.D. Staates Delaware) Einstellbares kapazitives Element
US8947317B2 (en) * 2010-07-28 2015-02-03 National University Corporation Kyoto Institute Of Technology Microwave resonator configured by composite right/left-handed meta-material and antenna apparatus provided with the microwave resonator
JP5498314B2 (ja) * 2010-08-09 2014-05-21 株式会社Ｎｔｔドコモ インピーダンス可変整合回路
US8698576B2 (en) * 2011-04-27 2014-04-15 Alcatel Lucent Isolated zero degree reactive radio frequency high power combiner
US20130178168A1 (en) * 2012-01-10 2013-07-11 Chunjie Duan Multi-Band Matching Network for RF Power Amplifiers
JP5874441B2 (ja) * 2012-02-29 2016-03-02 富士通株式会社 増幅器
JP5762377B2 (ja) 2012-09-28 2015-08-12 太陽誘電株式会社 インピーダンス整合回路およびアンテナシステム
KR101452063B1 (ko) 2012-12-10 2014-10-16 삼성전기주식회사 프론트 엔드 모듈
DE102013002227B4 (de) * 2013-02-11 2014-11-13 Sew-Eurodrive Gmbh & Co Kg Anordnung zur Signalübertragung und Anlage mit dieser Anordnung
CN105009450B (zh) * 2013-02-27 2018-11-20 新加坡国立大学 具有改进的rf-到-dc功率转换效率以用于无线网络中的整流天线
US8963644B2 (en) 2013-03-25 2015-02-24 Mitsubishi Electric Research Laboratories, Inc. Reconfigurable output matching network for multiple power mode power amplifiers
US9425753B2 (en) * 2013-11-07 2016-08-23 Qualcomm Incorporated Low-noise amplifier matching
CN103997305A (zh) * 2014-05-19 2014-08-20 天津大学 一种三频带射频功率放大器阻抗匹配电路
CA2954941A1 (en) * 2014-07-14 2016-01-21 Covidien Lp Dual band power amplifier circuit for microwave ablation
US10340876B2 (en) * 2015-04-17 2019-07-02 Psemi Corporation Tunable and integrated impedance matching and filter circuit
US10637519B2 (en) 2015-06-09 2020-04-28 The University Of Electro-Communications Dual-band amplifier
EP3121968A1 (en) * 2015-07-24 2017-01-25 IMEC vzw Telecommunications device comprising an ebd circuit, a tunable impedance network and a method for tuning a tunable impedance network
CN105161866B (zh) * 2015-08-31 2018-09-04 宇龙计算机通信科技(深圳)有限公司 天线调谐器、多频段天线和移动终端
PL3395123T3 (pl) * 2015-12-22 2023-02-27 Thermatool Corp. Układ zasilacza o wysokiej częstotliwości ze ściśle regulowaną mocą wyjściową do nagrzewania przedmiotu obrabianego
US10673513B2 (en) * 2016-03-11 2020-06-02 Akoustis, Inc. Front end module for 5.2 GHz Wi-Fi acoustic wave resonator RF filter circuit
CN109478882B (zh) * 2016-07-15 2022-08-23 株式会社村田制作所 多工器、高频前端电路以及通信终端
FR3058602B1 (fr) * 2016-11-08 2021-02-12 Centre Nat Rech Scient Circuit d'adaptation d'impedance entre un generateur et une charge a des frequences multiples, ensemble comportant un tel circuit et utlisation liee.
CN107591624B (zh) * 2017-08-17 2020-08-11 海信视像科技股份有限公司 天线、电视终端
US10855235B2 (en) * 2017-12-27 2020-12-01 Murata Manufacturing Co., Ltd. Power amplifier circuit
CN110536534B (zh) * 2019-09-06 2024-03-26 深圳市恒运昌真空技术股份有限公司 一种匹配箱的阻抗调节方法、装置及射频电源系统
CN110781635A (zh) * 2019-09-27 2020-02-11 上海航天控制技术研究所 一种复杂系统接点表的快速自动化设计方法及系统
JP2021106334A (ja) * 2019-12-26 2021-07-26 株式会社村田製作所 高周波回路
CN113242029A (zh) * 2021-05-12 2021-08-10 西北工业大学深圳研究院 基于集总元件的多频阻抗匹配方法
CN114785297A (zh) * 2022-04-18 2022-07-22 深圳飞骧科技股份有限公司 功率放大器及其输入匹配网络

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1605589A1 (en) 2003-03-14 2005-12-14 NTT DoCoMo, Inc. Matching circuit
KR20060120449A (ko) * 2005-05-20 2006-11-27 가부시키가이샤 엔.티.티.도코모 정합 회로
KR20080058208A (ko) * 2006-12-20 2008-06-25 가부시키가이샤 엔.티.티.도코모 정합 회로, 듀얼밴드 전력 증폭 장치
KR20080099809A (ko) * 2007-05-10 2008-11-13 가부시키가이샤 엔.티.티.도코모 정합 회로

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5429949A (en) * 1977-08-10 1979-03-06 Denki Kogyo Co Ltd Multiple wave matching system
JPH1056305A (ja) 1996-08-09 1998-02-24 Mitsubishi Electric Corp インピーダンス整合回路，及び測定用薄膜プローブ
JPH10242776A (ja) 1996-12-24 1998-09-11 Murata Mfg Co Ltd 高周波増幅器
JP2003504929A (ja) 1999-07-07 2003-02-04 エリクソン インコーポレイテッド デュアル・バンド、デュアル・モードの電力増幅器
JP2001111362A (ja) * 1999-10-06 2001-04-20 Nec Corp 高調波処理回路及びそれを用いた高電力効率増幅回路
KR20010108226A (ko) 1999-12-15 2001-12-07 다니구찌 이찌로오, 기타오카 다카시 임피던스 정합 회로 및 이것을 사용한 안테나 장치
JP2003174335A (ja) * 2001-12-05 2003-06-20 Mitsubishi Electric Corp 増幅器
CN1320772C (zh) * 2003-06-05 2007-06-06 联发科技股份有限公司 多频带低噪声放大器
JP4178477B2 (ja) 2005-11-24 2008-11-12 船井電機株式会社 データ送信装置
JP4843455B2 (ja) 2006-10-30 2011-12-21 株式会社エヌ・ティ・ティ・ドコモ 整合回路、マルチバンド増幅器
JP2009020581A (ja) 2007-07-10 2009-01-29 Hitachi Information Systems Ltd アプリケーション間通信システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1605589A1 (en) 2003-03-14 2005-12-14 NTT DoCoMo, Inc. Matching circuit
KR20060120449A (ko) * 2005-05-20 2006-11-27 가부시키가이샤 엔.티.티.도코모 정합 회로
KR20080058208A (ko) * 2006-12-20 2008-06-25 가부시키가이샤 엔.티.티.도코모 정합 회로, 듀얼밴드 전력 증폭 장치
KR20080099809A (ko) * 2007-05-10 2008-11-13 가부시키가이샤 엔.티.티.도코모 정합 회로

Also Published As

Publication number Publication date
JP2010200310A (ja) 2010-09-09
EP2214310A1 (en) 2010-08-04
KR20100088534A (ko) 2010-08-09
US20100194487A1 (en) 2010-08-05
CN101795120A (zh) 2010-08-04
CN101795120B (zh) 2013-12-11
JP5453120B2 (ja) 2014-03-26
US8487713B2 (en) 2013-07-16

Similar Documents

Publication Publication Date Title
KR101156450B1 (ko) 멀티밴드 정합 회로 및 멀티밴드 전력 증폭기
KR101156418B1 (ko) 멀티밴드 정합 회로 및 멀티밴드 전력 증폭기
US7750756B2 (en) Matching circuit
KR100898349B1 (ko) 정합 회로, 듀얼밴드 전력 증폭 장치
CN111585534B (zh) 使用3g/4g线性路径组合进行2g放大的电路和方法
US8098114B2 (en) Matching circuit
US7656249B2 (en) Matching circuit
KR101286045B1 (ko) 멀티 밴드 정합 회로
KR100795891B1 (ko) 안정화 회로, 멀티 밴드 증폭 회로
JP2011015242A (ja) 高周波電力増幅器
JP2013138513A (ja) マルチバンド整合回路
HK1216468B (zh) 進行2g放大的電路、方法和無線裝置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20100126

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20111006

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120518

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120601

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120604

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150430

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20160517

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170522

Start annual number: 6

End annual number: 6

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20190312