JP2003174335A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JP2003174335A JP2003174335A JP2001371206A JP2001371206A JP2003174335A JP 2003174335 A JP2003174335 A JP 2003174335A JP 2001371206 A JP2001371206 A JP 2001371206A JP 2001371206 A JP2001371206 A JP 2001371206A JP 2003174335 A JP2003174335 A JP 2003174335A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- transistor
- output
- wirings
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/602—Combinations of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/429—Two or more amplifiers or one amplifier with filters for different frequency bands are coupled in parallel at the input or output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
- H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 デュアルバンド電力増幅器の最終段トランジ
スタにおける電流集中を、バンド間アイソレーションを
劣化させることなく回避する。 【解決手段】 最終段電力増幅トランジスタ（Ｔｒｇ
３，Ｔｒｄ３）の単位トランジスタについて、最終出力
増幅トランジスタ形成領域（ＰＷ３）内に単位トランジ
スタを混在して配置する。また、これらの最終出力段ト
ランジスタが結合する出力信号線の間に、インダクタン
ス素子（Ｌｃｃ）を接続する。
スタにおける電流集中を、バンド間アイソレーションを
劣化させることなく回避する。 【解決手段】 最終段電力増幅トランジスタ（Ｔｒｇ
３，Ｔｒｄ３）の単位トランジスタについて、最終出力
増幅トランジスタ形成領域（ＰＷ３）内に単位トランジ
スタを混在して配置する。また、これらの最終出力段ト
ランジスタが結合する出力信号線の間に、インダクタン
ス素子（Ｌｃｃ）を接続する。
Description
【０００１】
【発明の属する技術分野】この発明は、増幅器に関し、
特に、デュアルバンドまたはトリプルバンドなどのマル
チバンド用の電力増幅器の構成に関する。より特定的に
は、この発明は、マルチバンド電力増幅器のトランジス
タ特性の劣化を、通信品質の劣化およびチップサイズの
増大を伴うことなく防止するための構成に関する。
特に、デュアルバンドまたはトリプルバンドなどのマル
チバンド用の電力増幅器の構成に関する。より特定的に
は、この発明は、マルチバンド電力増幅器のトランジス
タ特性の劣化を、通信品質の劣化およびチップサイズの
増大を伴うことなく防止するための構成に関する。
【０００２】
【従来の技術】現在、移動体通信用の電力増幅器として
は、ＧａＡｓＭＥＳＦＥＴ（金属−半導体電界効果トラ
ンジスタ）、ＧａＡｓＨＥＭＴ（高電子移動度トランジ
スタ）、およびＧａＡｓＨＢＴ（ヘテロ接合バイポーラ
トランジスタ）を用いたＭＭＩＣ（モノリシックマイク
ロウエーブＩＣ）またはモジュール（ハイブリッドＩＣ
またはマルチチップモジュール）が広く用いられてい
る。これらのトランジスタのうち、ガリウム砒素（Ｇａ
Ａｓ）またはシリコン・ゲルマニウム（ＳｉＧｅ）のヘ
テロジャンクションを利用するＧａＡｓ−ＨＢＴおよび
ＳｉＧｅ−ＨＢＴは、従来のＦＥＴ（電界効果トランジ
スタ）に比べて以下の利点を有するため、現在の移動体
通信用の電力素子として最も期待されている： （１） 負のゲートバイアス電圧を必要とせず、単一電
源動作を実現することができる； （２） Ｓｉ−ＭＯＳＦＥＴ（絶縁ゲート型電界効果ト
ランジスタ）と同様に、ドレイン（コレクタ）側にアナ
ログスイッチを設けなくても、出力のオン／オフ動作を
行なうことができる；および （３） 出力電力密度が高く、規定の出力を、ＦＥＴ電
力増幅器よりも小型な電力増幅器を用いて得ることがで
きる。
は、ＧａＡｓＭＥＳＦＥＴ（金属−半導体電界効果トラ
ンジスタ）、ＧａＡｓＨＥＭＴ（高電子移動度トランジ
スタ）、およびＧａＡｓＨＢＴ（ヘテロ接合バイポーラ
トランジスタ）を用いたＭＭＩＣ（モノリシックマイク
ロウエーブＩＣ）またはモジュール（ハイブリッドＩＣ
またはマルチチップモジュール）が広く用いられてい
る。これらのトランジスタのうち、ガリウム砒素（Ｇａ
Ａｓ）またはシリコン・ゲルマニウム（ＳｉＧｅ）のヘ
テロジャンクションを利用するＧａＡｓ−ＨＢＴおよび
ＳｉＧｅ−ＨＢＴは、従来のＦＥＴ（電界効果トランジ
スタ）に比べて以下の利点を有するため、現在の移動体
通信用の電力素子として最も期待されている： （１） 負のゲートバイアス電圧を必要とせず、単一電
源動作を実現することができる； （２） Ｓｉ−ＭＯＳＦＥＴ（絶縁ゲート型電界効果ト
ランジスタ）と同様に、ドレイン（コレクタ）側にアナ
ログスイッチを設けなくても、出力のオン／オフ動作を
行なうことができる；および （３） 出力電力密度が高く、規定の出力を、ＦＥＴ電
力増幅器よりも小型な電力増幅器を用いて得ることがで
きる。
【０００３】移動体通信の代表的な応用として、携帯電
話システムがある。この携帯電話システムとして、現在
最も広く用いられている９００ＭＨｚ帯域携帯電話シス
テムである欧州ＧＳＭ（グローバル・システム・フォー
・モビール・コミュニケーションズ（ＧＬＯＢＡＬ Ｓ
ＹＳＹＴＥＭ ＦＯＲ ＭＯＢＩＬＥ ＣＯＭＭＵＮＩ
ＣＡＴＩＯＮ））、および欧州で広く用いられている１
８００ＭＨｚ帯携帯電話システムであるＤＣＳ（デジタ
ル・コードレス・システムズ（ＤＩＧＩＴＡＬＣＯＲＤ
ＬＥＳＳ ＳＹＳＴＥＭＳ））がある。これらのＧＳＭ
およびＤＣＳ等の通信方式においては、１Ｗないし４Ｗ
の高出力の携帯電話が用いられており、その電力増幅器
として、これまで主流であったＳｉ−ＭＯＳＦＥＴ電力
増幅器に代えて、ＨＢＴの有する特徴を活かした電力増
幅器（ＨＢＴ電力増幅器）が適用され始めている。
話システムがある。この携帯電話システムとして、現在
最も広く用いられている９００ＭＨｚ帯域携帯電話シス
テムである欧州ＧＳＭ（グローバル・システム・フォー
・モビール・コミュニケーションズ（ＧＬＯＢＡＬ Ｓ
ＹＳＹＴＥＭ ＦＯＲ ＭＯＢＩＬＥ ＣＯＭＭＵＮＩ
ＣＡＴＩＯＮ））、および欧州で広く用いられている１
８００ＭＨｚ帯携帯電話システムであるＤＣＳ（デジタ
ル・コードレス・システムズ（ＤＩＧＩＴＡＬＣＯＲＤ
ＬＥＳＳ ＳＹＳＴＥＭＳ））がある。これらのＧＳＭ
およびＤＣＳ等の通信方式においては、１Ｗないし４Ｗ
の高出力の携帯電話が用いられており、その電力増幅器
として、これまで主流であったＳｉ−ＭＯＳＦＥＴ電力
増幅器に代えて、ＨＢＴの有する特徴を活かした電力増
幅器（ＨＢＴ電力増幅器）が適用され始めている。
【０００４】図１４は、従来のＧＳＭ−ＤＣＳデュアル
バンド電力増幅回路の構成を概略的に示す図である。図
１４において、デュアルバンド用電力増幅回路は、活性
化時、ＤＣＳ信号ＩＮ＿ＤＣＳとバイアス電圧Ｖｄｃｃ
とを受けて出力信号ＯＵＴ＿ＤＣＳを生成するＤＣＳ電
力増幅器９００と、活性化時、入力信号ＩＮ＿ＧＳＭと
バイアス電圧Ｖｇｃｃとを受けて入力信号ＩＮ＿ＧＳＭ
を増幅して出力信号ＯＵＴ＿ＧＳＭを生成するＧＳＭ電
力増幅器９０２と、出力制御電圧Ｖｐｃとモード選択信
号Ｖｍｏｄに従ってＤＣＳ電力増幅器９００およびＧＳ
Ｍ電力増幅器９０２の一方を活性化し、かつ活性化され
た電力増幅器のバイアス電圧を制御するバイアススイッ
チ９０４を含む。
バンド電力増幅回路の構成を概略的に示す図である。図
１４において、デュアルバンド用電力増幅回路は、活性
化時、ＤＣＳ信号ＩＮ＿ＤＣＳとバイアス電圧Ｖｄｃｃ
とを受けて出力信号ＯＵＴ＿ＤＣＳを生成するＤＣＳ電
力増幅器９００と、活性化時、入力信号ＩＮ＿ＧＳＭと
バイアス電圧Ｖｇｃｃとを受けて入力信号ＩＮ＿ＧＳＭ
を増幅して出力信号ＯＵＴ＿ＧＳＭを生成するＧＳＭ電
力増幅器９０２と、出力制御電圧Ｖｐｃとモード選択信
号Ｖｍｏｄに従ってＤＣＳ電力増幅器９００およびＧＳ
Ｍ電力増幅器９０２の一方を活性化し、かつ活性化され
た電力増幅器のバイアス電圧を制御するバイアススイッ
チ９０４を含む。
【０００５】バイアス制御電圧Ｖｐｃは、ＤＣＳ電力増
幅器９００およびＧＳＭ電力増幅器９０２それぞれに対
して個々に生成される。
幅器９００およびＧＳＭ電力増幅器９０２それぞれに対
して個々に生成される。
【０００６】このデュアルバンド用電力増幅回路におい
ては、バイアススイッチ９０４の制御の下に、モード選
択信号Ｖｍｏｄに従って、ＤＣＳ電力増幅器９００およ
びＧＳＭ電力増幅器９０２の一方が活性化される。ＤＣ
Ｓ電力増幅器９００の出力信号ＯＵＴ＿ＤＣＳまたはＧ
ＳＭ電力増幅器９０２の出力信号ＯＵＴ＿ＧＳＭが、共
通のアンテナを介して送信される。
ては、バイアススイッチ９０４の制御の下に、モード選
択信号Ｖｍｏｄに従って、ＤＣＳ電力増幅器９００およ
びＧＳＭ電力増幅器９０２の一方が活性化される。ＤＣ
Ｓ電力増幅器９００の出力信号ＯＵＴ＿ＤＣＳまたはＧ
ＳＭ電力増幅器９０２の出力信号ＯＵＴ＿ＧＳＭが、共
通のアンテナを介して送信される。
【０００７】図１５は、図１４に示すＤＣＳ電力増幅器
９００の構成の一例を示す図である。図１５において、
ＤＣＳ電力増幅器９００は、入力信号ＩＮ＿ＤＣＳを受
ける入力整合回路９１１と、入力整合回路９１１を介し
て与えられる信号を増幅する第１の増幅段９１２と、段
間結合回路９１３を介して第１の増幅段９１２の出力信
号を受けて増幅する第２の増幅段９１４と、第２の増幅
段９１４の出力信号を段間整合回路９１５を介して受け
て増幅する第３の増幅段９１６と、第３の増幅段９１６
の出力信号を受けて出力信号ＯＵＴ＿ＤＣＳを生成する
出力整合回路９１７とを含む。
９００の構成の一例を示す図である。図１５において、
ＤＣＳ電力増幅器９００は、入力信号ＩＮ＿ＤＣＳを受
ける入力整合回路９１１と、入力整合回路９１１を介し
て与えられる信号を増幅する第１の増幅段９１２と、段
間結合回路９１３を介して第１の増幅段９１２の出力信
号を受けて増幅する第２の増幅段９１４と、第２の増幅
段９１４の出力信号を段間整合回路９１５を介して受け
て増幅する第３の増幅段９１６と、第３の増幅段９１６
の出力信号を受けて出力信号ＯＵＴ＿ＤＣＳを生成する
出力整合回路９１７とを含む。
【０００８】入力整合回路９１１は、スタブと抵抗と容
量素子で構成され、入力信号とこの電力増幅器９００の
入力インピーダンスの整合を取る。増幅段９１２、９１
４および９１６へは、コレクタバイアス電圧Ｖｄｃ１、
Ｖｄｃ２およびＶｄｃ３が与えられる。これらの増幅段
９１２、９１４および９１６は、それぞれ、ヘテロジャ
ンクションバイポーラトランジスタ（ＨＢＴ）Ｔｒｄ
１、Ｔｒｄ２、およびＴｒｄ３を、それぞれ電力増幅素
子として含む。これらのトランジスタＴｒｄ１−Ｔｒｄ
３のそれぞれのコレクタノードへ、安定化用のスタブお
よび容量素子により形成される安定化回路を介して、コ
レクタバイアス電圧Ｖｄｃ、Ｖｄｃ２およびＶｄｃ３が
与えられる。
量素子で構成され、入力信号とこの電力増幅器９００の
入力インピーダンスの整合を取る。増幅段９１２、９１
４および９１６へは、コレクタバイアス電圧Ｖｄｃ１、
Ｖｄｃ２およびＶｄｃ３が与えられる。これらの増幅段
９１２、９１４および９１６は、それぞれ、ヘテロジャ
ンクションバイポーラトランジスタ（ＨＢＴ）Ｔｒｄ
１、Ｔｒｄ２、およびＴｒｄ３を、それぞれ電力増幅素
子として含む。これらのトランジスタＴｒｄ１−Ｔｒｄ
３のそれぞれのコレクタノードへ、安定化用のスタブお
よび容量素子により形成される安定化回路を介して、コ
レクタバイアス電圧Ｖｄｃ、Ｖｄｃ２およびＶｄｃ３が
与えられる。
【０００９】増幅段９１２、９１４および９１６それぞ
れにおいて、スタブおよび容量素子で構成される安定化
回路を介してコレクタバイアス電圧Ｖｄｃ１、Ｖｄｃ２
およびＶｄｃ３を、電力増幅トランジスタＴｒｄ１、Ｔ
ｒｄ２およびＴｒｄ３のコレクタへ与えることにより、
これらの電力増幅トランジスタＴｒｄ１−Ｔｒｄ３のベ
ース電位に従って、そのコレクタ電位を安定にかつ高速
で変化させる。
れにおいて、スタブおよび容量素子で構成される安定化
回路を介してコレクタバイアス電圧Ｖｄｃ１、Ｖｄｃ２
およびＶｄｃ３を、電力増幅トランジスタＴｒｄ１、Ｔ
ｒｄ２およびＴｒｄ３のコレクタへ与えることにより、
これらの電力増幅トランジスタＴｒｄ１−Ｔｒｄ３のベ
ース電位に従って、そのコレクタ電位を安定にかつ高速
で変化させる。
【００１０】ＤＣＳ電力増幅器９００は、さらに、ＤＣ
Ｓ用バイアス電圧Ｖｄｃｃを受けるローパスフィルタ９
２０と、このローパスフィルタ９２０からのバイアス電
圧Ｖｄｃｃと図１４に示すバイアススイッチ９０４から
のベースバイアス制御電圧ＶＤＣＳに従って電力増幅ト
ランジスタＴｒｄ１、Ｔｒｄ２およびＴｒｄ３のベース
電圧を調整するバイアス電圧制御回路９２１および９２
４および９２６と、図１７に示すバイアススイッチ９０
４からのモード選択信号Ｖｍｏｄｄに従ってこれらのバ
イアス電圧制御回路９２１、９２４および９２６の出力
バイアス電圧を選択的に接地電圧レベルに固定するモー
ド切換回路９２２を含む。バイアス電圧制御回路９２１
は、抵抗素子で構成される。
Ｓ用バイアス電圧Ｖｄｃｃを受けるローパスフィルタ９
２０と、このローパスフィルタ９２０からのバイアス電
圧Ｖｄｃｃと図１４に示すバイアススイッチ９０４から
のベースバイアス制御電圧ＶＤＣＳに従って電力増幅ト
ランジスタＴｒｄ１、Ｔｒｄ２およびＴｒｄ３のベース
電圧を調整するバイアス電圧制御回路９２１および９２
４および９２６と、図１７に示すバイアススイッチ９０
４からのモード選択信号Ｖｍｏｄｄに従ってこれらのバ
イアス電圧制御回路９２１、９２４および９２６の出力
バイアス電圧を選択的に接地電圧レベルに固定するモー
ド切換回路９２２を含む。バイアス電圧制御回路９２１
は、抵抗素子で構成される。
【００１１】モード切換回路９２２は、モード選択信号
Ｖｍｏｄｄに応答して選択的に導通するスイッチングト
ランジスタを含み、このスイッチングトランジスタのオ
ン／オフ状態により、電力増幅器９００を非活性／活性
状態に設定する。
Ｖｍｏｄｄに応答して選択的に導通するスイッチングト
ランジスタを含み、このスイッチングトランジスタのオ
ン／オフ状態により、電力増幅器９００を非活性／活性
状態に設定する。
【００１２】モード選択信号Ｖｍｏｄｄは、図１４に示
すモード選択信号Ｖｍｏｄに従ってバイアススイッチ９
０４により生成される。モード選択信号Ｖｍｏｄｄが、
Ｈレベルのときには、モード切換回路９２２は、そのス
イッチングトランジスタがオン状態となり、これらの電
力増幅トランジスタＴｒｄ１、Ｔｒｄ２およびＴｒｄ３
のベース電圧を、接地電圧またはベース−エミッタ間電
圧レベルに固定し、これらの電力増幅トランジスタＴｒ
ｄ１−Ｔｒｄ３をすべてオフ状態に設定する。
すモード選択信号Ｖｍｏｄに従ってバイアススイッチ９
０４により生成される。モード選択信号Ｖｍｏｄｄが、
Ｈレベルのときには、モード切換回路９２２は、そのス
イッチングトランジスタがオン状態となり、これらの電
力増幅トランジスタＴｒｄ１、Ｔｒｄ２およびＴｒｄ３
のベース電圧を、接地電圧またはベース−エミッタ間電
圧レベルに固定し、これらの電力増幅トランジスタＴｒ
ｄ１−Ｔｒｄ３をすべてオフ状態に設定する。
【００１３】一方、モード選択信号ＶｍｏｄｄがＬレベ
ルのときには、このモード切換回路９２２においてスイ
ッチングトランジスタが非導通状態となり、バイアスス
イッチ９０４からのバイアス制御電圧ＶＤＣＳが、バイ
アス電圧制御回路（抵抗素子）９２１を介して初段の電
力増幅トランジスタＴｒｄ１のベースに与えられ、また
電力増幅トランジスタＴｒｄ２およびＴｒｄ３のベース
へは、バイアス電圧Ｖｄｃｃとバイアス制御電圧ＶＤＣ
Ｓに従った電圧レベルのバイアス電圧が、バイアス電圧
制御回路９２４および９２６により与えられる。電力増
幅トランジスタＴｒｄ１、Ｔｒｄ２、およびＴｒｄ３
が、これらのベースバイアス電圧に従って前段の整合回
路からベースに与えら得られた信号を増幅する。バイア
ス制御電圧ＶＤＣＳに従って増幅段９１４および９１６
の増幅率を調整する。
ルのときには、このモード切換回路９２２においてスイ
ッチングトランジスタが非導通状態となり、バイアスス
イッチ９０４からのバイアス制御電圧ＶＤＣＳが、バイ
アス電圧制御回路（抵抗素子）９２１を介して初段の電
力増幅トランジスタＴｒｄ１のベースに与えられ、また
電力増幅トランジスタＴｒｄ２およびＴｒｄ３のベース
へは、バイアス電圧Ｖｄｃｃとバイアス制御電圧ＶＤＣ
Ｓに従った電圧レベルのバイアス電圧が、バイアス電圧
制御回路９２４および９２６により与えられる。電力増
幅トランジスタＴｒｄ１、Ｔｒｄ２、およびＴｒｄ３
が、これらのベースバイアス電圧に従って前段の整合回
路からベースに与えら得られた信号を増幅する。バイア
ス制御電圧ＶＤＣＳに従って増幅段９１４および９１６
の増幅率を調整する。
【００１４】この図１５において、破線ブロック９３０
で示される部分が、通常１つの半導体チップで構成さ
れ、その外部に、スタブおよび容量が配置される。
で示される部分が、通常１つの半導体チップで構成さ
れ、その外部に、スタブおよび容量が配置される。
【００１５】最終段の電力増幅トランジスタＴｒｄ３
は、出力整合回路９１７を介して出力信号ＯＵＴ＿ＤＣ
Ｓを生成し、次段のカプラを介してアンテナへ信号を送
出する。したがって、この最終段の電力増幅トランジス
タＴｒｄ３の駆動能力は、前段の電力増幅トランジスタ
Ｔｒｄ１およびＴｒｄ２に比べて十分大きくされる。こ
の最終段の電力増幅トランジスタＴｒｄ３のコレクタノ
ードは、通常、パッドを介して外部に配置されるスタブ
に結合される。出力ノードにおいて、オープンスタブを
配置して、出力容量負荷を調整して、この最終段の増幅
段９１６の出力信号を安定化する。
は、出力整合回路９１７を介して出力信号ＯＵＴ＿ＤＣ
Ｓを生成し、次段のカプラを介してアンテナへ信号を送
出する。したがって、この最終段の電力増幅トランジス
タＴｒｄ３の駆動能力は、前段の電力増幅トランジスタ
Ｔｒｄ１およびＴｒｄ２に比べて十分大きくされる。こ
の最終段の電力増幅トランジスタＴｒｄ３のコレクタノ
ードは、通常、パッドを介して外部に配置されるスタブ
に結合される。出力ノードにおいて、オープンスタブを
配置して、出力容量負荷を調整して、この最終段の増幅
段９１６の出力信号を安定化する。
【００１６】図１６は、図１４に示すＧＳＭ電力増幅器
９０４の構成の一例を示す図である。図１６において、
ＧＳＭ電力増幅器９０４は、ＧＳＭ入力信号ＩＮ＿ＧＳ
Ｍを受ける入力整合回路９５１と、入力整合回路９５１
を介して与えられる信号を増幅する第１の増幅段９５２
と、この第１の増幅段９５２の出力信号を段間整合回路
９５３を介して受けて増幅する第２の増幅段９５４と、
この第２の増幅段９５４の出力信号を段間整合回路９５
５を介して受けて増幅する第３の増幅段９５６と、第３
の増幅段９５６の出力信号を出力ノードへ伝達する出力
整合回路９５７を含む。
９０４の構成の一例を示す図である。図１６において、
ＧＳＭ電力増幅器９０４は、ＧＳＭ入力信号ＩＮ＿ＧＳ
Ｍを受ける入力整合回路９５１と、入力整合回路９５１
を介して与えられる信号を増幅する第１の増幅段９５２
と、この第１の増幅段９５２の出力信号を段間整合回路
９５３を介して受けて増幅する第２の増幅段９５４と、
この第２の増幅段９５４の出力信号を段間整合回路９５
５を介して受けて増幅する第３の増幅段９５６と、第３
の増幅段９５６の出力信号を出力ノードへ伝達する出力
整合回路９５７を含む。
【００１７】第１の増幅段９５２は、電力増幅トランジ
スタＴｒｇ１を含み、第２の増幅段９５４は、電力増幅
トランジスタＴｒｇ２を含み、第３の増幅段９５６は、
電力増幅トランジスタＴｒｇ３を含む。電力増幅トラン
ジスタＴｒｇ１はコレクタに、スタブと容量素子とで形
成される安定化回路を介してコレクタ制御電圧Ｖｇｃ１
を受ける。電力増幅トランジスタＴｒｇ２は、そのコレ
クタに、スタブおよび容量素子とで構成される安定化回
路を介して、コレクタ制御電圧Ｖｇｃ２を受ける。電力
増幅トランジスタＴｒｇ３は、そのコレクタに、容量素
子およびスタブにより構成される安定化回路を介して、
コレクタ制御電圧Ｖｇｃ３を受ける。
スタＴｒｇ１を含み、第２の増幅段９５４は、電力増幅
トランジスタＴｒｇ２を含み、第３の増幅段９５６は、
電力増幅トランジスタＴｒｇ３を含む。電力増幅トラン
ジスタＴｒｇ１はコレクタに、スタブと容量素子とで形
成される安定化回路を介してコレクタ制御電圧Ｖｇｃ１
を受ける。電力増幅トランジスタＴｒｇ２は、そのコレ
クタに、スタブおよび容量素子とで構成される安定化回
路を介して、コレクタ制御電圧Ｖｇｃ２を受ける。電力
増幅トランジスタＴｒｇ３は、そのコレクタに、容量素
子およびスタブにより構成される安定化回路を介して、
コレクタ制御電圧Ｖｇｃ３を受ける。
【００１８】ＧＳＭ電力増幅器９０４は、さらに、バイ
アス電圧Ｖｇｃｃを受けるローパスフィルタ９６０と、
図１４に示すバイアススイッチ９０４からのバイアス制
御電圧ＶＧＳＭを電力増幅トランジスタＴｒｇ１のベー
スに与えるためのバイアス電圧制御回路（抵抗素子）９
６１と、バイアス電圧Ｖｇｃｃとバイアス制御電圧ＶＧ
ＳＭとに従って、電力増幅トランジスタＴｒｇ２のベー
スに対するバイアス電圧を調整するバイアス電圧制御回
路９６４と、バイアス電圧Ｖｇｃｃとバイアス制御電圧
ＶＧＳＭとに従って、電力増幅トランジスタＴｒｇ３の
ベースバイアス電圧を調整するバイアス制御回路９６６
と、図１４に示すバイアススイッチ９０４からのモード
選択信号Ｖｍｏｄｇに従ってバイアス制御電圧ＶＧＳＭ
を接地電圧レベルに駆動し、これらの電力増幅トランジ
スタＴｒｇ１、Ｔｒｇ２およびＴｒｇ３を非導通状態に
設定するモード切換回路９６２を含む。
アス電圧Ｖｇｃｃを受けるローパスフィルタ９６０と、
図１４に示すバイアススイッチ９０４からのバイアス制
御電圧ＶＧＳＭを電力増幅トランジスタＴｒｇ１のベー
スに与えるためのバイアス電圧制御回路（抵抗素子）９
６１と、バイアス電圧Ｖｇｃｃとバイアス制御電圧ＶＧ
ＳＭとに従って、電力増幅トランジスタＴｒｇ２のベー
スに対するバイアス電圧を調整するバイアス電圧制御回
路９６４と、バイアス電圧Ｖｇｃｃとバイアス制御電圧
ＶＧＳＭとに従って、電力増幅トランジスタＴｒｇ３の
ベースバイアス電圧を調整するバイアス制御回路９６６
と、図１４に示すバイアススイッチ９０４からのモード
選択信号Ｖｍｏｄｇに従ってバイアス制御電圧ＶＧＳＭ
を接地電圧レベルに駆動し、これらの電力増幅トランジ
スタＴｒｇ１、Ｔｒｇ２およびＴｒｇ３を非導通状態に
設定するモード切換回路９６２を含む。
【００１９】モード切換回路９６２は、モード選択信号
Ｖｍｏｄｇに応答して選択的にオン状態となるスイッチ
ングトランジスタを含む。このスイッチングトランジス
タのオン／オフ状態によりＧＳＭ電力増幅器が選択的に
非活性／活性状態に設定される。
Ｖｍｏｄｇに応答して選択的にオン状態となるスイッチ
ングトランジスタを含む。このスイッチングトランジス
タのオン／オフ状態によりＧＳＭ電力増幅器が選択的に
非活性／活性状態に設定される。
【００２０】モード選択信号Ｖｍｏｄｇは、図１４に示
すバイアススイッチ９０４により、モード選択信号Ｖｍ
ｏｄに従って生成される。このモード選択信号Ｖｍｏｄ
ｇがＨレベルのときには、モード切換回路９６２におい
て、スイッチングトランジスタがオン状態となり、バイ
アス制御電圧ＶＧＳＭが接地電圧レベルのＬレベルとな
り、電力増幅トランジスタＴｒｇ１が非導通状態とな
る。また、バイアス制御回路９６４および９６６におい
ては、それぞれの出力電圧が、電力増幅トランジスタＴ
ｒｇ２およびＴｒｇ３のベース−エミッタ間電圧とな
り、これらの電力増幅トランジスタＴｒｇ２およびＴｒ
ｇ３も非導通状態となる。したがってこの状態において
は、ＧＳＭ電力増幅器９０４の電力増幅動作は停止され
る。
すバイアススイッチ９０４により、モード選択信号Ｖｍ
ｏｄに従って生成される。このモード選択信号Ｖｍｏｄ
ｇがＨレベルのときには、モード切換回路９６２におい
て、スイッチングトランジスタがオン状態となり、バイ
アス制御電圧ＶＧＳＭが接地電圧レベルのＬレベルとな
り、電力増幅トランジスタＴｒｇ１が非導通状態とな
る。また、バイアス制御回路９６４および９６６におい
ては、それぞれの出力電圧が、電力増幅トランジスタＴ
ｒｇ２およびＴｒｇ３のベース−エミッタ間電圧とな
り、これらの電力増幅トランジスタＴｒｇ２およびＴｒ
ｇ３も非導通状態となる。したがってこの状態において
は、ＧＳＭ電力増幅器９０４の電力増幅動作は停止され
る。
【００２１】一方、モード選択信号ＶｍｏｄｇがＬレベ
ルとなると、モード切換回路９６２においてスイッチン
グトランジスタがオフ状態となり、バイアス電圧制御回
路９６１、９６４および９６６により電力増幅トランジ
スタＴｒｇ１、Ｔｒｇ２、Ｔｒｇ３のベース電圧が、バ
イアス電圧ＶＧＳＭおよびバイアス制御電圧Ｖｇｃｃに
従ってバイアスされ、それぞれ前段の整合回路からの信
号をベースに受けて増幅動作を行う。
ルとなると、モード切換回路９６２においてスイッチン
グトランジスタがオフ状態となり、バイアス電圧制御回
路９６１、９６４および９６６により電力増幅トランジ
スタＴｒｇ１、Ｔｒｇ２、Ｔｒｇ３のベース電圧が、バ
イアス電圧ＶＧＳＭおよびバイアス制御電圧Ｖｇｃｃに
従ってバイアスされ、それぞれ前段の整合回路からの信
号をベースに受けて増幅動作を行う。
【００２２】この図１５および図１６に示す電力増幅器
９００および９０４は、その処理周波数が異なるだけで
あり、３段の増幅段を有している。最終段の電力増幅ト
ランジスタＴｒｄ３およびＴｒｇ３は、出力パッドにコ
レクタが結合され、出力整合回路９５７を介して大きな
駆動力で、出力負荷を駆動するため、その電流駆動能力
が十分大きくされる。
９００および９０４は、その処理周波数が異なるだけで
あり、３段の増幅段を有している。最終段の電力増幅ト
ランジスタＴｒｄ３およびＴｒｇ３は、出力パッドにコ
レクタが結合され、出力整合回路９５７を介して大きな
駆動力で、出力負荷を駆動するため、その電流駆動能力
が十分大きくされる。
【００２３】バイアススイッチ９０２は、ＤＣＳモード
およびＧＳＭモードそれぞれに対するバイアス制御電圧
ＶｐｃｄおよびＶｐｃｇを受けかつモード選択信号Ｖｍ
ｏｄｄおよびＶｍｏｄｇを受け、それぞれ、ＤＣＳ電力
増幅器９００およびＧＳＭ電力増幅器９０４の一方を、
モード選択信号に従って活性化する。
およびＧＳＭモードそれぞれに対するバイアス制御電圧
ＶｐｃｄおよびＶｐｃｇを受けかつモード選択信号Ｖｍ
ｏｄｄおよびＶｍｏｄｇを受け、それぞれ、ＤＣＳ電力
増幅器９００およびＧＳＭ電力増幅器９０４の一方を、
モード選択信号に従って活性化する。
【００２４】このバイアススイッチ９０２により、電力
増幅器９００および９０４の一方を選択的に活性化する
ことにより、１８００ＭＨｚ帯域のＤＣＳおよび９００
ＭＨｚ帯域のＧＳＭで通信を行なうことができる。
増幅器９００および９０４の一方を選択的に活性化する
ことにより、１８００ＭＨｚ帯域のＤＣＳおよび９００
ＭＨｚ帯域のＧＳＭで通信を行なうことができる。
【００２５】
【発明が解決しようとする課題】図１７は、デュアルバ
ンド用電力増幅回路を含む携帯電話機の要部の構成を概
略的に示す図である。図１７において、携帯電話機は、
ＤＣＳ電力増幅器９００に対するコレクタバイアス電圧
Ｖｄｃ１−Ｖｄｃ３とバイアス電圧ＶｄｃｃとＧＳＭ電
力増幅回路９０２に対するコレクタバイアス電圧Ｖｇｃ
１−Ｖｇｃ３とバイアス電圧Ｖｇｃｃを供給するバッテ
リ電源９８０と、ＤＣＳ電力増幅器９００の出力信号を
伝達するバンドアイソレータとして機能する高周波カプ
ラ９８２と、ＧＳＭ電力増幅回路９０２の出力信号を伝
達するバンドアイソレータとして機能する高周波カプラ
９８４と、図示しないモード選択信号に従ってこの高周
波カプラ９８２および９８４の出力信号の一方を選択し
てアンテナ９８８に伝達する選択回路９８６と、高周波
カプラ９８２の出力信号をモニタし、そのモニタ結果に
従ってバイアス制御電圧Ｖｐｃｄを生成する出力制御回
路９９０と、高周波カプラ９８４の出力信号をモニタ
し、そのモニタ結果に従ってバイアス制御電圧Ｖｐｃｇ
を生成する出力制御回路９９２を含む。
ンド用電力増幅回路を含む携帯電話機の要部の構成を概
略的に示す図である。図１７において、携帯電話機は、
ＤＣＳ電力増幅器９００に対するコレクタバイアス電圧
Ｖｄｃ１−Ｖｄｃ３とバイアス電圧ＶｄｃｃとＧＳＭ電
力増幅回路９０２に対するコレクタバイアス電圧Ｖｇｃ
１−Ｖｇｃ３とバイアス電圧Ｖｇｃｃを供給するバッテ
リ電源９８０と、ＤＣＳ電力増幅器９００の出力信号を
伝達するバンドアイソレータとして機能する高周波カプ
ラ９８２と、ＧＳＭ電力増幅回路９０２の出力信号を伝
達するバンドアイソレータとして機能する高周波カプラ
９８４と、図示しないモード選択信号に従ってこの高周
波カプラ９８２および９８４の出力信号の一方を選択し
てアンテナ９８８に伝達する選択回路９８６と、高周波
カプラ９８２の出力信号をモニタし、そのモニタ結果に
従ってバイアス制御電圧Ｖｐｃｄを生成する出力制御回
路９９０と、高周波カプラ９８４の出力信号をモニタ
し、そのモニタ結果に従ってバイアス制御電圧Ｖｐｃｇ
を生成する出力制御回路９９２を含む。
【００２６】これらの出力制御回路９９０および９９２
のバイアス制御電圧ＶｐｃｄおよびＶｐｃｇが、バイア
ススイッチ９０４へ与えられ、このバイアススイッチ９
０４は、これらのバイアス制御電圧ＶｐｃｄおよびＶｐ
ｃｇに従って、電力増幅回路９００および９０２に対す
るベースバイアス電圧ＶＤＣＳおよびＶＧＳＭの電圧レ
ベルを調整する。
のバイアス制御電圧ＶｐｃｄおよびＶｐｃｇが、バイア
ススイッチ９０４へ与えられ、このバイアススイッチ９
０４は、これらのバイアス制御電圧ＶｐｃｄおよびＶｐ
ｃｇに従って、電力増幅回路９００および９０２に対す
るベースバイアス電圧ＶＤＣＳおよびＶＧＳＭの電圧レ
ベルを調整する。
【００２７】ＧＳＭおよびＤＣＳ用途においては、電力
増幅器は、１Ｗ以上の大きな出力電力を取扱うことが要
求される。したがって、電圧レギュレータにおける電力
損失を低減するために、この電力増幅回路９００および
９０２に対するバイアス電圧Ｖｄｃ１−Ｖｄｃ３、Ｖｄ
ｃｃ、Ｖｇｃ１−Ｖｇｃ３およびＶｇｃｃは、バッテリ
電源９８０から直接与えられる。
増幅器は、１Ｗ以上の大きな出力電力を取扱うことが要
求される。したがって、電圧レギュレータにおける電力
損失を低減するために、この電力増幅回路９００および
９０２に対するバイアス電圧Ｖｄｃ１−Ｖｄｃ３、Ｖｄ
ｃｃ、Ｖｇｃ１−Ｖｇｃ３およびＶｇｃｃは、バッテリ
電源９８０から直接与えられる。
【００２８】また、ＤＣＳ電力増幅回路９００の出力信
号は、高周波カプラ９８２および選択回路９８５を介し
てアンテナ９８８に伝達され、またＧＳＭ電力増幅回路
９０２の出力信号は、高周波カプラ９８４および選択回
路９８６を介してアンテナ９８８へ伝達される。これら
の電力増幅回路９００および９０２の出力端子とアンテ
ナ端の間には、通常、国内の携帯電話（たとえばＰＤＣ
（パーソナル・デジタル・セルラー））などにおいて一
般に用いられているアイソレータは用いられない。この
アイソレータは、アンテナ端子９８８の出力インピーダ
ンスが変動した際に、これらの電力増幅回路９００およ
び９０２の出力負荷インピーダンスの変動を抑制するた
めに設けられる。ＧＳＭおよびＤＣＳ用途においては、
小型化および出力損失の低減のためにこのようなアイソ
レータは用いられず、単に高周波カプラ９８２および９
８４が用いられるだけである。
号は、高周波カプラ９８２および選択回路９８５を介し
てアンテナ９８８に伝達され、またＧＳＭ電力増幅回路
９０２の出力信号は、高周波カプラ９８４および選択回
路９８６を介してアンテナ９８８へ伝達される。これら
の電力増幅回路９００および９０２の出力端子とアンテ
ナ端の間には、通常、国内の携帯電話（たとえばＰＤＣ
（パーソナル・デジタル・セルラー））などにおいて一
般に用いられているアイソレータは用いられない。この
アイソレータは、アンテナ端子９８８の出力インピーダ
ンスが変動した際に、これらの電力増幅回路９００およ
び９０２の出力負荷インピーダンスの変動を抑制するた
めに設けられる。ＧＳＭおよびＤＣＳ用途においては、
小型化および出力損失の低減のためにこのようなアイソ
レータは用いられず、単に高周波カプラ９８２および９
８４が用いられるだけである。
【００２９】したがって、このバッテリ電源９８０の充
電時の高電源電圧状態およびアンテナ端子９８８の負荷
変動の影響が、直接、電力増幅器９００および９０２へ
与えられるというような、電力増幅器９００および９０
２にとって、過酷な使用状態が存在する。このような高
電源電圧時に、大きな出力負荷変動を受けた場合、コレ
クタ損失が増大し、その電流損失により発熱が生じ、電
力増幅トランジスタを構成するトランジスタセルの不均
一動作が生じる。この電力増幅トランジスタの不均一動
作は、電力増幅トランジスタが、複数の単位トランジス
タセルで構成され、その単位トランジスタセルのコレク
タ電流の分布により動作温度条件が異なり、この温度条
件の相違により生じる。
電時の高電源電圧状態およびアンテナ端子９８８の負荷
変動の影響が、直接、電力増幅器９００および９０２へ
与えられるというような、電力増幅器９００および９０
２にとって、過酷な使用状態が存在する。このような高
電源電圧時に、大きな出力負荷変動を受けた場合、コレ
クタ損失が増大し、その電流損失により発熱が生じ、電
力増幅トランジスタを構成するトランジスタセルの不均
一動作が生じる。この電力増幅トランジスタの不均一動
作は、電力増幅トランジスタが、複数の単位トランジス
タセルで構成され、その単位トランジスタセルのコレク
タ電流の分布により動作温度条件が異なり、この温度条
件の相違により生じる。
【００３０】特に、最終段の電力増幅トランジスタＴｒ
ｇ３またはＴｒｄ３内部における単一トランジスタセル
内の不均一動作は、一部の単位トランジスタセルの動作
電流が、この最終段トランジスタ全体の動作電流の大部
分を占めるという電流集中を引起す。この結果、バース
ト動作時におけるパルス内出力電力の変動を招いたり、
最悪の場合には、最終段電力増幅トランジスタの破壊に
繋がるという問題を生じる。
ｇ３またはＴｒｄ３内部における単一トランジスタセル
内の不均一動作は、一部の単位トランジスタセルの動作
電流が、この最終段トランジスタ全体の動作電流の大部
分を占めるという電流集中を引起す。この結果、バース
ト動作時におけるパルス内出力電力の変動を招いたり、
最悪の場合には、最終段電力増幅トランジスタの破壊に
繋がるという問題を生じる。
【００３１】このような発熱による電流集中の問題は、
大きな出力電力を得るために、複数の単位トランジスタ
セルをチップ内に近接して配置する電力増幅器特有の問
題である。
大きな出力電力を得るために、複数の単位トランジスタ
セルをチップ内に近接して配置する電力増幅器特有の問
題である。
【００３２】図１８は、図１５および図１６に示す電力
増幅器のチップレイアウトを概略的に示す図である。図
１８において、ＤＣＳ電力増幅器９００およびＧＳＭ電
力増幅器９０２が、半導体チップ９９９の２分割領域に
それぞれ形成される。この半導体チップ上に図１５およ
び図１６において破線ブロックで示した回路が配置され
る。
増幅器のチップレイアウトを概略的に示す図である。図
１８において、ＤＣＳ電力増幅器９００およびＧＳＭ電
力増幅器９０２が、半導体チップ９９９の２分割領域に
それぞれ形成される。この半導体チップ上に図１５およ
び図１６において破線ブロックで示した回路が配置され
る。
【００３３】ＤＣＳ電力増幅器９００は、初段電力電力
増幅トランジスタＴｒｄ１が、トランジスタ形成領域Ｐ
ＷＤ１に配置され、２段目の電力増幅トランジスタＴｒ
ｄ２が、トランジスタ形成領域ＰＷＤ２に配置される。
これらのトランジスタ形成領域ＰＷＤ２およびＰＷＤ１
の間に、電力増幅器Ｔｒｄ１およびＴｒｄ２の段間の整
合を取るための段間整合回路９１２を形成するための整
合回路配置領域ＩＭＤ１２が配置される。
増幅トランジスタＴｒｄ１が、トランジスタ形成領域Ｐ
ＷＤ１に配置され、２段目の電力増幅トランジスタＴｒ
ｄ２が、トランジスタ形成領域ＰＷＤ２に配置される。
これらのトランジスタ形成領域ＰＷＤ２およびＰＷＤ１
の間に、電力増幅器Ｔｒｄ１およびＴｒｄ２の段間の整
合を取るための段間整合回路９１２を形成するための整
合回路配置領域ＩＭＤ１２が配置される。
【００３４】このＤＣＳ電力増幅器９００において、さ
らに、２段目の電力増幅トランジスタＴｒｄ２と３段目
（最終）の電力増幅トランジスタＴｒｄ３の段間の整合
を取るための段間整合回路９１５が、整合回路配置領域
ＩＭＤ２３に配置される。この整合回路配置領域ＩＭＮ
２３に関してトランジスタ形成領域ＰＷＤ１およびＰＷ
Ｄ２と整合回路配置領域ＩＭＤ１２と対向して、最終段
の電力増幅トランジスタＴｒｄ３を配置するトランジス
タ形成領域ＰＷＤ３が配置される。トランジスタ形成領
域ＰＷＤ１、整合回路形成領域ＩＭＮ１２、およびトラ
ンジスタ形成領域ＰＷＤ２が１列に整列して配置され、
こらの領域ＰＷＤ１、ＩＭＮ１２およびＰＷＤ２に隣接
して、整合回路配置領域ＩＭＮ２３が配置される。
らに、２段目の電力増幅トランジスタＴｒｄ２と３段目
（最終）の電力増幅トランジスタＴｒｄ３の段間の整合
を取るための段間整合回路９１５が、整合回路配置領域
ＩＭＤ２３に配置される。この整合回路配置領域ＩＭＮ
２３に関してトランジスタ形成領域ＰＷＤ１およびＰＷ
Ｄ２と整合回路配置領域ＩＭＤ１２と対向して、最終段
の電力増幅トランジスタＴｒｄ３を配置するトランジス
タ形成領域ＰＷＤ３が配置される。トランジスタ形成領
域ＰＷＤ１、整合回路形成領域ＩＭＮ１２、およびトラ
ンジスタ形成領域ＰＷＤ２が１列に整列して配置され、
こらの領域ＰＷＤ１、ＩＭＮ１２およびＰＷＤ２に隣接
して、整合回路配置領域ＩＭＮ２３が配置される。
【００３５】初段電力増幅トランジスタＴｒｄ１は、た
とえば２個の単位トランジスタセルで構成され、２段目
の電力増幅トランジスタＴｒｄ２は、例えば１０個の単
位トランジスタセルで構成される。最終段の電力増幅ト
ランジスタＴｒｄ３は、例えば６×１０個の単位トラン
ジスタセルで構成される。
とえば２個の単位トランジスタセルで構成され、２段目
の電力増幅トランジスタＴｒｄ２は、例えば１０個の単
位トランジスタセルで構成される。最終段の電力増幅ト
ランジスタＴｒｄ３は、例えば６×１０個の単位トラン
ジスタセルで構成される。
【００３６】最終段の電力増幅Ｔｒｄ３を配置するトラ
ンジスタ形成領域ＰＷＤ３に隣接し、空き領域ＥＰＹが
配置される。これらの空き領域ＥＰＹとトランジスタ形
成領域ＰＷＤ３に対面して、ＤＣＳ用出力ボンディング
パッドを配置するパッド領域ＯＢＤが配置される。この
最終段の電力増幅トランジスタＴｒｄ３の駆動電流は大
きく、その出力信号線の配線幅も大きいため、このパッ
ド領域ＯＢＤにおいては、複数のボンディングパッドを
配置し、出力配線幅を十分大きく取る。
ンジスタ形成領域ＰＷＤ３に隣接し、空き領域ＥＰＹが
配置される。これらの空き領域ＥＰＹとトランジスタ形
成領域ＰＷＤ３に対面して、ＤＣＳ用出力ボンディング
パッドを配置するパッド領域ＯＢＤが配置される。この
最終段の電力増幅トランジスタＴｒｄ３の駆動電流は大
きく、その出力信号線の配線幅も大きいため、このパッ
ド領域ＯＢＤにおいては、複数のボンディングパッドを
配置し、出力配線幅を十分大きく取る。
【００３７】ＧＳＭ電力増幅器９０２については、初段
電力電力増幅トランジスタＴｒｇ１が、トランジスタ形
成領域ＰＷＧ１に配置され、２段目の電力増幅トランジ
スタＴｒｇ２が、トランジスタ形成領域ＰＷＧ２に配置
される。これらのトランジスタ形成領域ＰＷＧ１および
ＰＷＧ２の間に、段間整合回路９５３を配置する整合回
路配置領域ＩＭＧ１２が配置される。これらの領域ＰＷ
Ｇ１、ＩＭＧ１２およびＰＷＧ２が、１列に整列して配
置される。
電力電力増幅トランジスタＴｒｇ１が、トランジスタ形
成領域ＰＷＧ１に配置され、２段目の電力増幅トランジ
スタＴｒｇ２が、トランジスタ形成領域ＰＷＧ２に配置
される。これらのトランジスタ形成領域ＰＷＧ１および
ＰＷＧ２の間に、段間整合回路９５３を配置する整合回
路配置領域ＩＭＧ１２が配置される。これらの領域ＰＷ
Ｇ１、ＩＭＧ１２およびＰＷＧ２が、１列に整列して配
置される。
【００３８】これらの領域ＰＷＧ１、ＰＷＧ２およびＩ
ＭＧ１２に隣接して、段間整合回路９５５を配置する整
合回路配置領域ＩＭＧ２３が配置される。
ＭＧ１２に隣接して、段間整合回路９５５を配置する整
合回路配置領域ＩＭＧ２３が配置される。
【００３９】最終段の電力増幅トランジスタＴｒｇ３
は、整合回路配置領域ＩＭＧ２３と隣接し、かつトラン
ジスタ形成領域ＰＷＤ３および空き領域ＥＰＹと整列し
て配置されるトランジスタ形成領域ＰＷＧ３に形成され
る。
は、整合回路配置領域ＩＭＧ２３と隣接し、かつトラン
ジスタ形成領域ＰＷＤ３および空き領域ＥＰＹと整列し
て配置されるトランジスタ形成領域ＰＷＧ３に形成され
る。
【００４０】電力増幅トランジスタＴｒｇ１は、たとえ
ば４個の単位トランジスタセルで構成され、２段目の電
力増幅トランジスタＴｒｇ２は、たとえば１６個の単位
トランジスタセルで構成される。最終段の電力増幅トラ
ンジスタＴｒｇ３は、たとえば１０×１０個の単位トラ
ンジスタセルで構成される。
ば４個の単位トランジスタセルで構成され、２段目の電
力増幅トランジスタＴｒｇ２は、たとえば１６個の単位
トランジスタセルで構成される。最終段の電力増幅トラ
ンジスタＴｒｇ３は、たとえば１０×１０個の単位トラ
ンジスタセルで構成される。
【００４１】トランジスタ形成領域ＰＷＧ３に隣接し
て、ＧＳＭ用出力ボンディングパッドを配置する出力ボ
ンディングパッド領域ＯＢＧが設けられる。
て、ＧＳＭ用出力ボンディングパッドを配置する出力ボ
ンディングパッド領域ＯＢＧが設けられる。
【００４２】電力増幅器９００および９０２は、半導体
チップ９９９上に集積化される。この図１８に示すよう
に、これらのＤＣＳ電力増幅器９００および９０２にお
いて、対応する構成要素を形成する領域を、並列して配
置させることにより、実質的に同じ回路構成である電力
増幅器９００および９０２を、効率的に配置し、またそ
のレイアウトを容易化する。
チップ９９９上に集積化される。この図１８に示すよう
に、これらのＤＣＳ電力増幅器９００および９０２にお
いて、対応する構成要素を形成する領域を、並列して配
置させることにより、実質的に同じ回路構成である電力
増幅器９００および９０２を、効率的に配置し、またそ
のレイアウトを容易化する。
【００４３】この図１８に示すように、電力増幅器９０
０および９０２においては最終段の電力増幅トランジス
タは、初段および２段の電力増幅トランジスタに比べ
て、その電流駆動力が大きく、大きなチップ面積を占め
る。
０および９０２においては最終段の電力増幅トランジス
タは、初段および２段の電力増幅トランジスタに比べ
て、その電流駆動力が大きく、大きなチップ面積を占め
る。
【００４４】図１９は、これらの電力増幅器９００およ
び９０２の最終段の電力増幅トランジスタＴｒｄ３およ
びＴｒｇ３の構成を概略的に示す図である。これらの最
終段出力増幅トランジスタＴｒｄ３およびＴｒｇ３は、
そこに含まれるトランジスタセルの数が異なるだけであ
り、図１９においては、１つの電力増幅トランジスタの
構成を示す。
び９０２の最終段の電力増幅トランジスタＴｒｄ３およ
びＴｒｇ３の構成を概略的に示す図である。これらの最
終段出力増幅トランジスタＴｒｄ３およびＴｒｇ３は、
そこに含まれるトランジスタセルの数が異なるだけであ
り、図１９においては、１つの電力増幅トランジスタの
構成を示す。
【００４５】図１９において、最終段出力増幅トランジ
スタは、ｍ行ｎ列に配列される単位トランジスタＴｒ１
１−Ｔｒ１ｎないしＴｒｍ１−Ｔｒｍｎを含む。これら
の単位トランジスタＴｒ１１−Ｔｒ１ｎないしＴｒｍ１
−Ｔｒｍｎは、それぞれ、ヘテロバイポーラトランジス
タ（ＨＢＴ）で構成される。
スタは、ｍ行ｎ列に配列される単位トランジスタＴｒ１
１−Ｔｒ１ｎないしＴｒｍ１−Ｔｒｍｎを含む。これら
の単位トランジスタＴｒ１１−Ｔｒ１ｎないしＴｒｍ１
−Ｔｒｍｎは、それぞれ、ヘテロバイポーラトランジス
タ（ＨＢＴ）で構成される。
【００４６】単位トランジスタ行それぞれに対応してサ
ブコレクタ線ＳＣＬ１−ＳＣＬｍが配置され、また単位
トランジスタセル行それぞれに対応して、サブベース線
ＳＢＬ１−ＳＢＬｍが配置される。サブベース線ＳＢＬ
１−ＳＢＬｍは、それぞれ、ベースバイアス電圧制御回
路からのベースバイアス電圧と前段の段間整合回路から
の高周波入力（ＲＦ入力）をそれぞれノードＡおよびＢ
を介して受けるメインベース線ＭＢＬに結合される。サ
ブコレクタ線ＳＣＬ１−ＳＣＬｍは、出力ノードＣに結
合されるメインコレクタ線ＭＣＬに共通に結合される。
ブコレクタ線ＳＣＬ１−ＳＣＬｍが配置され、また単位
トランジスタセル行それぞれに対応して、サブベース線
ＳＢＬ１−ＳＢＬｍが配置される。サブベース線ＳＢＬ
１−ＳＢＬｍは、それぞれ、ベースバイアス電圧制御回
路からのベースバイアス電圧と前段の段間整合回路から
の高周波入力（ＲＦ入力）をそれぞれノードＡおよびＢ
を介して受けるメインベース線ＭＢＬに結合される。サ
ブコレクタ線ＳＣＬ１−ＳＣＬｍは、出力ノードＣに結
合されるメインコレクタ線ＭＣＬに共通に結合される。
【００４７】単位トランジスタＴｒ１１−Ｔｒ１ｎ−Ｔ
ｒｍ１−Ｔｒｍｎは、それぞれ、ベースバラスト抵抗Ｒ
ｂ１１−Ｒｂ１ｎないしＲｂｍ１−Ｒｂｍｎを介して、
それぞれのベースが、対応のサブベース線ＳＢＬ１−Ｓ
ＢＬｍに結合される。また、単位トランジスタＴｒ１１
−Ｔｒ１ｎないしＴｒｍ１−Ｔｒｍｎは、それぞれ、エ
ミッタバラスト抵抗Ｒｅ１１−Ｒｅ１ｎないしＲｅｍ１
−Ｒｅｍｎを介して接地ノードにそれぞれのエミッタが
結合される。
ｒｍ１−Ｔｒｍｎは、それぞれ、ベースバラスト抵抗Ｒ
ｂ１１−Ｒｂ１ｎないしＲｂｍ１−Ｒｂｍｎを介して、
それぞれのベースが、対応のサブベース線ＳＢＬ１−Ｓ
ＢＬｍに結合される。また、単位トランジスタＴｒ１１
−Ｔｒ１ｎないしＴｒｍ１−Ｔｒｍｎは、それぞれ、エ
ミッタバラスト抵抗Ｒｅ１１−Ｒｅ１ｎないしＲｅｍ１
−Ｒｅｍｎを介して接地ノードにそれぞれのエミッタが
結合される。
【００４８】これらのバラスト抵抗Ｒｂ１１−Ｒｂ１ｎ
ないしＲｂｍ１−ＲｂｍｎおよびＲｅ１１−Ｒｅ１ｎな
いしＲＲｅｍ１−Ｒｅｍｎは、それぞれ、温度上昇時に
おいて、コレクタ電流が増大した場合、負帰還をかけ、
対応の単位トランジスタのベース−エミッタ間電圧を低
減し、そのコレクタ電流の増大を抑制する。これらの複
数の単位トランジスタで構成されるバイポーラトランジ
スタを、マルチフィンガーバイポーラトランジスタと称
す。
ないしＲｂｍ１−ＲｂｍｎおよびＲｅ１１−Ｒｅ１ｎな
いしＲＲｅｍ１−Ｒｅｍｎは、それぞれ、温度上昇時に
おいて、コレクタ電流が増大した場合、負帰還をかけ、
対応の単位トランジスタのベース−エミッタ間電圧を低
減し、そのコレクタ電流の増大を抑制する。これらの複
数の単位トランジスタで構成されるバイポーラトランジ
スタを、マルチフィンガーバイポーラトランジスタと称
す。
【００４９】図２０は、図１９に示す最終段の電力増幅
トランジスタのレイアウトを概略的に示す図である。図
２０において、単位トランジスタＴｒを形成する単位セ
ル領域１１−１７、２１−２７、３１−３７、４１−４
７、５１−５７、および６１−６７が、６行に整列して
配置される。これらの単位セル領域は、３つのブロック
ＢＡ、ＢＢおよびＢＣに分割される。ブロックＢＡ、Ｂ
ＢおよびＢＣは、それぞれ２行に整列して配置される単
位セル領域を含む。
トランジスタのレイアウトを概略的に示す図である。図
２０において、単位トランジスタＴｒを形成する単位セ
ル領域１１−１７、２１−２７、３１−３７、４１−４
７、５１−５７、および６１−６７が、６行に整列して
配置される。これらの単位セル領域は、３つのブロック
ＢＡ、ＢＢおよびＢＣに分割される。ブロックＢＡ、Ｂ
ＢおよびＢＣは、それぞれ２行に整列して配置される単
位セル領域を含む。
【００５０】単位セル領域１１−１７、２１−２７、３
１−３７、４１−４７、５１−５７、および６１−６７
それぞれにおいては、ＨＢＴが、それぞれ形成され、エ
ミッタ領域、コレクタ領域、およびベース領域を含む。
１−３７、４１−４７、５１−５７、および６１−６７
それぞれにおいては、ＨＢＴが、それぞれ形成され、エ
ミッタ領域、コレクタ領域、およびベース領域を含む。
【００５１】１行に整列して配置される単位セル領域
（単位トランジスタＴｒ）に対し共通に、サブエミッタ
配線５ｃ１−５ｃ６が、それぞれ配置され、対応の行に
配置される単位セル領域のエミッタ領域が結合される。
これらのサブエミッタ配線５ｃ１−５ｃ６は、単位トラ
ンジスタ形成領域の両側に列方向に延在して配置される
エミッタ配線５ａおよび５ｂに接続される。これらのエ
ミッタ配線５ａおよび５ｂは、接地電圧を供給する接地
ノードに結合される。サブエミッタ配線５ｃ１−５ｃ６
と単位トランジスタＴｒを形成する領域と重なる領域に
おいて、エミッタバラスト抵抗が、たとえばエピタキシ
ャル層により形成される。
（単位トランジスタＴｒ）に対し共通に、サブエミッタ
配線５ｃ１−５ｃ６が、それぞれ配置され、対応の行に
配置される単位セル領域のエミッタ領域が結合される。
これらのサブエミッタ配線５ｃ１−５ｃ６は、単位トラ
ンジスタ形成領域の両側に列方向に延在して配置される
エミッタ配線５ａおよび５ｂに接続される。これらのエ
ミッタ配線５ａおよび５ｂは、接地電圧を供給する接地
ノードに結合される。サブエミッタ配線５ｃ１−５ｃ６
と単位トランジスタＴｒを形成する領域と重なる領域に
おいて、エミッタバラスト抵抗が、たとえばエピタキシ
ャル層により形成される。
【００５２】ブロックＢＡ−ＢＣそれぞれにおいて、対
応のブロックの単位セル領域に共通に、ベース配線２ｂ
１−２ｂ３が配置される。これらのサブベース配線２ｂ
１−２ｂ３は、対応のブロックにおいて２行に配置され
る単位セル領域の間の領域に延在して配置され、対応の
ブロックの単位セル領域のベース領域に、ベースバラス
ト抵抗７を介して結合される。
応のブロックの単位セル領域に共通に、ベース配線２ｂ
１−２ｂ３が配置される。これらのサブベース配線２ｂ
１−２ｂ３は、対応のブロックにおいて２行に配置され
る単位セル領域の間の領域に延在して配置され、対応の
ブロックの単位セル領域のベース領域に、ベースバラス
ト抵抗７を介して結合される。
【００５３】これらのサブベース配線２ｂ１−２ｂ３
は、それぞれ、ベース配線２ａに結合される。このベー
ス配線２ａは、また、高周波信号入力部１に結合され
る。この高周波信号入力部１は、前段の増幅段から、段
間整合回路を介して高周波入力（ＲＦ入力）を受ける。
このベース配線２ａには、また対応のバイアス電圧制御
回路からのベースバイアス制御電圧が伝達される。単位
セル領域１１−１７〜６１−６７に形成される単位トラ
ンジスタＴｒは、ヘテロ接合バイポーラトランジスタＨ
ＢＴであり、これらのサブベース配線２ｂ１、２ｂ２お
よび２ｂ３には、ベース電流Ｉｂ１、Ｉｂ２、およびＩ
ｂ３が伝達される。
は、それぞれ、ベース配線２ａに結合される。このベー
ス配線２ａは、また、高周波信号入力部１に結合され
る。この高周波信号入力部１は、前段の増幅段から、段
間整合回路を介して高周波入力（ＲＦ入力）を受ける。
このベース配線２ａには、また対応のバイアス電圧制御
回路からのベースバイアス制御電圧が伝達される。単位
セル領域１１−１７〜６１−６７に形成される単位トラ
ンジスタＴｒは、ヘテロ接合バイポーラトランジスタＨ
ＢＴであり、これらのサブベース配線２ｂ１、２ｂ２お
よび２ｂ３には、ベース電流Ｉｂ１、Ｉｂ２、およびＩ
ｂ３が伝達される。
【００５４】さらに、単位セル領域の各行に対応して、
サブコレクタ配線４ｂ１、４ｂ６が対応の行の単位セル
領域に共通に配設される。これらのサブコレクタ配線４
ｂ１−４ｂ６の各々は、対応の行の単位セル領域のコレ
クタ領域に共通に結合される。これらのサブコレクタ配
線４ｂ１−４ｂ６は、共通に、コレクタ配線４ａに接続
される。コレクタ配線４ａは、高周波信号を出力する出
力部３に接続され、その出力部３から、高周波信号（Ｒ
Ｆ出力）が出力される。
サブコレクタ配線４ｂ１、４ｂ６が対応の行の単位セル
領域に共通に配設される。これらのサブコレクタ配線４
ｂ１−４ｂ６の各々は、対応の行の単位セル領域のコレ
クタ領域に共通に結合される。これらのサブコレクタ配
線４ｂ１−４ｂ６は、共通に、コレクタ配線４ａに接続
される。コレクタ配線４ａは、高周波信号を出力する出
力部３に接続され、その出力部３から、高周波信号（Ｒ
Ｆ出力）が出力される。
【００５５】サブコレクタ配線４ｂ１−４ｂ６それぞれ
には、コレクタ配線４ａに供給されるコレクタ電流が分
流され、それぞれに、コレクタ電流Ｉｃ１−Ｉｃ６が伝
達される。
には、コレクタ配線４ａに供給されるコレクタ電流が分
流され、それぞれに、コレクタ電流Ｉｃ１−Ｉｃ６が伝
達される。
【００５６】ＨＢＴにおいては、コレクタ電流は温度の
上昇とともに上昇する。したがって、この温度上昇を停
止させることができない場合には、コレクタ電流がさら
に上昇し、この増加電流によりさらに温度が上昇し、電
流が際限なく増加するという熱暴走が生じる。この熱暴
走を防止するために、ベースバラスト抵抗７および図示
しないエミッタバラスト抵抗が配置され、コレクタ電流
の増大を抑制する。特に、各単位トランジスタＴｒに対
しエミッタバラスト抵抗およびベースバラスト抵抗７を
接続することにより、単位トランジスタＴｒにより形成
されるマルチフィンガーバイポーラトランジスタの熱分
布等の不均一性に起因するコレクタ電流Ｉｃの不均一分
布を抑制する。
上昇とともに上昇する。したがって、この温度上昇を停
止させることができない場合には、コレクタ電流がさら
に上昇し、この増加電流によりさらに温度が上昇し、電
流が際限なく増加するという熱暴走が生じる。この熱暴
走を防止するために、ベースバラスト抵抗７および図示
しないエミッタバラスト抵抗が配置され、コレクタ電流
の増大を抑制する。特に、各単位トランジスタＴｒに対
しエミッタバラスト抵抗およびベースバラスト抵抗７を
接続することにより、単位トランジスタＴｒにより形成
されるマルチフィンガーバイポーラトランジスタの熱分
布等の不均一性に起因するコレクタ電流Ｉｃの不均一分
布を抑制する。
【００５７】このようなトランジスタセルを配置する場
合、サブコレクタ配線４ｂ１−４ｂ６において、そこを
流れるコレクタ電流Ｉｃ１−Ｉｃ６は、ほぼ均一となる
ようにその配線インピーダンスが等しくなるように設定
される。この場合、図２０において円形領域８において
示すように、動作時においては、駆動電流により温度分
布が生じ、トランジスタアレイの中央部においてその温
度が高く周辺部において温度が低いという温度分布が生
じる。
合、サブコレクタ配線４ｂ１−４ｂ６において、そこを
流れるコレクタ電流Ｉｃ１−Ｉｃ６は、ほぼ均一となる
ようにその配線インピーダンスが等しくなるように設定
される。この場合、図２０において円形領域８において
示すように、動作時においては、駆動電流により温度分
布が生じ、トランジスタアレイの中央部においてその温
度が高く周辺部において温度が低いという温度分布が生
じる。
【００５８】このような温度分布が生じた場合、トラン
ジスタアレイの中央部の単位セル領域３４および４４の
領域においてコレクタ電流の集中が生じる可能性が高
い。個のようなコレクタ電流の集中が生じた場合、コレ
クタ電流Ｉｃ１−Ｉｃ６の合計のコレクタ電流の大部分
が、単位セル領域３４および４４に形成される単位トラ
ンジスタに流れ、この単位セル領域３４および４４の単
位トランジスタの動作電流が、この最終段電力増幅トラ
ンジスタの動作電流の大部分を占める。
ジスタアレイの中央部の単位セル領域３４および４４の
領域においてコレクタ電流の集中が生じる可能性が高
い。個のようなコレクタ電流の集中が生じた場合、コレ
クタ電流Ｉｃ１−Ｉｃ６の合計のコレクタ電流の大部分
が、単位セル領域３４および４４に形成される単位トラ
ンジスタに流れ、この単位セル領域３４および４４の単
位トランジスタの動作電流が、この最終段電力増幅トラ
ンジスタの動作電流の大部分を占める。
【００５９】したがって、単位セル領域３４および４４
において大きなコレクタ電流が流れた場合、この円形領
域８において熱暴走が生じ、単位セル領域３４および４
４のトランジスタが破壊されコレクタ配線４ａからエミ
ッタ配線５ａおよび５ｂに大きな電流が流れ、この電力
増幅トランジスタ全体が破壊されるという問題が生じ
る。
において大きなコレクタ電流が流れた場合、この円形領
域８において熱暴走が生じ、単位セル領域３４および４
４のトランジスタが破壊されコレクタ配線４ａからエミ
ッタ配線５ａおよび５ｂに大きな電流が流れ、この電力
増幅トランジスタ全体が破壊されるという問題が生じ
る。
【００６０】このようなマルチフィンガーバイポーラト
ランジスタにおける電流集中を回避するためには、単位
トランジスタの間隔を広げ、単位トランジスタ間の熱干
渉を抑制し、単位トランジスタを互いに熱的に孤立した
状態で配置して全体の熱抵抗を下げることが有効であ
る。しかしながら、この場合、最終段の電力増幅トラン
ジスタのレイアウト面積の増大が生じ、チップの大きな
面積を占める最終段電力増幅トランジスタの面積増大は
チップサイズを増大させるという問題が生じる。
ランジスタにおける電流集中を回避するためには、単位
トランジスタの間隔を広げ、単位トランジスタ間の熱干
渉を抑制し、単位トランジスタを互いに熱的に孤立した
状態で配置して全体の熱抵抗を下げることが有効であ
る。しかしながら、この場合、最終段の電力増幅トラン
ジスタのレイアウト面積の増大が生じ、チップの大きな
面積を占める最終段電力増幅トランジスタの面積増大は
チップサイズを増大させるという問題が生じる。
【００６１】特に、ＧａＡｓ等の化合物半導体により形
成されるＨＢＴ増幅器の場合、Ｓｉ−ＭＯＳＦＥＴより
も高価であり、チップ面積を低減するのが価格の点から
重要である。
成されるＨＢＴ増幅器の場合、Ｓｉ−ＭＯＳＦＥＴより
も高価であり、チップ面積を低減するのが価格の点から
重要である。
【００６２】また、デュアルバンド電力増幅回路におい
て、ＧＳＭ電力増幅器およびＤＣＳ電力増幅器は、同時
に動作することはないため、ＧＳＭ電力増幅器およびＤ
ＣＳ電力増幅器の最終段電力増幅トランジスタの単位ト
ランジスタを交互に配置することが、たとえば特開２０
０１−１０２４６０号公報に示されている。この構成の
場合、単位トランジスタの隣接トランジスタは、動作し
ていないため、等価的に、単位トランジスタのピッチ条
件を緩和し、応じて、熱的抵抗を小さくして、発熱を抑
制することを図る。
て、ＧＳＭ電力増幅器およびＤＣＳ電力増幅器は、同時
に動作することはないため、ＧＳＭ電力増幅器およびＤ
ＣＳ電力増幅器の最終段電力増幅トランジスタの単位ト
ランジスタを交互に配置することが、たとえば特開２０
０１−１０２４６０号公報に示されている。この構成の
場合、単位トランジスタの隣接トランジスタは、動作し
ていないため、等価的に、単位トランジスタのピッチ条
件を緩和し、応じて、熱的抵抗を小さくして、発熱を抑
制することを図る。
【００６３】しかしながら、ＧＳＭは、９００ＭＨｚの
周波数帯域を利用し、またＤＣＳは１８００ＭＨｚの周
波数帯域を使用している。したがって、このように単位
トランジスタを交互に配置した構成において、ＧＳＭ電
力増幅器を利用した場合、その高調波が、最終段の電力
増幅トランジスタの容量結合によりＤＣＳ電力増幅器の
出力ノードに伝達され、図１７に示すように、カプラ９
８２および選択回路９８６を介して、このＧＳＭ送信信
号に、ＤＣＳ電力増幅器からの高調波ノイズ成分が重畳
され、送信品質が劣化するという問題が生じる。
周波数帯域を利用し、またＤＣＳは１８００ＭＨｚの周
波数帯域を使用している。したがって、このように単位
トランジスタを交互に配置した構成において、ＧＳＭ電
力増幅器を利用した場合、その高調波が、最終段の電力
増幅トランジスタの容量結合によりＤＣＳ電力増幅器の
出力ノードに伝達され、図１７に示すように、カプラ９
８２および選択回路９８６を介して、このＧＳＭ送信信
号に、ＤＣＳ電力増幅器からの高調波ノイズ成分が重畳
され、送信品質が劣化するという問題が生じる。
【００６４】また、単に、チップ面積を低減するため
に、ＤＣＳ用およびＧＳＭ用の出力トランジスタの単位
トランジスタを、ピッチ条件を十分に取って、別々の領
域に形成し、かつこれらのＤＣＳ用出力トランジスタ形
成領域とＧＳＭ用出力トランジスタ形成領域を互いに近
接して配置した場合、同様に配線間の結合容量により、
ノイズが重畳され、送信品質が劣化するという問題が生
じる。また、この場合、チップ面積の低減の観点から、
単位トランジスタのピッチを十分に大きくすることがで
きないため、電流集中の問題を十分に解決することがで
きない。
に、ＤＣＳ用およびＧＳＭ用の出力トランジスタの単位
トランジスタを、ピッチ条件を十分に取って、別々の領
域に形成し、かつこれらのＤＣＳ用出力トランジスタ形
成領域とＧＳＭ用出力トランジスタ形成領域を互いに近
接して配置した場合、同様に配線間の結合容量により、
ノイズが重畳され、送信品質が劣化するという問題が生
じる。また、この場合、チップ面積の低減の観点から、
単位トランジスタのピッチを十分に大きくすることがで
きないため、電流集中の問題を十分に解決することがで
きない。
【００６５】それゆえ、この発明の目的は、送信品質を
低下させることなくチップサイズを低減することのでき
るマルチバンド用電力増幅回路を提供することである。
低下させることなくチップサイズを低減することのでき
るマルチバンド用電力増幅回路を提供することである。
【００６６】この発明の他の目的は、チップサイズを、
電流集中を回避しつつ低減することのできるマルチバン
ド用電力増幅回路を提供することである。
電流集中を回避しつつ低減することのできるマルチバン
ド用電力増幅回路を提供することである。
【００６７】
【課題を解決するための手段】この発明の第１の観点に
係る増幅器は、複数の第１の単位トランジスタセルを含
み、第１の周波数帯の信号を出力するための第１の出力
トランジスタと、複数の第２単位トランジスタセルを含
み、第１の周波数帯と異なる第２の周波数帯の信号を出
力する第２の出力トランジスタと、第１の出力トランジ
スタの出力ノードと第２の出力トランジスタの出力ノー
ドとの間に配置されるインダクタンス素子とを備える。
係る増幅器は、複数の第１の単位トランジスタセルを含
み、第１の周波数帯の信号を出力するための第１の出力
トランジスタと、複数の第２単位トランジスタセルを含
み、第１の周波数帯と異なる第２の周波数帯の信号を出
力する第２の出力トランジスタと、第１の出力トランジ
スタの出力ノードと第２の出力トランジスタの出力ノー
ドとの間に配置されるインダクタンス素子とを備える。
【００６８】好ましくは、第１および第２の出力トラン
ジスタは、ある一方向に沿って整列して配置される２個
の第１の単位トランジスタの間に第２の単位トランジス
タセルは配置される部分を少なくとも１箇所含む。
ジスタは、ある一方向に沿って整列して配置される２個
の第１の単位トランジスタの間に第２の単位トランジス
タセルは配置される部分を少なくとも１箇所含む。
【００６９】好ましくは、第１の出力トランジスタの出
力ノードと第２の出力トランジスタの出力ノードとの間
に、インダクタンス素子と直列に接続される容量素子が
接続される。
力ノードと第２の出力トランジスタの出力ノードとの間
に、インダクタンス素子と直列に接続される容量素子が
接続される。
【００７０】好ましくは、第１の出力トランジスタの第
１の単位トランジスタセルと、第２の出力トランジスタ
の第２の単位トランジスタセルは、第１の単位方向と、
この第１の方向と直交する第２の方向のうちの一方方向
に沿って交互に配置される。
１の単位トランジスタセルと、第２の出力トランジスタ
の第２の単位トランジスタセルは、第１の単位方向と、
この第１の方向と直交する第２の方向のうちの一方方向
に沿って交互に配置される。
【００７１】これに代えて、好ましくは、第１の出力ト
ランジスタの第１の単位トランジスタセルと第２の出力
トランジスタの第２の単位トランジスタセルとは、第１
の方向およびこの第１の方向に直交する第２の方向にお
いて交互に配置される。
ランジスタの第１の単位トランジスタセルと第２の出力
トランジスタの第２の単位トランジスタセルとは、第１
の方向およびこの第１の方向に直交する第２の方向にお
いて交互に配置される。
【００７２】また、これに代えて、好ましくは、第１の
出力トランジスタの第１の単位トランジスタセルと第２
の出力トランジスタの第２の単位トランジスタセルと
は、互いに交互に取囲むように配置される。
出力トランジスタの第１の単位トランジスタセルと第２
の出力トランジスタの第２の単位トランジスタセルと
は、互いに交互に取囲むように配置される。
【００７３】好ましくは、複数の第１および第２の単位
トランジスタセルは、第１および第２の方向に整列して
配置され、各々が第１および第２の導通ノードと制御ノ
ードとを含む。第１の出力トランジスタは、さらに、複
数の第１の単位トランジスタセルの第１の導通ノードを
電気的に相互接続する第１の方向に延在して配置される
複数の第１の配線と、複数の第１の単位トランジスタセ
ルの第２の導通ノードを選択的に電気的に相互接続する
第２の方向に延在して配置される複数の第２の配線と、
第１の単位トランジスタセルの制御ノードを電気的に相
互接続する第２の方向に沿って延在する複数の第３の配
線と、これら第１の配線に電気的に接続されて、第１の
出力トランジスタの出力ノードを形成する第２の方向に
延在する第４の配線とを含む。この構成において、第２
の出力トランジスタは、さらに、第１の方向に沿って延
在して配置され、かつ第２の方向において第１の配線と
交互に配置され、第２の単位トランジスタセルの第１の
導通ノードを電気的に相互接続する複数の第５の配線
と、第２の方向に沿って延在して第１の方向において第
２の配線と交互に配置され、第２の単位トランジスタセ
ルの第２の導通ノードを電気的に相互接続する複数の第
６の配線と、第２の方向に沿って延在して第１の方向に
おいて第３の配線と交互に配置され、第２の単位トラン
ジスタセルの制御ノードを電気的に相互接続する複数の
第７の配線と、第４の配線と単位トランジスタセル形成
領域に関して対向して第２の方向に沿って延在して配置
され、第５の配線と電気的に相互接続されて第２の出力
トランジスタの出力ノードを形成する第８の配線とを有
する。第２の配線と第６の配線とは、所定の電圧を伝達
する基準電圧線に相互接続され、かつ第１および第５の
配線は、第１および第２の方向の少なくとも一方の方向
において交互に対応の単位トランジスタセルに電気的に
接続する。
トランジスタセルは、第１および第２の方向に整列して
配置され、各々が第１および第２の導通ノードと制御ノ
ードとを含む。第１の出力トランジスタは、さらに、複
数の第１の単位トランジスタセルの第１の導通ノードを
電気的に相互接続する第１の方向に延在して配置される
複数の第１の配線と、複数の第１の単位トランジスタセ
ルの第２の導通ノードを選択的に電気的に相互接続する
第２の方向に延在して配置される複数の第２の配線と、
第１の単位トランジスタセルの制御ノードを電気的に相
互接続する第２の方向に沿って延在する複数の第３の配
線と、これら第１の配線に電気的に接続されて、第１の
出力トランジスタの出力ノードを形成する第２の方向に
延在する第４の配線とを含む。この構成において、第２
の出力トランジスタは、さらに、第１の方向に沿って延
在して配置され、かつ第２の方向において第１の配線と
交互に配置され、第２の単位トランジスタセルの第１の
導通ノードを電気的に相互接続する複数の第５の配線
と、第２の方向に沿って延在して第１の方向において第
２の配線と交互に配置され、第２の単位トランジスタセ
ルの第２の導通ノードを電気的に相互接続する複数の第
６の配線と、第２の方向に沿って延在して第１の方向に
おいて第３の配線と交互に配置され、第２の単位トラン
ジスタセルの制御ノードを電気的に相互接続する複数の
第７の配線と、第４の配線と単位トランジスタセル形成
領域に関して対向して第２の方向に沿って延在して配置
され、第５の配線と電気的に相互接続されて第２の出力
トランジスタの出力ノードを形成する第８の配線とを有
する。第２の配線と第６の配線とは、所定の電圧を伝達
する基準電圧線に相互接続され、かつ第１および第５の
配線は、第１および第２の方向の少なくとも一方の方向
において交互に対応の単位トランジスタセルに電気的に
接続する。
【００７４】好ましくは、第１および第５の配線は、第
１の方向において整列する単位トランジスタ列各々に対
応して配置される。
１の方向において整列する単位トランジスタ列各々に対
応して配置される。
【００７５】この発明の第２の観点に係る増幅器は、複
数の第１の単位トランジスタセルを有し、第１の周波数
帯の信号を出力するための第１の出力トランジスタと、
複数の第１の単位トランジスタセルと互いに交互に取囲
むように配置される複数の第２の単位トランジスタセル
を有し、第２の周波数帯の信号を出力するための第２の
出力トランジスタとを備える。
数の第１の単位トランジスタセルを有し、第１の周波数
帯の信号を出力するための第１の出力トランジスタと、
複数の第１の単位トランジスタセルと互いに交互に取囲
むように配置される複数の第２の単位トランジスタセル
を有し、第２の周波数帯の信号を出力するための第２の
出力トランジスタとを備える。
【００７６】好ましくは、複数の第１の単位トランジス
タセルおよび第２の単位トランジスタは、第１および第
２の方向に整列して配置され、各々が第１の導通ノード
と第２の導通ノードと制御ノードとを含む。第１の出力
トランジスタは、さらに、複数の第１の単位トランジス
タセルの第１の導通ノードを電気的に相互接続する第１
の方向に延在して配置される複数の第１の配線と、複数
の第１の単位トランジスタセルの第２の導通ノードを電
気的に相互接続する第２の方向に延在して配置される複
数の第２の配線と、第１の単位トランジスタセルの制御
ノードを電気的に相互接続する第２の方向に沿って延在
する複数の第３の配線と、第１の配線に電気的に接続さ
れて、第１の出力トランジスタの出力ノードを形成する
第２の方向に延在する第４の配線とを含む。
タセルおよび第２の単位トランジスタは、第１および第
２の方向に整列して配置され、各々が第１の導通ノード
と第２の導通ノードと制御ノードとを含む。第１の出力
トランジスタは、さらに、複数の第１の単位トランジス
タセルの第１の導通ノードを電気的に相互接続する第１
の方向に延在して配置される複数の第１の配線と、複数
の第１の単位トランジスタセルの第２の導通ノードを電
気的に相互接続する第２の方向に延在して配置される複
数の第２の配線と、第１の単位トランジスタセルの制御
ノードを電気的に相互接続する第２の方向に沿って延在
する複数の第３の配線と、第１の配線に電気的に接続さ
れて、第１の出力トランジスタの出力ノードを形成する
第２の方向に延在する第４の配線とを含む。
【００７７】この構成において、第２の出力トランジス
タは、さらに、第１の方向に沿って延在して配置され、
かつ第２の方向において第１の配線と交互に配置され、
第２の単位トランジスタセルの第１の導通ノードを電気
的に相互接続する複数の第５の配線と、第２の方向に沿
って延在して第１の方向において第２の配線と交互に配
置されて、第２の単位トランジスタセルの第２の導通ノ
ードを電気的に相互接続する複数の第６の配線と、第２
の方向に沿って延在して第１の方向において第３の配線
と交互に配置され、第２の単位トランジスタセルの制御
ノードを電気的に相互接続する複数の第７の配線と、第
４の配線と第１および第２の単位トランジスタセルの形
成領域に関して対向して第１の方向に沿って延在して配
置され、第５の配線と電気的に相互接続されて第２の出
力トランジスタの出力ノードを形成する第８の配線とを
有する。第２の配線と第６の配線とは、所定の電圧を伝
達する基準電圧線に相互接続される。第１および第５の
配線は、第１の単位トランジスタセルと第２の単位トラ
ンジスタセルとが、互いに交互に取囲むように配置され
るように対応の単位トランジスタに電気的に接続する。
タは、さらに、第１の方向に沿って延在して配置され、
かつ第２の方向において第１の配線と交互に配置され、
第２の単位トランジスタセルの第１の導通ノードを電気
的に相互接続する複数の第５の配線と、第２の方向に沿
って延在して第１の方向において第２の配線と交互に配
置されて、第２の単位トランジスタセルの第２の導通ノ
ードを電気的に相互接続する複数の第６の配線と、第２
の方向に沿って延在して第１の方向において第３の配線
と交互に配置され、第２の単位トランジスタセルの制御
ノードを電気的に相互接続する複数の第７の配線と、第
４の配線と第１および第２の単位トランジスタセルの形
成領域に関して対向して第１の方向に沿って延在して配
置され、第５の配線と電気的に相互接続されて第２の出
力トランジスタの出力ノードを形成する第８の配線とを
有する。第２の配線と第６の配線とは、所定の電圧を伝
達する基準電圧線に相互接続される。第１および第５の
配線は、第１の単位トランジスタセルと第２の単位トラ
ンジスタセルとが、互いに交互に取囲むように配置され
るように対応の単位トランジスタに電気的に接続する。
【００７８】好ましくは、第１の周波数帯は、第２の周
波数帯の高調波成分を含む周波数帯である。
波数帯の高調波成分を含む周波数帯である。
【００７９】第１の出力トランジスタと第２の出力トラ
ンジスタの出力ノードの間にインダクタンス素子を配置
する。このインダクタンス素子により、第１および第２
の出力トランジスタをそれぞれ構成する単位トランジス
タセルが近接して配置される場合においても、高調波成
分に対しては、寄生容量とで共振回路が形成され、出力
ノード間がハイインピーダンスで結合され、容量結合に
より第１の出力トランジスタを介して第２の出力トラン
ジスタの高調波成分が伝達されるのを防止することがで
きる。したがって、送信品質を低減することなく、第１
の単位トランジスタセルと第２の単位トランジスタセル
とを近接して配置して第１および第２の出力トランジス
タの占有面積を低減することができ、チップ占有面積を
低減することができる。
ンジスタの出力ノードの間にインダクタンス素子を配置
する。このインダクタンス素子により、第１および第２
の出力トランジスタをそれぞれ構成する単位トランジス
タセルが近接して配置される場合においても、高調波成
分に対しては、寄生容量とで共振回路が形成され、出力
ノード間がハイインピーダンスで結合され、容量結合に
より第１の出力トランジスタを介して第２の出力トラン
ジスタの高調波成分が伝達されるのを防止することがで
きる。したがって、送信品質を低減することなく、第１
の単位トランジスタセルと第２の単位トランジスタセル
とを近接して配置して第１および第２の出力トランジス
タの占有面積を低減することができ、チップ占有面積を
低減することができる。
【００８０】特に、トランジスタセル形成領域内におい
て第１および第２の単位トランジスタセルを混在して配
置し、これらの単位トランジスタセルの実効ピッチを長
くして熱抵抗を小さくしても、高調波成分の容量結合に
よるノイズ成分の発生を防止することができる。これに
より、送信品質を低減することなくチップサイズをより
効率的に低減することができ、また電流集中による素子
破壊の発生をも防止することができる。
て第１および第２の単位トランジスタセルを混在して配
置し、これらの単位トランジスタセルの実効ピッチを長
くして熱抵抗を小さくしても、高調波成分の容量結合に
よるノイズ成分の発生を防止することができる。これに
より、送信品質を低減することなくチップサイズをより
効率的に低減することができ、また電流集中による素子
破壊の発生をも防止することができる。
【００８１】また、互いに取囲むように単位トランジス
タセルを配置することにより、動作中の単位トランジス
タセルにおいては、熱的な境界が存在しないため、この
動作中のトランジスタ領域において熱が拡散され、熱集
中が生じるのを抑制することができ、応じて電流集中が
生じるのを防止することができる。
タセルを配置することにより、動作中の単位トランジス
タセルにおいては、熱的な境界が存在しないため、この
動作中のトランジスタ領域において熱が拡散され、熱集
中が生じるのを抑制することができ、応じて電流集中が
生じるのを防止することができる。
【００８２】また、第１および第２の出力トランジスタ
の単位トランジスタセルを交互に配置した場合には、同
時に動作する単位トランジスタセルを、このトランジス
タ形成領域内に分散して配置することができ、応じて熱
抵抗を小さくでき、発熱を抑制することができ、また単
位トランジスタセルのピッチを短くすることができ、応
じてチップサイズを低減することができる。
の単位トランジスタセルを交互に配置した場合には、同
時に動作する単位トランジスタセルを、このトランジス
タ形成領域内に分散して配置することができ、応じて熱
抵抗を小さくでき、発熱を抑制することができ、また単
位トランジスタセルのピッチを短くすることができ、応
じてチップサイズを低減することができる。
【００８３】
【発明の実施の形態】［実施の形態１］図１は、この発
明の実施の形態１に従うＤＣＳ／ＧＳＭ用デュアルバン
ド電力増幅回路のチップレイアウトを概略的に示す図で
ある。図１に示すデュアルバンド電力増幅回路は、図１
８に示すデュアルバンド電力増幅回路と以下の点におい
て、そのレイアウトが異なっている。すなわち、ＤＣＳ
用電力増幅器の最終段の出力増幅トランジスタＴｒｄ３
とＧＳＭ用電力増幅器の最終段の電力増幅トランジスタ
Ｔｒｇ３をそれぞれ構成する単位トランジスタ（Ｔｒ）
が、最終出力増幅トランジスタ形成領域ＰＷ３内におい
て混在して配置される。
明の実施の形態１に従うＤＣＳ／ＧＳＭ用デュアルバン
ド電力増幅回路のチップレイアウトを概略的に示す図で
ある。図１に示すデュアルバンド電力増幅回路は、図１
８に示すデュアルバンド電力増幅回路と以下の点におい
て、そのレイアウトが異なっている。すなわち、ＤＣＳ
用電力増幅器の最終段の出力増幅トランジスタＴｒｄ３
とＧＳＭ用電力増幅器の最終段の電力増幅トランジスタ
Ｔｒｇ３をそれぞれ構成する単位トランジスタ（Ｔｒ）
が、最終出力増幅トランジスタ形成領域ＰＷ３内におい
て混在して配置される。
【００８４】この最終出力増幅トランジスタ形成領域Ｐ
Ｗ３に関して対向して、ＤＣＳ用パッド領域ＰＢＤとＧ
ＳＭ用パッド領域ＰＢＧが配置される。ＤＣＳ用パッド
領域ＰＢＤのパッドに、ＤＣＳ最終段電力増幅トランジ
スタのコレクタが接続される出力配線が接続され、出力
信号ＯＵＴ＿ＤＣＳが出力される。
Ｗ３に関して対向して、ＤＣＳ用パッド領域ＰＢＤとＧ
ＳＭ用パッド領域ＰＢＧが配置される。ＤＣＳ用パッド
領域ＰＢＤのパッドに、ＤＣＳ最終段電力増幅トランジ
スタのコレクタが接続される出力配線が接続され、出力
信号ＯＵＴ＿ＤＣＳが出力される。
【００８５】ＤＳＭ用パッド領域ＰＢＧに含まれるパッ
ドに、ＧＳＭ用最終段電力増幅トランジスタのコレクタ
が接続される出力配線が接続され、出力信号ＯＵＴ＿Ｇ
ＳＭが出力される。
ドに、ＧＳＭ用最終段電力増幅トランジスタのコレクタ
が接続される出力配線が接続され、出力信号ＯＵＴ＿Ｇ
ＳＭが出力される。
【００８６】ＤＣＳパッド領域ＰＢＤとＧＳＭパッド領
域ＰＢＧを対向して配置することにより、ＤＣＭ信号出
力ノードとＧＳＭ信号出力ノードをできるだけ分離し
て、それらの容量結合を防止し、バンド間のアイソレー
ションを確立する。
域ＰＢＧを対向して配置することにより、ＤＣＭ信号出
力ノードとＧＳＭ信号出力ノードをできるだけ分離し
て、それらの容量結合を防止し、バンド間のアイソレー
ションを確立する。
【００８７】さらに、このＧＳＭ用パッド領域ＰＢＧお
よびＤＣＳ用パッド領域ＰＢＤのパッド（出力配線）
が、インダクタンス素子Ｌｃｃおよび容量素子Ｃｃｃの
直列体により相互接続される。この図１に示すデュアル
バンド用電力増幅回路のチップレイアウトの他のレイア
ウトは、図１８に示すデュアルバンド用電力増幅回路の
チップレイアウトと同じであり、対応する部分には同一
参照番号を付し、その詳細説明は省略する。
よびＤＣＳ用パッド領域ＰＢＤのパッド（出力配線）
が、インダクタンス素子Ｌｃｃおよび容量素子Ｃｃｃの
直列体により相互接続される。この図１に示すデュアル
バンド用電力増幅回路のチップレイアウトの他のレイア
ウトは、図１８に示すデュアルバンド用電力増幅回路の
チップレイアウトと同じであり、対応する部分には同一
参照番号を付し、その詳細説明は省略する。
【００８８】最終出力増幅トランジスタ形成領域ＰＷ３
においてＤＣＳ電力増幅トランジスタとＧＳＭ電力増幅
トランジスタを構成する単位トランジスタを混在して配
置することにより、同時に動作する単位トランジスタ間
の距離を長くすることができ、熱抵抗を低減することが
でき、熱集中による電流集中を防止することができる。
また、単位トランジスタを混在して配置しており、隣接
単位トランジスタ間の距離は、熱抵抗低減のために長く
する必要がなく、従来に比べて短くすることができ、最
終段電力増幅トランジスタの合計の面積を、従来よりも
低減することができる。
においてＤＣＳ電力増幅トランジスタとＧＳＭ電力増幅
トランジスタを構成する単位トランジスタを混在して配
置することにより、同時に動作する単位トランジスタ間
の距離を長くすることができ、熱抵抗を低減することが
でき、熱集中による電流集中を防止することができる。
また、単位トランジスタを混在して配置しており、隣接
単位トランジスタ間の距離は、熱抵抗低減のために長く
する必要がなく、従来に比べて短くすることができ、最
終段電力増幅トランジスタの合計の面積を、従来よりも
低減することができる。
【００８９】ＤＣＳ用パッド領域ＰＢＤのパッドは、こ
の最終出力増幅トランジスタ形成領域ＰＷ３に配置され
る単位トランジスタで構成される電力増幅トランジスタ
Ｔｒｄ３のコレクタに接続される。一方、ＧＳＭ用パッ
ド領域ＰＢＧのパッドは、最終出力増幅トランジスタ形
成領域ＰＷ３に配置される電力増幅トランジスタＴｒｇ
３のコレクタに接続される。
の最終出力増幅トランジスタ形成領域ＰＷ３に配置され
る単位トランジスタで構成される電力増幅トランジスタ
Ｔｒｄ３のコレクタに接続される。一方、ＧＳＭ用パッ
ド領域ＰＢＧのパッドは、最終出力増幅トランジスタ形
成領域ＰＷ３に配置される電力増幅トランジスタＴｒｇ
３のコレクタに接続される。
【００９０】上述のように、最終出力増幅トランジスタ
形成領域ＰＷ３において、電力増幅トランジスタＴｒｄ
３およびＴｒｇ３を構成する単位トランジスタが混在し
て配置される。したがって、後に具体的なレイアウトは
詳細に説明するが、これらの単位トランジスタを相互接
続するＤＣＳ用サブコレクタ線およびＤＳＭ用サブコレ
クタ線が近接して配置されるため、これらの配線間に結
合容量が存在する。
形成領域ＰＷ３において、電力増幅トランジスタＴｒｄ
３およびＴｒｇ３を構成する単位トランジスタが混在し
て配置される。したがって、後に具体的なレイアウトは
詳細に説明するが、これらの単位トランジスタを相互接
続するＤＣＳ用サブコレクタ線およびＤＳＭ用サブコレ
クタ線が近接して配置されるため、これらの配線間に結
合容量が存在する。
【００９１】図２は、最終段の電力増幅トランジスタＴ
ｒｄ３およびＴｒｇ３の出力部の構成の電気的等価回路
を示す図である。図２において、電力増幅トランジスタ
Ｔｒｄ３およびＴｒｇ３のコレクタノードＣＮＤおよび
ＣＮＧの間に、寄生容量Ｃｐｒが接続される。一方、こ
れらのコレクタノードＣＮＤおよびＣＮＧの間に、容量
素子Ｃｃｃおよびインダクタンス素子Ｌｃｃが、直列に
接続される。容量素子Ｃｃｃは、電力増幅トランジスタ
Ｔｒｄ３および電力増幅トランジスタＴｒｇ３の直流コ
レクタバイアス電圧が、インダクタンス素子を介して伝
達されるのを防止するための直流カット用（交流短絡）
の容量素子である。したがって、この容量素子Ｃｃｃの
高周波領域におけるインピーダンス成分は、これらの寄
生容量Ｃｐｒおよびインダクタンス素子Ｌｃｃのインピ
ーダンス成分に比べて無視することができるとする。こ
の場合、コレクタノードＣＮＧおよびＣＮＤ間のインピ
ーダンスＺは、次式で表わされる。
ｒｄ３およびＴｒｇ３の出力部の構成の電気的等価回路
を示す図である。図２において、電力増幅トランジスタ
Ｔｒｄ３およびＴｒｇ３のコレクタノードＣＮＤおよび
ＣＮＧの間に、寄生容量Ｃｐｒが接続される。一方、こ
れらのコレクタノードＣＮＤおよびＣＮＧの間に、容量
素子Ｃｃｃおよびインダクタンス素子Ｌｃｃが、直列に
接続される。容量素子Ｃｃｃは、電力増幅トランジスタ
Ｔｒｄ３および電力増幅トランジスタＴｒｇ３の直流コ
レクタバイアス電圧が、インダクタンス素子を介して伝
達されるのを防止するための直流カット用（交流短絡）
の容量素子である。したがって、この容量素子Ｃｃｃの
高周波領域におけるインピーダンス成分は、これらの寄
生容量Ｃｐｒおよびインダクタンス素子Ｌｃｃのインピ
ーダンス成分に比べて無視することができるとする。こ
の場合、コレクタノードＣＮＧおよびＣＮＤ間のインピ
ーダンスＺは、次式で表わされる。
【００９２】
Ｚ＝１／（ｊ・ω・Ｃｐｒ＋１／ｊ・ω・Ｌｃｃ）
インピーダンスＺの絶対値が最も大きくなるのは、共振
条件が成立した場合である。この共振条件は、次式で表
わされる。
条件が成立した場合である。この共振条件は、次式で表
わされる。
【００９３】ω＝１／√（Ｌｃｃ・Ｃｐｒ）
したがって、この共振周波数ωとして、１８００ＭＨｚ
を選択すれば、ＧＳＭの電力増幅器が動作し、その出力
周波数帯の９００ＭＨｚの２次高調波成分である１８０
０ＭＨｚの成分が存在しても、この並列共振回路によ
り、コレクタノードＣＮＤおよびＣＮＧを電気的に分離
する。これにより、電力増幅トランジスタＴｒｇ３から
のコレクタノードＣＮＧから、電力増幅トランジスタＴ
ｒｄ３のコレクタノードＣＮＤへ、２次高調波成分が伝
達されるのを防止することができる。
を選択すれば、ＧＳＭの電力増幅器が動作し、その出力
周波数帯の９００ＭＨｚの２次高調波成分である１８０
０ＭＨｚの成分が存在しても、この並列共振回路によ
り、コレクタノードＣＮＤおよびＣＮＧを電気的に分離
する。これにより、電力増幅トランジスタＴｒｇ３から
のコレクタノードＣＮＧから、電力増幅トランジスタＴ
ｒｄ３のコレクタノードＣＮＤへ、２次高調波成分が伝
達されるのを防止することができる。
【００９４】したがって、この共振周波数ωをＤＣＳの
周波数帯域の周波数成分に設定することにより、ＧＳＭ
動作時において、並列共振回路により、コレクタノード
ＣＮＤおよびＣＮＧの間のインピーダンスを無限大とす
ることができ、高調波成分のＤＣＳ電力増幅器の出力ノ
ードに２次高調波成分が伝達されるのを防止することが
できる。したがって、通常のデュアルバンド増幅回路に
おいて、図１７に示すように、次段に高周波カプラおよ
び選択回路が設けられ、このＧＳＭ電力増幅器の出力信
号が、高周波カプラから選択回路を介してアンテナ端子
に伝達される場合においても、確実に、このＤＣＳ電力
増幅器の出力ノードから高周波カプラ９８２およびセレ
クタ９８６を介して、高調波ノイズ成分がアンテナに伝
達されるのを防止することができる。
周波数帯域の周波数成分に設定することにより、ＧＳＭ
動作時において、並列共振回路により、コレクタノード
ＣＮＤおよびＣＮＧの間のインピーダンスを無限大とす
ることができ、高調波成分のＤＣＳ電力増幅器の出力ノ
ードに２次高調波成分が伝達されるのを防止することが
できる。したがって、通常のデュアルバンド増幅回路に
おいて、図１７に示すように、次段に高周波カプラおよ
び選択回路が設けられ、このＧＳＭ電力増幅器の出力信
号が、高周波カプラから選択回路を介してアンテナ端子
に伝達される場合においても、確実に、このＤＣＳ電力
増幅器の出力ノードから高周波カプラ９８２およびセレ
クタ９８６を介して、高調波ノイズ成分がアンテナに伝
達されるのを防止することができる。
【００９５】最終出力増幅トランジスタ形成領域ＰＷ３
において、最終段電力増幅トランジスタＴｒｄ３および
Ｔｒｇ３の単位トランジスタを混在させて配置し、これ
らの単位セル領域の実際のピッチ条件を小さくし、個々
にＤＣＳ用最終段電力増幅トランジスタおよびＤＣＳ用
最終段電力増幅トランジスタを配置する構成に比べて、
最終出力増幅トランジスタ形成領域ＰＷ３の占有面積を
低減する。このとき、また、同時に動作する単位トラン
ジスタ間の距離が長くされるため、等価的に熱抵抗を小
さくして発熱を抑制し、発熱による電流集中を防止す
る。単位トランジスタの混在配置により、寄生容量Ｃｐ
ｒが存在する場合においても、出力ノード間にインダク
タンス素子Ｌｃｃを配置して、このインダクタンス素子
Ｌｃｃと寄生容量とで、ＧＳＭ２次高調波成分に対し
て、無限大のインピーダンスを形成することにより、確
実に、ＧＳＭ送信信号にノイズ成分が重畳されるのを防
止でき、送信品質を改善することができる。
において、最終段電力増幅トランジスタＴｒｄ３および
Ｔｒｇ３の単位トランジスタを混在させて配置し、これ
らの単位セル領域の実際のピッチ条件を小さくし、個々
にＤＣＳ用最終段電力増幅トランジスタおよびＤＣＳ用
最終段電力増幅トランジスタを配置する構成に比べて、
最終出力増幅トランジスタ形成領域ＰＷ３の占有面積を
低減する。このとき、また、同時に動作する単位トラン
ジスタ間の距離が長くされるため、等価的に熱抵抗を小
さくして発熱を抑制し、発熱による電流集中を防止す
る。単位トランジスタの混在配置により、寄生容量Ｃｐ
ｒが存在する場合においても、出力ノード間にインダク
タンス素子Ｌｃｃを配置して、このインダクタンス素子
Ｌｃｃと寄生容量とで、ＧＳＭ２次高調波成分に対し
て、無限大のインピーダンスを形成することにより、確
実に、ＧＳＭ送信信号にノイズ成分が重畳されるのを防
止でき、送信品質を改善することができる。
【００９６】なお、このインダクタンス素子Ｌｃｃのイ
ンダクタンス値は、実際の寄生容量Ｃｐｒの容量値に応
じて適当に定められればよい。また、容量素子Ｃｃｃ
は、コレクタノードＣＮＤのバイアス電圧の直流成分を
カットする機能を果たせばよく、その容量値としては、
１８００ＮＨｚの周波数帯域において、インピーダンス
成分の絶対値１／ω・Ｃｃｃがインダクタンス素子Ｌｃ
ｃのインピーダンス成分の絶対値ω・Ｌｃｃに比べて、
十分無視することのできる小さな値であればよい。
ンダクタンス値は、実際の寄生容量Ｃｐｒの容量値に応
じて適当に定められればよい。また、容量素子Ｃｃｃ
は、コレクタノードＣＮＤのバイアス電圧の直流成分を
カットする機能を果たせばよく、その容量値としては、
１８００ＮＨｚの周波数帯域において、インピーダンス
成分の絶対値１／ω・Ｃｃｃがインダクタンス素子Ｌｃ
ｃのインピーダンス成分の絶対値ω・Ｌｃｃに比べて、
十分無視することのできる小さな値であればよい。
【００９７】以上のように、この発明の実施の形態１に
従えば、デュアルバンド方式電力増幅回路において、最
終段の電力増幅トランジスタの単位トランジスタを、同
一トランジスタ形成領域内に混在して配置し、かつそれ
らの出力段の電力増幅トランジスタの出力ノードの間
に、寄生容量とで並列共振回路を形成するようにインダ
クタンス素子を配置しており、チップサイズを低減しか
つ２次高調波成分による雑音が送信信号に重畳されるの
を防止することができ、送信品質の低下および電流集中
を生じさせることなくチップサイズを低減することがで
きる。
従えば、デュアルバンド方式電力増幅回路において、最
終段の電力増幅トランジスタの単位トランジスタを、同
一トランジスタ形成領域内に混在して配置し、かつそれ
らの出力段の電力増幅トランジスタの出力ノードの間
に、寄生容量とで並列共振回路を形成するようにインダ
クタンス素子を配置しており、チップサイズを低減しか
つ２次高調波成分による雑音が送信信号に重畳されるの
を防止することができ、送信品質の低下および電流集中
を生じさせることなくチップサイズを低減することがで
きる。
【００９８】［実施の形態２］図３は、この発明の実施
の形態２に従う最終段の電力増幅トランジスタの単位ト
ランジスタＴｒの配置を概略的に示す図である。図３に
おいて、単位トランジスタＴｒが、複数行複数列に配置
される。図３において、一例として、６行７列に単位ト
ランジスタＴｒが配置されるレイアウトを示す。
の形態２に従う最終段の電力増幅トランジスタの単位ト
ランジスタＴｒの配置を概略的に示す図である。図３に
おいて、単位トランジスタＴｒが、複数行複数列に配置
される。図３において、一例として、６行７列に単位ト
ランジスタＴｒが配置されるレイアウトを示す。
【００９９】このトランジスタアレイにおいて、奇数行
Ｒ♯１、Ｒ♯３およびＲ♯５に配列される単位トランジ
スタＴｒが、ＤＣＳ電力増幅器の最終段電力増幅トラン
ジスタとして用いられる。一方、偶数行Ｒ♯２、Ｒ♯４
およびＲ♯６に配列される単位トランジスタＴｒが、Ｇ
ＳＭ電力増幅器の最終段電力増幅トランジスタの構成要
素として用いられる。図３において、ＤＣＳ電力増幅ト
ランジスタの構成要素として用いられる単位トランジス
タＴｒは、符号“Ｄ”で示し、ＧＳＭ電力増幅器の最終
段電力増幅トランジスタの構成要素の単位トランジスタ
Ｔｒは、符号“Ｇ”で示す。
Ｒ♯１、Ｒ♯３およびＲ♯５に配列される単位トランジ
スタＴｒが、ＤＣＳ電力増幅器の最終段電力増幅トラン
ジスタとして用いられる。一方、偶数行Ｒ♯２、Ｒ♯４
およびＲ♯６に配列される単位トランジスタＴｒが、Ｇ
ＳＭ電力増幅器の最終段電力増幅トランジスタの構成要
素として用いられる。図３において、ＤＣＳ電力増幅ト
ランジスタの構成要素として用いられる単位トランジス
タＴｒは、符号“Ｄ”で示し、ＧＳＭ電力増幅器の最終
段電力増幅トランジスタの構成要素の単位トランジスタ
Ｔｒは、符号“Ｇ”で示す。
【０１００】単位トランジスタＤのコレクタが、ＤＣＳ
出力信号線３ｂに共通に結合され、単位トランジスタＧ
のコレクタが、ＧＳＭ出力信号線３ａに共通に結合され
る。これらの出力信号線３ａおよび３ｂの間に、直流カ
ット用の容量素子Ｃｃｃと、トランジスタアレイの寄生
容量と並列共振回路を構成するインダクタンス素子Ｌｃ
ｃが直列に接続される。
出力信号線３ｂに共通に結合され、単位トランジスタＧ
のコレクタが、ＧＳＭ出力信号線３ａに共通に結合され
る。これらの出力信号線３ａおよび３ｂの間に、直流カ
ット用の容量素子Ｃｃｃと、トランジスタアレイの寄生
容量と並列共振回路を構成するインダクタンス素子Ｌｃ
ｃが直列に接続される。
【０１０１】図３に示す単位トランジスタアレイにおい
て、列方向に沿って、ＤＣＳ用の単位トランジスタＤと
ＧＳＭ用の単位トランジスタＧが交互に配置される。Ｄ
ＣＳ電力増幅器とＧＳＭ電力増幅器は、択一的に動作す
る。たとえば、ＤＣＳ用単位トランジスタＤが動作して
いる場合には、ＧＳＭ用単位トランジスタＧが非動作状
態であり、電流駆動は行なわない。したがって、ＤＣＳ
単位トランジスタＤの列方向におけるピッチが等価的に
長くなり、この列方向における熱抵抗を小さくでき、熱
集中を防止でき、応じて電流集中を低減することができ
る。
て、列方向に沿って、ＤＣＳ用の単位トランジスタＤと
ＧＳＭ用の単位トランジスタＧが交互に配置される。Ｄ
ＣＳ電力増幅器とＧＳＭ電力増幅器は、択一的に動作す
る。たとえば、ＤＣＳ用単位トランジスタＤが動作して
いる場合には、ＧＳＭ用単位トランジスタＧが非動作状
態であり、電流駆動は行なわない。したがって、ＤＣＳ
単位トランジスタＤの列方向におけるピッチが等価的に
長くなり、この列方向における熱抵抗を小さくでき、熱
集中を防止でき、応じて電流集中を低減することができ
る。
【０１０２】単位トランジスタＴｒを最小ピッチＰｍｉ
ｎで配列しても、ＤＣＳ用単位トランジスタＤおよびＧ
ＳＭ用単位トランジスタＧの列方向におけるピッチは、
２・Ｐｍｉｎとなり、個々に、ＤＣＳ用単位トランジス
タＤおよびＧＳＭ用単位トランジスタＧを、それぞれ、
別々の領域に配置する場合に比べて、最小ピッチで単位
トランジスタを配置することができ、電力増幅器の大き
な面積を占める最終段トランジスタの配置領域の面積を
低減することができ、チップサイズを低減することがで
きる。
ｎで配列しても、ＤＣＳ用単位トランジスタＤおよびＧ
ＳＭ用単位トランジスタＧの列方向におけるピッチは、
２・Ｐｍｉｎとなり、個々に、ＤＣＳ用単位トランジス
タＤおよびＧＳＭ用単位トランジスタＧを、それぞれ、
別々の領域に配置する場合に比べて、最小ピッチで単位
トランジスタを配置することができ、電力増幅器の大き
な面積を占める最終段トランジスタの配置領域の面積を
低減することができ、チップサイズを低減することがで
きる。
【０１０３】また、インダクタンス素子Ｌｃｃを利用す
ることにより、ＤＣＳ用単位トランジスタＤおよびＧＳ
Ｍ用単位トランジスタＧそれぞれのコレクタ領域を相互
接続する配線が、近接して配置されても、コレクタ配線
間寄生容量とインダクタンス素子ＬｃｃによりＧＳＭ２
次高調波に対する並列共振回路が形成される。したがっ
て、９００ＭＨｚのＧＳＭ周波数帯の送信信号を送信し
ても、その２次高調波成分に対しては並列共振回路のイ
ンピーダンスが無限大となり、ＧＳＭ出力信号線３ａか
ら、ＤＣＳ出力信号線３ｂに対する、ＧＳＭ２次高調波
成分のリークは防止される（並列共振回路の共振周波数
を、ＤＣＳ周波数帯に設定している）。
ることにより、ＤＣＳ用単位トランジスタＤおよびＧＳ
Ｍ用単位トランジスタＧそれぞれのコレクタ領域を相互
接続する配線が、近接して配置されても、コレクタ配線
間寄生容量とインダクタンス素子ＬｃｃによりＧＳＭ２
次高調波に対する並列共振回路が形成される。したがっ
て、９００ＭＨｚのＧＳＭ周波数帯の送信信号を送信し
ても、その２次高調波成分に対しては並列共振回路のイ
ンピーダンスが無限大となり、ＧＳＭ出力信号線３ａか
ら、ＤＣＳ出力信号線３ｂに対する、ＧＳＭ２次高調波
成分のリークは防止される（並列共振回路の共振周波数
を、ＤＣＳ周波数帯に設定している）。
【０１０４】図４は、この発明の実施の形態２に従う最
終段電力増幅トランジスタのレイアウトをより具体的に
示す図である。図４において、単位トランジスタＴｒ
が、６行７列に整列して配置される。第１行Ｒ♯１にお
いて、それぞれに単位トランジスタＴｒを形成する単位
セル領域１１−１７が配置され、第２行Ｒ♯２において
は、単位セル領域２１−２７が配置される。第３行Ｒ♯
３において、単位セル領域３１−３７が配置され、第４
行Ｒ♯４においては、単位セル領域４１−４７が行方向
に整列して配置される。第５行Ｒ♯５において、単位セ
ル領域５１−５７が行方向に整列して配置され、第６行
Ｒ♯６において、単位セル領域６１−６７が行方向に整
列して配置される。
終段電力増幅トランジスタのレイアウトをより具体的に
示す図である。図４において、単位トランジスタＴｒ
が、６行７列に整列して配置される。第１行Ｒ♯１にお
いて、それぞれに単位トランジスタＴｒを形成する単位
セル領域１１−１７が配置され、第２行Ｒ♯２において
は、単位セル領域２１−２７が配置される。第３行Ｒ♯
３において、単位セル領域３１−３７が配置され、第４
行Ｒ♯４においては、単位セル領域４１−４７が行方向
に整列して配置される。第５行Ｒ♯５において、単位セ
ル領域５１−５７が行方向に整列して配置され、第６行
Ｒ♯６において、単位セル領域６１−６７が行方向に整
列して配置される。
【０１０５】これらの単位セル領域１１−１７ないし６
１−６７それぞれにおいて、ヘテロバイポーラトランジ
スタＨＢＴで構成する単位トランジスタＴｒが形成さ
れ、それぞれ、ベース領域、コレクタ領域、およびエミ
ッタ領域が形成される。
１−６７それぞれにおいて、ヘテロバイポーラトランジ
スタＨＢＴで構成する単位トランジスタＴｒが形成さ
れ、それぞれ、ベース領域、コレクタ領域、およびエミ
ッタ領域が形成される。
【０１０６】行Ｒ♯１−Ｒ♯６それぞれにおいて、行方
向に沿って、サブエミッタ配線５ｃ１−５ｃ６が配設さ
れる。これらのサブエミッタ配線５ｃ１−５ｃ６は、そ
れぞれ、対応の行の単位トランジスタセル領域のエミッ
タ領域にエミッタバラスト抵抗を介して電気的に接続さ
れる。これらのエミッタバラスト抵抗は、図４において
は、エピタキシャル層で構成され、サブエミッタ配線５
ｃ１−５ｃ６それぞれと２次元レイアウトにおいて重な
り合うように配置される。これらのエミッタバラスト抵
抗は拡散抵抗で構成されてもよい。
向に沿って、サブエミッタ配線５ｃ１−５ｃ６が配設さ
れる。これらのサブエミッタ配線５ｃ１−５ｃ６は、そ
れぞれ、対応の行の単位トランジスタセル領域のエミッ
タ領域にエミッタバラスト抵抗を介して電気的に接続さ
れる。これらのエミッタバラスト抵抗は、図４において
は、エピタキシャル層で構成され、サブエミッタ配線５
ｃ１−５ｃ６それぞれと２次元レイアウトにおいて重な
り合うように配置される。これらのエミッタバラスト抵
抗は拡散抵抗で構成されてもよい。
【０１０７】サブエミッタ配線５ｃ１−５ｃ６は、その
トランジスタセルアレイ外部に列方向に延在して配置さ
れるエミッタ配線５ａおよび５ｂに接続される。これら
のエミッタ配線５ａおよび５ｂは、接地電圧を供給する
接地ノードに接続される。ＤＣＳ用電力増幅トランジス
タおよびＧＳＭ用電力増幅トランジスタのエミッタは、
共通に、図示しないエミッタバラスト抵抗を介して接地
ノードに結合される。
トランジスタセルアレイ外部に列方向に延在して配置さ
れるエミッタ配線５ａおよび５ｂに接続される。これら
のエミッタ配線５ａおよび５ｂは、接地電圧を供給する
接地ノードに接続される。ＤＣＳ用電力増幅トランジス
タおよびＧＳＭ用電力増幅トランジスタのエミッタは、
共通に、図示しないエミッタバラスト抵抗を介して接地
ノードに結合される。
【０１０８】トランジスタセル領域１１−１７ないし６
１−６７それぞれのベース領域に、ベースバラスト抵抗
７が電気的に接続される。単位トランジスタ行Ｒ♯１、
Ｒ♯３およびＲ♯５において、行方向に延在して、サブ
ベース配線２ｂ１、２ｂ２および２ｂ３がそれぞれ配設
され、これらは、それぞれ対応の行におけるベースバラ
スト抵抗を介して対応の行の単位セル領域のベース領域
に電気的に接続される。単位セル行Ｒ♯２、Ｒ♯４およ
びＲ♯６において、行方向に延在して、ＧＳＭ用のサブ
ベース配線２ａ１、２ａ２および２ａ３が配設され、そ
れぞれ対応の行におけるベースバラスト抵抗７を介して
対応の行の単位セル領域のベース領域に電気的に接続さ
れる。
１−６７それぞれのベース領域に、ベースバラスト抵抗
７が電気的に接続される。単位トランジスタ行Ｒ♯１、
Ｒ♯３およびＲ♯５において、行方向に延在して、サブ
ベース配線２ｂ１、２ｂ２および２ｂ３がそれぞれ配設
され、これらは、それぞれ対応の行におけるベースバラ
スト抵抗を介して対応の行の単位セル領域のベース領域
に電気的に接続される。単位セル行Ｒ♯２、Ｒ♯４およ
びＲ♯６において、行方向に延在して、ＧＳＭ用のサブ
ベース配線２ａ１、２ａ２および２ａ３が配設され、そ
れぞれ対応の行におけるベースバラスト抵抗７を介して
対応の行の単位セル領域のベース領域に電気的に接続さ
れる。
【０１０９】ＧＳＭ用サブベース配線２ａ１−２ａ３
は、共通に、スルーホール８ａを介して、列方向に延在
して配置されるＧＳＭ用ベース配線１ａに接続される。
また、ＤＣＳ用サブベース配線２ｂ１〜２ｂ３は、列方
向に延在して配置されるＤＣＳ用ベース配線１ｂに、ス
ルーホール８ｂを介して電気的に接続される。ＤＣＳベ
ース配線１ｂには、ＤＣＳ用入力信号およびＤＣＳ用ベ
ースバイアス電圧が伝達される。ＧＳＭ用ベース配線１
ａには、前段の段間整合回路からのＧＳＭ信号と、ベー
スバイアス電圧制御回路からのベースバイアス電圧が伝
達される。これらのベース配線１ａおよび１ｂは、隣接
して列方向に延在して配置される。
は、共通に、スルーホール８ａを介して、列方向に延在
して配置されるＧＳＭ用ベース配線１ａに接続される。
また、ＤＣＳ用サブベース配線２ｂ１〜２ｂ３は、列方
向に延在して配置されるＤＣＳ用ベース配線１ｂに、ス
ルーホール８ｂを介して電気的に接続される。ＤＣＳベ
ース配線１ｂには、ＤＣＳ用入力信号およびＤＣＳ用ベ
ースバイアス電圧が伝達される。ＧＳＭ用ベース配線１
ａには、前段の段間整合回路からのＧＳＭ信号と、ベー
スバイアス電圧制御回路からのベースバイアス電圧が伝
達される。これらのベース配線１ａおよび１ｂは、隣接
して列方向に延在して配置される。
【０１１０】単位セル領域の列それぞれに対応して、Ｄ
ＣＳ用サブコレクタ配線４ｂ１−４ｂ７が列方向に延在
して配置され、またサブコレクタ配線４ｂ１−４ｂ７そ
れぞれに隣接してかつ列方向に延在して、ＧＳＭ用サブ
コレクタ配線４ａ１−４ａ７が配設される。これらのサ
ブコレクタ配線４ｂ１−４ｂ７は、それぞれ、対応の列
におけるＤＣＳ用単位セル領域のコレクタ領域にスルー
ホール８ｂを介して電気的に接続される。また、サブコ
レクタ配線４ａ１−４ａ７は、それぞれ、対応の列にお
いて、ＧＳＭ用単位セル領域のコレクタ領域にスルーホ
ール８ａを介して電気的に接続される。
ＣＳ用サブコレクタ配線４ｂ１−４ｂ７が列方向に延在
して配置され、またサブコレクタ配線４ｂ１−４ｂ７そ
れぞれに隣接してかつ列方向に延在して、ＧＳＭ用サブ
コレクタ配線４ａ１−４ａ７が配設される。これらのサ
ブコレクタ配線４ｂ１−４ｂ７は、それぞれ、対応の列
におけるＤＣＳ用単位セル領域のコレクタ領域にスルー
ホール８ｂを介して電気的に接続される。また、サブコ
レクタ配線４ａ１−４ａ７は、それぞれ、対応の列にお
いて、ＧＳＭ用単位セル領域のコレクタ領域にスルーホ
ール８ａを介して電気的に接続される。
【０１１１】したがって、この配置においては、ＤＣＳ
用のスルーホール８ｂは、列方向において１行おきに配
置され、またＧＳＭ用のスルーホール８ａが、列方向に
おいて１行おきに配設される。
用のスルーホール８ｂは、列方向において１行おきに配
置され、またＧＳＭ用のスルーホール８ａが、列方向に
おいて１行おきに配設される。
【０１１２】サブコレクタ配線４ｂ１−４ｂ７が、トラ
ンジスタセルアレイの一方側に列方向に延在して配置さ
れるＤＣＳ用コレクタ配線３ｂに接続され、また、サブ
コレクタ配線４ａ１−４ａ７は、このトランジスタセル
アレイに関してＤＣＳ用コレクタ配線３ｂと対向して列
方向に延在して配置されるコレクタ配線３ａに接続され
る。コレクタ配線３ａおよび３ｂの間に、直流カット用
（交流短絡用）の容量素子Ｃｃｃと、インダクタンス素
子Ｌｃｃが直列に接続される。
ンジスタセルアレイの一方側に列方向に延在して配置さ
れるＤＣＳ用コレクタ配線３ｂに接続され、また、サブ
コレクタ配線４ａ１−４ａ７は、このトランジスタセル
アレイに関してＤＣＳ用コレクタ配線３ｂと対向して列
方向に延在して配置されるコレクタ配線３ａに接続され
る。コレクタ配線３ａおよび３ｂの間に、直流カット用
（交流短絡用）の容量素子Ｃｃｃと、インダクタンス素
子Ｌｃｃが直列に接続される。
【０１１３】図４において、サブコレクタ配線４ａ１−
４ａ７とサブコレクタ配線４ｂ１−４ｂ７は、それぞ
れ、互いに隣接して列方向に延在して、かつ行方向にお
いて交互に配置される。
４ａ７とサブコレクタ配線４ｂ１−４ｂ７は、それぞ
れ、互いに隣接して列方向に延在して、かつ行方向にお
いて交互に配置される。
【０１１４】この図４に示すように、単位トランジスタ
のセル領域のレイアウトにおいて、サブコレクタ配線４
ｂ１−４ｂ７および４ａ１−４ａ７が、各列にそれぞれ
配置されるため、サブコレクタ配線による面積増大は生
じるものの、ＧＳＭ用単位トランジスタとＤＣＳ用単位
トランジスタを、列方向において交互に配置することに
より、ＧＳＭ用単位トランジスタの列方向の距離および
ＤＣＳ用単位トランジスタの列方向の距離を大きくとる
ことができ、単位トランジスタセルの列方向のピッチを
十分小さくしても、熱抵抗を十分小さくして、熱集中を
防止することができる。応じて、ＤＣＳ用トランジスタ
およびＧＳＭ用トランジスタを個々に別々の領域に配置
する場合に比べて、最終段の電力増幅トランジスタの合
計サイズを大幅に低減することができ、チップサイズを
低減することができる。
のセル領域のレイアウトにおいて、サブコレクタ配線４
ｂ１−４ｂ７および４ａ１−４ａ７が、各列にそれぞれ
配置されるため、サブコレクタ配線による面積増大は生
じるものの、ＧＳＭ用単位トランジスタとＤＣＳ用単位
トランジスタを、列方向において交互に配置することに
より、ＧＳＭ用単位トランジスタの列方向の距離および
ＤＣＳ用単位トランジスタの列方向の距離を大きくとる
ことができ、単位トランジスタセルの列方向のピッチを
十分小さくしても、熱抵抗を十分小さくして、熱集中を
防止することができる。応じて、ＤＣＳ用トランジスタ
およびＧＳＭ用トランジスタを個々に別々の領域に配置
する場合に比べて、最終段の電力増幅トランジスタの合
計サイズを大幅に低減することができ、チップサイズを
低減することができる。
【０１１５】また、ＤＣＳ用サブコレクタ配線４ｂ１−
４ｂ７とＧＳＭ用サブコレクタ配線４ａ１−４ａ７が、
互いに隣接して配置されており、いわゆる「インターデ
ィジット」の形で、サブコレクタ配線が配置され、コレ
クタ間の寄生容量が比較的大きくなる。この場合、通
常、バンド間アイソレーションと呼ばれる問題が生じ
る。すなわち、ＧＳＭ動作時に生じる９００ＭＨｚの２
倍の高調波成分１８００ＭＨｚが、ＤＣＳの出力段整合
回路を通過し、その一部が、アンテナから輻射される可
能性が生じる。これは、ＤＣＳ／ＧＳＭ用電力増幅回路
においては、カプラが配置されているだけであり、ＰＤ
Ｃのようなバンド間アイソレータが配置されていないた
め、容易に、混在配置によるインターディジット型キャ
パシタの形成により、このバンド間アイソレーションの
問題が生じる可能性がある。
４ｂ７とＧＳＭ用サブコレクタ配線４ａ１−４ａ７が、
互いに隣接して配置されており、いわゆる「インターデ
ィジット」の形で、サブコレクタ配線が配置され、コレ
クタ間の寄生容量が比較的大きくなる。この場合、通
常、バンド間アイソレーションと呼ばれる問題が生じ
る。すなわち、ＧＳＭ動作時に生じる９００ＭＨｚの２
倍の高調波成分１８００ＭＨｚが、ＤＣＳの出力段整合
回路を通過し、その一部が、アンテナから輻射される可
能性が生じる。これは、ＤＣＳ／ＧＳＭ用電力増幅回路
においては、カプラが配置されているだけであり、ＰＤ
Ｃのようなバンド間アイソレータが配置されていないた
め、容易に、混在配置によるインターディジット型キャ
パシタの形成により、このバンド間アイソレーションの
問題が生じる可能性がある。
【０１１６】ＤＣＳ用サブコレクタ配線４ｂ１−４ｂ７
およびＧＳＭ用コレクタ配線４ａ１−４ａ７の寄生容量
により生じるコレクタ配線３ａおよび３ｂ間の配線間容
量と、インダクタンス素子Ｌｃｃとにより、ＤＣＳ周波
数帯において共振動作を行なう並列共振回路を形成す
る。これにより、ＧＳＭ動作時において発生するＧＳＭ
２次高調波成分に対して、この並列共振回路のインピー
ダンスが無限大となり、ＧＳＭの第２次高調波が、ＤＣ
Ｓコレクタ配線３ｂから出力段整合回路を介して漏洩す
るのを防止することができる。
およびＧＳＭ用コレクタ配線４ａ１−４ａ７の寄生容量
により生じるコレクタ配線３ａおよび３ｂ間の配線間容
量と、インダクタンス素子Ｌｃｃとにより、ＤＣＳ周波
数帯において共振動作を行なう並列共振回路を形成す
る。これにより、ＧＳＭ動作時において発生するＧＳＭ
２次高調波成分に対して、この並列共振回路のインピー
ダンスが無限大となり、ＧＳＭの第２次高調波が、ＤＣ
Ｓコレクタ配線３ｂから出力段整合回路を介して漏洩す
るのを防止することができる。
【０１１７】以上のように、この発明の実施の形態２に
従えば、ＧＳＭ用単位トランジスタおよびＤＣＳ用単位
トランジスタを、列方向において交互に配置しており、
最終段電力増幅トランジスタの合計サイズをほとんど増
加させることなく、効率的に熱集中に起因する電流集中
を防止することができ、単位トランジスタの焼損などの
問題を回避することができる。
従えば、ＧＳＭ用単位トランジスタおよびＤＣＳ用単位
トランジスタを、列方向において交互に配置しており、
最終段電力増幅トランジスタの合計サイズをほとんど増
加させることなく、効率的に熱集中に起因する電流集中
を防止することができ、単位トランジスタの焼損などの
問題を回避することができる。
【０１１８】また、外部に、ＤＣＳ周波数帯において並
列共振回路を構成するためのインダクタンス素子Ｌｃｃ
を配置しており、ＤＣＳ用サブコレクタ配線とＧＳＭ用
サブコレクタ配線が隣接して配置される場合において
も、この並列共振回路により、確実に、ＧＳＭ高調波が
ＤＣＳ出力部に漏洩するのを防止することができ、バン
ド間アイソレーションの劣化を確実に防止することがで
き、送信品質の劣化を抑制することができる。
列共振回路を構成するためのインダクタンス素子Ｌｃｃ
を配置しており、ＤＣＳ用サブコレクタ配線とＧＳＭ用
サブコレクタ配線が隣接して配置される場合において
も、この並列共振回路により、確実に、ＧＳＭ高調波が
ＤＣＳ出力部に漏洩するのを防止することができ、バン
ド間アイソレーションの劣化を確実に防止することがで
き、送信品質の劣化を抑制することができる。
【０１１９】なお、ＤＣＳ単位トランジスタとＧＳＭ単
位トランジスタの配置順序は、これらの単位トランジス
タが列方向に沿って交互に配列される限り、任意であ
る。
位トランジスタの配置順序は、これらの単位トランジス
タが列方向に沿って交互に配列される限り、任意であ
る。
【０１２０】また、ＤＣＳ最終段電力増幅トランジスタ
とＧＳＭ最終段電力増幅トランジスタをそれぞれ構成す
る単位トランジスタの数は、それぞれ、ＤＣＳ電力増幅
器およびＧＳＭ電力増幅器に要求される電力条件に応じ
て適当に定められればよく、これらの最終段電力増幅ト
ランジスタの単位トランジスタの数は、同じであってよ
くまた、異なっていても良い（図１８参照）。
とＧＳＭ最終段電力増幅トランジスタをそれぞれ構成す
る単位トランジスタの数は、それぞれ、ＤＣＳ電力増幅
器およびＧＳＭ電力増幅器に要求される電力条件に応じ
て適当に定められればよく、これらの最終段電力増幅ト
ランジスタの単位トランジスタの数は、同じであってよ
くまた、異なっていても良い（図１８参照）。
【０１２１】［実施の形態３］図５は、この発明の実施
の形態３に従う単位トランジスタの配置を概略的に示す
図である。図５において、単位トランジスタが行列状に
配列される。単位トランジスタ行Ｒ♯１−Ｒ♯６それぞ
れにおいて、ＤＣＳ用電力増幅トランジスタを生成する
単位トランジスタＤとＧＳＭ用電力増幅トランジスタを
構成する単位トランジスタＧが交互に配置される。ま
た、単位トランジスタ列Ｃ♯１−Ｃ♯７それぞれにおい
ても、ＤＣＳ単位トランジスタＤとＧＳＭ単位トランジ
スタＧが交互に配置される。すなわち、この図５に示す
単位トランジスタセルの配置においては、行方向および
列方向それぞれにおいて、ＤＣＳ単位トランジスタＤと
ＧＳＭ単位トランジスタＧが交互に配置される。
の形態３に従う単位トランジスタの配置を概略的に示す
図である。図５において、単位トランジスタが行列状に
配列される。単位トランジスタ行Ｒ♯１−Ｒ♯６それぞ
れにおいて、ＤＣＳ用電力増幅トランジスタを生成する
単位トランジスタＤとＧＳＭ用電力増幅トランジスタを
構成する単位トランジスタＧが交互に配置される。ま
た、単位トランジスタ列Ｃ♯１−Ｃ♯７それぞれにおい
ても、ＤＣＳ単位トランジスタＤとＧＳＭ単位トランジ
スタＧが交互に配置される。すなわち、この図５に示す
単位トランジスタセルの配置においては、行方向および
列方向それぞれにおいて、ＤＣＳ単位トランジスタＤと
ＧＳＭ単位トランジスタＧが交互に配置される。
【０１２２】このＧＳＭ単位トランジスタＧのコレクタ
を相互接続するために、単位トランジスタ列Ｃ♯１−Ｃ
♯７それぞれにおいて、サブコレクタ配線４ａ１−４ａ
７が列方向に延在して配置され、またＤＣＳ用単位トラ
ンジスタＤのコレクタを接続するためのサブコレクタ配
線４ｂ１−４ｂ７が列方向に延在して配置される。これ
らのサブコレクタ配線４ａ１−４ａ７が共通にＧＳＭ出
力線３ａに結合され、サブコレクタ配線４ｂ１−４ｂ
が、ＤＣＳ出力線３ｂに共通に結合される。これらの出
力線３ａおよび３ｂの間に、直流カット用、すなわち交
流短絡用の容量素子Ｃｃｃとインダクタンス素子Ｌｃｃ
が直列に接続される。
を相互接続するために、単位トランジスタ列Ｃ♯１−Ｃ
♯７それぞれにおいて、サブコレクタ配線４ａ１−４ａ
７が列方向に延在して配置され、またＤＣＳ用単位トラ
ンジスタＤのコレクタを接続するためのサブコレクタ配
線４ｂ１−４ｂ７が列方向に延在して配置される。これ
らのサブコレクタ配線４ａ１−４ａ７が共通にＧＳＭ出
力線３ａに結合され、サブコレクタ配線４ｂ１−４ｂ
が、ＤＣＳ出力線３ｂに共通に結合される。これらの出
力線３ａおよび３ｂの間に、直流カット用、すなわち交
流短絡用の容量素子Ｃｃｃとインダクタンス素子Ｌｃｃ
が直列に接続される。
【０１２３】この図５に示すレイアウトにおいて、単位
トランジスタ列Ｃ♯１−Ｃ♯７それぞれにおいて、サブ
コレクタ配線４ａｉおよび４ｂｉ（ｉ＝１−７）が隣接
して配置される。したがって図６に示すように、実施の
形態２のレイアウトと同様にＧＳＭ用サブコレクタ配線
４ａ１−４ａ７が、それぞれ、ＤＣＳサブコレクタ配線
４ｂ１−４ｂ７と交互に配置するレイアウトとなり、い
わゆるインターディジットキャパシタが出力信号線３ａ
および３ｂにより形成される。
トランジスタ列Ｃ♯１−Ｃ♯７それぞれにおいて、サブ
コレクタ配線４ａｉおよび４ｂｉ（ｉ＝１−７）が隣接
して配置される。したがって図６に示すように、実施の
形態２のレイアウトと同様にＧＳＭ用サブコレクタ配線
４ａ１−４ａ７が、それぞれ、ＤＣＳサブコレクタ配線
４ｂ１−４ｂ７と交互に配置するレイアウトとなり、い
わゆるインターディジットキャパシタが出力信号線３ａ
および３ｂにより形成される。
【０１２４】このインターディジットキャパシタの容量
を容量Ｃｐｒとすると、容量Ｃｐｒとインダクタンス素
子Ｌｃｃにより、ＤＣＳ周波数帯に対する並列共振回路
を構成する。これにより、ＧＳＭ動作時において、寄生
容量Ｃｐｒとインダクタンス素子Ｌｃｃにより形成され
る並列共振回路により、ＧＳＭ周波数帯の２次高調波成
分は、この並列共振回路により、実質的に無限大のイン
ピーダンスを介してＤＣＳ出力信号線３ｂに結合される
ため、このＤＣＳ出力信号線３ｂに対するＧＳＭ周波数
帯域の２次高調波成分のリークが防止される。
を容量Ｃｐｒとすると、容量Ｃｐｒとインダクタンス素
子Ｌｃｃにより、ＤＣＳ周波数帯に対する並列共振回路
を構成する。これにより、ＧＳＭ動作時において、寄生
容量Ｃｐｒとインダクタンス素子Ｌｃｃにより形成され
る並列共振回路により、ＧＳＭ周波数帯の２次高調波成
分は、この並列共振回路により、実質的に無限大のイン
ピーダンスを介してＤＣＳ出力信号線３ｂに結合される
ため、このＤＣＳ出力信号線３ｂに対するＧＳＭ周波数
帯域の２次高調波成分のリークが防止される。
【０１２５】図７は、この発明の実施の形態３における
単位トランジスタのレイアウトを概略的に示す図であ
る。図７においても、図４に示す実施の形態２の単位セ
ルのレイアウトと同様、単位トランジスタＴｒが形成さ
れる単位セル領域１１−１７ないし６１−６７が６行７
列に配置される。
単位トランジスタのレイアウトを概略的に示す図であ
る。図７においても、図４に示す実施の形態２の単位セ
ルのレイアウトと同様、単位トランジスタＴｒが形成さ
れる単位セル領域１１−１７ないし６１−６７が６行７
列に配置される。
【０１２６】単位セル行Ｒ♯１−Ｒ♯６それぞれに対応
して、サブエミッタ配線５ｃ１−５ｃ６が配置される。
これらのサブエミッタ配線５ｃ１−５ｃ６は、それぞ
れ、単位セル領域外部に列方向に延在して配置されるエ
ミッタ配線５ａおよび５ｃに接続される。これらのエミ
ッタ配線５ａおよび５ｂは、接地電圧を供給する接地ノ
ードに結合される。
して、サブエミッタ配線５ｃ１−５ｃ６が配置される。
これらのサブエミッタ配線５ｃ１−５ｃ６は、それぞ
れ、単位セル領域外部に列方向に延在して配置されるエ
ミッタ配線５ａおよび５ｃに接続される。これらのエミ
ッタ配線５ａおよび５ｂは、接地電圧を供給する接地ノ
ードに結合される。
【０１２７】単位セル行Ｒ♯１−Ｒ♯６それぞれにおい
て、ＤＣＳ単位トランジスタＤとＧＳＭ単位トランジス
タＧが交互に配設されるため、単位セル行Ｒ♯１−Ｒ♯
６それぞれにおいて、サブベース配線２ｂ１−２ｂ６お
よび２ａ１−２ａ６が行方向に延在して配置される。サ
ブベース配線２ａ１−２ａ６は、それぞれ、対応の単位
セル行において１つおきの単位セル領域のベース領域に
接続されるベースバラスト抵抗７にスルーホール８ａを
介して接続される。また、サブベース配線２ｂ１−２ｂ
６は、それぞれ対応の単位セル行の単位セルのベース領
域に接続されるベースバラスト抵抗７に、スルーホール
８ｂを介して接続される。
て、ＤＣＳ単位トランジスタＤとＧＳＭ単位トランジス
タＧが交互に配設されるため、単位セル行Ｒ♯１−Ｒ♯
６それぞれにおいて、サブベース配線２ｂ１−２ｂ６お
よび２ａ１−２ａ６が行方向に延在して配置される。サ
ブベース配線２ａ１−２ａ６は、それぞれ、対応の単位
セル行において１つおきの単位セル領域のベース領域に
接続されるベースバラスト抵抗７にスルーホール８ａを
介して接続される。また、サブベース配線２ｂ１−２ｂ
６は、それぞれ対応の単位セル行の単位セルのベース領
域に接続されるベースバラスト抵抗７に、スルーホール
８ｂを介して接続される。
【０１２８】サブベース配線２ａ１−２ａ６は、セルア
レイ領域外部に列方向に延在して配置されるベース配線
１ａにスルーホール８ａを介して接続される。サブベー
ス配線２ｂ１−２ｂ６は、ベース配線１ａに隣接して列
方向に延在して配置されるベース配線１ｂにスルーホー
ル８ｂを介して接続される。ベース配線１ａに、ＧＳＭ
入力信号（前段の整合回路出力信号とベースバイアス制
御電圧）が伝達され、ベース配線１ｂにＤＣＳ入力信号
（前段の整合回路出力信号とベースバイアス制御電圧）
が伝達される。
レイ領域外部に列方向に延在して配置されるベース配線
１ａにスルーホール８ａを介して接続される。サブベー
ス配線２ｂ１−２ｂ６は、ベース配線１ａに隣接して列
方向に延在して配置されるベース配線１ｂにスルーホー
ル８ｂを介して接続される。ベース配線１ａに、ＧＳＭ
入力信号（前段の整合回路出力信号とベースバイアス制
御電圧）が伝達され、ベース配線１ｂにＤＣＳ入力信号
（前段の整合回路出力信号とベースバイアス制御電圧）
が伝達される。
【０１２９】この単位セルアレイ領域において、ＤＣＳ
単位トランジスタＤとＧＳＭ単位トランジスタＧが行お
よび列方向それぞれにおいて交互に配設されるため、ス
ルーホール８ａおよび８ｂも、セルアレイ領域内におい
て行方向および列方向においてＤＣＳ用のスルーホール
８ｂとＧＳＭ用スルーホール８ａが交互に配設され、単
位セル列Ｃ♯１−Ｃ♯７それぞれにおいて、列方向に延
在してサブコレクタ配線４ａ１−４ａ７および４ｂ１−
４ｂ７が配置される。このサブコレクタ配線４ａ１−４
ａ７は、対応の列において１つおきの単位セル領域のコ
レクタ領域にスルーホール８ａを介して電気的に接続さ
れる。サブコレクタ配線４ｂ１−４ｂ７の各々は、対応
の列の１つおきの単位セル領域のコレクタ領域にスルー
ホール８ｂを介して電気的に接続される。このサブコレ
クタ配線４ａ１−４ａ７および４ｂ１−４ｂ７に対して
も、スルーホール８ａおよび８ｂは、行方向および列方
向において交互に配設される。
単位トランジスタＤとＧＳＭ単位トランジスタＧが行お
よび列方向それぞれにおいて交互に配設されるため、ス
ルーホール８ａおよび８ｂも、セルアレイ領域内におい
て行方向および列方向においてＤＣＳ用のスルーホール
８ｂとＧＳＭ用スルーホール８ａが交互に配設され、単
位セル列Ｃ♯１−Ｃ♯７それぞれにおいて、列方向に延
在してサブコレクタ配線４ａ１−４ａ７および４ｂ１−
４ｂ７が配置される。このサブコレクタ配線４ａ１−４
ａ７は、対応の列において１つおきの単位セル領域のコ
レクタ領域にスルーホール８ａを介して電気的に接続さ
れる。サブコレクタ配線４ｂ１−４ｂ７の各々は、対応
の列の１つおきの単位セル領域のコレクタ領域にスルー
ホール８ｂを介して電気的に接続される。このサブコレ
クタ配線４ａ１−４ａ７および４ｂ１−４ｂ７に対して
も、スルーホール８ａおよび８ｂは、行方向および列方
向において交互に配設される。
【０１３０】サブコレクタ配線４ａ１−４ａ７が、ＧＳ
Ｍ用出力信号線を構成するコレクタ配線３ａに共通に接
続され、サブコレクタ配線４ｂ１−４ｂ７が、ＤＣＳ用
出力信号線を構成するコレクタ配線３ｂに共通に接続さ
れる。
Ｍ用出力信号線を構成するコレクタ配線３ａに共通に接
続され、サブコレクタ配線４ｂ１−４ｂ７が、ＤＣＳ用
出力信号線を構成するコレクタ配線３ｂに共通に接続さ
れる。
【０１３１】コレクタ配線３ａおよび３ｂの間に、交流
短絡用（直流カットオフ用）の容量素子Ｃｃｃと、共振
回路を構成するためのインダクタンス素子Ｌｃｃが直列
に接続される。
短絡用（直流カットオフ用）の容量素子Ｃｃｃと、共振
回路を構成するためのインダクタンス素子Ｌｃｃが直列
に接続される。
【０１３２】この図７に示す配線レイアウトにおいて
は、列方向に加えて、さらに行方向においても、ＤＣＳ
用単位トランジスタＤとＧＳＭ用単位トランジスタＧが
交互に配設される。したがって、単位セル行Ｒ♯１−Ｒ
♯６それぞれにおいて、サブベース配線２ａ（２ａ１−
２ａ６）および２ｂ（２ｂ１−２ｂ６）が隣接して配置
されるため、そのサブベース配線の占有面積分単位セル
アレイ領域の面積が増大する。しかしながら、行方向に
おいて、交互にＤＣＳ用単位トランジスタおよびＧＳＭ
用単位トランジスタが交互に配設されているため、最小
のピッチで単位トランジスタセル領域を配置しても、動
作時においては行および列方向において隣接する単位ト
ランジスタは非作動状態にある。従って、等価的に、単
位セル間のピッチが長くされており、十分、熱抵抗を小
さくすることができ、行方向および列方向において熱を
分散させることができ、発熱による電流集中を回避する
ことができる。応じて、トランジスタセルアレイの占有
面積を、従来よりも大幅に低減することができる（行方
向における単位セルピッチも低減することができるた
め）。
は、列方向に加えて、さらに行方向においても、ＤＣＳ
用単位トランジスタＤとＧＳＭ用単位トランジスタＧが
交互に配設される。したがって、単位セル行Ｒ♯１−Ｒ
♯６それぞれにおいて、サブベース配線２ａ（２ａ１−
２ａ６）および２ｂ（２ｂ１−２ｂ６）が隣接して配置
されるため、そのサブベース配線の占有面積分単位セル
アレイ領域の面積が増大する。しかしながら、行方向に
おいて、交互にＤＣＳ用単位トランジスタおよびＧＳＭ
用単位トランジスタが交互に配設されているため、最小
のピッチで単位トランジスタセル領域を配置しても、動
作時においては行および列方向において隣接する単位ト
ランジスタは非作動状態にある。従って、等価的に、単
位セル間のピッチが長くされており、十分、熱抵抗を小
さくすることができ、行方向および列方向において熱を
分散させることができ、発熱による電流集中を回避する
ことができる。応じて、トランジスタセルアレイの占有
面積を、従来よりも大幅に低減することができる（行方
向における単位セルピッチも低減することができるた
め）。
【０１３３】また、実施の形態２と同様、出力信号線間
の生成されるインターディジットキャパシタの寄生容量
は、コンダクタンス素子Ｌｃｃと並列共振回路をＤＣＳ
周波数帯において形成するために、ＧＳＭ動作時におけ
る２次高調波成分がＤＣＳ用出力信号線３ｂに漏洩する
を防止することができる。
の生成されるインターディジットキャパシタの寄生容量
は、コンダクタンス素子Ｌｃｃと並列共振回路をＤＣＳ
周波数帯において形成するために、ＧＳＭ動作時におけ
る２次高調波成分がＤＣＳ用出力信号線３ｂに漏洩する
を防止することができる。
【０１３４】以上のように、この発明の実施の形態３に
従えば、行方向および列方向に交互にＤＣＳ用単位トラ
ンジスタおよびＧＳＭ用単位トランジスタを配置してお
り、行方向および列方向におけるＧＳＭ用単位トランジ
スタおよびＤＣＳ用単位トランジスタの熱抵抗を、単位
セル領域のピッチを大きくすることなく低減することが
でき、最終段電流増幅トランジスタのトータルサイズを
ほとんど増加させることなく、効率的に電流集中を回避
することができる。
従えば、行方向および列方向に交互にＤＣＳ用単位トラ
ンジスタおよびＧＳＭ用単位トランジスタを配置してお
り、行方向および列方向におけるＧＳＭ用単位トランジ
スタおよびＤＣＳ用単位トランジスタの熱抵抗を、単位
セル領域のピッチを大きくすることなく低減することが
でき、最終段電流増幅トランジスタのトータルサイズを
ほとんど増加させることなく、効率的に電流集中を回避
することができる。
【０１３５】また、コレクタ配線３ａおよび３ｂ間にイ
ンダクタンス素子Ｌｃｃを配置しており、ＧＳＭ動作時
においてＤＣＳ周波数帯において、出力信号線３ａおよ
び３ｂ間の寄生容量とインダクタンス素子とで並列共振
回路が形成され、ＧＳＭ周波数帯の２次高調波成分が、
ＤＣＳ信号出力回路に漏洩するのを防止することがで
き、バンド間アイソレーションの劣化を確実に抑制する
ことができる。
ンダクタンス素子Ｌｃｃを配置しており、ＧＳＭ動作時
においてＤＣＳ周波数帯において、出力信号線３ａおよ
び３ｂ間の寄生容量とインダクタンス素子とで並列共振
回路が形成され、ＧＳＭ周波数帯の２次高調波成分が、
ＤＣＳ信号出力回路に漏洩するのを防止することがで
き、バンド間アイソレーションの劣化を確実に抑制する
ことができる。
【０１３６】なお、ＤＣＳ最終段電力増幅トランジスタ
の単位トランジスタの数およびＧＳＭ最終段電力増幅ト
ランジスタの単位トランジスタの数は、それぞれ要求さ
れる電力条件に従って適当に定められる。
の単位トランジスタの数およびＧＳＭ最終段電力増幅ト
ランジスタの単位トランジスタの数は、それぞれ要求さ
れる電力条件に従って適当に定められる。
【０１３７】［実施の形態４］図８は、この発明の実施
の形態４に従う単位トランジスタの配置を概略的に示す
図である。図８において、単位トランジスタが、６行７
列に配置される。行方向においては、ＧＣＳ用の単位ト
ランジスタＧとＤＣＳ用の単位トランジスタＤが交互に
配置される。列方向においては、１種類の単位トランジ
スタが整列して配置される。図８において、単位セル列
Ｃ♯１、Ｃ♯３、Ｃ♯５およびＣ♯７において列方向
に、ＧＣＳ単位トランジスタＧが整列して配置され、単
位セル列Ｃ♯２、Ｃ♯４およびＣ♯６においては、ＤＣ
Ｓ単位トランジスタＤが整列して配置される。
の形態４に従う単位トランジスタの配置を概略的に示す
図である。図８において、単位トランジスタが、６行７
列に配置される。行方向においては、ＧＣＳ用の単位ト
ランジスタＧとＤＣＳ用の単位トランジスタＤが交互に
配置される。列方向においては、１種類の単位トランジ
スタが整列して配置される。図８において、単位セル列
Ｃ♯１、Ｃ♯３、Ｃ♯５およびＣ♯７において列方向
に、ＧＣＳ単位トランジスタＧが整列して配置され、単
位セル列Ｃ♯２、Ｃ♯４およびＣ♯６においては、ＤＣ
Ｓ単位トランジスタＤが整列して配置される。
【０１３８】ＧＳＭ単位トランジスタＧのコレクタ領域
は、サブコレクタ配線４ａ１−４ａ４を介してＧＳＭ用
出力信号線を構成するコレクタ配線３ａに結合される。
ＤＣＳ単位トランジスタＤのコレクタ領域を相互接続す
るサブコレクタ配線４ｂ１、４ｂ２および４ｂ３が、そ
れぞれ、単位セル列Ｃ♯２、Ｃ♯４およびＣ♯６に対応
して配置され、かつＤＣＳ用出力信号線を構成するコレ
クタ配線３ｂに接続される。
は、サブコレクタ配線４ａ１−４ａ４を介してＧＳＭ用
出力信号線を構成するコレクタ配線３ａに結合される。
ＤＣＳ単位トランジスタＤのコレクタ領域を相互接続す
るサブコレクタ配線４ｂ１、４ｂ２および４ｂ３が、そ
れぞれ、単位セル列Ｃ♯２、Ｃ♯４およびＣ♯６に対応
して配置され、かつＤＣＳ用出力信号線を構成するコレ
クタ配線３ｂに接続される。
【０１３９】これらのＤＣＳ用出力信号線（ＤＣＳコレ
クタ配線）３ｂとＧＳＭ出力信号線（ＧＳＭコレクタ配
線）３ａの間に、直流カット用の容量素子Ｃｃｃと並列
共振回路構成用のインダクタンス素子Ｌｃｃが直列に接
続される。
クタ配線）３ｂとＧＳＭ出力信号線（ＧＳＭコレクタ配
線）３ａの間に、直流カット用の容量素子Ｃｃｃと並列
共振回路構成用のインダクタンス素子Ｌｃｃが直列に接
続される。
【０１４０】この図８に示す単位トランジスタの配置に
おいて、行方向に沿ってＧＳＭ用単位トランジスタＧと
ＤＣＳ用単位トランジスタＤが交互に配置される。動作
時においては、ＧＳＭ単位トランジスタＧとＤＣＳ単位
トランジスタＤの一方が動作するだけであるため、これ
らのＧＳＭ単位トランジスタＧとＤＣＳ単位トランジス
タＤの列方向のピッチを十分に確保することができ、こ
れらのトランジスタの行方向における熱抵抗を小さくで
き、熱に起因する電流集中を防止することができる。
おいて、行方向に沿ってＧＳＭ用単位トランジスタＧと
ＤＣＳ用単位トランジスタＤが交互に配置される。動作
時においては、ＧＳＭ単位トランジスタＧとＤＣＳ単位
トランジスタＤの一方が動作するだけであるため、これ
らのＧＳＭ単位トランジスタＧとＤＣＳ単位トランジス
タＤの列方向のピッチを十分に確保することができ、こ
れらのトランジスタの行方向における熱抵抗を小さくで
き、熱に起因する電流集中を防止することができる。
【０１４１】また、単位セル列Ｃ♯１ないしＣ♯７にお
いて、交互にＧＳＭ用サブコレクタ配線４ａ１ないし４
ａ４とＤＣＳ用サブコレクタ配線４ｂ１ないし４ｂ３が
配置される。この場合においても、出力信号線３ａおよ
び３ｂの間に、インターディジットキャパシタが構成さ
れる。このインターディジットキャパシタとインダクタ
ンス素子Ｌｃｃとにより、ＤＣＳ周波数帯での並列共振
回路を構成する。これにより、ＧＳＭ動作時において、
その２次高調波（１８００ＭＨｚ）成分が、ＤＣＳ出力
信号線３ｂを介してＤＣＳ出力回路に漏洩し、このＤＣ
Ｓ出力回路を介してアンテナ端子に漏洩するのを防止す
ることができ、バンド間アイソレーションの劣化を抑制
することができる。
いて、交互にＧＳＭ用サブコレクタ配線４ａ１ないし４
ａ４とＤＣＳ用サブコレクタ配線４ｂ１ないし４ｂ３が
配置される。この場合においても、出力信号線３ａおよ
び３ｂの間に、インターディジットキャパシタが構成さ
れる。このインターディジットキャパシタとインダクタ
ンス素子Ｌｃｃとにより、ＤＣＳ周波数帯での並列共振
回路を構成する。これにより、ＧＳＭ動作時において、
その２次高調波（１８００ＭＨｚ）成分が、ＤＣＳ出力
信号線３ｂを介してＤＣＳ出力回路に漏洩し、このＤＣ
Ｓ出力回路を介してアンテナ端子に漏洩するのを防止す
ることができ、バンド間アイソレーションの劣化を抑制
することができる。
【０１４２】図９は、この発明の実施の形態４の単位ト
ランジスタのレイアウトのより具体的な配置を示す図で
ある。図９において、単位トランジスタＴｒは６行７列
に整列して配置される単位セル領域１１‐１７ないし６
１‐６７に形成される。
ランジスタのレイアウトのより具体的な配置を示す図で
ある。図９において、単位トランジスタＴｒは６行７列
に整列して配置される単位セル領域１１‐１７ないし６
１‐６７に形成される。
【０１４３】単位セル行Ｒ♯１−Ｒ♯６それぞれに対応
して、サブエミッタ配線５ｃ１−５ｃ６が配設される。
これらのサブエミッタ配線５ｃ１−５ｃ６は、それぞれ
対応の行の単位セルのエミッタ領域に図示しないエミッ
タバラスト抵抗を介して電気的に結合されて、かつこの
セルアレイ領域外部に列方向に延在して配置されるエミ
ッタ配線５ａおよび５ｂに結合される。
して、サブエミッタ配線５ｃ１−５ｃ６が配設される。
これらのサブエミッタ配線５ｃ１−５ｃ６は、それぞれ
対応の行の単位セルのエミッタ領域に図示しないエミッ
タバラスト抵抗を介して電気的に結合されて、かつこの
セルアレイ領域外部に列方向に延在して配置されるエミ
ッタ配線５ａおよび５ｂに結合される。
【０１４４】また、単位セル行Ｒ♯１−Ｒ♯６それぞれ
に対応して、サブベース配線２ａ１，２ｂ１ないし２ａ
６，２ｂ６が行方向に延在して配置される。行方向にお
いて、交互にＤＣＳ単位トランジスタとＧＳＭ単位トラ
ンジスタが配置されるため、単位セル行Ｒ♯１‐Ｒ♯６
それぞれにおいて、２本のサブベース配線が配置され
る。
に対応して、サブベース配線２ａ１，２ｂ１ないし２ａ
６，２ｂ６が行方向に延在して配置される。行方向にお
いて、交互にＤＣＳ単位トランジスタとＧＳＭ単位トラ
ンジスタが配置されるため、単位セル行Ｒ♯１‐Ｒ♯６
それぞれにおいて、２本のサブベース配線が配置され
る。
【０１４５】単位セル行Ｒ♯１−Ｒ♯６それぞれにおい
て、サブベース配線２ａ１，２ｂ１ないし２ａ６，２ｂ
６の対をなすサブベース配線が、交互に、ベースバラス
ト抵抗７にスルーホール８ａおよび８ｂを介して電気的
に接続される。したがって、単位セル行Ｒ♯１−Ｒ♯６
それぞれにおいて、サブベース配線２ａ（２ａ１−２ａ
６）および２ｂ（２ｂ１−２ｂ６）に対しては、スルー
ホール８ａおよび８ｂが、交互に配置される。列方向に
おいて、スルーホール８ａおよび８ｂが整列して各行に
おいて形成される。
て、サブベース配線２ａ１，２ｂ１ないし２ａ６，２ｂ
６の対をなすサブベース配線が、交互に、ベースバラス
ト抵抗７にスルーホール８ａおよび８ｂを介して電気的
に接続される。したがって、単位セル行Ｒ♯１−Ｒ♯６
それぞれにおいて、サブベース配線２ａ（２ａ１−２ａ
６）および２ｂ（２ｂ１−２ｂ６）に対しては、スルー
ホール８ａおよび８ｂが、交互に配置される。列方向に
おいて、スルーホール８ａおよび８ｂが整列して各行に
おいて形成される。
【０１４６】サブベース配線２ａ１−２ａ６は、セルア
レイ領域外部に列方向に延在して配置されるベース配線
１ａにスルーホール８ａを介して共通に結合され、また
サブベース配線２ｂ１−２ｂ６は、ベース配線１ａに隣
接して列方向に延在して配置されるベース配線１ｂにス
ルーホール８ｂを介して共通に結合される。
レイ領域外部に列方向に延在して配置されるベース配線
１ａにスルーホール８ａを介して共通に結合され、また
サブベース配線２ｂ１−２ｂ６は、ベース配線１ａに隣
接して列方向に延在して配置されるベース配線１ｂにス
ルーホール８ｂを介して共通に結合される。
【０１４７】ベース配線１ａおよび１ｂには、それぞ
れ、ＧＳＭ入力信号およびＤＣＳ入力信号が与えられ
る。
れ、ＧＳＭ入力信号およびＤＣＳ入力信号が与えられ
る。
【０１４８】単位セル列Ｃ♯１、Ｃ♯３、Ｃ♯５および
Ｃ♯７に対応して、列方向に延在して、サブコレクタ配
線４ａ１−４ａ４が配置される。サブコレクタ配線４ａ
１−４ａ４は、それぞれ対応の単位セル列において、単
位セル領域のコレクタ領域に、スルーホール８ａを介し
て電気的に接続される。サブコレクタ配線４ａ１−４ａ
４は、ＧＳＭ出力信号線を構成するコレクタ配線３ａに
共通に結合される。
Ｃ♯７に対応して、列方向に延在して、サブコレクタ配
線４ａ１−４ａ４が配置される。サブコレクタ配線４ａ
１−４ａ４は、それぞれ対応の単位セル列において、単
位セル領域のコレクタ領域に、スルーホール８ａを介し
て電気的に接続される。サブコレクタ配線４ａ１−４ａ
４は、ＧＳＭ出力信号線を構成するコレクタ配線３ａに
共通に結合される。
【０１４９】単位セル列Ｃ♯２、Ｃ♯４およびＣ♯６そ
れぞれにおいて列方向に延在してサブコレクタ配線４ｂ
１、４ｂ２および４ｂ３が列方向に延在して配置され
る。これらのサブコレクタ配線４ｂ１−４ｂ３の各々
は、対応の単位セル列における単位セル領域のコレクタ
領域にスルーホール８ｂを介して電気的に接続される。
サブコレクタ配線４ｂ１−４ｂ３は、共通にＤＣＳ出力
信号線を構成するコレクタ配線３ｂに結合される。
れぞれにおいて列方向に延在してサブコレクタ配線４ｂ
１、４ｂ２および４ｂ３が列方向に延在して配置され
る。これらのサブコレクタ配線４ｂ１−４ｂ３の各々
は、対応の単位セル列における単位セル領域のコレクタ
領域にスルーホール８ｂを介して電気的に接続される。
サブコレクタ配線４ｂ１−４ｂ３は、共通にＤＣＳ出力
信号線を構成するコレクタ配線３ｂに結合される。
【０１５０】コレクタ配線（出力信号線）３ａおよび３
ｂの間に、容量素子Ｃｃｃおよびインダクタンス素子Ｌ
ｃｃが直列に接続される。
ｂの間に、容量素子Ｃｃｃおよびインダクタンス素子Ｌ
ｃｃが直列に接続される。
【０１５１】この図９に示す配線レイアウトにおいて
は、単位セル列Ｃ♯１−Ｃ♯７それぞれにおいて１つの
サブコレクタ配線が配置されるだけである。しかしなが
ら、これらのサブコレクタ配線４ａ１−４ａ４および４
ｂ１−４ｂ３は、行方向において交互に配置されてお
り、単に、単位セル領域の行方向のピッチだけ離れてい
るだけであり、同一配線層の配線で構成される。したが
って、出力信号線を構成するコレクタ配線３ａおよび３
ｂが、単位セルアレイ領域に関して対向して配置される
場合においても、「インターディジットキャパシタ」が
形成され、先の実施の形態２および３と同様、寄生容量
が存在する。
は、単位セル列Ｃ♯１−Ｃ♯７それぞれにおいて１つの
サブコレクタ配線が配置されるだけである。しかしなが
ら、これらのサブコレクタ配線４ａ１−４ａ４および４
ｂ１−４ｂ３は、行方向において交互に配置されてお
り、単に、単位セル領域の行方向のピッチだけ離れてい
るだけであり、同一配線層の配線で構成される。したが
って、出力信号線を構成するコレクタ配線３ａおよび３
ｂが、単位セルアレイ領域に関して対向して配置される
場合においても、「インターディジットキャパシタ」が
形成され、先の実施の形態２および３と同様、寄生容量
が存在する。
【０１５２】ＧＳＭ動作時に容量結合による高調波成分
が発生した場合においては、その寄生容量とインダクタ
ンス素子Ｌｃｃとにより、並列共振回路を構成し、コレ
クタ配線３ａおよび３ｂ間のインピーダンスを最大とし
て容量結合による信号伝播を防止することができ、ＧＳ
Ｍ動作時の２次高調波成分が、コレクタ配線３ｂを介し
てＤＣＳ出力回路へ漏洩するのを防止することができ
る。
が発生した場合においては、その寄生容量とインダクタ
ンス素子Ｌｃｃとにより、並列共振回路を構成し、コレ
クタ配線３ａおよび３ｂ間のインピーダンスを最大とし
て容量結合による信号伝播を防止することができ、ＧＳ
Ｍ動作時の２次高調波成分が、コレクタ配線３ｂを介し
てＤＣＳ出力回路へ漏洩するのを防止することができ
る。
【０１５３】なお、この実施の形態４においては、最終
段のＤＣＳ電力増幅トランジスタを構成する単位トラン
ジスタＧの数と、最終段の電力増幅トランジスタを構成
する単位トランジスタＤの数が異なる。これらの単位ト
ランジスタの数は、ＤＣＳ電力増幅器およびＧＳＭ電力
増幅器それぞれにおいて要求される駆動電力に応じて適
当に定められる。したがって、これらの最終段のＧＳＭ
電力増幅トランジスタおよびＤＣＳ電力増幅トランジス
タの単位トランジスタの数は、それぞれ等しくされても
よい。この場合、さらに、単にＤＣＳ電力増幅トランジ
スタを構成する単位トランジスタＤを構成する単位セル
領域を、図９の行方向の外側の領域に列方向に整列して
配置することにより、これらのＤＣＳ電力増幅トランジ
スタおよびＧＳＭ電力増幅トランジスタをそれぞれ構成
する単位トランジスタＤおよびＧの数を互いに等しくす
ることができる。
段のＤＣＳ電力増幅トランジスタを構成する単位トラン
ジスタＧの数と、最終段の電力増幅トランジスタを構成
する単位トランジスタＤの数が異なる。これらの単位ト
ランジスタの数は、ＤＣＳ電力増幅器およびＧＳＭ電力
増幅器それぞれにおいて要求される駆動電力に応じて適
当に定められる。したがって、これらの最終段のＧＳＭ
電力増幅トランジスタおよびＤＣＳ電力増幅トランジス
タの単位トランジスタの数は、それぞれ等しくされても
よい。この場合、さらに、単にＤＣＳ電力増幅トランジ
スタを構成する単位トランジスタＤを構成する単位セル
領域を、図９の行方向の外側の領域に列方向に整列して
配置することにより、これらのＤＣＳ電力増幅トランジ
スタおよびＧＳＭ電力増幅トランジスタをそれぞれ構成
する単位トランジスタＤおよびＧの数を互いに等しくす
ることができる。
【０１５４】以上のように、この発明の実施の形態４に
従えば、行列状に配列する単位トランジスタセルにおい
て、行方向において交互にＤＣＳ単位トランジスタおよ
びＧＳＭ単位トランジスタを配置しているため、行方向
におけるＤＣＳ単位トランジスタＤおよびＧＳＭ単位ト
ランジスタＧのピッチを長くすることができ、これらの
最終段出力トランジスタの熱的抵抗を低減することがで
き、熱集中による電流集中の発生を回避することができ
る。
従えば、行列状に配列する単位トランジスタセルにおい
て、行方向において交互にＤＣＳ単位トランジスタおよ
びＧＳＭ単位トランジスタを配置しているため、行方向
におけるＤＣＳ単位トランジスタＤおよびＧＳＭ単位ト
ランジスタＧのピッチを長くすることができ、これらの
最終段出力トランジスタの熱的抵抗を低減することがで
き、熱集中による電流集中の発生を回避することができ
る。
【０１５５】また、ＧＳＭ出力信号およびＤＣＳ出力信
号をそれぞれ別々に取出すために、単位トランジスタを
相互接続するコレクタ配線が平行して配線されるため、
寄生容量が存在する場合においても、寄生容量とＤＣＳ
周波数帯において並列共振回路を構成するインダクタン
ス素子Ｌｃｃをコレクタ配線（出力信号線）間に接続す
ることにより、ＧＳＭ動作時における２次高調波成分
が、ＤＣＳ出力回路を介してアンテナ端子に伝達される
のを防止することができ、バンド間アイソレーションの
劣化を防止することができる。
号をそれぞれ別々に取出すために、単位トランジスタを
相互接続するコレクタ配線が平行して配線されるため、
寄生容量が存在する場合においても、寄生容量とＤＣＳ
周波数帯において並列共振回路を構成するインダクタン
ス素子Ｌｃｃをコレクタ配線（出力信号線）間に接続す
ることにより、ＧＳＭ動作時における２次高調波成分
が、ＤＣＳ出力回路を介してアンテナ端子に伝達される
のを防止することができ、バンド間アイソレーションの
劣化を防止することができる。
【０１５６】［実施の形態５］図１０は、この発明の実
施の形態５に従う単位トランジスタの配置を概略的に示
す図である。図１０においては、単位トランジスタは、
先の実施の形態２から４と同様、６行７列に配置され
る。単位トランジスタアレイにおいて、ＧＳＭ単位トラ
ンジスタＧおよびＤＣＳ単位トランジスタＤが、交互に
互いに取囲むようにリング状に配列される。
施の形態５に従う単位トランジスタの配置を概略的に示
す図である。図１０においては、単位トランジスタは、
先の実施の形態２から４と同様、６行７列に配置され
る。単位トランジスタアレイにおいて、ＧＳＭ単位トラ
ンジスタＧおよびＤＣＳ単位トランジスタＤが、交互に
互いに取囲むようにリング状に配列される。
【０１５７】すなわち、図１０に示す配置において、単
位トランジスタセルアレイの中心部において、６個のＧ
ＳＭ用単位トランジスタＧが行列状に互いに隣接して配
置される。これらのＧＳＭ単位トランジスタＧを取囲む
ように、リング状にＤＣＳ用単位トランジスタＤが配置
される。さらに、これらのＤＣＳ単位トランジスタＤを
取囲むようにリング状に、ＧＳＭ用単位トランジスタＧ
が配置される。
位トランジスタセルアレイの中心部において、６個のＧ
ＳＭ用単位トランジスタＧが行列状に互いに隣接して配
置される。これらのＧＳＭ単位トランジスタＧを取囲む
ように、リング状にＤＣＳ用単位トランジスタＤが配置
される。さらに、これらのＤＣＳ単位トランジスタＤを
取囲むようにリング状に、ＧＳＭ用単位トランジスタＧ
が配置される。
【０１５８】単位トランジスタ列それぞれに対応して、
サブコレクタ配線４ｂ１−４ｂ６およびサブコレクタ配
線４ａ１−４ａ７が配置される。サブコレクタ配線４ａ
１−４ａ７および４ｂ１−４ｂ６は、それぞれ対応の単
位トランジスタ列において対応の単位トランジスタのコ
レクタ領域に結合される。サブコレクタ配線４ａ１−４
ａ７は、ＧＳＭ出力信号線（コレクタ配線）３ａに共通
に結合され、またサブコレクタ配線４ｂ１−４ｂ６が、
ＤＣＳ出力信号線（コレクタ配線）３ｂに共通に結合さ
れる。ＧＳＭ出力信号線（コレクタ配線）３ａとＤＣＳ
出力信号線（コレクタ配線）３ｂの間に、容量素子Ｃｃ
ｃとインダクタンス素子Ｌｃｃが直列に接続される。
サブコレクタ配線４ｂ１−４ｂ６およびサブコレクタ配
線４ａ１−４ａ７が配置される。サブコレクタ配線４ａ
１−４ａ７および４ｂ１−４ｂ６は、それぞれ対応の単
位トランジスタ列において対応の単位トランジスタのコ
レクタ領域に結合される。サブコレクタ配線４ａ１−４
ａ７は、ＧＳＭ出力信号線（コレクタ配線）３ａに共通
に結合され、またサブコレクタ配線４ｂ１−４ｂ６が、
ＤＣＳ出力信号線（コレクタ配線）３ｂに共通に結合さ
れる。ＧＳＭ出力信号線（コレクタ配線）３ａとＤＣＳ
出力信号線（コレクタ配線）３ｂの間に、容量素子Ｃｃ
ｃとインダクタンス素子Ｌｃｃが直列に接続される。
【０１５９】図１１に示すように、リング状に同一種類
の単位トランジスタを配置する場合、通常の配置に比べ
て熱的境界（熱分布の境界）の存在を抑制することがで
きる。
の単位トランジスタを配置する場合、通常の配置に比べ
て熱的境界（熱分布の境界）の存在を抑制することがで
きる。
【０１６０】すなわち、図１１（Ａ）に示すように、単
位トランジスタＴｒが連続して配置され、同時に動作す
る場合、両端の単位トランジスタＴｒ外部は、動作素子
が存在しないため、低温領域となる。一方、これらの同
時に動作する単位トランジスタＴｒにおいては、発熱に
よる熱の伝播が生じるため、図１１（Ｂ）に示すよう
に、中央部の単位トランジスタＴｒにおいて、温度が最
も高く、トランジスタ列端部（熱的境界）において温度
は低くなるという熱分布が生じる。このような熱分布が
生じた場合、中央の単位トランジスタにおいて熱集中に
よる電流集中が生じる可能性が高い。
位トランジスタＴｒが連続して配置され、同時に動作す
る場合、両端の単位トランジスタＴｒ外部は、動作素子
が存在しないため、低温領域となる。一方、これらの同
時に動作する単位トランジスタＴｒにおいては、発熱に
よる熱の伝播が生じるため、図１１（Ｂ）に示すよう
に、中央部の単位トランジスタＴｒにおいて、温度が最
も高く、トランジスタ列端部（熱的境界）において温度
は低くなるという熱分布が生じる。このような熱分布が
生じた場合、中央の単位トランジスタにおいて熱集中に
よる電流集中が生じる可能性が高い。
【０１６１】しかしながら、図１２に示すように、同時
に動作する単位トランジスタをリング状に配置した場
合、これらの同時に動作する単位トランジスタの領域に
おいては、熱的境界が存在せず、熱分布の存在を抑制で
き、均一な温度でこれらの単位トランジスタを同時に動
作させることができ、熱集中による電流集中を抑制する
ことができる。
に動作する単位トランジスタをリング状に配置した場
合、これらの同時に動作する単位トランジスタの領域に
おいては、熱的境界が存在せず、熱分布の存在を抑制で
き、均一な温度でこれらの単位トランジスタを同時に動
作させることができ、熱集中による電流集中を抑制する
ことができる。
【０１６２】したがって、この単位セルアレイ内におい
て同一種類の単位トランジスタを配置した場合、その四
方のトランジスタアレイ端部領域が、熱的境界となり、
トランジスタアレイにおいて熱分布が生じ、中央部の単
位トランジスタにおいて熱集中が生じる可能性が高くな
る。しかしながら、この図１０に示すように、同時に動
作する単位トランジスタをリング状に配置することによ
り、熱的境界の存在をなくし、同時に動作する単位トラ
ンジスタの動作温度を均一化し、熱集中を抑制する。
て同一種類の単位トランジスタを配置した場合、その四
方のトランジスタアレイ端部領域が、熱的境界となり、
トランジスタアレイにおいて熱分布が生じ、中央部の単
位トランジスタにおいて熱集中が生じる可能性が高くな
る。しかしながら、この図１０に示すように、同時に動
作する単位トランジスタをリング状に配置することによ
り、熱的境界の存在をなくし、同時に動作する単位トラ
ンジスタの動作温度を均一化し、熱集中を抑制する。
【０１６３】また、同時に動作する単位トランジスタの
領域は、非動作状態の単位トランジスタにより囲まれる
ため、各単位トランジスタは、少なくとも２方向におい
て非動作状態の単位トランジスタに隣接するため、熱抵
抗を低減することができ、各単位トランジスタの等価的
なピッチを長くすることができ、熱集中が生じるのを防
止することができる。
領域は、非動作状態の単位トランジスタにより囲まれる
ため、各単位トランジスタは、少なくとも２方向におい
て非動作状態の単位トランジスタに隣接するため、熱抵
抗を低減することができ、各単位トランジスタの等価的
なピッチを長くすることができ、熱集中が生じるのを防
止することができる。
【０１６４】この図１０に示す配置においても、サブコ
レクタ配線４ｂ１−４ｂ６および４ａ１−４ａ７が列方
向に延在して配置さるため、その配線容量による容量結
合を防止するため、ＤＣＳ周波数帯における並列共振回
路を構成する単位素子Ｌｃｃを配置する。電流集中を、
バンド間アイソレーションの特性を劣化させることなく
改善することでき、また、異なる種類の単位トランジス
タが混在して配置されるため、チップサイズを、低減す
ることができる。
レクタ配線４ｂ１−４ｂ６および４ａ１−４ａ７が列方
向に延在して配置さるため、その配線容量による容量結
合を防止するため、ＤＣＳ周波数帯における並列共振回
路を構成する単位素子Ｌｃｃを配置する。電流集中を、
バンド間アイソレーションの特性を劣化させることなく
改善することでき、また、異なる種類の単位トランジス
タが混在して配置されるため、チップサイズを、低減す
ることができる。
【０１６５】図１３は、この発明の実施の形態５に従う
最終段出力増幅トランジスタの単位トランジスタのレイ
アウトをより具体的に示す図である。図１３において、
単位セル領域１１−１７ないし６１−６７が、６行７列
に配置される。単位セル行に対応して、サブベース配線
２ａ１−２ａ６がそれぞれ配置され、かつこれらのサブ
ベース配線２ａ１−２ａ６それぞれに隣接して列方向に
延在してサブベース配線２ｂ１−２ｂ６が配設される。
最終段出力増幅トランジスタの単位トランジスタのレイ
アウトをより具体的に示す図である。図１３において、
単位セル領域１１−１７ないし６１−６７が、６行７列
に配置される。単位セル行に対応して、サブベース配線
２ａ１−２ａ６がそれぞれ配置され、かつこれらのサブ
ベース配線２ａ１−２ａ６それぞれに隣接して列方向に
延在してサブベース配線２ｂ１−２ｂ６が配設される。
【０１６６】サブベース配線２ａ１は、列方向に延在す
るベース配線１ａにスルーホール８ａを介して共通に接
続される。サブベース配線２ｂ１−２ｂ６は、また、列
方向に延在するベース配線１ｂにスルーホール８ｂを介
して共通に接続される。
るベース配線１ａにスルーホール８ａを介して共通に接
続される。サブベース配線２ｂ１−２ｂ６は、また、列
方向に延在するベース配線１ｂにスルーホール８ｂを介
して共通に接続される。
【０１６７】単位セル列に対応して、ＧＳＭ用サブコレ
クタ配線４ａ１−４ａ７がそれぞれ列方向に延在して配
置され、また、これらのサブコレクタ配線４ａ１−４ａ
７それぞれに隣接して列方向に延在してＤＣＳ用サブコ
レクタ配線４ｂ１−４ｂ７が配設される。
クタ配線４ａ１−４ａ７がそれぞれ列方向に延在して配
置され、また、これらのサブコレクタ配線４ａ１−４ａ
７それぞれに隣接して列方向に延在してＤＣＳ用サブコ
レクタ配線４ｂ１−４ｂ７が配設される。
【０１６８】メモリセル行に対応して、サブエミッタ配
線５ｃ１−５ｃ６が配設される。これらのサブエミッタ
配線５ｃ１−５ｃ６は列方向に延在するエミッタ配線５
ａおよび５ｂに共通に結合される。サブエミッタ配線５
ｃ１−５ｃ６は、それぞれ対応の単位セル列の単位セル
領域に形成されるエミッタ領域に、図示しないエミッタ
バラスト抵抗を介して電気的に接続される。
線５ｃ１−５ｃ６が配設される。これらのサブエミッタ
配線５ｃ１−５ｃ６は列方向に延在するエミッタ配線５
ａおよび５ｂに共通に結合される。サブエミッタ配線５
ｃ１−５ｃ６は、それぞれ対応の単位セル列の単位セル
領域に形成されるエミッタ領域に、図示しないエミッタ
バラスト抵抗を介して電気的に接続される。
【０１６９】サブベース配線２ａ１−２ａ６および２ｂ
１−２ｂ６とサブコレクタ配線４ａ１−４ａ６および４
ｂ１−４ｂ６は、それぞれスルーホール８ａおよび８ｂ
を介して、ＧＳＭ用単位トランジスタおよびＤＣＳ単位
トランジスタがリング状に配列されて、互いに取囲むよ
うに配列される用に対応の単位セル領域のベース領域お
よびコレクタ領域に電気的に接続される。すなわち、単
位セル領域１１−１７において、ベースバラスト抵抗７
が、スルーホール８ａを介してサブベース配線２ａ１に
接続され、また、それぞれのコレクタ領域が、スルーホ
ール８ａを介してサブエミッタ配線４ａ１−４ａ７に接
続される。
１−２ｂ６とサブコレクタ配線４ａ１−４ａ６および４
ｂ１−４ｂ６は、それぞれスルーホール８ａおよび８ｂ
を介して、ＧＳＭ用単位トランジスタおよびＤＣＳ単位
トランジスタがリング状に配列されて、互いに取囲むよ
うに配列される用に対応の単位セル領域のベース領域お
よびコレクタ領域に電気的に接続される。すなわち、単
位セル領域１１−１７において、ベースバラスト抵抗７
が、スルーホール８ａを介してサブベース配線２ａ１に
接続され、また、それぞれのコレクタ領域が、スルーホ
ール８ａを介してサブエミッタ配線４ａ１−４ａ７に接
続される。
【０１７０】第２行においては、単位セル領域２１およ
び２７は、それぞれのベース領域がベースバラスト抵抗
およびスルーホール８ａを介してサブベース配線２ａ２
に電気的に接続され、それぞれのコレクタ領域が、スル
ーホール８ａを介してサブエミッタ配線４ａ１および４
ａ７に電気的に接続される。単位セル領域２２−２６
は、それぞれのベース領域がベースバラスト抵抗および
スルーホール８ｂを介してサブベース配線２ｂ２に電気
的に接続され、また、それぞれのコレクタ領域がスルー
ホール８ｂを介してサブコレクタ配線４ｂ２−４ｂ６に
電気的に接続される。
び２７は、それぞれのベース領域がベースバラスト抵抗
およびスルーホール８ａを介してサブベース配線２ａ２
に電気的に接続され、それぞれのコレクタ領域が、スル
ーホール８ａを介してサブエミッタ配線４ａ１および４
ａ７に電気的に接続される。単位セル領域２２−２６
は、それぞれのベース領域がベースバラスト抵抗および
スルーホール８ｂを介してサブベース配線２ｂ２に電気
的に接続され、また、それぞれのコレクタ領域がスルー
ホール８ｂを介してサブコレクタ配線４ｂ２−４ｂ６に
電気的に接続される。
【０１７１】第３行において、単位セル領域３１、３３
−３５および３７は、それぞれのベース領域がベースバ
ラスト抵抗およびスルーホール８ａを介して電気的にサ
ブベース配線２ａ３に接続され、それぞれのコレクタ領
域が、スルーホール８ａを介してサブコレクタ配線４ａ
１、４ａ３−４ａ５および４ａ７に電気的に接続され
る。単位セル領域３２および３６は、それぞれのベース
領域がベースバラスト抵抗およびスルーホール８ｂを介
してサブベース配線２ｂ３に電気的に接続され、それぞ
れのコレクタ領域がスルーホール８ｂを介してサブコレ
クタ配線４ｂ２および４ｂ６に電気的に接続される。
−３５および３７は、それぞれのベース領域がベースバ
ラスト抵抗およびスルーホール８ａを介して電気的にサ
ブベース配線２ａ３に接続され、それぞれのコレクタ領
域が、スルーホール８ａを介してサブコレクタ配線４ａ
１、４ａ３−４ａ５および４ａ７に電気的に接続され
る。単位セル領域３２および３６は、それぞれのベース
領域がベースバラスト抵抗およびスルーホール８ｂを介
してサブベース配線２ｂ３に電気的に接続され、それぞ
れのコレクタ領域がスルーホール８ｂを介してサブコレ
クタ配線４ｂ２および４ｂ６に電気的に接続される。
【０１７２】第４行において、第３行と同様、単位セル
領域４１、４３−４５および４７は、それぞれのベース
領域がベースバラスト抵抗およびスルーホール８ａを介
してサブベース配線２ａ４に電気的に接続され、それぞ
れのコレクタ領域が、スルーホール８ａを介してサブコ
レクタ配線４ａ１、４ａ３−４ａ５および４ａ７に電気
的に接続される。単位セル領域４２および４６は、それ
ぞれのベース領域が、ベースバラスト抵抗およびスルー
ホール８ｂを介してサブベース配線２ｂ４に電気的に接
続され、それぞれのコレクタ領域がスルーホール８ｂを
介してサブコレクタ配線４ｂ２および４ｂ６にそれぞれ
電気的に接続される。
領域４１、４３−４５および４７は、それぞれのベース
領域がベースバラスト抵抗およびスルーホール８ａを介
してサブベース配線２ａ４に電気的に接続され、それぞ
れのコレクタ領域が、スルーホール８ａを介してサブコ
レクタ配線４ａ１、４ａ３−４ａ５および４ａ７に電気
的に接続される。単位セル領域４２および４６は、それ
ぞれのベース領域が、ベースバラスト抵抗およびスルー
ホール８ｂを介してサブベース配線２ｂ４に電気的に接
続され、それぞれのコレクタ領域がスルーホール８ｂを
介してサブコレクタ配線４ｂ２および４ｂ６にそれぞれ
電気的に接続される。
【０１７３】第５行において、単位セル領域５１および
５７は、それぞれのベース領域がベースバラスト抵抗お
よびスルーホール８ａを介してサブベース配線２ａ５に
電気的に接続され、かつそれぞれのコレクタ領域がスル
ーホール８ａを介してサブコレクタ配線４ａ１および４
ａ７に電気的に接続される。単位セル領域５２−５６
は、それぞれのベース領域がベースバラスト抵抗７およ
びスルーホール８ｂを介してサブベース配線２ｂ５に電
気的に接続され、それぞれのコレクタ領域が、スルーホ
ール８ｂを介して、サブコレクタ配線４ｂ２−４ｂ６に
電気的に接続される。
５７は、それぞれのベース領域がベースバラスト抵抗お
よびスルーホール８ａを介してサブベース配線２ａ５に
電気的に接続され、かつそれぞれのコレクタ領域がスル
ーホール８ａを介してサブコレクタ配線４ａ１および４
ａ７に電気的に接続される。単位セル領域５２−５６
は、それぞれのベース領域がベースバラスト抵抗７およ
びスルーホール８ｂを介してサブベース配線２ｂ５に電
気的に接続され、それぞれのコレクタ領域が、スルーホ
ール８ｂを介して、サブコレクタ配線４ｂ２−４ｂ６に
電気的に接続される。
【０１７４】第６行においては、セル領域６１−６７
は、それぞれのベース領域が、ベースバラスト抵抗およ
びスルーホール８ａを介してサブベース配線２ａ６に電
気的に接続され、かつそれぞれのコレクタ領域が、スル
ーホール８ａを介してサブコレクタ配線４ａ１−４ａ７
に接続される。
は、それぞれのベース領域が、ベースバラスト抵抗およ
びスルーホール８ａを介してサブベース配線２ａ６に電
気的に接続され、かつそれぞれのコレクタ領域が、スル
ーホール８ａを介してサブコレクタ配線４ａ１−４ａ７
に接続される。
【０１７５】したがって、図１３に示すように、単位セ
ル領域を行列状に配列し、かつ各行に配列してサブエミ
ッタ配線およびサブベース配線を配設し、各列にサブコ
レクタ配線を配設することにより、ＤＣＳ単位トランジ
スタおよびＧＳＭ単位トランジスタをリング状に、それ
らのコンタクト位置を変更するだけで配設することがで
きる。
ル領域を行列状に配列し、かつ各行に配列してサブエミ
ッタ配線およびサブベース配線を配設し、各列にサブコ
レクタ配線を配設することにより、ＤＣＳ単位トランジ
スタおよびＧＳＭ単位トランジスタをリング状に、それ
らのコンタクト位置を変更するだけで配設することがで
きる。
【０１７６】なお、この図１０および図１３に示す単位
トランジスタセルの配置において、バンド間アイソレー
ションを行なうために、ＰＤＣのように、アイソレータ
が配置されている場合には、特に並列共振回路を形成す
るためのコンダクタンス素子Ｌｃｃを特に設ける必要が
ない。
トランジスタセルの配置において、バンド間アイソレー
ションを行なうために、ＰＤＣのように、アイソレータ
が配置されている場合には、特に並列共振回路を形成す
るためのコンダクタンス素子Ｌｃｃを特に設ける必要が
ない。
【０１７７】また、この図１１および図１３に示す単位
トランジスタセルの配置においても、ＧＳＭ用電力増幅
トランジスタおよびＤＣＳ用電力増幅トランジスタに要
求される出力電力に応じて単位トランジスタの数が適当
に定められればよい。
トランジスタセルの配置においても、ＧＳＭ用電力増幅
トランジスタおよびＤＣＳ用電力増幅トランジスタに要
求される出力電力に応じて単位トランジスタの数が適当
に定められればよい。
【０１７８】以上のように、この発明の実施の形態５に
従えば、ＧＳＭ単位トランジスタおよびＤＣＳ単位トラ
ンジスタを、リング状に互いに取囲むように単位セルア
レイ内に配置しており、単位トランジスタを形成する単
位セル領域のピッチを大きくすることなく、電流集中を
回避することができ、チップサイズを低減することがで
きる。
従えば、ＧＳＭ単位トランジスタおよびＤＣＳ単位トラ
ンジスタを、リング状に互いに取囲むように単位セルア
レイ内に配置しており、単位トランジスタを形成する単
位セル領域のピッチを大きくすることなく、電流集中を
回避することができ、チップサイズを低減することがで
きる。
【０１７９】また、ＤＣＳ用およびＧＳＭ用のサブコレ
クタ配線が隣接して配置される場合においても、インダ
クタンス素子により、ＤＣＳ周波数帯での並列共振回路
を構成しており、ＧＳＭ動作時においてその２次高調波
がＤＣＳ電力増幅器の出力ノードにリークし、ＤＣＳ出
力回路を介してアンテナに伝達されるのを防止すること
ができ、バンド間アイソレーションの劣化を十分に抑制
することができる。
クタ配線が隣接して配置される場合においても、インダ
クタンス素子により、ＤＣＳ周波数帯での並列共振回路
を構成しており、ＧＳＭ動作時においてその２次高調波
がＤＣＳ電力増幅器の出力ノードにリークし、ＤＣＳ出
力回路を介してアンテナに伝達されるのを防止すること
ができ、バンド間アイソレーションの劣化を十分に抑制
することができる。
【０１８０】［他の適用例］上述の説明においては、電
力増幅器の構成要素として、ＨＢＴを示している。しか
しながら、このＨＢＴに代えて、ＭＯＳＦＥＴおよびＭ
ＥＳＦＥＴなどの絶縁ゲート型電界効果トランジスタを
構成要素として含む電力増幅器に対しても、本発明を適
用することにより、同様の効果を得ることができる。
力増幅器の構成要素として、ＨＢＴを示している。しか
しながら、このＨＢＴに代えて、ＭＯＳＦＥＴおよびＭ
ＥＳＦＥＴなどの絶縁ゲート型電界効果トランジスタを
構成要素として含む電力増幅器に対しても、本発明を適
用することにより、同様の効果を得ることができる。
【０１８１】また、上述の説明において、デュアルバン
ド電力増幅器は、ＧＳＭ／ＤＣＳ電力増幅器を示してい
る。しかしながら、通信方式はこれに限定されず、互い
に周波数帯の異なる複数の周波数帯の信号を増幅するマ
ルチバンド電力増幅回路であれば、本発明は適用可能で
ある。
ド電力増幅器は、ＧＳＭ／ＤＣＳ電力増幅器を示してい
る。しかしながら、通信方式はこれに限定されず、互い
に周波数帯の異なる複数の周波数帯の信号を増幅するマ
ルチバンド電力増幅回路であれば、本発明は適用可能で
ある。
【０１８２】また、並列共振回路を配置する場合、デュ
アルバンドの周波数帯域において、一方の周波数帯の高
調波成分が他方の周波数帯の成分に含まれる構成であれ
ば、本発明は適用可能である。
アルバンドの周波数帯域において、一方の周波数帯の高
調波成分が他方の周波数帯の成分に含まれる構成であれ
ば、本発明は適用可能である。
【０１８３】また、本発明は、一般に、複数の周波数帯
の信号の電力増幅を行なうマルチバンド電力増幅器に対
して適用可能である。
の信号の電力増幅を行なうマルチバンド電力増幅器に対
して適用可能である。
【０１８４】
【発明の効果】以上のように、この発明に従えば、マル
チバンド電力増幅器の最終段の電力増幅トランジスタの
各単位トランジスタセルを、単位セルアレイ領域内に分
散して配置しており、最終段の電力増幅トランジスタの
合計サイズを増加させることなく、その熱抵抗を小さく
して、発熱に起因する電流集中を防止することができ、
単位トランジスタの焼損を防止することができる。
チバンド電力増幅器の最終段の電力増幅トランジスタの
各単位トランジスタセルを、単位セルアレイ領域内に分
散して配置しており、最終段の電力増幅トランジスタの
合計サイズを増加させることなく、その熱抵抗を小さく
して、発熱に起因する電流集中を防止することができ、
単位トランジスタの焼損を防止することができる。
【０１８５】また、マルチバンドの各信号を別々に取出
すために、出力信号配線が隣接して配置される場合にお
いても、この出力信号線間に、インダクタンス素子を配
置しており、一方のバンドの信号出力動作時においてそ
の高調波成分が他方の出力信号線に容量結合によりリー
クするのを防止することができ、バンド間アイソレーシ
ョンの劣化を確実に抑制することができる。
すために、出力信号配線が隣接して配置される場合にお
いても、この出力信号線間に、インダクタンス素子を配
置しており、一方のバンドの信号出力動作時においてそ
の高調波成分が他方の出力信号線に容量結合によりリー
クするのを防止することができ、バンド間アイソレーシ
ョンの劣化を確実に抑制することができる。
【０１８６】すなわち、複数の第１の単位トランジスタ
を含み、第１の周波数帯の信号を出力するための第１の
出力トランジスタと、複数の第２の単位トランジスタを
含み、この第２の周波数帯の信号を出力する第２の出力
トランジスタとを含む電力増幅器において、第１および
第２の出力トランジスタの出力ノード間にインダクタン
ス素子を配置することにより、これらの出力トランジス
タを構成する第１および第２の単位トランジスタセルを
近接して配置しても、出力ノード間の容量結合によるノ
イズの伝播を防止することができ、送信品質を低減する
ことなく、電流集中を防止しつつチップ面積を低減する
ことができる。
を含み、第１の周波数帯の信号を出力するための第１の
出力トランジスタと、複数の第２の単位トランジスタを
含み、この第２の周波数帯の信号を出力する第２の出力
トランジスタとを含む電力増幅器において、第１および
第２の出力トランジスタの出力ノード間にインダクタン
ス素子を配置することにより、これらの出力トランジス
タを構成する第１および第２の単位トランジスタセルを
近接して配置しても、出力ノード間の容量結合によるノ
イズの伝播を防止することができ、送信品質を低減する
ことなく、電流集中を防止しつつチップ面積を低減する
ことができる。
【０１８７】また、これらの複数の第１および第２の単
位トランジスタセルをトランジスタアレイ領域内におい
て混在して配置することにより、単位セル領域のピッチ
を長くすることなく、第１および第２の出力トランジス
タの単位セルの実効的なピッチを長くすることができ、
応じて熱抵抗を低減でき、第１および第２の出力トラン
ジスタの合計サイズを増加させることなく、単位トラン
ジスタの発熱による電流集中を、回避することができ
る。また、トランジスタを出力信号線に相互接続する際
に、第１の出力トランジスタの出力信号線および第２の
出力トランジスタの出力信号線は、隣接して配置される
場合においても、高調波成分領域で並列共振回路を構成
するインダクタンス素子を設けることにより、確実に、
その高調波成分の容量結合によるリークを防止すること
ができ、バンド間アイソレーションの劣化を抑制するこ
とができる。
位トランジスタセルをトランジスタアレイ領域内におい
て混在して配置することにより、単位セル領域のピッチ
を長くすることなく、第１および第２の出力トランジス
タの単位セルの実効的なピッチを長くすることができ、
応じて熱抵抗を低減でき、第１および第２の出力トラン
ジスタの合計サイズを増加させることなく、単位トラン
ジスタの発熱による電流集中を、回避することができ
る。また、トランジスタを出力信号線に相互接続する際
に、第１の出力トランジスタの出力信号線および第２の
出力トランジスタの出力信号線は、隣接して配置される
場合においても、高調波成分領域で並列共振回路を構成
するインダクタンス素子を設けることにより、確実に、
その高調波成分の容量結合によるリークを防止すること
ができ、バンド間アイソレーションの劣化を抑制するこ
とができる。
【０１８８】また、このインダクタンス素子と直列に容
量素子を接続することにより、第１および第２の出力ト
ランジスタ間の容量成分を遮断することができ、バイア
ス電圧が第１および第２の出力トランジスタ間で伝達さ
れるのを防止でき、確実にバンド間アイソレーションを
実現することができる。
量素子を接続することにより、第１および第２の出力ト
ランジスタ間の容量成分を遮断することができ、バイア
ス電圧が第１および第２の出力トランジスタ間で伝達さ
れるのを防止でき、確実にバンド間アイソレーションを
実現することができる。
【０１８９】これらの第１および第２の単位トランジス
タを、第１および第２の方向の一方方向に沿って交互に
配置することにより、配線レイアウトを錯綜させること
なく効率的に単位トランジスタの実効的なピッチを長く
することができる。これにより、最終段電力増幅トラン
ジスタのトータルサイズの増加を抑制しつつ、単位トラ
ンジスタの焼損を防止することができる。
タを、第１および第２の方向の一方方向に沿って交互に
配置することにより、配線レイアウトを錯綜させること
なく効率的に単位トランジスタの実効的なピッチを長く
することができる。これにより、最終段電力増幅トラン
ジスタのトータルサイズの増加を抑制しつつ、単位トラ
ンジスタの焼損を防止することができる。
【０１９０】また、第１および第２の単位トランジスタ
を第１および第２の方向においてそれぞれ交互に配置す
ることにより、配線レイアウトを錯綜させることなく、
この単位トランジスタの実効的なピッチを第１および第
２の方向において長くすることができ、より確実に、電
流集中を回避することができる。
を第１および第２の方向においてそれぞれ交互に配置す
ることにより、配線レイアウトを錯綜させることなく、
この単位トランジスタの実効的なピッチを第１および第
２の方向において長くすることができ、より確実に、電
流集中を回避することができる。
【０１９１】また、第１および第２の単位トランジスタ
を、交互に互いに取囲むように配置することにより、動
作単位トランジスタにおいて熱的境界の存在を抑制する
ことができ、熱集中が生じるのを防止でき、応じて電流
集中を回避することができる。
を、交互に互いに取囲むように配置することにより、動
作単位トランジスタにおいて熱的境界の存在を抑制する
ことができ、熱集中が生じるのを防止でき、応じて電流
集中を回避することができる。
【０１９２】第１および第２の単位トランジスタを第１
および第２の方向に整列して配置し、それぞれ、配線を
用いて相互接続することにより、単位トランジスタを第
１および第２の方向に整列して配置し、これらの配線に
より、選択的に接続することにより、容易に、所望のレ
イアウトパターンで、第１および第２の単位トランジス
タを配列することができる。これにより、配線レイアウ
トを錯綜させることなく、容易に、単位トランジスタを
配列して、出力トランジスタを形成することができる。
および第２の方向に整列して配置し、それぞれ、配線を
用いて相互接続することにより、単位トランジスタを第
１および第２の方向に整列して配置し、これらの配線に
より、選択的に接続することにより、容易に、所望のレ
イアウトパターンで、第１および第２の単位トランジス
タを配列することができる。これにより、配線レイアウ
トを錯綜させることなく、容易に、単位トランジスタを
配列して、出力トランジスタを形成することができる。
【０１９３】また、単位セル列に対応して、異なる周波
数帯の信号を伝達する配線を配置することにより、配線
延在方向に沿って異なる周波数帯の単位トランジスタが
配置される場合においても、配線を錯綜させることな
く、容易に所望のパターンに単位トランジスタを配置す
ることができる。
数帯の信号を伝達する配線を配置することにより、配線
延在方向に沿って異なる周波数帯の単位トランジスタが
配置される場合においても、配線を錯綜させることな
く、容易に所望のパターンに単位トランジスタを配置す
ることができる。
【０１９４】また、第１の出力トランジスタを構成する
第１の単位トランジスタと第２の出力トランジスタを構
成する第２の単位トランジスタセルと、互いに交互に取
囲むように配置することにより、これらの第１および第
２の出力トランジスタの動作時、動作中の単位トランジ
スタが実質的にリング状に配置され、熱的境界が存在せ
ず、熱集中は抑制することができ、応じて電流集中を抑
制でき、単位トランジスタの焼損を回避することができ
る。
第１の単位トランジスタと第２の出力トランジスタを構
成する第２の単位トランジスタセルと、互いに交互に取
囲むように配置することにより、これらの第１および第
２の出力トランジスタの動作時、動作中の単位トランジ
スタが実質的にリング状に配置され、熱的境界が存在せ
ず、熱集中は抑制することができ、応じて電流集中を抑
制でき、単位トランジスタの焼損を回避することができ
る。
【０１９５】また、第１および第２の出力トランジスタ
の出力ノード間にインダクタンス素子を配置することに
より、これらの単位トランジスタを相互接続する際の配
線間容量に起因する高調波成分の生成時、並列共振回路
を構成して、高調波成分のリークを抑制することができ
る。
の出力ノード間にインダクタンス素子を配置することに
より、これらの単位トランジスタを相互接続する際の配
線間容量に起因する高調波成分の生成時、並列共振回路
を構成して、高調波成分のリークを抑制することができ
る。
【０１９６】また、このインダクタンス素子と直列に、
容量素子を接続することにより、第１および第２の出力
トランジスタの出力ノードのバイアス電圧が相互に伝達
されるのを防止でき、確実に、バンド間アイソレーショ
ンを実現することができる。
容量素子を接続することにより、第１および第２の出力
トランジスタの出力ノードのバイアス電圧が相互に伝達
されるのを防止でき、確実に、バンド間アイソレーショ
ンを実現することができる。
【０１９７】また、第１および第２の単位トランジスタ
を第１および第２の方向に整列して配置し、これらを、
第１の導通ノードを接続する配線を第１の方向に延在し
て配置し、かつ制御ノードを相互接続する配線を第２の
方向に延在して配置し、出力ノードに接続される第２の
導通ノードを、第１の方向に延在して配列される配線を
用いて相互接続し、出力信号線を第２の方向に延在して
配置して、これらの第２および第５の配線をそれぞれ相
互接続することにより、配線レイアウトを簡略化して、
配線の規則性を損なうことなく、容易に、種類の異なる
単位トランジスタを、トランジスタセルアレイ領域内に
分散して配置することができる。このとき、コンタクト
／スルーホールを用いて、選択的に単位トランジスタを
接続するだけで、これらの第１および第２の出力トラン
ジスタの単位トランジスタを、互いに交互に取囲むよう
に配置することができ、単位トランジスタ領域内におい
て配線レイアウトを錯綜させることなく、所望のパター
ンに、単位トランジスタを配置することができる。
を第１および第２の方向に整列して配置し、これらを、
第１の導通ノードを接続する配線を第１の方向に延在し
て配置し、かつ制御ノードを相互接続する配線を第２の
方向に延在して配置し、出力ノードに接続される第２の
導通ノードを、第１の方向に延在して配列される配線を
用いて相互接続し、出力信号線を第２の方向に延在して
配置して、これらの第２および第５の配線をそれぞれ相
互接続することにより、配線レイアウトを簡略化して、
配線の規則性を損なうことなく、容易に、種類の異なる
単位トランジスタを、トランジスタセルアレイ領域内に
分散して配置することができる。このとき、コンタクト
／スルーホールを用いて、選択的に単位トランジスタを
接続するだけで、これらの第１および第２の出力トラン
ジスタの単位トランジスタを、互いに交互に取囲むよう
に配置することができ、単位トランジスタ領域内におい
て配線レイアウトを錯綜させることなく、所望のパター
ンに、単位トランジスタを配置することができる。
【０１９８】また、第１の周波数帯が、第２の周波数帯
の高周波成分を含む周波数帯域の場合、インダクタンス
素子により、高周波成分発生時、並列共振回路により、
これらの第１および第２の出力トランジスタの出力信号
線間をハイインピーダンスで接続することができ、高調
波成分のリークを防止することができる。
の高周波成分を含む周波数帯域の場合、インダクタンス
素子により、高周波成分発生時、並列共振回路により、
これらの第１および第２の出力トランジスタの出力信号
線間をハイインピーダンスで接続することができ、高調
波成分のリークを防止することができる。
【図１】 この発明の実施の形態１に従うデュアルバン
ド電力増幅回路のチップレイアウトを概略的に示す図で
ある。
ド電力増幅回路のチップレイアウトを概略的に示す図で
ある。
【図２】 図１に示すインダクタンス素子の機能を説明
するための図である。
するための図である。
【図３】 この発明の実施の形態２に従う最終段電力増
幅トランジスタの単位トランジスタの配置を概略的に示
す図である。
幅トランジスタの単位トランジスタの配置を概略的に示
す図である。
【図４】 この発明の実施の形態２に従う最終段電力増
幅トランジスタの単位トランジスタのレイアウトをより
具体的に示す図である。
幅トランジスタの単位トランジスタのレイアウトをより
具体的に示す図である。
【図５】 この発明の実施の形態３に従う最終段電力増
幅トランジスタの単位トランジスタのレイアウトを概略
的に示す図である。
幅トランジスタの単位トランジスタのレイアウトを概略
的に示す図である。
【図６】 図５に示す配線レイアウトにおける寄生容量
を概略的に示す図である。
を概略的に示す図である。
【図７】 この発明の実施の形態３における単位トラン
ジスタのレイアウトをより具体的に示す図である。
ジスタのレイアウトをより具体的に示す図である。
【図８】 この発明の実施の形態４に従う最終段電力増
幅トランジスタの単位トランジスタのレイアウトを概略
的に示す図である。
幅トランジスタの単位トランジスタのレイアウトを概略
的に示す図である。
【図９】 この発明の実施の形態４に従う最終段電力増
幅トランジスタの単位トランジスタのレイアウトをより
具体的に示す図である。
幅トランジスタの単位トランジスタのレイアウトをより
具体的に示す図である。
【図１０】 この発明の実施の形態５に従う最終段電力
増幅トランジスタの単位トランジスタのレイアウトを概
略的に示す図である。
増幅トランジスタの単位トランジスタのレイアウトを概
略的に示す図である。
【図１１】 （Ａ）および（Ｂ）は、単位トランジスタ
列の熱分布を概略的に示す図である。
列の熱分布を概略的に示す図である。
【図１２】 図１０に示す単位トランジスタ配置におけ
る熱分布を概略的に示す図である。
る熱分布を概略的に示す図である。
【図１３】 この発明の実施の形態５に従う単位トラン
ジスタのレイアウトをより詳細に示す図である。
ジスタのレイアウトをより詳細に示す図である。
【図１４】 従来のデュアルバンド電力増幅回路の構成
を概略的に示す図である。
を概略的に示す図である。
【図１５】 図１４に示すＤＣＳ電力増幅器の回路構成
の一例を示す図である。
の一例を示す図である。
【図１６】 図１４に示すＧＳＭ電力増幅器の回路構成
の一例を示す図である。
の一例を示す図である。
【図１７】 従来のデュアルバンド電力増幅回路を用い
る携帯機器の要部の構成を概略的に示す図である。
る携帯機器の要部の構成を概略的に示す図である。
【図１８】 従来のデュアルバンド電力増幅器における
最終段電力増幅トランジスタのチップレイアウトを概略
的に示す図である。
最終段電力増幅トランジスタのチップレイアウトを概略
的に示す図である。
【図１９】 従来の電力増幅器の最終段電力増幅トラン
ジスタの構成を概略的に示す図である。
ジスタの構成を概略的に示す図である。
【図２０】 図１９に示す単位トランジスタのレイアウ
トを示す図である。
トを示す図である。
ＰＷ３ 最終出力増幅トランジスタ形成領域、ＰＢＤ
ＤＣＳ用パッド領域、ＰＢＧ ＧＳＭ用パッド領域、Ｌ
ｃｃ インダクタンス素子、Ｃｃｃ 容量素子、Ｔｒｄ
３，Ｔｒｇ３ 最終段電力増幅トランジスタ、Ｄ ＤＣ
Ｓ用単位トランジスタ、Ｇ ＧＳＭ用単位トランジス
タ、１１−１７，２１−２７，３１−３７，４１−４
７，５１−５７，６１−６７ 単位セル領域、１ａ，１
ｂ ベース配線、２ａ１−２ａ６，２ｂ１−２ｂ６ サ
ブベース配線、３ａ，３ｂ 信号出力線（コレクタ配
線）、４ａ１−４ａ７，４ｂ１−４ｂ７ サブコレクタ
配線、５ａ，５ｂ エミッタ配線、５ｃ１−５ｃ６ サ
ブエミッタ配線、８ａ，８ｂ スルーホール。
ＤＣＳ用パッド領域、ＰＢＧ ＧＳＭ用パッド領域、Ｌ
ｃｃ インダクタンス素子、Ｃｃｃ 容量素子、Ｔｒｄ
３，Ｔｒｇ３ 最終段電力増幅トランジスタ、Ｄ ＤＣ
Ｓ用単位トランジスタ、Ｇ ＧＳＭ用単位トランジス
タ、１１−１７，２１−２７，３１−３７，４１−４
７，５１−５７，６１−６７ 単位セル領域、１ａ，１
ｂ ベース配線、２ａ１−２ａ６，２ｂ１−２ｂ６ サ
ブベース配線、３ａ，３ｂ 信号出力線（コレクタ配
線）、４ａ１−４ａ７，４ｂ１−４ｂ７ サブコレクタ
配線、５ａ，５ｂ エミッタ配線、５ｃ１−５ｃ６ サ
ブエミッタ配線、８ａ，８ｂ スルーホール。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０３Ｆ 3/213
Ｆターム(参考） 5F003 BB05 BE05 BE09 BF01 BF06
BH01
5F082 AA04 AA08 AA40 BA35 BC03
BC15 CA01 CA02 DA06 FA11
GA02 GA04
5J091 AA01 AA41 CA02 CA57 CA92
FA16 HA02 HA06 HA10 HA11
HA12 HA25 HA29 HA33 HA38
KA13 KA29 KA42 KA68 MA21
QA04 SA13 TA01 TA02 UW08
5J500 AA01 AA41 AC02 AC57 AC92
AF16 AH02 AH06 AH10 AH11
AH12 AH25 AH29 AH33 AH38
AK13 AK29 AK42 AK68 AM21
AQ04 AS13 AT01 AT02 WU08
Claims (11)
- 【請求項１】 複数の第１の単位トランジスタセルを含
み、第１の周波数帯の信号を出力するための第１の出力
トランジスタと、 複数の第２の単位トランジスタセルを含み、前記第１の
周波数帯と異なる第２の周波数帯の信号を出力する第２
の出力トランジスタと、 前記第１の出力トランジスタの出力ノードと前記第２の
出力トランジスタの出力ノードとの間に配置されるイン
ダクタンス素子とを備える、増幅器。 - 【請求項２】 前記第１および第２の出力トランジスタ
は、ある方向に沿って整列される２個の第１の単位トラ
ンジスタセルの間に１個の第２の単位トランジスタセル
が形成される部分を少なくとも１箇所含む、請求項１記
載の増幅器。 - 【請求項３】 前記第１の出力トランジスタの出力ノー
ドと前記第２の出力トランジスタの出力ノードとの間
に、前記インダクタンス素子と直列に接続される容量素
子をさらに備える、請求項１または２記載の増幅器。 - 【請求項４】 前記第１の単位トランジスタセルと前記
第２の単位トランジスタセルは、第１の方向と前記第１
の方向と直交する第２の方向の少なくとも一方方向に沿
って交互に配置される、請求項２記載の増幅器。 - 【請求項５】 前記第１の単位トランジスタセルと前記
第２の単位トランジスタセルとは、第１の方向および前
記第１の方向に直交する第２の方向において交互に配置
される、請求項２記載の増幅器。 - 【請求項６】 前記第１の単位トランジスタセルと前記
第２の単位トランジスタセルとは、互いに交互に取囲む
ように配置される、請求項２記載の増幅器。 - 【請求項７】 前記複数の第１の単位トランジスタセル
と前記複数の第２の単位トランジスタセルは、第１の方
向および前記第１の方向と直交する第２の方向に整列し
て配置され、各々が第１の導通ノードと第２の導通ノー
ドと制御ノードとを含み、 前記第１の出力トランジスタは、さらに、 前記複数の第１の単位トランジスタセルの第１の導通ノ
ードを電気的に相互接続する前記第１の方向に延在して
配置される複数の第１の配線と、 前記複数の第１の単位トランジスタセルの第２の導通ノ
ードを電気的に相互接続する前記第２の方向に延在して
配置される複数の第２の配線と、 前記第１の単位トランジスタセルの制御ノードを電気的
に相互接続する前記第２の方向に沿って延在する複数の
第３の配線と、 前記第１の配線に電気的に接続されて前記第１の出力ト
ランジスタの出力ノードを形成する前記第２の方向に延
在する第４の配線とを含み、 前記第２の出力トランジスタは、さらに、 前記第１の方向に沿って延在して配置され、かつ前記第
２の方向において前記第１の配線と交互に配置され、前
記第２の単位トランジスタセルの第１の導通ノードを電
気的に相互接続する第５の配線と、 前記第２の方向に沿って延在して前記第１の方向におい
て前記第２の配線と交互に配置され、前記第２の単位ト
ランジスタセルの第２の導通ノードを電気的に相互接続
する複数の第６の配線と、 前記第２の方向に沿って延在して前記第１の方向におい
て前記第３の配線と交互に配置され、前記第２の単位ト
ランジスタセルの制御ノードを電気的に相互接続する複
数の第７の配線と、 前記第４の配線と対向して前記第２の方向に沿って延在
して配置され、前記第５の配線と電気的に相互接続され
て前記第２の出力トランジスタの出力ノードを形成する
第８の配線とを有し、 前記第２の配線と前記第６の配線とは、所定の電圧を伝
達する基準電圧線に相互接続され、かつ前記第１および
第５の配線は、前記第１および第２の方向の少なくとも
一方の方向において交互に対応の単位トランジスタセル
に接続する、請求項１記載の増幅器。 - 【請求項８】 前記第１および第５の配線は、前記第１
の方向において整列して配置される単位セル列各々に対
応して配置される、請求項７記載の増幅器。 - 【請求項９】 複数の第１の単位トランジスタセルを有
し、第１の周波数帯の信号を出力するための第１の出力
トランジスタと、 前記第１の単位トランジスタセルと互いに交互に取囲む
ように配置される複数の第２の単位トランジスタセルを
有し、第２の周波数帯の信号を出力するための第２の出
力トランジスタとを備える、増幅器。 - 【請求項１０】 前記複数の第１の単位トランジスタセ
ルと前記複数の第２の単位トランジスタは、第１の方向
および前記第１の方向と直交する第２の方向に整列して
配置され、かつ各々が、第１の導通ノードと第２の導通
ノードと制御ノードとを含み、 第１の出力トランジスタは、さらに、 前記複数の第１の単位トランジスタセルの第１の導通ノ
ードを電気的に相互接続する前記第１の方向に延在して
配置される複数の第１の配線と、 前記複数の第１の単位トランジスタセルの第２の導通ノ
ードを電気的に相互接続する前記第２の方向に延在して
配置される複数の第２の配線と、 前記第１の単位トランジスタセルの制御ノードを電気的
に相互接続する前記第２の方向に沿って延在する複数の
第３の配線と、 前記第１の配線に電気的に接続されて前記第１の出力ト
ランジスタの出力ノードを形成する前記第２の方向に延
在する第４の配線とを含み、 前記第２の出力トランジスタは、さらに、 前記第１の方向に沿って延在して配置され、かつ前記第
２の方向において前記第１の配線と交互に配置され、前
記第２の単位トランジスタセルの第１の導通ノードを電
気的に相互接続する複数の第５の配線と、 前記第２の方向に沿って延在して前記第１の方向におい
て前記第２の配線と交互に配置され、前記第２の単位ト
ランジスタセルの第２の導通ノードを電気的に相互接続
する複数の第６の配線と、 前記第２の方向に沿って延在して前記第１の方向におい
て前記第３の配線と交互に配置され、前記第２の単位ト
ランジスタセルの制御ノードを電気的に相互接続する複
数の第７の配線と、 前記第４の配線と前記第１および第２の単位トランジス
タセルの形成領域に関して対向して前記第２の方向に沿
って延在して配置され、前記第５の配線と電気的に相互
接続されて前記第２の出力トランジスタの出力ノードを
形成する第８の配線とを有し、 前記第２の配線と前記第６の配線とは、所定の電圧を伝
達する基準電圧線に相互接続され、 前記第１および第５の配線は、前記第１の単位トランジ
スタセルと前記第２の単位トランジスタセルとが、互い
に交互に取囲むように配置されるように対応の単位トラ
ンジスタに接続する、請求項９記載の増幅器。 - 【請求項１１】 前記第１の周波数帯は、前記第２の周
波数帯の周波数成分の整数倍の周波数成分を含む、請求
項１または９記載の増幅器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371206A JP2003174335A (ja) | 2001-12-05 | 2001-12-05 | 増幅器 |
| DE10255941A DE10255941A1 (de) | 2001-12-05 | 2002-11-29 | Mehrband-Leistungsverstärker |
| FR0215274A FR2833114A1 (fr) | 2001-12-05 | 2002-12-04 | Amplificateur de puissance multibande |
| US10/309,239 US6838941B2 (en) | 2001-12-05 | 2002-12-04 | Multi-band power amplifier |
| CNB02155787XA CN1245759C (zh) | 2001-12-05 | 2002-12-05 | 多频带功率放大器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001371206A JP2003174335A (ja) | 2001-12-05 | 2001-12-05 | 増幅器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007053007A Division JP2007209004A (ja) | 2007-03-02 | 2007-03-02 | 通信用電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003174335A true JP2003174335A (ja) | 2003-06-20 |
| JP2003174335A5 JP2003174335A5 (ja) | 2005-07-21 |
Family
ID=19180284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001371206A Pending JP2003174335A (ja) | 2001-12-05 | 2001-12-05 | 増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6838941B2 (ja) |
| JP (1) | JP2003174335A (ja) |
| CN (1) | CN1245759C (ja) |
| DE (1) | DE10255941A1 (ja) |
| FR (1) | FR2833114A1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010135961A (ja) * | 2008-12-03 | 2010-06-17 | Renesas Technology Corp | Ｒｆ電力増幅装置 |
| JP2012089868A (ja) * | 2011-12-08 | 2012-05-10 | Renesas Electronics Corp | 半導体装置およびそれを用いた無線通信機器 |
| JPWO2011039792A1 (ja) * | 2009-09-29 | 2013-02-21 | 株式会社東芝 | 半導体装置 |
| JP2014017624A (ja) * | 2012-07-06 | 2014-01-30 | Japan Radio Co Ltd | 増幅器制御装置 |
| JP2014171170A (ja) * | 2013-03-05 | 2014-09-18 | Murata Mfg Co Ltd | 電力増幅モジュール |
| JP5719467B1 (ja) * | 2014-05-30 | 2015-05-20 | 日本電信電話株式会社 | 低雑音増幅器 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7026876B1 (en) * | 2003-02-21 | 2006-04-11 | Dynalinear Technologies, Inc. | High linearity smart HBT power amplifiers for CDMA/WCDMA application |
| US7135919B2 (en) * | 2004-08-06 | 2006-11-14 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Power amplifier with switchable load |
| KR101034621B1 (ko) * | 2004-08-10 | 2011-05-12 | 엘지전자 주식회사 | 다중밴드 이동통신 단말기 |
| EP1908167B1 (en) * | 2005-07-05 | 2009-09-09 | Freescale Semiconductor, Inc. | Compensation for parasitic coupling between rf or microwave transistors in the same package |
| JP2007060616A (ja) * | 2005-07-29 | 2007-03-08 | Mitsubishi Electric Corp | 高周波電力増幅器 |
| US20070252651A1 (en) * | 2006-04-28 | 2007-11-01 | Huai Gao | Power Amplifier With A Output Matching Network |
| US7683483B2 (en) * | 2007-02-05 | 2010-03-23 | Freescale Semiconductor, Inc. | Electronic device with connection bumps |
| JP4849029B2 (ja) * | 2007-07-23 | 2011-12-28 | 三菱電機株式会社 | 電力増幅器 |
| CN101588195B (zh) * | 2008-05-21 | 2012-10-17 | 华为技术有限公司 | 功放装置及信号收发系统 |
| JP5453120B2 (ja) * | 2009-01-30 | 2014-03-26 | 株式会社Ｎｔｔドコモ | マルチバンド整合回路、およびマルチバンド電力増幅器 |
| CN101667810B (zh) * | 2009-09-29 | 2011-11-16 | 锐迪科科技有限公司 | 双频射频功率放大器电路芯片 |
| DE102010009984A1 (de) * | 2009-12-28 | 2011-06-30 | Rohde & Schwarz GmbH & Co. KG, 81671 | Verstärkerbaustein mit einem Kompensationselement |
| CN102281220B (zh) | 2010-06-12 | 2015-04-29 | 华为技术有限公司 | 数据流处理方法、设备及系统 |
| CN102130657A (zh) * | 2010-09-14 | 2011-07-20 | 华为技术有限公司 | 一种功率放大器、不对称达赫笛功率放大设备和基站 |
| US9231550B2 (en) | 2014-06-09 | 2016-01-05 | Mitsubishi Electric Research Laboratories, Inc. | Output matching network for wideband power amplifier with harmonic suppression |
| CN105429605B (zh) * | 2014-09-16 | 2019-03-08 | 天工方案公司 | 具有减小的频带加载的多频带设备 |
| TWI695579B (zh) * | 2017-06-08 | 2020-06-01 | 日商村田製作所股份有限公司 | 功率放大電路 |
| KR20210057875A (ko) * | 2019-11-12 | 2021-05-24 | 삼성전자주식회사 | 집적 클럭 게이팅 회로 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6151754A (ja) | 1984-08-20 | 1986-03-14 | Matsushita Electric Ind Co Ltd | 密閉型鉛蓄電池 |
| JPH11251849A (ja) * | 1998-03-04 | 1999-09-17 | Matsushita Electric Ind Co Ltd | 高周波電力増幅器 |
| US6151509A (en) * | 1998-06-24 | 2000-11-21 | Conexant Systems, Inc. | Dual band cellular phone with two power amplifiers and a current detector for monitoring the consumed power |
| DE69904560T2 (de) | 1999-03-08 | 2003-06-26 | Motorola Inc | Sender |
| US6232840B1 (en) * | 1999-06-10 | 2001-05-15 | Raytheon Company | Transistor amplifier having reduced parasitic oscillations |
| JP2001068556A (ja) | 1999-08-30 | 2001-03-16 | Mobile Communications Tokyo Inc | 高周波電力増幅用半導体装置 |
| JP3892630B2 (ja) | 1999-09-30 | 2007-03-14 | 株式会社東芝 | 半導体装置 |
| DE60140165D1 (de) * | 2000-10-23 | 2009-11-26 | Panasonic Corp | Leistungsverstärker |
-
2001
- 2001-12-05 JP JP2001371206A patent/JP2003174335A/ja active Pending
-
2002
- 2002-11-29 DE DE10255941A patent/DE10255941A1/de not_active Ceased
- 2002-12-04 US US10/309,239 patent/US6838941B2/en not_active Expired - Fee Related
- 2002-12-04 FR FR0215274A patent/FR2833114A1/fr active Pending
- 2002-12-05 CN CNB02155787XA patent/CN1245759C/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010135961A (ja) * | 2008-12-03 | 2010-06-17 | Renesas Technology Corp | Ｒｆ電力増幅装置 |
| JPWO2011039792A1 (ja) * | 2009-09-29 | 2013-02-21 | 株式会社東芝 | 半導体装置 |
| JP2012089868A (ja) * | 2011-12-08 | 2012-05-10 | Renesas Electronics Corp | 半導体装置およびそれを用いた無線通信機器 |
| JP2014017624A (ja) * | 2012-07-06 | 2014-01-30 | Japan Radio Co Ltd | 増幅器制御装置 |
| JP2014171170A (ja) * | 2013-03-05 | 2014-09-18 | Murata Mfg Co Ltd | 電力増幅モジュール |
| US9287832B2 (en) | 2013-03-05 | 2016-03-15 | Murata Manufacturing Co., Ltd. | Power amplifying module |
| JP5719467B1 (ja) * | 2014-05-30 | 2015-05-20 | 日本電信電話株式会社 | 低雑音増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2833114A1 (fr) | 2003-06-06 |
| CN1245759C (zh) | 2006-03-15 |
| US6838941B2 (en) | 2005-01-04 |
| DE10255941A1 (de) | 2003-07-03 |
| CN1424762A (zh) | 2003-06-18 |
| US20030117219A1 (en) | 2003-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003174335A (ja) | 増幅器 | |
| US8564366B2 (en) | High-frequency power amplifier device | |
| US8130043B2 (en) | Multi-stage power amplifier with enhanced efficiency | |
| CN100413212C (zh) | 高频功率放大器、高频功率放大器模块和便携式电话 | |
| US6271727B1 (en) | High isolation RF power amplifier with self-bias attenuator | |
| US6297694B1 (en) | High frequency power amplifier | |
| US10355653B2 (en) | Power amplifier circuit | |
| KR20040022454A (ko) | 선형 전력 증폭기용 바이어스 회로 및 바이어싱 방법 | |
| US10651804B2 (en) | Power amplifier circuit | |
| CN105743452A (zh) | 功率放大器的共发共基开关 | |
| US11031910B2 (en) | Power amplifier module | |
| US20220166388A1 (en) | Power amplifier circuit | |
| US6707341B2 (en) | Semiconductor device with bipolar transistor device | |
| US6611172B1 (en) | Thermally distributed darlington amplifier | |
| US6972627B2 (en) | High frequency power amplifier module | |
| JP5423381B2 (ja) | 半導体集積回路装置および電力増幅器 | |
| CN116317989A (zh) | 具有偏置控制和谐波终止的集成功率放大器 | |
| US6570451B2 (en) | High-frequency power amplifier | |
| US11190151B2 (en) | Power amplifier | |
| JP2007209004A (ja) | 通信用電力増幅器 | |
| JP2002271146A (ja) | 高周波電力増幅器、高周波電力出力方法 | |
| JP2013131802A (ja) | Ｒｆ電力増幅器およびその動作方法 | |
| WO2013011685A1 (ja) | 高周波電力増幅器 | |
| CN102570998B (zh) | 高频功率放大器设备 | |
| Mori et al. | A GSM900/DCS1800 dual-band MMIC power amplifier using outside-base/center-via-hole layout multifinger HBT |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041203 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070508 |