KR20100086153A - 에피택셜 성장 방법 - Google Patents
에피택셜 성장 방법 Download PDFInfo
- Publication number
- KR20100086153A KR20100086153A KR1020090005363A KR20090005363A KR20100086153A KR 20100086153 A KR20100086153 A KR 20100086153A KR 1020090005363 A KR1020090005363 A KR 1020090005363A KR 20090005363 A KR20090005363 A KR 20090005363A KR 20100086153 A KR20100086153 A KR 20100086153A
- Authority
- KR
- South Korea
- Prior art keywords
- epitaxial layer
- quantum dot
- epitaxial
- growth method
- surfactant
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000002096 quantum dot Substances 0.000 claims abstract description 63
- 230000007547 defect Effects 0.000 claims abstract description 43
- 239000004094 surface-active agent Substances 0.000 claims abstract description 25
- 150000001875 compounds Chemical class 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 24
- 229910017115 AlSb Inorganic materials 0.000 claims description 5
- 229910005542 GaSb Inorganic materials 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 5
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 5
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims description 5
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- VCZQFJFZMMALHB-UHFFFAOYSA-N tetraethylsilane Chemical group CC[Si](CC)(CC)CC VCZQFJFZMMALHB-UHFFFAOYSA-N 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 239000013078 crystal Substances 0.000 description 21
- 230000007704 transition Effects 0.000 description 4
- 238000004627 transmission electron microscopy Methods 0.000 description 4
- 238000004630 atomic force microscopy Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000001338 self-assembly Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02513—Microstructure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/962—Quantum dots and lines
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Abstract
본 발명은 에피택셜층 상에 격자정합성이 양호한 양자점 형성 재료를 이용하여 양자점을 형성하고, 형성된 양자점이 상기 에피택셜층 상의 결함 상에 위치되도록 함으로써 후속 공정을 통해 형성되는 에피택셜층 내에 결함이 전이되는 것을 최소화할 수 있는 에피택셜 성장 방법에 관한 것으로서, 본 발명에 따른 에피택셜 성장 방법은 결함이 존재하는 제 1 에피택셜층을 준비하는 (a) 단계와, 상기 제 1 에피택셜층 상에 비계면활성제를 도포하는 (b) 단계와, 상기 제 1 에피택셜층과 격자정합성을 갖는 양자점 형성 재료를 공급하여, 상기 비계면활성제와 양자점 형성 재료가 반응된 양자점을 상기 제 1 에피택셜층 상에 형성하는 (c) 단계와, 상기 양자점이 표면 에너지의 차이에 의해 상기 제 1 에피택셜층의 스텝으로 이동하는 (d) 단계 및 상기 제 1 에피택셜층 상에 제 2 에피택셜층을 성장시키는 (e) 단계를 포함하여 이루어지는 것을 특징으로 한다.
에피택셜, 비계면활성제, 양자점
Description
본 발명은 에피택셜 성장 방법에 관한 것으로서, 보다 상세하게는 에피택셜층 상에 격자정합성이 양호한 양자점 형성 재료를 이용하여 양자점을 형성하고, 형성된 양자점이 상기 에피택셜층 상의 결함 상에 위치되도록 함으로써 후속 공정을 통해 형성되는 에피택셜층 내에 결함이 전이되는 것을 최소화할 수 있는 에피택셜 성장 방법에 관한 것이다.
기판 또는 에피택셜층 상에 양자점을 형성함에 있어서, 양자점 형성 재료의 격자상수가 에피택셜층의 격자상수와 유사한 경우 즉, 양자점 형성 재료와 에피택셜층이 격자정합성을 갖는 경우 양자점이 잘 형성되지 않는다. 이를 극복하기 위한 방안으로, 에피택셜층 상에 비계면활성제를 도포하여 표면처리한 다음, 상기 에피택셜층 상에 기상성장법을 통해 격자정합성이 양호한 Ⅲ족 질화물계 재료로 양자점을 성장시키는 방법(Appl. Phys. Lett. 69(1996) pp. 4096)이 보고된 바 있다.
이와 같이 비계면활성제를 이용하여 양자점을 형성하는 기술로, 일본공개특 허공보 1999-354843호에 형성된 양자점을 매입하고, 성장하는 결정층을 형성하되 의도하지 않는 양자점을 저지하는 기술을 제시하고 있으며, 일본등록특허공보 제3660801호는 이를 이용한 GaN계 반도체 발광소자, 일본등록특허공보 제3667995호는 이의 제조방법 및 용도에 관한 기술을 제시하고 있다. 상기 3건의 일본특허기술은 양자점의 크기와 전체 분포정도를 최적화하여 고효율의 발광소자를 얻고자 하는 것이다.
이와 같이, 종래 기술들은 원치 않는 양자점의 생성을 저지하거나 양자점 자체가 갖는 광학적 장점을 발광소자에 응용함에 특징이 있으나, 해당 양자점들이 후속의 공정을 통해 형성되는 박막과의 격자상수 차이로 인해 격자결함을 유발할 가능성이 상존하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 에피택셜층 상에 격자정합성이 양호한 양자점 형성 재료를 이용하여 양자점을 형성하고, 형성된 양자점이 상기 에피택셜층 상의 결함 상에 위치되도록 함으로써 후속 공정을 통해 형성되는 에피택셜층 내에 결함이 전이되는 것을 최소화할 수 있는 에피택셜 성장 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 에피택셜 성장 방법은 결함이 존재하는 제 1 에피택셜층을 준비하는 (a) 단계와, 상기 제 1 에피택셜층 상에 비계면활성제를 도포하는 (b) 단계와, 상기 제 1 에피택셜층과 격자정합성을 갖는 양자점 형성 재료를 공급하여, 상기 비계면활성제와 양자점 형성 재료가 반응된 양자점을 상기 제 1 에피택셜층 상에 형성하는 (c) 단계와, 상기 양자점이 표면 에너지의 차이에 의해 상기 제 1 에피택셜층의 스텝으로 이동하는 (d) 단계 및 상기 제 1 에피택셜층 상에 제 2 에피택셜층을 성장시키는 (e) 단계를 포함하여 이루어지는 것을 특징으로 한다.
상기 제 2 에피택셜층의 격자상수는 상기 제 1 에피택셜층의 격자상수에 상응한 크기를 가지며, 상기 제 1 에피택셜층과 제 2 에피택셜층 사이의 격자상부 부정합은 10% 이내일 수 있다.
또한, 상기 (d) 단계는, 상기 기판을 열처리하여 상기 양자점이 스텝으로 이동되도록 하거나, 상기 제 1 에피택셜층 표면에 빛을 조사하여 상기 양자점이 스텝으로 이동되도록 할 수 있다. 이 때, 상기 기판의 열처리 온도는 300∼700℃이고, 상기 빛은 0.1∼5㎛의 파장을 가질 수 있다.
상기 비계면활성제는 실리콘(Si), 인(P), 붕소(B) 중 어느 하나를 포함하는 물질로 구성될 수 있으며, 테트라에틸실란(tetra-ethyl-silane)일 수 있다. 또한, 상기 양자점은 0.1nm∼10㎛의 크기를 가질 수 있으며, 상기 (b) 단계 내지 (e) 단계를 복수 번 반복할 수 있다.
상기 제 1 에피택셜층 및 제 2 에피택셜층은 GaAs, AlAs, InAs, GaSb, AlSb, InSb, GaN, AlN, InN, GaP, AlP, InP의 화합물로 구성된 삼원 화합물 반도체 또는 사원 화합물 반도체로 이루어지거나 상기 삼원 화합물 반도체 또는 사원 화합물 반도체가 적어도 2개 이상 적층된 구조로 이루어질 수 있다.
본 발명에 따른 에피택셜 성장 방법은 다음과 같은 효과가 있다.
격자정합성이 양호한 양자점 형성 재료를 비계면활성제와 반응시켜 에피택셜층 상에 양자점을 형성한 다음, 열처리 또는 레이저 조사 등을 통해 양자점이 에피택셜층 상의 결함 위치로 이동되도록 함으로써 결함이 후속 에피택셜층으로 전이되는 것을 억제할 수 있게 된다.
본 발명에 따른 에피택셜 성장 방법의 전체적인 공정은 결함이 존재하는 제 1 에피택셜층 상에 결함 전이가 최소화된 제 2 에피택셜층을 성장시키는 것이며, 결함 전이는 상기 제 1 에피택셜층 상에 형성된 양자점에 의해 억제된다. 또한, 상기 양자점 형성 재료와 상기 제 1 에피택셜층은 양호한 격자정합성을 갖는다. 여기서, 상기 제 1 에피택셜층은 기판이 될 수도 있다.
상기 제 1 에피택셜층 상의 결함은 전위(dislocation), 마이크로 트윈(micro twin)과 같은 격자결함이며, 상기 격자결함을 제거 또는 최소화하기 위한 방법으로 본 발명은 상기 제 1 에피택셜층 상에 양자점(quantum dot)을 형성하고 해당 양자점이 상기 제 1 에피택셜층의 결함 상에 위치하도록 함으로써 결함을 치유하고 이에 따라, 상기 제 1 에피택셜층 상에 형성되는 제 2 에피택셜층에 결함이 전이되는 것을 억제하는 것을 특징으로 한다.
또한, 상기 제 1 에피택셜층 상에 양자점을 형성함에 있어서, 양자점이 용이하게 형성될 수 있도록 상기 제 1 에피택셜층 상에 비계면활성제(anti-surfactant)를 도포하고 상기 비계면활성제와 양자점 형성 재료를 반응시켜 양자점을 형성한다.
이하에서는, 도면을 참조하여 본 발명에 따른 에피택셜 성장 방법을 상세히 설명하기로 한다. 도 1은 본 발명에 따른 에피택셜 성장 방법을 설명하기 위한 순서도이고, 도 2는 본 발명에 따른 에피택셜 성장 방법을 설명하기 위한 공정 단면 도이다.
먼저, 도 1 및 도 2의 (a)에 도시한 바와 같이 결함이 존재하는 제 1 에피택셜층(202)을 준비한다(S101). 상기 제 1 에피택셜층(202)은 소정의 기판(201) 상에 형성되거나 제 1 에피택셜층(202) 자체가 기판이 될 수도 있다. 여기서, 상기 제 1 에피택셜층(202)의 물질은 GaAs, AlAs, InAs, GaSb, AlSb, InSb, GaN, AlN, InN, GaP, AlP, InP의 화합물로 구성된 이원 화합물 반도체, 삼원 화합물 반도체 또는 사원 화합물 반도체로 이루어지거나 상기 삼원 화합물 반도체 또는 사원 화합물 반도체가 적어도 2개 이상 적층된 구조로 이루어질 수 있다.
기판(201) 상에 제 1 에피택셜층(202)이 구비되는 경우, 상기 기판(201)과 제 1 에피택셜층(202)은 격자상수가 서로 다른 경우이며 이 경우, 상기 기판(201)과 제 1 에피택셜층(202)의 격자상수가 서로 다름에 따라, 임계 두께 이상으로 성장되는 경우 기판(201) 상에 성장된 제 1 에피택셜층(202) 내에는 전위, 마이크로 트윈 등과 같은 결함(203)이 생성된다. 예를 들면, 면지수 (100)의 기판 상에 격자상수가 다른 제 1 단결정층을 성장시키게 되면 도 4에 도시한 바와 같이 기판의 결정 방향과 다른 {111} 방향으로 성장된 결함 즉, 마이크로 트윈이 발생하게 된다. 참고로, 도 4에 있어서 상단의 도면은 기판 상에 형성된 단결정층의 마이크로 트윈 부분을 나타낸 TEM(transmission electron microscopy) 사진이고, 하단의 도면은 상기 TEM 사진의 원자 배열을 연장선상에서 나타낸 도면이다. 또한, 도 5a의 AFM(atomic force microscopy) 사진을 참조하면 생성된 결함의 면적을 확인할 수 있으며, 도 5b에 도시한 바와 같이 전자이동도가 감소됨을 알 수 있다. 상기 제 1 에피택셜층(202)의 성장 두께가 커질수록 표면 스텝(surface step)이 커짐에 따라 상기 제 1 에피택셜층(202)은 100㎛ 이하의 두께로 성장시키는 것이 바람직하며, 성장 온도는 200∼1200℃로 설정할 수 있다.
한편, 도 4에서와 같은 마이크로 트윈의 결함이 생성된 상태에서 상기 제 1 단결정층 상에 상기 제 1 단결정층과 격자상수가 유사한 물질로 제 2 단결정층을 성장시키게 되면, 격자상수가 유사함에도 불구하고 상기 결함이 존재하는 부위 상에는 도 6a 및 도 6b에 도시한 바와 같이 제 2 단결정층이 성장되지 않는다. 결함이 존재하는 부위의 제 1 단결정층 상에 제 2 단결정층이 성장하지 않는 이유는 결함이 생성된 부위의 제 1 단결정층의 격자상수와 정상적으로 성장된 제 1 단결정층의 격자상수가 다르기 때문이다. 따라서, 제 1 단결정층의 결함이 제 2 단결정층으로 전이되는 것을 방지하기 위해서는 상기 제 1 단결정층 표면의 격자상수를 균일하게 유지하는 것이 요구된다.
본 발명은, 기판(201) 상에 형성된 제 1 에피택셜층(202)의 표면 전체의 격자상수를 균일하게 유지하기 위해 상기 제 1 에피택셜층(202) 상에 비계면활성제(204)를 도포한 다음, 상기 비계면활성제(204) 상에 양자점 형성 재료를 공급하여 상기 비계면활성제와 양자점 형성 재료가 반응된 양자점(205)을 형성시키고, 상기 양자점(205)이 결함(203)이 존재하는 부위에 이동하도록 하여 해당 결함을 치유함으로써 상기 제 1 에피택셜층(202)의 표면 전체의 격자상수가 균일화시키는 방법을 제안한다.
구체적으로, 먼저 상기 제 1 에피택셜층(202) 상에 비계면활성제(204)를 도 포한다(S102)(도 2의 (b) 참조). 상기 비계면활성제(204)는 실리콘(Si), 인(P), 붕소(B) 중 어느 하나를 포함하는 물질을 이용하는 것이 바람직하며, 일 예로 테트라에틸실란(tetra-ethyl-silane)을 이용할 수 있다. 세부적으로, 챔버 내에 상기 기판을 구비시킨 상태에서 비계면활성제를 0.1∼10nm/min의 속도로 공급하여 상기 제 1 에피택셜층(202) 상에 도포되도록 한다. 여기서, 상기 비계면활성제의 공급속도가 0.1nm/min보다 작을 경우 비계면활성제가 제 1 에피택셜층(202)의 표면에 흡착되지 않으며, 비계면활성제의 공급속도가 10nm/min보다 클 경우 표면이 거칠어지거나 나노 구조의 형태를 갖지 않게 된다.
상기 제 1 에피택셜층 상에 비계면활성제(204)가 도포된 상태에서, 양자점 형성 재료를 챔버 내에 공급하여 상기 양자점 형성 재료와 비계면활성제를 반응시켜 양자점(103)을 형성한다(S504)(도 2의 (c) 참조). 상기 양자점 형성 재료는 상기 제 1 에피택셜층과 격자정합성이 양호한 물질이 사용되는 것이 바람직하다. 이 때, 상기 형성된 양자점(205)은 자기조립(self-assembly)에 의해 상기 제 1 에피택셜층(202) 상에 배열된다. 참고로, 상기 양자점(205)은 0.1nm∼10㎛의 크기를 갖는 것이 바람직하다.
한편, 결함(203)이 존재하는 부위에 상응하는 제 1 에피택셜층(202) 표면(이하, 스텝(210)이라 칭함)은 정상적으로 성장한 제 1 에피택셜층(202) 표면보다 표면 에너지가 낮다. 이에 따라, 상기 제 1 에피택셜층(202) 상에 형성된 양자점(205)은 상대적으로 표면 에너지가 낮은 상기 스텝(210) 상에 이동하게 되고(도 3 참조) 궁극적으로, 제 1 에피택셜층(202)의 표면 전체가 비교적 균일한 격자상수 를 갖게 된다(S504). 즉, 상기 양자점(205)이 상기 스텝(210) 상으로 이동함으로 인해 제 1 에피택셜층(202)의 결함이 치유되는 것이다.
상기 양자점을 스텝으로 이동시킴에 있어서, 이동의 구동력을 증가시키기 위해 기판을 열처리하거나 빛을 조사하는 방법을 적용할 수 있다(S104). 구체적으로, 기판을 300∼700℃의 온도로 가열하여 상기 양자점의 이동을 촉진시키거나 0.1∼5㎛의 파장을 갖는 빛을 상기 제 1 에피택셜층(202)의 표면 상에 조사하여 상기 양자점의 스텝으로의 이동을 가속화할 수 있다.
한편, 상기 양자점(205)에 의해 상기 제 1 에피택셜층(202)의 결함이 치유된 상태에서 달리 말하여, 상기 제 1 에피택셜층(202) 표면 전체의 격자상수가 균일화된 상태에서 상기 제 1 에피택셜층(202)과 동일하거나 유사한 격자상수를 갖는 제 2 에피택셜층(206)을 성장시킨다(S105)(도 2의 (d) 참조). 이 때, 상기 제 1 에피택셜층(202) 내의 결함은 스텝(210) 상에 안착된 양자점(205)에 의해 전이가 방해됨에 따라, 상기 제 2 에피택셜층(206)은 결함이 최소화된 상태로 에피택셜하게 성장된다. 참고로, 상기 제 2 에피택셜층(206)의 물질로 GaAs, AlAs, InAs, GaSb, AlSb, InSb, GaN, AlN, InN, GaP, AlP, InP의 화합물로 구성된 이원 화합물 반도체, 삼원 화합물 반도체 또는 사원 화합물 반도체가 이용되거나 상기 삼원 화합물 반도체 또는 사원 화합물 반도체가 적어도 2개 이상 적층된 구조가 이용될 수 있다. 또한, 상기 제 2 에피택셜층(206)과 제 1 에피택셜층(202)은 서로 다른 물질로 구성될 수 있으며, 이 경우 제 2 에피택셜층(206) 내의 결함을 최소화하기 위해 제 1 에피택셜층(202)과 제 2 에피택셜층(206)의 격자상수 부정합은 10% 이내로 한정 되는 것이 바람직하다.
상기 제 2 에피택셜층 내의 결함 농도를 최소화하기 위해 비계면활성제(204) 도포, 양자점 형성, 제 2 에피택셜층 적층으로 이루어지는 일련의 단위 공정을 반복하여 실시할 수 있다.
상술한 바와 같은 본 발명의 일 실시예에 따라 제작된 에피택셜층의 적층 구조는 반도체 소자 등에 적용될 수 있으며, 이와 같은 반도체 소자는 회로, 시스템 등에 응용될 수 있다. 또한, 기판의 상부뿐만 아니라 기판의 하부면에도 상술한 바와 같은 에피택셜층의 적층 구조를 형성할 수 있으며, 이와 같은 적층 구조를 반도체 소자, 회로 및 시스템에 응용할 수 있다.
도 1은 본 발명에 따른 에피택셜 성장 방법을 설명하기 위한 순서도.
도 2는 본 발명에 따른 에피택셜 성장 방법을 설명하기 위한 공정 단면도.
도 3은 본 발명의 일 실시예에 따라 양자점이 표면 에너지에 의해 스텝 상부로 이동하는 것을 나타낸 참고도.
도 4는 격자상수가 다른 기판 상에 성장한 단결정층의 결함을 나타낸 TEM 사진 및 원자배열도.
도 5a는 격자상수가 다른 기판 상에 성장한 단결정층의 표면을 나타낸 AFM 사진.
도 5b는 결함 면적에 따른 전자이동도 특성을 나타낸 그래프.
도 6a는 결함이 치유되지 않은 제 1 단결정층 상에 제 2 단결정층을 성장시킨 구조의 단면을 나타낸 TEM 사진.
도 6b는 제 1 단결정의 결함에 의해 제 2 단결정층이 부분적으로 성장하는 것을 나타낸 참고도.
Claims (13)
- 결함이 존재하는 제 1 에피택셜층을 준비하는 (a) 단계;상기 제 1 에피택셜층 상에 비계면활성제를 도포하는 (b) 단계;상기 제 1 에피택셜층과 격자정합성을 갖는 양자점 형성 재료를 공급하여, 상기 비계면활성제와 양자점 형성 재료가 반응된 양자점을 상기 제 1 에피택셜층 상에 형성하는 (c) 단계;상기 양자점이 표면 에너지의 차이에 의해 상기 제 1 에피택셜층의 스텝으로 이동하는 (d) 단계; 및상기 제 1 에피택셜층 상에 제 2 에피택셜층을 성장시키는 (e) 단계를 포함하여 이루어지는 것을 특징으로 하는 에피택셜 성장 방법.
- 제 1 항에 있어서, 상기 제 2 에피택셜층의 격자상수는 상기 제 1 에피택셜층의 격자상수에 상응한 크기를 갖는 것을 특징으로 하는 에피택셜 성장 방법.
- 제 1 항에 있어서, 상기 제 1 에피택셜층과 제 2 에피택셜층 사이의 격자상부 부정합은 10% 이내인 것을 특징으로 하는 에피택셜 성장 방법.
- 제 1 항에 있어서, 상기 (d) 단계는,상기 기판을 열처리하여 상기 양자점이 스텝으로 이동되도록 하는 것을 특징으로 하는 에피택셜 성장 방법.
- 제 4 항에 있어서, 상기 기판의 열처리 온도는 300∼700℃인 것을 특징으로 하는 에피택셜 성장 방법.
- 제 1 항에 있어서, 상기 (d) 단계는,상기 제 1 에피택셜층 표면에 빛을 조사하여 상기 양자점이 스텝으로 이동되도록 하는 것을 특징으로 하는 에피택셜 성장 방법.
- 제 6 항에 있어서, 상기 빛은 0.1∼5㎛의 파장을 갖는 것을 특징으로 하는 에피택셜 성장 방법.
- 제 1 항에 있어서, 상기 비계면활성제는 실리콘(Si), 인(P), 붕소(B) 중 어 느 하나를 포함하는 물질로 구성되는 것을 특징으로 하는 에피택셜 성장 방법.
- 제 8 항에 있어서, 상기 비계면활성제는 테트라에틸실란(tetra-ethyl-silane)인 것을 특징으로 하는 에피택셜 성장 방법.
- 제 1 항에 있어서, 상기 양자점은 0.1nm∼10㎛의 크기를 갖는 것을 특징으로 하는 에피택셜 성장 방법.
- 제 1 항에 있어서, 상기 (b) 단계 내지 (e) 단계를 복수 번 반복하는 것을 특징으로 하는 에피택셜 성장 방법.
- 제 1 항에 있어서, 상기 제 1 에피택셜층은 GaAs, AlAs, InAs, GaSb, AlSb, InSb, GaN, AlN, InN, GaP, AlP, InP의 화합물로 구성된 삼원 화합물 반도체 또는 사원 화합물 반도체로 이루어지거나 상기 삼원 화합물 반도체 또는 사원 화합물 반도체가 적어도 2개 이상 적층된 구조로 이루어지는 것을 특징으로 하는 에피택셜 성장 방법.
- 제 1 항에 있어서, 상기 제 2 에피택셜층은 GaAs, AlAs, InAs, GaSb, AlSb, InSb, GaN, AlN, InN, GaP, AlP, InP의 화합물로 구성된 삼원 화합물 반도체 또는 사원 화합물 반도체로 이루어지거나 상기 삼원 화합물 반도체 또는 사원 화합물 반도체가 적어도 2개 이상 적층된 구조로 이루어지는 것을 특징으로 하는 에피택셜 성장 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090005363A KR101023173B1 (ko) | 2009-01-22 | 2009-01-22 | 에피택셜 성장 방법 |
| US12/388,056 US8227327B2 (en) | 2009-01-22 | 2009-02-18 | Method for epitaxial growth |
| TW098105176A TWI389180B (zh) | 2009-01-22 | 2009-02-18 | 磊晶生長之方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090005363A KR101023173B1 (ko) | 2009-01-22 | 2009-01-22 | 에피택셜 성장 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100086153A true KR20100086153A (ko) | 2010-07-30 |
| KR101023173B1 KR101023173B1 (ko) | 2011-03-18 |
Family
ID=42337297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090005363A KR101023173B1 (ko) | 2009-01-22 | 2009-01-22 | 에피택셜 성장 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8227327B2 (ko) |
| KR (1) | KR101023173B1 (ko) |
| TW (1) | TWI389180B (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011148791A1 (ja) * | 2010-05-24 | 2011-12-01 | 株式会社 村田製作所 | 発光素子、及び発光素子の製造方法、並びに表示装置 |
| US8980730B1 (en) | 2010-09-14 | 2015-03-17 | Stc.Unm | Selective nanoscale growth of lattice mismatched materials |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197667A (ja) * | 1997-09-24 | 1999-04-09 | Sharp Corp | 超微粒子あるいは超細線の形成方法およびこの形成方法による超微粒子あるいは超細線を用いた半導体素子 |
| JP3660801B2 (ja) | 1998-06-04 | 2005-06-15 | 三菱電線工業株式会社 | ＧａＮ系半導体発光素子 |
| JPH11354843A (ja) | 1998-06-04 | 1999-12-24 | Mitsubishi Cable Ind Ltd | Ｉｉｉ族窒化物系量子ドット構造の製造方法およびその用途 |
| JP3550070B2 (ja) * | 1999-03-23 | 2004-08-04 | 三菱電線工業株式会社 | ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材 |
| US6653166B2 (en) * | 2001-05-09 | 2003-11-25 | Nsc-Nanosemiconductor Gmbh | Semiconductor device and method of making same |
| EP1704596A2 (en) * | 2003-09-05 | 2006-09-27 | Dot Metrics Technology, Inc. | Quantum dot optoelectronic devices with nanoscale epitaxial lateral overgrowth and methods of manufacture |
| KR100833897B1 (ko) | 2007-05-21 | 2008-06-02 | 한양대학교 산학협력단 | 에피택셜 성장 방법 |
-
2009
- 2009-01-22 KR KR1020090005363A patent/KR101023173B1/ko active IP Right Grant
- 2009-02-18 US US12/388,056 patent/US8227327B2/en active Active
- 2009-02-18 TW TW098105176A patent/TWI389180B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US8227327B2 (en) | 2012-07-24 |
| US20100184278A1 (en) | 2010-07-22 |
| TW201029053A (en) | 2010-08-01 |
| TWI389180B (zh) | 2013-03-11 |
| KR101023173B1 (ko) | 2011-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kunert et al. | How to control defect formation in monolithic III/V hetero-epitaxy on (100) Si? A critical review on current approaches | |
| KR101909919B1 (ko) | 응력 완화 반도체 층 | |
| KR101235239B1 (ko) | 반도체 박막 구조 및 그 형성 방법 | |
| KR101209151B1 (ko) | 양자점 제조방법 및 양자점을 포함하는 반도체 구조물 | |
| JP4860736B2 (ja) | 半導体構造物及びそれを製造する方法 | |
| KR100513923B1 (ko) | 질화물 반도체층을 성장시키는 방법 및 이를 이용하는 질화물 반도체 발광소자 | |
| WO2000057460A1 (fr) | PROCEDE DE CROISSANCE DE CRISTAUX SEMICONDUCTEURS COMPOSES DE GaN, ET SUBSTRAT DE SEMICONDUCTEUR | |
| CN102226985A (zh) | 一种GaN衬底的制备方法 | |
| US20220006264A1 (en) | Semiconductor device and fabrication method | |
| KR101021775B1 (ko) | 에피택셜 성장 방법 및 이를 이용한 에피택셜층 적층 구조 | |
| CN112820630A (zh) | 一种降低硅基异质外延生长三五族半导体中位错缺陷密度的方法 | |
| CN114242854B (zh) | 一种同质外延结构，其制备方法及剥离方法 | |
| KR101023173B1 (ko) | 에피택셜 성장 방법 | |
| US20130029473A1 (en) | Method of cleaving substrate and method of manufacturing bonded substrate using the same | |
| US20130171811A1 (en) | Method for manufacturing compound semiconductor | |
| KR101274211B1 (ko) | 반도체 기판, 이를 이용한 발광소자 및 그 제조방법 | |
| KR100833897B1 (ko) | 에피택셜 성장 방법 | |
| US10229831B2 (en) | Method of forming nitride semiconductor substrate and method of fabricating semiconductor device | |
| KR100936869B1 (ko) | 질화물 반도체소자 및 그 제조방법 | |
| US20120309178A1 (en) | Method of manufacturing free-standing substrate | |
| KR20130022884A (ko) | 질화물 기판 제조방법 | |
| KR20140031000A (ko) | 반도체 버퍼 구조체 및 이를 포함하는 반도체 소자 | |
| JP5504468B2 (ja) | 半導体量子ドット及び同形成方法 | |
| JP4041887B2 (ja) | アンチモン系量子ドットの形成方法 | |
| KR100888484B1 (ko) | 질화물 반도체 박막의 성장방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160825 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170309 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180312 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190404 Year of fee payment: 9 |