TWI389180B - 磊晶生長之方法 - Google Patents

磊晶生長之方法 Download PDF

Info

Publication number
TWI389180B
TWI389180B TW098105176A TW98105176A TWI389180B TW I389180 B TWI389180 B TW I389180B TW 098105176 A TW098105176 A TW 098105176A TW 98105176 A TW98105176 A TW 98105176A TW I389180 B TWI389180 B TW I389180B
Authority
TW
Taiwan
Prior art keywords
epitaxial layer
quantum dot
compound semiconductor
epitaxial
surfactant
Prior art date
Application number
TW098105176A
Other languages
English (en)
Other versions
TW201029053A (en
Inventor
Jae-Eung Oh
Original Assignee
Iucf Hyu
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iucf Hyu filed Critical Iucf Hyu
Publication of TW201029053A publication Critical patent/TW201029053A/zh
Application granted granted Critical
Publication of TWI389180B publication Critical patent/TWI389180B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/962—Quantum dots and lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

磊晶生長之方法 【交互參照之相關申請案】
本申請案主張2009年1月22日申請之韓國專利申請案第2009-5363號的優先權，其內容係藉由引用形式而併入本文中。
本發明與磊晶生長方法有關，且特別是與一種量子點(quantum dot)形成於磊晶層上之磊晶生長方法有關，其係使用具有良好晶格匹配性(lattice matching property)之量子點形成材料，且所形成的量子點係位於磊晶層中的一缺陷上，藉以使缺陷轉移至透過後續製程所形成之磊晶層中的情形最小化。
在基板上或磊晶層上形成量子點時，若量子點形成材料具有之晶格常數(lattice constant)與磊晶層的晶格常數相近(亦即，當量子點形成材料與磊晶層彼此為晶格匹配時)，量子點無法形成地很好。為了解決這個問題，已報導出一種藉由在磊晶層上塗佈反界面活性劑(anti-surfactant)來進行表面處理的方法，而量子點係使用具有良好晶格匹配性之第三族氮化物基(nitride-based)材料，並透過氣相磊晶製程而生長在磊晶層上(Appl.Phys.Lett .69(1996)pp.4096)。
同樣是利用這種反界面活性劑來形成量子點的方法，日本公開專利公開號第1999-354843號提出了一種形成結晶層的技術，而結晶層生長之同時可埋藏量子點並抑制非計畫中之量子點。此外，日本註冊專利公開號第3660801號提出一種使用量子點之GaN基半導體發光元件技術，而日本註冊專利公開號第3667995號提出一種製造量子點的方法及其應用。在這三種技術中，可藉由使量子點的尺寸與其整體分佈最佳化，而獲得高效率之發光元件。
如上所述，在相關技術領域中，非計畫中之量子點的產生係受到抑制，或將量子點的光學特性應用至發光元件。然而，量子點會因為量子點與後續製程中所形成之薄膜間的晶格常數差異而誘導出晶格缺陷。
本發明提出一種磊晶生長方法，其中係使用一具有絕佳晶格匹配性之量子點形成材料而在一磊晶層上形成一量子點，且所形成的量子點位於該磊晶層中的一缺陷上，藉以使缺陷轉移至透過後續製程所形成之磊晶層中的情形最小化。
在一實施態樣中，提供了一種磊晶生長方法，其包括於一基板上製備一第一磊晶層，該第一磊晶層中形成有一缺陷；於該第一磊晶層上塗佈一反界面活性劑(anti-surfactant)；供應一量子點形成材料，其與該第一磊晶層為晶格匹配，藉以形成一量子點於該第一磊晶層上，而該量子點係藉由使該反界面活性劑與該量子點形成材料反應而得；使該量子點因該量子點與該第一磊晶層之間的表面能量差異而移動至該第一磊晶層的一階部上；以及在該第一磊晶層上生長一第二磊晶層。
第二磊晶層的晶格常數係相同或相似於第一磊晶層的晶格常數。第一與第二磊晶層之間的晶格常數之非匹配性(mismatch)在10%內。
在第四步驟中，係藉由熱處理該基板或照射光線至該第一磊晶層之表面上而使該量子點移動至該階部。該基板係於300℃至700℃之溫度進行熱處理。該光線的波長為0.1至5μm。第二至第五步驟可重複數次。
該反界面活性劑係藉由使用含有矽(Si)、磷(P)與硼(B)中任一種之材料加以製備。該反界面活性劑係四乙基矽烷。該量子點的尺寸為0.1nm至10μm。
該第一與第二磊晶層係由二元化合物半導體、三元化合物半導體或四元化合物半導體製成，其包括下列任一者：包括GaAs、AlAs、InAs、GaSb、AlSb、InSb、GaN、AlN、InN、GaP、AlP與InP中任一者之二元化合物半導體、三元化合物半導體或四元化合物半導體，或形成為至少由兩種三元或四元化合物半導體堆疊而成之結構。
以下將參照附圖來進一步說明示範實施例，而示範實施例係繪示於其中；然而本文係可具體化為多種不同形式，且不應限制在此處所述之示範實施例。更確切的說，這些實施例是用於使發明所屬領域技術人士能夠通盤、完整地理解本文及其涵蓋範圍。在以下說明中，將不贅述習知特徵與技術的細節以避免對所提出的實施例造成不必要的混淆。
本文中所使用的用語僅為描述特定實施例之用，而非用於限制本發明。除非另行指明，本文中所使用之單數形式「一」、「一個」與「該」係用於同時包括複數形式。此外，用語「一」並不代表數量之限制，而是表示存在至少一個所指物件。進一步需理解當說明書中使用用語「包括」及/或「包含」、或「含有」及/或「具有」時，其表示所稱特徵、區域、整體事物、步驟、運作、元件及/或構件的存在，但並不排除一或多個其他特徵、區域、整體事物、步驟、運作、元件、構件及/或其群組的存在或附加。
除非另行定義，本文中所使用之所有用語(包括技術與科學用語)具有與該領域技術人士所共同理解者相同的意義；應進一步理解有一些用語(例如由普遍使用之字典所定義者)應可解讀成與其相關領域上下文中意義一致的意思，而不被解讀為理想化或過度形式上的概念，除非文中另有指明。
在圖式中，圖式中相同的元件符號代表相同的元件，圖式的形狀、大小與區域等僅為清晰目的而繪製。
本文中磊晶生長方法的整個製程是生長一第二磊晶層，其中由第一磊晶層中形成之缺陷轉移至第二磊晶層的情形可最小化。缺陷的轉移係受到第一磊晶層上形成之量子點的抑制，且量子點形成材料與第一磊晶層彼此係充足地晶格匹配。第一磊晶層可為一基板。
第一磊晶層中的缺陷係一晶格缺陷，例如差排(dislocation)或微雙晶(micro twin)。為了將晶格缺陷消除或使其最小化，一量子點係形成於第一磊晶層上，且對應的量子點係位於第一磊晶層中所形成的缺陷上；故，可以抑制缺陷轉移至第一磊晶層上所形成之第二磊晶層。
在第一磊晶層上方形成量子點時，係藉由在第一磊晶層上塗佈一反界面活性劑而形成量子點，因而量子點可輕易地形成，並接著使反界面活性劑與量子點形成材料彼此產生反應。
在下文中，將參照伴隨圖式詳細說明磊晶生長方法之一實施例。
第1圖係根據一實施例之磊晶生長方法的流程圖，第2圖係根據一實施例而依次說明磊晶生長方法之截面圖。
如第1圖與第2圖(a)所示，首先製備一第一磊晶層202，其具有形成於其中之缺陷(S101)；第一磊晶層202係形成於一基板201上，或該第一磊晶層本身就是一基板。在此例中，第一磊晶層202係由包括GaAs、AlAs、InAs、GaSb、AlSb、InSb、GaN、AlN、InN、GaP、AlP與InP中之任一者的二元化合物半導體、三元化合物半導體或四元化合物半導體製成；或者是，第一磊晶層202係形成為至少由兩種三元或四元化合物半導體堆疊而成之結構。
當第一磊晶層形成於基板201上時，基板201與第一磊晶層202的晶格常數彼此不同，因此，當第一磊晶層202生長至臨界厚度、或更大時，缺陷203(例如差排或微雙晶)係產生於基板201上所生長之第一磊晶層202中。舉例而言，若具有一不同晶格常數之一第一單晶層係生長於平面指向(plane index)為(001)的基板上，便會在{111}方向上產生缺陷生長(亦即，微雙晶)，其與基板的方向不同，如第4圖所示。舉例而言，在第4圖上方部分顯示的是穿透式電子顯微鏡(TEM)照片，其顯示基板上形成之單晶層的微雙晶；在第4圖下方部分顯示的是TEM照片延伸之原子排列。參照第5a圖之原子力顯微鏡(AFM)照片，可獲得產生缺陷的區域，且如第5b圖所示而可見電子遷移率(electron mobility)降低。當第一磊晶層202的生長厚度增加，則會擴大表面階梯(surface step)；因此，第一磊晶層202係生長至厚度為100μm或更小，且第一磊晶層202的生長溫度係設定為約200至1200℃。
同時，在產生如第4圖所示之微雙晶缺陷的狀態下，當利用晶格常數與第一單晶層相似的材料在第一單晶層上生長一第二單晶層時，即使第一與第二單晶層的晶格常數彼此相近，第二單晶層並不會生長在具有缺陷的第一磊晶層的表面上，如第6a圖與第6b圖所示；這是因為具有缺陷形成於其中之第一單晶層的晶格常數與正常生長之第一單晶層的晶格常數不同。因此，為了避免第一單晶層中的缺陷轉移至第二單晶層，需使第一單晶層整體表面的晶格常數保持均一。
本發明提出了一種方法，其中一反界面活性劑204係塗佈於一第一磊晶層202上，使得第一磊晶層202整體表面的晶格常數得以保持均一。在反界面活性劑204上提供一量子點形成材料，以藉由使該反界面活性劑204與量子點形成材料彼此反應而形成一量子點205；接著該量子點205係移動至內含缺陷203之第一磊晶層202的表面上，進而修復對應的缺陷203，藉以使第一磊晶層202的整體表面具有均一的晶格常數。
具體而言，該反界面活性劑204首先塗佈於第一磊晶層202上(S102)(見第2圖(b))。該反界面活性劑204係藉由使用含有矽(Si)、磷(P)與硼(B)中任一種之材料加以製備。舉例而言，反界面活性劑204係四乙基矽烷。詳細而言，反界面活性劑係藉由當基板位於腔室中時，以0.1至10nm/min之速度供應反界面活性劑而塗佈於第一磊晶層202上。當反界面活性劑的供應速度小於0.1 nm/min時，反界面活性劑可能不會被吸收在第一磊晶層202之表面上。當反界面活性劑的供應速度大於10 nm/min時，第一磊晶層202的表面會變為粗糙或不具有奈米結構。
在於第一磊晶層202上塗佈反界面活性劑204後，將一量子點形成材料供應至腔室中，且該量子點形成材料與該反界面活性劑204接著彼此反應，藉以形成量子點205(S103)(見第2圖(c))。量子點形成材料係包括與第一磊晶層202足夠晶格匹配的材料，所形成的量子點205係透過自行組合(self-assembly)而配置在第一磊晶層202上。舉例而言，量子點205的尺寸為約介於0.1 nm至10μm間。
同時，內含缺陷之第一磊晶層202的表面(此後稱之為階部210)的表面能量比正常生長的第一磊晶層202的表面能量低，因此，形成於第一磊晶層202上的量子點205係移動至表面能量相對為低之階部210上(見第3圖)。故，第一磊晶層202的整個表面具有相對均一的晶格常數(S104)，亦即，量子點205係移動至階部210上，且因而修復第一磊晶層202中的缺陷。
為了提昇使量子點205移動至階部210上之驅動力，基板係經熱處理，或可照射光線至基板(S104)上。具體而言，基板係在300至700℃之溫度加熱，以促進量子點205的移動，或是對第一磊晶層202的表面照射波長為0.1至5μm之光線，以加速量子點205移動至階部210上。
在藉由量子點205修復第一磊晶層中缺陷的情況下，亦即在第一磊晶層202的整體表面具有均一的晶格常數之情況下，晶格常數與第一磊晶層202相同或相似的第二磊晶層206係生長於第一磊晶層202上(S105)(見第2圖(d))；在此時，可藉由位於階部210上的量子點205而避免第一磊晶層202中的缺陷轉移。因此，第二磊晶層206係於缺陷最小化的情況下而磊晶地生長。舉例而言，第二磊晶層206係由包括GaAs、AlAs、InAs、GaSb、AlSb、InSb、GaN、AlN、InN、GaP、AlP與InP中任一者之二元化合物半導體、三元化合物半導體或四元化合物半導體製成；或者是，第二磊晶層206係形成為至少由兩種三元或四元化合物半導體堆疊而成之結構。第一與第二磊晶層202、206係由不同材料製成，在此例中，為了使第二磊晶層206中的缺陷最小化，第一與第二磊晶層202、206之間的晶格常數的非匹配性(mismatch)係限制在10%的範圍內。
可重複執行包括施用反界面活性劑204、形成量子點205與生長第二磊晶層206等一系列的單元製程，以使第二磊晶層206中的缺陷濃度最小化。
如上所述，根據本實施例而製造的磊晶層堆疊結構可應用至半導體元件等，這種半導體元件可應用於電路、系統等。此外，前述磊晶層堆疊結構係形成於基板的下表面以及基板的上表面上，這種堆疊結構可應用至半導體元件、電路與系統。
本發明所提出的磊晶生長方法提供了下列優勢。
量子點係藉由具有絕佳晶格匹配性之量子點形成材料與反界面活性劑之反應而形成於磊晶層上，且量子點係透過熱處理、雷射照射等而移動至磊晶層中的缺陷上，因此可抑制缺陷轉移至透過後續製程所形成的磊晶層。
上述實施例僅為說明之用，該領域技術人士應瞭解各種形式上的改變與細節皆不背離如附申請專利範圍所定義的精神與範疇。
此外，也可進行多種修飾以使特定情形或材料適用於本發明之教示，而不背離其基本範疇。因此，應知本發明並不限於所揭示之特定實施例，亦不限於以最佳態樣來實施本發明，本發明係包含落於如附申請專利範圍之範疇內的所有實施例。
S101~S105．．．步驟
201．．．基板
202．．．第一磊晶層
203．．．缺陷
204．．．反界面活性劑
205．．．量子點
206．．．第二磊晶層
210．．．階部
結合伴隨之圖式與上述說明，可清楚瞭解所述實施例之上述及其他構想、特徵與優勢，其中：第1圖係根據一實施例的磊晶生長之方法的流程圖；第2圖係根據一實施例而依次說明磊晶生長方法之截面圖；第3圖係一參考圖，其顯示了根據一實施例之一量子點藉由表面能量而移動至一階部上；第4圖係一穿透式電子顯微鏡(TEM)照片與原子配置，其顯示了生長於基板上之單晶層中的缺陷，該基板之晶格常數與單晶層不同；第5a圖係一原子力顯微鏡(AFM)照片，其顯示了生長於基板上之單晶層中的缺陷，該基板之晶格常數與單晶層不同；第5b圖係不同缺陷區域之電子遷移率特性圖；第6a圖係一TEM照片，其顯示了一種結構的截面圖，其中一第二單晶層係生長於未修復缺陷之一第一單晶層上；以及第6b圖係一參考圖，其顯示了該第二單晶層係部分由該第一單晶層中的缺陷所生長而成。
S101~S105．．．步驟

Claims (13)

  1. 一種磊晶生長方法，包括：於一基板上製備一第一磊晶層，該第一磊晶層中形成有一缺陷；於該第一磊晶層上塗佈一反界面活性劑(anti-surfactant)；供應一量子點(quantum dot)形成材料，且該量子點形成材料與該第一磊晶層為晶格匹配(lattice-matched)，藉以形成一量子點於該第一磊晶層上，而該量子點係藉由使該反界面活性劑與該量子點形成材料反應而得；使該量子點因該量子點與該第一磊晶層之間的表面能量差異而移動至該第一磊晶層的一階部上；以及在該第一磊晶層上生長一第二磊晶層。
  2. 如申請專利範圍第1項所述之方法，其中該第二磊晶層的晶格常數相同或相似於該第一磊晶層的晶格常數。
  3. 如申請專利範圍第1項所述之方法，其中該第一磊晶層與該第二磊晶層之間的晶格常數之非匹配性(mismatch)在10%內。
  4. 如申請專利範圍第1項所述之方法，其中，在第四步 驟中，係藉由熱處理該基板而使該量子點移動至該階部上。
  5. 如申請專利範圍第4項所述之方法，其中該基板係於300℃至700℃之溫度進行熱處理。
  6. 如申請專利範圍第1項所述之方法，其中，在第四步驟中，係藉由照射光線至該第一磊晶層之表面上而使該量子點移動至該階部上。
  7. 如申請專利範圍第6項所述之方法，其中該光線的波長為0.1至5μm。
  8. 如申請專利範圍第1項所述之方法，其中該反界面活性劑係藉由使用含有矽(Si)、磷(P)與硼(B)中任一種之材料而加以製備。
  9. 如申請專利範圍第8項所述之方法，其中該反界面活性劑為四乙基矽烷。
  10. 如申請專利範圍第1項所述之方法，其中該量子點的尺寸為0.1 nm至10μm。
  11. 如申請專利範圍第1項所述之方法，其中該第二至第 五步驟係重複數次。
  12. 如申請專利範圍第1項所述之方法，其中該第一磊晶層係由包括GaAs、AlAs、InAs、GaSb、AlSb、InSb、GaN、AlN、InN、GaP、AlP與InP中任一者之二元化合物半導體、三元化合物半導體或四元化合物半導體製成，或形成為至少由兩種三元或四元化合物半導體堆疊而成之一結構。
  13. 如申請專利範圍第1項所述之方法，其中該第二磊晶層係由包括GaAs、AlAs、InAs、GaSb、AlSb、InSb、GaN、AlN、InN、GaP、AlP與InP中任一者之二元化合物半導體、三元化合物半導體或四元化合物半導體製成，或形成為至少由兩種三元或四元化合物半導體堆疊而成之一結構。
TW098105176A 2009-01-22 2009-02-18 磊晶生長之方法 TWI389180B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090005363A KR101023173B1 (ko) 2009-01-22 2009-01-22 에피택셜 성장 방법

Publications (2)

Publication Number Publication Date
TW201029053A TW201029053A (en) 2010-08-01
TWI389180B true TWI389180B (zh) 2013-03-11

Family

ID=42337297

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098105176A TWI389180B (zh) 2009-01-22 2009-02-18 磊晶生長之方法

Country Status (3)

Country Link
US (1) US8227327B2 (zh)
KR (1) KR101023173B1 (zh)
TW (1) TWI389180B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5446056B2 (ja) * 2010-05-24 2014-03-19 株式会社村田製作所 発光素子、及び発光素子の製造方法、並びに表示装置
US8980730B1 (en) * 2010-09-14 2015-03-17 Stc.Unm Selective nanoscale growth of lattice mismatched materials

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197667A (ja) * 1997-09-24 1999-04-09 Sharp Corp 超微粒子あるいは超細線の形成方法およびこの形成方法による超微粒子あるいは超細線を用いた半導体素子
JP3660801B2 (ja) 1998-06-04 2005-06-15 三菱電線工業株式会社 ＧａＮ系半導体発光素子
JPH11354843A (ja) 1998-06-04 1999-12-24 Mitsubishi Cable Ind Ltd Ｉｉｉ族窒化物系量子ドット構造の製造方法およびその用途
JP3550070B2 (ja) * 1999-03-23 2004-08-04 三菱電線工業株式会社 ＧａＮ系化合物半導体結晶、その成長方法及び半導体基材
US6653166B2 (en) * 2001-05-09 2003-11-25 Nsc-Nanosemiconductor Gmbh Semiconductor device and method of making same
WO2005024952A2 (en) * 2003-09-05 2005-03-17 The University Of North Carolina At Charlotte Quantum dot optoelectronic devices with nanoscale epitaxial overgrowth and methods of manufacture
KR100833897B1 (ko) 2007-05-21 2008-06-02 한양대학교 산학협력단 에피택셜 성장 방법

Also Published As

Publication number Publication date
KR20100086153A (ko) 2010-07-30
KR101023173B1 (ko) 2011-03-18
TW201029053A (en) 2010-08-01
US8227327B2 (en) 2012-07-24
US20100184278A1 (en) 2010-07-22

Similar Documents

Publication Publication Date Title
US7910937B2 (en) Method and structure for fabricating III-V nitride layers on silicon substrates
US9799737B2 (en) Method for forming group III/V conformal layers on silicon substrates
US8847362B2 (en) Structure of thin nitride film and formation method thereof
JP2006253628A (ja) 化合物半導体装置及びその製造方法
JP2008141206A6 (ja) 半導体ヘテロ構造を作製する方法
TWI481027B (zh) 高品質ＧａＮ高電壓矽異質結構場效電晶體
JP4860736B2 (ja) 半導体構造物及びそれを製造する方法
JP6322044B2 (ja) Ｉｉｉ−ｖ族デバイスおよびその製造方法
US8168517B2 (en) Method for epitaxial growth and epitaxial layer structure using the method
CN112820630A (zh) 一种降低硅基异质外延生长三五族半导体中位错缺陷密度的方法
TWI389180B (zh) 磊晶生長之方法
KR100959290B1 (ko) 질화물 반도체 및 그 제조 방법
TW201438270A (zh) 降低氮化鎵之缺陷密度的成長方法
KR100833897B1 (ko) 에피택셜 성장 방법
US20150087137A1 (en) Nitride thin film stucture and method of forming the same
JP2017130539A (ja) 窒化物半導体装置、窒化物半導体装置の作製方法、及び製造装置
US20210135050A1 (en) Template substrate, electronic device, light emitting device, method of manufacturing template substrate, and method of manufacturing electronic device
Kim Interface engineering for exfoliation and integration of heteroepitaxial III-V films
KR101517808B1 (ko) 크랙 감소를 위한 실리콘 기판 위 GaN 성장방법
KR101020498B1 (ko) 에피택셜 성장 방법
Ke et al. Formation of self-organized GaN dots on Al0. 11Ga0. 89N by alternating supply of source precursors
TWI476817B (zh) 多層材料之自我組裝堆疊製程方法
KR100520744B1 (ko) 덮개층 형성과정에 온도의 변화를 주는 방법을 이용한자발형성 양자점의 수직 적층방법
TW201513176A (zh) 半導體晶圓以及生產半導體晶圓的方法
CN115763251A (zh) 基于Si衬底的GaN异质外延结构及制备方法