KR20100081618A - 3차원구조를 갖는 메모리장치 - Google Patents
3차원구조를 갖는 메모리장치 Download PDFInfo
- Publication number
- KR20100081618A KR20100081618A KR1020090000922A KR20090000922A KR20100081618A KR 20100081618 A KR20100081618 A KR 20100081618A KR 1020090000922 A KR1020090000922 A KR 1020090000922A KR 20090000922 A KR20090000922 A KR 20090000922A KR 20100081618 A KR20100081618 A KR 20100081618A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- memory device
- hole
- memory cells
- oxide layer
- Prior art date
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 23
- 238000005553 drilling Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 238000007743 anodising Methods 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 11
- 239000004020 conductor Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (9)
- 다수개의 관통홀이 형성되는 기판과;상기 관통홀의 내주면에 각각 수평 및 수직방향으로 배열되도록 형성되는 다수개의 메모리셀로 구성됨을 특징으로 하는 3차원구조를 갖는 메모리장치.
- 제1항에 있어서, 상기 기판은 금속재질이 적용됨을 특징으로 하는 3차원구조를 갖는 메모리장치.
- 제1항에 있어서, 상기 기판에 형성된 다수개의 관통홀은 양극산화방법, 식각방법, 레이저 천공방법 및 드릴링방법 중 하나에 의해 형성됨을 특징으로 하는 3차원구조를 갖는 메모리장치.
- 제1항에 있어서, 상기 기판에 형성된 다수개의 관통홀의 직경은 20㎚ 내지 10㎛임을 특징으로 하는 3차원구조를 갖는 메모리장치.
- 제1항에 있어서, 상기 다수개의 메모리셀은 각각 상기 관통홀의 내주면에 형성되는 게이트전극과;상기 게이트전극에 형성되는 산화층과;상기 산화층이 매립되도록 상기 관통홀의 내주면에 형성되며 산화층의 상측 에 활성영역이 형성되도록 소오스 및 드레인영역이 형성되는 비정질 실리콘층과;상기 소오스 영역에 형성되는 스토리지전극과;상기 드레인영역에 형성되는 드레인전극과;상기 스토리지전극과 상기 드레인전극이 매립되도록 상기 비정질 실리콘층에 형성되는 유전층과;상기 스토리지전극과 대응되도록 상기 유전층에 형성되는 공통소오스전극으로 이루어짐을 특징으로 하는 3차원구조를 갖는 메모리장치.
- 제5항에 있어서, 상기 게이트전극은 수직방향으로 배열되는 다수개의 메모리셀의 산화층을 연결함을 특징으로 하는 3차원구조를 갖는 메모리장치.
- 제5항에 있어서, 상기 비정질 실리콘층은 수평방향으로 배열되는 다수개의 메모리셀의 산화층이 매립되도록 띠형상으로 형성됨을 특징으로 하는 3차원구조를 갖는 메모리장치.
- 제5항에 있어서, 상기 다수개의 공통소오스전극은 수직방향으로 배열되는 다수개의 메모리셀의 스토리지전극과 각각 대응되도록 형성됨을 특징으로 하는 3차원구조를 갖는 메모리장치.
- 다수개의 관통홀이 형성되는 기판과;상기 관통홀의 내주면에 각각 수평 및 수직방향으로 배열되도록 형성되는 다수개의 메모리셀로 구성되며,상기 다수개의 메모리셀은 각각 상기 관통홀의 내주면에 형성되는 게이트전극과, 상기 게이트전극에 형성되는 산화층과, 상기 산화층이 매립되도록 상기 관통홀의 내주면에 형성되며 산화층의 상측에 활성영역이 형성되도록 소오스 및 드레인영역이 형성되는 비정질 실리콘층과, 상기 소오스 영역에 형성되는 스토리지전극과, 상기 드레인영역에 형성되는 드레인전극과, 상기 스토리지전극과 상기 드레인전극이 매립되도록 상기 비정질 실리콘층에 형성되는 유전층과, 상기 스토리지전극과 대응되도록 상기 유전층에 형성되는 공통소오스전극으로 이루어짐을 특징으로 하는 3차원구조를 갖는 메모리장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090000922A KR101032500B1 (ko) | 2009-01-06 | 2009-01-06 | 3차원구조를 갖는 메모리장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090000922A KR101032500B1 (ko) | 2009-01-06 | 2009-01-06 | 3차원구조를 갖는 메모리장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100081618A true KR20100081618A (ko) | 2010-07-15 |
KR101032500B1 KR101032500B1 (ko) | 2011-05-04 |
Family
ID=42641996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090000922A KR101032500B1 (ko) | 2009-01-06 | 2009-01-06 | 3차원구조를 갖는 메모리장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101032500B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9257485B2 (en) | 2013-03-04 | 2016-02-09 | Samsung Electronics Co., Ltd. | Memory device and apparatus including the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220090208A (ko) | 2020-12-22 | 2022-06-29 | 삼성전자주식회사 | 반도체 메모리 소자 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW406419B (en) * | 1998-01-15 | 2000-09-21 | Siemens Ag | Memory-cells arrangement and its production method |
US20080067554A1 (en) * | 2006-09-14 | 2008-03-20 | Jae-Hun Jeong | NAND flash memory device with 3-dimensionally arranged memory cell transistors |
KR100806339B1 (ko) | 2006-10-11 | 2008-02-27 | 삼성전자주식회사 | 3차원적으로 배열된 메모리 셀들을 구비하는 낸드 플래시메모리 장치 및 그 제조 방법 |
-
2009
- 2009-01-06 KR KR1020090000922A patent/KR101032500B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9257485B2 (en) | 2013-03-04 | 2016-02-09 | Samsung Electronics Co., Ltd. | Memory device and apparatus including the same |
Also Published As
Publication number | Publication date |
---|---|
KR101032500B1 (ko) | 2011-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10714482B1 (en) | Method of fabricating dynamic random access memory | |
US7875526B2 (en) | Semiconductor device with contact stabilization between contact plugs and BIT lines and method for manufacturing the same | |
JP2009253208A (ja) | 半導体記憶装置及びその製造方法 | |
US9431403B2 (en) | Semiconductor device and method for manufacturing the same | |
KR101032500B1 (ko) | 3차원구조를 갖는 메모리장치 | |
KR101120182B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
CN109830480B (zh) | 动态随机存取存储器 | |
KR101096210B1 (ko) | 반도체 소자의 제조 방법 | |
KR100940272B1 (ko) | 반도체 메모리소자의 커패시터 형성방법 | |
KR20090107817A (ko) | 주변 영역에 입체형 커패시터를 구비하는 반도체 메모리장치 | |
KR101057767B1 (ko) | 디커플링 캐패시터를 구비하는 반도체 소자 및 그 제조방법 | |
KR20100052768A (ko) | 반도체 소자의 캐패시터 및 그 제조 방법 | |
KR100476399B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
US20220208764A1 (en) | Memory and fabrication method thereof | |
EP4220685A1 (en) | Manufacturing method for semiconductor structure, and semiconductor structure | |
CN109427686B (zh) | 隔离结构及其形成方法 | |
KR20060100778A (ko) | 반도체소자의 용량 캐패시터 형성방법 | |
JP2014216626A (ja) | 半導体装置 | |
KR100983696B1 (ko) | 고집적 반도체 장치 | |
US9093569B2 (en) | Semiconductor device and method for manufacturing the same | |
KR20060066217A (ko) | 반도체 소자의 제조방법 | |
KR100929322B1 (ko) | 반도체 소자의 제조 방법 | |
KR100804147B1 (ko) | 커패시터의 형성방법 | |
KR20080005766A (ko) | 디램 장치 및 그 형성 방법 | |
KR20070071438A (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140425 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150424 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160425 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170424 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180409 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190408 Year of fee payment: 9 |