KR20100080859A - 고속-스위칭 저잡음 전하 펌프 - Google Patents
고속-스위칭 저잡음 전하 펌프 Download PDFInfo
- Publication number
- KR20100080859A KR20100080859A KR1020107013004A KR20107013004A KR20100080859A KR 20100080859 A KR20100080859 A KR 20100080859A KR 1020107013004 A KR1020107013004 A KR 1020107013004A KR 20107013004 A KR20107013004 A KR 20107013004A KR 20100080859 A KR20100080859 A KR 20100080859A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- coupled
- transistors
- charge pump
- output
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 24
- 230000005669 field effect Effects 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012358 sourcing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 발명의 일 실시형태에서, 전하 펌프용 방법이 개시된다. 이 방법은, 복수의 트랜지스터를 바이어싱하는 단계; 바이어싱된 트랜지스터를 통해 출력 단자에 네트 전하를 적용 또는 제거하는 한 쌍의 메인 트랜지스터 스위치를 스위칭하는 단계; 및 메인 트랜지스터 스위치가 턴오프되는 경우 보조 트랜지스터 스위치를 턴온시키는 단계를 포함한다. 보조 트랜지스터 스위치는 턴온되는 경우 메인 트랜지스터 스위치와 바이어싱된 트랜지스터 사이의 노드들에 이퀄라이징 경로를 제공한다. 보조 이퀄라이징 경로는 중간 노드들 사이의 전압을 이퀄라이징하여, 바이어싱된 트랜지스터들을 신속하게 턴오프시키고 전하 펌프의 출력 단자 상의 잡음을 감소시킨다.
Description
본 출원은, 2007 년 11 월 13 일 출원되고 발명의 명칭이 "FAST-SWITCHING LOW-NOISE CHARGE PUMP" 이며 그 전체가 본 출원 명세서의 일부로서 고려되는 미국 가특허출원 제 60/987,678 호에 대해 우선권을 주장한다.
본 발명의 실시형태는 전하 펌프, 전압 제어 오실레이터, 위상-록킹 루프 및 주파수 합성에 관한 것이다.
전하 펌프는 다수의 더 큰 회로 또는 시스템에서 빌딩 블록 또는 하위-회로로서 이용된다. 몇몇 회로 또는 시스템은, 전하 펌프에 의해 발생되는 잡음에 더 민감하거나 덜 민감할 수도 있다. 잡음에 더 민감한 시스템에서는, 전하 펌프에 의해 발생되는 잠음을 감소시키는 것이 바람직하다. 즉, 더 낮은 잡음의 전하 펌프는 그 펌프가 일부로서 포함된 회로 또는 시스템의 성능을 개선시킬 수도 있다.
본 발명의 실시형태들은 후속하는 청구항에 의해 요약된다.
도 1 은, 도 2 의 전하 펌프가 이용될 수도 있는 위상 록킹 루프 (PLL) 의 기능 블록도이다.
도 2 는, 잡음을 감소시키기 위한 보조 스위치를 포함하는 전하 펌프의 개략도이다.
도 3a 는 보조 펌프가 없는 전하 펌프의 일시적 파형을 도시하는 도면이다.
도 3b 는 보조 펌프를 갖는 전하 펌프의 일시적 파형을 도시하는 도면이다.
도 4 는, 보조 펌프를 갖는 전하 펌프의 출력 잡음과 보조 펌프가 없는 전하 펌프의 출력 잡음을 비교하는 파형도이다.
도 5 는 도 2 의 전하 펌프가 이용될 수도 있는 무선 시스템의 기능 블록도이다.
도 2 는, 잡음을 감소시키기 위한 보조 스위치를 포함하는 전하 펌프의 개략도이다.
도 3a 는 보조 펌프가 없는 전하 펌프의 일시적 파형을 도시하는 도면이다.
도 3b 는 보조 펌프를 갖는 전하 펌프의 일시적 파형을 도시하는 도면이다.
도 4 는, 보조 펌프를 갖는 전하 펌프의 출력 잡음과 보조 펌프가 없는 전하 펌프의 출력 잡음을 비교하는 파형도이다.
도 5 는 도 2 의 전하 펌프가 이용될 수도 있는 무선 시스템의 기능 블록도이다.
본 발명의 실시형태들에 대한 다음의 상세한 설명에서는, 철저한 이해를 제공하기 위해 다수의 특정 세부사항들이 기술된다. 그러나, 본 발명의 실시형태들은 이 특정 세부사항들 없이 실시될 수도 있다. 다른 예에서, 본 발명의 실시형태의 양태들을 불필요하게 모호하게 하지 않기 위해 주지의 방법들, 과정들, 컴포넌트들 및 회로들은 상세히 기술하지 않았다.
전하 펌프 회로는 종종 전압 제어 오실레이터 (VCO), 위상 록킹 루프 (PLL) 또는 주파수 합성기에서 빌딩 블록으로서 이용된다.
이제 도 1 을 참조하면, 위상 록킹 루프 (PLL; 100) 의 기능 블록도가 도시되어 있다. PLL (100) 은, 도 1 에 도시된 바와 같이 함께 커플링된 위상 주파수 검출기 (102), 전하 펌프 (110), 저역 통과 필터 (112), 전압 제어 오실레이터 (VCO; 114), 및 주파수 분할기 (118) 를 포함한다.
기준 클럭 Vref (101) 가 위상 주파수 검출기 (102) 에 커플링되고, 주파수 분할기 (118) 로부터의 주파수 분할기 출력 FDO (119) 가 비교를 위해 커플링된다.위상 주파수 검출기 (102) 는 업-펄스 신호 UP (104) 및 다운-펄스 신호 DN (106) 을 발생시킨다. 업-펄스 신호 UP (104) 와 다운 펄스 신호 DN (106) 사이의 펄스 지속기간 차이는, 기준 클럭 Vref (101) 와 주파수 분할기 (118) 로부터의 출력 신호 사이의 검출된 위상 차이를 나타낸다. 업 펄스 신호 UP (104), 다운 펄스 신호 DN (106) 및 이들 각각의 컴플리먼트 UP' 및 DN' 이 전하 펌프 (110) 에 커플링되고, 여기서는 통합하여 주파수 제어 신호라 지칭할 수도 있다.
업 펄스 신호 (104) 와 다운 펄스 신호 (106) 및 이들의 컴플리먼트에 의해 구동된 전하 펌프 (110) 는 저역 통과 필터 (112) 로 전류를 소싱하고 저역 통과 필터로부터 전류를 싱킹하여, 전하 펌프 (110) 의 출력 Vcp (108) 에서 제어 전압 신호를 발생시킨다. 전하 펌프 (110) 의 전하 펌프 출력 신호 Vcp (108) 는, 기준 클럭 Vref 와 주파수 분할기 (118) 의 주파수 분할기 출력 FDO (119) 사이의 위상 차이에 비례하는 DC 성분을 포함한다. 여기서 더 개시되는 전하 펌프 (도 2 의 전하 펌프 (200) 참조) 의 실시형태는 PLL (100) 의 전하 펌프로서 이용된다. 전하 펌프 (110) 의 출력 Vcp (108) 는 저역 통과 필터 (112) 로 커플링된다.
저역 통과 필터 (112) 는, DC 제어 전압 Vcv (113) 으로서의 필터링된 Vcp 신호를 VCO (114) 에 커플링하기 이전에, 전하 펌프 (110) 의 출력 신호 Vcp 로부터 원하지 않는 AC 성분를 실질적으로 제거 (필터링 아웃) 한다.
DC 제어 전압 Vcv (113) 에 따라, VCO (114) 는 가변 주파수의 출력 클럭 신호 Vo (120) 를 생성한다. 더 높은 DC 제어 전압 Vcv (113) 는 출력 클럭 신호 Vo (120) 의 주파수를 증가시킬 수도 있는 반면, 더 낮은 제어 전압은 주파수를 감소시킬 수도 있다. 대안적으로, 더 낮은 DC 제어 전압 Vcv (113) 는 출력 클럭 신호 Vo (120) 의 주파수를 증가시킬 수도 있는 반면, 더 높은 제어 DC 전압은 주파수를 감소시킬 수도 있다. 출력 클럭 신호 Vo (120) 는 PLL (100) 의 피드백 경로에서 주파수 분할기 (118) 로 커플링된다.
주파수 분할기 (118) 는 출력 클럭 신호 Vo (120) 의 클럭 싸이클의 수를 분할하고, 그 위상을 기준 클럭 신호 Vref (101) 의 위상에 더 양호하게 매칭하도록 시프트한다. PLL (100) 은, 기준 클럭 신호 Vref (101) 및 주파수 분할기 출력 신호 FDO (119) 가 위상 및 주파수에서 서로 록 (lock) 되는 경우 록-인 상태가 된다.
위상 록킹 루프에서, 대역 내 위상 잡음은 대체로, 비-이상적인 전하 펌프를 가짐으로써 결정된다. 전하 펌프로부터의 현저한 잡음 기여는 전하 펌프의 출력 스테이지에서 출력 트랜지스터의 긴 스위칭-오프 시간에 기인하는 것이 발견되었다. 즉, 전하 펌프 잡음은 출력 트랜지스터의 스위칭 시간에 비례한다. 따라서, 낮은 대역 내 위상 잡음의 위상 록킹 루프에 대해 고속-스위칭 능력을 갖는 전하 펌프가 바람직하다.
이제 도 2 를 참조하면, 전하 펌프 회로 (200) 의 개략도가 도시되어 있다. 전하 펌프 회로 (200) 는, 도시된 바와 같이 포지티브 전원 단자 VDD 와 그라운드 단자 GND 사이에 함께 커플링되는, P-채널 전계 효과 트랜지스터 (PFET) M1-M2, M5, M7-M8; N-채널 전계 효과 트랜지스터 (NFET) M3-M4, M6, M9-M10, M11-M12; 기준 전류원 Iref; 저항 R; 커패시터 C 및 연산 증폭기 OA 를 포함한다. NFET 및 PFET 각각은 게이트 (제어), 소스 및 드레인 단자를 갖는다.
트랜지스터 M1 내지 M4 는 전하 펌프의 출력 트랜지스터 레그를 형성하는 한편, 트랜지스터 M7 내지 M10 은 그 출력 트랜지스터 레그와 병렬인 전하 펌프의 다른 트랜지스터 레그 (병렬 트랜지스터 레그) 를 형성한다. 피드백 루프에서, 직렬 커플링된 저항 R 및 커패시터 C 를 갖는 연산 증폭기 OA 는 출력 트랜지스터 레그와 병렬 트랜지스터 레그 사이에서 기능하여, 트랜지스터 M2 와 M8 을 바이어스시킨다. 전류원 Iref 및 트랜지스터 M11 및 M12 는 트랜지스터 M3 및 M9 에 바이어스 전압을 제공한다.
트랜지스터 M1 내지 M4 는 각각 트랜지스터 M7 내지 M10 과 쌍을 이루고, 각각의 쌍 사이의 스케일링 팩터는 동일하다. 스케일링 팩터는, 쌍을 이룬 트랜지스터들 사이의 트랜지스터 종횡비의 비율이다. 소정의 트랜지스터의 트랜지스터 종횡비는 트랜지스터의 폭을 트랜지스터의 길이로 나눔으로써 결정된다. 트랜지스터 M4 가 온 (on) 인 경우, 트랜지스터 M3 및 M9 는 트랜지스터의 전류 미러 쌍이 되지만, 상이한 종횡비를 가질 수도 있다. 트랜지스터 M1 이 온인 경우, 트랜지스터 M2 및 M8 은 또한 트랜지스터의 전류 미러 쌍이 되지만, 상이한 종횡비를 가질 수도 있다.
항상 턴온될 수 있도록, 트랜지스터 M10 및 M12 는 전원 단자 VDD 에 고정된 게이트를 갖고, 트랜지스터 M7 은 그라운드 단자 GND 에 고정된 게이트를 갖는다. 여기서, 트랜지스터 M7, M10 및 M12 는 연속 온 트랜지스터로 지칭될 수도 있다. 트랜지스터 M11, M9 및 M3 은 전류 미러 트랜지스터이고, 동일한 노드에 커플링된 게이트를 갖는다. 트랜지스터 M9 및 M11 은 통상적으로 턴온되어 MOSFET 의 포화 영역에서 동작한다. 트랜지스터 M3 은, 트랜지스터 M4 가 스위칭 온 및 오프되는 것에 응답하여, 포화 상태의 안밖으로 스위칭된다. 트랜지스터 M4 가 스위칭 오프되는 경우, 트랜지스터 M3 은 포화 상태 밖으로 벗어나고, 감소된 게이트-소스 전압에 기인하여 이상적으로 양호하게 턴오프된다. 트랜지스터 M11 은 드레인 단자에 커플링된 게이트 단자를 갖는다. 여기서, 트랜지스터 M11 은 다이오드-접속된 트랜지스터로서 지칭될 수도 있다. 트랜지스터 M3 및 M9 의 게이트에 인가된 전압은 이 트랜지스터들을 바이어스 온시키려 시도하도록, 트랜지스터 M3 의 게이트-소스 전압은 변할 수도 있다. 트랜지스터 M4 는 DN (106) 이 하이인 경우 턴온되고, 트랜지스터 M3, M9 및 M11 은 동일한 게이트-소스 전압을 가질 수도 있는 것으로 가정된다. 이 경우, 각각의 레그의 전류는, 쌍을 이룬 트랜지스터 사이의 스케일링 팩터, 그 트랜지스터들의 종횡비 (W/L 로 정의됨), 및 기준 전류원 Iref 에 의해 공급되는 전류의 레벨에 의해 확립될 수도 있다. 트랜지스터 M11 과 M12 의 종횡비는 각각 트랜지스터 M3, M9 및 M4, M10 에 비해 상대적으로 더 작을 수도 있다. 이것은, 트랜지스터 M11-M12 를 통해 흐르는 기준 전류 Iref 의 양 및 전하 펌프의 전력 소모를 감소시킬 수도 있다. 전류 M3 및 M9 는 전하 펌프의 각각의 레그에 전압 제어된 전류원을 제공한다. 따라서, 여기에서 트랜지스터 M3 및 M9 는 전압-제어된 전류원 트랜지스터 또는 단순히 바이어스된 트랜지스터로 지칭될 수도 있다.
기준 전류원 Iref 는 트랜지스터 M7-M12 와 함께 바이어스 회로를 형성하여 트랜지스터 M8 과 M9 사이의 접속 노드 (210) 에서 기준 전압 Vref (210) 를 발생시킨다. 연산 증폭기 OA 및 그 증폭기의 피드백의 보조에 의해, 기준 전압 Vref (210) 는 전하 펌프 출력 Vcp (108) 에서 전하 펌프 출력 전압을 트래킹한다. 기준 전압 Vref (210) 는, 트랜지스터 M1 이 턴온인 경우 VDD 로부터 트랜지스터 M1 및 M2 를 통해 전하 펌프 출력 Vcp (108) 로 공급된 업 전류가, 트랜지스터 M4 가 턴온인 경우 전하 펌프 출력 Vcp (108) 로부터 트랜지스터 M3 및 M4 를 통해 그라운드로 풀링되는 다운 전류에 실질적으로 매칭되는 것을 보장한다.
연산 증폭기 OA 는 Vref 노드 (210) 에 커플링된 포지티브 입력 단자 및 전하 펌프 출력 노드 Vcp (108) 에 커플링된 네거티브 입력 단자를 갖는다. 연산 증폭기 OA 의 출력 단자는 매칭된 트랜지스터 M2 및 M8 의 게이트 단자에 커플링된다. 트랜지스터 M2 및 M8 의 게이트는 연산 증폭기 OA 의 전압 출력에 의해 동등하게 바이어스된다.
저항 R 및 커패시터 C 는 연산 증폭기 OA 의 포지티브 입력 단자와 출력 단자 사이에 함께 직렬로 커플링되어 네거티브 피드백 루프를 형성한다. 연산 증폭기 OA, 및 네거티브 피드백 루프의 저항 R 과 커패시터 C 는, 트랜지스터 M2 및 M8 을 바이어스하는데 이용되는 다른 바이어스 회로를 형성한다. 네거티브 피드백 루프에서 연산 증폭기 OA 의 용도는, 출력 트랜지스터 레그에서 트랜지스터 M1-M2 를 통한 업 전류원과 트랜지스터 M3-M4 를 통한 다운 전류원 사이에 양호한 매칭을 달성하는 것이다.
연산 증폭기 OA 는, 트랜지스터 M2 및 M8 을 위한 바이어싱 게이트 전압을 발생시키고, 바이어싱 게이트 전압은 트랜지스터들의 턴온을 유지하기 위해 변할 수도 있다. 트랜지스터 M2 및 M8 은 여기서 전류 미러 또는 단순히 바이어스된 트랜지스터로 지칭될 수도 있다.
통상적으로, Vref 및 Vcp 의 전압 레벨은 유사하고, 연산 증폭기 OA 에 커플링된다. 그러나, 전하 펌프 출력 Vcp (108) 에서의 전압이 낮아지면, 연산 증폭기 OA 는, 기준 전압 Vref (210) 가 전하 펌프 출력 Vcp (108) 에서의 전압에 근접하도록 출력 전압을 다소 증가시킴으로써 보상을 시도한다. 반대로, 전하 펌프 출력 Vcp (108) 에서의 전압이 높아지면, 연산 증폭기 OA 는 또한, 기준 전압 Vref (210) 가 전하 펌프 출력 Vcp (108) 에서의 전압에 근접하도록 출력 전압을 다소 감소시킴으로써 보상을 시도한다.
트랜지스터 M1 및 M4 는, 각각 UP' 신호 (104') 및 DN 신호 (106) 에 커플링된 게이트, 각각 전원 단자 VDD 및 그라운드 단자 GND 에 커플링된 소스 단자, 및 각각 트랜지스터 M2 및 M3 의 소스에 커플링되는 중간 노드 X (204) 와 중간 노드 Y (206) 에 각각 커플링된 드레인 단자를 갖는다. 트랜지스터 M1 및 M4 는 전하 펌프 (200) 의 메인 스위치 트랜지스터이다. 트랜지스터 M1 은 스위치 온되는 경우, 전원 VDD 로부터 노드 X (204) 로 전하를 공급한다. 트랜지스터 M4 는 스위치 온되는 경우, 노드 Y (206) 로부터 그라운드 GND 로 전류를 드레인한다.
트랜지스터 M5 및 M6 은 메인 스위칭 트랜지스터 M1 및 M4 에 대한 보조 스위칭 트랜지스터이다. 트랜지스터 M5 및 M6 은, 함께 커플링된 드레인 단자, 노드 X (204; 트랜지스터 M1 의 드레인) 및 노드 Y (206; 트랜지스터 M4 의 드레인) 에 각각 커플링된 소스 단자, 및 UP 신호 (104) 및 DN' 신호 (106') 에 각각 커플링된 게이트 단자를 갖는다. 트랜지스터 M5 및 M6 이 턴온되는 경우, 노드 X (204) 와 노드 Y (206) 사이에 보조 경로가 형성되어, 트랜지스터 M2 및 M3 을 더 빠르게 턴오프시킨다. 트랜지스터 M5 및 M6 은 또한, 전하 펌프 (200) 가 전하 펌프 출력 Vcp (108) 상에 전하를 공급하거나 전하 펌프 출력 Vcp (108) 상에서 전하를 방전시키는 것으로부터 스위칭하는 경우, 노드 X 와 노드 Y 사이의 전압을 동등하게 하는 이퀄라이징 트랜지스터로서 고려될 수도 있다.
전하 펌프 (200) 가 PLL 또는 주파수 합성기의 하위회로이면, 제어 신호 UP (104), DN (106) 및 각각의 컴플리먼트 UP' (104'), DN' (106') 이 위상 주파수 검출기에 의해 발생될 수도 있다. 컴플리먼트 신호 UP' (104'), DN' (106') 은 각각 제어 신호 UP (104), DN (106) 으로부터 논리적으로 반전된다.
전하 펌프 출력 Vcp (108) 상의 전압이 증가되면, UP (104) 펄스 신호의 리딩 에지는 DN (106) 펄스 신호의 리딩 에지보다 먼저 발생되어, 풀-다운 트랜지스터 M4 를 스위칭 온시키는 것보다 풀-업 트랜지스터 M1 을 먼저 스위칭 온시킨다. 그러나, UP (104) 펄스 신호 및 DN (106) 펄스 신호 모두의 트레일링 에지는 실질적으로 동시에 발생되어, 트랜지스터 M1 및 M4 모두가 동시에 스위칭 오프된다. 따라서, DN 펄스 신호 (106) 는 UP 펄스 신호 (104) 보다 더 넓어서, 전하 펌프는 전하 펌프 출력 Vcp (108) 으로부터의 네트 전하를 방전시켜 전압 출력을 감소시킨다.
전하 펌프 출력 Vcp (108) 상의 전압이 감소되면, DN (106) 펄스 신호의 리딩 에지가 UP (104) 펄스 신호의 리딩 에지보다 먼저 발생되어, 풀-업 트랜지스터 M2 보다 풀-다운 트랜지스터 M4 를 먼저 스위칭 온시킨다. 그러나, UP (104) 펄스 신호 및 DN (106) 펄스 신호 모두의 트레일링 에지는 실질적으로 동시에 발생되어, 트랜지스터 M1 및 M4 모두가 동시에 스위칭 오프된다. 따라서, DN 펄스 신호 (106) 는 UP 펄스 신호 (104) 보다 더 넓어서, 전하 펌프는 전하 펌프 출력 Vcp (108) 으로부터의 네트 전하를 방전시켜 전압 출력을 감소시킨다.
전하 펌프 출력 Vcp (108) 상의 전압이 적절한 레벨이면, UP (104) 및 DN (106) 제어 신호 모두가 발생되지 않아서 전하 펌프 출력 Vcp (108) 를 더 충전 또는 방전시키지 않을 수도 있다. UP (104) 및 DN (106) 제어 신호는 실질적으로 유사하게 발생되어, 메인 스위치 M1 및 M4 모두는 실질적으로 동시에 스위치 온 및 오프된다. 따라서, UP (104) 및 DN (106) 펄스 신호는 동일한 폭을 가져서, 네트 전하가 전하 펌프 출력 Vcp (108) 에 또는 전하 펌프 출력 Vcp (108) 로부터 커플링되지 않고 전압 출력을 증가 또는 감소시키지 않으며, 때때로 이를 록 상태라 지칭한다. 도 3a 및 도 3b 에 도시된 파형은, UP (104) 및 DN (106) 펄스 신호가 실질적으로 동시에 발생되고 실질적으로 동일한 펄스 폭을 갖는 록 상태를 도시한다.
DN 펄스 신호 (106) 는 메인 스위치 트랜지스터 M4 의 게이트에 커플링된다. DN' 펄스 신호 (106') 는 이퀄라이징 스위치 트랜지스터 M6 의 게이트에 커플링된다. DN 펄스 신호 동안, 메인 스위치 트랜지스터 M4 는 스위칭 온되고, 이퀄라이징 스위치 트랜지스터 M6 은 턴오프된다. DN 펄스 신호 이후, 메인 스위치 트랜지스터 M4 는 스위칭 오프되고, 이퀄라이징 스위치 트랜지스터 M6 은 턴온된다.
UP' 펄스 신호 (104') 는 메인 스위치 트랜지스터 M1 의 게이트에 커플링된다. UP 펄스 신호 (104) 는 이퀄라이징 스위치 트랜지스터 M5 의 게이트에 커플링된다. UP' 펄스 신호 동안, 메인 스위치 트랜지스터 M1 은 스위칭 온되고, 이퀄라이징 스위치 트랜지스터 M5 는 턴오프된다. UP' 펄스 신호 이후, 메인 스위치 트랜지스터 M1 은 스위칭 오프되고, 이퀄라이징 스위치 트랜지스터 M5 는 턴온된다.
메인 스위치 트랜지스터 M1 및 M4 모두가 턴온되는 경우, 보조 스위치 트랜지스터 M5 및 M6 모두가 턴오프된다. 메인 스위치 트랜지스터 M1 및 M4 모두가 턴온되는 경우, 내부 노드 X (204) 는 트랜지스터 M1 을 통해 VDD 로 신속하게 충전되고, 내부 노드 Y (206) 는 트랜지스터 M4 를 통해 그라운드로 신속하게 방전된다.
메인 스위치 트랜지스터 M1 및 M4 모두가 턴오프되는 경우, 보조 스위치 트랜지스터 M5 및 M6 모두는 턴온된다. 보조 스위치 트랜지스터 M5 및 M6 모두가 턴온되는 경우, 노드 X (204) 및 노드 Y (206) 사이에 이퀄라이제이션 경로가 확립된다. 노드 Y (206) 상의 전하의 부족은 내부 노드 X (204) 를 신속하게 방전시키고, 내부 노드 X (204) 상의 전하는 내부 노드 Y (206) 를 신속하게 충전시킨다. 그 결과, 트랜지스터 M2 및 M3 은 신속하게 턴오프되고, 내부 노드 X (204) 및 내부 노드 Y (206) 상의 전압은 전원 Vdd 와 그라운드 사이가 된다.
보조 스위치 트랜지스터 M5-M6 이 없으면, 트랜지스터 M2 및 M3 은, UP' (104') 가 로직 하이이고 DN (106) 이 로직 로우일 때 내부 노드 X (204) 및 내부 노드 Y (206) 가 적절한 전압 레벨에 도달할 때까지 턴오프되지 않는다. 보조 스위치 트랜지스터 M5-M6 이 없으면, 메인 스위치 트랜지스터 M1 및 M4 가 턴오프된 경우 내부 노드 X (204) 및 내부 노드 Y (206) 에서 본 고 임피던스의 결과로, 트랜지스터 M2 및 M3 을 스위치 오프하는 시간은 트랜지스터 M2 및 M3 을 스위치 온하는 시간보다 현저하게 길어진다.
이제 도 3a 내지 도 3b 를 참조하면, 동일한 디바이스 사이즈를 갖고 동일한 조건 (전원 전압, 온도 및 프로세스 코너) 인 전하 이퀄라이징 트랜지스터 M5 및 M6 이 있는 경우와 없는 경우 각각에 대해, 전하 펌프에서 입력 신호 DN (106), UP' (104') 의 일시적 파형 및 노드 X (204), Y (206) 의 시뮬레이션 결과가 도시되어 있다.
전술한 바와 같이, 도 3a 및 도 3b 에 도시된 파형은, UP (104) 및 DN (106) 펄스 신호가 실질적으로 동시에 발생되고 실질적으로 동일한 펄스 폭을 갖는 록 조건을 도시한다. 따라서, DN 신호 (106) 및 UP' 신호에 대해 도 3a-3b 에 각각 도시된 파형 (106 및 104') 은 동일하다. UP' 펄스 (301) 및 DN 펄스 (302) 는 파형 (104' 및 106) 에서 각각 형성된다. 도 3a 및 도 3b 사이의 시뮬레이션 결과들은 노드 X (204) 및 Y (206) 에 대해 상이하다. 도 3a 에서, 파형 (204A 및 206A) 은 이퀄라이징 트랜지스터 M5 및 M6 이 없는 경우의 노드 X (204) 및 노드 Y (206) 에 대한 시뮬레이션 결과를 각각 나타낸다. 도 3b 에서, 파형 (204B 및 206B) 은 이퀄라이징 트랜지스터 M5 및 M6 과, 그 노드들 사이에 추가된 이퀄라이징 경로가 있는 경우의 노드 X (204) 및 노드 Y (206) 에 대한 시뮬레이션 결과를 각각 나타낸다.
반도체 기판 상의 집적 회로 내에 전하 펌프를 제조한 반도체를 포함하는 다수의 팩터에 기인하여, 노드 X (204) 및 Y (206) 에 기생 커패시턴스가 존재한다. 도 3a 의 파형 (204A 및 206A) 에서는, 노드 X (204) 및 Y (206) 상의 기생 커패시턴스 및 방전 또는 충전을 위한 임의의 추가적 보조 경로의 부족의 효과를 확인할 수도 있다. 포인트 (306A) 에서, 노드 Y (206) 의 전압은 점진적으로 증가하여 트랜지스터 M3 을 완전히 턴오프하여, 완전히 방전된 기생 커패시턴스를 극복한다. 포인트 (304A) 에서, 노드 X (204) 의 전압은 점진적으로 감소하여 트랜지스터 M2 를 완전히 턴오프하여, 완전히 충전된 기생 커패시턴스를 극복한다. 보조 트랜지스터 M5 및 M6 가 턴온되는 경우, 노드 X (204) 와 노드 Y (206) 사이에 이퀄라이징 경로가 형성되어, 이 노드들은 각각 신속하게 방전되고 신속하게 충전된다.
포인트 (304B 및 304A) 에서 파형 (204B 및 204A) 을 각각 비교하면, 전압 이퀄라이징 트랜지스터 M5 및 M6 이 턴온되어 이퀄라이징 경로를 제공하는 결과로서, 노드 X (204) 가 신속하게 그라운드로 풀링되어 트랜지스터 M2 를 신속하게 스위치 오프하는 것을 확인할 수 있다. 트랜지스터 M1 의 게이트에 인가된 전압이 증가되어 트랜지스터 M1 을 턴오프하면서 노드 X (204) 및 트랜지스터 M1 의 드레인 상의 전압이 신속히 감소하는 것은 트랜지스터 M2 를 더 신속하게 셧오프한다.
포인트 (306B 및 306A) 에서 파형 (206B 및 206A) 을 각각 비교하면, 전압 이퀄라이징 트랜지스터 M5 및 M6 이 턴온되어 이퀄라이징 경로를 제공하는 결과로서, 노드 Y (206) 가 신속하게 포지티브 전원 Vdd 로 풀링되어 트랜지스터 M3 을 신속하게 스위치 오프하는 것을 확인할 수 있다. 트랜지스터 M4 의 게이트에 인가된 전압이 감소되어 트랜지스터 M4 를 턴오프하면서 노드 Y (206) 및 트랜지스터 M4 의 드레인 상의 전압이 신속히 증가하는 것은 트랜지스터 M3 를 더 신속하게 셧오프한다.
따라서, 보조 스위치 트랜지스터 M5 및 M6 에 의해, 트랜지스터 M2 및 M3 을 스위치 오프시키는 시간은 감소된다. 전하 펌프에 의해 발생된 잡음은 출력 단자 상의 충전 싸이클의 펄스 폭에 비례한다. 트랜지스터 M2 및 M3 을 더 빨리 스위칭 오프시키는 것은 전하 펌프에 의해 발생되는 잡음을 감소시킬 것으로 기대된다.
이제, 도 4 를 참조하면, 시뮬레이션으로부터 유도된 잡음 전력 파형 (400 및 401) 이 도시되어 있다. 파형 (400) 은 보조 스위치 트랜지스터 M5 및 M6 이 없는 경우의 전하 펌프의 출력 잡음 전력을 나타낸다. 파형 (401) 은, 보조 스위치 트랜지스터를 갖는 전하 펌프의 출력 잡음 전력, 즉, 파형 (400) 의 전력으로부터의 감소를 나타낸다. 보조 스위치 트랜지스터 M5 및 M6 을 갖는 전하 펌프 (200) 에서 대략 3 데시벨 (3 dB) 의 잡음 전력의 감소가 달성될 수도 있다. 따라서, 전하 펌프 회로 (200) 는 고 스위칭 및 저 잡음 특성을 갖는다. 이 전하 펌프 회로 (200) 는 위상 록킹 루프 또는 기타 회로에 이용될 수도 있다.
이제, 도 5 를 참조하면, 여기서 기술된 전하 펌프 (200) 가 이용될 수도 있는 무선 시스템 (500) 이 도시되어 있다. 이 무선 시스템 (500) 은 예를 들어, 모바일 셀룰러 전화일 수도 있다. 전하 펌프 (200) 는, 클럭 신호를 발생시키거나 주파수 합성기를 제공하는 위상 록킹 루프 내의 하위회로로서 이용되어, 무선 주파수 회로 내의 RF 신호를 상향 변환 또는 하향 변환시키는 하나 이상의 믹서에 이용될 수도 있는 다양한 캐리어 주파수 신호를 제공할 수도 있다.
무선 시스템 (500) 은 안테나 (504) 에 커플링된 무선 주파수 RF 회로 (502) 를 포함한다. RF 회로 (502) 는 안테나 (504) 에 커플링된 RF 송신기 (506) 및 RF 수신기 (510) 중 하나 또는 둘 모두를 포함할 수도 있다. RF 송신기 (506) 및/또는 RF 수신기 (510) 에서 하나 이상의 전하 펌프 (200) 가 이용될 수도 있다. 전하 펌프 (200) 는 RF 송신기 (506) 내의 믹서 (512) 에 커플링될 수도 있다. 전하 펌프 (200) 는 RF 수신기 (510) 내의 믹서 (514) 에 커플링될 수도 있다.
특정한 예시적인 실시형태들이 기술되었고 첨부된 도면에 도시되었지만, 이러한 실시형태들은 오직 예시적이며, 광범위한 발명에 대한 제한이 아니고, 다양한 다른 변형예가 당업자에게 가능할 수도 있기 때문에 본 발명의 실시형태들은 도시되고 기술된 특정 구성 및 배열에 한정되어서는 안됨을 이해해야 한다. 대신에, 본 발명의 실시형태들은 후술하는 청구항에 따라 해석되어야 한다.
Claims (24)
- 네거티브 피드백 루프, 기준 전압에 커플링된 포지티브 입력 단자, 및 전하 펌프 출력 단자에 커플링된 네거티브 입력 단자를 갖는 연산 증폭기;
제 1 반전 제어 신호에 커플링된 제어 단자에 의해 제 1 중간 노드와 포지티브 전원 사이에 커플링되는 제 1 메인 스위칭 트랜지스터;
상기 연산 증폭기의 출력에 커플링된 제어 단자에 의해 상기 제 1 중간 노드와 상기 전하 펌프 출력 단자 사이에 커플링되는 제 1 바이어싱된 트랜지스터;
제 2 제어 신호에 커플링된 제어 단자에 의해 그라운드와 제 2 중간 노드 사이에 커플링되는 제 2 메인 스위칭 트랜지스터;
기준 전류원에 커플링된 제어 단자에 의해 상기 제 2 중간 노드와 상기 전하 펌프 출력 단자 사이에 커플링되는 제 2 바이어싱된 트랜지스터; 및
제 1 제어 신호 및 제 2 반전 제어 신호에 각각 커플링된 제어 단자들에 의해 상기 제 1 중간 노드와 상기 제 2 중간 노드 사이에 커플링되는 제 1 보조 스위칭 트랜지스터 및 제 2 보조 스위칭 트랜지스터를 포함하는, 전하 펌프. - 제 1 항에 있어서,
상기 제 1 보조 스위칭 트랜지스터 및 상기 제 2 보조 스위칭 트랜지스터는, 상기 제 1 반전 제어 신호 및 상기 제 2 제어 신호에 의해 상기 제 1 메인 스위칭 트랜지스터 및 상기 제 2 메인 스위칭 트랜지스터가 각각 턴오프되는 경우, 상기 제 1 중간 노드와 상기 제 2 중간 노드 사이에 이퀄라이징 경로를 제공하는, 전하 펌프. - 제 1 항에 있어서,
상기 제 1 메인 스위칭 트랜지스터, 상기 제 1 보조 스위칭 트랜지스터 및 상기 제 1 바이어싱된 트랜지스터는 P-채널 전계 효과 트랜지스터이고,
상기 제 2 메인 스위칭 트랜지스터, 상기 제 2 보조 스위칭 트랜지스터 및 상기 제 2 바이어싱된 트랜지스터는 N-채널 전계 효과 트랜지스터인, 전하 펌프. - 제 1 항에 있어서,
상기 제 1 메인 스위칭 트랜지스터, 상기 제 1 바이어싱된 트랜지스터, 상기 제 2 메인 스위칭 트랜지스터 및 상기 제 2 바이어싱된 트랜지스터는 제 1 트랜지스터 레그를 형성하고,
상기 전하 펌프는,
상기 제 1 트랜지스터 레그와 병렬인 제 2 트랜지스터 레그를 더 포함하고, 상기 제 2 트랜지스터 레그는,
그라운드에 커플링된 제어 단자에 의해 상기 포지티브 전원과 제 3 중간 노드 사이에 커플링되는 제 1 연속 온 트랜지스터;
상기 연산 증폭기의 출력에 커플링된 제어 단자에 의해 상기 제 3 중간 노드와 기준 노드 사이에 커플링되는 제 3 바이어싱된 트랜지스터;
상기 포지티브 전원에 커플링된 제어 단자에 의해 상기 그라운드와 제 4 중간 노드 사이에 커플링되는 제 2 연속 온 트랜지스터; 및
상기 기준 전류원에 커플링된 제어 단자에 의해 상기 제 4 중간 노드와 상기 기준 노드 사이에 커플링되는 제 4 바이어싱된 트랜지스터를 포함하는, 전하 펌프. - 제 4 항에 있어서,
상기 제 1 메인 스위칭 트랜지스터, 상기 제 1 보조 스위칭 트랜지스터, 상기 제 1 바이어싱된 트랜지스터, 상기 제 1 연속 온 트랜지스터, 및 상기 제 3 바어이싱된 트랜지스터는 P-채널 전계 효과 트랜지스터이고,
상기 제 2 메인 스위칭 트랜지스터, 상기 제 2 보조 스위칭 트랜지스터, 상기 제 2 바어이싱된 트랜지스터, 상기 제 2 연속 온 트랜지스터, 및 상기 제 4 바이어싱된 트랜지스터는 N-채널 전계 효과 트랜지스터인, 전하 펌프. - 제 4 항에 있어서,
상기 포지티브 전원에 커플링되는 기준 전류원;
상기 포지티브 전원에 커플링된 제어 단자에 의해 그라운드와 제 5 중간 노드 사이에 커플링되는 제 3 연속 온 트랜지스터; 및
상기 제 5 중간 노드와 상기 기준 전류원 사이에 커플링된 다이오드 접속 트랜지스터를 더 포함하는, 전하 펌프. - 한 쌍의 메인 트랜지스터 스위치들 사이에서 복수의 트랜지스터들을 바이어싱하는 단계;
상기 복수의 바이어싱된 트랜지스터들을 통한 네트 전하를 출력 단자에 가산 또는 감산하기 위해, 상기 한 쌍의 메인 트랜지스터 스위치들 중 하나를 다른 하나의 메인 트랜지스터 스위치보다 빨리 스위칭 온하는 단계; 및
상기 메인 트랜지스터 스위치들과 상기 바이어싱된 트랜지스터들 사이의 노드들에 보조 이퀄라이징 경로를 제공하도록 상기 한 쌍의 메인 트랜지스터 스위치들이 턴오프되는 경우, 보조 트랜지스터 스위치들을 턴온시켜, 전하를 이퀄라이징하고 상기 바이어싱된 트랜지스터들 신속하게 턴오프시키는 단계를 포함하는, 전하 펌프용 방법. - 제 7 항에 있어서,
상기 한 쌍의 메인 트랜지스터 스위치들이 턴온되는 경우 상기 보조 트랜지스터 스위치들을 턴오프시키는 단계를 더 포함하는, 전하 펌프용 방법. - 제 7 항에 있어서,
상기 바이어싱된 트랜지스터들의 바이어싱 제어 단자 상의 바이어스 제어 전압을 변경하는 단계를 더 포함하는, 전하 펌프용 방법. - 제 7 항에 있어서,
상기 출력 단자 상의 전압과 기준 전압을 비교하는 단계; 및
상기 바이어싱된 트랜지스터들의 한 쌍의 바이어싱 제어 단자들 상의 바이어스 제어 전압을 변경하는 단계를 더 포함하는, 전하 펌프용 방법. - 제 7 항에 있어서,
상기 출력 단자에 네트 전하를 가산 또는 감산시키지 않기 위해, 상기 한 쌍의 메인 트랜지스터 스위치들을 실질적으로 동시에 스위칭 온시키고 실질적으로 동시에 스위칭 오프시키는 단계를 더 포함하는, 전하 펌프용 방법. - 포지티브 전원과 그라운드 사이에 함께 직렬로 커플링된 복수의 제 1 트랜지스터들을 갖는 출력 트랜지스터 레그로서, 상기 출력 트랜지스터 레그는, 상기 포지티브 전원에 커플링된 제 1 메인 스위칭 트랜지스터 및 상기 그라운드에 커플링된 제 2 메인 스위칭 트랜지스터를 포함하여, 상기 출력 트랜지스터 레그의 전하 펌프 출력 단자를 주기적으로 충전시키는, 상기 출력 트랜지스터 레그; 및
상기 출력 트랜지스터 레그의 제 1 중간 노드와 제 2 중간 노드 사이에 함께 직렬로 커플링된 제 1 보조 스위칭 트랜지스터 및 제 2 보조 스위칭 트랜지스터를 포함하고,
상기 제 1 보조 스위칭 트랜지스터 및 상기 제 2 보조 스위칭 트랜지스터는, 상기 제 1 메인 스위칭 트랜지스터 및 상기 제 2 메인 스위칭 트랜지스터가 턴오프되는 경우, 상기 제 1 중간 노드와 상기 제 2 중간 노드 사이에 이퀄라이제이션 경로를 제공하도록 턴온되는, 전하 펌프. - 제 12 항에 있어서,
상기 포지티브 전원과 상기 그라운드 사이에 함께 직렬로 커플링된 복수의 제 2 트랜지스터들을 갖는 병렬 트랜지스터 레그로서, 상기 복수의 제 2 트랜지스터들은 상기 복수의 제 1 트랜지스터와 유사하게 스케일링되는, 상기 병렬 트랜지스터 레그; 및
상기 출력 트랜지스터 레그 및 상기 병렬 트랜지스터 레그에 커플링된 하나 이상의 바이어스 회로로서, 상기 하나 이상의 바이어스 회로는 상기 복수의 제 1 트랜지스터들 및 상기 복수의 제 2 트랜지스터들의 하나 이상의 트랜지스터들의 제어 단자를 바이어싱하는, 상기 하나 이상의 바이어스 회로를 더 포함하는, 전하 펌프. - 제 12 항에 있어서,
상기 전하 펌프 출력 단자와 상기 제 1 메인 스위칭 트랜지스터 사이에 제 1 바이어싱된 트랜지스터가 커플링되고,
상기 전하 펌프 출력 단자와 상기 제 2 메인 스위칭 트랜지스터 사이에 제 2 바이어싱된 트랜지스터가 커플링되는, 전하 펌프. - 제 14 항에 있어서,
상기 제 1 보조 스위칭 트랜지스터 및 상기 제 2 보조 스위칭 트랜지스터는 상기 제 1 중간 노드와 상기 제 2 중간 노드 사이에 이퀄라이징 경로를 제공하여, 상기 제 1 바이어싱된 트랜지스터 및 상기 제 2 바이어싱된 트랜지스터를 더 신속하게 턴오프시키고 상기 전하 펌프 출력 단자 상의 잡음을 감소시키는, 전하 펌프. - 직류 제어 전압에 응답하여, 가변 주파수의 출력 클럭 신호를 발생시키는 전압 제어 오실레이터;
상기 전압 제어 오실레이터에 커플링되어 상기 출력 클럭 신호를 수신하는 주파수 분할기로서, 상기 주파수 분할기는, 상기 출력 클럭 신호 내의 클럭 싸이클의 수를 분할하고 상기 출력 클럭 신호의 위상을 기준 클럭 신호의 위상에 더 양호하게 매칭하도록 시프트시켜, 주파수 분할된 출력 신호를 발생시키는, 상기 주파수 분할기;
상기 주파수 분할기에 커플링되어 상기 주파수 분할된 출력 신호를 수신하는 위상 주파수 검출기로서, 상기 위상 주파수 검출기는, 주파수 제어 신호를 발생시키기 위해 상기 기준 클럭 신호의 위상 및 주파수를 상기 주파수 분할된 출력 신호의 위상 및 주파수와 비교하여, 상기 전압 제어 오실레이터에 의해 발생된 상기 출력 클럭 신호의 주파수를 증가 또는 감소시키는, 상기 위상 주파수 검출기; 및
상기 전압 제어 오실레이터와 상기 위상 주파수 검출기 사이에 커플링되어 상기 주파수 제어 신호를 수신하는 전하 펌프를 포함하며,
상기 전하 펌프는 상기 주파수 제어 신호에 응답하여 상기 전압 제어 오실레이터에 커플링된 출력 제어 전압을 발생시키고, 상기 전하 펌프는 출력 트랜지스터 레그에서 복수의 직렬 커플링된 트랜지스터들의 제 1 중간 노드와 제 2 중간 노드 사이에 함께 직렬로 커플링된 제 1 보조 스위칭 트랜지스터 및 제 2 보조 스위칭 트랜지스터를 갖고, 상기 제 1 보조 스위칭 트랜지스터 및 상기 제 2 보조 스위칭 트랜지스터는 주기적으로 스위칭 온되어, 상기 제 1 중간 노드와 상기 제 2 중간 노드 사이에 이퀄라이제이션 경로를 제공하여 상기 전하 펌프의 출력에서 잡음을 감소시키는, 회로. - 제 16 항에 있어서,
상기 전하 펌프와 상기 전압 제어 오실레이터 사이에 커플링된 저역 통과 필터를 더 포함하고,
상기 저역 통과 필터는, 상기 전하 펌프에 의해 발생된 상기 출력 제어 전압 내의 원하지 않는 교류 성분을, 상기 전압 제어 오실레이터에 커플링되기 이전에 실질적으로 필터링 아웃시키는, 회로. - 제 16 항에 있어서,
상기 회로는 무선 시스템의 주파수 합성기인, 회로. - 제 16 항에 있어서,
상기 전하 펌프의 출력 레그는,
포지티브 전원에 커플링되는 제 1 메인 스위칭 트랜지스터,
그라운드에 커플링되는 제 2 메인 스위칭 트랜지스터,
상기 제 1 메인 스위칭 트랜지스터와 전하 펌프 출력 단자 사이에 커플링되는 제 1 바이어싱된 트랜지스터, 및
상기 제 2 메인 스위칭 트랜지스터와 상기 전하 펌프 출력 단자 사이에 커플링되는 제 2 바이어싱된 트랜지스터를 포함하고,
상기 제 1 메인 스위칭 트랜지스터 및 상기 제 2 메인 스위칭 트랜지스터는 상기 출력 트랜지스터 레그의 전하 펌프 출력 단자를 주기적으로 충전시키는, 회로. - 한 쌍의 메인 트랜지스터 스위치들 사이에서 복수의 트랜지스터들을 바이어싱하는 수단;
상기 복수의 바이어싱된 트랜지스터들을 통한 출력 단자에 네트 전하를 가산 또는 감산하기 위해, 상기 한 쌍의 메인 트랜지스터 스위치들 중 하나를 다른 하나의 메인 트랜지스터 스위치보다 빨리 스위칭 온하는 수단; 및
상기 메인 트랜지스터 스위치들과 상기 바이어싱된 트랜지스터들 사이의 노드들에 보조 이퀄라이징 경로를 제공하도록 상기 한 쌍의 메인 트랜지스터 스위치들이 턴오프되는 경우, 보조 트랜지스터 스위치들을 턴온시켜, 전하를 이퀄라이징하고 상기 바이어싱된 트랜지스터들을 신속하게 턴오프시키는 수단을 포함하는, 전하 펌프. - 제 20 항에 있어서,
상기 한 쌍의 메인 트랜지스터 스위치들이 턴온되는 경우, 상기 보조 트랜지스터 스위치들을 턴오프시키는 수단을 더 포함하는, 전하 펌프. - 제 20 항에 있어서,
상기 바이어싱된 트랜지스터들의 바이어싱 제어 단자 상의 바이어스 제어 전압을 변경하는 수단을 더 포함하는, 전하 펌프. - 제 20 항에 있어서,
상기 출력 단자 상의 전압과 기준 전압을 비교하는 수단; 및
상기 바이어싱된 트랜지스터들의 한 쌍의 바이어싱 제어 단자 상의 바이어스 제어 전압을 변경하는 수단을 더 포함하는, 전하 펌프. - 제 20 항에 있어서,
상기 출력 단자에 네트 전하를 가산 또는 감산시키지 않기 위해, 상기 한 쌍의 메인 트랜지스터 스위치들을 실질적으로 동시에 스위칭 온시키고 상기 한 쌍의 메인 트랜지스터 스위치들을 실질적으로 동시에 스위칭 오프시키는 수단을 더 포함하는, 전하 펌프.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US98767807P | 2007-11-13 | 2007-11-13 | |
| US60/987,678 | 2007-11-13 | ||
| US11/953,575 US8018269B2 (en) | 2007-11-13 | 2007-12-10 | Fast-switching low-noise charge pump |
| US11/953,575 | 2007-12-10 | ||
| PCT/US2008/083261 WO2009064801A1 (en) | 2007-11-13 | 2008-11-12 | Fast-switching low-noise charge pump |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100080859A true KR20100080859A (ko) | 2010-07-12 |
| KR101256272B1 KR101256272B1 (ko) | 2013-04-18 |
Family
ID=40623123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020107013004A KR101256272B1 (ko) | 2007-11-13 | 2008-11-12 | 고속-스위칭 저잡음 전하 펌프 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US8018269B2 (ko) |
| EP (1) | EP2212998A1 (ko) |
| JP (1) | JP5139536B2 (ko) |
| KR (1) | KR101256272B1 (ko) |
| CN (1) | CN101855831B (ko) |
| TW (1) | TW200937817A (ko) |
| WO (1) | WO2009064801A1 (ko) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101213783B (zh) * | 2005-06-29 | 2011-08-31 | Nxp股份有限公司 | 采用自适应参考频率校正的同步方案 |
| WO2008055078A2 (en) * | 2006-10-27 | 2008-05-08 | Vivometrics, Inc. | Identification of emotional states using physiological responses |
| US8018269B2 (en) | 2007-11-13 | 2011-09-13 | Qualcomm Incorporated | Fast-switching low-noise charge pump |
| CN101572481B (zh) * | 2009-06-11 | 2014-03-26 | 四川和芯微电子股份有限公司 | 一种电荷泵电路 |
| TWI407705B (zh) | 2009-11-10 | 2013-09-01 | Realtek Semiconductor Corp | 電流形式的無線接收系統及無線接收方法 |
| CN101895192A (zh) * | 2010-07-30 | 2010-11-24 | 苏州科山微电子科技有限公司 | 一种可解决电荷分配和电流失配问题的电荷泵 |
| CN101888181B (zh) * | 2010-08-02 | 2012-09-05 | 中国电子科技集团公司第二十四研究所 | 基于反馈的电荷泵电路 |
| CN102185473A (zh) * | 2011-03-28 | 2011-09-14 | 复旦大学 | 一种低电流失配、低电流变化的电荷泵电路 |
| CN102195639A (zh) * | 2011-04-18 | 2011-09-21 | 上海信朴臻微电子有限公司 | 低噪声偏置电路及宽带压控振荡电路 |
| US8482340B2 (en) * | 2011-11-04 | 2013-07-09 | Texas Instruments Incorporated | Master-slave low-noise charge pump circuit and method |
| US9166607B2 (en) * | 2012-03-01 | 2015-10-20 | Qualcomm Incorporated | Capacitor leakage compensation for PLL loop filter capacitor |
| TWI499215B (zh) * | 2012-10-17 | 2015-09-01 | Mstar Semiconductor Inc | 充放電電路以及使用此充放電電路的鎖相迴路電路 |
| CN103346784B (zh) * | 2013-06-18 | 2016-04-13 | 成都嘉纳海威科技有限责任公司 | 一种用于锁相环的匹配型电荷泵电路 |
| CN103490626B (zh) * | 2013-09-30 | 2016-08-17 | 中国科学技术大学 | 一种基于并联反馈的电荷泵 |
| TWI547097B (zh) * | 2014-07-24 | 2016-08-21 | 登豐微電子股份有限公司 | 延時電路 |
| US10186942B2 (en) * | 2015-01-14 | 2019-01-22 | Dialog Semiconductor (Uk) Limited | Methods and apparatus for discharging a node of an electrical circuit |
| US9490696B2 (en) | 2015-02-09 | 2016-11-08 | Qualcomm Incorporated | Charge pump with switching gate bias |
| US9455723B2 (en) | 2015-02-27 | 2016-09-27 | Qualcomm Incorporated | Leakage compensation circuit for phase-locked loop (PLL) large thin oxide capacitors |
| CN106469979B (zh) * | 2015-08-14 | 2020-08-04 | 恩智浦美国有限公司 | 具有共用电容器振荡器的低电压纹波电荷泵 |
| US10193560B2 (en) | 2016-12-28 | 2019-01-29 | Analog Bits Inc. | Method and circuits for charge pump devices of phase-locked loops |
| JP6768617B2 (ja) * | 2017-09-19 | 2020-10-14 | 株式会社東芝 | チャージポンプ回路 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4860073A (en) * | 1982-11-29 | 1989-08-22 | General Electric Company | Solid state imaging apparatus |
| US4792705A (en) | 1986-03-14 | 1988-12-20 | Western Digital Corporation | Fast switching charge pump |
| JPH01293718A (ja) * | 1988-05-20 | 1989-11-27 | Hitachi Ltd | 位相同期回路 |
| JP2724919B2 (ja) * | 1991-02-05 | 1998-03-09 | 三菱電機株式会社 | 基板バイアス発生装置 |
| JP2877196B2 (ja) * | 1996-03-28 | 1999-03-31 | 日本電気株式会社 | チャージポンプ回路およびそれを備えた位相同期回路 |
| US5825640A (en) | 1997-06-30 | 1998-10-20 | Motorola, Inc. | Charge pump circuit and method |
| JP3619352B2 (ja) * | 1997-08-28 | 2005-02-09 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP2933070B2 (ja) * | 1997-09-03 | 1999-08-09 | 日本電気株式会社 | チャ−ジポンプ回路 |
| US6208542B1 (en) * | 1998-06-30 | 2001-03-27 | Sandisk Corporation | Techniques for storing digital data in an analog or multilevel memory |
| DE19910113C1 (de) | 1999-03-08 | 2000-08-31 | Siemens Ag | Ladungspumpenschaltung (Charge Pump) in einer elektrischen Phasenregelschleife (PLL) |
| JP3250540B2 (ja) * | 1999-03-15 | 2002-01-28 | 日本電気株式会社 | Ｐｌｌ回路 |
| JP3959886B2 (ja) | 1999-03-24 | 2007-08-15 | 松下電工株式会社 | 照明器具 |
| KR100416589B1 (ko) * | 2001-01-06 | 2004-02-05 | 삼성전자주식회사 | 스위칭 특성을 개선하고 누설전류를 감소시키는 전하펌프회로 및 이를 구비하는 위상동기 루프 |
| JP4608153B2 (ja) | 2001-09-10 | 2011-01-05 | ルネサスエレクトロニクス株式会社 | チャージポンプ電流補正回路 |
| US6472915B1 (en) * | 2001-09-19 | 2002-10-29 | Cypress Semiconductor Corp. | Method for charge pump tri-state and power down/up sequence without disturbing the output filter |
| JP2003298414A (ja) * | 2002-04-03 | 2003-10-17 | Toshiba Corp | 半導体集積回路 |
| US6731145B1 (en) * | 2002-08-09 | 2004-05-04 | Rf Micro Devices, Inc. | Phase-locked loop having loop gain and frequency response calibration |
| US6744292B2 (en) * | 2002-10-25 | 2004-06-01 | Exar Corporation | Loop filter capacitor multiplication in a charge pump circuit |
| JP4059077B2 (ja) * | 2002-12-26 | 2008-03-12 | ソニー株式会社 | チャージポンプ及びそれを用いたｐｌｌ回路 |
| US7020793B1 (en) * | 2003-01-31 | 2006-03-28 | Lsi Logic Corporation | Circuit for aligning signal with reference signal |
| US6894529B1 (en) * | 2003-07-09 | 2005-05-17 | Integrated Device Technology, Inc. | Impedance-matched output driver circuits having linear characteristics and enhanced coarse and fine tuning control |
| KR100900864B1 (ko) * | 2003-12-11 | 2009-06-04 | 모사이드 테크놀로지스, 인코포레이티드 | Ｐｌｌ／ｄｌｌ의 고출력 임피던스 충전 펌프 |
| US7161401B2 (en) * | 2004-02-27 | 2007-01-09 | Broadcom Corporation | Wide output-range charge pump with active biasing current |
| US7102400B1 (en) * | 2004-08-30 | 2006-09-05 | Sitel Semiconductor B.V. | Phase locked loop charge pump and method of operation |
| EP1805893A1 (en) | 2004-10-11 | 2007-07-11 | Frontier Silicon Limited | Charge pump circuits |
| JP4673613B2 (ja) * | 2004-12-02 | 2011-04-20 | エルピーダメモリ株式会社 | Ｐｌｌ回路 |
| US7190231B2 (en) | 2005-04-11 | 2007-03-13 | Ana Semiconductor | High-performance charge-pump circuit for phase-locked loops |
| JP4539555B2 (ja) * | 2005-12-28 | 2010-09-08 | 三菱電機株式会社 | チャージポンプ回路 |
| US8022739B2 (en) * | 2006-09-07 | 2011-09-20 | Agency For Science, Technology And Research | Charge pump circuit |
| US7439784B2 (en) * | 2006-12-29 | 2008-10-21 | Mediatek Inc. | Charge pump for reducing current mismatch |
| US8018269B2 (en) | 2007-11-13 | 2011-09-13 | Qualcomm Incorporated | Fast-switching low-noise charge pump |
-
2007
- 2007-12-10 US US11/953,575 patent/US8018269B2/en not_active Expired - Fee Related
-
2008
- 2008-11-12 EP EP08849103A patent/EP2212998A1/en not_active Withdrawn
- 2008-11-12 WO PCT/US2008/083261 patent/WO2009064801A1/en active Application Filing
- 2008-11-12 CN CN200880115573.1A patent/CN101855831B/zh active Active
- 2008-11-12 KR KR1020107013004A patent/KR101256272B1/ko not_active IP Right Cessation
- 2008-11-12 JP JP2010534148A patent/JP5139536B2/ja not_active Expired - Fee Related
- 2008-11-13 TW TW097143950A patent/TW200937817A/zh unknown
-
2011
- 2011-08-12 US US13/208,456 patent/US8552774B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP5139536B2 (ja) | 2013-02-06 |
| EP2212998A1 (en) | 2010-08-04 |
| US20110291716A1 (en) | 2011-12-01 |
| US8018269B2 (en) | 2011-09-13 |
| WO2009064801A1 (en) | 2009-05-22 |
| US8552774B2 (en) | 2013-10-08 |
| CN101855831A (zh) | 2010-10-06 |
| TW200937817A (en) | 2009-09-01 |
| CN101855831B (zh) | 2013-03-20 |
| KR101256272B1 (ko) | 2013-04-18 |
| JP2011504051A (ja) | 2011-01-27 |
| US20090121759A1 (en) | 2009-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101256272B1 (ko) | 고속-스위칭 저잡음 전하 펌프 | |
| JP3250540B2 (ja) | Ｐｌｌ回路 | |
| US6586976B2 (en) | Charge pump circuit for improving switching characteristics and reducing leakage current and phase locked loop having the same | |
| US5362990A (en) | Charge pump with a programmable pump current and system | |
| US7271619B2 (en) | Charge pump circuit reducing noise and charge error and PLL circuit using the same | |
| US9024684B2 (en) | Area-efficient PLL with a low-noise low-power loop filter | |
| US6466069B1 (en) | Fast settling charge pump | |
| US6815996B1 (en) | Switched capacitor circuit capable of minimizing clock feedthrough effect in a voltage controlled oscillator circuit | |
| US8022740B2 (en) | Fast-response phase-locked loop charge-pump driven by low voltage input | |
| Tang et al. | A low-noise fast-settling PLL with extended loop bandwidth enhancement by new adaptation technique | |
| US7498885B2 (en) | Voltage controlled oscillator with gain compensation | |
| US20080150596A1 (en) | Charge pump circuit | |
| KR100510504B1 (ko) | 차동 전하펌프 및 이를 구비하는 위상 동기 루프 | |
| US9407137B2 (en) | Charge pump circuit and PLL circuit | |
| US7944257B2 (en) | Method and system of optimizing a control system using low voltage and high-speed switching | |
| CN114301452A (zh) | 锁相环电路、控制方法、电荷泵及芯片 | |
| Kamal et al. | A phase-locked loop reference spur modelling using simulink | |
| US20070046386A1 (en) | Semiconductor circuit for reducing flicker noise | |
| Mekky et al. | Design of a low-mismatch gain-boosting charge pump for phase-locked loops | |
| US7777541B1 (en) | Charge pump circuit and method for phase locked loop | |
| US7123085B2 (en) | Rail-to-rail charge pump with replica circuitry | |
| Mandal et al. | 7.95 mW 2.4 GHz Fully-Integrated CMOS Integer N Frequency Synthesizer | |
| Wang et al. | 1.5 GHz sigma-delta fractional-N ring-based PLL realized using 40 nm CMOS technology for SoC applications | |
| Sujatha et al. | High Performance Charge Pump Phase-Locked Loop with Low Current Mismatch | |
| Aniruddhan et al. | A delay generation technique for fast-locking frequency synthesizers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160330 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170330 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180329 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |