KR20100077152A - Ｌｅｄ 칩 및 그 제조 방법 - Google Patents

Ｌｅｄ 칩 및 그 제조 방법 Download PDF

Info

Publication number
KR20100077152A
KR20100077152A KR1020107006534A KR20107006534A KR20100077152A KR 20100077152 A KR20100077152 A KR 20100077152A KR 1020107006534 A KR1020107006534 A KR 1020107006534A KR 20107006534 A KR20107006534 A KR 20107006534A KR 20100077152 A KR20100077152 A KR 20100077152A
Authority
KR
South Korea
Prior art keywords
layer
epitaxial
substrate
cladding layer
forming
Prior art date
Application number
KR1020107006534A
Other languages
English (en)
Other versions
KR101501307B1 (ko
Inventor
레이-후아 호릉
동-싱 우우
샤오-후아 후앙
추앙-유 흐시에
챠오-쿤 린
Original Assignee
브리지럭스 인코포레이티드
내셔날 충싱 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW096135296A external-priority patent/TWI369009B/zh
Application filed by 브리지럭스 인코포레이티드, 내셔날 충싱 유니버시티 filed Critical 브리지럭스 인코포레이티드
Publication of KR20100077152A publication Critical patent/KR20100077152A/ko
Application granted granted Critical
Publication of KR101501307B1 publication Critical patent/KR101501307B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Abstract

본 발명은 기판, 광전 효과에 의해 광을 생성하는 에피택셜-레이어 구조체, 상기 기판과 상기 에피택셜 레이어 구조체 사이에 샌드위치되는 투명 굴절 레이어, 및 상기 에피택셜 레이어 구조체에 전원을 제공하는 한쌍의 전극을 포함하는, 높은 광 추출률을 가지는 LED 칩을 제공한다. 에피택셜 레이어 구조체의 상면과 바닥면은 100nm(rms) 이상의 거칠기를 가지도록 거칠게 된다. 에피택셜 레이어 구조체에 의해 생성되는 광은 그러므로 효과적으로 외부로 추출된다. 5㎛ rms 보다 크지 않은 투명 굴절 레이어가 상기 기판과 상기 에피택셜 레이어 구조체 사이에 인터페이스로 형성된다. 기판 쪽을 향하는 광이 보다 효과적으로 상향 반사된다. 광 추출과 밝기가 그러므로 향상된다. 본 발명의 LED 칩 제작 방법 또한 제공된다.

Description

ＬＥＤ 칩 및 그 제조 방법{LIGHT-EMITTING DIODE CHIP WITH HIGH EXTRACTION AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 칩에 관한 것으로, 특히 높은 광 추출 효율을 가진 LED(light-emitting diode) 칩에 관한 것이다.
종래의 LED 칩(1)을 도시한 도 1을 참조한다. 도 1은 기판(11), 상기 기판(11) 상의 에피택셜-레이어 구조체(12), 및 N-타입 전극(131)과 P-타입 전극(132)으로 구성된 전극 유닛(13)을 포함한다.
한 예로서, 에피택셜-레이어 구조체(12)는 GaN-계 물질로 구성되고, N-타입 제 1 클래딩 레이어(121), 제 1 클래딩 레이어(121) 상에 형성된 활성 레이어(122), 및 P-타입 제 2 클래딩 레이어(123)를 구비한다. 제 1 클래딩 레이어(121) 및 제 2 클래딩 레이어(123)는 서로 반대 위치에 있고 활성 레이어(122)에 비례하는 캐리어 인젝터를 형성한다. 그렇게, 전원이 에피택셜-레이어 구조체(12)에 제공될 때, 전자와 홀이 활성 레이어(122)에서 재결합되고, 그 다음 광의 형태로 에너지를 방출한다.
예를 들어, N-타입 전극(131) 및 P-타입 전극(132)은 Au, Ni, Pt, Ag, Al, 등 및/또는 그들의 합금으로 형성된다. N-타입 전극(131)은 에피택셜-레이어 구조체(12)의 제 1 클래딩 레이어(121) 상에 배치되어 저항 접촉을 형성한다. P-타입 전극(132)은 제 2 클래딩 레이어(123) 상에 대치되어 저항 접촉을 형성하여, 그러한 N-타입 전극(131)과 P-타입 전극(132)은 에피택셜-레이어 구조체(12)에 전력을 공급한다.
전기 에너지가 N-타입 전극(131)과 P-타입 전극(132)에 공급될 때, 전류가 에피택셜-레이어 구조체(12)를 통해 퍼지고 흐르며 전자와 홀이 활성 레이어(122) 안으로 주입되어, 서로 재결합하고 그 다음 광의 형태로 에너지를 방출한다. GaN-계 물질의 굴절률은 약 2.6이고, 보통 공기인 그것을 둘러싸는 물질의 굴절률은 1이거나, 둘러싸는 물질은 패키징을 위해 사용되는 굴절률 1.4의 투명 캡슐화 물질이다. LED 칩(1)의 에피택셜 레이어 구조체(12)의 제 2 클래딩 레이어(123)의 상면(124)은 평평한 표면이다. 그들의 전파 방향 때문에 에피택셜-레이어 구조체(12)로부터 생성되는 부분 광은 스넬(Snell)의 법칙을 따르고 에피택셜-레이어 구조체(12)를 벗어나지 않는다. 결과적으로, LED 칩(1)의 광추출이 양호하지 않다.
도 2를 참조하면, 거칠게된 상면(124')에 대하여 여러 가능한 입사각을 가지는 거칠게된 상면(124') 상에 부딪치는 광을 만들어 내는 LED 칩(1')의 거칠게된 상면(124')을 제안하는 많은 보고서와 특허가 있다. 광이 에피택셜-레이어 구조체(12')를 벗어날 가능성이 그러므로 증가되고 광 추출 효율이 개선된다.
그럼에도 불구하고, 에피택셜-레이어 구조체(12')로부터 생성되는 광은 전적으로 상면(124') 쪽으로 전파하지 않는다. 기판(11') 쪽으로 전파하는 광은 상면에서와 같은 유사한 상황을 만나고 둘러싸는 물질로 들어가기 위해 에피택셜 레이어(12')를 벗어날 수 없다. 그러므로, 광 추출률은 아직 낮다.
일부 보고서는 에피택셜-레이어 구조체(12')에 연결되는, 광 반사가 가능한, 반사 미러 레이어 형성을 제안한다. 바람직하게, 기판(11') 쪽으로의 광 전파는 에피택셜 구조체를 벗어나고 둘러싸는 물질로 들어가도록 에피택셜-레이어 구조체(12')로부터 생성된 광의 가능성을 개선하기 위해 상면(124') 쪽으로 반사될 수 있다. 그러나, 기판(11') 쪽으로의 광 전파는 그들의 전파 방향 때문에 에피택셜-레이어 구조체(12')에 갇히고 에피택셜-레이어 구조체(12') 내부의 전체 내부 반사를 일으킨다. 또한, 광은 활성 레이어에 의해 흡수될 수 있다. 기판(11') 상의 반사 미러 레이어는 LED 칩의 광추출을 실질적으로 개선할 수 없다.
LED 칩(1, 1')의 구조체가 광 추출과 밝기를 증가시키도록 개선하고자 한다.
LED 칩은 기판, 기설정된 두께와 공기보다 크고 에피택셜-레이어 구조체 보다 작은 굴절률을 가지는 투명 굴절 레이어, 에피택셜-레이어 구조체 및 전극 유닛을 포함한다.
전자와 홀은 재결합하고 그 다음 광 발광의 형태로 에너지를 방출한다. 상기 에피택셜-레이어 구조체는 상기 투명 굴절 레이어에 연결되는 바닥면의 반대 위치에 상면을 구비한다. 바닥면과 상면은 100nm(rms) 이상의 거칠기(roughness, 조도)를 가지도록 거칠게 된다.
전극 유닛은 에피택셜-레이어 구조체 상에 분리하여 배치되고 전극에 전류를 제공하도록 에피택셜- 레이어 구조체와 저항 접촉을 형성하는 한 쌍의 전극을 가진다.
본 발명의 높은 광 추출을 가지는 LED 칩 제작 방법은 에피택셜-레이어 구조체를 형성하는 단계, 제 1 거칠기 형성 스텝을 수행하는 단계, 한쌍의 전극을 형성하는 단계, 임시 기판을 형성하는 단계, 제 2 거칠기 형성 스텝을 수행하는 단계, 기판을 형성하는 단계, 및 임시 기판을 제거하는 단계를 포함한다.
상기 에피택셜-레이어 구조체를 형성하는 단계는 N-타입 제 1 클래딩 레이어, 활성 레이어 및 기판 상의 P-타입 제 2 클래딩 레이어를 구비한 GaN-계 에피택셜-레이어 구조체를 형성하는 단계를 포함한다.
제 1 거칠기 형성 스텝은 100nm rms 이상의 거칠기를 가지도록 상기 에피택셜-레이어 구조체의 제 2 클래딩 레이어의 상면을 거칠게 하는 것이다.
한쌍의 전극을 형성하는 단계는 제 1 클래딩 레이어 상에 그리고 상기 제 2 클래딩 레이어의 거칠게된 상면 위에 각각 분리하여 한쌍의 전극을 형성하는 단계, 및 그들과 저항 접촉을 형성하는 단계를 포함한다.
상기 임시 기판을 형성하는 단계는 상기 제 2 클래딩 레이어 상에 분리하여 상기 임시 기판을 형성하고 상기 제 1 클래딩 레이어의 상기 바닥면을 노출시키도록 상기 에피택셜-레이어 구조체 아래에서 상기 기판을 제거하는 것이다.
제 2 거칠기 형성 스텝은 100nm rms 이상의 거칠기를 가지도록 제 1 클래딩 레이어의 바닥면을 거칠게 하는 것이다.
상기 기판을 형성하는 단계는 기설정된 굴절률을 가지고 상기 에피택셜-레이어 구조체로부터 생성되는 광에 투명한 글루로 상기 제 1 클래딩 레이어의 상기 바닥면 위에 상기 기판을 부착하는 것이다.
높은 광 추출 효율을 가지는 LED 칩의 제작은 상기 임시 기판의 제거 단계가 완료될 때 완료된다.
높은 광 추출 효율을 가지는 LED 칩 제작의 다른 방법은 에피택셜-레이어 구조체를 형성하는 단계, 제 1 거칠기 형성 스텝을 수행하는 단계, 한 쌍의 전극을 형성하는 단계, 임시 기판을 형성하는 단계, 제 2 거칠기 스텝을 수행하는 단계, 투명 굴절 레이어를 형성하는 단계, 기판을 형성하는 단계, 및 임시 기판을 제거하는 단계를 포함한다.
상기 에피택셜-레이어 구조체를 형성하는 단계는 N-타입 제 1 클래딩 레이어, 활성 레이어 및 기판 상의 P-타입 제 2 클래딩 레이어를 구비한 GaN-계 에피택셜-레이어 구조체 형성하는 단계를 포함한다.
제 1 거칠기 형성 스텝은 100nm 이상의 거칠기를 가지도록 상기 에피택셜-레이어 구조체의 제 2 클래딩 레이어의 상면을 거칠게 하는 것이다.
한 쌍의 전극을 형성하는 단계는 제 1 클래딩 레이어 상에 그리고 상기 제 2 클래딩 레이어의 거칠게된 상면 상에 각각 분리하여 한쌍의 전극을 형성하는 단계와 그들과 저항 접촉을 형성하는 단계를 포함한다.
상기 임시 기판을 형성하는 단계는 상기 제 2 클래딩 레이어 상에 분리하여 상기 임시 기판을 형성하고 상기 제 1 클래딩 레이어의 상기 바닥면을 노출시키도록 상기 에피택셜-레이어 구조체 아래의 상기 기판을 제거하는 것이다.
제 2 거칠기 형성 스텝은 100nm rms 이상의 거칠기를 가지도록 제 1 클래딩 레이어의 바닥면을 거칠게 하는 것이다.
상기 투명 굴절 레이어를 형성하는 단계는 공기보다 굴절률이 크고 상기 제 1 클래딩 레이어와 접촉하는 상기 에피택셜 레이어 구조체보다 굴절률이 작으며, 상기 에피택셜 레이어 구조체의 상기 제 1 클래딩 레이어에 연결되는 5㎛ 이하의 두께를 가지는 투명 굴절 레이어를 형성하는 것이다.
기판을 형성하는 단계는 높은 열전도 계수를 가지고 상기 투명 굴절 레이어에 연결되는 기판을 형성하는 것이다.
상기 임시 기판을 제거하는 단계는 높은 광 추출 효율을 가지는 LED 칩을 가져온다.
본 발명은 기설정된 거칠기를 가지는 상면과 바닥면을 구비한 에피택셜-레이어 구조체로 LED 칩을 생산하는 제조 프로세스를 제공한다. 상기 에피택셜-레이어 구조체로부터 생성된 광은 에피택셜-레이어 구조체의 거칠게된 상면과 바닥면을 통해 상기 다이오드 칩으로부터 효과적으로 추출될 수 있다. 또한, 투명 굴절 레이어는 상기 에피택셜-레이어 구조체와 상기 기판 사이에 인터페이스를 형성하고, 광 추출 효율을 개선하도록 상기 기판 쪽으로 전파하는 상기 광을 상기 다이오드 칩의 상면 쪽 뒤로 효과적으로 반사할 수 있다.
도 1은 종래의 LED 칩의 개략적인 단면도;
도 2는 다른 종래의 LED 칩의 개략적인 단면도;
도 3은 본 발명의 제 1 측면에 따른 LED 칩의 개략적인 단면도;
도 4 는 본 발명의 제 1 측면의 LED 칩 제조 프로세스 흐름도;
도 5 ~ 10은 도 4의 프로세스 흐름의 여러 단계에 상응하는 개략적 단면도;
도 11은 본 발명의 제 2 측면에 따른 LED 칩의 개략적인 단면도;
도 12 는 본 발명의 제 2 측면의 LED 칩 제조 프로세스 흐름도; 및
도 13은 본 발명의 제 3 측면에 따른 LED 칩의 개략적인 단면도이다.
본 발명에 의해 제공되는 높은 광 추출 효율을 가진 LED 칩이 첨부 도면과 함께 다음 측면들을 통해 상세히 설명되고 묘사될 것이다. 다음 설명에서 같은 구성요소는 같은 숫자로 지정된다.
본 발명의 제 1 측면에 따른 LED 칩의 개략적인 단면도인 도 3을 참조한다. LED 칩은 기판(21), 투명 굴절 레이어(22), 에피택셜-레이어 구조체(23), 및 전극 유닛(24)을 포함한다.
기판(21)은 바닥 기판(211) 및 반사 미러 레이어(212)를 포함한다. 반사 미러 레이어는 바닥 기판(211)에 연결되고 그 위에 있다. 바닥 기판(211)은 실리콘, 높은 열전도 세라믹, 또는 높은 열전도 금속 물질을 포함하는 물질로 형성된다. 바닥 기판(211)은 투명 굴절 레이어(22)와 에피택셜 레이어 구조체(23), 등을 지지하기 위해 사용된다. 반사 미러 레이어(212)는 Al, Ag, Au, Pt, Pd, Rb 또는 그 조합으로 형성될 수 있다. 반사 미러 레이어(212)는 서로 번갈아 배치되는 고-굴절률 유전체 레이어 및 저-굴절률 유전체 레이어로 형성될 수도 있다. 반사 미러 레이어(212)는 기판(21) 쪽으로 전파하는 에피택셜 레이어 구조체(23)로부터 생성되는 광을 반사하기 위해 사용된다.
투명 굴절 레이어(22)는 두께가 5㎛ 이하이고 폴리머 또는 유전체 물질로 형성되는 글루 종류이며, 상기 폴리머는 0.2 W/m.K까지의 또는 그 이상의 높은 열전도율을 가지고 굴절률은 1과 2 사이이다. 투명 굴절 레이어(22)는 기판(21) 쪽으로 전파하는 광을 반사하기 위해 사용되고 그러므로 광 추출을 증가시킨다.
에피택셜 레이어 구조체(23)는 GaN-계 물질로 형성되고, 이는 N-타입 제 1 클래딩 레이어(231), N-타입 제 1 클래딩 레이어(231)에 연결되는 활성 레이어(232), 및 상기 활성 레이어(232)에 연결되고 N-타입 제 1 클래딩 레이어(231)에 위치가 반대인 P-타입 제 2 클래딩 레이어(233)를 포함한다. 제 1 클래딩 레이어(231) 및 제 2 클래딩 레이어(233)는 전자와 홀이 재결합 될 수 있고 발광의 형태로 에너지를 방출하도록 활성 레이어(232)에 비례하여 캐리어 인젝터를 형성한다. 에피택셜-레이어 구조체(23)의 바닥면(235)(즉, 제 1 클래딩 레이어(231)의 바닥면) 및 에피택셜 레이어 구조체(23)의 상면(234)(즉, 제 2 클래딩 레이어(233)의 상면)이 100nm rms(root mean square) 이상의 거칠기(roughness, 조도)를 가진 비연속 거칠게된 표면이 되도록 에피택셜 성장, 습식 에칭, 유도-결합 플라즈마 에칭, 또는 광-보조 화학 에칭 중 하나에 의해 거칠게 된다. rms(root mean square)는 평가 길이/넓이에 걸쳐 얻어진 높이 편차와 평균 선/표면 사이의 평균을 의미한다. 에피택셜 레이어 구조체(23)는 투명 굴절 레이어(22)를 통해 그 사이에 글루로 기판(21)에 부착된다.
전극 유닛(24)은 예를 들어 Au, Ni, Pt, Ag, Al, 등 및/또는 그들의 합금으로 형성되는 N-타입 전극(241) 및 P-타입 전극(242)을 포함한다. N-타입 전극(241)은 제 1 클래딩 레이어(231) 상에 배치되고 제 1 클래딩 레이어(231)와 저항 접촉에 있다. P-타입 전극(242)은 제 2 클래딩 레이어(233) 상에 배치되고 제 2 클래딩 레이어(231)와 저항 접촉에 있다. N-타입 전극(241)과 P-타입 전극(242)은 에피택셜-레이어 구조체(23)에 전기 에너지를 제공하고 광을 생성한다.
전기 에너지가 N-타입 전극(241)과 P-타입 전극(242)에 인가될 때, 전자와 홀이 에피택셜 레이어 구조체(23) 안에서 재결합되고 발광 형태로 에너지를 방출하도록 전류가 에피택셜 레이어 구조체(23)를 통해 흐른다. 에피택셜 레이어 구조체(23)의 상면(234)을 통해 전파하는 광은 에피택셜 레이어 구조체(23)로 되돌아오는 광의 반사를 최소화하도록 상면(234)에 대하여 여러 입사각을 가지고, 주변으로 들어가는 광의 가능성이 실질적으로 증가된다. 유사하게, 에피택셜 레이어 구조체(23)로부터 생성되고 바닥면(235)(제 1 클래딩 레이어(231)의 바닥면) 쪽으로 전파하는 광은 바닥면(235)이 100nm rms 이상의 거칠기를 가지기 때문에 바닥면(235)에 관하여 여러 입사각을 가지게 되고 그리하여 투명 굴절 레이어(22)에 들어가는 광의 기회가 증가한다. 이 경우에, 투명 굴절 레이어(22)가 5㎛ 이상의 두께와 1 과 2 사이의 굴절률을 가지기 때문에, 투명 굴절 레이어(22)는 기판(21)의 에피택셜 레이어 구조체(23)와 반사 미러 레이어(212) 사이의 매체이다. 광은 투명 반사 레이어(22)의 인터페이스와 반사 미러 레이어(212) 사이에서 모든 방향으로 반사되고, 그 다음 투명 반사 레이어(22)와 에피택셜-레이어 구조체(23)를 통과하여 주변으로 들어간다. 그러므로 본 발명의 LED 칩의 밝기가 효과적으로 증가된다.
높은 광 추출 효율을 가지는 LED 칩을 위하여, 전극 유닛(24)과 에피택셜-레이어 구조체(23)는 전류 경로를 구성하고 광 생성동안 에피택셜 레이어 구조체(23)에 의해 생성되는 과도한 열은 효과적으로 소산된다. 열과 전류는 상이한 경로에서 전도된다. 장치의 저항은 열 소산 경로에 의해 영향받지 않는다. 결과적으로, 본 LED 칩의 동작은 긴 수명으로 안정될 것이다.
본 발명의 LED 칩(2) 제작 방법이 다음에 상세히 설명되고 묘사될 것이다.
도 4를 참조하면, LED 칩(2) 제작 방법은, 에피택셜-레이어 구조체를 형성하는 단계(S41), 제 1 거칠기 형성 스텝을 수행하는 단계(S42) , 한 쌍의 전극을 형성하는 단계(S43), 임시 기판을 형성하고 에피택셜 레이어 구조체 아래에서 기판을 제거하는 단계(S44), 제 2 거칠기 스텝을 수행하는 단계(S45), 에피택셜 레이어 구조체의 제 1 클래딩 레이어의 바닥면 아래에 기판을 형성하는 단계(S46), 및 임시 기판을 제거하는 단계(S47)를 포함한다. 그러므로, 높은 광 추출률을 가진 LED 칩(2)이 만들어진다.
단계 41에서, 그 위에 GaN-계 반도체 물질이 에피택셜 성장될 수 있는 기판(51) 위에 제 1 클래딩 레이어(231), 활성 래이어(232), 및 제 2 클래딩 레이어(233)를 포함하는 에피택셜 레이어 구조체(23)를 형성하는 도 5를 참조한다.
그 다음, 단계 42에서, 거칠기가 100nm rms 이상이 되도록 에피택셜 레이어 구조체(23)의 제 2 클래딩 레이어(233)의 표면(즉, 에피택셜-레이어 구조체(23)의 상면(234))을 거칠게하는 제 1 거칠기 형성 스텝이 유도-결합 플라즈마 에칭 방법에 의해 수행된다. 이 스텝에서, 에피택셜 성장 방법도 에피택셜 레이어 구조체(23)의 거칠게된 상면(234)을 직접적으로 성장시키는 데 사용될 수 있다. 제 1 거칠기 형성 스텝은 습식 에칭 또는 광보조 화학 에칭에 의해 수행될 수도 있다.
그 위에 메사를 형성하도록 에피택셜 레이어 구조체(23)의 일 부분이 제거되는 단계 43을 수행하는 도 4 및 도 6을 참조한다. 그 다음, N-타입 전극(241) 및 P-타입 전극(242)이 그 위에 각각 형성되고 제 1 클래딩 레이어(231) 및 제 2 클래딩 레이어(233)과의 저항 접촉에 있다.
도 4, 도 7, 도 8을 참조한다. 단계 44을 수행하는 경우, 임시 기판(52)이 도 7에 도시된 바와 같이 왁스 또는 제거 가능 글루로 제 2 클래딩 레이어(233) 아래에 단독으로 부착된다. 그 다음, 기판(51)이 도 8에 도시된 바와 같이 에피택셜 레이어 구조체(23)의 제 1 클래딩 레이어(231)의 바닥면을 노출시키도록 레이저 리프트 오프(lift off), 에칭, 또는 스마트 컷(smart cut), 등에 의해 제거된다.
단계 45에서, 100nm rms 이상의 거칠기를 가지도록 제 1 클래딩 레이어(231)의 노출된 표면을 거칠게 하는(즉, 에피택셜-레이어 구조체(23)의 바닥면(235)을 형성하는) 습식 에칭으로 제 2 거칠기 형성 스텝을 수행하는, 도 4 및 도 9를 참조한다. 유사하게, 제 2 거칠기 형성 스텝은 습식 에칭 또는 광보조 화학 에칭에 의해 수행될 수도 있다.
거칠게된 표면(즉, 굴절률을 가지고 에피택셜 레이어 구조체(23)로부터 생성되는 광에 투명한 글루로 제 1 클래딩 레이어(235)의 바닥면)에 기판(21)을 부착하는, 단계 46을 수행하는 도 4 및 도 10을 참조한다. 글루는 투명 굴절 레이어(22)가 되도록 경화되고 그 두께는 최상의 광학적 열적 성능을 얻을 수 있도록 5㎛ 이하가 되도록 제어된다. 반사 미러 레이어(212)는 기판(21)을 형성하도록 바닥 실리콘 기판(211) 상에 첫번째로 코팅될 수도 있다.
마지막으로, 단계 47에서, 임시 기판(52)을 제거하고, 에피택셜-레이어 구조체(23) 위에 임시 기판(52)을 부착하기 위해 사용되는 왁스 잔여물과 같은 에피택셜 레이어 구조체(23) 상에 남은 잔여물을 청소하는 도 3 및 도 4를 참조한다. 높은 광 추출 효율을 가진 LED 칩(2)이 그러므로 얻어진다.
본 발명의 LED 칩의 제 2 측면에서, 글루는 횡단면이 U-형인 기판(21) 위에 부가되고 그 다음 에피택셜-레이어 구조체(23)가 글루로 횡단면이 U-형인 기판(21)에 부착된다. 글루는 투명 굴절 레이어(22)가 되도록 경화된다. 또한, 제 2 측면의 높은 광 추출률을 가진LED 칩은 도 12의 프로세스 흐름에 따라 제작될 수 있다. 단계 61에서, 에피택셜 레이어 구조체(23)가 에피택셜 기판 상에 형성된다. 단계 62에서, 에피택셜-레이어 구조체(23)의 제 2 클래딩 레이어(233)의 표면이 100nm rms이상의 거칠기를 가지도록 거칠게된다. 메사 부분은 에피택셜 레이어 구조체(23) 상에 형성된다. 그 다음, N-타입 전극(241)과 P-타입 전극(242)이 에피택셜-레이어 구조체(23) 위에 분리되어 형성된다. 임시 기판이 에피택셜-레이어 구조체(23)의 거칠게된 상면(234) 위로 부착된다. 그 다음, 에피택셜 기판이 에피택셜-레이어 구조체(23)로부터 분리된다. 그 후에, 제 1 클래딩 레이어(231)의 표면은 100nm rms 이상의 거칠기를 가지도록 습식 에칭으로 거칠게된다. 부분적으로 완료된 LED 칩이 도 9에 도시된다.
그 후에, 단계 66에서, 에피택셜-레이어 구조체(23)에 의해 생성되는 광에 투명하고 공기와 에피택셜 레이어 구조체 사이의 굴절률을 가지는 투명 굴절 레이어(22)가 에피택셜 레이어 구조체(23)의 바닥면 상에 피착된다. 투명 굴절 레이어(22)는 5㎛ rms이하의 두께를 가진다.
그 다음, 단계 67에서, 시드(seed) 레이어가 투명 굴절 레이어(22) 위에 피착된다. 그 다음, 전기 도금 프로세스가 시드 레이어로부터 기판(21)을 형성하도록 수행된다. 시드 레이어가 투명 굴절 레이어(22)의 바닥면 상에만 피착되는 경우, 기판(21)이 도 3에 도시된 바와 같이 형성된다. 시드 레이어가 투명 굴절 레이어(22)의 측벽과 바닥면 상에 피착되는 경우, 기판(21)이 도 11에 도시된 바와 같이 칩을 홀드하는 컵과 같이 형성된다. 또한, 기판(21)은 바닥 기판(211)과 반사 미러 레이어(212)를 포함할 수 있고, 그 안에 기설정된 물질로 형성된 시드 레이어가 형성된다. 그 다음, 시드 레이어는 반사 미러 레이어(212)를 형성하도록 두꺼워진다. 바닥 기판(211)이 반사 미러 레이어(212) 아래에 형성된다. 바닥 기판(211)과 반사 미러 레이어(212)를 포함하는 기판(21)을 형성하는 제작 프로세스는 잘 알려져있고, 여기에 다시 설명되지 않는다.
마지막으로, 단계 68에서, 임시 기판이 제거된다. 임시 기판을 에피택셜 레이어 구조체(23)에 부착하기 위해 사용되는 왁스의 잔여물과 같은 에피택셜 레이어 구조체(23) 위에 남은 잔여물이 청소된다. 높은 광 추출 효율을 가진 LED 칩이 그러므로 얻어진다.
도 13은 본 발명의 제 3 측면에 따른 LED 칩의 개략적인 단면도이다. 제 3 측면과 상기 두 측면들 사이의 차이는 전류를 일정하게 퍼지게 할 수 있는 투명 전기 전도 레이어(25)가 다이오드 칩의 외부 양자 효율을 향상시키도록 에피택셜 레이어 구조체(23)의 상면(234) 상에 형성된다는 것이다. 투명 전기 전도 레이어(25)의 표면은 평평하거나 다이오드 칩 외부로 광 추출을 실질적으로 증가시키도록 거칠게될 수 있다.
제 3 측면의 LED 칩 제조 프로세스와 상기 두 프로세스들 사이의 차이는 제 1 거칠기 형성 스텝 42, 62을 수행한 후 그러나 단계 43, 63에서 전극 쌍 형성 전에, ITO(Indium Tin Oxide)(25)의 투명 전기 전도 레이어가 에피택셜 레이어 구조체(23)의 거칠게된 상면(234) 상에 피착된다는 것이다. ITO(Indium Tin Oxide)의 투명 전기 전도 레이어(25)는 상기 방법에 의해 또한 거칠게될 수 있다.
LED 칩은 다이오드 칩으로부터 광 추출을 개선하도록 에피택셜 레이어 구조체(23)의 거칠게된 상면(234)과 바닥면(235)을 사용한다. 에피택셜-레이어 구조체(23)와 기판(21) 사이의 인터페이스로 기설정된 두께를 가지는 투명 굴절 레이어(22)가 광 추출을 추가로 개선하도록 기판(21) 쪽으로 전파하는 광을 상면(234) 뒤쪽으로 보다 효과적으로 반사한다. 다이오드 칩의 밝기가 증진된다. 기판(11, 11') 쪽으로 전파하는 광이 다이오드 칩 외부로 추출되거나 낭비될 수 없는 종래의 LED 칩(1,1')과 비교하여, 본 LED 칩과 그 제작 방법은 실제로 광 추출을 개선할 수 있다.
위에 주어진 실시예는 본 발명의 측면들로서만 제공된다. 실시예들은 본 발명의 실제 적용 가능한 범위 상에 제한으로 해석되지 않고, 다른 측면들을 포함하여, 본 발명의 의의에서 벗어나지 않는 그러한 모든 변경, 변화와 첨부되는 청구범위는 보호되는 범위와 본 발명의 청구범위 안에 남아있을 것이다.

Claims (36)

  1. LED 칩에 있어서,
    기판;
    상기 기판 상에 형성되며 공기보다 큰 굴절률을 가지는 투명 굴절 레이어;
    상기 투명 굴절 레이어에 연결되는 바닥면과 상기 바닥면의 반대 위치에 상면을 구비한 에피택셜-레이어 구조체; 및
    저항 접촉을 형성하고 상기 에피택셜-레이어 구조체에 전기 에너지를 공급하도록 상기 에피택셜-레이어 구조체 상에 분리하여 배치되는 한쌍의 전극을 구비하는 전극 유닛을 포함하고,
    상기 에피택셜-레이어 구조체는 상기 투명 굴절 레이어보다 더 큰 굴절률을 가지고, 광을 생성하며, 상기 바닥면과 상기 상면은 100nm rms 이상의 거칠기(roughness)를 가지는 것을 특징으로 하는 LED 칩.
  2. 제 1 항에 있어서,
    상기 투명 굴절 레이어는 두께가 5㎛ rms 이하이고 굴절률이 1 내지 2 사이인 것을 특징으로 하는 LED 칩.
  3. 제 1 항에 있어서,
    상기 투명 굴절 레이어는 0.2W/m.K까지의 또는 그 이상의 열전도율을 가지는 유전체 물질 또는 폴리머로 형성되고 것을 특징으로 하는 LED 칩.
  4. 제 2 항에 있어서,
    상기 투명 굴절 레이어는 0.2W/m.K까지의 또는 그 이상의 열전도율을 가지는 유전체 물질 또는 폴리머로 형성되고 것을 특징으로 하는 LED 칩.
  5. 제 1 항에 있어서,
    반사율이 50% 이상이고 상기 기판과 상기 투명 굴절 레이어 사이에 형성되는 반사 미러 레이어를 추가로 포함하는 것을 특징으로 하는 LED 칩.
  6. 제 1 항에 있어서,
    상기 기판은 실리콘, 세라믹, 또는 금속 물질로 형성되는 것을 특징으로 하는 LED 칩.
  7. 제 5 항에 있어서,
    상기 반사 미러 레이어는 Al, Ag, Au, Pt, Pd, Rb및 그 조합으로 이루어진 그룹에서 선택된 물질을 포함하는 것을 특징으로 하는 LED 칩.
  8. 제 5 항에 있어서,
    상기 반사 미러 레이어는 서로 번갈아 배치되는 고-굴절률 유전체 레이어와 저-굴절률 유전체 레이어로 형성되는 것을 특징으로 하는 LED 칩.
  9. 제 1 항에 있어서,
    상기 에피택셜 레이어 구조체는 GaN-계 물질로 형성되고 상기 바닥면을 구비하는 N-타입 제 1 클래딩 레이어, 상기 상면을 구비하는 P-타입 제 2 클래딩 레이어, 및 상기 제 1 클래딩 레이어와 상기 제 2 클래딩 레이어 사이에 샌드위치되는 활성 레이어를 포함하는 것을 특징으로 하는 LED 칩.
  10. 제 1 항에 있어서,
    상기 에피택셜-레이어 구조체의 상면 상에 형성되는 투명 전기 전도 레이어를 추가로 포함하는 것을 특징으로 하는 LED 칩.
  11. 제 10 항에 있어서,
    상기 투명 전기 전도 레이어는 거칠게된 상면을 구비하는 것을 특징으로 하는 LED 칩.
  12. 제 1 항에 있어서,
    상기 기판은 상기 투명 굴절 레이어를 감싸는 것을 특징으로 하는 LED 칩.
  13. 높은 광 추출 효율을 가지는 LED 칩 제작 방법에 있어서,
    기판 상에 광전 효과에 의해 광을 생성하며, 제 1 전도 타입의 제 2 클래딩 레이어, 제 2 전도 타입의 제 2 클래딩 레이어, 및 상기 제 1 클래딩 레이어와 상기 제 2 클래딩 레이어 사이에 샌드위치되는 활성 레이어를 구비하는 에피택셜-레이어 구조체를 형성하는 단계;
    상기 제 2 클래딩 레이어의 상면의 거칠기가 100nm rms 이상이 되도록 하는 제 1 거칠기 형성 스텝을 수행하는 단계;
    상기 제 1 클래딩 레이어 및 상기 제 2 클래딩 레이어와의 저항 접촉 안에 각각 한쌍의 전극을 형성하는 단계;
    상기 제 2 클래딩 레이어 상에 분리하여 임시 기판을 형성하고, 상기 제 1 클래딩 레이어의 바닥면을 노출시키도록 상기 에피택셜-레이어 구조체 아래의 상기 기판을 제거하는 단계;
    상기 제 1 클래딩 레이어의 바닥면의 거칠기가 100nm rms 이상이 되도록 하는 제 2 거칠기 형성 스텝을 수행하는 단계;
    상기 제 1 클래딩 레이어의 상기 바닥면 아래에 기판을 형성하는 단계; 및
    상기 임시 기판을 제거하는 단계;를 포함하는 것을 특징으로 하는 LED 칩 제작 방법.
  14. 제 13 항에 있어서,
    상기 제 2 클래딩 레이어의 상면 위에 투명 전기 전도 레이어를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 LED 칩 제작 방법.
  15. 제 14 항에 있어서,
    상기 투명 전기 전도 레이어를 형성하는 단계는 상기 투명 전기 전도 레이어의 상기 상면을 거칠게하는 단계를 추가로 포함하는 것을 특징으로 하는 LED 칩 제작 방법.
  16. 제 13 항에 있어서,
    상기 제 1 거칠기 형성 스텝과 상기 제 2 거칠기 형성 스텝은 에피택셜 성장, 습식 에칭, 유도-결합 플라즈마 에칭, 또는 광-보조 화학 에칭에 의해 수행되는 것을 특징으로 하는 LED 칩 제작 방법.
  17. 제 13 항에 있어서,
    상기 임시 기판은 왁스 또는 제거 가능 글루로 상기 제 2 클래딩 레이어 위에 부착되는 것을 특징으로 하는 LED 칩 제작 방법.
  18. 제 13 항에 있어서,
    상기 기판은 화학 에칭, 레이저 리프트-오프(lift-off) 또는 스마트 컷에 의해 제거되는 것을 특징으로 하는 LED 칩 제작 방법.
  19. 제 13 항에 있어서,
    상기 제 1 클래딩 레이어의 상기 바닥면 아래에 기판을 형성하는 단계는 공기보다 크고 상기 에피택셜-레이어 구조체보다 작은 굴절률을 가지는 글루로 상기 제 1 클래딩 레이어 위로 상기 기판을 부착하는 단계를 포함하는 것을 특징으로 하는 LED 칩 제작 방법.
  20. 제 19 항에 있어서,
    상기 글루는 상기 에피택셜-레이어 구조체로부터 발광된 광에 투명한 것을 특징으로 하는 LED 칩 제작 방법.
  21. 제 19 항에 있어서,
    상기 글루는 두께가 5㎛ rms이하인 것을 특징으로 하는 LED 칩 제작 방법.
  22. 제 20 항에 있어서,
    상기 글루는 두께가 5㎛ rms이하인 것을 특징으로 하는 LED 칩 제작 방법.
  23. 제 13 항에 있어서,
    상기 제 1 전도 타입은 N-타입 또는 P-타입인 것을 특징으로 하는 LED 칩 제작 방법.
  24. 높은 광 추출 효율을 가지는 LED 칩 제작 방법에 있어서,
    기판 상에 광전 효과에 의해 광을 생성하며, 제 1 전도율의 제 1 클래딩 레이어, 제 2 전도율의 제 2 클래딩 레이어, 및 상기 제 1 클래딩 레이어와 상기 제 2 클래딩 레이어 사이에 샌드위치되는 활성 레이어를 구비하는 에피택셜-레이어 구조체를 형성하는 단계;
    상기 제 2 클래딩 레이어의 상면의 거칠기가 100nm rms 이상이 되도록 하는 제 1 거칠기 형성 스텝을 수행하는 단계;
    상기 제 1 클래딩 레이어 및 상기 제 2 클래딩 레이어와의 저항 접촉에 각각 한쌍의 전극을 형성하는 단계;
    상기 제 2 클래딩 레이어 상에 분리하여 임시 기판을 형성하고, 상기 제 1 클래딩 레이어의 바닥면을 노출시키도록 상기 에피택셜-레이어 구조체 아래의 상기 기판을 제거하는 단계;
    상기 제 1 클래딩 레이어의 상기 바닥면의 거칠기가 100nm rms 이상이 되도록하는 제 2 거칠기 형성 스텝을 수행하는 단계;
    공기보다 굴절률이 크고 상기 제 1 클래딩 레이어와 접촉하는 상기 에피택셜-레이어 구조체보다 굴절률이 작은 투명 굴절 레이어를 형성하는 단계;
    상기 투명 굴절 레이어에 연결하는 기판을 형성하는 단계; 및
    상기 임시 기판을 제거하는 단계;를 포함하는 것을 특징으로 하는 LED 칩 제작 방법.
  25. 제 24 항에 있어서,
    상기 제 2 클래딩 레이어의 상면 위에 투명 전기 전도 레이어를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 LED 칩 제작 방법.
  26. 제 25 항에 있어서,
    상기 투명 전기 전도 레이어를 형성하는 단계는 상기 투명 전기 전도 레이어의 상기 상면을 거칠게하는 단계를 추가로 포함하는 것을 특징으로 하는 LED 칩 제작 방법.
  27. 제 24 항에 있어서,
    상기 제 1 거칠기 형성 스텝과 상기 제 2 거칠기 형성 스텝은 에피택셜 성장, 습식 에칭, 유도-결합 플라즈마 에칭, 또는 광-보조 화학 에칭에 의해 수행되는 것을 특징으로 하는 LED 칩 제작 방법.
  28. 제 24 항에 있어서,
    상기 임시 기판은 왁스 또는 제거 가능 글루로 상기 제 2 클래딩 레이어 위에 부착되는 것을 특징으로 하는 LED 칩 제작 방법.
  29. 제 24 항에 있어서,
    상기 기판은 화학 에칭, 레이저 리프트-오프(lift-off) 또는 스마트 컷에 의해 제거되는 것을 특징으로 하는 LED 칩 제작 방법.
  30. 제 24 항에 있어서,
    상기 투명 굴절 레이어는 막피착에 의해 형성되는 것을 특징으로 하는 LED 칩 제작 방법.
  31. 제 24 항에 있어서,
    상기 기판 형성하는 단계는 상기 투명 굴절 레이어 위에 박막 피착 프로세스로 시드(seed) 레이어를 형성하는 단계와 그 후 상기 시드 레이어로부터 상기 기판을 형성하는 전기 도금 프로세스를 수행하는 단계를 포함하는 것을 특징으로 하는 LED 칩 제작 방법.
  32. 제 24 항에 있어서,
    상기 제 1 전도 타입은 N-타입 또는 P-타입인 것을 특징으로 하는 LED 칩 제작 방법.
  33. 제 24 항에 있어서,
    상기 투명 굴절 레이어는 두께가 5㎛ rms이하인 것을 특징으로 하는 LED 칩 제작 방법.
  34. 제 24 항에 있어서,
    상기 기판 형성하는 단계 전에 상기 투명 굴절 레이어 위에 반사 미러 레이어를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 LED 칩 제작 방법.
  35. 제 34 항에 있어서,
    상기 반사 미러 레이어는 전기 전도 물질, 전기 절연 물질 또는 그 조합을 포함하는 것을 특징으로 하는 LED 칩 제작 방법.
  36. 제 34 항에 있어서,
    상기 반사 미러 레이어는 서로 번갈아 배치되는 고-굴절률 유전체 레이어와 저-굴절률 유전체 레이어로 형성되는 것을 특징으로 하는 LED 칩 제작 방법.
KR1020107006534A 2007-09-21 2008-09-17 발광 장치 제작 방법 KR101501307B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
TW096135296 2007-09-21
TW096135296A TWI369009B (en) 2007-09-21 2007-09-21 Light-emitting chip device with high thermal conductivity
US12/039,563 US20090127575A1 (en) 2007-09-21 2008-02-28 Light-Emitting Diode Chip With High Light Extraction And Method For Manufacturing The Same
US12/039,563 2008-02-28
PCT/US2008/076727 WO2009039212A1 (en) 2007-09-21 2008-09-17 Light-emitting diode chip with high extraction and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20100077152A true KR20100077152A (ko) 2010-07-07
KR101501307B1 KR101501307B1 (ko) 2015-03-10

Family

ID=40468321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107006534A KR101501307B1 (ko) 2007-09-21 2008-09-17 발광 장치 제작 방법

Country Status (3)

Country Link
US (1) US8895332B2 (ko)
KR (1) KR101501307B1 (ko)
WO (1) WO2009039212A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101246735B1 (ko) * 2010-07-19 2013-03-25 한국광기술원 모스-아이 구조를 이용한 고효율 반도체소자 및 그 제조방법
US9601663B2 (en) 2010-09-02 2017-03-21 Osram Opto Semiconductors Gmbh Light-emitting diode chip

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI369009B (en) 2007-09-21 2012-07-21 Nat Univ Chung Hsing Light-emitting chip device with high thermal conductivity
JP2010114405A (ja) * 2008-10-06 2010-05-20 Panasonic Corp 窒化物半導体発光ダイオード
KR101064082B1 (ko) 2009-01-21 2011-09-08 엘지이노텍 주식회사 발광 소자
CN102456784B (zh) * 2010-10-29 2014-10-15 展晶科技(深圳)有限公司 发光二极管及其制造方法
TW201234574A (en) 2011-02-01 2012-08-16 Pinecone En Inc Light-emitting-diode array and manufacturing method thereof
CN102655195B (zh) 2011-03-03 2015-03-18 赛恩倍吉科技顾问（深圳）有限公司 发光二极管及其制造方法
KR101842586B1 (ko) * 2011-04-05 2018-03-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101873476B1 (ko) 2011-04-11 2018-07-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN102760813B (zh) * 2011-04-26 2015-02-04 展晶科技(深圳)有限公司 发光二极管及其制造方法
KR101717670B1 (ko) * 2011-06-15 2017-03-17 삼성전자주식회사 반도체 발광소자 제조방법
US10319881B2 (en) 2011-06-15 2019-06-11 Sensor Electronic Technology, Inc. Device including transparent layer with profiled surface for improved extraction
US9048378B2 (en) 2011-06-15 2015-06-02 Sensor Electronic Technology, Inc. Device with inverted large scale light extraction structures
US10522714B2 (en) 2011-06-15 2019-12-31 Sensor Electronic Technology, Inc. Device with inverted large scale light extraction structures
US9741899B2 (en) 2011-06-15 2017-08-22 Sensor Electronic Technology, Inc. Device with inverted large scale light extraction structures
US9142741B2 (en) 2011-06-15 2015-09-22 Sensor Electronic Technology, Inc. Emitting device with improved extraction
US9337387B2 (en) 2011-06-15 2016-05-10 Sensor Electronic Technology, Inc. Emitting device with improved extraction
WO2013033841A1 (en) 2011-09-06 2013-03-14 Trilogy Environmental Systems Inc. Hybrid desalination system
US10032956B2 (en) 2011-09-06 2018-07-24 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
US9324560B2 (en) 2011-09-06 2016-04-26 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
KR20140100115A (ko) * 2013-02-05 2014-08-14 삼성전자주식회사 반도체 발광 소자
CN103606601B (zh) * 2013-10-21 2016-08-24 溧阳市东大技术转移中心有限公司 一种台阶型发光二极管的制造方法
JP6197799B2 (ja) * 2015-01-09 2017-09-20 信越半導体株式会社 発光素子及び発光素子の製造方法
US10461221B2 (en) 2016-01-18 2019-10-29 Sensor Electronic Technology, Inc. Semiconductor device with improved light propagation
KR20200095210A (ko) * 2019-01-31 2020-08-10 엘지전자 주식회사 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치
CN113036017B (zh) * 2019-08-29 2022-08-30 天津三安光电有限公司 倒装发光元件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970430A (en) 1988-03-31 1990-11-13 Ise Electronics Corporation Fluorescent display apparatus
US6692979B2 (en) 2001-08-13 2004-02-17 Optoic Technology, Inc. Methods of fabricating optoelectronic IC modules
TW523939B (en) * 2001-11-07 2003-03-11 Nat Univ Chung Hsing High-efficient light emitting diode and its manufacturing method
US6784462B2 (en) * 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
JP3872398B2 (ja) 2002-08-07 2007-01-24 信越半導体株式会社 発光素子の製造方法及び発光素子
JP4393306B2 (ja) 2003-10-30 2010-01-06 シャープ株式会社 半導体発光素子およびその製造方法並びに半導体装置
TWM261838U (en) * 2004-09-16 2005-04-11 Super Nova Optoelectronics Cor Structure for GaN based LED with high light extraction efficiency
US7256483B2 (en) 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
US7563625B2 (en) 2005-01-11 2009-07-21 SemiLEDs Optoelectronics Co., Ltd. Method of making light-emitting diodes (LEDs) with improved light extraction by roughening
US20060237735A1 (en) 2005-04-22 2006-10-26 Jean-Yves Naulin High-efficiency light extraction structures and methods for solid-state lighting
US20070004066A1 (en) * 2005-07-01 2007-01-04 Dong-Sing Wuu Method for manufacturing a light emitting device and a light emitting device manufactured therefrom
US20070082418A1 (en) * 2005-10-11 2007-04-12 National Chung-Hsing University Method for manufacturing a light emitting device and light emitting device made therefrom
US20070272930A1 (en) 2006-05-26 2007-11-29 Huan-Che Tseng Light-emitting diode package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101246735B1 (ko) * 2010-07-19 2013-03-25 한국광기술원 모스-아이 구조를 이용한 고효율 반도체소자 및 그 제조방법
US9601663B2 (en) 2010-09-02 2017-03-21 Osram Opto Semiconductors Gmbh Light-emitting diode chip

Also Published As

Publication number Publication date
US8895332B2 (en) 2014-11-25
KR101501307B1 (ko) 2015-03-10
US20100136728A1 (en) 2010-06-03
WO2009039212A1 (en) 2009-03-26

Similar Documents

Publication Publication Date Title
KR20100077152A (ko) Ｌｅｄ 칩 및 그 제조 방법
US20090127575A1 (en) Light-Emitting Diode Chip With High Light Extraction And Method For Manufacturing The Same
KR100631981B1 (ko) 수직구조 ３족 질화물 발광 소자 및 그 제조 방법
KR101287365B1 (ko) 반사 전극용으로 완만한 표면을 갖는 발광다이오드
TWI419355B (zh) 高光取出率的發光二極體晶片及其製造方法
US20070114545A1 (en) Vertical gallium-nitride based light emitting diode
GB2542542A (en) Vertical LED chip structure and manufacturing method therefor
JP2008091862A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP5377725B1 (ja) 半導体発光素子
TW201108465A (en) Contact for a semiconductor light emitting device
TW201521226A (zh) 發光裝置
JP2011171514A (ja) 半導体発光装置
JP2013251496A (ja) 発光素子及びその製造方法
JP2022516669A (ja) 垂直構造の青光発光ダイオード及びその製造方法
JP2015061010A (ja) Ｉｉｉ族窒化物半導体発光素子とその製造方法と実装体の製造方法
TWI569471B (zh) 半導體發光結構及其製造方法
KR101805301B1 (ko) 광추출효율 향상을 위한 p-형 오믹 접합 전극 패턴을 구비한 자외선 발광 다이오드 소자
KR20140116574A (ko) 발광소자 및 이의 제조방법
JP5865870B2 (ja) 半導体発光素子
KR100832301B1 (ko) 동종기판에 표면요철을 구비한 반도체 발광소자 및 그제조방법
WO2009039233A1 (en) Light-emitting chip device with high thermal conductivity
CN114373834A (zh) 一种MicroLED芯片及其制造方法
TWI441356B (zh) 半導體發光裝置與其製造方法
TW200828627A (en) Light-emitting diode and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee