JP2011171514A - 半導体発光装置 - Google Patents
半導体発光装置 Download PDFInfo
- Publication number
- JP2011171514A JP2011171514A JP2010033940A JP2010033940A JP2011171514A JP 2011171514 A JP2011171514 A JP 2011171514A JP 2010033940 A JP2010033940 A JP 2010033940A JP 2010033940 A JP2010033940 A JP 2010033940A JP 2011171514 A JP2011171514 A JP 2011171514A
- Authority
- JP
- Japan
- Prior art keywords
- surface side
- semiconductor film
- electrode
- semiconductor
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 227
- 238000000605 extraction Methods 0.000 claims abstract description 117
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000010521 absorption reaction Methods 0.000 abstract description 20
- 230000001902 propagating effect Effects 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 184
- 239000010410 layer Substances 0.000 description 128
- 238000005253 cladding Methods 0.000 description 37
- 238000000034 method Methods 0.000 description 26
- 238000009792 diffusion process Methods 0.000 description 20
- 239000000463 material Substances 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 229910004298 SiO 2 Inorganic materials 0.000 description 15
- 239000004038 photonic crystal Substances 0.000 description 14
- 230000000694 effects Effects 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 7
- 238000007740 vapor deposition Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 239000000969 carrier Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 230000005496 eutectics Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000002994 raw material Substances 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000002401 inhibitory effect Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000002195 synergetic effect Effects 0.000 description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 238000001579 optical reflectometry Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
【課題】半導体膜内部における電流拡散を阻害することなく半導体膜内部を伝搬する光の自己吸収を抑制することができる半導体発光装置を提供する。
【解決手段】半導体発光装置は、支持基板３０と、支持基板上に設けられた発光層１２を含む半導体膜１０と、半導体膜の光取り出し面側の表面に設けられた表面電極と、支持基板と半導体膜との間に設けられて半導体膜との界面において反射面を形成する反射膜２０と、を含んでいる。反射膜は、半導体膜にオーミック接触して、表面電極との間で半導体膜の内部に電流経路を形成する反射電極２１を含んでいる。
【選択図】図２
【解決手段】半導体発光装置は、支持基板３０と、支持基板上に設けられた発光層１２を含む半導体膜１０と、半導体膜の光取り出し面側の表面に設けられた表面電極と、支持基板と半導体膜との間に設けられて半導体膜との界面において反射面を形成する反射膜２０と、を含んでいる。反射膜は、半導体膜にオーミック接触して、表面電極との間で半導体膜の内部に電流経路を形成する反射電極２１を含んでいる。
【選択図】図２
Description
本発明は、ＬＥＤ（発光ダイオード）等の半導体発光装置に関し、特に光取り出し効率向上のための技術に関する。
ＡｌＧａＩｎＰ系材料で構成されるＬＥＤは、結晶成長に使用されるＧａＡｓ基板のバンドギャップよりも発光層のバンドギャップの方が大きい。そのため、発光層から放射された光のうち、光取り出し面側に向かう光の一部は取り出すことができるが、ＧａＡｓ基板側に向かう光はＧａＡｓ基板に吸収される。
特許文献１には、ＧａＡｓ基板上にＡｌＧａＩｎＰ系材料からなる半導体膜を形成した後、反射率の高い金属からなる反射膜を介して半導体膜を支持基板に貼り付け、その後、ＧａＡｓ成長用基板を除去することにより製造されるＬＥＤが開示されている。かかる構成のＬＥＤによれば、光取り出し面と反対側に向かう光は、反射膜で反射され、ＧａＡｓ基板によって吸収されないためＬＥＤの光取り出し効率は向上する。
しかしながら、半導体膜と空気又は樹脂等の周囲媒体との界面に対して臨界角以上の角度で入射する光は、全反射され外部に取り出すことはできない。外部に取り出すことができなかった光は、半導体膜内部で反射を繰り返す（多重反射）。半導体膜の内部を伝搬する光の強度は、伝搬距離（光路長）に対して指数関数的に減少する。すなわち、半導体膜の内部で多重反射する光は、半導体膜に吸収されて（自己吸収）、外部に取り出すことが困難となる。例えば、ＡｌＧａＩｎＰ系半導体膜の屈折率は３．３であり、これを屈折率１．５の樹脂で封止した場合、臨界角は２７°、半導体膜と樹脂との界面における反射率は１５％程度となり、外部へ取り出すことができる光は４．５％程度に制限される。
特許文献２には、半導体膜の光取り出し面に凹凸を形成した半導体発光素子が開示されている。かかる構成によれば、光取り出し面に向かう光は凹凸部で散乱、回折され、光取り出し面と周囲媒体との界面で全反射される光の量を減じることができ、光取り出し効率を向上させることが可能となる。また、特許文献２には、半導体膜の厚さが薄くならないように凹凸を形成することが記載されている。これは、半導体膜の厚さが薄くなると直列抵抗が大きくなると共に電流の広がりが不十分となるためである。すなわち、半導体膜内部における電流拡散が不十分であると、電流密度の高い領域が生じることになる。半導体膜内部において電流密度が一定以上高くなると、発光層に注入されたキャリアがオーバフローし、発光に寄与できるキャリアが減少するため発光効率が低下する。従って、半導体膜の厚さをある程度確保することにより、半導体膜内に電流を広く拡散させる必要がある。
光取り出し面側に凹凸を形成することにより光を外部に取り出しやすくなるが、半導体膜内部で多重反射する光は、依然として存在する。上記したように、半導体膜内部における電流拡散を促進させるためには半導体膜の厚さを確保する必要があるが、半導体膜の厚さが厚くなる程、半導体膜内部において多重反射する光の伝搬距離（光路長）が長くなり、自己吸収が起こり易くなるため、光取り出し効率が低下する。すなわち、半導体膜内部における電流拡散を阻害することなく半導体膜内部を伝搬する光の自己吸収を抑制することは困難であった。
本発明は、かかる点に鑑みてなされたものであり、半導体膜内部における電流拡散を阻害することなく半導体膜内部を伝搬する光の自己吸収を抑制することができる半導体発光装置を提供することを目的とする。
本発明の半導体発光装置は、支持基板と、前記支持基板上に設けられた発光層を含む半導体膜と、前記半導体膜の光取り出し面側の表面に設けられた表面電極と、前記支持基板と前記半導体膜との間に設けられて反射面を形成する反射膜と、を含む半導体発光装置であって、前記反射膜は、前記半導体膜にオーミック接触して、前記表面電極との間で前記半導体膜の内部に電流経路を形成する反射電極を含み、前記反射電極は、前記半導体膜の厚さ方向において前記表面電極と重ならない位置において前記半導体膜と接触し、前記半導体膜は、少なくとも前記反射面側の表面において、前記表面電極の直下を含む領域に設けられ前記光取り出し面側に凹んでいる反射面側凹部と、前記半導体膜が前記反射電極と接している部分を含む領域に設けられ前記反射膜を介して前記支持基板と接合している反射面側凸部を有し、前記反射膜は、前記反射面側凹部および前記反射面側凸部の表面を覆っていることを特徴としている。
本発明に係る半導体発光装置によれば、半導体膜内部における電流拡散を阻害することなく半導体膜内部を伝搬する光の自己吸収を抑制することが可能となり、光取り出し効率の向上を図ることができる。
以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。
図１は、本発明の実施例に係る半導体発光装置１の構成を示す平面図、図２は、図１における２−２線に沿った断面図である。
半導体発光装置１は、半導体膜１０と支持基板３０とを反射膜２０を介して接合するいわゆる貼り合わせ構造を有する。半導体膜１０は、光取り出し面側から順にｎ型クラッド層１１、発光層１２、ｐ型クラッド層１３、ｐ型コンタクト層１４が積層されて構成されている。半導体膜１０の全体の厚さは、例えば６μｍ、主面の外形は例えば一辺３００μｍの正方形である。ｎ型クラッド層１１は、例えば（Al0.7Ga0.3）0.5In0.5Pからなり、層厚は３μｍである。発光層１２は、例えば多重量子井戸構造を有し、（Al0.1Ga0.9）0.5In0.5Pからなる層厚２０ｎｍ程度の井戸層と（Al0.56Ga0.44）0.5In0.5Pからなる層厚１０ｎｍ程度のバリア層とが交互に１５回繰り返して積層されて構成される。ｐ型クラッド層１３は、例えば（Al0.7Ga0.3）0.5In0.5Pからなり、層厚は１μｍである。ｐ型コンタクト層１４は、例えばGa0.9In0.1Pからなり、層厚は１．５μｍである。尚、半導体膜１０は、AlGaInP系材料に限定されるものではなく、他の材料を用いることができる。
半導体膜１０は、光取り出し面側およびこれと対向する反射面側の両表面領域を部分的に除去することにより形成された凹部６０ａ、６０ｂおよび凸部６１ａ、６１ｂを有しており、いわゆるテラス構造を構成している。光取り出し面側の凹部６０ａは、反射面側に凹んだ部分であり底面が平坦となっている。反射面側の凹部６０ｂは、光取り出し面側に凹んだ部分であり底面が平坦となっている。凹部６０ａ、６０ｂは、いずれも発光層１２に達しないように形成されている。
凹部６０ｂおよび凸部６１ｂが形成されたｐ型コンタクト層１４の表面を覆うように反射膜２０が設けられている。反射膜２０は、例えばＳｉＯ２などからなる誘電体膜２２とＡｕＺｎなどからなる反射電極２１により構成される。反射電極２１は、誘電体膜２２の開口部において半導体膜１０と接触し、ｐ型コンタクト層１３との間でオーミック性接触を形成している。誘電体膜２２および反射電極２１からなる反射膜２０は、少なくとも半導体膜１０との界面において発光層１２から放射された光を光取り出し面側に向けて反射する反射面を形成する。誘電体膜２２は、ｐ型コンタクト層１４との界面近傍において反射電極２１を線状のライン電極２１ａと島状のドット電極２１ｂに隔てている。ライン電極２１ａとドット電極２１ｂは、誘電体膜２２の下部で繋がっており電気的に接続されている。このように、反射電極２１をライン電極２１ａとドット電極２１ｂで構成することにより、電流集中を防止して半導体膜１０内部における電流密度の均一化を図ることが可能となる。反射電極２１は、半導体膜１０とオーミック接触を形成する、ライン電極２１ａとドット電極２１ｂが、反射面側の凸部６１ｂ表面に位置するように形成される。ライン電極２１ａとドット電極２１ｂは、反射面側の凹部６０ｂには形成されていない。また、ライン電極２１ａとドット電極２１ｂは、光取り出し面側のオーミック電極４３と半導体膜の厚さ方向において重ならない位置に設けられている。つまり、反射電極２１は、半導体膜１０の厚さ方向において表面電極（オーミック電極４３）と重ならない位置において半導体膜１０と接触しており、所謂カウンタ電極を構成している。尚、誘電体膜２２の材料としては、ＳｉＯ２以外にもＳｉ３Ｎ４やＡｌ２Ｏ３等の他の透明な誘電体材料を用いることができる。また、反射電極２１の材料は、ＡｕＺｎに限定されず、ｐ型コンタクト層１４との間でオーミック性接触を形成することができ、高い光反射性を有する他の材料を用いることが好ましい。
本実施例においては、反射電極２１をＡｕＺｎ、誘電体膜２２をＳｉＯ２で構成することで（被覆率約８５％）、反射面側での反射率を約９４％としている。反射面側の反射率は高い程好ましく、光取り出し面側に光取り出し構造を設ける場合には、正反射率を高くすることが好ましい。光取り出し構造を設けない場合には、拡散反射率を高くすることが好ましい。
反射膜２０上にはバリアメタル層２６および接合層２７が設けられる。バリアメタル層２６は、例えばＴａ、Ｔｉ、Ｗ等の高融点金属もしくはこれらの窒化物を含む単層又は２以上の層により構成することができる。バリアメタル層２６は、反射電極２１に含まれるＺｎが外方拡散するのを防止するとともに、接合層３３に含まれる共晶接合材（例えばＡｕＳｎ）が反射電極２１内に拡散するのを防止する。接合層２７は、例えばＮｉとＡｕの積層膜からなり、接合層３３に含まれる共晶接合材に対する濡れ性を向上させる機能を有する。これにより、支持基板３０と半導体膜１０との接合を良好に行うことができる。
光取り出し面となるｎ型クラッド層１１の表面には、表面電極を構成するショットキー電極４１およびオーミック電極４３が形成されている。ショットキー電極４１は、ボンディングパッドを構成しており、ｎ型クラッド層１１との間でショットキー接触を形成し得る材料、例えばＴａ、Ｔｉ、Ｗ又はこれらの合金から構成することができる。また、金属材料のみならず、ＳｉＯ２などの絶縁誘電体から構成することができる。ショットキー電極４１の最表面には、ワイヤボンディング性および導電性を向上させるためにAu層が形成されていてもよい。ショットキー電極４１は、テラス構造を有する半導体膜１０の光取り出し面側の凹部６０ａが形成された領域の表面（凹部６０ａの底面）に形成されている。オーミック電極４３は、ｎ型クラッド層１１との間でオーミック性接触を形成し得る材料、例えばＡｕＧｅＮｉ、ＡｕＳｎ、ＡｕＳｎＮｉ等からなり、半導体膜１０の光取り出し面側の凸部６１ａの表面に形成されている。ショットキー電極４１とオーミック電極４３は、両電極間を繋ぐ接続配線４２により電気的に接続される。接続配線４２は、ショットキー電極４１と同一の材料からなり、ｎ型クラッド層１１との間でショットキー接触を形成する。ショットキー電極４１は、ｎ型クラッド層１１に対してショットキー接触を形成しているため、ショットキー電極４１直下の半導体膜１０には電流が流れないようになっている。また、反射面側の反射電極２１と光取り出し面側のオーミック電極４３は、半導体膜１０の厚さ方向において重ならない位置に形成されている。光取り出し面側の凹部６０ａは、反射電極２１の上方に形成され、反射面側の凹部６０ｂを形成する、反射面側の窪みは、オーミック電極４３の下方に形成されている。すなわち、電流は、光取り出し面側のオーミック電極４１と反射面側の反射電極２１との間を流れることになる。図２において、半導体膜１０内に流れる電流経路が矢印で表示されている。
支持基板３０は、例えばｐ型不純物を高濃度で添加することにより導電性が付与されたＳｉ基板である。支持基板３０の両面には、例えばＰｔからなるオーミック金属層３１および３２が形成され、接合層３３を介して反射膜２０に接合される。接合層３３は、例えば支持基板３０に近い側からＴｉ、Ｎｉ、ＡｕＳｎを順次形成した積層構造を有している。尚、支持基板３０の材料としては、Ｓｉ以外にもＧｅ、Ａｌ、Ｃｕ等の他の導電性材料を用いることができる。
図１において、光取り出し面側の表面電極を構成するショットキー電極４１およびオーミック電極４３と、反射面側の反射電極２１を構成するライン電極２１ａおよびドット電極２１ｂは、同一平面上に示されている。光取り出し面側のオーミック電極４３を構成する８つの電極片を挟んだ両側に当該電極片に沿うように反射面側のライン電極２１ａおよびドット電極２１ｂが配置される。換言すれば、反射面側のライン電極２１ａは、光取り出し面側のオーミック電極４３を構成する電極片を囲むように形成され、各電極片は、反射面側のライン電極２１ａによって囲まれた領域の中央に配置されている。光取り出し面側のオーミック電極４３と、反射面側のライン電極２１ａおよびドット電極２１ｂは、半導体膜１０の厚み方向において互いに重ならないように配置され、いわゆるカウンタ電極を構成している。カウンタ電極を構成とすることで、光取り出し面側のオーミック電極４３の面積を小さくしても、半導体層１０内に広く電流を拡散させることが可能となる。従って、光取り出し面における電極の被覆率を低減することができ、光取り出し効率を向上させることが可能となる。また、カウンタ電極を構成することにより、後述する電流経路との関係から光取り出し面側の凹部６０ａおよび反射面側の凹部６０ｂの面積を大きくすることが可能となる。
図３（ａ）は、半導体膜１０の光取り出し面側の表面に形成された凹部６０ａ、凸部６１ａ、オーミック電極４３、ショットキー電極４１および接続配線４２の構成を示した図である。図３（ｂ）は、半導体膜１０の反射面側の表面に形成された凹部６０ｂ、凸部６１ｂおよび反射電極２１の構成を示した図である。本実施例においては、光取り出し面側の凹部６０ａと反射面側の凸部６１ｂの輪郭は、同一形状をなしており、半導体膜１０の厚さ方向においてこれらの輪郭が重なっている。同様に、光取り出し面側の凸部６１ａと反射面側の凹部６０ｂの輪郭は、同一形状をなしており、半導体膜１０の厚さ方向においてこれらの輪郭が重なっている。
（テラス構造と電流経路の関係）
上記したように、半導体膜１０は、光取り出し面側およびこれと対向する反射面側の両表面領域を部分的に除去することにより形成された凹部６０ａ、６０ｂおよび凸部６１ａ、６１ｂを有している。すなわち、半導体膜１０の除去部分が凹部６０ａ、６０ｂに相当し、除去部分以外の部分が凸部６１ａ、６１ｂに相当する。
上記したように、半導体膜１０は、光取り出し面側およびこれと対向する反射面側の両表面領域を部分的に除去することにより形成された凹部６０ａ、６０ｂおよび凸部６１ａ、６１ｂを有している。すなわち、半導体膜１０の除去部分が凹部６０ａ、６０ｂに相当し、除去部分以外の部分が凸部６１ａ、６１ｂに相当する。
ライン電極２１ａおよびドット電極２１ｂからなる反射電極２１は、光取り出し面側のオーミック電極４３を挟んで両側に配置されており、電流は、図４（ａ）に示すように、半導体膜１０内部を光取り出し面側のオーミック電極４３から反射電極２１に向けて左右に広がるように流れる。このようなカウンタ電極を構成することにより、半導体膜１０の光取り出し面側と反射面側の両表面領域に電流経路から外れる領域、すなわち電流拡散に寄与しない領域（図４（ａ）においてハッチングで示されている）が生じる。尚、図４（ａ）においては、説明のためにテラス構造を有しない半導体膜１０が示されている。図４（ｂ）に示すように、本実施例に係る半導体発光装置１においては、図４（ａ）において示された半導体膜１０の電流拡散に寄与しない部分を除去することにより光取り出し面側の凹部６０ａおよび反射面側の凹部６０ｂを形成している。すなわち、凹部６０ａ、６０ｂは、光取り出し面側のオーミック電極４３と反射電極２１との間に形成される電流経路と交差しない位置に設けられている。半導体膜１０を除去した部分においては、反射面と光取り出し面との間の距離（光路長）が短くなる。従って、半導体膜１０の内部で多重反射する光の自己吸収を抑制することが可能となり、光取り出し効率を改善することが可能となる。半導体膜１０を除去した部分は、電流経路から外れているため、半導体膜１０内部における電流拡散は阻害されることはない。このように、半導体膜１０の電流拡散に寄与しない部分を除去することにより半導体膜１０を部分的に薄膜化すれば、電流拡散を阻害することなく半導体膜１０内部を伝搬する光の自己吸収を抑制することが可能となる。
（光取り出し面側のテラス構造の構成）
半導体膜１０の光取り出し面側の凸部６１ａの表面に光取り出し面側オーミック電極４３が形成される。光取り出し面側の凹部６０ａは、反射電極２１と半導体膜１０との接触部の直上を含む領域に設けられている。半導体膜１０の光取り出し面側の表面において凹部６０ａが占める割合（面積比）は、１５％以上であることが好ましい。凹部６０ａの面積が小さくなり過ぎると光取り出し効率改善の効果が小さくなる。一方、凹部６０ａの面積が大きくなりすぎると、凹部６０ｂが電流経路を遮断して電流拡散が阻害される。図５に示すように、光取り出し面側オーミック電極４３から凹部６０ａの端部までの距離Ｗｕは、光取り出し面側のオーミック電極４３から反射面側の反射電極２１までの水平距離Ｌの３０〜７０％、好ましくは４０〜６０％とされる。尚、水平距離とは、光取り出し面側のオーミック電極４３と反射面側の反射電極２１を半導体膜１０の主面と平行な同一平面に投影した場合における距離をいう。光取り出し面側の凹部６０ａの深さＨｕは、半導体膜１０の全体の厚さＤの１５％以上且つｎ型クラッド層１１の厚さｄｎの２５〜７５％であることが好ましい。尚、半導体膜１０がｎ型クラッド層１１以外にｎ型の導電型を有する層を含んでいる場合には、ｄｎは、ｎ型の導電型を有する全ての層の厚さの合計を意味する。尚、凹部６０ａの形成領域は、電流拡散に寄与しない領域であるが、発光層１２に至る深さまでｎ型クラッド層１１を除去すると、除去部分において発光層１２にキャリアが注入されなくなり、非発光領域が生じることになるため、ｎ型クラッド層１１を完全に除去しないことが好ましい。
半導体膜１０の光取り出し面側の凸部６１ａの表面に光取り出し面側オーミック電極４３が形成される。光取り出し面側の凹部６０ａは、反射電極２１と半導体膜１０との接触部の直上を含む領域に設けられている。半導体膜１０の光取り出し面側の表面において凹部６０ａが占める割合（面積比）は、１５％以上であることが好ましい。凹部６０ａの面積が小さくなり過ぎると光取り出し効率改善の効果が小さくなる。一方、凹部６０ａの面積が大きくなりすぎると、凹部６０ｂが電流経路を遮断して電流拡散が阻害される。図５に示すように、光取り出し面側オーミック電極４３から凹部６０ａの端部までの距離Ｗｕは、光取り出し面側のオーミック電極４３から反射面側の反射電極２１までの水平距離Ｌの３０〜７０％、好ましくは４０〜６０％とされる。尚、水平距離とは、光取り出し面側のオーミック電極４３と反射面側の反射電極２１を半導体膜１０の主面と平行な同一平面に投影した場合における距離をいう。光取り出し面側の凹部６０ａの深さＨｕは、半導体膜１０の全体の厚さＤの１５％以上且つｎ型クラッド層１１の厚さｄｎの２５〜７５％であることが好ましい。尚、半導体膜１０がｎ型クラッド層１１以外にｎ型の導電型を有する層を含んでいる場合には、ｄｎは、ｎ型の導電型を有する全ての層の厚さの合計を意味する。尚、凹部６０ａの形成領域は、電流拡散に寄与しない領域であるが、発光層１２に至る深さまでｎ型クラッド層１１を除去すると、除去部分において発光層１２にキャリアが注入されなくなり、非発光領域が生じることになるため、ｎ型クラッド層１１を完全に除去しないことが好ましい。
（反射面側のテラス構造の構成）
半導体膜１０の反射面側の凸部６１ｂの表面に反射電極２１が形成される。凸部６１ｂは、反射膜２０を介して支持基板３０に接合される。反射面側の凹部６０ｂは、光取り出し面側オーミック電極４３の直下を含む領域に形成される。反射面側の凹部６０ｂの底面は、空隙７０を介して支持基板３０から離間している。
半導体膜１０の反射面側の凸部６１ｂの表面に反射電極２１が形成される。凸部６１ｂは、反射膜２０を介して支持基板３０に接合される。反射面側の凹部６０ｂは、光取り出し面側オーミック電極４３の直下を含む領域に形成される。反射面側の凹部６０ｂの底面は、空隙７０を介して支持基板３０から離間している。
光取り出し面側のショットキー電極４１は、反射面側の凸部６１ｂの上方に設けられており、反射面側の凹部６０ｂは、ショットキー電極４１の直下に位置しないように形成されている。ショットキー電極４１は、ボンディングパッドを構成しており、ボンディングパッドの直下に反射面側の凹部６０ｂが存在していると、ボンディングツールの押圧によって半導体膜１０にダメージを与えるおそれがあるためである。
半導体膜１０の反射面側の表面において凹部６０ａが占める割合（面積比）は１５％以上５０％以下であることが好ましい。反射面側の凹部６０ｂの面積が小さくなり過ぎると発光効率改善の効果が小さくなる。一方、凹部６０ｂの面積が大きくなりすぎると電流拡散が阻害されるだけでなく、半導体膜１０の機械的強度が低下し、信頼性に問題が生じる。図５に示すように、反射電極２１から凹部６０ｂの端部までの距離Ｗｌは、光取り出し面側のオーミック電極４３から反射面側の反射電極２１までの水平距離Ｌの３０〜７０％、好ましくは４０〜６０％とされる。反射面側の凹部６０ｂの深さＨｌは、半導体膜１０の全体の厚さＤの１５％以上且つｐ型コンタクト層１４およびｐ型クラッド層１３を合わせた層厚ｄｐの２５〜７５％であることが好ましい。尚、半導体膜１０がｐ型コンタクト層１４およびｐ型クラッド層１３以外にｐ型の導電型を有する層を含んでいる場合には、ｄｐは、ｐ型の導電型を有する全ての層の厚さの合計を意味する。尚、凹部６０ｂの形成領域は、電流拡散に寄与しない領域であるが、発光層１２に至る深さまでｐ型コンタクト層１４およびｐ型クラッド層１３を除去すると、除去部分において発光層１２にキャリアが注入されなくなり、非発光領域が生じることになるため、ｐ型クラッド層１３を完全に除去しないことが好ましい。
尚、上記の実施例では、光取り出し面側の凹部６０ａの輪郭と反射面側の凸部６１ｂの輪郭、光取り出し面側の凸部６１ａの輪郭と反射面側の凹部６０ｂの輪郭が半導体膜１０の厚さ方向において重なっている（凹部６０ａと凹部６０ｂ、凸部６１ａと凸部６１ｂは重なっていない）構成としたが、これに限定されない。すなわち、光取り出し面側の凹部６０ａと反射面側の凹部６０ｂ、光取り出し面側の凸部６１ａと反射面側の凸部６１ｂが半導体膜１０の厚さ方向において重なっていても、重なっていなくてもよい。また、上記の実施例では、半導体膜１０の光取り出し面側と反射面側の両面をテラス構造としたが、少なくとも反射面側にテラス構造を設ければよい。いずれの側に凹部を形成しても自己吸収の抑制効果は生じるが、発光層から放射された光のうち反射面側で反射されて光取り出し面から出射される光においては、反射面側に形成されたテラス構造によってもたらされる光路長短縮効果に伴う自己吸収の抑制効果が極めて大きいためである。図６は、半導体膜１０の反射面側のみをテラス構造とした半導体発光装置１の断面図である。半導体膜１０のいずれか一方の面をテラス構造とすることによっても電流拡散を阻害することなく半導体膜内部を伝搬する光の自己吸収を抑制することが可能である。また、上記の実施例では半導体膜１０のｐ側を反射面、ｎ側を光取り出し面としたが、ｎ側を反射面、ｐ側を光取り出し面としてもよい。
（光取り出し構造の付加）
図７に示すように、本実施例に係る半導体発光装置１において、半導体膜１０の光取り出し面側の表面に光取り出し構造８０を付加することにより、更なる光取り出し効率の向上を図ることが可能となる。具体的には、半導体膜の表面を粗面化したり、半導体膜の表面に複数の突起または孔からなるフォトニック結晶を形成する。半導体膜１０をテラス構造とすることにより、半導体膜１０内部を伝搬する光の自己吸収を抑制することが可能となる。しかしながら、半導体膜１０をテラス構造とするだけでは光の多重反射自体を効果的に防止することができない。半導体膜１０の光取り出し面に微細な凹凸を形成することにより半導体膜１０と周囲媒体との界面で全反射される光の量を減少させることができる。すなわち、テラス構造と光取り出し構造を組み合わせることにより、自己吸収の抑制効果と多重反射の抑制効果の相乗的な作用により、高い光出力を維持した状態で外部に光を取り出すことが可能となる。かかる構成によれば、光取り出し構造のみを有する従来構造の半導体発光装置と比較して更なる光取り出し効率の向上を図ることが可能となる。
図７に示すように、本実施例に係る半導体発光装置１において、半導体膜１０の光取り出し面側の表面に光取り出し構造８０を付加することにより、更なる光取り出し効率の向上を図ることが可能となる。具体的には、半導体膜の表面を粗面化したり、半導体膜の表面に複数の突起または孔からなるフォトニック結晶を形成する。半導体膜１０をテラス構造とすることにより、半導体膜１０内部を伝搬する光の自己吸収を抑制することが可能となる。しかしながら、半導体膜１０をテラス構造とするだけでは光の多重反射自体を効果的に防止することができない。半導体膜１０の光取り出し面に微細な凹凸を形成することにより半導体膜１０と周囲媒体との界面で全反射される光の量を減少させることができる。すなわち、テラス構造と光取り出し構造を組み合わせることにより、自己吸収の抑制効果と多重反射の抑制効果の相乗的な作用により、高い光出力を維持した状態で外部に光を取り出すことが可能となる。かかる構成によれば、光取り出し構造のみを有する従来構造の半導体発光装置と比較して更なる光取り出し効率の向上を図ることが可能となる。
次に、本発明の実施例に係る半導体発光装置１の製造方法について説明する。以下の説明では、半導体膜の両面がテラス構造となっており、光取り出し面側の表面に光取り出し構造を有する半導体発光装置の製造方法を示す。
（半導体膜形成工程）
半導体膜１０は、有機金属気相成長法（ＭＯＣＶＤ法）により形成した。半導体膜１０の結晶成長に使用する成長用基板５０として（１００）面から[０１１]方向に１５°傾斜させた厚さ３００μｍのｎ型ＧａＡｓ基板を使用した。成長用基板５０上に（Al0.7Ga0.3）0.5In0.5Pからなる厚さ３μｍのｎ型クラッド層１１を形成した。ｎ型クラッド層１１上に発光層１２を形成した。発光層１２は、（Al0.1Ga0.9）0.5In0.5Pからなる厚さ２０ｎｍの井戸層と（Al0.56Ga0.44）0.5In0.5Pからなる厚さ１０ｎｍのバリア層とを交互に１５回繰り返して積層した多重量子井戸構造とした。尚、井戸層のＡｌ組成は発光波長に合わせて０≦ｚ≦０．４の範囲で調整することができる。発光層１２上に（Al0.7Ga0.3）0.5In0.5Pからなる厚さ１μｍのｐ型クラッド層１３を形成した。尚、ｎ型クラッド層１１およびｐ型クラッド層１３のＡｌ組成ｚは、０．４≦ｚ≦１．０の範囲で調整することができる。ｐ型クラッド層１３上にGa0.9In0.1Pからなる厚さ１．５μｍのｐ型コンタクト層１４を形成した。ｐ型コンタクト層１４のIn組成は、発光層１２からの光を吸収しない範囲で調整することができる。これらの各層により厚さ６μｍの半導体膜１０が構成される（図８（ａ））。尚、V族原料としてホスフィン（ＰＨ３）を使用し、III族原料としてトリメチルガリウム（ＴＭＧａ）、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルインジウム（ＴＭＩ）の有機金属を使用した。また、ｎ型不純物であるＳｉの原料としてシラン（ＳｉＨ４）を使用し、ｐ型不純物であるＺｎの原料としてジメチルジンク（ＤＭＺｎ）を使用した。成長温度は７５０〜８５０℃であり、キャリアガスに水素を使用し、成長圧力は１０ｋＰａとした。
半導体膜１０は、有機金属気相成長法（ＭＯＣＶＤ法）により形成した。半導体膜１０の結晶成長に使用する成長用基板５０として（１００）面から[０１１]方向に１５°傾斜させた厚さ３００μｍのｎ型ＧａＡｓ基板を使用した。成長用基板５０上に（Al0.7Ga0.3）0.5In0.5Pからなる厚さ３μｍのｎ型クラッド層１１を形成した。ｎ型クラッド層１１上に発光層１２を形成した。発光層１２は、（Al0.1Ga0.9）0.5In0.5Pからなる厚さ２０ｎｍの井戸層と（Al0.56Ga0.44）0.5In0.5Pからなる厚さ１０ｎｍのバリア層とを交互に１５回繰り返して積層した多重量子井戸構造とした。尚、井戸層のＡｌ組成は発光波長に合わせて０≦ｚ≦０．４の範囲で調整することができる。発光層１２上に（Al0.7Ga0.3）0.5In0.5Pからなる厚さ１μｍのｐ型クラッド層１３を形成した。尚、ｎ型クラッド層１１およびｐ型クラッド層１３のＡｌ組成ｚは、０．４≦ｚ≦１．０の範囲で調整することができる。ｐ型クラッド層１３上にGa0.9In0.1Pからなる厚さ１．５μｍのｐ型コンタクト層１４を形成した。ｐ型コンタクト層１４のIn組成は、発光層１２からの光を吸収しない範囲で調整することができる。これらの各層により厚さ６μｍの半導体膜１０が構成される（図８（ａ））。尚、V族原料としてホスフィン（ＰＨ３）を使用し、III族原料としてトリメチルガリウム（ＴＭＧａ）、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルインジウム（ＴＭＩ）の有機金属を使用した。また、ｎ型不純物であるＳｉの原料としてシラン（ＳｉＨ４）を使用し、ｐ型不純物であるＺｎの原料としてジメチルジンク（ＤＭＺｎ）を使用した。成長温度は７５０〜８５０℃であり、キャリアガスに水素を使用し、成長圧力は１０ｋＰａとした。
（反射面側のテラス構造の形成工程）
反射面側であるｐ型コンタクト層１４を加工することにより半導体膜１０の反射面側にテラス構造を形成した。ｐ型コンタクト層１４の上にＳｉＯ２からなるマスクを形成し、マスク開口部において露出している部分のｐ型コンタクト層１４をドライエッチングにより除去して凹部６０ｂを形成した。凹部６０ｂの形成に伴って、凸部６１ｂが形成される。エッチング時間を制御することにより凹部６０ｂの深さを１．５μｍとした。これは、ｐ型コンタクト層１４とｐ型クラッド層１３とを含めたｐ型半導体層の厚さの６０％、半導体膜１０の全体の厚さの２５％に相当する。半導体膜１０の反射面側の表面において凹部６０ｂが占める割合（面積比）を３０％とした（図８（ｂ））。尚、凹部６０ｂの底面がｐ型クラッド層１３に及んでいても構わないが、発光層１２に至る深さまでエッチングしない。エッチング方法としてウェットエッチングを使用することも可能である。
反射面側であるｐ型コンタクト層１４を加工することにより半導体膜１０の反射面側にテラス構造を形成した。ｐ型コンタクト層１４の上にＳｉＯ２からなるマスクを形成し、マスク開口部において露出している部分のｐ型コンタクト層１４をドライエッチングにより除去して凹部６０ｂを形成した。凹部６０ｂの形成に伴って、凸部６１ｂが形成される。エッチング時間を制御することにより凹部６０ｂの深さを１．５μｍとした。これは、ｐ型コンタクト層１４とｐ型クラッド層１３とを含めたｐ型半導体層の厚さの６０％、半導体膜１０の全体の厚さの２５％に相当する。半導体膜１０の反射面側の表面において凹部６０ｂが占める割合（面積比）を３０％とした（図８（ｂ））。尚、凹部６０ｂの底面がｐ型クラッド層１３に及んでいても構わないが、発光層１２に至る深さまでエッチングしない。エッチング方法としてウェットエッチングを使用することも可能である。
（反射膜およびメタル層形成工程）
プラズマＣＶＤ法により凹部６０ｂおよび凸部６１ｂの表面を覆うようにｐ型コンタクト層１４上に誘電体膜２２を構成するＳｉＯ２膜を形成した。ＳｉＯ２膜の膜厚ｔは、真空中の発光波長をλ０、ＳｉＯ２膜の屈折率をｎ、任意の整数をｍとすると、ｔ＝ｍ・λ０／４ｎを満たすように設定する。ここで、λ０＝６２５ｎｍ、ｎ＝１．４５、ｍ＝３として、誘電体膜２２の膜厚ｔを３２０ｎｍとした。続いて、ＳｉＯ２膜上にレジストマスクを形成した後、バッファードフッ酸（ＢＨＦ）を用いたエッチングを行うことにより、ＳｉＯ２膜に反射電極に対応したパターニングを施した。ＳｉＯ２膜を除去した部分において開口部が形成され、この開口部においてｐ型コンタクト層１４が露出する。尚、ＳｉＯ２膜の成膜方法として熱ＣＶＤ法やスパッタ法を用いることもできる。また、ＳｉＯ２膜のエッチング方法としてドライエッチング法を用いることも可能である。誘電体膜２２の材料としては、ＳｉＯ２以外にもＳｉ３Ｎ４やＡｌ２Ｏ３等の他の透明な誘電体材料を用いることができる。
プラズマＣＶＤ法により凹部６０ｂおよび凸部６１ｂの表面を覆うようにｐ型コンタクト層１４上に誘電体膜２２を構成するＳｉＯ２膜を形成した。ＳｉＯ２膜の膜厚ｔは、真空中の発光波長をλ０、ＳｉＯ２膜の屈折率をｎ、任意の整数をｍとすると、ｔ＝ｍ・λ０／４ｎを満たすように設定する。ここで、λ０＝６２５ｎｍ、ｎ＝１．４５、ｍ＝３として、誘電体膜２２の膜厚ｔを３２０ｎｍとした。続いて、ＳｉＯ２膜上にレジストマスクを形成した後、バッファードフッ酸（ＢＨＦ）を用いたエッチングを行うことにより、ＳｉＯ２膜に反射電極に対応したパターニングを施した。ＳｉＯ２膜を除去した部分において開口部が形成され、この開口部においてｐ型コンタクト層１４が露出する。尚、ＳｉＯ２膜の成膜方法として熱ＣＶＤ法やスパッタ法を用いることもできる。また、ＳｉＯ２膜のエッチング方法としてドライエッチング法を用いることも可能である。誘電体膜２２の材料としては、ＳｉＯ２以外にもＳｉ３Ｎ４やＡｌ２Ｏ３等の他の透明な誘電体材料を用いることができる。
次に、ＥＢ蒸着法により誘電体膜２２上にＡｕＺｎからなる厚さ３００ｎｍの反射電極２１を形成した。反射電極２１は、先のエッチング処理によって誘電体膜２２に形成された開口部においてｐ型電流拡散１４と接触する。反射電極２１は、誘電体膜２２によってライン電極２１ａとドット電極２１ｂに隔てられる。誘電体膜２２および反射電極２１により反射膜２０が構成される。
次に、反射膜２０上にスパッタ法によりＴａＮ（１００ｎｍ）、ＴｉＷ（１００ｎｍ）、ＴａＮ（１００ｎｍ）を順次堆積させ、バリアメタル層２６を形成した。尚、バリアメタル層２６は、Ｔａ、Ｔｉ、Ｗ等の他の高融点金属もしくはこれらの窒化物を含む単層又は２以上の層により構成されていてもよい。また、バリアメタル層２６の形成には、スパッタ法以外にＥＢ蒸着法を用いることが可能である。その後、約５００℃の窒素雰囲気下で熱処理を行った。これにより、反射電極２１とｐ型コンタクト層１４との間で良好なオーミック性接触が形成される。
次に、ＥＢ蒸着法によりバリアメタル層２６上にＮｉ（３００ｎｍ）、Ａｕ（３０ｎｍ）を順次形成し、接合層２７を形成した。尚、接合層２７の形成には、抵抗加熱蒸着法やスパッタ法を用いることが可能である（図８（ｃ））。
（支持基板接合工程）
半導体膜１０を支持するための支持基板３０としてｐ型不純物を添加することにより導電性が付与されたＳｉ基板を用いた。ＥＢ蒸着法により、支持基板３０の両面にＰｔからなる厚さ２００ｎｍのオーミック金属層３１、３２を形成した。続いて、スパッタ法によりオーミック金属層３２上にＴｉ（１５０ｎｍ）、Ｎｉ（１００ｎｍ）、ＡｕＳｎ（６００ｎｍ）を順次堆積して接合層３３を形成した。ＡｕＳｎ層は、共晶接合材として使用され、組成はＡｕが７０〜８０ｗｔ％、Ｓｎが２０〜３０ｗｔ％であることが望ましい。Ｎｉ層は、共晶接合材に対する濡れ性を向上させる機能を有する。Ｎｉの代替としてＮｉＶやＰｔを使用することも可能である。Ｔｉ層は、Ｎｉとオーミック金属層３２との密着性を向上させる機能を有する。尚、オーミック金属層３１、３２は、Ｐｔに限らずＳｉ基板との間でオーミック性接触を形成し得る他の材料、例えばＡｕ、Ｎｉ、Ｔｉなどを用いることができる。また、支持基板３０は、導電性および高熱伝導性を備えた他の材料、例えばＧｅ、Ａｌ、Ｃｕなどで構成されていてもよい。
半導体膜１０を支持するための支持基板３０としてｐ型不純物を添加することにより導電性が付与されたＳｉ基板を用いた。ＥＢ蒸着法により、支持基板３０の両面にＰｔからなる厚さ２００ｎｍのオーミック金属層３１、３２を形成した。続いて、スパッタ法によりオーミック金属層３２上にＴｉ（１５０ｎｍ）、Ｎｉ（１００ｎｍ）、ＡｕＳｎ（６００ｎｍ）を順次堆積して接合層３３を形成した。ＡｕＳｎ層は、共晶接合材として使用され、組成はＡｕが７０〜８０ｗｔ％、Ｓｎが２０〜３０ｗｔ％であることが望ましい。Ｎｉ層は、共晶接合材に対する濡れ性を向上させる機能を有する。Ｎｉの代替としてＮｉＶやＰｔを使用することも可能である。Ｔｉ層は、Ｎｉとオーミック金属層３２との密着性を向上させる機能を有する。尚、オーミック金属層３１、３２は、Ｐｔに限らずＳｉ基板との間でオーミック性接触を形成し得る他の材料、例えばＡｕ、Ｎｉ、Ｔｉなどを用いることができる。また、支持基板３０は、導電性および高熱伝導性を備えた他の材料、例えばＧｅ、Ａｌ、Ｃｕなどで構成されていてもよい。
半導体膜１０と支持基板３０とを熱圧着により接合した。半導体膜１０側の接合層２７と支持基板３０側の接合層３３とを密着させ、１ＭＰａ、３３０℃の窒素雰囲気下で１０分間保持した。支持基板３０側の接合層３３に含まれる共晶接合材（ＡｕＳｎ）が溶融して、半導体膜１０側の接合層２７（Ｎｉ／Ａｕ）との間でＡｕＳｎＮｉを形成することにより支持基板３０と半導体膜１０とが接合される（図９（ａ））。
（成長用基板除去工程）
半導体膜１０の結晶成長に使用した成長用基板５０をアンモニア水と過酸化水素水との混合液を用いたウェットエッチングにより除去した。尚、成長用基板５０を除去する方法として、ドライエッチング法、機械研磨法、化学機械研磨法（ＣＭＰ）を用いてもよい。（図９（ｂ））。
半導体膜１０の結晶成長に使用した成長用基板５０をアンモニア水と過酸化水素水との混合液を用いたウェットエッチングにより除去した。尚、成長用基板５０を除去する方法として、ドライエッチング法、機械研磨法、化学機械研磨法（ＣＭＰ）を用いてもよい。（図９（ｂ））。
（光取り出し面側のテラス構造の形成工程）
成長用基板５０を除去することにより表出したｎ型クラッド層１１を加工することにより半導体膜１０の光取り出し面側にテラス構造を形成した。ｎ型クラッド層１１の上にＳｉＯ２からなるマスクを形成し、マスク開口部において露出している部分のｎ型クラッド層１１をドライエッチングにより除去することにより光取り出し面側の凹部６０ａを形成した。凹部６０ａの形成に伴って、光取り出し面側の凸部６１ａが形成される。エッチング時間を制御することにより凹部６０ａの深さを１．５μｍとした。これは、ｎ型クラッド層１１の厚さの５０％、半導体膜１０の全体の厚さの２５％に相当する。半導体膜１０の光取り出し面側の表面において凹部６０ａが占める割合（面積比）を７０％とした（図１０（ａ））。尚、エッチング方法としてウェットエッチングを使用することも可能である。
成長用基板５０を除去することにより表出したｎ型クラッド層１１を加工することにより半導体膜１０の光取り出し面側にテラス構造を形成した。ｎ型クラッド層１１の上にＳｉＯ２からなるマスクを形成し、マスク開口部において露出している部分のｎ型クラッド層１１をドライエッチングにより除去することにより光取り出し面側の凹部６０ａを形成した。凹部６０ａの形成に伴って、光取り出し面側の凸部６１ａが形成される。エッチング時間を制御することにより凹部６０ａの深さを１．５μｍとした。これは、ｎ型クラッド層１１の厚さの５０％、半導体膜１０の全体の厚さの２５％に相当する。半導体膜１０の光取り出し面側の表面において凹部６０ａが占める割合（面積比）を７０％とした（図１０（ａ））。尚、エッチング方法としてウェットエッチングを使用することも可能である。
（光取り出し構造の形成工程）
ｎ型クラッド層１１の表面を微細加工することにより光取り出し効率向上のためのフォトニック結晶８０を形成した。フォトリソグラフィおよびリフトオフ法によりｎ型クラッド層１１上に人工的周期構造のマスクを形成した後、ドライエッチングによりｎ型クラッド層１１の表面に三角格子配列、周期５００ｎｍ、高さ６００ｎｍ、アスペクト比１．２の複数の円錐状の突起を形成した（図１０（ｂ））。尚、マスクパターンの形成には、ＥＢリソグラフィ、ナノインプリント等の微細加工技術を使用することも可能である。また、フォトニック結晶の形態は、円錐状突起に限らず円柱状突起や角錐状突起であってもよく、複数の孔や溝より構成されるものであってもよい。また、ウェットエッチングによりｎ型クラッド層１１の表面を粗面化することにより光取り出し構造を形成してもよい。光取り出し面側の電極形成領域には、適宜マスクを設けた後に上記処理を行うこととしてもよい。また、光取り出し構造は、凸部６１ａの傾斜面上に設けられていてもよい。
ｎ型クラッド層１１の表面を微細加工することにより光取り出し効率向上のためのフォトニック結晶８０を形成した。フォトリソグラフィおよびリフトオフ法によりｎ型クラッド層１１上に人工的周期構造のマスクを形成した後、ドライエッチングによりｎ型クラッド層１１の表面に三角格子配列、周期５００ｎｍ、高さ６００ｎｍ、アスペクト比１．２の複数の円錐状の突起を形成した（図１０（ｂ））。尚、マスクパターンの形成には、ＥＢリソグラフィ、ナノインプリント等の微細加工技術を使用することも可能である。また、フォトニック結晶の形態は、円錐状突起に限らず円柱状突起や角錐状突起であってもよく、複数の孔や溝より構成されるものであってもよい。また、ウェットエッチングによりｎ型クラッド層１１の表面を粗面化することにより光取り出し構造を形成してもよい。光取り出し面側の電極形成領域には、適宜マスクを設けた後に上記処理を行うこととしてもよい。また、光取り出し構造は、凸部６１ａの傾斜面上に設けられていてもよい。
（光取り出し面側電極形成工程）
ｎ型クラッド層１１上にオーミック電極４３、ショットキー電極４１および接続配線４２を形成した。ＥＢ蒸着法によりｎ型クラッド層１１との間でオーミック性接触を形成するＡｕＧｅＮｉをｎ型クラッド層１１上に堆積させた後、リフトオフ法によりパターニングを行ってオーミック電極４３を形成した。続いて、ＥＢ蒸着法によりｎ型クラッド層１１との間でショットキー接触を形成するＴｉ（１００ｎｍ）をｎ型クラッド層１１上に堆積させ、更にＴｉ上にＡｕ（１．５μｍ）を堆積した。その後、リフトオフ法によりパターニングを行ってショットキー電極４１および接続配線４２を形成した。尚、オーミック電極４３の材料としてＡｕＧｅ、ＡｕＳｎ、ＡｕＳｎＮｉ等を使用することも可能である。また、ショットキー電極４３としてＴａ、Ｗもしくはこれらの合金またはこれらの窒化物を使用することも可能である。次に、ｎ型クラッド層１１とオーミック電極４３との間でオーミック性接触の形成を促進させるために４００℃の窒素雰囲気下で熱処理を行った（図１０（ｃ））。以上の各工程を経て半導体発光装置１が完成する。
ｎ型クラッド層１１上にオーミック電極４３、ショットキー電極４１および接続配線４２を形成した。ＥＢ蒸着法によりｎ型クラッド層１１との間でオーミック性接触を形成するＡｕＧｅＮｉをｎ型クラッド層１１上に堆積させた後、リフトオフ法によりパターニングを行ってオーミック電極４３を形成した。続いて、ＥＢ蒸着法によりｎ型クラッド層１１との間でショットキー接触を形成するＴｉ（１００ｎｍ）をｎ型クラッド層１１上に堆積させ、更にＴｉ上にＡｕ（１．５μｍ）を堆積した。その後、リフトオフ法によりパターニングを行ってショットキー電極４１および接続配線４２を形成した。尚、オーミック電極４３の材料としてＡｕＧｅ、ＡｕＳｎ、ＡｕＳｎＮｉ等を使用することも可能である。また、ショットキー電極４３としてＴａ、Ｗもしくはこれらの合金またはこれらの窒化物を使用することも可能である。次に、ｎ型クラッド層１１とオーミック電極４３との間でオーミック性接触の形成を促進させるために４００℃の窒素雰囲気下で熱処理を行った（図１０（ｃ））。以上の各工程を経て半導体発光装置１が完成する。
図１１は、上記製造工程を経て作製された半導体発光装置のＳＥＭ写真であり、（ａ）はフォトニック結晶が形成された半導体膜１０の光取り出し面を撮影したもの、（ｂ）は、半導体発光装置の断面を撮影したものである。
（評価結果）
はじめに、半導体膜を薄膜化した場合の光の自己吸収の抑制効果を検討した。図１２は、その効果を見積もった結果を示している。図１２において、横軸は半導体膜１１を薄膜化した割合を示しており、縦軸は半導体膜内部を伝搬する光の自己吸収の抑制効果を示している。光の自己吸収量は、半導体膜内部における光の伝搬距離（光路長）に対して指数関数的に増加する。このため、光出力は、半導体膜の膜厚の変化率に対してより大きな割合で増加する。例えば、半導体膜の膜厚を５０％削減することにより、光の自己吸収を約６５％低減できるものと見込まれる。
はじめに、半導体膜を薄膜化した場合の光の自己吸収の抑制効果を検討した。図１２は、その効果を見積もった結果を示している。図１２において、横軸は半導体膜１１を薄膜化した割合を示しており、縦軸は半導体膜内部を伝搬する光の自己吸収の抑制効果を示している。光の自己吸収量は、半導体膜内部における光の伝搬距離（光路長）に対して指数関数的に増加する。このため、光出力は、半導体膜の膜厚の変化率に対してより大きな割合で増加する。例えば、半導体膜の膜厚を５０％削減することにより、光の自己吸収を約６５％低減できるものと見込まれる。
次に、本発明の実施例に係る半導体発光装置１の電流−光出力特性を取得した。評価サンプルは、半導体膜の両面をテラス構造としたもの（サンプル１）、半導体膜の両面をテラス構造とし更に光取り出し面にフォトニック結晶を形成したもの（サンプル２）、比較例として半導体膜をテラス構造とせずフォトニック結晶を形成したもの（サンプル３）、同じく比較例としてテラス構造もフォトニック結晶も形成しないもの（サンプル４）の４種類とした。図１３は、評価サンプル１〜４の電流−光出力特性を示すグラフである。半導体膜にテラス構造もフォトニック結晶も形成していないもの（サンプル４）を基準とした場合に、半導体膜の両面をテラス構造としたもの（サンプル１）は９０ｍＡ時の光出力が１４％向上した。テラス構造を形成せずフォトニック結晶を形成したもの（サンプル３）は、９０ｍＡ時の光出力が２９％向上した。半導体膜の両面にテラス構造を形成し、更に光取り出し面にフォトニック結晶を形成したもの（サンプル２）は、９０ｍＡ時の光出力が５２％向上した。サンプル１とサンプル４、サンプル２とサンプル３の比較にいおいて、いずれも半導体膜をテラス構造とした場合に光出力が向上している。以上の結果より、半導体膜をテラス構造とすることにより、光取り出し効率を改善できることが確認された。
次に、半導体膜をテラス構造とすることにより電流拡散が阻害されていないかどうかを確認するために、上記したサンプル１〜４のそれぞれについて光出力が飽和したときの電流値（飽和電流値と称する）を測定した。すなわち、電流拡散が阻害される場合、電流集中が起り、電流値が一定でも発光層に注入されるキャリアの密度が高くなるため飽和電流が減少する。図１４は、上記したサンプル１〜４の飽和電流の測定結果を示しており、縦軸は半導体膜にテラス構造もフォトニック結晶も形成していないもの（サンプル４）の飽和電流値で規格化した値を示している。フォトニック結晶を形成したもの（サンプル２、３）と形成しないもの（サンプル１、４）で飽和電流値に差が見られるものの、テラス構造を形成したもの（サンプル１、２）と形成しないもの（サンプル３、４）では飽和電流値に差はみられなかった。これは、電流経路を遮断しないようにテラス構造を形成すれば電流拡散は阻害されず、発光効率を維持できることを意味している。
次に、半導体膜をテラス構造とした場合とテラス構造を形成しない場合で光出力を比較した。フォトニック結晶を形成しない場合において、半導体膜をテラス構造とした場合、光出力は１３％向上した。一方、フォトニック結晶を形成した場合において、半導体膜をテラス構造とした場合、光出力は１８％向上した。すなわち、光取り出し構造とテラス構造を組み合わせると光取り出し効率の改善効果がより顕著となる。これは、光取り出し構造による多重反射を抑制する効果と、テラス構造による自己吸収を抑制する効果の相乗的な作用によるものである。
以上の説明から明らかなように、本発明の半導体発光装置によれば、半導体膜の電流拡散に寄与しない部分を除去して、半導体膜を部分的に薄膜化するようにしたので、電流拡散を阻害することなく半導体膜内部を多重反射する光の伝搬距離（光路長）を短くすることができる。これにより、電流集中を生じることなく光の自己吸収が抑制され、光取り出し効率を向上させることが可能となる。
１０ 半導体膜
１１ ｎ型クラッド層
１２ 発光層
１３ ｐ型クラッド層
１４ ｐ型コンタクト層
２０ 反射膜
２１ 反射電極
２２ 誘電体膜
３０ 支持基板
４１ 光取り出し面側ショットキー電極
４３ 光取り出し面側オーミック電極
６０ａ 光取り出し面側凹部
６０ｂ 反射面側凹部
６１ａ 光取り出し面側凸部
６１ｂ 反射面側凸部
１１ ｎ型クラッド層
１２ 発光層
１３ ｐ型クラッド層
１４ ｐ型コンタクト層
２０ 反射膜
２１ 反射電極
２２ 誘電体膜
３０ 支持基板
４１ 光取り出し面側ショットキー電極
４３ 光取り出し面側オーミック電極
６０ａ 光取り出し面側凹部
６０ｂ 反射面側凹部
６１ａ 光取り出し面側凸部
６１ｂ 反射面側凸部
Claims (12)
- 支持基板と、前記支持基板上に設けられた発光層を含む半導体膜と、前記半導体膜の光取り出し面側の表面に設けられた表面電極と、前記支持基板と前記半導体膜との間に設けられて反射面を形成する反射膜と、を含む半導体発光装置であって、
前記反射膜は、前記半導体膜にオーミック接触して、前記表面電極との間で前記半導体膜の内部に電流経路を形成する反射電極を含み、
前記反射電極は、前記半導体膜の厚さ方向において前記表面電極と重ならない位置において前記半導体膜と接触し、
前記半導体膜は、少なくとも前記反射面側の表面において、前記表面電極の直下を含む領域に設けられ前記光取り出し面側に凹んでいる反射面側凹部と、前記半導体膜が前記反射電極と接している部分を含む領域に設けられ前記反射膜を介して前記支持基板と接合している反射面側凸部を有し、
前記反射膜は、前記反射面側凹部および前記反射面側凸部の表面を覆っていることを特徴とする半導体発光装置。 - 前記反射面側凹部は、前記電流経路と交差していないことを特徴とする請求項１に記載の半導体発光装置。
- 前記半導体膜は、前記発光層を間に挟むｐ型半導体層およびｎ型半導体層を含み、
前記反射面側凹部は、前記ｐ型半導体層又は前記ｎ型半導体層を部分的に除去することにより形成され、
前記反射面側凹部の深さは、前記反射面側凹部が形成されているｐ型半導体層又はｎ型半導体層の厚さの２５％以上７５％以下であり且つ前記半導体膜の全体の厚さの１５％以上であることを特徴とする請求項１又は２に記載の半導体発光装置。 - 前記半導体膜の前記反射面側の表面において、前記反射面側凹部の形成領域が占める割合は１５％以上且つ５０％以下であることを特徴とする請求項１乃至３のいずれか１つに記載の半導体発光装置。
- 前記表面電極は、前記半導体膜との間でオーミック性接触を形成するオーミック電極を含み、
前記半導体膜は、前記光取り出し面側の表面において、前記オーミック電極と接している部分を除く領域に設けられ前記反射面側に凹んでいる光取り出し面側凹部を更に有することを特徴とする請求項１乃至４のいずれか１つに記載の半導体発光装置。 - 前記光取り出し面側凹部は、前記電流経路と交差していないことを特徴とする請求項５に記載の半導体発光装置。
- 前記半導体膜は、前記発光層を間に挟むｐ型半導体層およびｎ型半導体層を含み。
前記光取り出し面側凹部は、前記ｐ型半導体層又は前記ｎ型半導体層を部分的に除去することにより形成され、
前記光取り出し面側凹部の深さは、前記光取り出し面側凹部が形成されているｐ型半導体層又はｎ型半導体層の厚さの２５％以上７５％以下であり且つ前記半導体膜の全体の厚さの１５％以上であることを特徴とする請求項５又は６に記載の半導体発光装置。 - 前記光取り出し面側凹部は、前記反射電極と前記半導体膜との接触部の直上を含む領域に設けられていることを特徴とする請求項５乃至７のいずれか１つに記載の半導体発光装置。
- 前記半導体膜の前記光取り出し面側の表面において、前記光取り出し面側凹部の形成領域が占める割合は１５％以上であることを特徴とする請求項５乃至８のいずれか１つに記載の半導体発光装置。
- 前記表面電極は、前記半導体膜との間でショットキー接触を形成するショットキー電極を更に含み、
前記ショットキー電極は、前記反射面側凸部の上方に設けられていることを特徴とする請求項５乃至９のいずれか１つに記載の半導体発光装置。 - 前記光取り出し面側凹部の輪郭と前記反射面側凸部の輪郭は、前記半導体膜の厚さ方向において重なっていることを特徴とする請求項５乃至１０のいずれか１つに記載の半導体発光装置。
- 前記半導体膜は、前記光取り出し面側の表面において前記発光層から放射された光を外部に取り出すための複数の突起又は孔又は溝を更に有することを特徴とする請求項１乃至１１のいずれか１つに記載の半導体発光装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010033940A JP5733594B2 (ja) | 2010-02-18 | 2010-02-18 | 半導体発光装置 |
| US13/026,633 US8354685B2 (en) | 2010-02-18 | 2011-02-14 | Semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010033940A JP5733594B2 (ja) | 2010-02-18 | 2010-02-18 | 半導体発光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011171514A true JP2011171514A (ja) | 2011-09-01 |
| JP5733594B2 JP5733594B2 (ja) | 2015-06-10 |
Family
ID=44369033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010033940A Expired - Fee Related JP5733594B2 (ja) | 2010-02-18 | 2010-02-18 | 半導体発光装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8354685B2 (ja) |
| JP (1) | JP5733594B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012231000A (ja) * | 2011-04-26 | 2012-11-22 | Toshiba Corp | 半導体発光装置 |
| JP2013084878A (ja) * | 2011-10-10 | 2013-05-09 | Lg Innotek Co Ltd | 発光素子及びこれを含む照明装置 |
| JP2018050070A (ja) * | 2017-11-21 | 2018-03-29 | ローム株式会社 | 半導体発光素子 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5687858B2 (ja) * | 2010-07-30 | 2015-03-25 | スタンレー電気株式会社 | 半導体発光装置 |
| DE102011111919B4 (de) * | 2011-08-30 | 2023-03-23 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterchip |
| US20160155901A1 (en) * | 2013-07-18 | 2016-06-02 | Koninklijke Philips N.V. | Highly reflective flip chip led die |
| KR102412409B1 (ko) * | 2015-10-26 | 2022-06-23 | 엘지전자 주식회사 | 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법 |
| KR101989977B1 (ko) * | 2017-09-26 | 2019-06-17 | (재)한국나노기술원 | 히터 구조를 구비한 질화갈륨계 센서 및 그 제조 방법 |
| KR101989976B1 (ko) * | 2017-09-26 | 2019-06-17 | (재)한국나노기술원 | 광자극 구조를 구비한 질화갈륨계 센서 및 그 제조 방법 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5017186A (ja) * | 1973-06-13 | 1975-02-22 | ||
| JPH07193279A (ja) * | 1993-12-27 | 1995-07-28 | Stanley Electric Co Ltd | 光半導体デバイス |
| JPH07263743A (ja) * | 1994-03-18 | 1995-10-13 | Hitachi Cable Ltd | 発光ダイオード |
| JP2000100860A (ja) * | 1998-09-22 | 2000-04-07 | Ricoh Co Ltd | 電熱器 |
| JP2004506331A (ja) * | 2000-08-08 | 2004-02-26 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | オプトエレクトロニクス半導体チップおよびその製造方法 |
| JP2007103725A (ja) * | 2005-10-05 | 2007-04-19 | Toshiba Corp | 半導体発光装置 |
| JP2009510730A (ja) * | 2005-09-30 | 2009-03-12 | ラティス パワー （チアンシ） コーポレイション | 半導体発光デバイスおよびその製造方法 |
| JP2009200178A (ja) * | 2008-02-20 | 2009-09-03 | Hitachi Cable Ltd | 半導体発光素子 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217450A (ja) | 2001-01-22 | 2002-08-02 | Sanken Electric Co Ltd | 半導体発光素子及びその製造方法 |
| JP4077312B2 (ja) | 2001-12-28 | 2008-04-16 | 株式会社東芝 | 発光素子の製造方法および発光素子 |
| JP4835377B2 (ja) | 2006-10-20 | 2011-12-14 | 日立電線株式会社 | 半導体発光素子 |
| KR101103882B1 (ko) * | 2008-11-17 | 2012-01-12 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
-
2010
- 2010-02-18 JP JP2010033940A patent/JP5733594B2/ja not_active Expired - Fee Related
-
2011
- 2011-02-14 US US13/026,633 patent/US8354685B2/en not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5017186A (ja) * | 1973-06-13 | 1975-02-22 | ||
| JPH07193279A (ja) * | 1993-12-27 | 1995-07-28 | Stanley Electric Co Ltd | 光半導体デバイス |
| JPH07263743A (ja) * | 1994-03-18 | 1995-10-13 | Hitachi Cable Ltd | 発光ダイオード |
| JP2000100860A (ja) * | 1998-09-22 | 2000-04-07 | Ricoh Co Ltd | 電熱器 |
| JP2004506331A (ja) * | 2000-08-08 | 2004-02-26 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | オプトエレクトロニクス半導体チップおよびその製造方法 |
| JP2009510730A (ja) * | 2005-09-30 | 2009-03-12 | ラティス パワー （チアンシ） コーポレイション | 半導体発光デバイスおよびその製造方法 |
| JP2007103725A (ja) * | 2005-10-05 | 2007-04-19 | Toshiba Corp | 半導体発光装置 |
| JP2009200178A (ja) * | 2008-02-20 | 2009-09-03 | Hitachi Cable Ltd | 半導体発光素子 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012231000A (ja) * | 2011-04-26 | 2012-11-22 | Toshiba Corp | 半導体発光装置 |
| JP2013084878A (ja) * | 2011-10-10 | 2013-05-09 | Lg Innotek Co Ltd | 発光素子及びこれを含む照明装置 |
| JP2018050070A (ja) * | 2017-11-21 | 2018-03-29 | ローム株式会社 | 半導体発光素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5733594B2 (ja) | 2015-06-10 |
| US20110198647A1 (en) | 2011-08-18 |
| US8354685B2 (en) | 2013-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5687858B2 (ja) | 半導体発光装置 | |
| JP5733594B2 (ja) | 半導体発光装置 | |
| KR101501307B1 (ko) | 발광 장치 제작 방법 | |
| US8071992B2 (en) | Semiconductor light-emitting device | |
| JP5304662B2 (ja) | 発光素子 | |
| US8253156B2 (en) | Semiconductor light emitting device | |
| JP5953155B2 (ja) | 半導体発光装置 | |
| JP5829453B2 (ja) | 半導体発光素子 | |
| KR100773538B1 (ko) | 반사 전극 및 이를 구비하는 화합물 반도체 발광소자 | |
| JP2006128227A (ja) | 窒化物半導体発光素子 | |
| JPWO2006006555A1 (ja) | 半導体発光素子 | |
| JP2013026451A (ja) | 半導体発光素子 | |
| JP5391425B2 (ja) | 半導体発光装置 | |
| JP5990405B2 (ja) | 発光素子及びその製造方法 | |
| JP4831107B2 (ja) | 半導体発光素子 | |
| JP4803302B2 (ja) | 窒化物半導体発光素子 | |
| JP2004503096A (ja) | ＩｎＧａＮベースの発光ダイオードチップ及びその製造方法 | |
| US9306120B2 (en) | High efficiency light emitting diode | |
| JP2009277898A (ja) | 半導体発光素子及び半導体発光素子の製造方法 | |
| JP5298927B2 (ja) | 発光素子 | |
| KR101521081B1 (ko) | 발광 다이오드 패키지 | |
| WO2017038448A1 (ja) | 窒化物半導体素子 | |
| KR101013621B1 (ko) | 반도체 레이저 다이오드 및 그 제조 방법 | |
| KR101478334B1 (ko) | 발광 다이오드 및 그 제조방법 | |
| KR20200121815A (ko) | 귀금속들을 산화물들에 접속하기 위한 광학적으로 투명한 접착 층 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130212 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140425 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140902 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141030 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150317 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150402 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5733594 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |