KR20100077129A - 전기적 접속체 및 그 제조 방법 - Google Patents

전기적 접속체 및 그 제조 방법 Download PDF

Info

Publication number
KR20100077129A
KR20100077129A KR1020097022670A KR20097022670A KR20100077129A KR 20100077129 A KR20100077129 A KR 20100077129A KR 1020097022670 A KR1020097022670 A KR 1020097022670A KR 20097022670 A KR20097022670 A KR 20097022670A KR 20100077129 A KR20100077129 A KR 20100077129A
Authority
KR
South Korea
Prior art keywords
bump
conductive film
anisotropic conductive
electrode
electronic member
Prior art date
Application number
KR1020097022670A
Other languages
English (en)
Other versions
KR101505214B1 (ko
Inventor
미사오 고니시
요시토 다나카
쇼부 사이토
신야 가와하라
에츠코 이시카와
Original Assignee
소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤
니혼 엘렉트로플레이팅 엔지니어스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤, 니혼 엘렉트로플레이팅 엔지니어스 가부시키가이샤 filed Critical 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤
Publication of KR20100077129A publication Critical patent/KR20100077129A/ko
Application granted granted Critical
Publication of KR101505214B1 publication Critical patent/KR101505214B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

이방성 도전막에 포함되는 도전성 입자의 입자경이 작은 경우에도 이것을 균일하게 찌부러뜨릴 수 있어, 양호한 도통 특성을 얻을 수 있는 전기적 접속체를 제공한다. 전기적 접속체는, 제 1 전자 부재인 반도체 소자 (1) 와 제 2 전자 부재인 배선 기판 (3) 이 이방성 도전막 (5) 을 개재하여 전기적으로 접속되어 구성된다. 어느 일방의 전자 부재 (여기서는 반도체 소자 (1)) 에는, 범프 (돌기 전극) (2) 가 형성되어 있고, 범프 (2) 의 정상부는, 표면 거칠기 Ra 가 0.05 ㎛ 이하인 평탄면으로 되어 있다. 이방성 도전막 (5) 에 포함되는 도전성 입자 (6) 의 평균 입경은 4 ㎛ 이하이다.
반도체 소자, 배선 기판, 이방성 도전막, 돌기 전극

Description

전기적 접속체 및 그 제조 방법{ELECTRICAL CONNECTION BODY AND METHOD FOR FABRICATING THE SAME}
본 발명은, 반도체 소자나 전자 기판 등의 전자 부재끼리가 전기적으로 접속된 전기적 접속체에 관한 것으로, 특히 돌기 전극 (범프) 및 이방성 도전막을 이용하여 전기적인 접속을 실시한 전기적 접속체에 관한 것이다.
종래부터, 예를 들어 반도체 소자 등의 전자 부재를 배선 기판에 실장하는 경우에는, 와이어 본딩에 의해 반도체 소자의 단자 전극과 배선 기판의 전극을 전기적으로 접속하는 것이 널리 실시되고 있다. 단, 이런 종류의 와이어 본딩에 의한 접속에서는, 전극 사이를 일일이 본딩 와이어로 접속해야 해서 접속 공정이 번잡한 것, 고밀도 실장에 따른 단자 전극의 미세화, 좁은 피치화 등에 대한 대응이 곤란한 것 등의 문제가 있어 그 개선이 요망되고 있다.
이와 같은 상황에서, 반도체 소자를 이른바 페이스 다운 상태로 배선 기판 상에 실장하는 플립칩 실장법이 제안되어 있다. 이 플립칩 실장법은, 반도체 소자의 단자 전극, 혹은 배선 기판의 전극 중 어느 일방에 범프라고 하는 돌기 전극을 형성하고, 이 돌기 전극이 타방의 전극과 대향하도록 배치하여, 일괄하여 전기적으로 접속하는 방법이다. 돌기 전극은 Au 이나 Cu, 땜납 등을 도금함으로 써 형성되고, 그 높이는 수 ㎛ ∼ 수십 ㎛ 정도이다.
이와 같은 플립칩 실장법에 있어서는, 접속 신뢰성을 높이는 것 등을 목적으로 이방성 도전막이 사용되고 있다. 이방성 도전막은, 접착제로서 기능하는 절연성 수지 중에 도전성 입자를 분산시킨 것으로, 돌기 전극과 대향하는 전극 사이에 이것을 끼워넣고, 가열, 가압하면 도전성 입자가 전극 사이에서 눌려 찌부러져 전기적인 접속이 도모된다. 돌기 전극이 없는 부분에서는, 도전성 입자는 절연성 수지 중에 분산된 상태가 유지되어, 전기적으로 절연된 상태가 유지되므로, 돌기 전극이 있는 부분에서만 전기적 도통이 도모되게 된다.
이방성 도전막을 사용한 플립칩 실장법에 의하면, 상기 서술한 바와 같이, 다수의 전극 사이를 일괄하여 전기적으로 접속할 수 있어, 와이어 본딩과 같이 전극 사이를 일일이 본딩 와이어로 접속할 필요가 없고, 또한 고밀도 실장에 따른 단자 전극의 미세화, 좁은 피치화 등에 대한 대응도 비교적 용이하다.
이와 같은 이방성 도전막을 사용한 플립칩 실장법에서는, 전기적 접속의 신뢰성 확보를 위해, 돌기 전극 상에 있어서의 도전성 입자의 포착성을 높일 필요가 있어, 각 방면에서 검토가 진행되고 있다. 예를 들어 돌기 전극의 높이가 불균일하면 접속에 문제가 생기기 때문에, 돌기 전극의 높이를 균일하게 하는 기술이 제안되어 있다 (예를 들어 특허 문헌 1 내지 특허 문헌 6 등 참조).
구체적으로는, 특허 문헌 1 에는, 전극부를 갖는 반도체 소자를 전극 패턴을 갖는 기판 상에 실장하는 방법이 개시되어 있다. 특히, 이 실장 방법에 있어서는, 반도체 소자의 전극부에 반도체 소자 표면보다 돌출된 도전성 돌출부를 형성하 고, 이 돌출부를 강체 표면에 일단 밀어넣고, 기판 혹은 반도체 소자의 적어도 일방에 접착용 수지를 도포하고, 돌출부와 전극 패턴이 접촉하도록 반도체 소자와 기판을 가압하여 접합시킨 후, 접착용 수지를 경화시키도록 하고 있다.
또한 특허 문헌 2 에는, 기판 표면에 형성된 다수의 전로(電路) 상에 반도체 소자의 전극과의 접합에 사용하는 범프를 형성하는 방법으로서, 범프가 가압에 의해 높이가 일치된 것으로 되어 있는 것을 특징으로 하는 범프의 제법이 개시되어 있다.
또한 특허 문헌 3 에는, 내부에 도체가 충전된 스루홀을 갖는 세라믹 회로 기판의 적어도 범프 형성면을 연마하고, 표면에 노출된 스루홀 도체 상에 금속 소편을 납땜하는 것을 특징으로 하는 범프 형성 기판의 제조 방법이 개시되어 있다.
그리고 또한 특허 문헌 4 에는, 하층에 은 도금층을 형성함과 함께, 그 상 층에 니켈 도금층을 형성하고, 또한 그 상층에 금 도금층을 형성한 구성을 갖는 리드 표면에 있어서, 페이스 다운 본딩에 의해 탑재되는 반도체 장치의 전극 패드와 대향하는 부분에 금 도금에 의해 기둥 형상의 돌기 전극을 형성하고, 또한, 이 돌기 전극을 반도체 장치 실장 기판의 상방향으로부터 평판에 의해 가압하여, 반도체 장치의 전극 패드와의 접촉면이 되는 복수 개의 돌기 전극의 표면을 동일 평면 내에 일치시키도록 평탄화하는 기술이 개시되어 있다.
또한 특허 문헌 5 에는, 땜납 돌기 전극의 높이를 일치시킴으로써 실장 불량을 저감시키고, 전기 접속 저항을 저감시킴과 함께 접속 강도를 향상시키는 것을 목적으로 하여, 땜납 돌기 전극에 대하여 접촉함으로써 전기 특성 검사를 실시한 후에, 땜납 돌기 전극의 적어도 정상부를 연마 처리하는 기술이 개시되어 있다.
또한 특허 문헌 6 에는, 범프의 높이를 효율적으로 일치시키는 것을 목적으로 하여, 촬상 수단이 범프의 정상부에 초점을 맞춤과 함께, 그 때의 절삭 수단의 위치를 원점으로 하고, 그 원점을 기준으로 절삭 수단을 구동하여 범프의 절삭을 실시하는 기술이 개시되어 있다.
또한, 이들 특허 문헌 1 내지 특허 문헌 6 에 기재된 기술 외에, 돌기 전극과 접속 단자 사이에서 도전성 입자의 포착성을 높이기 위해, 돌기 전극에 요철을 형성하는 것도 시도되었다 (예를 들어 특허 문헌 7 내지 특허 문헌 10 등 참조).
예를 들어 특허 문헌 7 에는, 액정 셀의 전극과 플렉시블 기판의 전극을 접속하여 이루어지는 액정 표시 장치에 있어서, 플렉시블 기판의 전극은, 조면화된 표면을 갖는 것을 특징으로 하는 액정 표시 장치가 개시되어 있다.
또한 특허 문헌 8 에는, 지립을 갖는 연마 시트를 구비한 평면 토대 상에, 범프가 연마 시트에 맞닿도록 반도체 장치 (IC 기판) 를 페이스 다운으로 설치하고, 반도체 장치를 평면 토대에 가압하면서, 가압하는 방향과 수직인 평면 내에서 평면 토대를 초음파 진동시킴으로써 범프의 선단면에 요철면을 형성하는 것이 개시되어 있다.
또한 특허 문헌 9 에는, 반도체 장치의 전극 상에 금 범프를 형성하는 공정과, 회로 기판 상에 이방성 도전막을 부착하는 공정과, 금 범프보다 단단한 재료로 이루어지고 이방성 도전막의 도전 입자의 직경보다 작은 요철이 형성된 가압용 기판을 반도체 장치의 금 범프의 선단면에 가압함으로써, 금 범프의 선단면에 요철부 를 형성하는 공정과, 금 범프와 회로 기판의 전극을 위치 맞춤한 후, 반도체 장치를 이방성 도전막을 부착한 회로 기판에 가압하고 가열하는 공정을 구비하는 반도체 장치의 실장 방법이 개시되어 있다.
그리고 또한 특허 문헌 10 에는, 범프 전극의 형성시에, 배선 전극 상에 미리 패시베이션 막으로 이루어지는 뿔 형상 혹은 사다리꼴 형상의 볼록부를 복수 형성하고, 이 상태에서 범프 하지 금속층을 퇴적시키고, 또한 그 위에 도금 성장에 의해 금 전극을 형성하여 범프 전극으로 하는 기술이 개시되어 있다. 이로써, 범프 전극의 전극 표면에는, 배선 전극 상에 형성한 요철부에 대응하여 요철부가 형성되게 된다.
특허 문헌 1 : 일본 공개특허공보 평1-278034호
특허 문헌 2 : 일본 공개특허공보 평1-295433호
특허 문헌 3 : 일본 공개특허공보 평4-33395호
특허 문헌 4 : 일본 공개특허공보 평5-291262호
특허 문헌 5 : 일본 공개특허공보 제2000-114313호
특허 문헌 6 : 일본 공개특허공보 제2006-324397호
특허 문헌 7 : 일본 공개실용신안공보 소63-174328호
특허 문헌 8 : 일본 공개특허공보 평6-283537호
특허 문헌 9 : 일본 공개특허공보 평11-16946호
특허 문헌 10 : 일본 공개특허공보 제2004-14778호
발명의 개시
그런데, 상기 서술한 플립칩 실장에 사용되는 이방성 도전막에 있어서, 도전성 입자의 입경은 통상 5 ㎛ ∼ 10 ㎛ 의 범위로 되어 있지만, 최근 파인 피치의 요청에 대응하기 위해, 도전성 입자의 비율을 적게 하거나, 도전성 입자의 입자경을 작게 할 것이 요구되고 있다. 예를 들어 도전성 입자의 비율이 많고, 또한 도전성 입자의 입자경이 크면, 파인 피치의 플립칩 실장에 있어서 돌기 전극 사이에 도전성 입자가 막혀, 전기적인 단락 (쇼트) 이 발생한다는 문제가 생긴다.
이 경우, 도전성 입자의 비율을 적게 하는 것은 도전성 입자의 포착성에 직결되기 때문에, 도전성 입자의 입자경을 작게 하는 것이 타당하다. 도전성 입자의 입자경을 작게 하면, 돌기 전극 사이 간극의 도전성 입자는 절연성 수지 (접착제) 중에 분산된 상태가 되고, 돌기 전극 사이에서 도전성 입자끼리가 접촉하는 것에 의한 쇼트의 문제는 회피된다.
그러나, 도전성 입자의 입자경을 작게 한 경우에는, 돌기 전극의 높이 편차나 실장 정밀도 등에 따라 도전성 입자가 균일하게 찌부러지지 않아, 도통 저항이 불안정해지는 현상이 발생하기 쉽다는 문제가 새롭게 발생한다. 각 돌기 전극 표면의 높이에는 ±2 ㎛ 정도의 편차가 있어 (종래의 돌기 전극의 표면 거칠기 Ra 는 0.3 ㎛ 정도여서), 예를 들어 도전성 입자의 평균 입자경이 4 ㎛ 이하로 되면, 균일하게 눌러 찌부러뜨리는 것은 곤란하다.
이와 같은 도전성 입자의 소직경화를 생각한 경우, 상기 서술한 특허 문헌 1 내지 특허 문헌 6 에 기재된 기술과 같은 돌기 전극의 높이를 균일하게 하는 기술로는 대응할 수 없다. 이들 특허 문헌 1 내지 특허 문헌 6 에 기재된 기술에 있어서는, 돌기 전극 사이의 높이 편차를 작게 할 수는 있지만, 돌기 전극 정상부 (선단 평면부) 의 표면 거칠기에서 기인되는 높이 편차는 해소할 수 없어, 돌기 전극 정상부에는 표면 거칠기에 따른 편차가 존재하게 된다. 따라서, 도전성 입자의 입자경이 작아지면, 돌기 전극 상의 도전성 입자가 균일하게 찌부러지지 않는다는 문제는 해결되지 않은 채로 남아 있다.
한편, 상기 서술한 특허 문헌 7 내지 특허 문헌 10 에 기재된 기술과 같이, 도전성 입자의 포착성을 높이기 위해 돌기 전극에 요철을 형성하는 기술에서는, 돌기 전극의 표면 거칠기를 크게 하는 방향이며, 이 경우, 포착된 도전성 입자가 요철 내에 비집고 들어가기 때문에 균일하게 찌부러뜨릴 수 없어, 도전성 입자의 소직경화에 대응하는 것은 곤란하다.
또한 반도체 소자 등을 실장할 때에는, 돌기 전극의 경도가 균일해지도록 조정할 목적으로 어닐링 처리를 실시하는 것이 통상적이다. 그러나, 돌기 전극은, 그 정상부를 절삭 등의 처리를 실시함으로써 표면 거칠기를 저감시킬 수 있었다고 해도, 어닐링 처리를 실시함으로써 표면 거칠기가 대폭 증대되어 버린다는 문제도 있었다.
본 발명은 이와 같은 실정을 감안하여 이루어진 것으로서, 이방성 도전막에 포함되는 도전성 입자의 입자경이 작은 경우에도 이것을 균일하게 찌부러뜨릴 수 있고, 어닐링 처리를 할지의 여부에 관계없이 양호한 도통 특성을 얻을 수 있는 전기적 접속체 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본원 발명자는, 상기 서술한 목적을 달성하기 위해 장기간에 걸쳐서 예의 검토를 거듭해 왔다. 그 결과, 돌기 전극의 표면에 요철을 형성한 경우, 도전성 입자의 포착성에 대해서는 향상되는 케이스도 있지만, 오히려 요철에 의해 돌기 전극 주위에 위치하는 부분의 도전성 입자에 충분한 압력이 전달되지 않아, 돌기 전극 상의 도전성 입자가 균일하게 찌부러지지 않는 것, 반대로 돌기 전극의 표면을 각별히 평활하게 함으로써, 도전성 입자의 입경이 작은 경우에, 찌부러짐에 의해 유효하게 작용하는 도전성 입자의 비율이 증가하고, 포착성에 대해서도 거의 문제가 없는 것을 알아내기에 이르렀다.
본 발명은, 이와 같은 지견에 기초하여 완성된 것이다. 즉, 상기 서술한 목적을 달성하는 본 발명에 관련된 전기적 접속체는, 제 1 전자 부재와 제 2 전자 부재가 이방성 도전막을 개재하여 전기적으로 접속되어 이루어지는 전기적 접속체로서, 어느 일방의 전자 부재에는 돌기 전극이 형성되어 있고, 상기 돌기 전극의 정상부는, 어닐링 처리 후의 표면 거칠기 Ra 가 0.05 ㎛ 이하인 평탄면으로 되어 있는 것을 특징으로 한다.
또한, 상기 서술한 목적을 달성하는 본 발명에 관련된 전기적 접속체의 제조 방법은, 제 1 전자 부재와 제 2 전자 부재의 어느 일방에, 도금에 의해 정상부의 표면 거칠기 Ra 가 0.05 ㎛ 이하인 평탄면으로 된 돌기 전극을 형성하는 공정과, 상기 제 1 전자 부재와 상기 제 2 전자 부재 사이에 이방성 도전막을 개재시키는 공정과, 가압에 의해 상기 돌기 전극과 대향하는 이방성 도전막의 도전성 입자를 눌러 찌부러뜨려, 상기 제 1 전자 부재와 상기 제 2 전자 부재를 전기적으로 접속하는 공정을 구비하는 것을 특징으로 한다.
입경이 작은 도전성 입자가 분산된 이방성 도전막을 사용하였을 경우, 돌기 전극의 표면 거칠기 Ra 가 크고, 표면에 요철이 형성되어 있으면, 제 1 전자 부재와 제 2 전자 부재 사이에 이방성 도전막을 끼워넣고, 상기 돌기 전극과 대향하는 전극 사이에서 상기 이방성 도전막을 가압하였을 때에, 돌기 전극 표면의 예를 들어 오목부에 비집고 들어간 도전성 입자에 압력이 충분히 전달되지 않아 충분히 찌부러지지 않는다. 도전성 입자가 충분히 찌부러지지 않으면 전기적인 접촉 면적 등이 부족하여, 도통 신뢰성을 확보하기 어렵다.
이에 대하여, 본 발명에 있어서는, 돌기 전극의 표면 거칠기 Ra 가 0.05 ㎛ 이하로 되어 매우 평활한 상태로 되어 있다. 특히, 본 발명에 있어서는, 어닐링 처리 후에도 표면 거칠기 Ra 가 0.05 ㎛ 이하로 되어, 어닐링 처리를 할지의 여부에 관계없이 돌기 전극의 정상부가 매우 평활한 상태를 유지할 수 있다. 따라서, 도전성 입자의 입경이 작아도 각 도전성 입자에 균일하게 압력이 가해져 균일한 입자 변형이 실현된다.
본 발명에 의하면, 이방성 도전막에 포함되는 도전성 입자의 입자경이 작은 경우에도 이것을 균일하게 찌부러뜨릴 수 있어, 양호한 도통 특성을 얻을 수 있다. 따라서, 본 발명에 의하면, 도통 신뢰성이 우수한 전기적 접속체를 제공할 수 있다.
도 1 은, 전기적 접속체의 일 구성예를 나타내는 개략 단면도이다.
도 2 는, 범프의 표면에 요철이 있는 경우 도전성 입자가 찌부러지는 정도를 모식적으로 나타내는 개략 단면도이다.
도 3 은, 실시예 1 에 있어서의 범프 근방의 광학 현미경 이미지이다.
도 4 는, 비교예 1 에 있어서의 범프 근방의 광학 현미경 이미지이다.
도 5 는, 실시예 1 에 있어서의 범프 근방의 다른 광학 현미경 이미지이다.
도 6 은, 비교예 1 에 있어서의 범프 근방의 다른 광학 현미경 이미지이다.
도 7 은, 실시예 1 에 있어서의 범프 단면의 결정립의 모습을 나타내는 도면이다.
발명을 실시하기 위한 최선의 형태
이하, 본 발명을 적용한 구체적인 실시형태에 대하여 도면을 참조하면서 상세히 설명한다. 한편, 본 명세서에 있어서는, 범프와 돌기 전극은 동일한 의미로서 취급하는 것으로 한다.
도 1 은, 전기적 접속체의 일례를 나타내는 것이다. 전기적 접속체는, 예를 들어 반도체 소자 등의 전자 부재를 배선 기판 등의 전자 부재와 전기적 및 기계적으로 접속 고정시킨 것이다. 여기서는, 제 1 전자 부재가 반도체 소자 (IC 칩) 이고, 제 2 전자 부재가 배선 기판인 경우를 예로 들어 설명한다.
도 1 에 있어서, 제 1 전자 부재인 반도체 소자 (1) 에는, 접속 단자로서 범프 (돌기 전극) (2) 가 형성되어 있다. 한편, 제 2 전자 부재인 배선 기판 (3) 에는, 범프 (2) 와 대향하는 위치에 전극 (4) 이 형성되어 있다. 반도체 소자 (1) 와 배선 기판 (3) 사이에는 이방성 도전막 (5) 이 개재되고, 범프 (2) 와 전극 (4) 이 대향하는 부분에서는, 이 이방성 도전막 (5) 에 포함되는 도전성 입자 (6) 가 눌려 찌부러져 전기적인 도통이 도모된다.
범프 (2) 는, 예를 들어 Au 이나 Cu, 땜납 등의 도전성 금속에 의해 형성되고, 그 높이는 5 ㎛ 내지 50 ㎛ 정도이다. 범프 (2) 는, 도금 등에 의해 형성할 수 있고, 예를 들어 표면만을 금 도금으로 할 수도 있다. 범프 (2) 는, 후술하는 바와 같이 표면 평활성이 요구되고, 이와 같은 관점에서도 금 도금으로 하는 것이 바람직하다.
이와 같은 구조의 전기적 접속체에 있어서는, 반도체 소자 (1) 에 형성된 범프 (2) 의 표면 거칠기가 중요하다. 범프 (2) 의 표면 거칠기가 크면, 예를 들어 도 2 에 모식적으로 나타내는 바와 같이, 일부의 도전성 입자 (6) 가 범프 (2) 접속면의 오목부 (2a) 내에 비집고 들어가, 가압해도 압력이 가해지지 않아, 찌부러지지 않은 상태가 되어 도통 저항이 불안정해지는 현상이 발생하기 쉽다. 이에 대하여, 범프 (2) 의 접속면이 평탄하면, 범프 (2) 와 전극 (4) 사이에 포착된 모든 도전성 입자 (6) 가 균일하게 눌려 찌부러져, 도통 신뢰성이 안정적으로 확보된다.
이와 같은 관점에서, 본 발명에 있어서는, 범프 (2) 의 표면 거칠기를 중심선 평균 거칠기 Ra 로 0.05 ㎛ 이하로 한다. 전기적 접속체에 있어서는, 이 표면 거칠기 Ra 를 0.05 ㎛ 이하로 함으로써, 예를 들어 도전성 입자 (6) 의 평균 입경이 4 ㎛ 이하인 경우에도 균일한 입자 변형을 실현할 수 있게 된다. 또한, 범프 (2) 의 표면 거칠기 Ra 는, 도전성 입자 (6) 의 평균 입자경을 고려하여 설정하는 것이 바람직하고, 특히 0.02 ㎛ 이하인 것이 바람직하다.
범프 (2) 의 표면 거칠기 Ra 는, 예를 들어 Tencor 사 제조 서페이스 프로파일러 등의 접촉식 측정기를 사용함으로써 측정할 수 있다.
여기서, 전기적 접속체에 있어서는, 후공정에서 어닐링 처리를 실시하는 경우에는, 만일 어닐링 처리 전의 표면 거칠기 Ra 를 0.05 ㎛ 이하로 형성할 수 있었다고 한 경우라도, 어닐링 처리 후에 표면 거칠기 Ra 가 대폭 증대되어 버리는 것이 통상적이다. 이에 대하여, 본 발명에 관련된 전기적 접속체에 있어서는, 범프 (2) 의 형성시에 도금의 결정 상태를 제어함으로써, 어닐링 처리 전후에 걸쳐서 그 표면 거칠기 Ra 를 0.05 ㎛ 이하, 보다 바람직하게는 0.02 ㎛ 이하로 유지할 수 있게 하고 있다.
또한 범프 (2) 는, 표면 거칠기 Ra 외에, 그 경도에 대해서도 적정하게 설정하는 것이 바람직하다. 범프 (2) 의 경도는, 범프 (2) 에 사용하는 도전성 재료의 종류나, 예를 들어 도금 형성할 때의 형성 조건 등에 따라 설계할 수 있는데, 도전성 입자 (6) 의 균일한 입자 변형을 실현하기 위해서는, 비커스 경도 Hv 로 40 ∼ 150 으로 하는 것이 바람직하다. 전기적 접속체에 있어서는, 범프 (2) 의 비커스 경도 Hv 를 이 값의 범위 내로 설정함으로써, 도전성 입자 (6) 를 눌러 찌부러뜨릴 때에 가압력이 적정하게 도전성 입자 (6) 에 전달되어, 균일하게 눌러 찌부러뜨릴 수 있게 된다.
한편, 전기적 접속체에 있어서, 범프 (2) 와 전극 (4) 사이의 전기적 접속 및 기계적 고정을 도모하기 위해 사용되는 이방성 도전막 (5) 은, 절연성 수지 중에 도전성 입자 (6) 를 분산시킨 것이다. 절연성 수지로는, 예를 들어 우레탄 수지나 폴리에스테르 수지, 클로로프렌 등의 열가소성 핫멜트 수지나, 에폭시 수지 등의 열경화성 수지 등을 사용할 수 있다. 또한, 예를 들어 에폭시 수지로는 BPA 형 에폭시 수지, BPF 형 에폭시 수지, 노볼락형 에폭시 수지, 또는 고무나 우레탄 등의 각종 변성 에폭시 수지 등이 예시되고, 이들을 단독으로 사용해도 되고 2 종 이상을 혼합하여 사용해도 된다.
또한, 이방성 도전막 (5) 중에 잠재성 경화제를 첨가하고, 가열을 실시하여 경화제를 활성화시키도록 해도 된다. 이방성 도전막 (5) 에 잠재성 경화제를 첨가함으로써, 기폭 반응성을 부여할 수 있고, 접속시의 가열 조작에 의해 확실하고 또한 신속하게 경화시킬 수 있게 된다. 이 경우, 잠재성 경화제로는, 이미다졸계 잠재성 경화제 등을 사용할 수 있고, 예를 들어 표면 처리되어 마이크로 캡슐화된 상품명 노바큐아 HX3741 (아사히 화성사 제조), 상품명 노바큐아 HX3921HP (아사히 화성사 제조), 상품명 아미큐아 PN-23 (아지노모토사 제조), 상품명 ACR 하드나 H-3615 (ACR 사 제조) 등을 들 수 있다.
이방성 도전막 (5) 에 포함되는 절연성 수지의 점도가 높으면, 도통시킬 전극 사이로부터 절연성 수지를 충분히 배제할 수 없게 되어, 도통 신뢰성이 저하될 우려가 있다. 또한, 이방성 도전막 (5) 에 포함되는 절연성 수지의 점도가 높아진 경우, 접속할 전극 사이의 절연성 수지를 충분히 배제시키기 위해 열경화시의 프레스 압력을 높일 필요가 있어, 도전성 입자 (6) 의 범프 (2) 나 전극 (4) 에 대 한 충돌이 강해져 크랙 등이 발생할 우려도 있다. 따라서, 절연성 수지는, 이방성 도전막 (5) 의 열압착 온도에서의 용융 점도가 108 mPa·s 이하인 것이 바람직하고, 107 mPa·s 이하인 것이 보다 바람직하다.
한편, 절연성 수지의 열압착시의 용융 점도가 지나치게 낮아지면, 도전성 입자 (6) 가 도통시킬 전극 사이가 벗어나기 쉬워져, 포착성 면에서 문제가 생길 우려가 있다. 따라서 절연성 수지는, 이방성 도전막 (5) 의 열압착 온도에서의 용융 점도가 10 mPa·s 이상인 것이 바람직하다.
이방성 도전막 (5) 을 구성하는 도전성 입자 (6) 로는, 이런 종류의 이방성 도전막에 있어서 사용되고 있는 공지된 도전성 입자를 모두 사용할 수 있다. 예를 들어 니켈, 철, 구리, 알루미늄, 주석, 납, 크롬, 코발트, 은, 금 등 각종 금속이나 금속 합금의 입자, 금속 산화물, 카본, 그라파이트, 유리나 세라믹, 플라스틱 등의 입자 표면에 금속을 코팅한 것, 혹은 이들 입자 표면에 추가로 절연 박막을 코팅한 것 등을 사용할 수 있다.
단, 본 발명에 관련된 전기적 접속체에 있어서는, 도전성 입자 (6) 가 전극 사이에서 눌려 찌부러질 필요가 있기 때문에, 수지 입자의 표면에 금속을 코팅한 것이 바람직하다. 이 경우, 수지 입자로는, 20 ％ 압축 변형시의 압축 경도가 100 ∼ 1000 kgf/㎟ (1 kgf/㎟ = 9.80665 ㎫) 인 것을 사용하는 것이 바람직하다. 수지 입자의 20 ％ 압축 변형시의 K 값이 1000 kgf/㎟ 보다 크면, 수지 입자가 적당히 찌부러지지 않기 때문에 전극 표면의 높이 편차를 흡수할 수 없고, 또한, 가압시에 높은 압력이 필요해짐과 함께, 도전성 입자 (6) 의 반발력이 커져 계면 박리를 일으키는 등의 문제가 생길 우려도 있다.
이와 같은 요구를 만족시키는 수지 입자로는, 예를 들어 에폭시 수지, 페놀 수지, 아크릴 수지, 아크릴로니트릴·스티렌 (AS) 수지, 벤조구아나민 수지, 디비닐벤젠계 수지, 스티렌계 수지 등의 입자를 들 수 있다.
도전성 입자 (6) 의 평균 입경은 임의이지만, 평균 입경이 4 ㎛ 이하인 도전성 입자 (6) 를 사용한 경우에 본 발명의 효과가 크다. 따라서, 도전성 입자 (6) 의 평균 입경은 1 ㎛ ∼ 4 ㎛ 로 하는 것이 바람직하다. 또한, 돌기 전극 정상부의 평탄화에 수반하여, 도전성 입자의 입자경 편차가 도전성 입자의 경도에 따라서는 영향을 받는 경우가 있다. 본 발명의 경우, 도전성 입자의 평균 입자경의 ±1 ㎛ 범위에 전체 입자의 90 ％ 이상이 포함되어 있는 것이 바람직하다.
이상과 같은 구성을 구비하는 전기적 접속체에 있어서는, 이방성 도전막 (5) 에 포함되는 도전성 입자 (6) 의 입자경이 예를 들어 4 ㎛ 이하로 작은 경우에도 균일하게 눌러 찌부러뜨릴 수 있어, 양호한 도통 특성을 얻을 수 있다. 따라서, 도통 신뢰성이 우수한 전기적 접속체를 실현할 수 있다.
다음으로, 상기 서술한 전기적 접속체의 제조 방법에 대하여 설명한다. 상기 서술한 구성의 전기적 접속체를 제조하려면, 먼저 반도체 소자 (1) 의 전극 상에 범프 (2) 를 형성할 필요가 있다. 이 범프 (2) 는, 도금 등의 수법에 의해 형성하는데, 어닐링 처리 전후에 있어서의 표면 거칠기 Ra 를 0.05 ㎛ 이하로 하기 위해서는 금 도금으로 하는 것이 바람직하고, 또한 도금 조건을 선정함으로 써, 형성되는 범프 (2) 의 표면이 평활해지도록 할 필요가 있다.
여기서, 금 도금에 있어서는, 결정 상태를 제어하고, 형성되는 범프 (2) 의 표면을 평활하게 하기 위해 이하와 같은 금 도금액이 사용된다.
금 도금액은,
a) 금 화합물
b) 전도염·완충제
c) 결정 성장제
d) 유기 광택제
등을 기본적인 조성으로 하여 구성된다. 금 화합물로는, 예를 들어 아황산금염이나 시안화금염 등이 있다. 또한, 전도염·완충제로는 아황산염, 인산염, 시트르산염, 옥살산염, 황산염, 붕산염, 염산염, 아민염, 킬레이트제 등이 있다. 또한 결정 성장제로는 Tl, Pb, As, Bi, Co, Ni, Fe, Sb 등이 있다. 그리고 또한, 유기 광택제로는, NH 기를 갖는 고분자, 즉, 에톡시화폴리에틸렌이민 (PEIE), 폴리알킬이민 (PAI), 폴리에틸렌이민 (PEI) 등이 있다. 이들의 액 조성으로부터 얻어진 금 도금은, 석출물이 치밀하고 광택성이 있어, 본 발명에서 형성되는 범프 (2) 의 표면을 평활하게 하는 용도로 매우 적합하다.
범프 (2) 의 형성 후, 반도체 소자 (1) 의 범프 (2) 와 배선 기판 (3) 의 전극 (4) 사이의 접속을 실시하는데, 이 경우에는, 예를 들어 배선 기판 (3) 의 표면에 이방성 도전막 (5) 을 부착하고, 위치 맞춤 및 예비(假)접속을 실시한 후에, 소정의 온도 및 압력으로 열압착을 실시함으로써 도전성 입자 (6) 를 눌러 찌부러뜨 려, 반도체 소자 (1) 의 범프 (2) 와 배선 기판 (3) 의 전극 (4) 을 전기적으로 접속시킨 상태에서 이방성 도전막 (5) 을 구성하는 절연성 수지를 경화시킨다. 열압착시의 온도 및 압력은, 사용하는 이방성 도전막 (5) 의 종류 등에 따라서도 상이하지만, 예를 들어 온도 180 ℃ ∼ 220 ℃, 압력 30 ㎫ ∼ 120 ㎫ 로 하는 것이 바람직하다.
이상의 공정을 거침으로써, 이방성 도전막 (5) 에 포함되는 도전성 입자 (6) 의 입자경이 작은 경우에도 이것을 균일하게 찌부러뜨릴 수 있어, 제조되는 전기적 접속체에 있어서 양호한 도통 특성을 얻을 수 있다.
실시예
다음으로, 본 발명을 적용한 전기적 접속체의 구체적인 실시에 대하여, 실험 결과에 기초하여 설명한다.
(실시예 1)
범프의 표면 거칠기 Ra 의 차이에 따른 도전성 입자의 포착성 및 찌부러짐 상태를 평가하기 위해, 이방성 도전막을 개재하여 범프 형성 IC 를 유리에 실장하였다. 이방성 도전막은, 바인더 성분에 도전성 입자를 약 300 만개/㎣ 가 되도록 배합하고, 이것을 필름화하여 형성하였다. 각 성분의 내역은 이하와 같다.
에폭시 수지 : 재팬 에폭시 레진사 제조, 상품명 EP828 30 중량부
페녹시 수지 : InChem 사 제조, 상품명 PKHH 40 중량부
에폭시 경화제 : 아사히 화성사 제조, 상품명 HX3941HP 30 중량부
도전성 입자 : Ni/Au 도금 수지 입자
또한, 도전성 입자로서 평균 입경 4 ㎛ 의 도전성 입자와 평균 입경 2 ㎛ 의 도전성 입자를 사용하여, 2 종류의 이방성 도전막 (이방성 도전막 A 및 이방성 도전막 B) 을 제조하였다.
범프 형성 IC 의 범프는, 금 도금에 의해 형성하였다. 이 금 도금은, 니혼 일렉트로플레이팅·엔지니어스사 제조, 상품명 미크로파브 Au310 을 금 도금액으로서 사용하고, 도금 온도 50 ℃, 전류 밀도 0.4 A/dm2 의 조건으로 실시하였다. 이 결과 얻어진 범프의 접속면의 표면 거칠기 Ra 는 0.0105 ㎛ 였다. 실장시의 압착 조건은, 도달 온도 200 ℃, 압력 40 ㎫, 시간 5 초로 하였다.
(실시예 2)
실시예 1 의 금 도금액 및 도금 조건을 변경하여 범프 형성 IC 를 제조하였다. 금 도금은, 니혼 일렉트로플레이팅·엔지니어스사 제조, 상품명 뉴트로네크스 240 을 금 도금액으로서 사용하고, 도금 온도 65 ℃, 전류 밀도 0.5 A/dm2 의 조건으로 실시하였다. 이 결과 얻어진 범프의 접속면의 표면 거칠기 Ra 는 0.004 ㎛ 였다. 그 밖에는 실시예 1 과 동일한 조건으로, 이방성 도전막을 개재하여 범프 형성 IC 를 유리에 실장하였다.
(비교예 1)
실시예 1 및 실시예 2 의 금 도금액 및 도금 조건을 변경하여 범프 형성 IC 를 제조하였다. 금 도금은, 니혼 일렉트로플레이팅·엔지니어스사 제조, 상품명 미크로파브 Au100 을 금 도금액으로서 사용하고, 도금 온도 60 ℃, 전류 밀도 0.5 A/dm2 의 조건으로 실시하였다. 이 결과 얻어진 범프의 접속면의 표면 거칠기 Ra 는 0.298 ㎛ 였다. 그 밖에는 실시예 1 과 동일한 조건으로, 이방성 도전막을 개재하여 범프 형성 IC 를 유리에 실장하였다.
(비교예 2)
실시예 1 및 실시예 2 그리고 비교예 1 의 금 도금액 및 도금 조건을 변경하여 범프 형성 IC 를 제조하였다. 금 도금은, 니혼 일렉트로플레이팅·엔지니어스사 제조, 상품명 미크로파브 Au660 을 금 도금액으로서 사용하고, 도금 온도 60 ℃, 전류 밀도 0.8 A/dm2 의 조건으로 실시하였다. 이 결과 얻어진 범프의 접속면의 표면 거칠기 Ra 는 0.130 ㎛ 였다. 그 밖에는 실시예 1 과 동일한 조건으로, 이방성 도전막을 개재하여 범프 형성 IC 를 유리에 실장하였다.
평가
각 실시예 및 각 비교예로서 제조한 이방성 도전막 A, B 에 대하여, 범프 상에 포착된 도전성 입자를 유리의 이면으로부터 광학 현미경을 사용하여 관찰하고, 입자 포착수를 카운트하여 총입자 포착수를 구하고, 또한 입자의 찌부러짐 상태가 합격인 것을 카운트하여 유효 입자 포착수를 구하였다 (범위 2000 ㎛2). 이 결과를 하기 표 1 및 하기 표 2 에 나타낸다. 또한, 하기 표 1 은 이방성 도전막 A 에 대한 결과를 나타내고, 하기 표 2 는 이방성 도전막 B 에 대한 결과를 나타낸다.
Figure 112009066468025-PCT00001
Figure 112009066468025-PCT00002
이들 상기 표 1 및 상기 표 2 로부터 명확한 바와 같이, 범프의 표면 거칠기 Ra 를 0.05 ㎛ 이하로 함으로써, 전기적 접속에 기여하는 유효 도전 입자수가 크게 증가되어 있음을 알 수 있다. 또한, 총입자 포착수에 대해서도 비교예와 동등 이상의 수치로 되어 있다.
또한 도 3 에, 실시예 1 (이방성 도전막 A) 에 있어서의 범프 근방의 광학 현미경 이미지를 나타내고, 도 4 에, 비교예 1 (이방성 도전막 B) 에 있어서의 범프 근방의 광학 현미경 이미지를 나타낸다. 이들 도면을 비교하면, 실시예 1 에서는, 범프의 정상부가 매우 평활한 상태로 되어 있는 것이 명백한 반면, 비교예 1 에서는, 범프의 정상부가 거친 모습임을 알 수 있다.
또한 도 5 에, 실시예 1 (이방성 도전막 A) 에 있어서의 범프 근방의 다른 광학 현미경 이미지를 나타내고, 도 6 에, 비교예 1 (이방성 도전막 B) 에 있어서의 범프 근방의 다른 광학 현미경 이미지를 나타낸다. 어느 도면 (사진) 이나 범프 주변부의 광학 현미경 이미지이다. 이들 도면을 비교하면, 실시예 1 에서는, 범프의 주변부를 포함하여 범프 전체에서 도전성 입자가 균일하게 눌려 찌부러져 있음을 알 수 있다. 이에 대하여, 비교예 1 에서는, 특히 범프 주변부에 있어서 도전성 입자가 찌부러지는 정도가 부족하다.
어닐링 처리의 영향 평가
다음으로, 범프의 표면 거칠기 Ra 에 대한 어닐링 처리의 영향을 평가하기 위해, 실시예 1 로서 제조한 범프 형성 IC 에 대하여 어닐링 처리를 실시하고, 어닐링 처리 전후에 있어서의 표면 거칠기 Ra 를 측정하였다. 이 결과를 하기 표 3 에 나타낸다.
Figure 112009066468025-PCT00003
상기 표 3 으로부터 명확한 바와 같이, 실시예 1 로서 제조한 범프 형성 IC 에 대하여 어닐링 처리를 실시한 경우에는, 어닐링 처리 후에 있어서의 범프의 표면 거칠기 Ra 가 0.0179 ㎛ 로 되고, 예를 들어 정상부를 절삭함으로써 평활하게 한 범프에 대하여 어닐링 처리를 실시하는 등의 종래의 수법과는 상이하게, 0.05 ㎛ 이하의 값으로 유지되어 있다.
이것은 이하의 이유에 의한 것이다. 즉, 실시예 1 로서 제조한 범프는, 금 도금액의 입자 덩어리 (결정립) 가 쌓여서 형성된 것인데, 정상부를 평활하게 하기 위해, 결정립이 작아지도록 결정 상태를 제어한 금 도금액을 사용하고 있다. 구체적으로는, 실시예 1 로서 제조한 범프에 있어서는, 어닐링 처리 전에 있어서의 범프 단면의 결정립의 모습을 측정하면, 도 7 중 좌측의 분포도에 나타내는 바와 같이, 극히 미세한 결정립이 집합되어 있고, 도 7 중 우측에 나타내는 바와 같이, 그 평균 입경이 0.08 ㎛ 였다. 즉, 실시예 1 로서 제조한 범프는, 어닐링 처리 전에 있어서의 평균 입경이 0.1 ㎛ 이하로 작은 결정립이 극히 미세하게 쌓여서 형성된 것이고, 이로써, 어닐링 처리를 실시해도 도금액의 결정립이 커지지 않고, 어닐링 처리 전후에 걸쳐서 결정립의 크기 변화를 억제할 수 있어, 범프의 표면 거칠기 Ra 가 0.05 ㎛ 이하로 유지되는 것이다.
이와 같이, 본 발명은, 어닐링 처리 전후에 걸쳐서 범프의 표면 거칠기 Ra 를 0.05 ㎛ 이하로 할 수 있고, 이방성 도전막에 포함되는 도전성 입자의 입자경이 작은 경우에도 이것을 균일하게 찌부러뜨릴 수 있어, 제조되는 전기적 접속체에 있어서 양호한 도통 특성을 얻을 수 있음이 밝혀졌다.

Claims (11)

  1. 제 1 전자 부재와 제 2 전자 부재가 이방성 도전막을 개재하여 전기적으로 접속되어 이루어지는 전기적 접속체로서,
    어느 일방의 전자 부재에는 돌기 전극이 형성되어 있고,
    상기 돌기 전극의 정상부는, 어닐링 처리 후의 표면 거칠기 Ra 가 0.05 ㎛ 이하인 평탄면으로 되어 있는 것을 특징으로 하는 전기적 접속체.
  2. 제 1 항에 있어서,
    상기 돌기 전극의 정상부는, 어닐링 처리 후의 표면 거칠기 Ra 가 0.02 ㎛ 이하인 평탄면으로 되어 있는 것을 특징으로 하는 전기적 접속체.
  3. 제 1 항에 있어서,
    상기 돌기 전극의 정상부는, 금 도금에 의해 형성되어 있는 것을 특징으로 하는 전기적 접속체.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 이방성 도전막에 포함되는 도전성 입자의 평균 입경이 4 ㎛ 이하인 것을 특징으로 하는 전기적 접속체.
  5. 제 4 항에 있어서,
    상기 도전성 입자는, 수지 입자를 심재 (芯材) 로 하고, 그 표면에 도전층이 형성되어 있는 것을 특징으로 하는 전기적 접속체.
  6. 제 5 항에 있어서,
    상기 수지 입자는, 20 ％ 압축 변형시의 압축 경도가 100 ∼ 1000 kgf/㎟ 인 것을 특징으로 하는 전기적 접속체.
  7. 제 1 전자 부재와 제 2 전자 부재의 어느 일방에, 도금에 의해 정상부의 표면 거칠기 Ra 가 0.05 ㎛ 이하인 평탄면으로 된 돌기 전극을 형성하는 공정과,
    상기 제 1 전자 부재와 상기 제 2 전자 부재 사이에 이방성 도전막을 개재시키는 공정과,
    가압에 의해 상기 돌기 전극과 대향하는 이방성 도전막의 도전성 입자를 눌러 찌부러뜨려, 상기 제 1 전자 부재와 상기 제 2 전자 부재를 전기적으로 접속하는 공정을 구비하는 것을 특징으로 하는 전기적 접속체의 제조 방법.
  8. 제 7 항에 있어서,
    상기 돌기 전극의 정상부는, 상기 표면 거칠기 Ra 가 0.02 ㎛ 이하인 평탄면으로 되는 것을 특징으로 하는 전기적 접속체의 제조 방법.
  9. 제 7 항에 있어서,
    상기 돌기 전극의 정상부는, 금 도금에 의해 형성하는 것을 특징으로 하는 전기적 접속체의 제조 방법.
  10. 제 7 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 돌기 전극의 정상부는, 어닐링 처리 후의 상기 표면 거칠기 Ra 가 0.02 ㎛ 이하인 평탄면으로 되는 것을 특징으로 하는 전기적 접속체의 제조 방법.
  11. 제 7 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 돌기 전극을 형성할 때에 사용되는 도금액의 결정립은, 어닐링 처리 전에 있어서의 평균 입경이 0.1 ㎛ 이하인 것을 특징으로 하는 전기적 접속체의 제조 방법.
KR1020097022670A 2007-10-29 2008-10-28 전기적 접속체 및 그 제조 방법 KR101505214B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007279941A JP5622137B2 (ja) 2007-10-29 2007-10-29 電気的接続体及びその製造方法
JPJP-P-2007-279941 2007-10-29
PCT/JP2008/069514 WO2009057582A1 (ja) 2007-10-29 2008-10-28 電気的接続体及びその製造方法

Publications (2)

Publication Number Publication Date
KR20100077129A true KR20100077129A (ko) 2010-07-07
KR101505214B1 KR101505214B1 (ko) 2015-03-23

Family

ID=40590973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097022670A KR101505214B1 (ko) 2007-10-29 2008-10-28 전기적 접속체 및 그 제조 방법

Country Status (4)

Country Link
JP (1) JP5622137B2 (ko)
KR (1) KR101505214B1 (ko)
TW (1) TWI443762B (ko)
WO (1) WO2009057582A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012056661A1 (ja) * 2010-10-25 2012-05-03 パナソニック株式会社 電子部品の接合形態
TWI456674B (zh) * 2012-01-03 2014-10-11 Chipbond Technology Corp 半導體封裝方法及其結構
JP6209313B2 (ja) 2012-02-20 2017-10-04 デクセリアルズ株式会社 異方性導電フィルム、接続構造体、接続構造体の製造方法及び接続方法
KR101513642B1 (ko) * 2013-08-21 2015-04-20 엘지전자 주식회사 반도체 디바이스
JP2015179831A (ja) * 2014-02-27 2015-10-08 デクセリアルズ株式会社 接続体、接続体の製造方法及び検査方法
JP2016131246A (ja) * 2015-01-13 2016-07-21 デクセリアルズ株式会社 多層基板
JP6698231B2 (ja) * 2018-02-01 2020-05-27 パナソニック株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56108892A (en) * 1980-01-31 1981-08-28 Electroplating Eng Of Japan Co Plating solution with pure gold
JPH0797587B2 (ja) * 1987-03-12 1995-10-18 株式会社東芝 半導体装置の製造方法
JPH065609A (ja) * 1992-06-17 1994-01-14 Tanaka Kikinzoku Kogyo Kk バンプ形成方法
WO2000045431A1 (en) * 1999-01-27 2000-08-03 Citizen Watch Co., Ltd. Method of packaging semiconductor device using anisotropic conductive adhesive
JP2000269269A (ja) * 1999-03-15 2000-09-29 Toshiba Corp 半導体実装用基板と半導体装置および半導体装置の製造方法
JP2001007137A (ja) * 1999-06-24 2001-01-12 Nec Corp 半導体装置の製造方法
JP3828122B2 (ja) * 2004-05-25 2006-10-04 日本アビオニクス株式会社 電気部品の接続方法
JP2005347452A (ja) * 2004-06-02 2005-12-15 Renesas Technology Corp 半導体装置の製造方法
JP4035138B2 (ja) * 2004-07-20 2008-01-16 松下電工株式会社 フリップチップ実装方法
TW200638497A (en) * 2005-04-19 2006-11-01 Elan Microelectronics Corp Bumping process and bump structure
JP2006303250A (ja) * 2005-04-21 2006-11-02 Ebara Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2009057582A1 (ja) 2009-05-07
TWI443762B (zh) 2014-07-01
TW200935531A (en) 2009-08-16
JP5622137B2 (ja) 2014-11-12
KR101505214B1 (ko) 2015-03-23
JP2009111043A (ja) 2009-05-21

Similar Documents

Publication Publication Date Title
KR20100077129A (ko) 전기적 접속체 및 그 제조 방법
KR102359094B1 (ko) 필러 함유 필름
KR101886909B1 (ko) 이방성 도전 접속 재료, 접속 구조체, 접속 구조체의 제조 방법 및 접속 방법
KR102081570B1 (ko) 이방성 도전 접속 구조체
US6426021B2 (en) Anisotropically electroconductive adhesive material and connecting method
CN114582545A (zh) 各向异性导电性膜及连接构造体
TWI528384B (zh) 使用各向異性導電材料的連接方法及各向異性導電接合體
KR20120042635A (ko) 실장체의 제조 방법, 접속 방법 및 이방성 도전막
KR20210015864A (ko) 접속체, 접속체의 제조 방법, 접속 방법
JP5654289B2 (ja) 実装体の製造方法及び実装体並びに異方性導電膜
JP2010251336A (ja) 異方性導電フィルム及びこれを用いた接続構造体の製造方法
TWI775562B (zh) 異向性導電膜之製造方法、異向性導電膜、異向性導電膜捲裝體、連接構造體之製造方法、連接構造體、填料配置膜之製造方法、及填料配置膜
JP5608504B2 (ja) 接続方法及び接続構造体
CN105430901B (zh) 电子部件及其连接方法、连接体及其制造方法、缓冲材料
KR20220080204A (ko) 필러 함유 필름
JP7193512B2 (ja) 接続材料
TW201810302A (zh) 異向性導電膜之製造方法，及異向性導電膜
JP2002076585A (ja) 電子部品の実装方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
LAPS Lapse due to unpaid annual fee