KR20100076377A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20100076377A
KR20100076377A KR1020080134397A KR20080134397A KR20100076377A KR 20100076377 A KR20100076377 A KR 20100076377A KR 1020080134397 A KR1020080134397 A KR 1020080134397A KR 20080134397 A KR20080134397 A KR 20080134397A KR 20100076377 A KR20100076377 A KR 20100076377A
Authority
KR
South Korea
Prior art keywords
nitride film
semiconductor substrate
trench
liner nitride
film
Prior art date
Application number
KR1020080134397A
Other languages
English (en)
Inventor
배현수
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020080134397A priority Critical patent/KR20100076377A/ko
Publication of KR20100076377A publication Critical patent/KR20100076377A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로서, 반도체 기판을 식각하여 트렌치를 형성하고, 트렌치 내부를 포함하도록 반도체 기판 상에 라이너 질화막을 성장 형성시키며, 성장된 라이너 질화막의 바닥면을 제거하고, 트렌치의 내부를 포함하도록 반도체 기판 상에 갭필 절연막을 형성하고, 갭필 절연막을 평탄화하여 소자분리막을 형성한다. 따라서 본 발명에 의하면 쉘로우 트렌치 아이솔레이션(STI)에서 라이너 질화막을 성장시키고, 성장된 라이너 질화막의 바닥부분을 고밀도 플라즈마 화학증착방식으로 제거하고 갭필함으로써, 핫 일렉트론 트래핑에 의한 펀치 스루를 개선하여 소자의 특성이 강화되고 고전압 소자 적용이 가능하게 되어 신뢰성 있는 소자를 제공할 수 있는 효과가 있다.
반도체 소자, 트렌치, 펀치 스루, 정공, 라이너 질화막, HDP CVD

Description

반도체 소자의 제조방법{Method for fabricating method semiconductor device}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 STI (shallow trench isolation) 구조를 가지는 반도체 소자의 펀치 스루(punch through)를 개선한 제조방법에 관한 것이다.
반도체 소자의 동작 전류를 증가시키기 위해서, 최근에 많이 연구 중에 있는 방법 중 한 가지가 소자에 기계적 응력을 가하여 채널영역에 변형(strain)을 조절하는 방법이다. 즉, 채널영역에 일정한 변형이 일어나면 캐리어(carrier)들의 이동도(mobility)가 영향을 받게 되는데, 이러한 특성을 이용하여 동작 전류를 향상시키고 있다.
특히, NMOS 트랜지스터의 채널영역에 인장변형(tensile strain)이 일어나면, 전자 캐리어(electron carrier)들의 이동도가 향상되고, PMOS 트랜지스터의 채널영역에서 압축변형(compressive strain)이 일어나면 정공 캐리어(hole carrier)들의 이동도가 향상된다.
이러한 동작 특성에 따라, 반도체 소자 사이를 분리하는 방법에서는 선택적 산화에 의한 소자 분리막 형성(LOCal Oxidation of Silicon:LOCOS) 방식 대신에 쉘로우 트렌치 아이솔레이션(Shallow Trench Isolation : STI) 방식이 이용되고 있다.
쉘로우 트렌치 아이솔레이션 방식은 반도체 기판에 형성된 쉘로우 트렌치의 내부에 갭필 절연막(gap filling dielectric layer)이 채워져 소자 분리막을 형성한다. 따라서, 선택적 산화에 의한 소자 분리막 형성 방식에서의 버즈 빅(bird's beak)과 같은 치수 손실의 문제가 없다는 장점 등이 있다.
반면에, 쉘로우 트렌치 아이솔레이션 방식은 선택적 산화에 의한 소자 분리막 형성 방식에 비하여 제조 공정이 복잡하다는 단점이 있다. 또한, 쉘로우 트렌치 아이솔레이션 방식에는 응력(stress), 리세스(recess), 트렌치 갭필(gap fill)이라는 문제점이 있다.
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 제조 방법을 설명하기 위한 공정 단면도들이다.
도 1a 내지 1e를 참조하면, 반도체 기판(10) 상에 패드 산화막(pad oxide:12)과 패드 질화막(pad nitride:14)을 차례로 적층 형성된다. 그리고 패드 질화막(14)상에 포토레지스트 패턴(16)을 형성한 후, 패드 질화막(14) 및 패드 산화막(12)을 식각하여 소자 분리 영역의 반도체 기판(10) 표면을 노출하는 개구부를 갖는 마스크 패턴(17)을 형성한다.
포토레지스트 패턴(16)을 제거한 후, 마스크 패턴(17)을 마스크로 소자 분리 영역의 반도체 기판(10)을 식각하여 트렌치(18)를 형성한다. 또는, 마스크 패턴(17)을 마스크로 하는 식각 대신에 포토레지스트 패턴(16)을 마스크로 하여 패드 질화막(14), 패드 산화막(12) 및 반도체 기판(10)을 연속적으로 식각함으로써, 트렌치(18)를 형성하기도 한다.
그리고 트렌치(18)의 내부를 포함하는 반도체 기판(10) 상에 실리콘 산화막으로 이루어지는 갭필 절연막(24)을 화학기상증착(CVD) 방식으로 형성하며, 갭필 절연막(24)을 화학적 기계적 연마(CMP :Chemical Mechanical Polishing)로 평탄화함으로써, 소자 분리막(24a)을 형성한다. 소자 분리막(24a)은 반도체 기판(10)의 활성영역을 한정한다.
여기서 종래의 반도체 소자는 NMOS나 PMOS의 드레인 전류 차이를 줄이기 위해서 PMOS의 폭을 늘리기도 하지만 소자가 점점 작아짐에 따라 한계를 가지고 있다. 이에 따라 압축응력(compressive stress)을 받는 채널에서 전자 또는 정공의 이동도를 크게 하여 PMOS 실행을 향상시키는 많은 방법들이 이루어지고 있다. 그 중에서 트렌치(18)의 내부에 갭필 절연막(24)을 도포하기 전에 라이너 질화막(도 2에 도시:20)을 증착하여 패드 질화막(14)의 스트레스를 활성영역에 전달하여 PMOS의 포화전류를 증가시키는 방법이 실시되고 있다.
그러나, 라이너 질화막을 적용하는 공정을 이용하면, PMOS의 포화전류의 개선 효과는 있지만, 도 2에서와 같이 반도체 기판(10)과 맞닿은 라이너 질화막(20) 의 바닥면 부분에 핫 일렉트론 트래핑(hot electon trapping)에 의해 트렌치 양단의 P+와 P+ 형태의 소자에서는 펀치 스루를 유발할 수 있다. 이는 쉘로우 트렌치 아이솔레이션(Shallow Trench Isolation : STI)에서의 펀치 스루는 소자의 특성을 악화시키고 고전압 소자에 적용이 불가능해지게 되어 소자의 신뢰성을 저하시키는 문제점이 있었다.
따라서 본 발명에서는 상기와 같은 문제점 해소를 위하여 안출된 것으로서, PMOS의 포화전류의 개선 효과가 있는 라이너 질화막의 형성시 종래의 증착 대신에 라이너 질화막을 성장시키고, 성장된 라이너 질화막의 바닥부분을 고밀도 플라즈마 화학증착방식으로 제거하고 갭필함으로써, 핫 일렉트론 트래핑에 의한 펀치 스루를 개선할 수 있는 반도체 소자의 제조방법을 제공하는 것을 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은, 반도체 기판을 식각하여 트렌치를 형성하고, 트렌치 내부를 포함하도록 반도체 기판 상에 라이너 질화막을 성장 형성시키며, 성장된 라이너 질화막의 바닥면을 게거하고, 트렌치의 내부를 포함하도록 반도체 기판 상에 갭필 절연막을 형성하고, 갭필 절연막을 평탄화하여 소자분리막을 형성하는 반도체 소자의 제조방법을 제공한다.
이상 설명한 바와 같이 본 발명의 반도체 소자의 제조방법에 따르면, 쉘로우 트렌치 아이솔레이션(STI)에서 라이너 질화막을 성장시키고, 성장된 라이너 질화막의 바닥부분을 고밀도 플라즈마 화학증착방식으 제거하고 갭필함으로써, 핫 일렉트 론 트래핑에 의한 펀치 스루를 개선하여 소자의 특성이 강화되고 고전압 소자 적용이 가능하게 되어 신뢰성 있는 소자를 제공할 수 있는 효과가 있다.
이하 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
상기한 기술적 과제를 달성하기 위하여, 본 발명은 반도체 소자의 제조방법을 제공한다. 이 방법에 의하면, 반도체 기판을 식각하여 트렌치를 형성하는 단계와,트렌치 내부를 포함하도록 반도체 기판 상에 라이너 질화막을 성장 형성시키는 단계와, 성장된 라이너 질화막의 바닥면을 제거하고, 트렌치의 내부를 포함하도록 반도체 기판 상에 갭필 절연막을 형성하는 단계와, 갭필 절연막을 평탄화하여 소자분리막을 형성하는 단계를 포함한다.
여기서 갭필 절연막의 형성은 고밀도 플라즈마(HDP : High Density Plasma) 화학적 기상 증착 방식으로 실시되며, 라이너 질화막의 바닥면 제거는 고밀도 플라즈마 화학적 기상 증착 방식의 증착/에칭/증착 공정에서 에칭시 이온의 직진성을 높임으로써 이루어지게 된다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 따라서 도 3a 내지 도 3h는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 공정 단면도이다.
도 3a를 참조하면, 반도체 기판(110) 상에 패드 산화막(112)과 패드 질화막(114)을 차례로 적층 형성된다. 패드 산화막(112)은 열 산화 방식으로 형성된 실리콘 산화막일 수 있다. 패드 산화막(112)은 800℃ 정도의 온도에서 반도체 기판(110)을 열 산화하여 40∼65Å 범위의 두께를 갖게 형성될 수 있다. 패드 질화막(114)은 확산방식 또는 화학적 기상 증착(CVD : Chemical Vapor Deposition) 방식으로 형성된 실리콘 질화막일 수 있다. 패드 질화막(114)은 760℃ 정도의 온도에서 800∼1,500Å 범위의 두께를 갖게 형성될 수 있다. 패드질화막(114)은 산화되기 어려운 성질을 갖기 때문에, 그 하부의 반도체 기판(110)의 표면이 산화되는 것을 방지하는 마스크로서 사용될 수 있다. 또한, 패드 질화막(114) 하부의 패드 산화막(112)은 반도체 기판(110)과 패드 질화막(114) 사이의 계면에 발생하는 응력을 완화하고, 이 응력에 기인하는 반도체 기판(110)의 표면에서의 전위 결함 등이 발생하는 것을 방지할 수 있다.
도 3b를 참조하면, 패드 질화막(114) 상에 포토레지스트 패턴(116)을 형성한다. 포토레지스트 패턴(116)을 마스크로 패드 질화막(114) 및 패드 산화막(112)을 식각하여 패드 질화막 패턴(114a) 및 패드 산화막 패턴(112a)으로 이루어지는 트렌치용 마스크 패턴(117)을 형성한다. 패드 질화막(114) 및 패드 산화막(112)을 식각하는 공정은 건식 식각 방식을 사용할 수 있다.
도 3c를 참조하면, 포토레지스트 패턴(116)을 제거한 후, 트렌치용 마스크 패턴(117)을 마스크로 반도체 기판(110)을 식각하여 트렌치(118)를 형성한다. 트렌치(118)는 이방성 건식 식각 방식으로 반도체 기판(110)을 식각하여 대략 3,500∼4,500Å 범위의 깊이를 갖게 형성될 수 있다. 또는, 트렌치용 마스크 패턴(117)을 마스크로 하는 식각 공정 대신에 포토레지스트 패턴(116)을 마스크로 하여 패드 질화막(114), 패드 산화막(112) 및 반도체 기판(110)을 연속적으로 식각함으로써, 트렌치(118)를 형성할 수도 있다.
도 3d를 참조하면, 트렌치(118)를 형성한 후, 트렌치(118)의 내벽에 식각으로 발생된 스트레스를 감소시키도록 얇은 실리콘 산화막(120)을 형성한다. 산화막(120)의 두께는 40∼80Å인 것이 바람직하다.
그리고 도 3e에서는, 산화막(120)이 형성된 트렌치(118)의 내벽을 포함하는 반도체 기판(110) 상에 라이너 질화막(122)을 형성한다. 라이너 질화막(122)은 바람직하게 성장 방식으로 형성된 실리콘 질화막일 수 있다.
트렌치(118)의 내벽에 형성되는 라이너 질화막(122)은 성장을 통해 경사진 내측벽의 두께와 바닥면의 두께는 차이가 나게 된다. 즉, 성장에 따른 라이너 질화막(122)은 트렌치(118)의 상단부가 제일 두껍게 나타나고, 다음으로 경사진 내측벽이 두껍고 바닥면은 상대적으로 얇은 대략 50Å 범위의 두께를 갖게 형성될 수 있다.
라이너 질화막(122)은 트렌치(118) 내벽의 산화를 방지하고, 후속 공정에서의 응력 발생을 억제하기 위해서 형성할 수 있다.
도 3f와 도 3g를 참조하면, 트렌치(118)를 포함하는 반도체 기판(110)을 덮는 상에 갭필 절연막(124)을 형성한다.
갭필 절연막(124)은 실리콘 산화막일 수 있다. 바람직하게 갭필 절연막(124)은 고밀도 플라즈마(HDP : High Density Plasma) 화학적 기상 증착 방식이 사용될 수 있다.
고밀도 플라즈마 화학적 기상 증착 방식을 통하여 상대적으로 얇게 형성된 라이너 질화막(122)의 바닥면 제거가 이루어지게 되며, 특히 고밀도 플라즈마 화학적 기상 증착 방식의 증착/에칭/증착 공정 중에서 에칭공정시 이온의 직진성에 의해 측벽의 라이너 질화막(122)은 충분히 남아 있게 되고, 바닥면의 라이너 질화막(122)만이 제거될 수 있다.
도 3h를 참조하면, 갭필 절연막(124)을 평탄화하여 소자 분리막(124a)을 형성한다.
갭필 절연막(124)을 화학적 기계적 연마(CMP :Chemical Mechanical Polishing) 방식으로 평탄화하는 것일 수 있다.
추후 공정으로 채널 이온 주입, 게이트 절연막 형성, 게이트 전극 형성, 제 1 스페이서(spacer) 형성, 저농도 불순물 영역 형성(LDD : Lightly Doped Drain), 제 2 스페이서 형성, 소오스/드레인 영역 형성, 샐리사이드 형성 및 콘택 플러그(contact plug) 형성 등의 일반적인 공정을 진행하여 반도체 소자를 제조할 수 있다.
그러므로, 본 발명에 따르면, 트렌치(118)의 내부에 라이너 질화막(122)을 성장시키고, 성장된 라이너 질화막(122)의 바닥면을 제거함으로써, 펀치 스루를 개선하여 소자의 특성이 강화되고 고전압 소자 적용이 가능하게 되어 신뢰성 있는 소자를 제공할 수 있다.
이상에서 설명한 것은 본 발명에 따른 반도체 소자의 제조방법은 하나의 바람직한 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 사상이 있다고 할 것이다.
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 제조 방법을 설명하기 위한 공정 단면도이고,
도 2는 종래의 기술에 따른 반도체 소자를 보여주는 개략적인 단면도이고,
도 3a 내지 도 3h는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 공정 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 기판 112 : 패드 산화막
114 : 패드 질화막 116 : 포토레지스트 패턴
117 : 마스크 패턴 118 : 트렌치
120 : 산화막 122 : 라이너 산화막
124 : 갭필 절연막 124a : 소자분리막

Claims (3)

  1. 반도체 기판을 식각하여 트렌치를 형성하고,
    상기 트렌치 내부를 포함하도록 상기 반도체 기판 상에 라이너 질화막을 성장 형성시키며,
    상기 성장된 라이너 질화막의 바닥면을 제거하고, 상기 트렌치의 내부를 포함하도록 상기 반도체 기판 상에 갭필 절연막을 형성하고,
    상기 갭필 절연막을 평탄화하여 소자분리막을 형성하는
    반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 갭필 절연막의 형성은 고밀도 플라즈마 화학적 기상 증착 방식으로 실시되는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서,
    증착/에칭/증착 공정으로 진행되는 고밀도 플라즈마 화학적 기상 증착 방식에서 상기 에칭 공정시 이온의 직진성에 의해 상기 라이너 질화막의 바닥면 제거가 이루어지는 반도체 소자의 제조방법.
KR1020080134397A 2008-12-26 2008-12-26 반도체 소자의 제조방법 KR20100076377A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080134397A KR20100076377A (ko) 2008-12-26 2008-12-26 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080134397A KR20100076377A (ko) 2008-12-26 2008-12-26 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20100076377A true KR20100076377A (ko) 2010-07-06

Family

ID=42638106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080134397A KR20100076377A (ko) 2008-12-26 2008-12-26 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20100076377A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112216740A (zh) * 2019-07-09 2021-01-12 联华电子股份有限公司 高电子迁移率晶体管的绝缘结构以及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112216740A (zh) * 2019-07-09 2021-01-12 联华电子股份有限公司 高电子迁移率晶体管的绝缘结构以及其制作方法

Similar Documents

Publication Publication Date Title
KR100282452B1 (ko) 반도체 소자 및 그의 제조 방법
US8962430B2 (en) Method for the formation of a protective dual liner for a shallow trench isolation structure
US20020127818A1 (en) Recess-free trench isolation structure and method of forming the same
US20070278589A1 (en) Semiconductor device and fabrication method thereof
KR20090128885A (ko) Ｐｍｏｓ 영역에 라이너 질화막이 없는 소자분리막형성방법
KR100764742B1 (ko) 반도체 소자 및 그 제조 방법
KR101608902B1 (ko) 소자 분리 구조물을 갖는 반도체 소자
JP2001332615A (ja) 半導体素子の製造方法
KR20100046406A (ko) 반도체 소자 및 그 제조방법
US6893940B2 (en) Method of manufacturing semiconductor device
KR20100076377A (ko) 반도체 소자의 제조방법
KR20120090544A (ko) 반도체 소자 및 그 제조 방법
KR100466207B1 (ko) 반도체 소자의 제조 방법
US20210217655A1 (en) Deep Trench Isolation And Substrate Connection on SOI
KR100519648B1 (ko) 반도체 소자의 제조 방법
KR100520512B1 (ko) 질소 이온 주입 공정을 포함한 반도체 제조 방법
JP2000150870A (ja) 半導体装置およびその製造方法
KR20100078000A (ko) 반도체 소자 및 그 제조방법
KR100842487B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100539005B1 (ko) 반도체 소자의 제조 방법
KR100579962B1 (ko) 반도체 소자의 제조 방법
JP6005364B2 (ja) 半導体装置の製造方法及び半導体装置
KR20070106167A (ko) 반도체 소자의 제조방법
KR20090073406A (ko) 반도체 소자 제조 방법
KR20100018830A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination