KR20100073907A - 오실레이터 및 이를 이용한 리프레쉬 주기조절회로 - Google Patents

오실레이터 및 이를 이용한 리프레쉬 주기조절회로 Download PDF

Info

Publication number
KR20100073907A
KR20100073907A KR1020080132697A KR20080132697A KR20100073907A KR 20100073907 A KR20100073907 A KR 20100073907A KR 1020080132697 A KR1020080132697 A KR 1020080132697A KR 20080132697 A KR20080132697 A KR 20080132697A KR 20100073907 A KR20100073907 A KR 20100073907A
Authority
KR
South Korea
Prior art keywords
node
signal
pull
test
response
Prior art date
Application number
KR1020080132697A
Other languages
English (en)
Other versions
KR101046994B1 (ko
Inventor
이은령
나종철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080132697A priority Critical patent/KR101046994B1/ko
Publication of KR20100073907A publication Critical patent/KR20100073907A/ko
Application granted granted Critical
Publication of KR101046994B1 publication Critical patent/KR101046994B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12015—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising clock generation or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 제1 노드와 접지전압 사이에 연결되어, 제1 테스트신호에 응답하여 상기 제1 노드를 풀다운 구동하는 제1 풀다운부; 상기 제1 노드와 상기 접지전압 사이에 연결되어, 제2 테스트신호에 응답하여 상기 제1 노드를 풀다운 구동하는 제2 풀다운부; 상기 제1 노드의 신호와 기준전압을 비교하여 비교신호를 생성하는 비교부; 및 상기 비교신호에 응답하여 상기 제1 노드를 풀업구동하는 풀업부를 포함하는 오실레이터를 제공한다.
오실레이터, 리프레쉬주기

Description

오실레이터 및 이를 이용한 리프레쉬 주기조절회로{OSCILLATOR AND REFRESH PERIOD CONTROL CIRCUIT}
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 구체적으로는 리프레쉬 주기를 용이하게 조절할 수 있도록 하는 오실레이터 및 이를 이용한 리프레쉬 주기조절회로에 관한 것이다.
최근 이동전화 단말기, PDA(personal digital assistant) 등의 모바일 제품들에 대한 수요가 급격히 증가함에 따라 이러한 모바일 제품에 장착되는 DRAM(Dynamic Random Access Memory)의 전류 소모를 낮추려는 노력이 계속되고 있다. 특히, 모바일 제품용 DRAM의 리프레쉬(refresh) 전류를 줄이는 것이 큰 이슈가 되고 있다.
반도체 메모리 장치 중에서도 디램(DRAM)은 SRAM(Static Random Access Memory)이나 플레쉬 메모리(Flesh Memory)와 달리 시간이 흐름에 따라 메모리 셀에 저장된 정보가 사라지는 현상이 발생한다. 이러한 현상을 방지하기 위하여 외부에 서 일정 주기마다 셀에 저장된 정보를 다시 기입해주는 동작을 수행하도록 하고 있으며, 이러한 일련의 동작을 리프레쉬라고 한다. 리프레쉬는 뱅크 안의 각 셀들이 가지는 리텐션 타임(retention time)안에 적어도 한 번씩 워드라인을 활성화해서 데이터를 센싱하여 증폭시켜 주는 방식으로 행해진다. 여기서, 리텐션 타임이란 셀에 어떤 데이터를 기록한 후 리프레쉬 없이 데이터가 셀에 유지될 수 있는 시간을 말한다.
일반적으로 리텐션 타임안에 적어도 한번씩 리프레쉬가 수행되도록 하기 위해 퓨즈옵션을 구비하고, 퓨즈옵션에 따라 리프레쉬 주기를 조절하는 오실레이터를 사용하고 있다. 그런데, 디램이 제작 완료된 후 리프레쉬 주기가 목표치로 나오지 않는 경우 퓨즈옵션을 변경하면서 리프레쉬 주기를 목표치로 조절해야 한다. 그러나, 일일이 퓨즈옵션을 변경하는 것은 큰 부담으로 작용하고, 더욱이 리프레쉬 주기와 목표치와의 차이가 크다면 퓨즈옵션의 변경만으로 리프레쉬 주기를 조절하는 것은 용이하지 않은 문제가 있다.
본 발명은 디램 제작 완료 전 리프레쉬 주기를 순차적으로 조절할 수 있는 테스트모드를 제공함으로써, 리프레쉬 주기를 용이하게 조절할 수 있도록 하는 오실레이터 및 이를 이용한 리프레쉬 주기조절회로를 개시한다.
이를 위해 본 발명은 제1 노드와 접지전압 사이에 연결되어, 제1 테스트신호에 응답하여 상기 제1 노드를 풀다운 구동하는 제1 풀다운부; 상기 제1 노드와 상기 접지전압 사이에 연결되어, 제2 테스트신호에 응답하여 상기 제1 노드를 풀다운 구동하는 제2 풀다운부; 상기 제1 노드의 신호와 기준전압을 비교하여 비교신호를 생성하는 비교부; 및 상기 비교신호에 응답하여 상기 제1 노드를 풀업구동하는 풀업부를 포함하는 오실레이터를 제공한다.
또한, 본 발명은 적어도 하나의 제어신호에 응답하여 커맨드신호를 디코딩하여 테스트인에이블신호를 생성하는 테스트신호인에이블신호 생성부; 상기 테스트인에이블신호에 응답하여 제1 및 제2 테스트신호를 카운팅하는 테스트신호 카운터; 및 상기 제1 및 제2 테스트신호에 응답하여 리프레쉬 주기를 조절하는 오실레이터를 포함하는 리프레쉬 주기조절회로를 제공한다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 리프레쉬 주기조절회로의 구성을 도시한 블럭도이다.
도 1에 도시된 바와 같이, 본 실시예에 따른 리프레쉬 주기조절회로는 테스트인에이블신호 생성부(1), 테스트신호 카운터(2) 및 오실레이터(3)로 구성된다.
테스트인에이블신호 생성부(1)는 내부클럭(ICLK)에 동기하여 커맨드신호(CMD), 클럭인에이블신호(CKE), 칩셀렉트신호(CSB)를 입력받아 테스트인에이블신호(TMEN)를 생성한다. 테스트인에이블신호 생성부(1)는 커맨드버퍼회로와 동일한 회로적 구현을 가지며, MRS(Mode Register Set)에 의해 설정된 커맨드신호(CMD), 클럭인에이블신호(CKE), 칩셀렉트신호(CSB)의 조합이 입력되는 경우 펄스신호인 테스트인에이블신호(TMEN)를 생성한다. 여기서, 커맨드신호(CMD)는 로우어드레스스트로브신호(RAS, Row Address Strobing signal), 컬럼어드레스스트로브신호(CAS, Column Address Strobing signal), 라이트인에이블신호(WE, Write Enable signal)등이 포함될 수 있으며, LPDDR2(Low Power DDR2)의 경우 어드레스커맨드(CA<0:9>)를 통해 입력된다. 어드레스커맨드(CA<0:9>)는 어드레스신호와 커맨드신호를 모두 포함하며 클럭신호(ICLK)에 동기되어 어드레스신호 또는 커맨드신호로 입력된다.
테스트신호 카운터(2)는, 도 2에 도시된 바와 같이, 제1 내지 제4 카운터(20-23)로 구성되어, 펄스신호인 테스트인에이블신호(TMEN)를 입력받아 제1 내지 제4 테스트신호(TM<1:4>)를 카운팅한다. 좀 더 구체적으로 제1 카운터(20)는 펄스신호인 테스트인에이블신호(TMEN)의 두배 주기를 갖는 제1 테스트신호(TM<1>)를 생성하고, 제2 카운터(21)는 제1 테스트신호(TM<1>)의 두배 주기를 갖는 제2 테스트 신호(TM<2>)를 생성하며, 제3 카운터(22)는 제2 테스트신호(TM<2>)의 두배 주기를 갖는 제3 테스트신호(TM<3>)를 생성하고, 제4 카운터(23)는 제3 테스트신호(TM<3>)의 두배 주기를 갖는 제4 테스트신호(TM<4>)를 생성한다. 따라서, 제1 내지 제4 테스트신호(TM<1:4>)는 순차적으로 업 카운팅(up counting)된다.
오실레이터(3)는, 도 3에 도시된 바와 같이, 제1 내지 제4 풀다운부(30-33), 비교부(34) 및 풀업부(35)로 구성된다.
제1 풀다운부(30)는 노드(nd30)과 노드(nd31) 사이에 연결된 퓨즈(F30)와, 노드(nd31)과 노드(nd32) 사이에 연결되어 제1 테스트신호(TM<1>)에 응답하여 턴온되는 스위치소자로 동작하는 NMOS 트랜지스터(N302)와, 노드(nd32)과 접지전압(VSS) 사이에 직렬 연결된 NMOS 트랜지스터들(N303-N305)로 구성된다. 여기서, NMOS 트랜지스터들(N303-N305)는 다이오드소자로 동작한다.
제2 풀다운부(31)는 노드(nd30)과 노드(nd33) 사이에 연결된 퓨즈(F31)와, 노드(nd33)과 노드(nd34) 사이에 연결되어 제2 테스트신호(TM<2>)에 응답하여 턴온되는 스위치소자로 동작하는 NMOS 트랜지스터(N306)와, 노드(nd34)과 접지전압(VSS) 사이에 직렬 연결된 NMOS 트랜지스터들(N307-N309)로 구성된다. 여기서, NMOS 트랜지스터들(N307-N309)는 다이오드소자로 동작한다.
제3 풀다운부(32)는 노드(nd30)과 노드(nd35) 사이에 연결된 퓨즈(F32)와, 노드(nd35)과 노드(nd36) 사이에 연결되어 제3 테스트신호(TM<3>)에 응답하여 턴온되는 스위치소자로 동작하는 NMOS 트랜지스터(N310)와, 노드(nd36)과 접지전압(VSS) 사이에 직렬 연결된 NMOS 트랜지스터들(N311-N313)로 구성된다. 여기서, NMOS 트랜지스터들(N311-N313)는 다이오드소자로 동작한다.
제4 풀다운부(33)는 노드(nd30)과 노드(nd37) 사이에 연결된 퓨즈(F33)와, 노드(nd37)과 노드(nd38) 사이에 연결되어 제4 테스트신호(TM<4>)에 응답하여 턴온되는 스위치소자로 동작하는 NMOS 트랜지스터(N314)와, 노드(nd38)과 접지전압(VSS) 사이에 직렬 연결된 NMOS 트랜지스터들(N315-N317)로 구성된다. 여기서, NMOS 트랜지스터들(N315-N317)는 다이오드소자로 동작한다.
실시예에 따라서는 제1 내지 제4 풀다운부(30-33)에 포함된 NMOS 트랜지스터들의 사이즈를 조절함으로써, 제1 내지 제4 풀다운부(30-33)의 풀다운 구동력을 각각 다르게 설정할 수도 있다.
비교부(34)는 전류미러를 형성하는 PMOS 트랜지스터(P30, P31)와, 노드(nd30)의 신호를 입력받는 NMOS 트랜지스터(N318)와, 기준전압(VREF)을 입력받는 NMOS 트랜지스터(N319)와, 파워다운모드가 아닌 경우 하이레벨인 파워다운신호(DPDB)에 응답하여 턴온되는 NMOS 트랜지스터(N320)와, 노드(nd39)의 신호를 반전시켜 비교신호(COM)를 생성하는 인버터(IV30)로 구성된다. 이와 같은 구성의 비교부(34)는 노드(nd30)의 신호가 기준전압(VREF)보다 낮은 레벨인 경우 로우레벨의 비교신호(COM)를 생성하고, 노드(nd30)의 신호가 기준전압(VREF)보다 높은 레벨인 경우 하이레벨의 비교신호(COM)를 생성한다.
풀업부(35)는 비교신호(COM)에 응답하여 노드(nd30)을 외부전압(VDD)으로 풀업구동하는 PMOS 트랜지스터(P32)로 구성된다. 풀업부(35)는 노드(nd30)의 신호가 기준전압(VREF)보다 낮은 레벨일 때 노드(nd30)를 외부전압(VDD)으로 풀업구동한 다.
이와 같이 구성된 리프레쉬 주기조절회로의 동작을 도 4 및 도 5를 참고하여 설명하면 다음과 같다.
우선, 테스트인에이블신호 생성부(1)는 MRS(Mode Register Set)에 의해 설정된 커맨드신호(CMD), 클럭인에이블신호(CKE), 칩셀렉트신호(CSB)의 조합이 입력되는 경우 펄스신호인 테스트인에이블신호(TMEN)를 생성한다.
다음으로, 테스트신호 카운터(2)는, 도 2에 도시된 바와 같이, 제1 내지 제4 카운터(20-23)로 구성되어, 펄스신호인 테스트인에이블신호(TMEN)를 입력받아 제1 내지 제4 테스트신호(TM<1:4>)를 카운팅한다. 제1 내지 제4 테스트신호(TM<1:4>)는 도 4에 도시된 바와 같이 '0, 0, 0, 1'(X)에서부터 '1, 1, 1, 1'(Y)까지 업카운팅된다. 여기서, '0'은 로우레벨이고, '1'은 하이레벨이며, '0, 0, 0, 1'은 제1 테스트신호(TM<1>)만 하이레벨이고, 제2 내지 제3 테스트신호(TM<2:4>)는 모두 로우레벨임을 의미한다.
다음으로, 오실레이터(3)는 제1 내지 제4 테스트신호(TM<1:4>)를 입력받아 리프레쉬 주기를 조절한다. 좀 더 구체적으로, 하이레벨의 제1 테스트신호(TM<1>)는 NMOS 트랜지스터(N302)를 턴온시켜 제1 풀다운부(30)을 구동시키고, 하이레벨의 제2 테스트신호(TM<2>)는 NMOS 트랜지스터(N306)를 턴온시켜 제2 풀다운부(31)을 구동시키며, 하이레벨의 제3 테스트신호(TM<3>)는 NMOS 트랜지스터(N310)를 턴온시켜 제3 풀다운부(32)을 구동시키고, 하이레벨의 제4 테스트신호(TM<4>)는 NMOS 트랜지스터(N314)를 턴온시켜 제4 풀다운부(33)을 구동시킨다. 이와 같이, 제1 내지 제4 테스트신호(TM<1:4>)에 따라 제1 내지 제4 풀다운부(30-33)의 구동여부가 결정되므로, 노드(nd30)를 풀다운 구동시키는 구동력은 제1 내지 제4 풀다운부(30-33)의 구동여부를 결정하는 제1 내지 제4 테스트신호(TM<1:4>)에 따라 결정된다. 즉, 제1 내지 제4 풀다운부(30-33) 중 구동되는 풀다운부가 많을 수록 노드(nd30)의 레벨은 빠르게 풀다운 구동되고, 그 결과 리프레쉬 주기는 짧아진다.
도 5를 참고하면 제1 내지 제4 테스트신호(TM<1:4>)가 '0, 0, 0, 1'(X)이어인 경우 제1 풀다운부(30)만 구동되고, 이 경우 리프레쉬 주기는 P1이 된다. 한편, 제1 내지 제4 테스트신호(TM<1:4>)가 '1, 1, 1, 1'(Y)인 경우 제1 내지 제4 풀다운부(30-33)가 모두 구동되고, 이 경우 리프레쉬 주기는 P2가 된다. P2는 P1보다 짧으므로, 구동되는 풀다운부의 수가 증가할 수록 리프레쉬 주기가 짧아짐을 확인할 수 있다.
다음으로, 카운팅되는 제1 내지 제4 테스트신호(TM<1:4>)에 의해 목표치의 리프레쉬 주기를 검출한 경우 제1 내지 제4 테스트신호(TM<1:4>)에 따라 퓨즈들(F30-F33)의 커팅여부를 결정한다. 예를 들어, 제1 내지 제4 테스트신호(TM<1:4>)가 '0, 0, 0, 1'인 경우의 리프레쉬 주기가 목표치에 부합하는 경우 제1 풀다운부(30)만 구동되도록 퓨즈들(F31-F33)을 커팅하고, 퓨즈(F30)만 커팅하지 않는다. 테스트 종료 후 제1 내지 제4 테스트신호(TM<1:4>)를 하이레벨로 설정하면 목표치의 리프레쉬 주기가 설정되도록 제1 풀다운부(30)만 구동된다.
이상을 정리하면 본 실시예의 리프레쉬 주기조절회로는 순차적으로 카운팅되는 테스트신호들을 생성하고, 테스트신호에 따라 풀다운 구동력을 조절하여 리프레 쉬 주기를 조절한다. 따라서, 테스터는 본 실시예의 리프레쉬 주기조절회로를 이용하여 목표치에 맞는 리프레쉬 주기를 생성하는 테스트신호의 조합을 찾고, 이에 따라 퓨즈옵션을 커팅하여 리프레쉬 주기를 용이하게 조절할 수 있다.
도 1은 본 발명의 일 실시예에 따른 리프레쉬 주기조절회로의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 리프레쉬 주기조절회로에 포함된 테스트신호 카운터의 구성을 도시한 블럭도이다.
도 3은 도 1에 도시된 리프레쉬 주기조절회로에 포함된 오실레이터의 회로도이다.
도 4는 도 2에 도시된 테스트신호 카운터에서 생성되는 제1 내지 제4 테스트신호의 파형도이다.
도 5는 도 1에 도시된 리프레쉬 오실레이터에 의해 리프레쉬 주기가 조절되는 것을 보여주는 도면이다.
<도면의 주요부분에 대한 부호의 설명>
1: 테스트인에이블신호 생성부 2: 테스트신호 카운터
20-23: 제1 내지 제4 카운터 3: 오실레이터
30-33: 제1 내지 제4 풀다운부 34: 비교부
35: 풀업부

Claims (14)

  1. 제1 노드와 접지전압 사이에 연결되어, 제1 테스트신호에 응답하여 상기 제1 노드를 풀다운 구동하는 제1 풀다운부;
    상기 제1 노드와 상기 접지전압 사이에 연결되어, 제2 테스트신호에 응답하여 상기 제1 노드를 풀다운 구동하는 제2 풀다운부;
    상기 제1 노드의 신호와 기준전압을 비교하여 비교신호를 생성하는 비교부; 및
    상기 비교신호에 응답하여 상기 제1 노드를 풀업구동하는 풀업부를 포함하는 오실레이터.
  2. 제 1 항에 있어서, 상기 제1 및 제2 테스트신호는 순차적으로 카운팅되는 오실레이터.
  3. 제 1 항에 있어서, 상기 제1 풀다운부는
    상기 제1 노드와 제2 노드 사이에 연결된 퓨즈;
    상기 제2 노드와 제3 노드 사이에 연결되어, 상기 제1 테스트신호에 응답하여 턴온되는 스위치; 및
    상기 제3 노드와 접지전압 사이에 연결된 적어도 하나의 다이오드를 포함하는 오실레이터.
  4. 제 1 항에 있어서, 상기 제2 풀다운부는
    상기 제1 노드와 제2 노드 사이에 연결된 퓨즈;
    상기 제2 노드와 제3 노드 사이에 연결되어, 상기 제2 테스트신호에 응답하여 턴온되는 스위치; 및
    상기 제3 노드와 접지전압 사이에 연결된 적어도 하나의 다이오드를 포함하는 오실레이터.
  5. 제 1 항에 있어서, 상기 비교부는 상기 제1 노드의 신호가 상기 기준전압보다 낮은 레벨인 경우 인에이블되는 상기 비교신호를 생성하는 오실레이터.
  6. 제 5 항에 있어서, 상기 풀업부는 상기 비교신호가 인에이블되는 경우 상기 제1 노드를 외부전압으로 풀업구동하는오실레이터.
  7. 적어도 하나의 제어신호에 응답하여 커맨드신호를 디코딩하여 테스트인에이블신호를 생성하는 테스트신호인에이블신호 생성부;
    상기 테스트인에이블신호에 응답하여 제1 및 제2 테스트신호를 카운팅하는 테스트신호 카운터; 및
    상기 제1 및 제2 테스트신호에 응답하여 리프레쉬 주기를 조절하는 오실레이터를 포함하는 리프레쉬 주기조절회로.
  8. 제 7 항에 있어서, 상기 테스트신호인에이블신호 생성부는 MRS(Mode Register Set)에 의해 설정된 제어신호 및 커맨드신호의 조합이 입력되는 경우 인에이블되는 상기 테스트인에이블신호를 생성하는 리프레쉬 주기조절회로.
  9. 제 7 항에 있어서, 상기 테스트신호 카운터는 상기 테스트인에이블신호가 인에이블되는 경우 제1 및 제2 테스트신호를 업카운팅하는 리프레쉬 주기조절회로.
  10. 제 7 항에 있어서, 오실레이터는
    제1 노드와 접지전압 사이에 연결되어, 제1 테스트신호에 응답하여 상기 제1 노드를 풀다운 구동하는 제1 풀다운부;
    상기 제1 노드와 상기 접지전압 사이에 연결되어, 제2 테스트신호에 응답하여 상기 제1 노드를 풀다운 구동하는 제2 풀다운부;
    상기 제1 노드의 신호와 기준전압을 비교하여 비교신호를 생성하는 비교부; 및
    상기 비교신호에 응답하여 상기 제1 노드를 풀업구동하는 풀업부를 포함하는 리프레쉬 주기조절회로.
  11. 제 10 항에 있어서, 상기 제1 풀다운부는
    상기 제1 노드와 제2 노드 사이에 연결된 퓨즈;
    상기 제2 노드와 제3 노드 사이에 연결되어, 상기 제1 테스트신호에 응답하여 턴온되는 스위치; 및
    상기 제3 노드와 접지전압 사이에 연결된 적어도 하나의 다이오드를 포함하는 리프레쉬 주기조절회로.
  12. 제 10 항에 있어서, 상기 제2 풀다운부는
    상기 제1 노드와 제2 노드 사이에 연결된 퓨즈;
    상기 제2 노드와 제3 노드 사이에 연결되어, 상기 제2 테스트신호에 응답하여 턴온되는 스위치; 및
    상기 제3 노드와 접지전압 사이에 연결된 적어도 하나의 다이오드를 포함하는 리프레쉬 주기조절회로.
  13. 제 10 항에 있어서, 상기 비교부는 상기 제1 노드의 신호가 상기 기준전압보다 낮은 레벨인 경우 인에이블되는 상기 비교신호를 생성하는 리프레쉬 주기조절회로.
  14. 제 13 항에 있어서, 상기 풀업부는 상기 비교신호가 인에이블되는 경우 상기 제1 노드를 외부전압으로 풀업구동하는 리프레쉬 주기조절회로.
KR1020080132697A 2008-12-23 2008-12-23 리프레쉬 주기조절회로 KR101046994B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080132697A KR101046994B1 (ko) 2008-12-23 2008-12-23 리프레쉬 주기조절회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080132697A KR101046994B1 (ko) 2008-12-23 2008-12-23 리프레쉬 주기조절회로

Publications (2)

Publication Number Publication Date
KR20100073907A true KR20100073907A (ko) 2010-07-01
KR101046994B1 KR101046994B1 (ko) 2011-07-06

Family

ID=42636774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080132697A KR101046994B1 (ko) 2008-12-23 2008-12-23 리프레쉬 주기조절회로

Country Status (1)

Country Link
KR (1) KR101046994B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9201415B2 (en) 2011-08-09 2015-12-01 SK Hynix Inc. Internal control signal regulation circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548566B1 (ko) * 2003-07-24 2006-02-02 주식회사 하이닉스반도체 메모리 장치의 셀프 리프레쉬 주기 측정 방법 및 그 장치
JP4381750B2 (ja) * 2003-08-28 2009-12-09 株式会社ルネサステクノロジ 半導体集積回路
KR100549621B1 (ko) * 2003-11-25 2006-02-03 주식회사 하이닉스반도체 셀프 리프래쉬용 오실레이터

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9201415B2 (en) 2011-08-09 2015-12-01 SK Hynix Inc. Internal control signal regulation circuit

Also Published As

Publication number Publication date
KR101046994B1 (ko) 2011-07-06

Similar Documents

Publication Publication Date Title
US8854910B2 (en) Semiconductor memory device and refresh method thereof
JP5142504B2 (ja) 内部電圧発生回路
JP4758228B2 (ja) 半導体メモリ装置のレイテンシ制御回路
US7227794B2 (en) Internal voltage generation control circuit and internal voltage generation circuit using the same
US7570536B2 (en) Column redundancy circuit
US6813210B2 (en) Semiconductor memory device requiring refresh operation
JP2012515411A (ja) メモリアレイのための動的な漏洩制御
US8194488B2 (en) Auto-refresh operation control circuit for reducing current consumption of semiconductor memory apparatus
KR20150080261A (ko) 액티브 제어 장치 및 이를 포함하는 반도체 장치
US8780661B2 (en) Self refresh pulse generation circuit
KR100431289B1 (ko) 반도체 메모리 장치의 비트라인 센스앰프 제어회로
KR100576922B1 (ko) 고전압 발생 회로
KR101046994B1 (ko) 리프레쉬 주기조절회로
KR20100064103A (ko) 반도체 메모리 장치 및 그 구동방법
KR20070036598A (ko) 프리차지 제어 장치
KR100858876B1 (ko) 리프레쉬 모드를 갖는 반도체메모리소자 및 그의 구동 방법
US7057953B2 (en) Semiconductor memory device with stable auto-precharge operation
KR100816729B1 (ko) 코어전압 생성 장치 및 그를 포함하는 반도체 메모리 장치
CN110047524B (zh) 半导体存储器件
KR100695512B1 (ko) 반도체 메모리 장치
US7545687B2 (en) Semiconductor memory device
KR20140060684A (ko) 반도체 메모리 장치의 오버 드라이브 펄스 및 컬럼 선택 펄스 생성 회로
KR100792364B1 (ko) 고전압 발생 장치 및 이를 포함하는 반도체 메모리 장치
KR100772541B1 (ko) 반도체 메모리 소자 및 그 구동방법
KR100687877B1 (ko) 액티브 코아전압 드라이버 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee