KR20100053789A - 상변화 패턴의 리프팅을 방지할 수 있는 상변화 메모리 소자 - Google Patents
상변화 패턴의 리프팅을 방지할 수 있는 상변화 메모리 소자 Download PDFInfo
- Publication number
- KR20100053789A KR20100053789A KR1020080112585A KR20080112585A KR20100053789A KR 20100053789 A KR20100053789 A KR 20100053789A KR 1020080112585 A KR1020080112585 A KR 1020080112585A KR 20080112585 A KR20080112585 A KR 20080112585A KR 20100053789 A KR20100053789 A KR 20100053789A
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- change pattern
- word lines
- memory device
- heating electrode
- Prior art date
Links
- 238000010438 heat treatment Methods 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 8
- 239000012782 phase change material Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
Landscapes
- Semiconductor Memories (AREA)
Abstract
상변화 패턴의 리프팅을 방지할 수 있는 상변화 메모리 소자를 개시한다. 개시된 상변화 메모리 소자는 반도체 기판, 상기 반도체 기판상에 형성되며, 등간격으로 평행하게 연장되는 복수개의 워드 라인, 상기 워드 라인 각각에 일정 등간격을 가지고 배열되는 복수의 가열 전극, 및 상기 워드 라인 한 쌍을 지나도록 배치되며, 그 양 단부가 상기 한 쌍의 워드 라인상의 가열 전극과 각각 콘택되도록 구성된 상변화 패턴을 포함한다.
상변화, 메모리, GST, 가열 전극
Description
본 발명은 상변화 메모리 소자에 관한 것으로, 보다 구체적으로는 상변화 패턴의 리프팅을 방지할 수 있는 상변화 메모리 소자에 관한 것이다.
반도체 기억 소자들은 전원 공급이 중단 되었을 때, 데이터의 보유 유무에 따라, 크게 휘발성 메모리 소자 및 비휘발성 메모리 소자로 나눌 수 있다. 휘발성 메모리 소자들에는 대표적으로 디램(DRAM) 및 에스램(SRAM)이 있으며, 비휘발성 메모리 소자에는 대표적으로 플래쉬(Flash) 소자가 있다.
이와 같은 전형적인 메모리 소자들은 저장된 전하 유무에 따라 논리 '0' 또는 논리 '1'을 나타낸다. 휘발성 메모리 소자인 디램은, 주기적인 리프레쉬 동작이 필요하기 때문에, 높은 전하 저장능력이 요구되며, 이로 인해 커패시터 전극의 표면적을 증가시키기 위해 많은 노력이 시도되고 있다. 하지만 커패시터 전극의 표면적 증가는 디램 소자의 집적도 증가를 어렵게 한다. 한편 통상적인 플래쉬 기억 셀들은 반도체 기판에 차례로 적층된 게이트 절연막, 부유게이트, 유전체막 및 제어게이트로 구성된 게이트 패턴을 갖는다. 플래쉬 메모리 셀의 데이타를 기입 또는 소거하는 원리는 상기 게이트 절연막을 통하여 전하들 터널링시키는 방법을 사용한다. 이때, 전원전압에 비하여 높은 동작전압이 요구된다. 이로 인하여, 상기 플래쉬 기억 소자들은 기입동작 및 소거동작에 필요한 전압을 형성하기 위하여 승압 회로가 요구된다.
현재에는 비휘발 특성 및 임의 접근이 가능하고, 높은 집적도를 달성할 수 있는 차세대 메모리 소자에 대한 개발이 계속되고 있으며, 그 일환으로 상변화 물질을 이용하는 상변화 메모리 소자가 개발되었다.
상변화 메모리 소자는 비정질 상태에서는 높은 저항을, 결정질 상태에서는 낮은 저항을 갖는 상변화 물질의 상변화에 의해 정보를 기록하고 독출하는 메모리 소자로서, 플래쉬 메모리에 비해 빠른 동작 속도 및 높은 집적도를 갖는 장점이 있다.
상변화 물질은 온도에 따라 결정 상태 및 비정질 상태의 서로 다른 상태를 갖는 물질로, 결정 상태에서는 비정질 상태에 비해 낮은 저항치를 나타내며 질서 정연한 규칙적인 원자 배열을 지니고 있다. 상변화 물질의 대표적인 예로 칼코게나이드(Chalcogenide; GST)계 물질을 들 수 있으며, 이는 게르마늄(Ge), 안티몬(Sb) 및 텔루리움(Te)으로 이루어진 화합물이다. 이러한 상변화 물질은 온도에 따라 그것의 결정 상태가 변화되고, 이것에 의해 메모리 동작이 수행된다.
일반적인 상변화 메모리 소자는 도 1에 도시된 바와 같이, 워드 라인(15), 가열 전극(20) 및 상변화 패턴(30)을 포함한다.
워드 라인(15)은 반도체 기판(10) 상에 일정 간격을 두고 평행하게 복수개가 배치된다. 워드 라인(15)은 반도체 기판(10) 내에 형성된 접합 영역이다.
가열 전극(20)은 각각의 워드 라인(15) 마다 일정 등간격으로 복수개가 배치된다.
상변화 패턴(30)은 가열 전극(20)과 콘택되면서 복수개의 워드 라인(15)과 수직을 이루도록 연장된다. 즉, 상변화 패턴(30)은 복수개의 워드 라인(15)에서 동일 컬럼에 위치하는 가열 전극(20)들과 모두 콘택될 수 있도록 연장된다. 도면에 도시되지 않았지만, 비트 라인(도시되지 않음)과 오버랩되도록 상변화 패턴(30)이 형성될 수 있다.
그런데, 상기와 같이, 상변화 패턴(30)이 상기 비트 라인과 상하로 평행한 라인 형태로 연장되면, 가열 전극(20)과 콘택되는 부분에서는 전기적 인력이 작용하여 콘택을 유지하지만, 가열 전극(20) 사이(워드 라인 사이)의 절연막(도시되지 않음) 상부에서는 리프팅(lifting)이 발생될 수 있다.
이와 같은 상변화 패턴(30)의 리프팅은 잦은 상변화로 인한 상변화 패턴(30)의 수축 및 팽창에 기인되며, 이러한 상변화 패턴(30)의 리프팅은 누설 전류를 유발하여, 상변화 메모리 소자의 신뢰성을 저하시키게 된다.
따라서, 본 발명의 목적은 상변화 패턴의 리프팅을 방지할 수 있는 상변화 메모리 소자를 제공하는 것이다.
상기한 본 발명의 일 견지에 따른 상변화 메모리 소자는, 반도체 기판, 상기 반도체 기판상에 형성되며 등간격으로 평행하게 연장되는 복수개의 워드 라인, 상기 워드 라인 각각에 일정 등간격을 가지고 배열되는 복수의 가열 전극, 및 상기 워드 라인 한 쌍을 지나도록 배치되며, 그 양 단부가 상기 한 쌍의 워드 라인상의 가열 전극과 각각 콘택되도록 구성된 상변화 패턴을 포함한다.
이와 같은 본 실시예에 따르면, 상변화 패턴이 모든 워드 라인과 교차되지 않고, 한 쌍의 워드 라인과 교차되도록 설계되므로써, 절연막 상부에 위치하는 면적이 대폭 감소되어, 상변화 패턴의 리프팅이 크게 감소된다.
또한, 상변화 패턴은 그 양측이 가열 전극에 의해 고정되어 있으므로 그 사이에 위치하는 절연막 상부 부분 역시 가열 전극과 상변화 패턴간의 접착력이 외측으로 분산없이 해당 상변화 패턴의 절연막 상부 부분으로 미치게 되어 리프팅을 감소시킬 수 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한 다.
도 2는 본 발명의 일 실시예에 따른 상변화 메모리 소자의 평면도이고, 도 3은 도 2의 Ⅲ-Ⅲ'선을 따라 절단하여 나타낸 개략적인 단면도이다.
도 2 및 도 3을 참조하면, 본 실시예의 상변화 메모리 소자는 워드 라인(110), 다이오드(115), 가열 전극(120), 상변화 패턴(130), 상부 전극(135), 상부 전극 콘택(140), 비트 라인(150) 및 워드 라인 콘택(160)을 포함할 수 있다.
워드 라인(110)은 복수개 구비되며, 반도체 기판(100) 상에 등간격으로 평행하게 연장된다. 워드 라인(110)은 반도체 기판(100)내에 형성되는 접합 영역, 예컨대, n형의 불순물 영역으로 구현될 수 있다.
다이오드(115)는 각각의 워드 라인(110) 상에 복수개가 일정 등간격을 가지고 나란히 배치된다. 다이오드(115)는 상변화 패턴(130)에 선택적으로 전류를 인가하는 스위치 역할을 한다. 이에 따라, 다이오드(115) 하나의 점유 면적이 상변화 메모리 소자의 단위 셀 점유 면적일 수 있다.
가열 전극(120)은 각각의 다이오드(115) 상부에 형성되어, 다이오드(115)로 부터 전류 인가시 최대한의 효율로 상기 상변화 패턴(130)을 가열시킨다. 즉, 가열 전극(120) 역시 워드 라인(110) 상에 복수개가 일정 등간격을 가지고 나란하게 배치된다. 이러한 가열 전극(120)은 일정 전류에 대해 높은 발열 효율을 가질 수 있도록 비저항이 큰 물질이 선호되며, 이러한 물질로는 폴리실리콘(poly-Si), 실리콘저머늄(SiGe) 또는 티타늄 질화막(TiN)등이 이용된다. 아울러, 가열 전극(120)은 상변화 패턴(130)의 리셋 전류를 낮출수 있도록, 상변화 패턴(130)과 접촉 면적이 좁을 것이 요구된다. 이에 현재 가열 전극(120)은 노광 한계치의 직경을 갖도록 설계될 수 있다.
상변화 패턴(130)은 한 쌍의 워드 라인(110)을 지나면서(pass), 그 양측 가장자리가 한 쌍의 워드 라인(110) 상에 형성된 가열 전극(120)과 콘택, 고정되도록 설계된다. 이와 같은 상변화 패턴(130)은 그 양측 가장자리가 가열 전극(120)에 의해 전기적 콘택에 의해 고정되고, 워드 라인(110) 사이의 부분, 예컨대 절연막(도시되지 않음) 상부에 위치한 부분(130a)은 사실상 한 군데 밖에 존재하지 않게 된다. 이에 따라, 상기 절연막 상부에 위치하는 부분(130a)은 양측의 가열 전극(120)과 상변화 패턴(130)사이의 접착력의 영향을 받아, 리프팅없이 절연막상에 부착된다. 즉, 본 실시예의 경우 상변화 패턴(130)이 한 쌍의 가열 전극(120)과 콘택되도록 구성되므로, 상기 가열 전극(120)과 상변화 패턴(130)사이의 접착력이 외측으로 분산없이 상기 절연막 상부에 위치하는 부분에 집중되어, 리프트 현상을 줄일 수 있다.
본 실시예의 상변화 패턴(130)은 워드 라인(110)과 오버랩되는 부분은 실질적으로 수직을 이루며, 상기 절연막 부분(130a)은 사선 형태로 절곡되도록 설계될 수 있다. 상기와 같은 사선 형태의 패턴을 형성하는 공정은 노광 효율이 우수하므로, 미세한 간격 및 선폭을 갖는 패턴을 형성하는데 용이하다. 이렇게 절연막 상부의 부분(130a)을 사선 형태로 절곡시키는 경우, 상기 하나의 상변화 패턴(130)에 의해 콘택되는 가열 전극(120)들은 일직선상에 위치되지 않고 어느 하나가 일측으로 쉬프트된(shift) 위치에 배치된다. 다시 말해, 상기 상변화 패턴 일측에 콘택되 는 상기 가열 전극(120)은 상기 상변화 패턴(130) 타측에 콘택되는 상기 가열 전극(120)이 위치된 열(column)을 기준으로 할 때, 소정 길이만큼 상기 워드 라인 연장 방향으로 쉬프트된 위치에 배치된다. 예를 들어 홀수행 워드 라인에 위치하는 가열 전극(120)은 짝수행 워드 라인에 위치하는 가열 전극(120)의 위치에서 약간(slightly) 쉬프트된 위치에 배치될 수 있다.
상부 전극(135)은 상변화 패턴(130) 상부에 형성된다. 이때, 도 2에서는 상변화 패턴(130)의 형상을 보여주기 위해, 상변화 패턴(130) 상부에 형성되는 소자들의 구성에 대해서는 생략하였다. 상부 전극 콘택(140)은 상부 전극(135)과 비트 라인(150) 사이를 전기적으로 연결시켜준다. 비트 라인(150)은 워드 라인(110)과 수직으로 교차하도록 복수개 배열된다.
워드 라인 콘택(160)은 셀 영역(다이오드가 배열되는 영역) 외곽에 배치되어 접합 영역(불순물 영역) 형태의 워드 라인(110)에 전기적 신호를 제공한다.
이와 같은 본 실시예에 따르면, 상변화 패턴(130)이 모든 워드 라인(110)과 교차되지 않고, 한 쌍의 워드 라인(110)과 교차되도록 설계되므로써, 절연막 상부에 위치하는 면적이 대폭 감소되어, 상변화 패턴(130)의 리프팅이 크게 감소된다.
또한, 본 실시예의 상변화 패턴(130)은 그 양측이 가열 전극(120)에 의해 고정되어 있으므로 그 사이에 위치하는 절연막 상부 부분(130a) 역시 가열 전극(120)과 상변화 패턴(130)간의 접착력이 미치게 되어 추가적으로 리프팅을 감소시킬 수 있다.
도 4는 본 발명의 다른 실시예에 따른 상변화 메모리 소자의 평면도이다.
도 4에 도시된 바와 같이, 상변화 패턴(132)은 워드 라인(110)과 직교하면서 한 쌍의 가열 전극(120)과 콘택되도록, 즉, 직선 형태로 형성될 수도 있다. 이러한 경우, 상기 가열 전극(120)은 행방향 및 열방향 모두 평행하게 배열될 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 상변화 메모리 소자의 평면도이다.
도 5에 도시된 바와 같이, 상변화 패턴(134)은 한 쌍의 워드 라인(110)을 지나면서 사선 형태를 가질 수 있다. 상기 상변화 패턴(134) 역시 워드 라인(110) 상에 위치되는 가열 전극(120)과 그 가장자리가 콘택된다. 이렇게 사선 형태로 상변화 패턴(134)을 제작하려면, 도 2에서와 같이 상기 하나의 상변화 패턴(134)에 의해 콘택되는 가열 전극(120)이 일직선상에 위치되지 않고 어느 하나가 일측으로 쉬프트된(shift) 위치에 배치된다. 이때, 본 실시예와 같이 사선 형태로 상변화 패턴(134)을 형성하려면 도 2의 쉬프트 길이보다 큰 길이로 가열 전극(120)이 쉬프트되어야 한다.
이상에서 자세히 설명한 바와 같이, 본 발명에 따른 상변화 패턴은 한 쌍의 워드 라인과 교차되도록 설계되므로써, 절연막 상부에 위치하는 면적이 대폭 감소되어, 상변화 패턴의 리프팅이 크게 감소된다.
이상 본 발명은 바람직한 실시예를 예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
도 1은 일반적인 상변화 메모리 소자의 평면도,
도 2는 본 발명의 일 실시예에 따른 상변화 메모리 소자의 평면도,
도 3은 도 2의 Ⅲ-Ⅲ'선을 절단하여 나타낸 단면도,
도 4는 본 발명의 다른 실시예에 따른 상변화 메모리 소자의 평면도, 및
도 5는 본 발명의 또 다른 실시예에 따른 상변화 메모리 소자의 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 110 : 워드 라인
120 : 가열 전극 130 : 상변화 패턴
Claims (7)
- 반도체 기판;상기 반도체 기판상에 형성되며, 등간격으로 평행하게 연장되는 복수개의 워드 라인;상기 워드 라인 각각에 일정 등간격을 가지고 배열되는 복수의 가열 전극; 및상기 워드 라인 한 쌍을 지나도록 배치되며, 그 양 단부가 상기 한 쌍의 워드 라인상의 가열 전극과 각각 콘택되도록 구성된 상변화 패턴을 포함하는 상변화 메모리 소자.
- 제 1 항에 있어서,상기 상변화 패턴은 상기 워드 라인과 오버랩되는 부분은 상기 워드 라인과 실질적인 수직을 이루고, 상기 워드 라인 사이의 공간을 지나는 부분은 사선을 이루도록 구성된 상변화 메모리 소자.
- 제 2 항에 있어서,상기 상변화 패턴 일측에 콘택되는 상기 가열 전극은 상기 상변화 패턴 타측에 콘택되는 상기 가열 전극이 위치된 열(column)을 기준으로 할 때, 소정 길이만큼 상기 워드 라인 연장 방향으로 쉬프트된 위치에 배치된 상변화 메모리 소자.
- 제 1 항에 있어서,상기 상변화 패턴은 상기 워드 라인 한 쌍에 대해 수직으로 연장되는 상변화 메모리 소자.
- 제 4 항에 있어서,상기 가열 전극은 열 방향 및 행 방향 모두 평행하게 배열되는 상변화 메모리 소자.
- 제 1 항에 있어서,상기 상변화 패턴은 상기 워드 라인 한 쌍에 대해 사선을 이루도록 형성되는 상변화 메모리 소자.
- 제 6 항에 있어서,상기 가열 전극은 상기 상변화 패턴 일측에 콘택되는 가열 전극은 상기 상변화 패턴 타측에 콘택되는 가열 전극이 위치된 열을 기준으로 할 때, 소정 길이만큼 쉬프트된 위치에 배치된 상변화 메모리 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080112585A KR20100053789A (ko) | 2008-11-13 | 2008-11-13 | 상변화 패턴의 리프팅을 방지할 수 있는 상변화 메모리 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080112585A KR20100053789A (ko) | 2008-11-13 | 2008-11-13 | 상변화 패턴의 리프팅을 방지할 수 있는 상변화 메모리 소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100053789A true KR20100053789A (ko) | 2010-05-24 |
Family
ID=42278670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080112585A KR20100053789A (ko) | 2008-11-13 | 2008-11-13 | 상변화 패턴의 리프팅을 방지할 수 있는 상변화 메모리 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100053789A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8824187B2 (en) | 2011-10-28 | 2014-09-02 | Samsung Electronics Co., Ltd. | Phase change memory devices and methods of manufacturing the same |
-
2008
- 2008-11-13 KR KR1020080112585A patent/KR20100053789A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8824187B2 (en) | 2011-10-28 | 2014-09-02 | Samsung Electronics Co., Ltd. | Phase change memory devices and methods of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7943965B2 (en) | Multi-bit phase-change memory device | |
| US7037762B2 (en) | Phase changeable memory devices having multi-level data storage elements and methods of fabricating the same | |
| JP4981302B2 (ja) | 不揮発性メモリ素子、不揮発性メモリ素子アレイ、及び不揮発性メモリ素子アレイの動作方法 | |
| US9136468B2 (en) | Nonvolatile semiconductor memory device | |
| US11476304B2 (en) | Phase change memory device with voltage control elements | |
| KR100790449B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR102119306B1 (ko) | 저항 스위칭 소자 및 이를 이용한 상변화 메모리 소자 | |
| US20110193046A1 (en) | Phase change memory device, manufacturing method thereof and operating method thereof | |
| KR100929628B1 (ko) | 상변환 기억 소자 | |
| KR100731117B1 (ko) | 상변화 기억소자 및 그 동작방법 | |
| KR20100053789A (ko) | 상변화 패턴의 리프팅을 방지할 수 있는 상변화 메모리 소자 | |
| US7463507B2 (en) | Memory device with a plurality of memory cells, in particular PCM memory cells, and method for operating such a memory cell device | |
| KR100772116B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| US10553791B2 (en) | Semiconductor storage device | |
| KR20060075423A (ko) | 상변환 기억 소자 | |
| KR100536599B1 (ko) | 상변화 기억 소자 구조 | |
| KR100650721B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR100997784B1 (ko) | 상변화 기억 소자의 제조방법 | |
| KR20060070066A (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100650722B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR100728951B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR20060001061A (ko) | 피엔 다이오드를 이용한 상변환 기억 소자 | |
| KR100876825B1 (ko) | 상 변화 메모리 장치 및 그 형성 방법 | |
| KR20070069764A (ko) | 상변환 기억 소자 | |
| KR20230083098A (ko) | 가변 저항 메모리 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |