KR100876825B1 - 상 변화 메모리 장치 및 그 형성 방법 - Google Patents
상 변화 메모리 장치 및 그 형성 방법 Download PDFInfo
- Publication number
- KR100876825B1 KR100876825B1 KR1020070090560A KR20070090560A KR100876825B1 KR 100876825 B1 KR100876825 B1 KR 100876825B1 KR 1020070090560 A KR1020070090560 A KR 1020070090560A KR 20070090560 A KR20070090560 A KR 20070090560A KR 100876825 B1 KR100876825 B1 KR 100876825B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- region
- forming
- impurity region
- memory device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title abstract 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 33
- 239000010703 silicon Substances 0.000 claims abstract description 33
- 239000012535 impurity Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims abstract description 5
- 229920001296 polysiloxane Polymers 0.000 abstract 4
- 238000009413 insulation Methods 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 6
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- CVOFKRWYWCSDMA-UHFFFAOYSA-N 2-chloro-n-(2,6-diethylphenyl)-n-(methoxymethyl)acetamide;2,6-dinitro-n,n-dipropyl-4-(trifluoromethyl)aniline Chemical compound CCC1=CC=CC(CC)=C1N(COC)C(=O)CCl.CCCN(CCC)C1=C([N+]([O-])=O)C=C(C(F)(F)F)C=C1[N+]([O-])=O CVOFKRWYWCSDMA-UHFFFAOYSA-N 0.000 description 1
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052798 chalcogen Inorganic materials 0.000 description 1
- 150000001787 chalcogens Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 상 변화 메모리 장치 및 그 형성 방법에 관한 것으로, 상 변화 저항 소자가 2개의 다이오드에 병렬로 연결되는 구조로 형성함으로써 상 변화 저항 소자에 흐르는 라이트 전류를 2배로 증가시켜 셀 구동능력을 향상시킬 수 있는 기술을 개시한다. 이를 위해, 본 발명은 실리콘 기판을 T자 형태로 식각하여 일정간격으로 이격된 복수개의 T형 실리콘을 형성하는 단계와, 복수개의 T형 실리콘 사이의 식각 영역 내부에 제 1 절연층을 매립하고, 식각 영역 상부의 복수개의 T형 실리콘 사이의 영역에 실리콘을 매립하는 단계와, 복수개의 T형 실리콘 내에 제 1 불순물 영역을 형성하는 단계와, 구조물 상부에 하부전극을 포함하는 제 2 절연층을 형성하는 단계와, 제 2 절연층 상부에 하부전극과 접속되는 위상 변화층 및 상부전극을 형성하는 단계와, 상부전극을 이온 주입 마스크로 하여 실리콘 및 제 1 불순물 영역 내에 제 2 불순물 영역을 형성하는 단계를 포함한다.
상 변화 저항 소자, 병렬 다이오드
Description
본 발명은 상 변화 메모리 장치 및 그 형성 방법에 관한 것으로, 특히 상 변화 저항 소자에 흐르는 라이트 전류를 2배로 증가시켜 셀 구동능력을 향상시킬 수 있는 기술이다.
일반적으로 마그네틱 메모리(Magnetic memory) 및 위상 변화 메모리(PCM; Phase Change Memory) 등의 불휘발성 메모리는 휘발성 램(RAM;Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이타가 보존되는 특성을 갖는다.
도 1a 및 도 1b는 종래의 상 변화 저항(PCR : Phase Change Resistor) 소자를 설명하기 위한 도면이다.
상 변화 저항 소자(4)는 상부 전극(1)과 하부 전극(3) 사이에 위상 변화층(PCM: Phase Change Material; 2)을 삽입하여 전압과 전류를 인가하면, 위상 변화층(2)에 고온이 유기되어 저항의 변화에 따른 전기 전도 상태가 변하게 된다.
여기서, 위상 변화층(2)의 재료로는 AglnSbTe가 주로 사용된다. 그리고, 위 상 변화층(2)의 재료로 칼코겐(chalcogen) 원소(S, Se, Te)를 주성분으로 하는 화합물(Chalcogenide)을 이용할 수도 있는데, 구체적으로 Ge-Sb-Te로 이루어진 게르마늄 안티몬 텔루르 합금물질(Ge2Sb2Te5)을 이용한다.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 설명하기 위한 도면이다.
도 2a에서와 같이, 상 변화 저항 소자(4)에 임계값 이하의 저전류가 흐르면 위상 변화층(2)이 결정화가 되기에 적당한 온도가 된다. 이에 따라, 위상 변화층(2)이 결정 상태(Crystalline Phase)가 되어 저저항 상태의 물질이 된다.
반면에, 도 2b에서와 같이 상 변화 저항 소자(4)에 임계값 이상의 고전류가 흐르면 위상 변화층(2)이 녹는점(Melting Point) 이상의 온도가 된다. 이에 따라, 위상 변화층(2)이 비결정 상태(Amorphous Phase)가 되어 고저항 상태의 물질이 된다.
이와 같이 상 변화 저항 소자(4)는 두 저항의 상태에 대응하는 데이터를 불휘발성으로 저장할 수 있게 된다. 즉, 상 변화 저항 소자(4)가 저저항 상태일 경우를 데이터 "1" 이라 하고, 고저항 상태일 경우를 데이터 "0"이라 하면 두 데이터의 로직 상태를 저장할 수 있다.
도 3은 종래의 상 변화 저항 셀의 라이트 동작을 설명하기 위한 도면이다.
상 변화 저항 소자(4)의 상부 전극(1)과 하부 전극(3) 사이에 일정 시간 동안 전류를 흘리게 되면 고열이 발생하게 된다. 이에 따라, 상부 전극(1)과 하부 전극(3)에 가해 준 온도 상태에 의해 위상 변화층(2)의 상태가 결정상과 비결정상으 로 변하게 된다.
이때, 일정 시간 동안 저 전류를 흘리게 되면 저온 가열 상태에 의해 결정상이 형성되어 저 저항 소자인 상 변화 소자(4)가 세트(SET) 상태가 된다. 반대로, 일정 시간 동안 고 전류를 흘리게 되면 고온 가열 상태에 의해 비결정상이 형성되어 고 저항 소자인 상 변화 저항 소자(4)가 리셋(RESET) 상태가 된다. 따라서, 이 두 개의 상(Phase) 차이가 전기적인 저항 변화로 표현되어 나타나게 된다.
이에 따라, 라이트 동작 모드시 세트(SET) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 낮은 전압을 긴 시간 동안 인가하게 된다. 반면에, 라이트 동작 모드시 리셋(RESET) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 높은 전압을 짧은 시간 동안 인가하게 된다.
본 발명은 다음과 같은 목적을 갖는다.
첫째, 상 변화 저항 소자가 2개의 다이오드에 병렬로 연결되는 구조로 형성함으로써 상 변화 저항 소자에 흐르는 라이트 전류를 2배로 증가시켜 셀 구동능력을 향상시킬 수 있는데 그 목적이 있다.
둘째, 상 변화 저항 소자가 2개의 다이오드에 병렬로 연결되는 구조로 형성함으로써 셀 사이즈를 감소시킬 수 있는데 그 목적이 있다.
본 발명에 따른 상 변화 메모리 장치의 형성 방법은, 실리콘 기판을 T자 형태로 식각하여 일정간격으로 이격된 복수개의 T형 실리콘을 형성하는 단계; 복수개의 T형 실리콘 사이의 식각 영역 내부에 제 1 절연층을 매립하고, 식각 영역 상부의 복수개의 T형 실리콘 사이의 영역에 실리콘을 매립하는 단계; 복수개의 T형 실리콘 내에 제 1 불순물 영역을 형성하는 단계; 구조물 상부에 하부전극을 포함하는 제 2 절연층을 형성하는 단계; 제 2 절연층 상부에 하부전극과 접속되는 위상 변화층 및 상부전극을 형성하는 단계; 및 상부전극을 이온 주입 마스크로 하여 실리콘 및 제 1 불순물 영역 내에 제 2 불순물 영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
그리고, 본 발명에 따른 상 변화 메모리 장치는, 워드라인에 연결된 상 변화 저항 소자, 상 변화 저항 소자와 비트라인 사이에 병렬 연결된 제 1 및 제 2 다이 오드로 이루어진 상 변화 저항 셀을 포함하는 셀 어레이부; 및 라이트 할 데이터에 대응하는 라이트 전압을 셀 어레이부에 공급하는 라이트 구동부를 포함하는 것을 특징으로 한다.
본 발명은 다음과 같은 효과를 제공한다.
첫째, 상 변화 저항 소자가 2개의 다이오드에 병렬로 연결되는 구조로 형성함으로써 상 변화 저항 소자에 흐르는 라이트 전류를 2배로 증가시켜 셀 구동능력을 향상시킬 수 있는 효과를 제공한다.
둘째, 상 변화 저항 소자가 2개의 다이오드에 병렬로 연결되는 구조로 형성함으로써 셀 사이즈를 감소시킬 수 있는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 4a 내지 도 4k는 본 발명에 따른 상 변화 메모리 장치의 형성 방법을 도시한 공정 단면도이다.
먼저, 도 4a에 도시된 바와 같이 베어 웨이퍼(Bare Wafer)인 N형 기판(10)을 형성한다. 여기서, N형 기판(10)은 후술하는 T형 실리콘 구조를 형성하기 위한 것으로, 벌크 실리콘(Bulk Silicon)으로 형성되는 것이 바람직하다.
그 다음, 도 4b에 도시된 바와 같이, N형 기판(10) 상부에 T형 식각 마스크(12)를 형성한다.
그 다음, 도 4c에 도시된 바와 같이, T형 식각 마스크(12)를 이용한 사진 식각 공정으로 N형 기판(10)을 T자 형태로 식각한다. 여기서, N형 기판(10) 식각 공정은 등방성 식각방법으로 수행되는 것이 바람직하다.
이에 따라, N형 기판(10) 상부에 T형 실리콘(14)이 일정 간격으로 형성된다. 그리고, 각 T형 실리콘(14) 사이의 영역에는 T자 모양을 거꾸로 뒤집어 놓은 형태의 T형 식각 영역(16)이 형성된다. 그 다음, T형 식각 마스크(12)를 제거한다.
이어서, 도 4d에 도시된 바와 같이, T형 실리콘(14) 사이의 T형 식각 영역(16)에 절연층(18)을 매립한다.
여기서, 절연층(18)은 기판 바디와 기판 벌크를 분리시키기 위한 것으로, 산화막으로 형성하는 것이 바람직하다. 이때, T형 실리콘(14) 사이의 상측 영역(A)에는 절연층(18)을 매립하지 않도록 한다.
도 4e에 도시된 바와 같이, T형 실리콘(14) 사이의 상측 영역(A)에 T형 실리콘(14)의 상측 영역(A)과 동일한 높이를 갖는 실리콘(20)을 매립한다.
그리고, T형 실리콘(14) 내에 N+형 불순물을 이온 주입하여 N+ 영역(14a)을 형성한다. 여기서, N+ 영역(14a)은 후술하는 PN 다이오드 D 구조를 형성하기 위한 것으로, 비소(As) 및 인(P)과 같은 N형 불순물을 고농도로 이온 주입하여 형성하는 것이 바람직하다.
도 4f에 도시된 바와 같이, N+ 영역(14a) 및 실리콘(20) 상부에 절연층(22)을 형성한다. 그 다음, 절연층(22)을 선택적으로 식각하여 N+ 영역(14a)을 노출시키는 복수개의 콘택홀(미도시)을 일정간격 이격되도록 형성한다. 이어서, 복수개의 콘택홀에 하부전극용 도전막을 매립하여 하부전극(24)을 형성한다.
도 4g에 도시된 바와 같이, 절연층(22) 및 하부전극(24) 상부에 위상 변화층(26)을 형성한다. 여기서, 위상 변화층(26)은 AglnSbTe, Ge2Sb2Te5 중 선택된 어느 하나의 물질로 형성하는 것이 바람직하다.
도 4h에 도시된 바와 같이, 위상 변화층(26) 상부에 상부전극용 도전막을 형성하고, 상부전극용 도전막을 선택적으로 식각하여 상부전극(28)을 형성한다. 그 다음, 상부전극(28)을 식각 마스크로 하여 위상 변화층(26)을 식각하여 하부전극(24)과 접속되는 위상 변화층(26a)을 형성한다.
이에 따라, 하부전극(24), 위상 변화층(26a) 및 상부전극(28)으로 이루어진 상 변화 저항 소자 PCR가 형성된다.
도 4i를 참조하면, 상부전극(28)을 이온 주입 마스크로 하여 실리콘층(20) 및 N+ 영역(14a) 내에 P+형 불순물을 이온 주입하여 P+ 영역(30)을 형성한다. 여기서, P+ 영역(30)은 후술하는 비트라인 콘택플러그와 접속되도록 비트라인 콘택 예정영역에 형성하는 것이 바람직하다. 그리고, P+ 영역(30)은 절연층(30) 상부 또는 N형 기판(10) 상부에 형성된다.
이에 따라, P+ 영역(30) 및 N+ 영역(14a)으로 이루어진 PN 다이오드 D 구조 가 형성된다. 여기서, PN 다이오드 D를 구성하는 P+ 영역(30)과 N+ 영역(14a)은 동일한 레이어 상에서 서로 연결되는 구조로 형성된다. 즉, P+ 영역(30)과 N+ 영역(14a) 사이에 여유 공간이 없도록 함으로써 셀 사이즈를 감소시킬 수 있다.
도 4j를 참조하면, 전체 표면 상부에 절연층(32)을 형성한다. 그 다음, 절연층(32, 22)을 선택적으로 식각하여 P+ 영역(30)을 노출시키는 콘택홀(미도시)을 형성한다. 이때, 상 변화 저항 소자 PCR가 형성된 영역을 제외한 영역의 절연층(32, 22)만 식각된다. 그 다음, 콘택홀에 비트라인 콘택용 도전막을 매립하여 비트라인 콘택플러그(34)를 형성한다.
도 4k를 참조하면, 절연층(32) 및 상기 비트라인 콘택플러그(34) 상부에 비트라인 콘택플러그(34)와 접속되는 비트라인(36)을 형성한다. 이에 따라, 상 변화 저항 소자 PCR와 PN 다이오드 D를 포함하는 단위 상 변화 저항 셀 C이 형성된다.
여기서, 복수개의 상 변화 저항 소자 PCR의 상부전극(28)은 복수개의 워드라인 WL0~WL3과 각각 연결되고, 하부전극(24)은 PN 다이오드 D의 N형 영역(14a)과 연결된다. 그리고, PN 다이오드 D의 P형 영역(30)은 비트라인 콘택플러그(34)를 통해 비트라인(36)과 연결된다.
즉, PN 다이오드 D1, D2의 N형 영역(14a)은 하부전극(24)과 공통 연결되는 구조를 갖는다. 이에 따라, PN 다이오드 D1, D2는 상 변화 저항 소자 PCR의 하부전극(24)과 비트라인(36) 사이에 병렬 연결되게 된다.
도 5는 본 발명에 따른 상 변화 메모리 장치의 셀 어레이에 관한 구성도이다.
본 발명의 셀 어레이는 복수개의 비트라인 BL0~BL3이 컬럼 방향으로 배치되고, 복수개의 워드라인 WL0~WL3이 로오 방향으로 배치된다. 그리고, 셀 어레이는 복수개의 비트라인 BL0~BL3과 복수개의 워드라인 WL0~WL3이 서로 교차하는 영역에 배치된 단위 상 변화 저항 셀 C을 포함한다. 여기서, 단위 상 변화 저항 셀 C은 상 변화 저항 소자 PCR와 PN 다이오드 D1, D2를 포함한다.
상 변화 저항 소자 PCR의 일측은 워드라인 WL에 연결되며, 타측은 PN 다이오드 D1, D2의 N형 영역에 연결된다. 그리고, PN 다이오드 D1, D2는 비트라인 BL과 평행하게 배열된다. PN 다이오드 D1, D2의 각 P형 영역은 비트라인 BL에 연결되고, N형 영역은 상 변화 저항 소자 PCR의 타측에 연결된다. 각 비트라인 BL에 흐르는 세트 전류 Iset, 리셋 전류 Ireset에 따라 상 변화 저항 소자 PCR의 상(Phase)이 변화되어 데이터를 라이트 하게 된다.
즉, 하나의 상 변화 저항 소자 PCR는 두 개의 PN 다이오드 D1, D2에 병렬로 연결되는 구조를 이룬다. 따라서, 각 비트라인 BL에 흐르는 세트 전류 Iset 또는 리셋 전류 Ireset가 두 개의 PN 다이오드 D1, D2를 통해 상 변화 저항 소자 PCR에 인가된다. 이에 따라, 상 변화 저항 소자 PCR에 흐르는 전류가 2배로 증가되어 셀 구동능력을 2배로 향상시킬 수 있다.
센스앰프 S/A는 비트라인 BL을 통해 인가되는 셀 데이터를 감지하고 기준전압 ref과 비교하여 세트 데이터와 리셋 데이터를 구별한다. 기준전압 ref 인가단에는 레퍼런스 전류 Iref가 흐르게 된다. 그리고, 라이트 구동부 W/D는 단위 상 변화 저항 셀 C에 데이터를 라이트 할 때, 비트라인 BL에 데이터의 상태에 대응하는 라 이트 전압을 공급한다.
도 1a 및 도 1b는 종래의 상 변화 저항(PCR : Phase Change Resistor) 소자를 설명하기 위한 도면.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 설명하기 위한 도면.
도 3은 종래의 상 변화 저항 셀의 라이트 동작을 설명하기 위한 도면.
도 4a 내지 도 4k는 본 발명에 따른 상 변화 메모리 장치의 형성 방법을 도시한 공정 단면도.
도 5는 본 발명에 따른 상 변화 메모리 장치의 셀 어레이에 관한 구성도.
Claims (19)
- 실리콘 기판을 T자 형태로 식각하여 일정간격으로 이격된 복수개의 T형 실리콘을 형성하는 단계;상기 복수개의 T형 실리콘 사이의 식각 영역 내부에 제 1 절연층을 매립하고, 상기 식각 영역 상부의 상기 복수개의 T형 실리콘 사이의 영역에 실리콘을 매립하는 단계;상기 복수개의 T형 실리콘 내에 제 1 불순물 영역을 형성하는 단계;상기 구조물 상부에 하부전극을 포함하는 제 2 절연층을 형성하는 단계;상기 제 2 절연층 상부에 상기 하부전극과 접속되는 위상 변화층 및 상부전극을 형성하는 단계; 및상기 상부전극을 이온 주입 마스크로 하여 상기 실리콘 및 상기 제 1 불순물 영역 내에 제 2 불순물 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 형성 방법.
- 제 1 항에 있어서, 상기 실리콘 기판은 N형 기판인 것을 특징으로 하는 상 변화 메모리 장치의 형성 방법.
- 제 1 항에 있어서, 상기 T형 실리콘 영역의 상부 일정 영역에는 상기 제 1 절연층이 매립되지 않도록 하는 것을 특징으로 하는 상 변화 메모리 장치의 형성 방법.
- 제 1 항에 있어서, 상기 제 1 불순물 영역은 N+ 영역인 것을 특징으로 하는 상 변화 메모리 장치의 형성 방법.
- 제 1 항에 있어서, 상기 하부전극은 상기 제 1 불순물 영역과 접속되는 것을 특징으로 하는 상 변화 메모리 장치의 형성 방법.
- 제 1 항에 있어서, 상기 하부전극 형성 단계는상기 실리콘 기판 상부에 상기 제 2 절연층을 형성하는 단계;상기 제 2 절연층을 식각하여 상기 제 1 불순물 영역을 노출시키는 콘택홀을 형성하는 단계; 및상기 콘택홀에 하부전극용 도전막을 매립하는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 형성 방법.
- 제 1 항에 있어서, 상기 상부전극은 워드라인과 연결되는 것을 특징으로 하는 상 변화 메모리 장치의 형성 방법.
- 제 1 항에 있어서, 상기 제 2 불순물 영역은 P+ 영역인 것을 특징으로 하는 상 변화 메모리 장치의 형성 방법.
- 제 1 항에 있어서, 상기 제 1 불순물 영역과 상기 제 2 불순물 영역은 동일한 레이어 상에 교번적으로 형성되는 것을 특징으로 하는 상 변화 메모리 장치의 형성 방법.
- 제 1 항에 있어서, 상기 제 1 불순물 영역과 상기 제 2 불순물 영역은 PN 다이오드를 구성하는 것을 특징으로 하는 상 변화 메모리 장치의 형성 방법.
- 제 1 항에 있어서, 상기 제 2 불순물 영역 형성 단계 이후에상기 제 2 불순물 영역과 접속되는 비트라인 콘택플러그를 형성하는 단계; 및상기 비트라인 콘택플러그와 접속되는 비트라인을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 형성 방법.
- 제 11 항에 있어서, 상기 비트라인 콘택플러그 형성 단계는전체 표면 상부에 제 3 절연층을 형성하는 단계;상기 제 3 절연층을 식각하여 상기 제 2 불순물 영역을 노출시키는 콘택홀을 형성하는 단계; 및상기 콘택홀에 도전막을 매립하는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 형성 방법.
- 제 11 항에 있어서, 상기 제 2 불순물 영역은 상기 제 1 절연층 상부에 형성되어 상기 비트라인 콘택플러그와 접속되는 것을 특징으로 하는 상 변화 메모리 장치의 형성 방법.
- 제 11 항에 있어서, 상기 제 2 불순물 영역은 상기 실리콘 기판 상부에 형성되어 상기 비트라인 콘택플러그와 접속되는 것을 특징으로 하는 상 변화 메모리 장치의 형성방법.
- 워드라인에 연결된 상 변화 저항 소자, 상기 상 변화 저항 소자와 비트라인 사이에 병렬 연결된 제 1 다이오드 및 제 2 다이오드로 이루어진 상 변화 저항 셀을 포함하는 셀 어레이부; 및라이트 할 데이터에 대응하는 라이트 전압을 상기 셀 어레이부에 공급하는 라이트 구동부를 포함하는 것을 특징으로 하는 상 변화 메모리 장치로서,상기 제 1 다이오드 및 상기 제 2 다이오드를 통해 동시에 상기 상 변화 저항 소자에 상기 라이트 전압이 인가되는 것을 특징으로 하는 상 변화 메모리 장치.
- 제 15 항에 있어서, 상기 제 1 다이오드 및 상기 제 2 다이오드는 PN 다이오드인 것을 특징으로 하는 상 변화 메모리 장치.
- 제 16 항에 있어서, 상기 제 1 다이오드의 P형 영역은 상기 비트라인과 연결 되고, N형 영역은 상기 상 변화 저항 소자의 하부전극에 연결된 것을 특징으로 하는 상 변화 메모리 장치.
- 제 16 항에 있어서, 상기 제 2 다이오드의 P형 영역은 상기 비트라인과 연결되고, N형 영역은 상기 상 변화 저항 소자의 하부전극에 연결된 것을 특징으로 하는 상 변화 메모리 장치.
- 제 16 항에 있어서, 상기 제 1 다이오드 및 상기 제 2 다이오드의 N형 영역은 상기 상 변화 저항 소자의 하부전극에 공통 연결된 것을 특징으로 하는 상 변화 메모리 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070090560A KR100876825B1 (ko) | 2007-09-06 | 2007-09-06 | 상 변화 메모리 장치 및 그 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070090560A KR100876825B1 (ko) | 2007-09-06 | 2007-09-06 | 상 변화 메모리 장치 및 그 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100876825B1 true KR100876825B1 (ko) | 2009-01-07 |
Family
ID=40482115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070090560A KR100876825B1 (ko) | 2007-09-06 | 2007-09-06 | 상 변화 메모리 장치 및 그 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100876825B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6750091B1 (en) | 1996-03-01 | 2004-06-15 | Micron Technology | Diode formation method |
| KR20050058931A (ko) * | 2003-12-13 | 2005-06-17 | 주식회사 하이닉스반도체 | 상 변화 저항 셀, 이를 이용한 불휘발성 메모리 장치 및그 제어 방법 |
| KR20050058930A (ko) * | 2003-12-13 | 2005-06-17 | 주식회사 하이닉스반도체 | 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치 |
| KR20060001060A (ko) * | 2004-06-30 | 2006-01-06 | 주식회사 하이닉스반도체 | 피엔 다이오드를 이용한 상변환 기억 소자 및 그의 제조방법 |
-
2007
- 2007-09-06 KR KR1020070090560A patent/KR100876825B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6750091B1 (en) | 1996-03-01 | 2004-06-15 | Micron Technology | Diode formation method |
| KR20050058931A (ko) * | 2003-12-13 | 2005-06-17 | 주식회사 하이닉스반도체 | 상 변화 저항 셀, 이를 이용한 불휘발성 메모리 장치 및그 제어 방법 |
| KR20050058930A (ko) * | 2003-12-13 | 2005-06-17 | 주식회사 하이닉스반도체 | 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치 |
| KR20060001060A (ko) * | 2004-06-30 | 2006-01-06 | 주식회사 하이닉스반도체 | 피엔 다이오드를 이용한 상변환 기억 소자 및 그의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10622063B2 (en) | Phase change memory device with reduced read disturb and method of making the same | |
| US9070437B2 (en) | Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink | |
| JP5512700B2 (ja) | 半導体記憶装置およびその製造方法 | |
| CN100559623C (zh) | 非易失存储元件及其制造方法 | |
| US8592797B2 (en) | Variable resistance memory device having reduced bottom contact area and method of forming the same | |
| US9136468B2 (en) | Nonvolatile semiconductor memory device | |
| US7733691B2 (en) | Memory device including thermal conductor located between programmable volumes | |
| JP5765430B2 (ja) | 半導体記憶装置及びその製造方法 | |
| US20050122771A1 (en) | Memory device and method of operating same | |
| US20120211718A1 (en) | Semiconductor storage device | |
| US20070063180A1 (en) | Electrically rewritable non-volatile memory element and method of manufacturing the same | |
| KR101097434B1 (ko) | 비트 라인 디스차지 블록을 구비하는 상변화 메모리 장치 및 그 제조방법 | |
| TWI515875B (zh) | 具有自我對準單元結構之記憶體裝置及記憶體設備，用於操作記憶體裝置之方法，以及形成該記憶體裝置之方法 | |
| JP2009123847A (ja) | メモリ素子、メモリセル、メモリセルアレイ及び電子機器 | |
| KR100448899B1 (ko) | 상변환 기억 소자 | |
| US11127897B2 (en) | Nonvolatile memory cells having an embedded selection element and nonvolatile memory cell arrays including the nonvolatile memory cells | |
| KR100887058B1 (ko) | 상 변화 메모리 장치의 형성 방법 및 그 동작방법 | |
| TW200822343A (en) | Semiconductor memory device and layout structure of word line contacts | |
| KR100876767B1 (ko) | 상 변화 메모리 장치의 형성 방법 | |
| US8791448B2 (en) | Semiconductor memory devices having strapping contacts | |
| TW202121651A (zh) | 用於形成自對準記憶體結構之技術 | |
| KR100876825B1 (ko) | 상 변화 메모리 장치 및 그 형성 방법 | |
| KR20100034240A (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
| KR100960462B1 (ko) | 상 변화 메모리 장치 및 그 형성 방법 | |
| KR100960461B1 (ko) | 상 변화 메모리 장치 및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |