KR20100050292A - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR20100050292A
KR20100050292A KR1020080109512A KR20080109512A KR20100050292A KR 20100050292 A KR20100050292 A KR 20100050292A KR 1020080109512 A KR1020080109512 A KR 1020080109512A KR 20080109512 A KR20080109512 A KR 20080109512A KR 20100050292 A KR20100050292 A KR 20100050292A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
photoresist pattern
passivation layer
layer
Prior art date
Application number
KR1020080109512A
Other languages
English (en)
Other versions
KR101522615B1 (ko
Inventor
이윤석
조영제
김성훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080109512A priority Critical patent/KR101522615B1/ko
Priority to US12/472,979 priority patent/US8329486B2/en
Publication of KR20100050292A publication Critical patent/KR20100050292A/ko
Application granted granted Critical
Publication of KR101522615B1 publication Critical patent/KR101522615B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Abstract

본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다. 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터 위에 색필터를 형성하는 단계, 상기 색필터 위에 제1 보호막을 적층하는 단계, 상기 제1 보호막 위에 감광막을 도포하고 제1 광 마스크를 사용해 노광하여, 제1 부분 및 상기 제1 부분보다 두꺼운 제2 부분을 포함하고, 상기 제2 부분 둘레의 상기 제1 보호막을 띠 모양으로 노출하는 제1 감광막 패턴을 형성하는 단계, 상기 제1 감광막 패턴을 마스크로 하여 노출되어 있는 상기 제1 보호막을 식각하여 제거하는 단계, 상기 제1 감광막 패턴을 전면 식각하여 상기 제1 부분이 제거된 제2 감광막 패턴을 형성하는 단계, 상기 제2 감광막 패턴 위에 도전층을 적층하는 단계, 그리고 상기 제2 감광막 패턴을 제거함으로써 상기 도전층을 리프트 오프하여 화소 전극을 형성하는 단계를 포함한다.
3 mask, COA, capping, 하프톤 노광, 리프트 오프, reflow

Description

박막 트랜지스터 표시판 및 그 제조 방법{THIN FILM TRANSISTOR ARRAY PANEL AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고, 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치는 또한 색상표시를 구현하기 위한 색필터를 포함한다. 색필터는 안료가 포함된 유기 물질 등으로 만들며 근래 들어 박막 트랜지스터와 같은 표시판에 형성하는 경우가 많아지고 있다.
한편 액정 표시 장치를 구성하는 표시판을 제조하기 위해서는 여러 번의 사진 식각 공정을 거치는데, 1회의 사진 식각 공정에는 수십 내지 수백 단계의 세부 공정이 포함되게 되어 사진 식각 공정의 수가 많으면 많을수록 공정 시간과 비용이 증가하 게 된다. 따라서 사진 식각 공정의 수를 줄일 수 있는 다양한 방법들이 제안되고 있다.
본 발명이 이루고자 하는 기술적 과제는 색필터가 박막 트랜지스터 표시판에 형성되는 액정 표시 장치의 제조 방법의 사진 식각 공정 수를 줄이면서 공정을 용이하게 하는 것이다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터 위에 색필터를 형성하는 단계, 상기 색필터 위에 제1 보호막을 적층하는 단계, 상기 제1 보호막 위에 감광막을 도포하고 제1 광 마스크를 사용해 노광하여, 제1 부분 및 상기 제1 부분보다 두꺼운 제2 부분을 포함하고, 상기 제2 부분 둘레의 상기 제1 보호막을 띠 모양으로 노출하는 제1 감광막 패턴을 형성하는 단계, 상기 제1 감광막 패턴을 마스크로 하여 노출되어 있는 상기 제1 보호막을 식각하여 제거하는 단계, 상기 제1 감광막 패턴을 전면 식각하여 상기 제1 부분이 제거된 제2 감광막 패턴을 형성하는 단계, 상기 제2 감광막 패턴 위에 도전층을 적층하는 단계, 그리고 상기 제2 감광막 패턴을 제거함으로써 상기 도전층을 리프트 오프하여 화소 전극을 형성하는 단계를 포함한다.
상기 제2 감광막 패턴은 상기 감광막이 존재하는 제3 부분을 포함하고, 상기 제2 감광막 패턴 위에 도전층을 적층하는 단계에서, 상기 적층된 도전층은 상기 제3 부분의 가장자리 둘레에서 불연속인 부분을 포함할 수 있다.
상기 제1 광 마스크는 빛이 투과되는 제1 투명부, 빛이 투과되지 않는 제1 불투명부, 그리고 상기 제1 부분과 대응하며 빛의 일부만 투과되는 제1 반투명부를 포함할 수 있다.
상기 제1 반투명부는 슬릿, 격자 형태의 패턴 및 반투명막 중 어느 하나를 포함할 수 있다.
상기 박막 트랜지스터를 형성하는 단계는 상기 기판 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 채널부를 포함하는 반도체를 형성하는 단계, 그리고 상기 반도체 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계를 포함할 수 있다.
상기 반도체, 상기 데이터선 및 상기 드레인 전극을 형성하는 단계는 하나의 제2 광 마스크를 이용할 수 있다.
상기 반도체, 상기 데이터선 및 상기 드레인 전극을 형성하는 단계는 상기 게이트 절연막 위에 진성 반도체층, 불순물이 도핑된 반도체층 및 데이터 도전층을 차례대로 적층하는 단계, 상기 데이터 도전층 위에 감광막을 도포하고 상기 제2 광 마스크를 사용해 노광하여 상기 반도체의 채널부와 대응하는 위치에 놓이는 제4 부분 및 상기 제4 부분보다 두꺼운 제5 부분을 포함하는 제3 감광막 패턴을 형성하는 단계, 상기 제3 감광막 패턴을 마스크로 하여 노출되어 있는 상기 데이터 도전층, 상기 불순물이 도핑된 반도체층 및 상기 반도체층을 식각하여 제거하는 단계, 상기 제3 감광막 패턴을 전면 식각하여 상기 제4 부분이 제거된 제4 감광막 패턴을 형성하는 단계, 그리고 상기 제4 감광막 패턴을 마스크로 하여 상기 제4 부분이 제거되어 노출된 상기 데이터 도전층과 상기 불순물이 도핑된 반도체층을 식각하여 제거하는 단계를 포함할 수 있다.
상기 제2 광 마스크는 빛이 투과되는 제2 투명부, 빛이 투과되지 않는 제2 불투명부, 그리고 빛이 일부만 투과되는 제2 반투명부를 포함할 수 있다.
상기 색필터를 형성하기 전에 상기 박막 트랜지스터 위에 제2 보호막을 형성하는 단계를 더 포함할 수 있다.
상기 박막 트랜지스터는 게이트 전극 및 끝 부분을 포함하는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체, 그리고 상기 반도체 위에 형성되어 있으며 소스 전극 및 끝 부분을 포함하는 데이터선 및 드레인 전극을 포함할 수 있다.
상기 색필터는 상기 드레인 전극의 일부 위에 위치하는 개구 영역을 포함하고, 상기 제1 감광막 패턴은 상기 개구 영역 안의 상기 제1 보호막도 함께 노출할 수 있다.
상기 제1 감광막 패턴은 상기 게이트선의 끝 부분 및 상기 데이터선의 끝 부분의 적어도 일부분 위에 위치하는 상기 제1 보호막도 함께 노출하고, 상기 화소 전극을 형성하는 단계에서, 상기 게이트선의 끝 부분 및 상기 데이터선의 끝 부분과 접촉하는 접촉 보조 부재도 함께 형성할 수 있다.
상기 제1 감광막 패턴에 의해 노출된 상기 제1 보호막을 식각하여 제거하는 단계에서, 상기 제1 감광막 패턴을 마스크로 하여 상기 게이트 절연막도 함께 식각할 수 있다.
상기 게이트 절연막도 함께 식각하는 단계에서, 상기 게이트선의 끝 부분 주변의 상기 기판 또는 상기 데이터선 끝 부분 주변의 상기 기판을 함께 드러낼 수 있다.
상기 제1 감광막 패턴은 상기 게이트선 또는 상기 데이터선의 끝 부분의 가장자리의 적어도 일부분과 중첩하는 상기 제1 부분, 그리고 상기 제1 부분과 간격을 두고 이웃하는 상기 제2 부분을 포함할 수 있다.
상기 색필터를 형성하기 전에 상기 박막 트랜지스터 위에 제2 보호막을 형성하는 단계를 더 포함할 수 있다.
상기 제2 감광막 패턴을 제거하기 전에 상기 제2 감광막 패턴에 열을 가하여 리플로우 시킬 수 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 형성되어 있는 박막 트랜지스터, 상기 박막 트랜지스터 위에 형성되어 있는 색필터, 상기 색필터 위에 형성되어 있으며 상기 박막 트랜지스터의 일부를 드러내는 제1 접촉 구멍을 포함하는 제1 보호막, 그리고 상기 제1 보호막 위에 형성되어 있으며 상기 제1 접촉 구멍을 통해 상기 박막 트랜지스터와 연결되어 있는 화소 전극을 포함하고, 상기 제1 보호막은 상기 화소 전극의 가장자리 둘레를 따라 형성되어 있는 띠 모양의 절개부를 포함한다.
상기 박막 트랜지스터는 게이트 전극 및 끝 부분을 포함하는 게이트선, 상기 게이트선 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며 채널부를 포함하는 반도체, 그리고 상기 반도체 위에 형성되어 있으며 소스 전극 및 끝 부분을 포함하는 데이터선 및 드레인 전극을 포함할 수 있다.
상기 채널부를 제외한 상기 반도체의 평면 모양은 상기 데이터선 및 상기 드레인 전극의 평면 모양과 동일할 수 있다.
상기 색필터는 상기 제1 접촉 구멍이 관통하는 개구 영역을 포함하고, 상기 화소 전극은 상기 제1 접촉 구멍을 통해 상기 드레인 전극과 연결되어 있을 수 있다.
상기 제1 보호막은 상기 게이트선의 끝 부분의 적어도 일부분을 드러내는 제2 접촉 구멍과 상기 데이터선의 끝 부분의 적어도 일부분을 드러내는 제3 접촉 구멍을 더 포함할 수 있다.
상기 제2 접촉 구멍 안에 형성되어 있으며 상기 게이트선의 끝 부분과 연결되어 있는 제1 접촉 보조 부재, 그리고 상기 제3 접촉 구멍 안에 형성되어 있으며 상기 데이터선의 끝 부분과 연결되어 있는 제2 접촉 보조 부재를 더 포함할 수 있다.
상기 제1 보호막 위에 형성되어 있으며 각각 상기 제2 및 제3 접촉 구멍을 통해 상기 게이트선의 끝 부분 및 상기 데이터선의 끝 부분과 연결되어 있는 제1 접촉 보조 부재 및 제2 접촉 보조 부재를 더 포함할 수 있다.
상기 제1 및 제2 접촉 보조 부재의 가장자리 둘레를 따라 상기 제1 보호막 및 상기 게이트 절연막이 제거되어 있을 수 있다.
상기 박막 트랜지스터와 상기 색필터 사이에 형성되어 있는 제2 보호막을 더 포함할 수 있다.
상기 절개부 아래의 상기 색필터의 일부분이 제거되어 있을 수 있다.
본 발명의 실시예에 따르면 색필터가 박막 트랜지스터 표시판에 위치하는 표시판에 위치하는 액정 표시 장치의 제조 공정을 간단히 할 수 있다. 또한 상부 보호막에 절개부를 형성함으로써 리프트 오프 공정을 더욱 용이하게 할 수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1 내지 도 3을 참고하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2 및 도 3은 각각 도 1의 박막 트랜지스터 표시판을 II-II' 선 및 III-III'-III" 선을 따라 자른 단면도이다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121)이 형성되어 있다. 각 게이트선(121)은 게이트 신호를 전달하고 주로 행 방향으로 뻗으며, 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 게이트 구동부(도시하지 않음)와의 접속을 위한 넓은 끝 부분(129)을 포함한다.
게이트선(121) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어질 수 있는 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어질 수 있는 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며 이로부터 게이트 전극(124)을 향하여 뻗어 나와 있는 복수의 돌출부(154)와 넓은 끝 부분(159)을 포함한다.
반도체(151) 위에는 복수의 선형 저항성 접촉 부재(ohmic contact)(161) 및 복수의 섬형 저항성 접촉 부재(165)가 형성되어 있다. 선형 저항성 접촉 부재(161)는 선형 반도체(151)의 돌출부(154)를 따라 뻗은 복수의 돌출부(163)와 넓은 끝 부분(169)을 가진다. 돌출부(163)와 섬형 저항성 접촉 부재(165)는 게이트 전극(124)을 중심으로 서로 마주하며 쌍을 이루어 선형 반도체(151)의 돌출부(154) 위에 배치되어 있다. 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다.
저항성 접촉 부재(161, 165) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 전압을 전달하며 주로 열 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗어 'U' 형태로 굽은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 데이터 구동부(도시하지 않음)와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다.
드레인 전극(175)은 게이트 전극(124)을 중심으로 소스 전극(173)과 마주하는 막대형 끝 부분과 면적이넓은 사각형 끝 부분을 포함한다.
행 방향으로 뻗은 복수의 게이트선(121)과 열 방향으로 뻗은 복수의 데이터선(171)은 함께 행렬 형태로 배열된 화소(PX) 영역을 정의할 수 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(151)의 돌출부(154)에 형성된다.
반도체(151)의 돌출부(154)는 소스 전극(173)과 드레인 전극(175) 사이에서 데이터선(171) 및 드레인 전극(175)과 저항성 접촉 부재(161, 165)에 의해 가리지 않고 노출된 부분을 가지고 있다. 즉, 반도체(151)는 소스 전극(173)과 드레인 전 극(175) 사이의 채널 영역을 제외하고는 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165)와 동일한 평면 모양을 가진다. 저항성 접촉 부재(161, 165) 역시 데이터선(171) 및 드레인 전극(175)과 실질적으로 동일한 평면 모양을 가진다.
게이트 절연막(140), 데이터선(171), 드레인 전극(175) 및 노출된 반도체(151)의 돌출부(154) 위에는 하부 보호막(passivation layer)(180p)이 형성되어 있다. 하부 보호막(180p)은 질화규소 또는 산화규소 따위의 무기 절연물로 만들어질 수 있다.
하부 보호막(180p) 위에는 색필터(230R, 230G)가 형성되어 있다. 색 필터(230R, 230G)는 데이터선(171)에 의해 구획되는 영역 또는 화소(PX) 열을 따라 데이터선(171)과 나란하게 세로로 길게 뻗을 수 있다. 인접한 두 색필터(230R, 230G)는 서로 다른 기본색을 나타낼 수 있으며, 기본색은 적색, 녹색 및 청색 등을 포함할 수 있다. 또한 인접한 두 색필터(230R, 230G)는 데이터선(171) 부근에서 서로 중첩할 수 있다. 이와 같이 색필터(230R, 230G)의 가장자리를 중첩하여 형성함으로써 화소(PX) 사이에서 누설되는 빛을 차단할 수 있다. 색필터(230R, 230G)는 안료를 포함하는 감광성 유기물로 만들어질 수 있다. 앞에서 설명한 하부 보호막(180p)은 이러한 색필터(230R, 230G)의 안료가 노출된 반도체(151)의 돌출부(154) 부분으로 유입되는 것을 방지할 수 있다.
색필터(230R, 230G)에는 드레인 전극(175)의 적어도 일부분 위에 위치하는 복수의 관통 구멍(235)이 형성되어 있다. 게이트선(121)의 끝 부분(129) 및 데이 터선(171)의 끝 부분(179)이 위치한 주변 영역에는 색필터(230R, 230G)가 존재하지 않는다.
색필터(230R, 230G) 위에는 상부 보호막(180q)이 형성되어 있다. 상부 보호막(180q)에는 화소(PX) 영역의 가장자리를 따라 형성된 복수의 절개부(188)가 형성되어 있다. 절개부(188) 아래에 위치하는 색필터(230R, 230G)의 윗면은 절개부(188)를 따라 얕게 제거되어 있을 수 있다. 상부 보호막(180q)은 질화규소 또는 산화규소 따위의 무기 절연물로 만들어질 수 있으며, 색필터(230R, 230G)가 들뜨는 것을 방지하고 후속 공정에서 색필터(230R, 230G)에 식각액 등의 화학액이 유입되는 것을 방지할 수 있다.
하부 보호막(180p) 및 상부 보호막(180q)에는 드레인 전극(175)을 드러내는 복수의 접촉 구멍(185)이 형성되어 있고, 게이트 절연막(140), 하부 보호막(180p) 및 상부 보호막(180q)에는 게이트선(121)의 끝 부분(129)과 데이터선(171)의 끝 부분(179)을 각각 드러내는 복수의 접촉 구멍(181, 182)가 형성되어 있다. 접촉 구멍(185)은 색필터(230R, 230G)의 관통 구멍(235)보다 작으며 관통 구멍(235)을 통과한다. 접촉 구멍(181, 182)은 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝부분(179) 주변의 기판(110)도 함께 노출할 수 있다.
상부 보호막(180q) 및 드러난 드레인 전극(175) 위에는 복수의 화소 전극(pixel electrode)(191)이 형성되어 있고, 접촉 구멍(181, 182) 내의 게이트선(121) 및 데이터선(171) 의 끝 부분(129, 179)과 그 주변의 기판(110) 위에는 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
화소 전극(191)은 게이트선(121) 또는 데이터선(171)과 거의 평행한 네 개의 주 변을 가지는 대략 사각형이며, 박막 트랜지스터가 위치하는 부분의 모퉁이가 제거되어 있을 수 있다. 화소 전극(191)은 대부분 상부 보호막(180q) 위에만 위치한다. 화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)에서 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)을 덮으며 이들과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 구동 집적 회로와 같은 외부 장치와의 접착성을 보완하고 이들을 보호한다. 접촉 보조 부재(81, 82)의 평면 모양은 실질적으로 접촉 구멍(181, 182)의 평면 모양과 동일할 수 있다.
그러면, 이러한 구조의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 4 내지 도 32, 그리고 앞에서 설명한 도 1 내지 도 3을 함께 참고하여 상세하게 설명한다.
도 4, 도 11 및 도 16은 각각 도 1의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 5 내지 도 10, 도 12 내지 도 15, 그리고 도 17 내지 도 32는 도 1의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 단면도이다.
먼저 도 4 내지 도 6을 참고하면, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 알루미늄 계열 금속, 은 계열 금속, 그리고 구리 계열 금속 등 저항이 낮은 금속 따위로 게이트 도전층(도시하지 않음)을 스퍼터링(sputtering) 따위로 적층하고 사진 식각하여 게이트 전극(124) 및 끝 부분(129)을 포함하는 복수의 게이트선(121)을 형성한다.
이어서 게이트선(121) 위에 질화규소 또는 산화규소 따위로 만들어진 게이트 절연막(140)을 적층한다.
다음, 도 7 및 도 8을 참고하면 게이트 절연막(140) 위에, 비정질 또는 결정질 규소 등의 진성 반도체층(150), 불순물이 도핑된 반도체층(160) 및 데이터 도전층(170)을 차례대로 적층한다.
다음, 도 9 및 도 10을 참고하면, 데이터 도전층(170) 위에 감광막(도시하지 않음)을 도포하고 광 마스크(도시하지 않음)를 사용하여 노광 및 현상함으로써 두꺼운 부분(51)과 얇은 부분(52)을 포함하는 감광막 패턴을 형성한다.
이때 감광막(도시하지 않음)이 빛에 노출되는 부분이 남는 음성의 감광성을 가진 경우, A 영역의 광 마스크(도시하지 않음)는 투명하여 빛이 조사되고, C 영역의 광 마스크(도시하지 않음)는 불투명하여 빛이 조사되지 않으며, B 영역의 광 마스크(도시하지 않음)는 반투명하여 빛이 일부분 조사된다. 빛이 조사되는 A 영역에 위치한 감광막은 두꺼운 부분(51)을 형성하고, C 영역에 위치한 감광막은 모두 제거되며, B 영역에 위치한 감광막은 얇은 부분(52)을 형성하게 된다. 이와 다르게 감광막(도시하지 않음)이 빛에 노출되는 부분이 제거되는 양성의 감광성을 가진 경우, 사용되는 광 마스크(도시하지 않음)의 A 및 C 영역의 투명성이 반대로 바뀌며 B 영역은 여전히 반투명하다.
B 영역에 위치하는 광 마스크(도시하지 않음)는 빛 투과량을 조절하기 위하여 슬릿(slit) 이나 격자 형태의 패턴을 포함하거나 반투명막일 수 있다. 여기서, 슬릿의 폭이나 격자 패턴 사이의 간격은 노광 시 사용하는 노광기의 분해능보다 작을 수 있으며, 반투명막을 이용하는 경우에는 투과율이 다른 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.
다음 도 11 내지 도 13을 참고하면, 두꺼운 부분(51)과 얇은 부분(52)을 포함하는 감광막 패턴을 식각 마스크로 이용하여 C 영역에 위치하는 데이터 도전층(170), 불순물이 도핑된 반도체층(160) 및 진성 반도체층(150)을 습식 또는 건식 식각하여 제거함으로써 동일한 평면 형태의 복수의 데이터 도전체층(174), 복수의 저항성 접촉 부재층(164), 그리고 돌출부(154) 및 끝 부분(159)을 포함하는 복수의 선형 반도체(151)를 형성한다.
이어서 도 14 및 도 15에 도시한 바와 같이 두꺼운 부분(51)과 얇은 부분(52)을 포함하는 감광막 패턴을 산소 플라즈마를 이용한 애싱(ashing) 방법 따위로 전면 식각하여 두께를 줄임으로써 B 영역에 위치하는 감광막 패턴의 얇은 부분(52)을 제거한다. 이때, 두꺼운 부분(51)도 얇은 부분(52)의 두께만큼 제거되기 때문에 얇아진다.
다음 도 16 내지 도 18을 참고하면, 남은 감광막 패턴을 이용하여 데이터 도전체층(174) 및 저항성 접촉 부재층(164)을 식각하여 소스 전극(173) 및 끝 부 분(179)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175), 돌출부(163) 및 끝 부분(169)을 포함하는 복수의 선형 저항성 접촉 부재(161), 그리고 복수의 섬형 저항성 접촉 부재(165)를 형성한다. 이때 데이터 도전체층(174)의 식각은 습식 식각을 사용할 수 있으며, 저항성 접촉 부재층(164)의 식각은 건식 식각을 사용할 수 있다.
다음 도 19 및 도 20을 참고하면, 남아 있는 감광막 패턴을 제거하고, 전면에 질화규소 또는 산화규소 따위를 화학 기상 증착(chemical vapor deposition, CVD) 등의 방법으로 적층하여 하부 보호막(180p)을 형성한다.
다음 도 21 및 도 22를 참고하면, 하부 보호막(180p) 위에 색필터(230R, 230G)를 형성한다. 색필터(230R, 230G)는 스핀 코팅 또는 잉크젯 인쇄 따위의 용액 공정또는 섀도 마스크를 사용한 증착으로 형성할 수 있다. 색필터(230R, 230G)는 기본색 별로 화소(PX))마다 형성하거나 동일한 화소(PX) 열은 한번에 형성하여 스트라이프(stripe) 모양으로 형성할 수도 있다. 이 때 색필터(230R, 230G) 중 드레인 전극(175)의 일부에 대응하는 부분에 관통 구멍(235)을 형성한다. 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)이 위치한 주변 영역에는 색필터(230R, 230G)를 형성하지 않는다.
다음 도 23 및 도 24를 참고하면, 색필터(230R, 230G) 위에 질화규소 또는 산화규소 따위를 화학 기상 증착 등의 방법으로 적층하여 상부 보호막(180q)을 형성한다.
이어서, 상부 보호막(180q) 위에 감광막(도시하지 않음)을 도포한 후, 광 마 스크(도시하지 않음)를 사용하여 노광 및 현상함으로써 두꺼운 부분(53)과 얇은 부분(54)을 포함하는 감광막 패턴을 형성한다. 두꺼운 부분(53)과 얇은 부분(54)을 포함하는 감광막 패턴은 이웃하는 두꺼운 부분(53)과 얇은 부분(54) 사이를 비롯하여 감광막이 존재하지 않는 부분을 여러 개 포함한다.
이때 감광막(도시하지 않음)이 빛에 노출되는 부분이 남는 음성의 감광성을 가진 경우, P 영역의 광 마스크(도시하지 않음)는 투명하여 빛이 조사되고, R 영역의 광 마스크(도시하지 않음)는 불투명하여 빛이 조사되지 않으며, Q 영역의 광 마스크(도시하지 않음)는 반투명하여 빛이 일부분 조사된다. 빛이 조사되는 P 영역에 위치한 감광막은 두꺼운 부분(53)을 형성하고, R 영역에 위치한 감광막은 모두 제거되며, Q 영역에 위치한 감광막은 얇은 부분(54)을 형성하게 된다. 이와 다르게 감광막(도시하지 않음)이 빛에 노출되는 부분이 제거되는 양성의 감광성을 가진 경우, 광 마스크(도시하지 않음)의 P 및 R 영역의 투명성이 반대로 바뀌며 Q 영역은 반투명하다.
다음, 도 25 및 도 26을 참고하면, 두꺼운 부분(53)과 얇은 부분(54)을 포함하는 감광막 패턴을 식각 마스크로 하여 R 영역에 위치하는 상부 보호막(180q), 하부 보호막(180p) 및 게이트 절연막(140)을 건식 식각 등의 방법으로 제거한다. 이로써 상부 보호막(180q)의 절개부(188), 드레인 전극(175)의 일부분을 드러내는 접촉 구멍(185)이 형성되고, 게이트선(121) 및 데이터선(171)의 끝 부분(129, 179)과 그 주변의 기판(110)을 드러내는 접촉 구멍(181, 182)이 형성된다. 이때 상부 보호막(180q), 하부 보호막(180p) 및 게이트 절연막(140)을 오버 에치(over etch)하 여 두꺼운 부분(53)과 얇은 부분(54)을 포함하는 감광막 패턴 아래로 언더컷이 형성될 수 있다. 또한 상부 보호막(180q)의 절개부(188)에 의해 드러난 색필터(230R, 230G) 역시 약간 제거될 수 있다.
다음 도 27 및 도 28을 참고하면, 두꺼운 부분(53)과 얇은 부분(54)을 포함하는 감광막 패턴을 전면 식각하여 두께를 줄임으로써, Q 영역에 위치하는 감광막 패턴의 얇은 부분(54)을 제거한다. 이때, 두꺼운 부분(53)도 얇은 부분(54)의 두께만큼 제거되기 때문에 얇아질 수 있다.
다음 도 29 및 도 30을 참고하면, 남겨진 감광막 패턴에 대해 열처리(bake)를 하여 감광막 패턴을 리플로우(reflow)시킬 수 있다. 이로써 남겨진 감광막 패턴이 상부 보호막(180q)의 경계 바깥으로 흘러 상부 보호막(180q)의 언더컷이 더 심해질 수 있다. 이러한 열처리 과정은 생략될 수 있다.
다음 도 31 및 도 32를 참고하면, 감광막 패턴의 남겨진 두꺼운 부분(53) 및 상부 보호막(180q)을 포함한 전면에 ITO 또는 IZO 등의 투명 도전 물질 또는 반사성 금속 등의 도전층(190)을 적층한다. 이때 상부 보호막(180q)의 절개부(188) 안에는 도전층(190)이 적층되지 않거나 절개부(188)에서 도전층(190)에 틈이 생길 수 있다. 또한 상부 보호막(180q)의 언더컷 구조 및 단차에 의해 절개부(188) 및 접촉 구멍(181, 182)의 경계 부분에서 도전층(190)이 불연속적으로 형성될 수 있다.
이어서, 남은 감광막 패턴을 제거하여 감광막 패턴 위에 증착된 도전층(190)을 함께 리프트 오프(lift off)하여 제거한다. 이때 도전층(190)의 틈 또는 균열로 인해 리프트 오프 과정이 더욱 용이해진다. 이로써 도 1 내지 도 3에 도시한 바와 같이 화소 전극(191)과 접촉 보조 부재(81, 82)가 완성된다.
이와 같이 본 발명의 실시예에 따른 제조 방법에 의하면 색필터(230R, 230G)가 박막 트랜지스터 표시판에 위치하는 표시판을 제조할 때, 3회의 사진 공정만으로도 제조 가능하므로 제조 비용 및 시간을 줄일 수 있다. 또한 상부 보호막(180q)에 절개부(188)를 형성함으로써 화소 전극(191) 등의 형성을 위한 리프트 오프 공정이 더욱 용이해지고 원하는 모양의 화소 전극(191)을 쉽게 형성할 수 있다. 또한 리프트 오프 공정에 쓰이는 감광막 패턴에 대한 열처리로 감광막 패턴을 리플로우 시킴으로써 리프트 오프 공정을 더욱 용이하게 할 수 있다.
그러면 도 33 내지 도 47을 참고하여 본 발명의 다른 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다.
도 33은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고, 도 34는 도 33의 액정 표시 장치를 XXXIV-XXXIV 선을 따라 잘라 도시한 단면도이다.
도 33 및 도 34를 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 서로 마주하는 박막 트랜지스터 표시판(100)과 공통 전극 표시판(200), 그리고 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 거의 수직을 이루도록 배향될 수 있다.
먼저, 공통 전극 표시판(200)에 대하여 설명한다.
절연 기판(210) 위에 차광 부재(220)가 형성되어 있고, 그 위에는 덮개 막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 (유기) 절연물로 만들어질 수 있으며, 생략할 수 있다.
덮개막(250) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO, IZO 등의 투명한 도전체 따위로 만들어질 수 있으며, 공통 전압(common voltage)을 인가 받는다. 공통 전극(270)에는 복수의 절개부(71)가 형성되어 있다. 각 절개부(71)는 비스듬하게 뻗은 적어도 하나의 사선부를 포함하며 각 사선부에는 움푹 패거나 볼록 튀어나온 복수의 노치가 있다.
다음, 박막 트랜지스터 표시판(100)에 대하여 설명한다.
본 실시예에 따른 박막 트랜지스터 표시판(100)은 앞선 실시예와 거의 동일한 단면 구조를 가진다. 앞선 실시예에서와 동일한 설명은 생략하고 동일한 구성 요소는 동일한 도면 부호를 부여한다.
절연 기판(110) 위에 복수의 게이트선(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다. 게이트선(121)은 복수의 제1 및 제2 게이트 전극(124a, 124b)과 넓은 끝 부분(129)을 포함한다. 유지 전극선(131)은 소정의 전압을 인가 받으며 게이트선(121)과 거의 나란하게 뻗는다. 각 유지 전극선(131)은 인접한 두 게이트선(121) 사이에 위치하며 제1 및 제2 유지 전극(storage electrode)(137a, 137b), 가지 전극(136) 및 연결부(135)를 포함한다. 연결부(135)는 가지 전극(136)과 이에 이웃한 제1 유지 전극(137a)을 연결한다.
게이트선(121) 및 유지 전극선(131) 위에는 게이트 절연막(140)이 형성되어 있고, 그 위에는 돌출부(154a, 154b)를 포함하는 선형의 제1 및 제2 반도체(151a, 151b)가 형성되어 있다.
제1 반도체(151a) 위에는 제1 선형 저항성 접촉 부재(161a)와 제1 섬형 저항성 접촉 부재(165a)가 형성되어 있고, 제2 반도체(154b) 위에는 제2 선형 저항성 접촉 부재(161b)와 제2 섬형 저항성 접촉 부재(도시하지 않음)가 형성되어 있다. 제1 선형 저항성 접촉 부재(161a)는 제1 게이트 전극(124a) 위에서 제1 섬형 저항성 접촉 부재(165a)와 마주하는 돌출부(163a)를 포함하며, 제2 선형 저항성 접촉 부재(161b)는 제2 게이트 전극(124b) 위에서 제2 섬형 저항성 접촉 부재와 마주하는 돌출부(도시하지 않음)를 포함한다.
저항성 접촉 부재(161a, 161b, 165a) 및 게이트 절연막(140) 위에는 끝 부분(179a, 179b)을 포함하는 복수의 제1 및 제2 데이터선(171a, 171b)과 넓은 끝 부분(177a, 177b)을 포함하는 복수의 제1 및 제2 드레인 전극(175a, 175b)이 형성되어 있다.
제1/제2 게이트 전극(124a/124b), 제1/제2 소스 전극(173a/173b) 및 제1/제2 드레인 전극(175a/175b)은 제1/제2 반도체(154a/154b)와 함께 제1/제2 박막 트랜지스터(Qa/Qb)를 이룬다.
데이터선(171a, 171b), 드레인 전극(175a, 175b) 및 노출된 반도체(151a, 151b) 부분 위에는 하부 보호막 (180p) 및 상부 보호막(180q)을 포함하는 보호막(180)이 형성되어 있다. 하부 보호막(180p)과 상부 보호막(180q) 중 적어도 하나는 생략될 수 있다.
보호막(180)에는 데이터선(171a, 171b)의 끝 부분(179a, 179b)을 드러내는 접촉 구멍(182a, 182b)과 드레인 전극(175a, 175b)의 넓은 끝 부분(177a, 177b)을 드러내는 접촉 구멍(185a, 185b)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다. 또한 보호막(180) 및 게이트 절연막(140)에는 게이트선(121) 및 데이터선(171a, 171b)의 끝부분(129, 179a, 179b)의 둘레를 간격을 두고 둘러싸며 띠 모양으로 제거되어 기판(110)을 드러내는 고랑부(189)가 있다.
하부 보호막(180p)과 상부 보호막(180q) 사이에는 색필터(230R, 230G)가 형성되어 있다. 색필터(230R, 230G)에는 접촉 구멍(185a, 185b)이 통과하는 관통 구멍(235a, 235b)이 형성되어 있으며 관통 구멍(235a, 235b)은 접촉 구멍(185a, 185b)보다 크다. 색필터(230R, 230G)에는 또한 제1 유지 전극(137a) 위에 위치한 제1 개구부(237a)와 제2 유지 전극(137b) 위에 위치한 제2 개구부(237b)가 형성되어 있다.
한편, 상부 보호막(180q)에는 색필터(230R, 230G)를 드러내는 복수의 절개부(188)가 형성되어 있다. 절개부(188)는 대략 게이트선(121) 및 데이터선(171a, 171b)에 의해 구획되는 영역의 경계를 따라 형성되어 있다. 절개부(188) 아래에 위치하는 색필터(230R, 230G)의 윗면은 절개부(188)를 따라 얕게 제거되어 있을 수 있다.
보호막(180)의 상부 보호막(180q) 위에는 화소 전극(191) 및 복수의 접촉 보조 부재(81, 82a, 82b)가 형성되어 있다. 화소 전극(191) 및 접촉 보조 부재(81, 82a, 82b)는 접촉 구멍(185a, 185b) 이외의 곳에서 대부분 상부 보호막(180q) 위에 만 위치한다.
접촉 보조 부재(81, 82a, 82b)의 바깥 경계면은 고랑부(189)의 안쪽 경계면과 일치할 수 있다.
화소 전극(191)은 제1 부화소 전극(191a)과 제2 부화소 전극(191b)을 포함하며, 제1 부화소 전극(191a)의 면적이 제2 부화소 전극(191b)보다 작다.
제1 부화소 전극(191a)은 대략 부등호(<)의 띠 모양으로서 간극(93)을 두고 제2 부화소 전극(191b)으로 둘러싸여 있다. 제2 부화소 전극(191b)에는 복수의 직선 띠 모양의 절개부(91)가 형성되어 있으며 게이트선(121) 및 데이터선(171a, 171b)과 대략 45도를 이룬다. 간극(93)은 절개부(91)와 거의평행한 복수의 사선부 및 데이터선(171a, 171b)과 거의 평행한 복수의 세로부를 포함한다. 절개부(91)와 간극(93)은 공통 전극(270)의 절개부(71)와 교대로 배열되어 있으며, 절개부(91) 및 간극(93) 아래에는 상부 보호막(180q)의 절개부(188)가 위치한다.
제1 부화소 전극(191a)은 제1 개구부(237a) 부근에서 제1 유지 전극(137a)과 중첩하여 유지 축전기(storage capacitor)를 이룬다. 제2 부화소 전극(191b)도 제2 개구부(237b) 부근에서 제2 유지 전극(137b)과 중첩하여 유지 축전기를 이룬다.
제1/제2 부화소 전극(191a/191b)은 접촉 구멍(185a/185b)을 통하여 제1/제2 박막 트랜지스터의 제1/제2 드레인 전극(175a/175b)과 연결되어 있으며, 제1/제2 드레인 전극(175a/175b)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 제1/제2 부화소 전극(191a/191b)은 공통 전극 표시판(200)의 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191a/191b, 270) 사이의 액정층(3)의 액정 분 자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층(3)을 통과하는 빛의 휘도가 달라진다.
그러면, 도 33 및 도 34에 도시한 액정 표시 자치의 박막 트랜지스터 표시판(100)을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 35 내지 도 47, 그리고 앞에서 설명한 도 33 및 도 34를 함께 참고하여 상세하게 설명한다.
도 35, 도 37 및 도 41은 각각 도 33의 액정 표시 장치 중 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 36, 도 38 내지 도 40, 그리고 도 42 내지 도 47은 각각 도 33의 액정 표시 장치 중 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 단면도로서, 각각 도 35, 도37 및 도 41의 박막 트랜지스터 표시판을 XXXVI-XXXVI 선, XXXVIII-XXXVIII 선 및 XLII-XLII 선을 따라 잘라 도시한 단면도이다.
도 35 및 도 36을 참고하면, 절연 기판(110) 위에 게이트 도전층(도시하지 않음)을 적층하고 사진 식각하여 제1 및 제2 게이트 전극(124a, 124b)과 넓은 끝 부분(129)을 포함하는 복수의 게이트선(121) 및 제1 및 제2 유지 전극(137a, 137b), 가지 전극(136) 및 연결부(135)를 포함하는 복수의 유지 전극선(131)을 형성한다.
다음 도 37 및 도 38을 참고하면, 게이트선(121) 및 유지 전극선(131), 그리고 기판(110) 위에 게이트 절연막(140), 진성 반도체층(150), 불순물이 도핑된 반도체층(160) 및 데이터 도전층(170)을 차례대로 적층한다.
이어서, 데이터 도전층(170) 위에 감광막(도시하지 않음)을 도포하고 노광 및 현상하여 두꺼운 부분(41)과 얇은 부분(42)을 포함하는 감광막 패턴(40)을 형성한다. 감광막 패턴(40)의 형성 방법은 앞선 실시예와 동일하므로 생략한다.
다음 도 39를 참고하면, 감광막 패턴(40)을 식각 마스크로 이용하여 데이터 도전층(170), 불순물이 도핑된 반도체층(160) 및 진성 반도체층(150)을 식각하여 복수의 데이터 도전체층(174a, 174b), 복수의 저항성 접촉 부재층(164a, 164b), 그리고 돌출부(154a, 154b)를 포함하는 제1 및 제2 선형 반도체(151a, 151b)를 형성한다.
이어서, 감광막 패턴(40)을 전면 식각하여 얇은 부분(42)을 제거하여 감광막 패턴(43)을 형성한다.
다음 도 40을 참고하면, 감광막 패턴(43)을 이용하여 데이터 도전체층(174a, 174b) 및 저항성 접촉 부재층(164a, 164b)을 식각하여 소스 전극(173a, 173b) 및 끝 부분(179a, 179b)을 포함하는 복수 쌍의 제1 및 제2 데이터선(171a, 171b), 복수의 제1 및 제2 드레인 전극(175a, 175b), 돌출부(163a)를 포함하는 복수의 선형 저항성 접촉 부재(161a, 161b), 그리고 복수의 섬형 저항성 접촉 부재(165a)를 형성한다.
다음 도 41 및 도 42를 참고하면, 감광막 패턴(43)을 제거한 후 전면에 하부 보호막(180p)을 적층하고, 그 위에 관통 구멍(235a, 235b)을 가지는색필터(230R, 230G)를 형성한다.
이어서, 색필터(230R, 230G) 위에 상부 보호막(180q)을 적층한다.
다음 도 43을 참고하면, 상부 보호막(180q) 위에 두꺼운 부분(44)과 얇은 부분(45)을 포함하는 감광막 패턴(46)을 형성한다. 본 실시예에서도 감광막 패턴(46)은 두꺼운 부분(53)과 얇은 부분(54) 사이를 비롯하여 감광막이 존재하지 않는 부분을 포함한다. 감광막 패턴(46)의 형성 방법도 앞선 실시예와 동일하므로 생략한다.
다음 도 44를 참고하면, 감광막 패턴(46)을 식각 마스크로 하여 상부 보호막(180q), 하부 보호막(180p) 및 게이트 절연막(140)을 식각한다. 이로써 상부 보호막(180q)의 절개부(188), 접촉 구멍(181, 182a, 182b, 185a, 185b), 그리고 기판(110)을 드러내는 고랑부(189)가 형성된다.
이때 상부 보호막(180q), 하부 보호막(180p) 및 게이트 절연막(140)은 감광막 패턴(46)의 경계 안으로 오버 에치되어 언더컷을 형성할 수 있다. 또한 상부 보호막(180q)의 절개부(188)에 의해 드러난 색필터(230R, 230G) 역시 약간 제거될 수 있다.
다음 도 45를 참고하면, 감광막 패턴(46)을 전면 식각하여 얇은 부분(45)을 제거하여 감광막 패턴(47)을 형성한다.
다음 도 46을 참고하면, 감광막 패턴(47)에 대해 열처리를 하여 감광막 패턴(47)을 리플로우 시켜 상부 보호막(180q)의 절개부(188)와 고랑부(189)의 언더컷을 더 심화시킬 수 있다.
다음 도 47을 참고하면, 리플로우 된 감광막 패턴(47) 및 상부 보호막(180q)을 포함한 전면에 도전층(190)을 적층한 후, 감광막 패턴(47)을 제거하여 감광막 패턴(47) 위에 적층되었던 도전층(190)을 리프트 오프시킨다. 이때 절개부(188) 및 고랑부(189)에서는 도전층(190)에 틈이 생겨 도전층(190)의 리프트 오프를 용이하게 할 수 있다. 이로써 절개부(91)와 간극(93)을 갖는 화소 전극(191) 및 복수의 접촉 보조 부재(81, 82a, 82b)가 형성된다. 이때 상부 보호막(180q)의 절개부(188)에는 도전층(190)이 존재하지 않게 되어 화소 전극(191)의 절개부(91) 및 간극(93)이 형성될 수 있다.
앞선 실시예에 따른 제조 방법의 많은 특징 및 효과가 도 35 내지 도 47에 도시한 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에도 적용된다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고,
도 2 및 도 3은 각각 도 1의 박막 트랜지스터 표시판을 II-II' 선 및 III-III'-III" 선을 따라 자른 단면도이고,
도 4, 도 11 및 도 16은 각각 도 1의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고,
도 5 내지 도 10은 각각 도 1의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 단면도로서, 도 4의 박막 트랜지스터 표시판을 V-V' 선 및 VI-VI'-VI" 선을 따라 잘라 도시한 단면도이고,
도 12 내지 도 15는 각각 도 1의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 단면도로서, 도 11의 박막 트랜지스터 표시판을 XII-XII' 선 및 XIIII-XIII'-XIII" 선을 따라 잘라 도시한 단면도이고,
도 17 내지 도 32는 각각 도 1의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 단면도로서, 도 16의 박막 트랜지스터 표시판을 XVII-XVII' 선 및 XVIIII-XVIII'-XVIII" 선을 따라 잘라 도시한 단면도이고,
도 33은 본 발명의 한 실시예에 따른 액정 표시 장치의 배치도이고,
도 34는 도 33의 액정 표시 장치를 XXXIV-XXXIV 선을 따라 잘라 도시한 단면도이고,
도 35, 도 37 및 도 41은 각각 도 33의 액정 표시 장치 중 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고,
도 36, 도 38 내지 도 40, 그리고 도 42 내지 도 47은 각각 도 33의 액정 표시 장치 중 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 단면도로서, 각각 도 35, 도 37 및 도 41의 박막 트랜지스터 표시판을 XXXVI-XXXVI 선, XXXVIII-XXXVIII 선 및 XLII-XLII 선을 따라 잘라 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
40, 41, 42, 43, 44, 45, 46, 51, 52, 53, 54: 감광막 패턴
81, 82, 82a, 82b: 접촉 보조 부재
110: 기판 121: 게이트선
124, 124a, 124b: 게이트 전극 140: 게이트 절연막
151, 151a, 151b, 154, 154a, 154b, 159: 반도체
161, 161a, 161b, 165, 165a, 169: 저항성 접촉 부재
171, 171a, 171b: 데이터선 173, 173a, 173b: 소스 전극
175, 175a, 175b: 드레인 전극 180, 180p, 180q: 보호막
181, 182, 182a, 182b: 접촉 구멍
185, 185a, 185b: 접촉구멍
188: 절개부 189: 고랑부
191: 화소 전극
230R, 230G: 색필터

Claims (27)

  1. 기판 위에 박막 트랜지스터를 형성하는 단계,
    상기 박막 트랜지스터 위에 색필터를 형성하는 단계,
    상기 색필터 위에 제1 보호막을 적층하는 단계,
    상기 제1 보호막 위에 감광막을 도포하고 제1 광 마스크를 사용해 노광하여, 제1 부분 및 상기 제1 부분보다 두꺼운 제2 부분을 포함하고, 상기 제2 부분 둘레의 상기 제1 보호막을 띠 모양으로 노출하는 제1 감광막 패턴을 형성하는 단계,
    상기 제1 감광막 패턴을 마스크로 하여 노출되어 있는 상기 제1 보호막을 식각하여 제거하는 단계,
    상기 제1 감광막 패턴을 전면 식각하여 상기 제1 부분이 제거된 제2 감광막 패턴을 형성하는 단계,
    상기 제2 감광막 패턴 위에 도전층을 적층하는 단계, 그리고
    상기 제2 감광막 패턴을 제거함으로써 상기 도전층을 리프트 오프하여 화소 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  2. 제1항에서,
    상기 제2 감광막 패턴은 상기 감광막이 존재하는 제3 부분을 포함하고,
    상기 제2 감광막 패턴 위에 도전층을 적층하는 단계에서, 상기 적층된 도전 층은 상기 제3 부분의 가장자리 둘레에서 불연속인 부분을 포함하는
    박막 트랜지스터 표시판의 제조 방법.
  3. 제1항에서,
    상기 제1 광 마스크는 빛이 투과되는 제1 투명부, 빛이 투과되지 않는 제1 불투명부, 그리고 상기 제1 부분과 대응하며 빛의 일부만 투과되는 제1 반투명부를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  4. 제3항에서,
    상기 제1 반투명부는 슬릿, 격자 형태의 패턴 및 반투명막 중 어느 하나를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  5. 제1항에서,
    상기 박막 트랜지스터를 형성하는 단계는,
    상기 기판 위에 게이트선을 형성하는 단계,
    상기 게이트선 위에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 채널부를 포함하는 반도체를 형성하는 단계, 그리고
    상기 반도체 위에 소스 전극을 포함하는 데이터선 및 드레인 전극을 형성하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  6. 제5항에서,
    상기 반도체, 상기 데이터선 및 상기 드레인 전극을 형성하는 단계는 하나의 제2 광 마스크를 이용하는 박막 트랜지스터 표시판의 제조 방법.
  7. 제6항에서,
    상기 반도체, 상기 데이터선 및 상기 드레인 전극을 형성하는 단계는,
    상기 게이트 절연막 위에 진성 반도체층, 불순물이 도핑된 반도체층 및 데이터 도전층을 차례대로 적층하는 단계,
    상기 데이터 도전층 위에 감광막을 도포하고 상기 제2 광 마스크를 사용해 노광하여 상기 반도체의 채널부와 대응하는 위치에 놓이는 제4 부분 및 상기 제4 부분보다 두꺼운 제5 부분을 포함하는 제3 감광막 패턴을 형성하는 단계,
    상기 제3 감광막 패턴을 마스크로 하여 노출되어 있는 상기 데이터 도전층, 상기 불순물이 도핑된 반도체층 및 상기 반도체층을 식각하여 제거하는 단계,
    상기 제3 감광막 패턴을 전면 식각하여 상기 제4 부분이 제거된 제4 감광막 패턴을 형성하는 단계, 그리고
    상기 제4 감광막 패턴을 마스크로 하여 상기 제4 부분이 제거되어 노출된 상기 데이터 도전층과 상기 불순물이 도핑된 반도체층을 식각하여 제거하는 단계
    를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  8. 제7항에서,
    상기 제2 광 마스크는 빛이 투과되는 제2 투명부, 빛이 투과되지 않는 제2 불투명부, 그리고 빛이 일부만 투과되는 제2 반투명부를 포함하는 박막 트랜지스터 표시판의 제조 방법.
  9. 제1항에서,
    상기 색필터를 형성하기 전에 상기 박막 트랜지스터 위에 제2 보호막을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  10. 제1항에서,
    상기 박막 트랜지스터는
    게이트 전극 및 끝 부분을 포함하는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체, 그리고
    상기 반도체 위에 형성되어 있으며 소스 전극 및 끝 부분을 포함하는 데이터선 및 드레인 전극
    을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  11. 제10항에서,
    상기 색필터는 상기 드레인 전극의 일부 위에 위치하는 개구 영역을 포함하고,
    상기 제1 감광막 패턴은 상기 개구 영역 안의 상기 제1 보호막도 함께 노출하는
    박막 트랜지스터 표시판의 제조 방법.
  12. 제10항에서,
    상기 제1 감광막 패턴은 상기 게이트선의 끝 부분 및 상기 데이터선의 끝 부분의 적어도 일부분 위에 위치하는 상기 제1 보호막도 함께 노출하고,
    상기 화소 전극을 형성하는 단계에서, 상기 게이트선의 끝 부분 및 상기 데이터선의 끝 부분과 접촉하는 접촉 보조 부재도 함께 형성하는
    박막 트랜지스터 표시판의 제조 방법.
  13. 제12항에서,
    상기 제1 감광막 패턴에 의해 노출된 상기 제1 보호막을 식각하여 제거하는 단계에서, 상기 제1 감광막 패턴을 마스크로 하여 상기 게이트 절연막도 함께 식각하는 박막 트랜지스터 표시판의 제조 방법.
  14. 제13항에서,
    상기 게이트 절연막도 함께 식각하는 단계에서, 상기 게이트선의 끝 부분 주 변의 상기 기판 또는 상기 데이터선 끝 부분 주변의 상기 기판을 함께 드러내는 박막 트랜지스터 표시판의 제조 방법.
  15. 제13항에서,
    상기 제1 감광막 패턴은 상기 게이트선 또는 상기 데이터선의 끝 부분의 가장자리의 적어도 일부분과 중첩하는 상기 제1 부분, 그리고 상기 제1 부분과 간격을 두고 이웃하는 상기 제2 부분을 포함하는 박막 트랜지스터 표시판의 제조 방법.
  16. 제1항에서,
    상기 색필터를 형성하기 전에 상기 박막 트랜지스터 위에 제2 보호막을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
  17. 제1항에서,
    상기 제2 감광막 패턴을 제거하기 전에 상기 제2 감광막 패턴에 열을 가하여 리플로우 시키는 박막 트랜지스터 표시판의 제조 방법.
  18. 기판,
    상기 기판 위에 형성되어 있는 박막 트랜지스터,
    상기 박막 트랜지스터 위에 형성되어 있는 색필터,
    상기 색필터 위에 형성되어 있으며 상기 박막 트랜지스터의 일부를 드러내는 제1 접촉 구멍을 포함하는 제1 보호막, 그리고
    상기 제1 보호막 위에 형성되어 있으며 상기 제1 접촉 구멍을 통해 상기 박막 트랜지스터와 연결되어 있는 화소 전극
    을 포함하고,
    상기 제1 보호막은 상기 화소 전극의 가장자리 둘레를 따라 형성되어 있는 띠 모양의 절개부를 포함하는
    박막 트랜지스터 표시판.
  19. 제18항에서,
    상기 박막 트랜지스터는
    게이트 전극 및 끝 부분을 포함하는 게이트선,
    상기 게이트선 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 채널부를 포함하는 반도체, 그리고
    상기 반도체 위에 형성되어 있으며 소스 전극 및 끝 부분을 포함하는 데이터선 및 드레인 전극
    을 포함하는 박막 트랜지스터 표시판.
  20. 제19항에서,
    상기 채널부를 제외한 상기 반도체의 평면 모양은 상기 데이터선 및 상기 드 레인 전극의 평면 모양과 동일한 박막 트랜지스터 표시판.
  21. 제19항에서,
    상기 색필터는 상기 제1 접촉 구멍이 관통하는 개구 영역을 포함하고, 상기 화소 전극은 상기 제1 접촉 구멍을 통해 상기 드레인 전극과 연결되어 있는 박막 트랜지스터 표시판.
  22. 제19항에서,
    상기 제1 보호막은 상기 게이트선의 끝 부분의 적어도 일부분을 드러내는 제2 접촉 구멍과 상기 데이터선의 끝 부분의 적어도 일부분을 드러내는 제3 접촉 구멍을 더 포함하는 박막 트랜지스터 표시판.
  23. 제22항에서,
    상기 제2 접촉 구멍 안에 형성되어 있으며 상기 게이트선의 끝 부분과 연결되어 있는 제1 접촉 보조 부재, 그리고 상기 제3 접촉 구멍 안에 형성되어 있으며 상기 데이터선의 끝 부분과 연결되어 있는 제2 접촉 보조 부재를 더 포함하는 박막 트랜지스터 표시판.
  24. 제22항에서,
    상기 제1 보호막 위에 형성되어 있으며 각각 상기 제2 및 제3 접촉 구멍을 통해 상기 게이트선의 끝 부분 및 상기 데이터선의 끝 부분과 연결되어 있는 제1 접촉 보조 부재 및 제2 접촉 보조 부재를 더 포함하는 박막 트랜지스터 표시판.
  25. 제24항에서,
    상기 제1 및 제2 접촉 보조 부재의 가장자리 둘레를 따라 상기 제1 보호막 및 상기 게이트 절연막이 제거되어 있는 박막 트랜지스터 표시판.
  26. 제18항에서,
    상기 박막 트랜지스터와 상기 색필터 사이에 형성되어 있는 제2 보호막을 더 포함하는 박막 트랜지스터 표시판.
  27. 제18항에서,
    상기 절개부 아래의 상기 색필터의 일부분이 제거되어 있는 박막 트랜지스터 표시판.
KR1020080109512A 2008-11-05 2008-11-05 박막 트랜지스터 표시판 및 그 제조 방법 KR101522615B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080109512A KR101522615B1 (ko) 2008-11-05 2008-11-05 박막 트랜지스터 표시판 및 그 제조 방법
US12/472,979 US8329486B2 (en) 2008-11-05 2009-05-27 Thin film transistor array panel and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080109512A KR101522615B1 (ko) 2008-11-05 2008-11-05 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100050292A true KR20100050292A (ko) 2010-05-13
KR101522615B1 KR101522615B1 (ko) 2015-05-22

Family

ID=42130303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080109512A KR101522615B1 (ko) 2008-11-05 2008-11-05 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8329486B2 (ko)
KR (1) KR101522615B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160059055A (ko) * 2014-11-17 2016-05-26 삼성디스플레이 주식회사 어레이 기판 및 그 제조방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101566431B1 (ko) * 2009-09-25 2015-11-06 삼성디스플레이 주식회사 액정 표시 장치
CN102830531B (zh) * 2012-07-27 2015-03-11 京东方科技集团股份有限公司 Tft阵列基板、制造方法及液晶显示装置
KR102017204B1 (ko) 2012-11-01 2019-09-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US10276816B2 (en) * 2014-12-11 2019-04-30 International Business Machines Corporation Illumination sensitive current control device
BR102018073350B1 (pt) * 2018-11-13 2024-01-02 Magma Indústria Comércio E Importação De Produtos Têxteis Ltda Sistema integrado e método de reciclagem e processamento de materiais compostos

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000181077A (ja) 1998-12-18 2000-06-30 Murata Mfg Co Ltd リフトオフ法による配線パターン形成方法
KR100924751B1 (ko) 2002-12-04 2009-11-05 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100930918B1 (ko) * 2003-06-27 2009-12-10 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100563093B1 (ko) 2003-09-24 2006-03-27 동부아남반도체 주식회사 반도체 소자의 살리사이드 형성방법
KR101023715B1 (ko) 2003-12-29 2011-03-25 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR101055201B1 (ko) 2004-07-30 2011-08-08 엘지디스플레이 주식회사 Ｃｏｔ형 액정표시소자의 제조방법
KR100719991B1 (ko) 2004-09-30 2007-05-21 산요덴키가부시키가이샤 일렉트로루미네센스 소자
KR20060112042A (ko) * 2005-04-26 2006-10-31 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100919636B1 (ko) 2005-06-30 2009-09-30 엘지디스플레이 주식회사 리프트 오프를 이용한 패턴 형성 방법과 이를 이용한액정표시장치용 어레이 기판의 제조방법
KR20070019454A (ko) 2005-08-12 2007-02-15 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
KR20070080476A (ko) * 2006-02-07 2007-08-10 삼성전자주식회사 3 마스크 공정에 의한 액정표시장치의 제조방법
KR20070095549A (ko) 2006-03-21 2007-10-01 삼성전자주식회사 박막 트랜지스터 어레이 기판의 제조 방법
KR101282404B1 (ko) * 2006-09-05 2013-07-04 삼성디스플레이 주식회사 액정 표시 장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160059055A (ko) * 2014-11-17 2016-05-26 삼성디스플레이 주식회사 어레이 기판 및 그 제조방법

Also Published As

Publication number Publication date
US20100109007A1 (en) 2010-05-06
US8329486B2 (en) 2012-12-11
KR101522615B1 (ko) 2015-05-22

Similar Documents

Publication Publication Date Title
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
JP4977308B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP4856318B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US20040238823A1 (en) Thin film transistor array panel and liquid crystal display including the panel
KR20110021586A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101383703B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101522615B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101090246B1 (ko) 박막 트랜지스터 표시판
KR101090245B1 (ko) 박막 트랜지스터 표시판
JP2008203855A (ja) 液晶表示装置の製造方法
KR101518322B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR20060069081A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100973806B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050014060A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101012784B1 (ko) 표시 장치용 표시판 및 그 표시판을 포함하는 액정 표시장치
KR100997968B1 (ko) 박막 트랜지스터 표시판의 제조 방법
KR20100068860A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070038331A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US8435722B2 (en) Method for fabricating liquid crystal display device
KR20060070349A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101227408B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080049383A (ko) 수직정렬모드 액정표시장치
KR20020056111A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP3006994B2 (ja) アクティブマトリクス基板の製造方法
KR20080021952A (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 5