KR20100046770A

KR20100046770A - 전자소자 내장형 인쇄회로기판 및 그 제조방법

Info

Publication number: KR20100046770A
Application number: KR1020080105777A
Authority: KR
Inventors: 김운천; 임순규
Original assignee: 삼성전기주식회사
Priority date: 2008-10-28
Filing date: 2008-10-28
Publication date: 2010-05-07
Also published as: KR100997524B1; US20100101847A1; US8130508B2; US20120124828A1; US8266792B2

Abstract

전자소자 내장형 인쇄회로기판 및 그 제조방법이 개시된다. 일면에 형성된 오목한 홈의 내측에 전극이 형성되는 전자소자가 내장된 인쇄회로기판을 제조하는 방법으로서, (a) 제1 금속층의 일면에 제1 회로패턴을 형성하는 단계; (b) 제1 금속층을 제1 절연체에 압착하는 단계; (c) 제1 금속층의 타면을 선택적으로 식각하여, 제1 도전성 돌기를 형성하는 단계; 및 (d) 도전성 접착층을 개재하여, 제1 전자소자의 전극과 제1 도전성 돌기가 전기적으로 연결되도록, 제1 전자소자를 실장하는 단계를 포함하는 전자소자 내장형 인쇄회로기판 제조방법은, 전극이 외부로 돌출되지 않는 전자소자를 용이하고 신뢰성 있게 실장할 수 있으며, 공정을 단축시킬 수 있다.

전자소자, 인쇄회로기판, 도전성, 접착층, 돌기

Description

전자소자 내장형 인쇄회로기판 및 그 제조방법{printed circuit board having a electro device and manufacturing method thereof}

본 발명은 전자소자 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다.

급변하는 첨단 정보화 시대에 있어 작은 공간에 보다 많은 기능을 제공하기 위하여, 기판의 표면에 실장되던 각종 능동소자들이 기판에 내장되는 구조가 제시되고 있다. 이와 같이 능동소자들이 기판에 내장됨에 따라, 여분 표면적 확보에 따른 다양한 기능 구현 및 신호전달 라인의 최소화 등을 구현할 수 있게 되었다.

이와 같이, 능동소자를 기판에 내장하는 경우, 능동소자와 회로패턴 간의 전기적인 연결을 위해 기판에 비아를 형성할 필요가 있다.

비아를 형성하기 위해서는 레이저 등을 이용하여 기판에 홀을 가공한 다음, 홀의 내부에 도금층을 형성하는 방법을 이용하게 되는데, 이 때, 레이저 가공에 의해 전극이 손상되는 문제, 도금 공정에 장 시간이 소요되는 문제 등이 대두되고 있다.

본 발명은 레이저 가공을 수행하지 않고, 전극이 외부로 돌출되지 않는 전자소자를 용이하고 신뢰성 있게 실장할 수 있으며, 공정시간을 단축시킬 수 있는 전자소자 내장형 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, 일면에 형성된 오목한 홈의 내측에 전극이 형성되는 전자소자가 내장된 인쇄회로기판을 제조하는 방법으로서, (a) 제1 금속층의 일면에 제1 회로패턴을 형성하는 단계; (b) 제1 금속층을 제1 절연체에 압착하는 단계; (c) 제1 금속층의 타면을 선택적으로 식각하여, 제1 도전성 돌기를 형성하는 단계; 및 (d) 도전성 접착층을 개재하여, 제1 전자소자의 전극과 제1 도전성 돌기가 전기적으로 연결되도록, 제1 전자소자를 실장하는 단계를 포함하는 전자소자 내장형 인쇄회로기판 제조방법이 제공된다.

이 때, 단계 (b) 내지 단계 (d)는 제1 절연체의 양면에 대해 수행될 수 있다.

한편, (e) 제2 금속층의 일면에 제2 회로패턴을 형성하는 단계; (f) 제2 절연체를 개재하여, 제2 금속층을 제1 절연체에 압착하는 단계; (g) 제2 금속층의 타면을 선택적으로 식각하여 제3 회로패턴을 형성하는 단계를 더 수행할 수 있다.

또한, 단계 (f) 이전에, 제1 절연체의 일면에 비도전성 접착층을 형성하는 단계; 비도전성 접착층에, 전극이 제1 절연체와 대향하지 않도록 제2 전자소자를 부착하는 단계를 더 수행할 수도 있으며, 이 때, 제2 절연체에는 제2 전자소자에 상응하는 관통홀이 형성되고, 제2 금속층의 일면에는 제2 전자소자의 전극에 상응하는 제2 도전성 돌기가 형성되며, 제2 전자소자의 전극과 제2 도전성 돌기 사이에는 도전성 접착층이 형성될 수 있다.

본 발명의 다른 측면에 따르면, 일면에 형성된 오목한 홈의 내측에 전극이 형성된 전자소자가 내장되는 인쇄회로기판으로서, 제1 절연체; 제1 절연체의 일면에 매립되는 제1 회로패턴; 제1 회로패턴 상에 형성되는 제1 도전성 돌기; 도전성 접착층을 개재하여 제1 절연체 상에 실장되는 제1 전자소자를 포함하며, 제1 전자소자의 전극은 도전성 접착층을 통해 제1 도전성 돌기가 전기적으로 연결되는 전자소자 내장형 인쇄회로기판이 제공된다.

이 때, 제1 회로패턴과, 제1 도전성 돌기 및 제1 전자소자는 제1 절연체의 양면에 형성될 수 있다.

한편, 제1 전자소자를 커버하도록, 제1 절연체에 적층되는 제2 절연체; 제2 절연체의 일면에 매립되는 제2 회로패턴; 및 제2 절연체의 일면에 돌출되어 형성되는 제3 회로패턴을 더 포함할 수 있다.

이 때, 비도전성 접착층을 개재하여 제1 절연체의 일면에 부착되며, 전극이 제1 절연체와 대향하지 않는 제2 전자소자; 제2 전자소자의 전극 상에 형성되는 제2 도전성 접착층; 도전성 접착층에 매립되어, 제2 전자소자의 전극과 전기적으로 연결되는 제2 도전성 돌기를 더 포함할 수도 있다.

본 발명의 바람직한 실시예에 따르면, 전극이 외부로 돌출되지 않는 전자소자를 용이하고 신뢰성 있게 실장할 수 있으며, 공정을 단축시킬 수 있다.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

이하, 본 발명에 따른 전자소자 내장형 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

먼저, 본 발명의 일 실시예에 따른 인쇄회로기판 제조방법에 대해 도 1 내지 도 13을 참조하여 설명하도록 한다.

도 1은 본 발명의 일 실시예에 따른 전자소자 내장형 인쇄회로기판 제조방법을 나타내는 순서도이고, 도 2 내지 도 13은 본 발명의 일 실시예에 따른 전자소자 내장형 인쇄회로기판 제조방법의 각 공정을 나타내는 도면이다. 도 2 내지 도 13을 참조하면, 제1 금속층(10), 도금레지스트(12), 에칭레지스트(13), 제1 회로패턴(14), 제1 도전성 돌기(16), 제1 절연체(20), 도전성 접착층(30), 제1 전자소자(40), 전극(42), 제2 절연체(50), 관통홀(52), 제2 금속층(60), 제2 도전성 돌기(61), 제2 회로패턴(62), 제3 회로패턴(64)이 도시되어 있다.

먼저, 제1 금속층(10)의 일면에 제1 회로패턴(14)을 형성한다(S110). 이를 위해, 도 2에 도시된 바와 같이 소정의 두께를 갖는 제1 금속층(10)을 준비하고, 도 3에 도시된 바와 같이 제1 금속층(10)의 상면에 도금레지스트(12)를 형성한 다음, 도금을 수행하는 방법을 이용할 수 있다. 이상의 과정을 통해 제1 금속층(10)의 일면에 제1 회로패턴(14)이 형성된 모습이 도 4에 도시되어 있다.

그리고 나서, 제1 금속층(10)을 제1 절연체(20)에 압착한다(S120). 이 때, 제조공정의 효율적인 진행 및 기판의 휨 방지 등을 고려하여, 제1 절연체(20)의 양면 모두에 제1 금속층(10)을 압착할 수 있다. 이를 위해, 도 2 내지 도 4에 도시된 공정을 반복하여 수행할 수 있음은 물론이다.

즉, 제1 회로패턴(14)이 형성된 제1 금속층(10)을 두 개 형성한 다음, 도 5에 도시된 바와 같이, 제1 절연체(20)의 상하면에 각각 정렬한 후, 도 6에 도시된 바와 같이, 동시에 압착하는 것이다. 이러한 과정을 통해, 제1 절연체(20)에 형성된 제1 회로패턴(14)은 제1 절연체(20)에 매립된다.

그 다음, 제1 금속층(10)의 타면을 선택적으로 식각하여, 제1 도전성 돌기(16)를 형성한다(S130). 제1 도전성 돌기(16)는, 추후 실장될 전자소자(40)의 전극(42)과 서로 전기적으로 연결되는 부분이므로, 실장될 전자소자(40)의 개수 및 해당 전자소자(40)에 형성된 전극(42)의 개수를 고려하여, 이에 맞는 개수만큼 형성된다.

이를 위해, 도 7에 도시된 바와 같이, 제1 금속층(10)의 상면에, 형성하고자 하는 제1 도전성 돌기(16)에 상응하는 에칭레지스트(13)를 형성한 다음, 에칭액을 도포하는 방법 등을 이용하여 제1 금속층(10)을 선택적으로 제거한 후, 에칭레지스트(13)를 제거하는 방법을 이용할 수 있다. 이상의 방법 등을 통해 제1 도전성 돌기(16)가 형성된 모습이 도 8에 도시되어 있다.

상기와 같은 방법을 이용하는 경우, 별도의 공정을 수행할 필요 없이, 제1 회로패턴(14)과 제1 도전성 돌기(16)는 서로 전기적으로 연결될 수 있게 된다.

그 다음, 도전성 접착층(30)을 개재하여, 상기 제1 전자소자(40)의 전극(42)과 상기 제1 도전성 돌기(16)가 전기적으로 연결되도록, 제1 전자소자(40)를 실장한다(S140). 이를 위해, 도 9에 도시된 바와 같이 제1 도전성 돌기(16)의 상면에 ACF 또는 ACP 등을 이용하여 도전성 접착층(30)을 형성한 다음, 도 10에 도시된 바와 같이, 그 위에 다시 제1 전자소자(40)를 안착시키는 방법을 이용할 수 있다.

도 10에 도시된 바와 같이, 전자소자(40)의 홈에 전극(42)이 형성되는 구조의 경우, 제1 도전성 돌기(16)의 일부가 홈에 삽입될 수 있어, 도전성 접착층(30)을 매개로 한, 제1 도전성 돌기(16)와 전극(42) 사이의 접속이 신뢰서 있게 구현될 수 있을 뿐만 아니라, 전자소자(40) 역시 도전성 돌기(16)에 의해 견고하게 지지될 수 있게 된다.

이상에서 설명한 전자소자(40)를 실장하는 공정 역시, 제1 절연체(20)의 양 면 모두에 대해 수행될 수 있음은 물론이다.

한편, 도 10에는 제1 절연체(20)의 한 면에 두 개의 전자소자(40)가 실장되는 모습이 도시되어 있으나, 제1 절연체(20)에 실장되는 전자소자의 수는 설계 상의 필요에 따라 다양하게 변경될 수 있다. 이 경우, 제1 도전성 돌기(16)의 개수 역시 변경될 수 있음은 전술한 바와 같다.

이 후, 제2 금속층(60)의 일면에 제2 회로패턴(62)을 형성하고(S150, 도 11), 제2 절연체(50)를 개재하여, 제2 금속층(60)을 제1 절연체(20)에 압착한 다음(S160, 도 12), 제2 금속층(60)의 타면을 선택적으로 식각하여 제3 회로패턴(64)을 형성할 수 있다(S170, 도 13).

제2 금속층(60)의 일면에 제2 회로패턴(62)을 형성하기 위하여, 도 2 내지 도 4에 도시된 방법과 동일한 방법을 이용할 수 있으며, 제3 회로패턴(64)을 형성하기 위하여, 도 7 및 도 8에 도시된 방법을 이용할 수 있다. 상기와 같은 방법을 이용하는 경우, 별도의 공정을 수행할 필요 없이, 제2 회로패턴(62)과 제3 회로패턴(64)은 서로 전기적으로 연결될 수 있게 된다.

이상의 공정을 통해 제조된 전자소자 내장형 인쇄회로기판이 도 13에 도시되어 있다. 본 실시예에 따른 전자소자 내장형 인쇄회로기판은, 제1 절연체(20)의 일면에 매립되는 제1 회로패턴(14)과, 그 위에 형성되는 제1 도전성 돌기(16)가, 도전성 접착층(30)을 통해 제1 전자소자(40)의 홈 내부에 형성된 전극(42)과 전기적으로 연결되는 구조를 갖는다.

또한, 제1 절연체(20)에는 제1 전자소자(40)를 커버하는 제2 절연체(50)가 적층된다. 이러한 제2 절연체(50)에는 제2 회로패턴(62)이 매립되고, 제3 회로패턴(64)이 돌출되어 형성됨으로써, 다층구조가 구현될 수 있게 된다.

다음으로, 본 발명의 다른 실시예에 따른 전자소자 내장형 인쇄회로기판 제조방법에 대해 도 14 내지 도 21을 참조하여 설명하도록 한다. 도 14 내지 도 21은 본 발명의 다른 실시예에 따른 전자소자 내장형 인쇄회로기판 제조방법의 각 공정을 나타내는 도면이다. 도 14 내지 도 21을 참조하면, 제1 금속층(10), 도금레지스트(12), 에칭레지스트(13), 제1 회로패턴(14), 제1 도전성 돌기(16), 제1 절연체(20), 도전성 접착층(30), 비도전성 접착층(35), 제1 전자소자(40), 제2 전자소자(40'), 전극(42, 42'), 제2 절연체(50), 관통홀(52), 제2 금속층(60), 제2 도전성 돌기(61), 제2 회로패턴(62), 제3 회로패턴(64)이 도시되어 있다.

본 실시예에 따른 전자소자 내장형 인쇄회로기판 제조방법은, 전술한 실시예와 비교하여, 제1 절연체(10)의 한 면에 실장되는 여러 전자소자들(40, 40')의 전극(42, 42')의 방향이 일정하지 않은 점에 차이가 있다. 이하에서는 이러한 차이점을 중심으로 본 실시예에 대해 설명하도록 하겠으며, 전술한 실시예와 동일하거나 대응되는 내용에 대한 구체적인 설명은 생략하도록 한다.

우선, 도 2 내지 도 6에 도시된 바와 같은 방법을 이용하여, 제1 절연체(20)의 양면에, 각각 제1 회로패턴(14)이 형성된 제1 금속층(10)을 압착한다. 그리고 나서, 도 14에 도시된 바와 같이, 제1 금속층(10) 상에 에칭레지스트(13)를 형성한 다음, 에칭액을 도포하는 방법 등을 이용하여, 도 15에 도시된 바와 같이, 제1 도 전성 돌기(16)를 형성한다.

그리고 나서, 도 16에 도시된 바와 같이, 제1 절연체(20)의 일면 중, 제1 도전성 돌기(16)가 형성되지 않은 영역에, NCF 또는 NCP 등을 이용하여 비도전성 접착층(35)을 형성한다. 이와 함께, 제1 도전성 돌기(16)의 상면에는 ACF 또는 ACP 등을 이용하여 도전성 접착층(30)을 형성한다.

그 다음, 도 17에 도시된 바와 같이, 비도전성 접착층(35)에, 전극(42')이 제1 절연체(20)와 대향하지 않도록 제2 전자소자(40')를 부착한다. 즉, 전극(42')이 형성되지 않은 제2 전자소자(40')의 면을 비도전성 접착층(35)에 부착시키는 것이다. 이와 함께, 도전성 접착층(30)이 형성된 제1 도전성 돌기(16)의 상부에는 제1 전자소자(40)를 안착시킨다.

그 다음으로, 도 18에 도시된 바와 같이 제2 전자소자(40')의 상부에 ACF 또는 ACP 등을 이용하여 도전성 접착층(30)을 형성한 다음, 도 19a에 도시된 바와 같이, 제2 전자소자(40')에 상응하는 관통홀(52)이 형성된 제2 절연체(50)를 개재하여, 일면에 제2 회로패턴(62) 및 제2 도전성 돌기(61)가 형성된 제2 금속층(60)을 압착한다(도 20).

이 때, 도 19b에 도시된 바와 같이, 제2 도전성 돌기(61) 상에 도전성 접착층(30)을 형성한 후, 압착하는 방법을 이용할 수도 있다.

그리고 나서, 도 21에 도시된 바와 같이, 제2 금속층(60)의 타면을 선택적으로 식각하여 제3 회로패턴(64)을 형성한다.

이상의 공정을 통해 제조된 전자소자 내장형 인쇄회로기판이 도 13에 도시되 어 있다. 본 실시예에 따른 전자소자 내장형 인쇄회로기판은, 전술한 실시예에 따른 인쇄회로기판의 장점뿐만 아니라, 전자소자의 일부는 전극(42')이 상면을 향하도록 배치되고, 나머지는 전극(42)이 하면을 향하도록 배치됨으로써, 인쇄회로기판의 양면을 효율적을 활용할 수 있는 장점을 가지고 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.

도 1은 본 발명의 일 실시예에 따른 전자소자 내장형 인쇄회로기판 제조방법을 나타내는 순서도.

도 2 내지 도 13은 본 발명의 일 실시예에 따른 전자소자 내장형 인쇄회로기판 제조방법의 각 공정을 나타내는 도면.

도 14 내지 도 21은 본 발명의 다른 실시예에 따른 전자소자 내장형 인쇄회로기판 제조방법의 각 공정을 나타내는 도면.

<도면의 주요부분에 대한 부호의 설명>

10: 제1 금속층 12: 도금레지스트

13: 에칭레지스트 14: 제1 회로패턴

16: 제1 도전성 돌기 20: 제1 절연체

30: 도전성 접착층 40: 제1 전자소자

40': 제2 전자소자 42, 42': 전극

50: 제2 절연체 52: 관통홀

60: 제2 금속층 61: 제2 도전성 돌기

62: 제2 회로패턴 64: 제3 회로패턴

Claims

일면에 형성된 오목한 홈의 내측에 전극이 형성되는 전자소자가 내장된 인쇄회로기판을 제조하는 방법으로서,

(a) 제1 금속층의 일면에 제1 회로패턴을 형성하는 단계;

(b) 상기 제1 금속층을 제1 절연체에 압착하는 단계;

(c) 상기 제1 금속층의 타면을 선택적으로 식각하여, 제1 도전성 돌기를 형성하는 단계; 및

(d) 도전성 접착층을 개재하여, 제1 전자소자의 전극과 상기 제1 도전성 돌기가 전기적으로 연결되도록, 상기 제1 전자소자를 실장하는 단계를 포함하는 전자소자 내장형 인쇄회로기판 제조방법.
제1항에 있어서,

상기 단계 (b) 내지 단계 (d)는 상기 제1 절연체의 양면에 대해 수행되는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판 제조방법.
제1항에 있어서,

(e) 제2 금속층의 일면에 제2 회로패턴을 형성하는 단계;

(f) 제2 절연체를 개재하여, 상기 제2 금속층을 상기 제1 절연체에 압착하는 단계;

(g) 상기 제2 금속층의 타면을 선택적으로 식각하여 제3 회로패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판 제조방법.
제3항에 있어서,

상기 단계 (f) 이전에,

상기 제1 절연체의 일면에 비도전성 접착층을 형성하는 단계;

상기 비도전성 접착층에, 전극이 상기 제1 절연체와 대향하지 않도록 제2 전자소자를 부착하는 단계를 더 포함하며,

상기 제2 절연체에는 상기 제2 전자소자에 상응하는 관통홀이 형성되고,

상기 제2 금속층의 일면에는 상기 제2 전자소자의 전극에 상응하는 제2 도전성 돌기가 형성되며,

상기 제2 전자소자의 전극과 상기 제2 도전성 돌기 사이에는 도전성 접착층이 형성되는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판 제조방법.
일면에 형성된 오목한 홈의 내측에 전극이 형성된 전자소자가 내장되는 인쇄 회로기판으로서,

제1 절연체;

상기 제1 절연체의 일면에 매립되는 제1 회로패턴;

상기 제1 회로패턴 상에 형성되는 제1 도전성 돌기;

도전성 접착층을 개재하여 상기 제1 절연체 상에 실장되는 제1 전자소자를 포함하며,

상기 제1 전자소자의 전극은 상기 도전성 접착층을 통해 상기 제1 도전성 돌기가 전기적으로 연결되는 전자소자 내장형 인쇄회로기판.
제5항에 있어서,

상기 제1 회로패턴과, 상기 제1 도전성 돌기 및 상기 제1 전자소자는 상기 제1 절연체의 양면에 형성되는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판.
제5항에 있어서,

상기 제1 전자소자를 커버하도록, 상기 제1 절연체에 적층되는 제2 절연체;

상기 제2 절연체의 일면에 매립되는 제2 회로패턴; 및

상기 제2 절연체의 일면에 돌출되어 형성되는 제3 회로패턴을 더 포함하는 전자소자 내장형 인쇄회로기판.
제7항에 있어서,

비도전성 접착층을 개재하여 상기 제1 절연체의 일면에 부착되며, 전극이 상기 제1 절연체와 대향하지 않는 제2 전자소자;

상기 제2 전자소자의 전극 상에 형성되는 제2 도전성 접착층;

상기 도전성 접착층에 매립되어, 상기 제2 전자소자의 전극과 전기적으로 연결되는 제2 도전성 돌기를 더 포함하는 전자소자 내장형 인쇄회로기판.