KR20100030054A - 공통 소스라인을 갖는 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법 - Google Patents
공통 소스라인을 갖는 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20100030054A KR20100030054A KR1020080088823A KR20080088823A KR20100030054A KR 20100030054 A KR20100030054 A KR 20100030054A KR 1020080088823 A KR1020080088823 A KR 1020080088823A KR 20080088823 A KR20080088823 A KR 20080088823A KR 20100030054 A KR20100030054 A KR 20100030054A
- Authority
- KR
- South Korea
- Prior art keywords
- pillar
- mtj
- gate electrode
- forming
- memory device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000005291 magnetic effect Effects 0.000 claims abstract description 75
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 29
- 239000010703 silicon Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 230000005415 magnetization Effects 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 16
- 239000007772 electrode material Substances 0.000 claims description 13
- 125000006850 spacer group Chemical group 0.000 claims description 8
- 229910005335 FePt Inorganic materials 0.000 claims description 3
- 230000005290 antiferromagnetic effect Effects 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 61
- 230000015654 memory Effects 0.000 description 18
- 239000011229 interlayer Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 4
- 230000005294 ferromagnetic effect Effects 0.000 description 4
- 239000000696 magnetic material Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910004166 TaN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
본 발명은 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법을 개시한다.
본 발명의 수직 자기형 비휘발성 메모리 장치는 MTJ와 수직 트랜지스터를 이용하여 MRAM 셀을 구성하며 수직 트랜지스터의 하부에 공통 소스라인을 형성함으로써 메모리 장치의 고집적화 및 구성의 단순화가 가능하도록 해준다.
Description
본 발명은 수직 자기형 비휘발성 메모리(STT-MRAM: Spin Transfer Torque memory)에 관한 것으로서, 보다 상세하게는 공통 소스라인을 갖는 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법에 관한 것이다.
메모리들 중 현재 가장 큰 시장을 형성하고 있는 메모리는 DRAM 이다.
DRAM은 하나의 MOS 트랜지스터와 하나의 캐패시터가 한 쌍을 이루고 이것이 1비트로 작용하는 기억소자이다. 이러한 DRAM은 캐패시터에 전하를 저장함에 의해 데이터를 기록하는 방식이기 때문에 데이터를 잃지 않기 위해서는 주기적인 리프레시 동작을 필요로 하는 휘발성 메모리이다.
이러한 DRAM에 비해 하드디스크와 같이 전원이 꺼져도 저장된 신호를 잃지 않는 비휘발성 메모리로 NAND/NOR 플래시 메모리가 있다. 특히 NAND 플래시 메모리는 상용 메모리 중 가장 높은 집적도를 자랑한다. 이러한 플래시 메모리는 하드디스크에 비해 크기를 작게 만들 수 있어 가벼우며, 물리적 충격에 강한데다 액세 스 속도가 매우 빠르고, 전력 소모가 작다는 장점 때문에 모바일 제품의 저장 매체로 주로 사용되고 있다. 그러나 플래시 메모리는 DRAM에 비해 속도가 느리고 동작 전압이 높다는 단점이 있다.
메모리의 쓰임새는 매우 다양하다. 상술한 바와 같이, DRAM과 플래시 메모리의 경우만 보더라도 서로 다른 특성을 지님에 따라 서로 다른 제품에 채택되어 사용되고 있다. 근래에는 이러한 두 메모리의 장점만을 지닌 메모리를 개발하여 상용화하려는 시도들이 활발하게 진행되고 있다. 대표적인 예로는 PCRAM(Phase Change RAM), MRAM(Magnetic RAM), PoRAM(Polymer RAM), ReRAM(Resistive RAM) 등이 있다.
특히 이들 중 MRAM은 자성체의 극성 변화에 따른 저항 변화를 디지털 신호로 이용한 것으로 이미 저 용량의 일부 제품의 상용화에 성공한 메모리이며, 자성을 이용한 방식이라 우주공간의 방사능에도 손상되지 않아 안전성 측면에서 최고 수준으로 가능성이 가장 큰 메모리라 할 수 있다.
도 1은 종래 MRAM의 구조를 보여주는 공정 단면도이다.
이러한 MRAM에서의 쓰기 동작은 비트라인 B/L과 디짓라인 D/L(Digit Line)에 전류가 동시에 흐를 때 비트라인 B/L에 흐르는 전류에 의해 발생한 자기장과 디짓라인 D/L에 흐르는 전류에 의해 발생한 자기장의 벡터 합에 의해 이루어진다.
즉, 도 1에서와 같이 자기장을 이용한 기존의 MRAM은 비트라인과 별도의 디짓라인을 추가적으로 구비하여야 한다. 따라서 셀 크기가 커져 다른 메모리와 비교했을 때 셀 효율이 떨어지는 문제가 있다.
또한, 이러한 MRAM은 하나의 셀을 선택하여 쓰는 과정에서 디짓라인 또는 비트라인을 공유하는 선택되지 않은 다른 셀들이 해당 라인에서 유발되는 자기장에 노출되는 반 선택(half-selection) 상태가 유발되어 쓰기 동작시 이웃 셀을 반전시키는 교란 현상이 발생하기 쉬운 문제가 있다. 더욱이, 자기장에 의한 스위칭은 MTJ(Magnetic Tunnel Junction)의 크기가 작아지면 더 큰 전류를 필요로 하게 되고 고집적이 어려운 등 여러가지 한계를 가지고 있다.
따라서, 최근에는 디짓라인을 필요로 하지 않아 소형화가 가능하며 쓰기 동작시 상술한 반 선택 상태에 의한 교란 현상을 방지할 수 있는 STT-MRAM이 개발되고 있다.
도 2는 STT-MRAM의 기본 단위 셀의 회로 구성을 간략하게 나타낸 회로도이다.
STT-MRAM 셀은 두 개의 금속라인인 비트라인 BL과 소스라인 SL(Source Line) 사이에 연결된 1개의 트랜지스터(12)와 1개의 MTJ를 구비한다.
트랜지스터(12)는 소스라인 SL과 MTJ 사이에 연결되며, 데이터의 리드/라이트시 워드라인 WL을 통해 인가되는 전압에 따라 턴온되어 MTJ를 통해 소스라인 SL과 비트라인 BL 사이에 전류가 흐르도록 해준다. MTJ는 트랜지스터(12)의 소스/드레인 영역과 비트라인 BL 사이에 연결되며, 두 개의 자성층(magnetic layer)(14, 18) 및 그 자성층들 사이의 터널 장벽층(tunnel barrier)(16)으로 이루어진다. 이때, 터널 장벽층(16)의 하부층은 자화 방향이 고정되는 고정자성층(pinned ferromagnetic)(14)으로 이루어지고 터널 장벽층(16)의 상부층은 MTJ에 인가되는 전류의 방향에 따라 자화방향이 가변되는 자유자성층(free ferromagnetic)(18)으로 이루어진다.
이때, 자유자성층(18)은 전류가 소스라인 SL에서 비트라인 BL 쪽으로 전류가 흐르게 되면 즉 전류가 고정자성층(14)에서 자유자성층(18)으로 흐르게 되면 그 자화방향이 고정자성층(14)의 자화방향과 평행(parallel)하게 스위칭된다. 즉, MTJ에 저저항이 형성되며 해당 셀에 데이터 "0"이 저장된다.
반면에 전류가 비트라인 BL에서 소스라인 SL 쪽으로 전류가 흐르게 되면 즉 전류가 자유자성층(18)에서 고정자성층(14)으로 흐르게 되면 자유자성층(18)의 자화방향은 고정자성층(14)의 자화방향과 역방향 평행(anti-parallel)으로 스위칭된다. 즉, MTJ에 고저항이 형성되며 해당 셀에 데이터 "1"이 저장된다.
MTJ에 저장된 데이터를 리드하는 방법은 상술한 방법에 따라 변화된 MTJ의 자화상태에 따라 MTJ를 통해 흐르는 전류량의 차이를 감지함으로써 이루어진다.
이러한 STT 현상을 이용한 쓰기 방식은 MTJ의 사이즈가 작아짐에 따라 작은 전류를 필요로 하기 때문에 그 이용 가능성에 관심도가 커지고 있다.
그러나, 이러한 STT-MRAM의 경우에도 평면(planar) 트랜지스터를 이용하는 경우 MTJ에 흘려줄 수 있는 전류 크기에 한계가 있으며, 이는 메모리가 고집적화될 수록 더욱 큰 문제가 되고 있다.
이러한 문제를 해결하기 위해 종래 DRAM에서 사용되고 있는 수직 트랜지스터를 STT-MRAM에 접목시켜 사용할 수 있으나, 그러한 경우 소스라인으로 사용되는 매립 비트라인(BBL : Buried Bit Line)의 선폭이 좁아 소스라인의 저항이 커짐으로써 MTJ의 데이터를 읽는 경우 그 시그널이 좋지 못할 뿐 아니라 쓰기 동작시 필요한 전류의 크기를 제한하는 문제가 있다.
본 발명은 수직 자기형 비휘발성 메모리 장치의 구조를 개선하여 소스라인의 저항을 현저히 줄이면서 고집적화가 가능하도록 하고자 한다.
본 발명의 수직 자기형 비휘발성 메모리 장치는 서라운딩 게이트 전극으로 둘러싸인 필라; 상기 필라들의 하부를 공통 연결시켜 주는 공통 소스라인; 및 상기 필라 상부에 형성된 MTJ(Magnetic Tunnel Junction)를 포함한다.
본 발명의 수직 자기형 비휘발성 메모리 장치는 상기 서라운딩 게이트 전극들을 제 1 방향으로 전기적으로 연결시켜 주는 워드라인들, 상기 필라 상부에 형성된 MTJ 및 상기 MTJ 상부를 상기 제 1 방향과 교차하는 제 2 방향으로 전기적으로 연결시켜주는 비트라인을 더 포함한다.
본 발명의 수직 자기형 비휘발성 메모리 장치에서 상기 MTJ의 고정자성층은 MnPt, MnIr 등과 같은 반 강자성층을 포함하며, 상기 필라는 일정 높이의 외주면이 오목하게 등방성 식각된 형태를 가진다. 그리고, 상기 공통 소스라인은 상기 필라들 사이의 실리콘 기판에 불순물이 이온 주입되거나 상기 필라들 사이의 실리콘 기판상에 형성된 금속막으로 형성된다. 상기 MTJ는 가로와 세로의 비가 1:1 ∼ 1:5의 범위를 갖는 사각 형상이거나 장축과 단축의 비가 1:1 ∼ 1:5의 범위를 갖는 타원 형상을 갖는다. 그리고, 상기 MTJ는 자성층의 자화 방향이 막 면에 수직하게 형성된 수직(perpendicular) MTJ일 수 있으며, 이때 상기 MTJ의 자성층은 TbCoFe 또는 FePt로 형성된다.
본 발명의 일 실시예에 따른 수직 자기형 비휘발성 메모리 장치 제조 방법은 필라의 외주면에 서라운딩 게이트 전극을 형성하는 단계, 상기 필라 사이의 실리콘 기판에 불순물을 주입하여 공통 소스라인을 형성하는 단계 및 상기 필라 상부에 MTJ를 형성하는 단계를 포함한다.
이러한 본 발명의 수직 자기형 비휘발성 메모리 장치 제조 방법은 제 1 방향을 따라 상기 서라운딩 게이트 전극을 연결시켜 주는 워드라인을 형성하는 단계와 상기 필라 상부에 불순물을 주입하여 접합 영역을 형성하는 단계를 더 포함한다.
본 발명의 다른 실시예에 따른 수직 자기형 비휘발성 메모리 장치 제조 방법은 실리콘 기판 상에 금속막을 형성하는 단계, 상기 금속막을 선택 식각하여 필라 영역의 상기 실리콘 기판을 노출시키는 단계, 상기 노출된 실리콘 기판을 성장시켜 필라를 형성하는 단계 및 상기 필라의 상부에 MTJ를 형성하는 단계를 포함한다.
이러한 본 발명의 수직 자기형 비휘발성 메모리 장치 제조 방법은 상기 필라의 외주면에 서라운딩 게이트 전극을 형성하는 단계 및 제 1 방향을 따라 상기 서라운딩 게이트 전극을 전기적으로 연결시켜 주는 워드라인을 형성하는 단계를 더 포함한다. 그리고, 상기 필라 상부에 불순물을 주입하여 접합 영역을 형성하는 단계를 더 포함한다.
본 발명은 수직 트랜지스터의 하부에 공통 소스라인을 형성함으로써 수직 트랜지스터 구조를 STT-MRAM에 적용하더라도 소스라인의 저항을 현저히 줄일 수 있어 메모리의 고집적화가 가능하도록 해준다. 또한, 데이터 라이트시 소스라인을 선택할 필요가 없어 소스라인 선택을 위한 별도의 선택회로를 구성하지 않아도 되므로 메모리 장치의 구성을 보다 단순화 할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명한다.
도 3은 본 발명의 일 실시예에 따른 수직 자기형 비휘발성 메모리 장치의 구성을 나타내는 도면이다.
본 발명의 수직 자기형 비휘발성 메모리 장치는 공통 소스라인(CSL), 수직 트랜지스터(VT), MTJ(Magnetic Tunnel Junction) 및 비트라인(BL)을 포함한다.
공통 소스라인(CSL)은 실리콘 기판(10) 상에 형성되며, 수직 트랜지스터(VT) 하부의 소스/드레인 영역을 전체적으로 공통 연결시켜 준다. 이러한 공통 소스라인(CSL)은 수직 트랜지스터(VT)를 형성하기 위한 필라를 형성한 후 실리콘 기판(10)에 불순물을 이온 주입하거나 필라가 형성되기 전에 실리콘 기판(10) 상에 금속을 증착함으로써 형성할 수 있다. 이처럼, 셀 영역에서 수직 트랜지스터(VT) 하부의 소스/드레인 영역을 전체적으로 공통 연결시켜 주는 넓은 면적의 공통 소스라인(CSL)을 형성함으로써 소스라인의 저항을 줄여줄 수 있을 뿐 아니라 데이터 라이트시 소스라인을 선택하기 위한 별도의 선택회로(미도시)를 코어영역(미도시)에 형성하지 않아도 된다.
수직 트랜지스터(VT)는 공통 소스라인(CSL) 상부에 형성되며, 필라의 하부 외주면에 서라운딩 게이트(WL)가 형성되어 공통 소스라인(CSL)과 MTJ 사이에 수직 채널을 형성한다.
MTJ는 수직 트랜지스터(VT)와 비트라인(BL) 사이에 연결되며, 두 개의 자성층 및 그 자성층들 사이의 터널 장벽층으로 이루어진다. 터널 장벽층의 하부층은 자화 방향이 고정되는 고정자성층으로 이루어지고, 터널 장벽층의 상부층은 MTJ에 인가되는 전류의 방향에 따라 자화방향이 가변되는 자유자성층으로 이루어진다. 이때, 고정자성층은 MnPt, MnIr 등과 같은 반 강자성층(anti-ferromagnetic layer)과 함께 사용되어 자유자성층에 비해 자화 방향이 바뀌기 어렵게 된다. 자유자성층은 전류가 공통 소스라인(CSL)에서 비트라인(BL) 쪽으로 흐르게 되면 자화방향이 고정자성층의 자화방향과 평행(parallel)하게 스위칭되며(저저항 상태), 전류가 비트라인(BL)에서 공통 소스라인(CSL) 쪽으로 흐르게 되면 자화방향이 고정자성층의 자화방향과 역방향 평행(anti-parallel)으로 스위칭된다(고저항 상태).
도 4는 도 3의 구성을 회로적으로 나타낸 회로도이다.
MTJ와 수직 트랜지스터(VT)는 비트라인(BL1 ∼ BL3)과 공통 소스라인(CSL) 사이에 수직 방향으로 직렬 연결된다.
수직 트랜지스터(VT)의 게이트 전극은 워드라인(WL1 ∼ WL3)과 연결되어 데이터의 리드/라이트시 대응되는 워드라인(WL1 ∼ WL3)을 통해 인가되는 전압에 따라 턴온/턴오프 되어 MTJ를 통한 공통 소스라인(CSL)과 비트라인 BL 사이의 전류 흐름을 제어한다.
도 5a 내지 도 5f는 본 발명의 일시예에 따른 수직형 반도체 소자 제조 방법 을 설명하기 위한 공정 단면도들이다.
도 5a를 참조하면, 실리콘 기판(100) 상에 패드 산화막(101)과 하드마스크 패턴(102)을 형성한 후 하드마스크 패턴(102)을 식각 마스크로 산화막(101)과 실리콘 기판(100)을 소정 깊이 식각하여 필라의 상부(100A)를 형성한다. 이러한 필라의 상부(100A)는 후속 불순물 주입 공정으로 소스 영역이 될 수 있으며 그 상면이 하부전극 콘택(또는 MTJ의 하부전극)과 접속된다.
다음에, 그 결과물 전면에 산화막(미도시)과 질화막(미도시)을 순차적으로 형성하여 스페이서용 물질막을 형성한 후 그 스페이서용 물질막을 에치백(etch back)하여 하드마스크 패턴(102)과 필라 상부(100A)의 측벽에 스페이서(103)를 형성한다.
다음에, 스페이서(103)를 식각 마스크로 하여 실리콘 기판(100)을 소정 깊이 식각하여 필라 상부(100A)와 연결되는 필라 하부(100B)를 형성한다. 이러한 필라 하부(100B)는 채널 영역이 된다. 이로써, 필라 하부(100B)와 필라 상부(100A)로 이루어지는 활성영역으로서의 필라(P)들이 형성된다. 이러한 필라(P)들은 셀 영역에서 상호 일정 간격으로 이격된 매트릭스 형태로 형성된다.
이어서, 스페이서(103)를 식각 베리어로 하여 필라 하부(100B)의 측벽을 소정 폭만큼 등방성 식각한다. 이때, 필라 하부(100B)의 식각 정도는 후속 서라운딩 게이트 전극의 두께를 고려하여 정해진다.
다음에, 도 5b를 참조하면, 등방성 식각에 의해 노출된 실리콘 기판(100)에 게이트 산화막(절연막)(104)을 형성한다. 이어서, 공통 소스라인(CSL)을 형성하기 위해 필라 사이의 실리콘 기판(100)에 불순물을 이온 주입하여 공통 소스라인 불순물 영역(106)을 형성한다. 이때, 이온 주입되는 불순물은 n형 불순물(Ph, As)일 수 있다. 그리고, 공통 소스라인 불순물 영역(106)이 서로 연결되도록 불순물을 이온 주입할 수도 있다.
다음에, 결과물 전체에 게이트 전극용 도전막(예컨대, 폴리 실리콘막)을 형성한 후 스페이서(103)를 식각 마스크로 하여 게이트 산화막(104)이 드러날 때까지 게이트 전극용 도전막을 식각(에치백)한다. 이로써, 도 5b에서와 같이 필라 하부(100B)의 외주면을 둘러싸는 서라운딩 게이트 전극(105)이 형성된다.
다음에, 도 5c를 참조하면, 도 5b의 결과물 전체에 워드라인용 도전막을 형성한 후 이를 서라운딩 게이트 전극(105)의 상부에서 소정 높이 지점까지 제거한다. 다음에, 게이트 산화막(104)이 노출될 때까지 워드라인용 도전막을 선택식각하여 필라(P)의 게이트 전극들을 감싸면서 제 1 방향(지면에 수직한 방향)으로 연장되는 다마신 워드라인(107)을 형성한다. 즉, 워드라인(107)은 셀 영역에서 제 1 방향으로 배열된 필라(P)들의 게이트 전극(105)들을 전기적으로 연결시켜 준다.
다음에, 도 5d를 참조하면, 도 5c의 결과물 상에 층간 절연막(ILD)(108)을 형성한 후 필라 상부(100A)가 노출될 때까지 패드 산화막(101), 하드마스크 패턴(102) 및 절연막(108)을 제거하기 위한 평탄화 공정을 수행한다. 이때, 층간 절연막(108)은 산화막 또는 질화막으로 이루어질 수 있다.
다음에, 도 5e를 참조하면, 도 5d의 결과물에서 필라 상부(100A)에 소스/드레인 영역(109)을 형성하기 위한 불순물을 주입한다. 다음에 결과물 상에 층간절 연막(110)을 형성한 후 하부전극 콘택홀 패턴(미도시)을 이용하여 층간절연막(110)을 선택식각함으로써 하부전극 콘택홀(미도시)을 형성한다. 이어서, 하부전극 콘택홀(미도시)이 매립되도록 도전막을 형성한 후 이를 층간절연막(110)이 노출될 때까지 식각하여 평탄화함으로써 필라 상부(100A)와 전기적으로 연결되는 하부전극 콘택(111)을 형성한다.
다음에, 도 5f를 참조하면, 하부전극 콘택(111)을 포함하는 층간절연막(110) 상에 고정자성층(pinned ferromagnetic), 터널접합층(tunnel junction layer) 및 자유자성층(free ferromagnetic)을 순차적으로 형성한 후 이들을 패터닝함으로써 하부전극 콘택(111)과 연결되는 MTJ(magnetic tunnel junction)를 형성한다.
이러한 MTJ는 원하는 스핀방향을 갖도록 하기 위해 가로와 세로의 비가 1:1 ∼ 1:5의 범위가 되도록 형성한다. 예컨대, 워드라인(107) 방향으로 1F의 길이를 갖는다면 비트라인(114) 방향으로 1 ∼ 5F의 길이를 갖도록 형성하거나 그 반대로 형성할 수 있다. 또는, MTJ는 장축과 단축의 비가 1:1 ∼ 1:5의 범위를 갖는 타원 형상으로 형성될 수도 있다.
MTJ를 형성한 후 MTJ 및 층간절연막(111) 상부에 층간절연막(112)을 형성한 후 이를 식각하여 평탄화한다. 그리고, MTJ의 자유자성층이 노출될 때까지 층간절연막(112)을 선택 식각하여 상부전극 콘택홀(미도시)을 형성한다. 이때, 상부전극 콘택홀은 바람직하게는 MTJ의 중심부분이 노출되도록 형성된다. 그러나, 하부전극 콘택홀(미도시)을 형성시 사용한 패터닝 마스크를 이용하여 하부전극 콘택홀과 같은 위치에 상부전극 콘택홀(미도시)을 형성함으로써 패터닝 마스크 단계를 줄일 수 도 있다. 이어서, 상부전극 콘택홀이 매립되도록 도전막을 형성한 후 이를 층간절연막(112)이 노출될 때까지 식각함으로써 상부전극 콘택(113)을 형성한다.
상술된 하부전극 콘택(111) 및 상부전극 콘택(113)은 W, Ru, Ta 및 Cu 로 이루어진 일군에서 선택된 어느 하나가 사용될 수 있다.
다음에, 상부전극 콘택(113)을 포함하는 층간절연막(112) 상에 금속막(미도시)을 형성한 후 비트라인을 정의하는 마스크(미도시)를 이용하여 금속막을 패터닝함으로써 워드라인(107)과 교차하는 제 2 방향으로 비트라인(114)을 형성한다.
도 6a 내지 도 6f는 본 발명의 다른 실시예에 따른 수직형 반도체 소자 제조 방법을 설명하기 위한 공정 단면도들이다.
도 6a를 참조하면, 먼저 실리콘 기판(200) 상에 공통 소스라인으로 사용될 금속막(201)을 형성한 후 필라들이 형성될 영역(202)의 실리콘 기판(200)이 노출되도록 금속막(201)을 선택 식각한다. 이때, 금속막(201)에는 제 1 방향 및 제 1 방향과 교차하는 제 2 방향으로 복수개의 필라 영역(202)들이 매트릭스 형태로 형성된다.
다음에, 도 6b를 참조하면, 노출된 실리콘 기판(200)을 성장시켜 필라(203)를 형성한다. 이러한 성장방법으로는 에피택셜 성장 등 종래 사용되고 있는 어떠한 실리콘 성장 방법을 사용하여도 상관없다.
다음에, 도 6c을 참조하면, 필라(203)의 표면 및 금속막(201) 상에 게이트 산화막(204) 및 게이트 전극 물질(205)을 순차적으로 형성한다. 이때, 게이트 전극 물질(205)은 형성하고자 하는 서라운딩 게이트 전극의 두께와 근사한 두께로 형 성되며, 다결정 실리콘을 기상 화학 증착법을 이용하여 형성할 수 있다. 그리고, 게이트 전극 물질(205)로는 Ti, TiN, TaN, W, Al, Cu, WSix 또는 이들이 조합된 금속형 물질이나 P형 폴리실리콘 등이 사용될 수 있다.
다음에, 도 6d를 참조하면, 게이트 전극 물질(205)을 건식 식각하여 금속막(201) 상에 형성된 게이트 전극 물질을 제거함으로써 각 필라(203)들에 증착된 게이트 전극 물질(205)들에 대한 소자 분리를 수행한다.
다음에, 도 6e를 참조하면, 필라(203)들 사이를 절연막(미도시)으로 매립한 후 그 결과물에 대해 건식 식각을 수행하여 절연막(206)을 식각한다. 이때, 절연막(206)은 후속 공정에서 서라운딩 게이트를 형성하고자 하는 깊이까지만 식각이 진행된다. 다음에 도 6e의 결과물에서 노출된 게이트 전극 물질(205) 즉 게이트 전극 물질(205)에서 절연막(206)에 의해 매립되지 않은 부분을 제거한다. 이때, 게이트 전극(205)을 식각하는 방법으로는 습식 식각과 같은 등방성 식각 방식을 사용하는 것이 바람직하다.
이로써, 필라(203)의 하부가 소정 높이만큼 게이트 전극 물질(205)로 둘러싸여진 서라운딩 게이트 전극이 형성된다.
다음에, 도 6f를 참조하면, 노출된 게이트 산화막(204)에 질화막(미도시)을 증착한 후 절연막(206)을 제거한다. 이어서, 그 결과물에 전체적으로 다시 절연막(207)을 형성한 후 필라 상부가 일정 높이까지만 남도록 질화막(미도시), 게이트 산화막(204), 필라(203) 및 절연막(207)을 제거하는 평탄화 공정을 수행한다.
이 후, 필라 상부에 소스/드레인 영역(109)을 형성하기 위한 불순물을 주입 하고 필라 상부에 MTJ 및 비트라인을 형성하는 방법은 상술한 도 5e 및 5f에서와 같은 방법을 통해 이루어질 수 있다.
상술한 도 5의 실시예에서는 실리콘 기판을 식각하여 필라를 형성하고 필라에 서라운딩 게이트를 형성시 필라의 외주면을 등방성 식각하는 방법을 개시하였으나, 도 6에서 사용된 방법과 같이 실리콘을 성장시켜 필라를 형성하고 그 외주면에 게이트 전극물질을 증착하는 방법으로 수직 트랜지스터를 형성할 수도 있다. 이때, 필라를 성장시키는 방법으로는 금속막 대신 필라 영역이 식각된 감광막 패턴을 이용할 수 있다.
이외에 수직 트랜지스터를 형성하는 방법 자체는 종래 어떠한 방법을 사용하여도 무방하다.
도 7은 본 발명의 다른 실시예에 따른 수직형 자기 비휘발성 메모리 장치의 구성을 나타내는 도면이다.
본 실시예에서는 상술한 실시예들과 비교하여 MTJ의 자유자성층과 고정자성층의 자화 방향이 서로 상이하다. 즉, 상술한 실시예들에서는 자유자성층과 고정자성층이 막 면에 평행한 방향으로 자화를 가졌으나, 본 실시예에서는 자유자성층과 고정자성층이 막 면에 수직한 방향으로 자화를 갖는 P-MTJ(Perpendicular MTJ)를 형성한다.
자성물질은 부피 및 크기가 일정 크기 이하로 작아지게 되면 자성을 잃는 성질이 있기 때문에 MTJ의 자유자성층과 고정자성층이 막 면에 평행한 방향의 자화를 가지는 경우 MTJ의 크기를 줄이는데 한계가 있다. 또한 막 면에 평행한 방향의 자 화를 갖는 MTJ는 자화의 스위칭이 좋아지도록 하기 위해서는 가로와 세로의 길이를 달리 해주어야 하는데 그렇게 되면 MTJ의 크기가 커지는 단점이 있다.
따라서, 본 실시예에서와 같이 MTJ의 자유자성층과 고정자성층을 막 면에 수직한 방향의 자화를 갖는 자성 물질로 형성하는 경우 MTJ의 특성을 유지하면서 그 크기를 작게 형성할 수 있다. 더욱이 본 발명에서와 같이 수직 트랜지스터와 수직 자화 MTJ를 사용하는 경우 30 nm 이하의 소자를 구현할 수 있다.
이처럼, 막 면에 수직한 방향의 자화를 갖는 자성 물질로는 TbCoFe 또는 FePt 가 사용될 수 있다.
아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래 MRAM의 구조를 보여주는 공정 단면도.
도 2는 STT-MRAM의 기본 단위 셀의 회로 구성을 간략하게 나타낸 회로도.
도 3은 본 발명의 일 실시예에 따른 수직 자기형 비휘발성 메모리 장치의 구성을 나타내는 도면.
도 4는 도 3의 구성을 회로적으로 나타낸 회로도.
도 5a 내지 도 5f는 본 발명의 일시예에 따른 수직형 반도체 소자 제조 방법을 설명하기 위한 공정 단면도들.
도 6a 내지 도 6f는 본 발명의 다른 실시예에 따른 수직형 반도체 소자 제조 방법을 설명하기 위한 공정 단면도들.
도 7은 본 발명의 다른 실시예에 따른 수직형 자기 비휘발성 메모리 장치의 구성을 나타내는 도면.
Claims (17)
- 서라운딩 게이트 전극으로 둘러싸인 필라;상기 필라들의 하부를 공통 연결시켜 주는 공통 소스라인; 및상기 필라 상부에 형성된 MTJ(Magnetic Tunnel Junction)를 포함하는 수직 자기형 비휘발성 메모리 장치.
- 제 1항에 있어서,상기 서라운딩 게이트 전극들을 제 1 방향으로 연결시켜 주는 워드라인; 및상기 MTJ 상부를 상기 제 1 방향과 교차하는 제 2 방향으로 연결시켜 주는 비트라인을 더 포함하는 것을 특징으로 하는 수직 자기형 비휘발성 메모리 장치.
- 제 1항에 있어서, 상기 MTJ의 고정자성층은반 강자성층을 포함하는 것을 특징으로 하는 수직 자기형 비휘발성 메모리 장치.
- 제 1항에 있어서, 상기 필라는일정 높이의 외주면이 오목하게 형성된 것을 특징으로 하는 수직 자기형 비휘발성 메모리 장치.
- 제 1항에 있어서, 상기 공통 소스라인은상기 필라들 사이의 실리콘 기판에 불순물이 이온 주입되어 형성된 것을 특징으로 하는 수직 자기형 비휘발성 메모리 장치.
- 제 1항에 있어서, 상기 공통 소스라인은상기 필라들 사이의 실리콘 기판상에 형성된 금속막인 것을 특징으로 하는 수직 자기형 비휘발성 메모리 장치.
- 제 6항에 있어서, 상기 금속막은상기 필라가 형성된 영역이 식각된 것을 특징으로 하는 수직 자기형 비휘발성 메모리 장치.
- 제 1항에 있어서, 상기 MTJ는가로와 세로의 비가 1:1 ∼ 1:5의 범위를 갖는 사각 형상인 것을 특징으로 하는 수직 자기형 비휘발성 메모리 장치.
- 제 1항에 있어서, 상기 MTJ는장축과 단축의 비가 1:1 ∼ 1:5의 범위를 갖는 타원 형상인 것을 특징으로 하는 수직 자기형 비휘발성 메모리 장치.
- 제 1항에 있어서, 상기 MTJ는자성층의 자화 방향이 막 면에 수직하게 형성된 수직(perpendicular) MTJ인 것을 특징으로 하는 수직 자기형 비휘발성 메모리 장치.
- 제 10항에 있어서, 상기 MTJ의 자성층은TbCoFe 또는 FePt로 형성되는 것을 특징으로 하는 수직 자기형 비휘발성 메모리 장치.
- 필라의 외주면에 서라운딩 게이트 전극을 형성하는 단계;상기 필라 사이의 실리콘 기판에 불순물을 주입하여 공통 소스라인을 형성하는 단계; 및상기 필라 상부에 MTJ(Magnetic Tunnel Junction)를 형성하는 단계를 포함하는 수직 자기형 비휘발성 메모리 장치 제조 방법.
- 제 12항에 있어서,제 1 방향을 따라 상기 서라운딩 게이트 전극을 연결시켜 주는 워드라인을 형성하는 단계를 더 포함하는 특징으로 하는 수직 자기형 비휘발성 메모리 장치 제조 방법.
- 제 12항에 있어서, 상기 게이트 전극을 형성하는 단계는하드마스크 패턴으로 상기 실리콘 기판을 식각하여 필라 상부를 형성하는 단계;상기 필라 상부의 측벽에 스페이서를 형성하는 단계;상기 스페이서를 마스크로 상기 실리콘 기판을 식각하여 상기 필라의 하부를 형성하는 단계;상기 필라의 하부를 등방성 식각하는 단계;상기 필라 사이에 게이트 전극용 도전막을 형성하는 단계;등방성 식각된 상기 필라의 하부가 상기 게이트 전극용 도전막으로 둘러싸이도록 상기 게이트 전극용 도전막을 식각하는 단계를 포함하는 것을 특징으로 하는 수직 자기형 비휘발성 메모리 장치 제조 방법.
- 실리콘 기판 상에 금속막을 형성하는 단계;상기 금속막을 선택 식각하여 필라 영역의 상기 실리콘 기판을 노출시키는 단계;상기 노출된 실리콘 기판을 성장시켜 필라를 형성하는 단계; 및상기 필라의 상부에 MTJ(Magnetic Tunnel Junction)를 형성하는 단계를 포함하는 수직 자기형 비휘발성 메모리 장치 제조 방법.
- 제 15항에 있어서,상기 필라의 외주면에 서라운딩 게이트 전극을 형성하는 단계; 및제 1 방향을 따라 상기 서라운딩 게이트 전극을 전기적으로 연결시켜 주는 워드라인을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직 자기형 비휘발성 메모리 장치 제조 방법.
- 제 16항에 있어서, 상기 서라운딩 게이트 전극을 형성하는 단계는상기 필라의 표면 및 상기 금속막의 표면에 게이트 전극물질을 형성하는 단계;상기 금속막 표면에 형성된 상기 게이트 전극 물질을 식각하는 단계;상기 필라 상측 표면 및 상기 금속막의 표면에 형성된 상기 게이트 전극물질을 제거하는 단계를 포함하는 것을 특징으로 하는 수직 자기형 비휘발성 메모리 장치 제조 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080088823A KR101004506B1 (ko) | 2008-09-09 | 2008-09-09 | 공통 소스라인을 갖는 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법 |
US12/343,556 US20100059837A1 (en) | 2008-09-09 | 2008-12-24 | Spin Transfer Torque Memory Device Having Common Source Line and Method for Manufacturing the Same |
US13/178,274 US20110269251A1 (en) | 2008-09-09 | 2011-07-07 | Spin Transfer Torque Memory Device Having Common Source Line and Method for Manufacturing the Same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080088823A KR101004506B1 (ko) | 2008-09-09 | 2008-09-09 | 공통 소스라인을 갖는 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100030054A true KR20100030054A (ko) | 2010-03-18 |
KR101004506B1 KR101004506B1 (ko) | 2010-12-31 |
Family
ID=41798482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080088823A KR101004506B1 (ko) | 2008-09-09 | 2008-09-09 | 공통 소스라인을 갖는 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20100059837A1 (ko) |
KR (1) | KR101004506B1 (ko) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140118143A (ko) * | 2013-03-28 | 2014-10-08 | 에스케이하이닉스 주식회사 | 반도체 장치, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템 |
KR20140117902A (ko) * | 2013-03-27 | 2014-10-08 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템 |
US8959250B2 (en) | 2013-06-05 | 2015-02-17 | SK Hynix Inc. | Electronic device and method for fabricating the same |
US9502639B2 (en) | 2013-09-30 | 2016-11-22 | SK Hynix Inc. | Electronic device for improving characteristic of variable resistance element and method of fabricating the same |
US9859490B2 (en) | 2015-04-14 | 2018-01-02 | SK Hynix Inc. | Electronic device including a semiconductor memory having multi-layered structural free layer |
US9865806B2 (en) | 2013-06-05 | 2018-01-09 | SK Hynix Inc. | Electronic device and method for fabricating the same |
US9865319B2 (en) | 2014-12-17 | 2018-01-09 | SK Hynix Inc. | Electronic device and method for fabricating the same |
US10205089B2 (en) | 2014-02-28 | 2019-02-12 | SK Hynix Inc. | Electronic device and method for fabricating the same |
US10367137B2 (en) | 2014-12-17 | 2019-07-30 | SK Hynix Inc. | Electronic device including a semiconductor memory having a variable resistance element including two free layers |
US10490741B2 (en) | 2013-06-05 | 2019-11-26 | SK Hynix Inc. | Electronic device and method for fabricating the same |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012069602A (ja) * | 2010-09-21 | 2012-04-05 | Toshiba Corp | 抵抗変化素子 |
US8723281B2 (en) | 2011-03-23 | 2014-05-13 | Avalanche Technology Inc. | Access transistor with a buried gate |
US8553451B2 (en) * | 2011-06-24 | 2013-10-08 | Micron Technology, Inc. | Spin-torque transfer memory cell structures with symmetric switching and single direction programming |
US8575584B2 (en) | 2011-09-03 | 2013-11-05 | Avalanche Technology Inc. | Resistive memory device having vertical transistors and method for making the same |
KR20130027155A (ko) * | 2011-09-07 | 2013-03-15 | 삼성전자주식회사 | 반도체 기억 소자 |
KR101886382B1 (ko) * | 2011-12-14 | 2018-08-09 | 삼성전자주식회사 | 정보 저장 소자 및 그 제조 방법 |
US9007818B2 (en) | 2012-03-22 | 2015-04-14 | Micron Technology, Inc. | Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication |
KR101909201B1 (ko) | 2012-05-18 | 2018-10-17 | 삼성전자 주식회사 | 자기저항요소 및 이를 포함하는 메모리소자 |
US8923038B2 (en) | 2012-06-19 | 2014-12-30 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
US9054030B2 (en) | 2012-06-19 | 2015-06-09 | Micron Technology, Inc. | Memory cells, semiconductor device structures, memory systems, and methods of fabrication |
US9178040B2 (en) | 2012-11-12 | 2015-11-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Innovative approach of 4F2 driver formation for high-density RRAM and MRAM |
US9520446B2 (en) * | 2012-11-12 | 2016-12-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Innovative approach of 4F2 driver formation for high-density RRAM and MRAM |
KR101996265B1 (ko) | 2012-12-14 | 2019-07-04 | 삼성전자주식회사 | 공통소스 반도체 메모리 장치 |
US9379315B2 (en) | 2013-03-12 | 2016-06-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, and memory systems |
US20140355336A1 (en) * | 2013-06-04 | 2014-12-04 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US9368714B2 (en) | 2013-07-01 | 2016-06-14 | Micron Technology, Inc. | Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems |
US9466787B2 (en) | 2013-07-23 | 2016-10-11 | Micron Technology, Inc. | Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems |
KR102074943B1 (ko) | 2013-08-30 | 2020-02-07 | 삼성전자 주식회사 | 자기 메모리 소자 |
US9041130B2 (en) * | 2013-09-09 | 2015-05-26 | Kabushiki Kaisha Toshiba | Magnetic memory device |
US9461242B2 (en) | 2013-09-13 | 2016-10-04 | Micron Technology, Inc. | Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems |
US9608197B2 (en) | 2013-09-18 | 2017-03-28 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
JP2015082564A (ja) * | 2013-10-22 | 2015-04-27 | ソニー株式会社 | メモリセル構造、メモリ製造方法、メモリ装置 |
KR102138820B1 (ko) | 2014-01-08 | 2020-07-28 | 삼성전자주식회사 | 자기 기억 소자 |
US10454024B2 (en) | 2014-02-28 | 2019-10-22 | Micron Technology, Inc. | Memory cells, methods of fabrication, and memory devices |
US9281466B2 (en) | 2014-04-09 | 2016-03-08 | Micron Technology, Inc. | Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication |
US9269888B2 (en) | 2014-04-18 | 2016-02-23 | Micron Technology, Inc. | Memory cells, methods of fabrication, and semiconductor devices |
KR102222799B1 (ko) | 2014-07-18 | 2021-03-04 | 삼성전자주식회사 | 자기 저항 메모리 소자 및 그 제조 방법 |
US9349945B2 (en) | 2014-10-16 | 2016-05-24 | Micron Technology, Inc. | Memory cells, semiconductor devices, and methods of fabrication |
US9768377B2 (en) | 2014-12-02 | 2017-09-19 | Micron Technology, Inc. | Magnetic cell structures, and methods of fabrication |
US10439131B2 (en) | 2015-01-15 | 2019-10-08 | Micron Technology, Inc. | Methods of forming semiconductor devices including tunnel barrier materials |
WO2017171780A1 (en) * | 2016-03-31 | 2017-10-05 | Intel Corporation | 1t1r rram architecture |
CN106783907A (zh) * | 2016-12-30 | 2017-05-31 | 上海集成电路研发中心有限公司 | Stt-mram存储单元 |
WO2019066996A1 (en) * | 2017-09-30 | 2019-04-04 | Intel Corporation | THREE-TERMINAL SELECTORS FOR MEMORY APPLICATIONS AND METHODS OF MAKING SAME |
US10658425B2 (en) * | 2017-12-28 | 2020-05-19 | Spin Memory, Inc. | Methods of forming perpendicular magnetic tunnel junction memory cells having vertical channels |
US10468293B2 (en) | 2017-12-28 | 2019-11-05 | Spin Memory, Inc. | Methods of forming perpendicular magnetic tunnel junction memory cells having vertical channels |
US11222970B2 (en) * | 2017-12-28 | 2022-01-11 | Integrated Silicon Solution, (Cayman) Inc. | Perpendicular magnetic tunnel junction memory cells having vertical channels |
US20190207098A1 (en) * | 2017-12-29 | 2019-07-04 | Spin Memory, Inc. | Vertical compound semiconductor for use with a perpendicular magnetic tunnel junction (pmtj) |
US10460778B2 (en) | 2017-12-29 | 2019-10-29 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction memory cells having shared source contacts |
US10686009B2 (en) * | 2018-07-06 | 2020-06-16 | Spin Memory, Inc. | High density MRAM integration |
WO2020142440A1 (en) * | 2018-12-31 | 2020-07-09 | Spin Memory, Inc | Methods of forming perpendicular magnetic tunnel junction memory cells having vertical channels |
US10937945B2 (en) | 2019-01-22 | 2021-03-02 | International Business Machines Corporation | Structured pedestal for MTJ containing devices |
US10910435B2 (en) * | 2019-03-27 | 2021-02-02 | International Business Machines Corporation | Stackable symmetrical operation memory bit cell structure with bidirectional selectors |
US10937479B1 (en) | 2019-08-29 | 2021-03-02 | Spin Memory, Inc. | Integration of epitaxially grown channel selector with MRAM device |
US10957370B1 (en) | 2019-08-29 | 2021-03-23 | Spin Memory, Inc. | Integration of epitaxially grown channel selector with two terminal resistive switching memory element |
CN113644061B (zh) * | 2020-04-27 | 2023-08-22 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、存储器及其形成方法 |
US11145676B1 (en) * | 2020-05-22 | 2021-10-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device and multi-level memory cell having ferroelectric storage element and magneto-resistive storage element |
US11997855B2 (en) | 2020-05-28 | 2024-05-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Back-end-of-line selector for memory device |
CN113808997B (zh) * | 2020-06-16 | 2023-09-26 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
US11626558B2 (en) | 2021-09-01 | 2023-04-11 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof, and memory |
TWI803180B (zh) * | 2022-02-08 | 2023-05-21 | 華邦電子股份有限公司 | 半導體記憶體結構及其形成方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100399436B1 (ko) * | 2001-03-28 | 2003-09-29 | 주식회사 하이닉스반도체 | 마그네틱 램 및 그 형성방법 |
KR100568512B1 (ko) * | 2003-09-29 | 2006-04-07 | 삼성전자주식회사 | 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들 |
DE112004003021T5 (de) * | 2004-11-30 | 2007-10-31 | Spansion Llc, Sunnyvale | Halbleiterspeicher und Verfahren zu dessen Herstellung |
JP2008547202A (ja) * | 2005-06-13 | 2008-12-25 | アドバンスド テクノロジー マテリアルズ,インコーポレイテッド | 金属ケイ化物の形成後の金属または金属合金の選択的な除去のための組成物および方法 |
KR100675285B1 (ko) * | 2005-10-10 | 2007-01-29 | 삼성전자주식회사 | 수직 트랜지스터를 갖는 반도체소자 및 그 제조방법 |
JP4444241B2 (ja) * | 2005-10-19 | 2010-03-31 | 株式会社東芝 | 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置 |
JP2008218514A (ja) * | 2007-02-28 | 2008-09-18 | Toshiba Corp | 磁気ランダムアクセスメモリ及びその製造方法 |
US7742328B2 (en) * | 2007-06-15 | 2010-06-22 | Grandis, Inc. | Method and system for providing spin transfer tunneling magnetic memories utilizing non-planar transistors |
-
2008
- 2008-09-09 KR KR1020080088823A patent/KR101004506B1/ko not_active IP Right Cessation
- 2008-12-24 US US12/343,556 patent/US20100059837A1/en not_active Abandoned
-
2011
- 2011-07-07 US US13/178,274 patent/US20110269251A1/en not_active Abandoned
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140117902A (ko) * | 2013-03-27 | 2014-10-08 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템 |
KR20140118143A (ko) * | 2013-03-28 | 2014-10-08 | 에스케이하이닉스 주식회사 | 반도체 장치, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템 |
US10305030B2 (en) | 2013-06-05 | 2019-05-28 | SK Hynix Inc. | Electronic device and method for fabricating the same |
US8959250B2 (en) | 2013-06-05 | 2015-02-17 | SK Hynix Inc. | Electronic device and method for fabricating the same |
US9786840B2 (en) | 2013-06-05 | 2017-10-10 | SK Hynix Inc. | Electronic device and method for fabricating the same |
US10777742B2 (en) | 2013-06-05 | 2020-09-15 | SK Hynix Inc. | Electronic device and method for fabricating the same |
US9865806B2 (en) | 2013-06-05 | 2018-01-09 | SK Hynix Inc. | Electronic device and method for fabricating the same |
US10490741B2 (en) | 2013-06-05 | 2019-11-26 | SK Hynix Inc. | Electronic device and method for fabricating the same |
US9502639B2 (en) | 2013-09-30 | 2016-11-22 | SK Hynix Inc. | Electronic device for improving characteristic of variable resistance element and method of fabricating the same |
US10205089B2 (en) | 2014-02-28 | 2019-02-12 | SK Hynix Inc. | Electronic device and method for fabricating the same |
US10134458B2 (en) | 2014-12-17 | 2018-11-20 | SK Hynix Inc. | Electronic device and method for fabricating the same |
US10367137B2 (en) | 2014-12-17 | 2019-07-30 | SK Hynix Inc. | Electronic device including a semiconductor memory having a variable resistance element including two free layers |
US9865319B2 (en) | 2014-12-17 | 2018-01-09 | SK Hynix Inc. | Electronic device and method for fabricating the same |
US9859490B2 (en) | 2015-04-14 | 2018-01-02 | SK Hynix Inc. | Electronic device including a semiconductor memory having multi-layered structural free layer |
Also Published As
Publication number | Publication date |
---|---|
KR101004506B1 (ko) | 2010-12-31 |
US20110269251A1 (en) | 2011-11-03 |
US20100059837A1 (en) | 2010-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101004506B1 (ko) | 공통 소스라인을 갖는 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법 | |
US8283186B2 (en) | Magnetic memory device and method for manufacturing the same | |
KR100979351B1 (ko) | 멀티 스택 stt-mram 장치 및 그 제조 방법 | |
US10043817B2 (en) | Semiconductor memory device | |
US7180160B2 (en) | MRAM storage device | |
US7195929B2 (en) | MRAM including unit cell formed of one transistor and two magnetic tunnel junctions (MTJs) and method for fabricating the same | |
US9165628B2 (en) | Semiconductor memory device | |
US9620565B2 (en) | Semiconductor memory device | |
JP4945592B2 (ja) | 半導体記憶装置 | |
US9748263B2 (en) | Semiconductor memory device | |
TW200303084A (en) | Magnetic memory apparatus using SOI substrate and its manufacturing method | |
US9806028B2 (en) | Semiconductor memory device | |
TW201919262A (zh) | 包括磁性隨機存取記憶體的半導體裝置 | |
US20210408117A1 (en) | Multi-gate selector switches for memory cells and methods of forming the same | |
KR102180988B1 (ko) | 자기 랜덤 액세스 메모리 | |
US9196340B2 (en) | Magnetic random access memory having increased on/off ratio and methods of manufacturing and operating the same | |
US20060228853A1 (en) | Memory devices including spacers on sidewalls of memory storage elements and related methods | |
US20140027870A1 (en) | Magnetic memory and manufacturing method thereof | |
US20160181512A1 (en) | Magnetic memory devices including in-plane current layers and methods of fabricating the same | |
US20070091674A1 (en) | Transistor and method of fabrication | |
US10453895B2 (en) | Magnetic memory device with a common source having an array of openings, system, and method of fabrication | |
KR20100005448A (ko) | 마그네틱 램 및 그 제조 방법 | |
US10840298B1 (en) | Vertical selector STT-MRAM architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |