CN106783907A - Stt－mram存储单元 - Google Patents

Stt－mram存储单元 Download PDF

Info

Publication number
CN106783907A
CN106783907A CN201611264467.2A CN201611264467A CN106783907A CN 106783907 A CN106783907 A CN 106783907A CN 201611264467 A CN201611264467 A CN 201611264467A CN 106783907 A CN106783907 A CN 106783907A
Authority
CN
China
Prior art keywords
stt
memory cell
mram memory
doped region
feeromagnetic metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611264467.2A
Other languages
English (en)
Inventor
尚恩明
胡少坚
陈寿面
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201611264467.2A priority Critical patent/CN106783907A/zh
Publication of CN106783907A publication Critical patent/CN106783907A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明提供一种STT‑MRAM存储单元，包括选择晶体管和磁隧道结，所述选择晶体管包括衬底、第一掺杂区、第二掺杂区和栅极，所述磁隧道结包括铁磁金属自由层、铁磁金属固定层和势垒层，所述势垒层设置在所述铁磁金属自由层与所述铁磁金属固定层之间，所述磁隧道结设置在所述第一掺杂区上，所述铁磁金属固定层的磁矩方向固定不变，所述铁磁金属自由层的磁矩方向可改变。在本发明提供的STT‑MRAM存储单元中，通过将磁隧道结设置在选择晶体管的第一掺杂区上，从而提高了磁隧道结与选择晶体管之间的耦合强度，通过铁磁金属自由层及铁磁金属固定层的磁矩方向来实现读写操作，同时STT‑MRAM存储单元的结构可简化生产工艺，从而提高产品集成度和稳定性。

Description

STT-MRAM存储单元
技术领域
本发明涉及半导体制造领域，特别涉及一种STT-MRAM存储单元。
背景技术
STT-MRAM(spin torque transfer-magnetic random access memory自旋转移力矩磁随机存储器)为具有非易失性、工作速度快、擦写次数无限次等优势的新型存储器，STT-MRAM既具有DRAM(dynamic random access memory)和SRAM(system managementrandom access memory)的高性能，又具有闪存的低功耗和低成本。STT-MRAM存储技术是最有可能代替DRAM和SRAM的先进存储技术。
现有技术中STT-MRAM通常包括相互连接磁隧道结(magnetic tunnelingjunction，MJT)和选择晶体管，MJT包括铁磁金属固定层和铁磁金属自由层以及两者之间的势垒层，通过接入电流控制MJT中铁磁金属自由层的磁矩方向实现数据的存储和读出。现有技术中STT-MRAM的MJT一般会在后道工艺集成，将选择晶体管的源/漏端通过金属连线(contact)与MJT连接，使得MJT与选择晶体管之间的耦合较弱，不仅增加了工艺步骤，增加了工艺难度，存储单元的性能也随之变弱。随着工艺技术的发展，半导体尺寸要求的不断缩小，工艺上要求提高集成度，在性能上也要求提高器件单元的稳定性和可靠性。因此，如何提高STT-MRAM存储单元的性能是本领域技术人员需要解决的一个技术问题。
发明内容
本发明的目的在于提供一种STT-MRAM存储单元，以解决现有技术中STT-MRAM存储单元的性能有待提高的问题。
为解决上述技术问题，本发明提供一种STT-MRAM存储单元，包括选择晶体管和磁隧道结，所述选择晶体管包括衬底、第一掺杂区、第二掺杂区和栅极，所述第一掺杂区和所述第二掺杂区位于所述衬底中，所述磁隧道结包括铁磁金属自由层、铁磁金属固定层和势垒层，所述势垒层设置在所述铁磁金属自由层与所述铁磁金属固定层之间，所述磁隧道结设置在所述第一掺杂区上，所述铁磁金属固定层的磁矩方向固定不变，所述铁磁金属自由层的磁矩方向可改变。
可选的，在所述STT-MRAM存储单元中，所述势垒层的材料为氧化镁或氧化铝，所述势垒层的厚度为1nm～2nm。
可选的，在所述STT-MRAM存储单元中，在所述第一掺杂区接正压，使所述铁磁金属自由层的磁矩方向与所述铁磁金属固定层的磁矩方向相同。
可选的，在所述STT-MRAM存储单元中，在所述第一掺杂区接正压，使所述铁磁金属自由层的磁矩方向与所述铁磁金属固定层的磁矩方向相反。
可选的，在所述STT-MRAM存储单元中，还包括一阻挡层，所述阻挡层设置在所述磁隧道结与所述第一掺杂区之间。
可选的，在所述STT-MRAM存储单元中，所述阻挡层的材料为氮化钛，所述阻挡层的厚度为1nm～2nm。
可选的，在所述STT-MRAM存储单元中，还包括一隔离层，所述隔离层设置在所述磁隧道结与所述栅极之间。
可选的，在所述STT-MRAM存储单元中，所述隔离层的材料为氧化硅或氮化硅，所述隔离层的厚度为10nm～15nm。
可选的，在所述STT-MRAM存储单元中，所述铁磁金属自由层的材料包括铁、钴或者两者的组合合金。
可选的，在所述STT-MRAM存储单元中，所述选择晶体管为N型金属氧化物半导体场效应管，所述衬底为P型掺杂，所述第一掺杂区和所述第二掺杂构均为N型掺杂。
综上所述，在本发明提供的STT-MRAM存储单元中，通过将磁隧道结设置在选择晶体管的第一掺杂区上，从而提高了磁隧道结与选择晶体管之间的耦合强度，通过写入电流控制铁磁金属自由层的磁矩方向来实现读写操作，同时STT-MRAM存储单元的结构可简化生产工艺，从而提高产品集成度和稳定性。
附图说明
图1是本发明实施例的STT-MRAM存储单元的剖示图；
图2是本发明实施例一实施方式的STT-MRAM存储单元的剖示图；
图3是本发明实施例另一实施方式的STT-MRAM存储单元的剖示图。
具体实施方式
为了使本发明的目的、特征和优点能够更加明显易懂，请参阅附图。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
如图1所示，本发明提供一种STT-MRAM存储单元，包括选择晶体管100和磁隧道结200，所述选择晶体管包括衬底110、第一掺杂区111、第二掺杂区112和栅极120，所述第一掺杂区111和所述第二掺杂112构位于所述衬底110中，所述磁隧道结200包括铁磁金属自由层210、铁磁金属固定层220和势垒层230，所述势垒层230设置在所述铁磁金属自由层210与所述铁磁金属固定层220之间，所述磁隧道结200设置在所述第一掺杂区111上，所述铁磁金属固定层220的磁矩方向固定不变，所述铁磁金属自由层210的磁矩方向可改变。
可选的，所述势垒层230的材料为氧化镁或氧化铝，所述势垒层230的厚度为1nm～2nm，通过上述材料及厚度的势垒层达到较佳的磁遂穿电阻，实现信号的读取。
继续参考图1所示，所述STT-MRAM存储单元还包括一阻挡层310，所述阻挡层310设置在所述磁隧道结200与所述第一掺杂区111之间，通过阻挡层310起到阻挡的保护作用，防止磁隧道结200形成时影响第一掺杂区111，例如，磁隧道结通过沉积的方式形成，从而通过阻挡层防止沉积过程中污染到第一掺杂区。
可选的，所述阻挡层310的材料为氮化钛，氮化钛具有较佳的导电特性，所述阻挡层的厚度为1nm～2nm，并通过上述厚度范围形成较佳的保护。由于磁隧道结直接形成在选择晶体管上，从而提高了选择晶体管与磁隧道结的耦合强度，进而能够提高STT-MRAM存储单元的性能。
继续参考图1所示，所述STT-MRAM存储单元还包括一隔离层320，所述隔离层320设置于所述磁隧道结200与所述栅极120之间，通过隔离层来320起到隔离的保护作用，由隔离层320来防止磁隧道结200对栅极120的电学影响，例如，在读写过程中磁隧道结200和栅极120上需要分别加电压，通过隔离层320可防止磁隧道结200和栅极120之间产生漏电流，从而防止影响到选择晶体管100的性能，在本实施例中，栅极120可采用常规设计，设置在衬底110上且位于第一掺杂区111和第二掺杂区112之间，隔离层320可对称的设置在栅极120两侧，通过隔离层320起到隔离栅极120与磁隧道结200的作用。
可选的，所述隔离层320为氧化硅或氮化硅，氧化硅和氧化硅具有稳定的化学性质，能较佳的起到保护作用，所述隔离层320的厚度为10nm～15nm，通过上述厚度范围形成较佳的保护。
所述铁磁金属自由层210的材料包括铁、钴或者两者的组合合金，通过包含铁、钴或者两者的组合物的材料形成铁磁和亚铁磁。
可选的，所述选择晶体管100为N型金属氧化物半导体场效应管(MOSFET)，所述衬底110为P型掺杂，所述第一掺杂区111和所述第二掺杂区112均为N型掺杂，N型金属氧化物半导体场效应管作为传导的载流子为电子，从而适用更多场合。
在本实施例中，当写入信息“0”时，在所述第一掺杂区111接正压(V＞0)，电流通过铁磁金属自由层210流向铁磁金属固定层220，电子则从铁磁金属固定层220流向铁磁金属自由层210。此时，由于电流中电子经过铁磁金属固定层220后，流向选择晶体管100的电子的电子自旋方向受铁磁金属固定层220的影响。具体的，如图2所示，电子自旋方向向右的电子顺利通过铁磁金属固定层220，电子经过势垒层230后，铁磁金属自由层210中电子受到铁磁金属固定层220中电子的电子自旋角动量的驱动，使铁磁金属自由层210中电子趋于电子自旋方向向右，从而铁磁金属固定层220和铁磁金属自由层210磁矩方向相同，磁隧道结200的磁阻小，选择晶体管100处于导通状态，数据“0”写入。在同样状态下，当测量第一掺杂区111的电位时，测量到低电位，则为数据“0”。
在本实施例中，当写入信息“1”时，在所述第一掺杂区111接负压(V＜0)，电流通过铁磁金属自由层210流向铁磁金属固定层220，电子则从铁磁金属自由层210流向铁磁金属固定层220。具体的，如图3所示，由于电流经过铁磁金属自由层210后，电子自旋方向向右的电子可以顺利的通过铁磁金属固定层220，而电子自旋方向向左的电子被反射回来，电子自旋方向向左的电子留在铁磁金属自由层210中，使得铁磁金属固定层220的磁矩方向和铁磁金属自由层210的磁矩方向相反，磁隧道结200的磁阻大，数据“1”写入。在同样状态下，当测量第一掺杂区111的电位时，测量到低电位，则为数据“1”。
在具体的实施方式中，将磁隧道结接位线，栅极接字线，来实现读写操作，其中，第一掺杂区和第二掺杂区通过源/漏掺杂工艺分别成为选择晶体管的源/漏极，选择晶体管为诸如MOS管的开关器件，关于第一掺杂区和第二掺杂区均为本领域的常规描述。本发明的STT-MRAM存储单元中，涉及的方向采用通常意义上的定义，其中，铁磁金属自由层和铁磁金属固定层的磁矩方向采用平行于选择晶体管的衬底的方向，电子的电子自旋方向也采用平行于选择晶体管的衬底的方向，本领域技术人员对此做出的任何变换依旧在本发明的保护范围。
综上所述，在本发明提供的STT-MRAM存储单元中，通过将磁隧道结设置在选择晶体管的第一掺杂区上，从而提高了磁隧道结与选择晶体管之间的耦合强度，通过写入电流方向控制铁磁金属自由层的磁矩方向来实现读写操作，同时STT-MRAM存储单元的结构可简化生产工艺，从而提高产品集成度和稳定性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种STT-MRAM存储单元，其特征在于，所述STT-MRAM存储单元包括选择晶体管和磁隧道结，所述选择晶体管包括衬底、第一掺杂区、第二掺杂区和栅极，所述第一掺杂区和所述第二掺杂区位于所述衬底中，所述磁隧道结包括铁磁金属自由层、铁磁金属固定层和势垒层，所述势垒层设置在所述铁磁金属自由层与所述铁磁金属固定层之间，所述磁隧道结设置在所述第一掺杂区上，所述铁磁金属固定层的磁矩方向固定不变，所述铁磁金属自由层的磁矩方向可改变。
2.根据权利要求1所述的STT-MRAM存储单元，其特征在于，所述势垒层的材料为氧化镁或氧化铝，所述势垒层的厚度为1nm～2nm。
3.根据权利要求1所述的STT-MRAM存储单元，其特征在于，在所述第一掺杂区接正压，使所述铁磁金属自由层的磁矩方向与所述铁磁金属固定层的磁矩方向相同。
4.根据权利要求1所述的STT-MRAM存储单元，其特征在于，在所述第一掺杂区接负压，使所述铁磁金属自由层的磁矩方向与所述铁磁金属固定层的磁矩方向相反。
5.根据权利要求1至4中任意一项所述的STT-MRAM存储单元，其特征在于，所述STT-MRAM存储单元还包括一阻挡层，所述阻挡层设置在所述磁隧道结与所述第一掺杂区之间。
6.根据权利要求5所述的STT-MRAM存储单元，其特征在于，所述阻挡层的材料为氮化钛，所述阻挡层的厚度为1nm～2nm。
7.根据权利要求1至4中任意一项所述的STT-MRAM存储单元，其特征在于，所述STT-MRAM存储单元还包括一隔离层，所述隔离层设置在所述磁隧道结与所述栅极之间。
8.根据权利要求7所述的STT-MRAM存储单元，其特征在于，所述隔离层的材料为氧化硅或氮化硅，所述隔离层的厚度为10nm～15nm。
9.根据权利要求1至4中任意一项所述的STT-MRAM存储单元，其特征在于，所述铁磁金属自由层的材料包括铁、钴或者两者的组合合金。
10.根据权利要求1至4中任意一项所述的STT-MRAM存储单元，其特征在于，所述选择晶体管为N型金属氧化物半导体场效应管，所述衬底为P型掺杂，所述第一掺杂区和所述第二掺杂区均为N型掺杂。
CN201611264467.2A 2016-12-30 2016-12-30 Stt－mram存储单元 Pending CN106783907A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611264467.2A CN106783907A (zh) 2016-12-30 2016-12-30 Stt－mram存储单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611264467.2A CN106783907A (zh) 2016-12-30 2016-12-30 Stt－mram存储单元

Publications (1)

Publication Number Publication Date
CN106783907A true CN106783907A (zh) 2017-05-31

Family

ID=58952346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611264467.2A Pending CN106783907A (zh) 2016-12-30 2016-12-30 Stt－mram存储单元

Country Status (1)

Country Link
CN (1) CN106783907A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308901A (zh) * 2007-03-30 2008-11-19 株式会社东芝 磁致电阻效应元件和使用它的磁致电阻随机存取存储器
US20100059837A1 (en) * 2008-09-09 2010-03-11 Hynix Semiconductor Inc. Spin Transfer Torque Memory Device Having Common Source Line and Method for Manufacturing the Same
US20120241826A1 (en) * 2011-03-23 2012-09-27 Avalanche Technology, Inc. Access transistor with a buried gate
US20130062674A1 (en) * 2011-09-08 2013-03-14 Inotera Memories, Inc. Spin transfer torque random access memory
US20140001525A1 (en) * 2012-06-28 2014-01-02 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101308901A (zh) * 2007-03-30 2008-11-19 株式会社东芝 磁致电阻效应元件和使用它的磁致电阻随机存取存储器
US20100059837A1 (en) * 2008-09-09 2010-03-11 Hynix Semiconductor Inc. Spin Transfer Torque Memory Device Having Common Source Line and Method for Manufacturing the Same
US20120241826A1 (en) * 2011-03-23 2012-09-27 Avalanche Technology, Inc. Access transistor with a buried gate
US20130062674A1 (en) * 2011-09-08 2013-03-14 Inotera Memories, Inc. Spin transfer torque random access memory
US20140001525A1 (en) * 2012-06-28 2014-01-02 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US9620188B2 (en) MTJ spin hall MRAM bit-cell and array
CN102074649A (zh) 存储器装置、磁性随机存取存储器的存储单元及制造方法
CN103489474A (zh) 包括源极线电压产生器的磁阻存储器设备
US20140284539A1 (en) Magnetoresistive element and magnetic memory
KR20130009831A (ko) 자기 비트 셀 엘리먼트들을 위한 비대칭 기록 방식
US9330745B2 (en) Magnetic memory devices including magnetic memory cells having opposite magnetization directions
CN102007543A (zh) 磁存储器件的记录方法
CN109859784A (zh) 一种mram芯片的阵列结构
US9076960B2 (en) Magnetic memory element
US9196340B2 (en) Magnetic random access memory having increased on/off ratio and methods of manufacturing and operating the same
CN101867015A (zh) 通过施加p-衬底偏压和调节阈值电压提高磁性隧道结的编程电流
CN112054116B (zh) 一种基于iii-v族窄禁带半导体的磁随机存储器
CN108807413B (zh) 使用垂直型鳍式场效晶体管的超高密度随机存储器架构
CN109817253B (zh) 一种控制体电位的mram芯片
CN101777569B (zh) 磁存储单元
JP2014140077A (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリの製造方法
CN106783907A (zh) Stt－mram存储单元
CN110097900A (zh) 具有选通信号发送器的集成电路装置和半导体装置
US8644055B2 (en) Nonvolatile memory with enhanced efficiency to address asymetric NVM cells
Mojumder et al. Dual Pillar Spin Transfer Torque MRAM with tilted magnetic anisotropy for fast and error-free switching and near-disturb-free read operations
CN107845398B (zh) 一种使用杂交mos管的mram芯片
WO2020172891A1 (zh) 存储器和存取方法
CN106531883A (zh) Stt－mram存储单元
CN108630721A (zh) Stt－mram存储单元
CN108735773A (zh) 一种超高密度随机存储器架构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170531

RJ01 Rejection of invention patent application after publication