KR20100029249A - 가공물의 미리설정된 부분에서의 퇴적을 제어하기 위한 도금 방법 - Google Patents

가공물의 미리설정된 부분에서의 퇴적을 제어하기 위한 도금 방법 Download PDF

Info

Publication number
KR20100029249A
KR20100029249A KR1020107001505A KR20107001505A KR20100029249A KR 20100029249 A KR20100029249 A KR 20100029249A KR 1020107001505 A KR1020107001505 A KR 1020107001505A KR 20107001505 A KR20107001505 A KR 20107001505A KR 20100029249 A KR20100029249 A KR 20100029249A
Authority
KR
South Korea
Prior art keywords
conductive material
workpiece
cavity
top surface
sweeper
Prior art date
Application number
KR1020107001505A
Other languages
English (en)
Inventor
불렌트 엠 베이졸
Original Assignee
에이에스엠 누툴, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 누툴, 인코포레이티드 filed Critical 에이에스엠 누툴, 인코포레이티드
Publication of KR20100029249A publication Critical patent/KR20100029249A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/04—Electroplating with moving electrodes
    • C25D5/06—Brush or pad plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/22—Electroplating combined with mechanical treatment during the deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness
    • Y10T428/24562—Interlaminar spaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Mechanical Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, 매우 바람직한 방식으로 작업물 표면상에 도전재료를 도금시키는 방법 및 장치에 관한 것이다. 작업물이 상부면과 우선적으로 접촉하는 마스크 또는 스위퍼와 같은 작업물-표면-영향부여 장치를 사용하면, 작업물과 작업물-표면-영향부여 장치간의 상대 운동이 조성되어, 작업물상에 배치되고 상부면으로 흡착되는 전해질 용액내의 첨가제가 제거되거나, 그렇지 않으면 작업물의 캐비티 표면상의 첨가제에 대하여 그것의 양 또는 농도가 변화되도록 한다. 바람직한 반도체 구조체를 얻기 위하여, 도전재료의 도금은, 작업물-표면-영향부여 장치의 사용 이전, 사용 동안 및 사용 후, 특히 작업물 표면 영향부여 장치가 작업물의 상부면의 어떤 부분과 더 이상 접촉하지 않게 된 후에 일어날 수 있다.

Description

가공물의 미리설정된 부분에서의 퇴적을 제어하기 위한 도금 방법{PLATING METHOD FOR CONTROLLING DEPOSITION ON PREDETERMINED PORTIONS OF A WORKPIECE}
본 발명은 일반적으로 전기도금방법 및 장치에 관한 것이다. 특히, 본 발명은 외부 영향(influence)을 이용하여 작업물의 상이한 부분상에 흡착되는 첨가제(additive)와 이에 따라 이들 부분상의 도전재료의 향상 또는 저지(retard)된 도금 사이에 전위차를 생성하는 방법 및 장치에 관한 것이다.
집적회로(IC)의 멀티-레벨 배선을 제조하는데 필요한 많은 단계들이 있다. 이러한 단계들은 반도체 웨이퍼 또는 작업물상에 도전재료 및 절연재를 퇴적시킨 다음, 포토-레지스트 패터닝, 에칭 등등을 이용하여 이들 재료들을 완전히 또는 부분적으로 제거하는 단계를 포함한다. 포토리소그래피, 패터닝 및 에칭단계 후에, 표면은 매우 다양한 치수 및 형상을 갖게 되는 비아, 컨택트홀, 라인, 트렌치, 채널, 본드패드 등등과 같은 다양한 피처 또는 캐비티를 포함하기 때문에, 생성된 표면은 일반적으로 평탄하지 않다. 이들 피처들은 일반적으로 에칭 및/또는 화학적기계적 폴리싱(CMP)과 같은 부가적인 처리단계들이 수행되기 이전에, 강한 도전재료로 채워진다. 따라서, 이들 퇴적 및 제거단계가 여러번 완료된 후에, IC의 다양한 섹션들 사이에는 저저항 배선구조가 형성된다.
구리(Cu) 및 Cu합금들은 전기저항이 낮고, 전기이동에 대한 높은 저항을 갖기 때문에, IC내의 배선들을 위한 바람직한 재료가 된다. 전착(electrodeposition)은 작업물 표면상의 피처들로 Cu를 퇴적시키기 위한 가장 일반적인 방법중의 하나이다. 따라서, 이것이 여하한의 재료들을 전기도금하데 일반적으로 이용될 수 있지만, 본 발명에서는 Cu의 전기도금이 설명된다. Cu의 전착공정시에, 특별히 조성된 도금용액 또는 전해질이 사용된다. 이들 용액 또는 전해질은 Cu의 이온 종들 및 층착된 재료의 도금거동, 조직(texture) 및 메트로로지를 제어하기 위한 첨가제를 포함한다. 상용적으로 이용할 수 있는 다양한 종류의 Cu도금액 조성물(formulation)이 있다. 이러한 조성물은 구리의 소스로서 Cu-황산염(CuSO4)을 포함하고(예를 들어, James Kelly 공저, Journal of The Electrochemical Society, Vol.146, page 2540-2545,(1999)참조) 물, 황산(H2SO4) 및 소량의 염화물이온(chloride)을 포함한다. 잘 알려져 있듯이, 퇴적된 재료의 필요한 특성을 얻기 위하여 일반적으로, Cu 도금용액에 첨가제로 불리는 여타의 화학물질들이 첨가된다. 이들 첨가제들은 기판의 표면상에 부착되거나 화학적 또는 물리적으로 흡착되어, Cu로 코팅되고, 따라서, 후술되는 바와 같이 도금에 영향을 미친다.
Cu 도금용액내의 첨가제는 반응 촉진제, 엑제제/반응 억제제, 레벨러(leveler), 증백제(brightener), 그레인 리파이너(grain refiner), 습윤제, 응력감소제(stress-reducing agent) 등등과 같은 몇몇 카타고리로 분류될 수 있다. 많은 경우에, 이들 첨가제의 유사한 기능을 설명하는데 상이한 분류들이 사용된다. 요즈음, 전자 응용 특히, IC의 제조에 사용되는 용액들은 간단한 2-성분 첨가제 패키지를 포함한다(예를 들어, Robert Mikkola and Linlin Chen, "Investigation of the Roles of the Additive Components for Second Generation Copper Electroplating Chemistries used for Advanced Interconnect Metalization", Proceedings of the International Interconnect Technology Conference, Pages 117-119, June 5-7, 2000 참조). 이들 조성물들은 일반적으로 억제제 및 반응 촉진제로 알려져 있다. 예를 들어, Enthone에 의하여 판매되는 Via-Form 및 Shipley에 의하여 판매되는 Nano-Plate chemistry와 같이, 최근에 도입된 일부 패키지들은 레벨러라 불리는 제3성분을 또한 포함한다.
억제제 또는 반응 억제제는 일반적으로 폴리머들이며, 높은 전류밀도영역에서 그들 자체가 작업물표면에 부착되는 것으로 여겨져서, 고저항 막을 효과적으로 형성하고, 극성화을 증가시키며, 전류밀도를 억제하여, 그 위에 퇴적되는 재료의 양을 감소시킨다. 한편, 반응 촉진제는 그들이 흡착되는 작업물표면의 부분상에 Cu퇴적을 증가시켜, 억제제의 반응억제 기능을 감소시키거나 소거시킨다. 이하에 상세히 후술되는 바와 같이, 레벨러들은 범프들의 형성 또는 조밀하고 좁은 피처들을 과충전시키는 것을 피하기 위하여 조성물에 첨가된다. 염화물 이온들은 그 자체가 작업물의 다양한 부분들상에서 퇴적의 억제 및 촉진에 영향을 미친다(상술된 Robert Mikkola and Linlin Chen, "Investigation" Proceedings article 참조). 모든 이들 부분적인 첨가제들간의 상호작용은 Cu의 퇴적 특성을 결정한다.
이하의 도면들은 종래의 전착방법 및 장치를 보다 완전히 설명하기 위하여 사용된다. 도 1은 그 위에 절연체(2)가 형성되어 있는 작업물(3)의 예를 나타내는 단면도이다. 종래의 퇴적 및 에칭기술을 이용하면, 조밀한 어레이의 작은 비아들(4a, 4b, 4c) 및 듀얼 다마신구조체(damascene structure; 4d)와 같은 피처들이 절연체(2) 및 작업물(3)상에 형성된다. 본 예시에서, 비아들(4a, 4b, 4c)은 좁고 깊다; 달리 말하면, 그들은 높은 종횡비를 가진다(즉, 그들의 깊이 대 너비비율이 크다). 일반적으로, 비아들(4a, 4b, 4c)의 너비는 서브미크론 정도일 수 있다. 한편, 듀얼 다마신구조(4d)는 바닥부에 넓은 트렌치(4e) 및 작은 비아(4f)를 가진다. 넓은 트렌치(4e)는 작은 종횡비를 가진다.
도 2a 내지 2c는 도 1의 피처들을 Cu로 충전시키는 종래의 방법을 예시하고 있다. 도 2a는 그 위에 다양한 층들이 퇴적되는 도 1의 예시적인 작업물을 예시하고 있다. 예를 들어, 이 도면은 작업물(3) 및 그 위에 배치되는 인슐레이터(2), 배리어/접착 또는 부착층(5) 및 시드 층(6)을 예시하고 있다. 배리어/접착 층(5)은 탄탈륨, 탄탈륨의 질화물, 티타늄, 텅스텐 또는 TiW 등이나 당 분야에서 통상적으로 사용되는 여타 다른 재료의 조합일 수 있다. 일반적으로, 배리어/접착 층(5)은 화학적 증기 퇴적(CVD) 등에 의한 다양한 스퍼터링 방법들 중 어느 방법을 사용하여 퇴적된다. 그 후, 시드 층(6)은 배리어/접착 층(5) 위에 퇴적된다. 시드 층(6)은 구리 또는 구리 대용물일 수 있고, 당 분야에서 알려진 다양한 방법들을 사용하여 배리어/접착 층(5)상에 퇴적될 수 있다.
도 2b에서, 시드 층(6)의 퇴적후에, 그 위에 적절한 도금조로부터 도전재료(7)(예를 들어, 구리)가 전착된다. 상기 단계동안, 애노드(도시 안됨)에 대하여 그에 대한 캐소드(음) 전압이 인가될 수 있도록 Cu 시드 층 및/또는 배리어 층으로 전기적 접촉이 일어난다. 그 후, Cu 재료(7)는 상술된 바와 같이, 특별하게 조성된 도금 용액을 사용하여 작업물 표면에 걸쳐 전착된다. 시드 층은 도 2b의 퇴적된 구리층(7)의 통합부로서 나타나 있다는 것을 유의해야 한다. 염화 이온, 억제제/반응 억제제 및 반응촉진제와 같은 첨가제의 양을 조정함으로써, 작은 피처에서 뒤집어진 Cu 막 성장을 얻을 수 있다.
도 2b에 나타낸 바와 같이, Cu 재료(7)는 비아(4a,4b,4c,4f)를 완전히 충전시키고 큰 트렌치(4e)와 대체로 정합된다(conformal). 상기 도금조의 조성물에 사용되는 첨가제들은 큰 피처에서는 유효하지 않기 때문에, 구리는 트렌치(4e)를 완전히 충전시키지 못한다. 예를 들어, 억제제/반응 억제제 분자는 그들 스스로가 각 피처 개구부의 상부에 들러붙어 그에 대한 재료의 성장을 억제하기 때문에 큰 종횡비를 갖는 여타 피처 및 비아안에서 뒤집어진 퇴적이 발생된다고 보여진다. 이들 분자들은 좁은 개구부를 통하여 도 1의 비아와 같은 큰 종횡비의 저부면으로는 효과적으로 확산될 수 없다. 따라서, 비아 저부면상의 반응촉진제의 우선적인 흡착는, 그 영역에서의 빠른 성장을 가져와 도 2b에 나타낸 바와 같은 뒤집어진 성장 및 Cu의 퇴적 프로파일을 초래한다. 적절한 첨가제들이 없으면, Cu는 같은 속도로 큰 종횡비 피처의 저부면뿐 아니라 수직방향의 벽상에서 성장하여 틈(seam) 및 공간(void)와 같은 결함들을 야기하는 것으로 당업계에서는 잘 알려져 있다.
작은 종횡비 트렌치(4e)의 내측 표면상의 억제제 및 반응촉진성 첨가제의 흡착 특징은 작업물의 상부면 또는 필드 영역(8)상의 흡착 특징과 어떻게 다른지는 예측할 수 없다. 따라서, 트렌치(4e)의 저부면에서의 Cu의 두께는 상기 필드 영역(8)에 걸쳐 있는 Cu 두께와 대략 동일하다. 필드 영역은 그 안으로 에칭되는 피처들 사이의 인슐레이터의 상부면으로서 한정된다.
예측할 수 있듯이, 트렌치(4e)를 Cu 재료(7)로 완전히 충전시키기 위해서는, 추가의 도금이 요구된다. 도 2c는 추가적인 Cu 도금후에 나타난 구조체를 예시하고 있다. 이 경우에, 필드 영역(8)에 걸쳐 있는 Cu의 두께(t3)는 상대적으로 크며 필드 영역(8)으로부터 트렌치(4b)내 Cu 재료(7) 상부까지 단차(s1)가 존재한다. 또한, 전해질 조성물에 포함되는 레벨러가 없다면, 큰 종횡비의 비아에 걸쳐 있는 영역은 큰 피처 부근의 두께 t3보다 큰 두께 t4를 가질 수 있다. 이러한 현상을 소위 "과충전"이라 칭하며, 이들 영역내의 높은 반응촉진제의 농도로부터 초래되는 높은 종횡비의 피처들에 걸쳐 강화된 퇴적에 기인한 것으로 보여진다. 상술된 바와 같이 작은 비어에 우선적으로 흡착되는 반응촉진제의 종류들은 피처가 충전된 후에도 부분적으로 충전상태가 유지된다는 것은 명백하다. IC의 적용과 관련하여, 필드 영역의 Cu 재료(7) 및 배리어 층(5)이 제거되어 2d에 도시된 것과 같이 피처내에 Cu 재료(7)만 남도록 Cu 재료(7)는 CMP나 여타 재료 제거과정을 거칠 필요가 있다. 도 2d에 나타낸 솔루션이 이상적인 결과이다. 이상적으로, 상기 재료 제거 과정들은 상당히 고비용에 문제가 많은 것으로 알려져 있다. 도 2c에 나타낸 것과 같은 두꺼운 Cu를 갖는 비평탄면 많은 결함들을 갖는다. 무엇보다도, 두꺼운 Cu 층의 제거는 시간 소모적이며 고비용이다. 둘째로, 불균일한 표면이 균일하게 제거될 수 없어 당 업계에서 잘 알려져 있고 도 2e에 나타낸 바와 같은 큰 피처들내의 디싱(dishing) 결함을 초래한다.
따라서, 작업물상의 작은 피처들의 뒤집어진 충전을 일으키는 Cu 도금 화학 및 도금 기술의 발전에 훨씬 더 많은 관심이 집중되어야 한다. 상기한 바는 상술된 바와 같이 뒤집어진 충전의 부족이 작은 피처들내에 결함을 야기할 수 있기 때문에 필요하다. 최근에는, 큰 종횡비의 피처에 걸친 과충전을 피하기 위하여 전해질의 조성물내에 레벨러가 부가되었다. 상기 피처들에 걸쳐 범프 또는 과충전부가 형성되기 시작하면, 레벨러 분자들은 그들 스스로 상기 높은 전류 밀도 영역, 즉 범프 또는 과충전부에 걸쳐 부착되고 그 곳에서의 도금을 저감시켜 막의 표면을 효과적으로 레벨링한다. 따라서, 작의 피처의 뒤집어진 충전, 과충전 현상의 저감 및 제거를 달성하기 위하여 특수한 조의 조성물 및 펄스 도금 과정이 발전되어 왔다.
모든 형상, 크기 및 형태의 캐비티를 갖는 작업물에 걸쳐 평탄한 막을 퇴적시키기 위하여 전기화학적 기계적 퇴적(ECMD)이라 불리는 도금 기술의 새로운 부문이 개발되어 왔다. 반도체 웨이퍼와 같은 전자 작업물상에 얇고 평탄한 Cu 퇴적을 달성하기 위한 방법 및 장치는 처리 효능의 측면에서 매우 중요하다. 이러한 평탄한 Cu 퇴적은 도 3에 도시되어 있다. 본 예시에서 필드 영역(8)에 걸쳐 있는 Cu의 두께(t5)는 도 2c에 나타낸 바와 같은 전통적인 경우에서 보다 작다. CMP, 에칭, 전기폴리싱 또는 여타 방법에 의해 도 3의 보다 얇은 Cu 층의 제거가 더욱 쉬워지고 현저한 비용 절감을 제공한다. 디싱 결함은 도 3에 나타낸 것과 같은 평탄한 층들을 제거하면 최소화될 것으로 예측된다.
본 발명의 출원인이 공통으로 소유하고 있으며, 최근에 "Method and Apparatus for Electrochemical Mechanical Deposition"이란 제목으로 발행된 미국특허 제6,176,992호에는 작업물 표면상의 캐비티내에 도전재료를 퇴적시키는 한편 필드 영역상의 퇴적을 최소화시키는 기술이 개시되어 있다. 상기 ECMD 공정은 평탄한 재료의 퇴적을 가져온다.
2000년 12월 18일에 "Plating Method And Apparatus That Creates A Differential Between Additive Disposed On A Top Surface And A Cavity Surface Of A Workpiece Using An External Influence"란 제목으로 출원되었으며, 역시 본 발명의 동일 출원인으로 출원되어 있는 미국 특허출원 제09/740, 701호는, 일 형태로서 작업물의 상부면과 캐비티 표면 사이에 일정 시간동안 첨가제의 차이가 존재하도록 하는 ECMD 방법 및 장치를 개시하고 있다. 상기 차이가 유지되는 동안, 상부면에서보다 캐비티 표면에서 상대적으로 우수한 도금이 얻어지도록 하기 위해 애노드와 작업물 사이에 전력이 인가된다.
ECMD 공정의 다양한 측면에 있어서의 특정적인 향상과 관련하여 출원된 기타 출원들로는, 2000년 2월 23일에 "Pad Design and Structures for a Versatile Materials Processing Apparatus"란 제목으로 출원된 미국 특허출원 제09/511,278호, 2000년 7월 21일에 "Pad Design and Structures With Improved Fluid Distribution"이란 이름으로 출원된 미국 특허출원 제09/621,969호; 상기 출원과 같은 날에 출원되었고 역시 2001년 3월 1일에 출원된 우선권 임시출원 제60/272,792호를 토대로 하는 "Mask Plate Design"을 포함한다. 2000년 9월 28일에 "Method to Minimize and/or Eliminate Conductive Material Coating Over the Top Surface of a Patterned substrate and Layer Structure Made Thereby"란 제목으로 출원된 미국 특허출원 제09/671,800호 및 "Method And Apparatus for Controlling Thickness Uniformity of Electroplated Layer"란 이름으로 출원된 미국 특허출원 제09/760,757호 모두는 본 발명과 같은 출원인으로 출원되어 있다.
상술된 ECMD 공정은 다양한 장점들을 제공하지만, 새롭고 신규한 컨덕터 구조체를 생산하기 위하여 여러 캐비티에 대응되는 면적에서의 재료의 퇴적를 보다 우수하게 제어할 수 있도록 보다 세밀해지는 것이 바람직하다.
본 발명의 목적은 작업물 표면상의 도전재료를 도금하는 장치 및 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 효율성, 비용절감효과 및 우수한 품질을 지니는 작업물 표면의 작은 피처 및 큰 피처 모두에 있어 도전재료를 도금하는 방법 및 장치를 제공하는 것이다.
본 발명의 또 다른 목적은 도전층의 상부면에 배치되는 첨가제와 도전층의 캐비티내의 첨가제 사이에 차이를 얻기 위하여 작업물 표면 영향부여 장치를 사용하는 한편, 도전층의 상부면과 접촉하는 작업물 표면 영향부여 장치의 표면적을 최소화시키기 위한 장치 및 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 도전층의 상부면에 배치되는 첨가제와 도전층의 캐비티 표면내의 첨가제 사이에 차이를 얻기 위하여 작업물 표면 영향부여 장치를 사용하는 한편, 상기 작업물 영향부여 장치가 도전층의 상부면상의 주어진 영역과 접촉하는 시간의 양을 최소화시키기 위한 장치 및 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 여러 바람직한 반도체 구조체를 얻기 위하여 도금 장치에 따라 작업물 표면 영향부여 장치를 작동시키는 다양한 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 작업물 표면 영향부여 장치를 사용하기 위하여 종래의 도금장치를 개조하는 방법을 제공하는 것이다.
특히, 단독 또는 조합된 형태로 취해지는 본 발명의 상기 목적들은, 작업물 표면에 도전재료를 도금하기 위한 장치 및 방법을 제공하는 본 발명에 의하여 달성된다.
본 발명의 일 형태에 있어서, 작업물의 상부와 캐비티부상으로 첨가제가 흡착될 수 있도록, 안에 1이상의 첨가제가 배치되는 전해질 용액이 작업물 상부에 적용된다. 작업물의 상부면과 우선적으로 접촉하는 마스크 또는 스위퍼와 같은 작업물 표면 영향부여 장치를 사용하면, 상기 상부면상으로 흡착되는 첨가제가 제거되거나 그렇지 않으면 작업물의 캐비티 표면상의 첨가제에 대하여 그것의 양 및 농도가 변화되도록 작업물과 작업물 표면 영향부여 장치간에 상대 운동이 조성된다. 도전재료의 도금은, 작업물 표면 영향부여 장치의 사용 이전, 사용동안 및 사용후에 일어나며, 특히 작업물 표면 영향부여 장치가 작업물의 상부면의 어떠한 부분과도 더 이상 접촉하지 않게된 후에 일어난다.
본 발명의 또 다른 형태에 있어서, 작업물 표면 영향부여 장치는 작업물의 상부면과 직접적으로 접촉하는 스위퍼를 사용하고, 또한, 작업물상에 균일한 막의 퇴적을 제공하는 것을 돕기 위하여 애노드와 캐소드 사이에 배치되는 셰이핑 플레이트를 포함하는 것이 바람직하다.
본 발명의 또 다른 형태에 있어서, 본 발명에 따른 작업물 표면 영향부여 장치를 위하여 종래의 도금 장치를 개조하기 위한 방법이 개시된다.
본 발명의 또 다른 형태에 있어서, 신규한 반도체 구조체들이 기술된다.
도 1은 위에 도전재료의 적용을 필요로 하며 그 내부에 피처를 갖는 작업물 구조체 일부분의 단면도,
도 2a 내지 도 2c는 다양한 단면도들을 사용하여 도 1의 피처들을 컨덕터로 충전하기 위한 종래의 방법을 예시한 도,
도 2d는 피처내에 컨덕터를 포함한, 이상적인 작업물 구조체의 단면도,
도 2e는 피처내에 컨덕터를 포함한 통상적인 작업물 구조체의 단면도,
도 3은 전기화학적 기계적 퇴적을 사용하여 얻어진 작업물 구조체의 단면도,
도 4는 종래 도금장치를 예시한 도,
도 5는 본 발명에 따른 전기화학적 기계적 퇴적 장치를 예시한 도,
도 5a 내지 도 5e는 본 발명에 따른 전기화학적 기계적 퇴적 장치와 함께 사용될 수 있는 다양한 스위퍼들을 예시한 도,
도 6a 내지 6f, 6e 및 6g는 다양한 단면도를 사용하여 본 발명에 따른 바람직한 반도체 구조체를 얻기 위한 방법을 예시한 도,
도 7은 새로운 장치뿐만 아니라 도 4에서와 같은 종래의 도금 장치를 개조함으로써 만들어질 수 있는 장치를 예시한 도이다.
이제부터는 첨부 도면들을 참조로 하여 본 발명의 바람직한 실시예들에 대하여 설명하기로 한다. 본 발명의 발명인들은, 본 발명을 이용하여 가공물 표면에 도전재료를 도금하면 보다 바람직하고 높은 품질의 도전재료가 그 내부의 다양한 피처내에 퇴적될 수 있다는 것을 발견하였다.
본 발명은 반도체 웨이퍼, 플랫 패널, 자기 막 헤드, 패키징 기판 등과 같은 여하한 작업물에 대해 사용될 수 있다. 또한, 그 안에는 재료, 시간 및 압력과 같은 특정 처리 매개변수들이 제공되며, 상기 매개변수들은 한정적이라기 보다는 설명을 위한 것이다. 예를 들면, 도금되는 재료로 구리가 주어졌지만, 도금용액이 그 안에 도금 강화 첨가제 및 도금 억제 첨가제 중 1이상을 지닌다면 여느 다른 재료가 전기도금될 수도 있다.
본 명세서에서 설명되는 도금방법은 첨가제 흡착에 영향을 미치도록 작업물 표면상에 외부에서의 영향력이 부여되는 ECMD 기술의 형태이다. 본 발명은, 본 명세서에서 보다 상세히 설명되며, 적어도 간헐적으로는 작업물 표면의 다양한 표면영역들과 접촉함으로써 상부면과 작업물 캐비티 피처들간에 첨가제의 차이가 조성되도록 애노드와 작업물 사이에 위치하는 스위퍼 또는 마스크와 같은 작업물-표면-영향부여 장치(workpiece-surface-influencing device)를 움직임으로써 상기 작업물상에 도전재료를 도금하는 방법 및 장치에 관하여 설명한다. 상기 첨가제의 차이가 조성되면, 애노드와 작업물 사이에 가해지는 전력이, 작업물 표면, 통상적으로는 상부면보다는 캐비티 피처내에서 보다 지배적으로 도금이 형성되도록 한다. 첨가제의 차이를 조성하기 위하여 전력을 인가하거나 도금 이전 또는 그 동안의 어떤 시간에 상부면에 작업물-표면-영향부여 장치가 적용될 수도 있다는 것에 유의해야 한다. 또한, 본 발명은 본 명세서에서 보다 상세히 설명될 셰이핑 플레이트(shaping plate)를 포함할 수도 있다. 또한, 본 발명은 작업물 표면상의 다양한 피처들내로 그리고 그에 걸쳐, 개선된 도전재료의 전기퇴적(electrodeposition)을 제공하는 한편 다른 곳에 걸친 도금은 저감시키는 새로운 도금 방법 및 장치에 관한 것이다.
본 발명을 보다 상세히 논의하기 전에, 본 명세서에서 마스크(패드란 용어로 쓰일 수도 있으나 본 명세서에서는 마스크라 칭함), 스위퍼 및 셰이핑 플레이트 사이에서 이루어지는 구별에 대하여 먼저 설명하기로 한다. 위에서 언급된 출원인의 미국특허 제6,176,992호 및 미국 특허출원 제09/740,701호에는, 작업물의 상부면을 스위핑하고 그를 통해 전해질의 유동이 제어될 수 있는 몇몇 형태의 개구부(들)을 제공하는 마스크가 기술되어 있다. 출원인은, 상술된 바와 같은 상기 마스크가 매우 잘 기능하고 있으나, 2개의 상이한 구성요소들, 즉 스위퍼와 셰이핑 플레이트(디퓨저라 칭해지기도 함)의 조합이 대안적으로 사용될 수도 있다는 것을 알아내었다. 출원인은 상기 예시에서는 상기 두 구성요소간에 중복적인 기능이 있더라도 셰이핑 플레이트가 마스크와도 함께 이용될 수 있다는 것을 인지하였으나 설명된 바와 같은 마스크가 매우 잘 작동하는 한편, 2개의 상이한 구성요소들, 즉 스위퍼와 셰이핑 플레이트(디퓨저라고 칭해질 수도 있음)의 조합이 대안적으로 사용될 수도 있다는 것을 인식하였다. 또한, 스위퍼 및 셰이핑 플레이트 둘 모두를 갖는 것이 바람직하나, 본 발명은 단지 스위퍼만을 사용하여 실행될 수도 있다는 것을 발견하였다. 따라서, 캐비티 피처내의 표면과 같은 상부면의 레벨 아래인 표면들보다 작업물의 상부면에 영향을 미치는데 사용할 수 있는 마스크, 패드, 스위퍼 및 그것의 여타 변형례를 포함하는, 본 명세서에서 작업물-표면-영향부여 장치라 칭해지는 장치가 사용된다. 잠재적으로 활용될 수 있는 스위퍼 또는 마스크 이외의 작업물 표면 영향부여 장치들이 있다는 것을 이해해야 한다. 본 발명은, 본 명세서에서 설명되는 특정 마스크 및 스위퍼 장치로 제한하려는 의미보다는 스위핑의 작용을 통해 작업물의 스위핑된 표면과 스위핑되지 않은 표면간의 첨가제의 함량간의 차이를 조성하는 여느 기구를 포함한다. 이러한 차이는 (단위 면적 당의 관점에서) 스위핑된 영역보다 스위핑되지 않은 영역상에 더 많은 재료의 퇴적을 가져오도록 한다. 이는, 도금 전류밀도가 스위핑된 표면보다 스위핑되지 않은 표면상에서 더 높다는 것을 의미한다.
도 4는 그 안에 애노드(31), 캐소드(32) 및 전해질(33)을 갖는 종래의 Cu 도금 셀(30)을 예시하고 있다. 상기 도금 셀(30)은 여하한의 종래의 셀일 수 있으며, 그것의 정확한 기하학적 구조는 본 발명에 있어서 제한 인자가 아니라는 것에 유의해야 한다. 예를 들어, 애노드(31)는 도금 셀(30)과 유체 연통되어 상이한 컨테이너내에 배치될 수도 있다. 애노드(31) 및 캐소드(32) 둘 모두가 수직방향이거나 애노드가 캐소드 등의 위에 있을 수도 있다. 또한, 작업물상의 균일한 막 퇴적을 제공하는 것을 돕기 위하여, 애노드와 캐소드 사이에 디퓨저 또는 셰이핑 판(34)이 위치될 수도 있다. 통상적으로, 셰이핑 판(34)은 전체적으로 균일한 막을 퇴적시키는 것을 돕기 위하여 캐소드 면적에 걸쳐 있는 유체 및 전기장 분포를 제어하는 아스파라티(asparaties: 35)를 갖는다.
본 발명에 따라 여타 종래 보조 구성요소들이 사용될 수 있으나, 본 발명의 실행에 꼭 필요한 것은 아니다. 상기 구성요소들은 널리 알려진 전기도금 "씨브(thieves)"나 전체 도금 셀 디자인에 포함될 수 있는 균일한 퇴적을 제공하는 여타 수단들을 포함한다. 또한, 무결함 퇴적을 얻기 위한 목적으로 필터, 기포 제거수단, 애노드 백 등이 사용될 수도 있다.
전해질(33)은 캐소드(32)의 상부면과 접촉한다. 본 명세서에 제공되는 예시에서는 캐소드(32)가 작업물이다. 본 설명의 목적을 위하여, 작업물은 상부면에 다양한 피처들을 갖는 웨이퍼로서 설명되며, 상기 특징들을 갖는 여하한 작업물이 본 발명에 의해 조작될 수 있다는 것을 이해해야 한다. 웨이퍼는 웨이퍼 홀더(36)에 의해 유지된다. 웨이퍼의 도전 표면으로 전력이 인가될 수 있도록 하는 어떠한 유형의 웨이퍼 유지 접근법이 채용될 수도 있다. 예를 들어, 웨이퍼를 그것의 전방 둘레면에서 유지시키는 전기 접점들을 갖는 클램프가 사용될 수도 있다. 또 다른, 보다 바람직한 방법은 웨이퍼를 그것의 뒷면에서는 진공으로 유지시키고 도금을 위한 전체 앞면은 노출시키는 것이다. 상기 접근법은 본 출원과 같은 날에 출원된 "Mask Plate Design"이란 제목의 미국 특허출원에 제공되어 있으며, 이는 2001년 3월 1일에 출원된 우선권 임시출원 제60/272,791호를 토대로 한다. DC 또는 펄스 전압 V가, 대개 웨이퍼에 음극을 부여하는 웨이퍼(32)와 애노드(31) 사이에 인가되는 경우, 전해질(33)로부터의 Cu는 웨이퍼(32)상에 전체적으로 균일한 방식으로 퇴적될 수 있다. 하지만, 국부적인 균일성의 관점에서는, 결과로 나타난 구리막이 통상적으로 도 2c에 예시된 것과 유사하다. 전해질내의 첨가제(들)을 레벨링하는 경우에, 과충전 현상은 대개가 레벨러를 사용하면 제거되기 때문에 두께 t3는 대략 두께 t4와 같다. 전력은 전류제어모드 또는 전압제어모드로 웨이퍼와 애노드에 인가될 수 있다. 전류제어 모드에서, 전원은 전류를 제어하고 전기회로를 통하여 제어된 전류의 양이 지지될 수 있도록 전압을 변화시킨다. 전압제어모드에서, 전원은 전기회로의 저항에 따라 전류가 자체 조정될 수 있도록 전압을 제어한다.
도 5는, 새로운 장치로에 의해서만이 아니라 도 4에서 상술된 바와 같은 종래의 도금장치를 개조함으로써 구성될 수도 있는 본 발명의 바람직한 제1실시예를 예시하고 있다. 본 발명의 상기 실시예에서, 스위퍼(40)는 웨이퍼(32)에 밀접하게 위치한다. 간명히 하기 위해, 도 5는 셰이핑 플레이트(34), 웨이퍼(32) 및 스위퍼(40) 만을 나타내고 있다. 처리과정에서, 스위퍼(40)는 웨이퍼의 상부면과 접촉하여, 구리의 퇴적이 수행되는 시간 중 적어도 일부의 시간동안 첨가제의 차가 존재하도록 웨이퍼를 스위핑한다. 또한 본 명세서에서 설명되는 바와 같이, 상기 스위퍼(40)는 어떠한 크기나 형상으로도 구성될 수 있으며, 바람직하게는 프로그램가능한 제어를 통해, 스위퍼(40)를 웨이퍼의 표면상에서 움직이게 하고 상기 스위퍼(40)가 웨이퍼의 상부면 위쪽의 영역을 완전히 벗어나도록 후퇴시킬 수 있는 핸들을 구비할 수 있으며, 이는 상기 스위퍼(40)가 웨이퍼로부터 옮겨져서 스위퍼(40)와 웨이퍼간의 물리적인 접촉이 일어나지 않도록 하는 경우에서보다 간섭이 훨씬 덜 일어나게 한다. 핸들(41)은 상기 핸들(41)에 의한, 균일한 도금에 대한 간섭이 최소화될 수 있도록, 작은 표면적을 갖는 것이 바람직하다. 또한, 핸들은 그것의 외부면을 절연재료로 코팅하거나, 도금시 사용되는 전기장 또는 처리중의 화학작용과 간섭을 일으키지 않는 재료로 만들어질 수도 있다.
웨이퍼 표면과 접촉하는 스위퍼 면적(42)은, 퇴적되는 Cu의 전체적인 균일성이 식별가능하게 변화하지 않도록 웨이퍼의 표면에 비해 작은 것이 바람직하다. 또한, 스위퍼를 통한 작은 개구부 및 도금의 균일성을 방해할 수 있는 그들의 유효면적을 줄이기 위한 핸들이 존재할 수도 있다. 필요하다면, 웨이퍼 표면에 대하여 스위퍼 및 핸들을 통해 전해질을 흘려줌으로써 유압을 가하고 웨이퍼 표면으로부터 스위퍼가 밀려나가도록 할 수도 있다. 상술된 바와 같이, 스위퍼 면적은 작을 필요가 있다. 예를 들어, 300㎠ 정도의 표면적을 갖는 200mm 직경의 웨이퍼에 대하여, 스위퍼(40)의 표면적은 50㎠ 보다 작고, 바람직하게는 20㎠ 보다 작다. 달리 말해, 본 발명의 바람직한 제1실시예서, 스위퍼(40)는 웨이퍼 표면상의 외부적인 영향력을 발생시키는데 사용된다. 퇴적된 Cu의 전체적인 균일성은 전체 디자인에 포함되는 셰이핑 플레이트(34)와 같은 여타 수단들에 의하여 결정 및 제어된다. 스위핑 작용은 스위퍼(40)나 웨이퍼, 또는 둘 모두를 선형 또는 궤도형태로 움직임으로써 이루어진다.
스위퍼의 스위핑 동작은 스위퍼 형상에 의한 것일 수도 있다. 예를 들어, 도 5a는 예시적인 웨이퍼(51)상의 예시적인 스위퍼(50)를 나타낸다. 상기 도면에는 스위퍼의 핸들 또는 운동기구는 도시되어 있지 않고 종래의 구동장치를 사용하여 구현될 수 있다. 특정 실시예에서, 웨이퍼(51)는 그것의 원점(B)을 중심으로 회전된다. 웨이퍼(51)가 회전하게 되면, 스위퍼(50)는 위치 A와 B 사이의 표면에 걸쳐 도시된 "x" 방향으로 스캐닝된다. 상기 스캔의 속도가 적절하게 선택된다면, 상기 방법에 있어 웨이퍼 표면상의 모든 점은 스위퍼(50)에 의하여 간헐적으로 스위핑된다. 스위퍼(50)의 속도는 일정하게 유지되거나, 웨이퍼 회전의 원점(B)에 접근할수록 느려지는, 스위퍼(50)에 대한 웨이퍼 표면의 선형 속도를 보완하기 위해 웨이퍼(51)의 중심을 향하여 증가될 수도 있다. 스위퍼의 동작이 연속적이거나 스위퍼가 표면에 걸쳐 증가하는 형태로 움직일 수도 있다. 예를 들어, 스위퍼(50)는 W의 증분으로 위치 A에서 B까지 움직이거나, 웨이퍼 표면상의 모든 점들에 대해 확실한 스위핑이 일어날 수 있도록, 회전하는 웨이퍼의 1이상의 자전(revolution)동안 각 증분 지점에서 유지될 수 있다. 스위핑 작용의 효율을 증대시키고, 따라서 보다 짧은 시간동안보다 첨가제의 차이를 조성하는 스위퍼 구조체에 설치된 초음파 변환기와 같은 장치가 있을 수도 있다. 웨이퍼(51)는 회전뿐 아니라 스위핑 과정동안 평행 이동될 수도 있다. 상대운동은 1 내지 100cm/s의 평균 속도로 발생되는 것이 바람직하고, 상기 상대운동은 그에 따른 도금 과정을 제어하는데 사용될 수 있는 하나의 변수이며 본 명세서에는 여타 변수들이 기록되어 있다. 본 실시예의 변형례에 있어서, 상기 두 위치 A와 B는 웨이퍼의 대향하는 단부들에 있을 수 있고, 이 경우 스위퍼는 웨이퍼의 직경을 가로질러 움직인다.
대안적인 경우에는, 웨이퍼 표면상의 모든 점들을 스위핑하기 위하여 상기 웨이퍼 표면에 걸쳐 움직이도록 프로그래밍된 스위퍼 및 정지 웨이퍼를 포함할 수 있다. 웨이퍼가 작동되거나 작동되지 않는 모든 경우에 있어서의 여러 상이한 스위퍼의 동작들은 웨이퍼 표면상에서의 바람직한 스위퍼 작용을 달성하는데 활용될 수 있다.
도 5b에 나타낸 특히 유리한 스위퍼의 일 디자인은 축선(53)을 중심으로 움직일 수 있는 회전식 스위퍼(52)이다. 이 경우에 있어, 스위퍼(52)가 웨이퍼의 표면상에서 평행이동되는 경우, 회전하는 스위퍼에 의하여 웨이퍼 표면을 스위핑하는데 필요한 웨이퍼 표면과 스위퍼(52)간의 상대운동이 제공되기 때문에 웨이퍼는 움직이거나 그렇지 않을 수 있다. 이 디자인의 한가지 매력적인 특징은, 상기 상대운동은 웨이퍼의 중심점(B)을 포함하는 웨이퍼상의 모든 지점에서 일정하다는 것이다. 상기 회전식 스위퍼(52)는, 그 바람직한 형상이 예시된 바와 같은 원형이기는 하나 여러 상이한 형상들로 디자인될 수도 있다는 것을 유의해야 한다. 또한, 기판 표면상에서 1 이상의 원형 스위퍼가 작동될 수도 있다는 점을 유의해야 한다.
도 5c에 나타낸 바와 같이, 스위퍼는 또한, 웨이퍼의 표면에 대하여 놓여 있는 스위핑 표면(54)을 갖는 소형 회전 스위핑 벨트(55)(도시되지는 않았으나 종래의 구동 기구인 회전 구동 기구)의 형태일 수도 있다. 즉, 1이상의 상기 스위퍼가 채용될 수도 있다.
도 5a 내지 5c에 예시된 각 스위퍼들은, 작업물 표면에 대한 스위퍼의 작동이 프로그램가능하게 제어될 수 있도록 상술된 바와 같이 핸들(41)의 단부상에 배치하도록 되어 있다. 또한, 스위퍼 그 자체가 도 5b의 원형 패드의 중심과 같은 몇몇 축선을 중심으로 회전되거나 도 5c의 소형 롤러들 주변에서 회전되고 있는, 도 5b 및 5c에 예시된 것과 같은 실시예들에 대하여, 상기 회전은 별개이면서 독립적으로 프로그램가능하게 제어될 수도 있다.
또 다른 실용적 스위퍼의 형상은 각각 직선 바아(58A) 및 곡선 바아(58B)인, 도 5d 및 도 5e에 나타낸 얇은 바아 또는 와이퍼(58)이다. 상기 바아(58)는, 프로그램가능한 제어하에 도 5d에 나타낸 "x" 방향과 같은 주어진 방향으로 웨이퍼 표면에 걸쳐 스위핑되거나 원통형상이라면 축선을 중심으로 회전될 수도 있다. 또한, 상기 바아(58)는 사용중일 때 정지해 있을 수도 있고, 필요하다면 도 5e에서 바아(58B) 및 피봇(59)으로 나타나 있듯이, 사용되지 않을 때에는 웨이퍼 표면 상부로부터 제거될 수 있도록 피봇 지점에 대하여 피봇될 수도 있다. 상술된 각 스위퍼들에 대하여, 웨이퍼의 상부면과 물리적으로 접촉하는 스위퍼 스위퍼부의 표면적은 실질적으로 웨이퍼의 상부면보다 작은 크기를 갖는다. 통상적으로, 웨이퍼의 상부면과 접촉하는 스위퍼부의 표면적은 웨이퍼 표면적의 20%보다 작고, 바람직하게는 웨이퍼 표면적의 10%보다 작다. 바아 또는 와이퍼 형태의 스위퍼에 대해서는, 상기 퍼센티지가 훨씬 더 작다.
상술된 바와 같은 스위퍼의 몸체는, 폴리카보네이트, 테프론, 폴리프로필렌 등과 같이 도금 용액내에 적합한 여느 재료로 만들어진 외표면을 갖는, 상술된 마스크에서와 같은 재료들의 복합물로 만들어질 수도 있다. 하지만, 스위핑 표면의 적어도 일부는 작업물 표면과 스위핑 표면간의 균일하고 완전한 물리적 접촉을 다시 제공하기 위하여 폼(foam)상에 부착될 수 있는 유연한 절연 연마재료로 만들어지는 것이 바람직하다. 그리고, 스위핑 표면은 원형 패드 또는 회전 벨트의 형상으로 형성되어 만곡되거나 편평하지만, 웨이퍼의 상부면을 스위핑하는 스위퍼의 표면은 육안의 기준에서 미세한 거칠기(roughness)를 갖져 효율적인 스위핑 작용을 제공할 수 있도록 하는 것이 바람직하다. 다시 말해, 스위퍼 표면은 그 위에 작은 크기의 돌출부를 가질 수도 있다. 하지만, 돌출부들이 존재한다면, 그들은, 조절될 필요가 있는 종래 CMP 패드와 많이 유사한 스위퍼의 조절을 필요로 하는 편평한 표면들을 갖는 것이 바람직하다. 상기 편평한 표면에 의하여, 웨이퍼의 상부면은 캐비티 내측의 스위핑없이 효율적으로 스위핑된다.
스위핑 표면이 편평하지 않고, 다양한 경도 스케일의 고분자(polymeric) 폼과 같은 연질 재료들이 스위핑 표면으로서 사용된다면, 스위핑동안 작업물 표면상의 캐비티들이 보다 쉽게 침하된다는 것에 유의해야 한다. 결과적으로, 상부면과 캐비피 표면 사이에 조성되는 첨가제의 차이가 크지 않아 처리의 효율성을 잃게된다. 그럼에도 불구하고, 상기 보다 연질의 스위퍼 재료는 웨이퍼 또는 여타 형태의 작업물상의 깊은 피처들을 충전시키는데 유용하여 작업물 표면 층상의 흠집과 같은 여하한 결함들을 최소화시키거나 제거할 수 있다. 연질의 스위퍼는 일단 캐비티가 연질 재료의 침하에 대응되는 레벨로 충전되면 상기 캐비티를 효율적으로 충전시킬 수 없어, 상기 지점에 도달할때까지 우선적인 충전이 존재한다. 상기 지점을 넘어서면, 캐비티의 우선적인 충전은 중단될 것이고 도금 전류는 웨이퍼의 표면 전체에 걸쳐 균등하게 분포될 수 있다.
상술된 바와 같이 스위퍼들 중 어느 것이나 사용할 수 있는 도 5를 다시 참조하면, 스위퍼(40)는 웨이퍼(32)의 표면 위를 움직이므로, 그것이 닿는 특정 표면적상에 흡착되는 첨가제의 농도에 영향을 미친다. 이는 상부면상의 첨가제의 함량과 스위퍼에 의하여 물리적으로 스위핑되는 캐비티내의 첨가제의 함량간에 차이를 발생시킨다. 또한, 상기 차이는 스위핑된 영역상에 퇴적되는 재료의 양 대 캐비티내의 재료의 양을 변화시킨다.
예를 들어, 황산구리, 물, 황산, 염화이온 및 2가지 종류의 첨가제(반응촉진제 및 억제제)를 생각해보자. 함께 사용될 경우, 억제제는 그것이 흡착되는 표면상에서의 도금을 억제하고 반응촉진제는 상기 억제제의 퇴적 억제 작용 또는 상기 전류를 줄이거나 없애는 것으로 알려져 있다. 염화물 또한 상기 첨가제들과 상호작용하여 억제 및 반응촉진하는 종류에 영향을 미친다. 이 전해질이 도 4에 나타낸 것과 같은 종래의 도금 셀에 사용되는 경우, 그에 다른 구리 구조체(7)는 도 2c에 나타낸 바와 같다. 하지만, 만일 종래의 도금이 도 2b에 나타낸 구리 구조체(7)을 얻기 위하여 먼저 수행된 후에 스위퍼(40)가 웨이퍼의 표면을 스위핑하기 시작하면, 상기 표면 영역상의 첨가제 함량은 스위핑 작용 및 다양한 Cu막 프로파일에 의하여 영향을 받게되며, 그에 따른 결과에 대해서는 후술하기로 한다.
도 6a(도 2b와 같음)는, 스위퍼(40)가, 제공되는 예시적 캐비티 구조체를 구비한 웨이퍼의 상부면적(60)을, 바람직하게는 2-50 mm/sec의 속도에서 0.1-2psi 범위내의 압력을 가하면서 그것의 상부면을 x방향으로 가로질러 움직임으로써 스위핑하는 바로 그 순간(본 명세서에서 시각 0(time zero)이라 칭함)을 나타내고 있다. 웨이퍼가 동시에 움직일 수도 있다. 배리어/접착 층은 도면을 간명히 하기 위한 목적으로 본 명세서의 몇몇 도면에는 도시되지 않았다는 것에 유의해야 한다. 상부면 영역(60)을 기계적으로 스위핑함으로써, 스위퍼(40)는 상부면(60)상에서 흡착되는 첨가제와 예지적인 소형 캐비티(61) 및 대형 캐비티(62) 사이에 차이를 조성한다. 상기 차이는 표면 영역(60)과 비교하여 캐비티(61,62)에서의 전류 밀도의 억제가 덜하거나 사실상 캐비티 표면을 통한 전류 밀도가 개선되도록 한다. 상부면의 스위핑된 영역과 스위핑되지 않은 영역간의 첨가제의 함량에 있어서의 차이가 스위핑되지 않은 표면을 통하여 개선된 퇴적 전류 밀도를 가져오는 여러 상이한 방식들이 존재할 수도 있다. 예를 들어, 1이상의 반응촉진제 및 하나의 억제제를 포함하는 전기도금 배스의 경우에, 스위퍼(40)는 표면적으로부터 반응촉진제 종류의 적어도 일부를 물리적으로 제거하기 때문에 보다 많은 억제제의 종류가 남겨진다. 그렇지 않으면, 스위퍼는 상부면으로부터 반응촉진제 및 억제제의 종류 둘 모두의 적어도 일부를 제거하지만, 억제제는 보다 빨리 스위핑된 표면상으로 재 흡착되고 스위퍼가 거쳐간 바로 후에 반응촉진제는 상기 표면으로부터 제거된다. 또 다른 가능성은, 흡착하는 종류를 끌어당기는데는 깨끗하게 세정된(본 경우에는 스위핑된) 재료의 표면이 세정되지 않는 표면보다 활성적이기 때문에 기계적 스위핑 작용에 의하여 상부면의 활성화가 억제제 종류의 빠른 흡착에 실제적인 역할을 수행할 수 있다는 것이다. 본 발명의 실행에서 채용될 수 있는 또 다른 가능한 메커니즘은 표면상에 흡착될 때, 흡착되는 첨가제가 없는 표면과 비교하여 그 곳에서의 퇴적을 개선시키는 첨가제 또는 첨가제의 그룹을 이용하는 것이다. 이 경우에, 스위퍼는 스위핑된 표면상의 첨가제를 스위핑해 내어 그것의 총량을 줄임으로써 스위핑되지 않는 표면과 비교하여 도금을 줄이는데 사용될 수 있다. 또한, 특정 첨가제들은 용액의 pH, 도금 전류 밀도, 조성물에 있어서의 여타 첨가제 등과 같은 그들의 화학적 환경이나 여타 처리 조건들에 따라 반응촉진제 또는 억제제로서 작용할 수도 있다는 것에 유의해야 한다. 스위퍼(40)가 시각 0에서 표면(60)을 스위핑한 후에는, 상기 스위퍼(40)가 웨이퍼의 상부면으로부터 벗어나고 예시적 캐비티 구조체상에서 도금이 계속 진행된다. 하지만, 스위퍼에 의하여 야기되는 첨가제의 차이로 인해, 캐비티 영역내에서 보다 많은 도금이 일어나고, 도 6b에 나타낸 시각 t1에서 Cu의 퇴적을 일으키기 위한 더 이상의 스위핑 작용은 발생되지 않는다. 앞서 설명된 과충전 현상으로 인해 비아에 걸쳐 작은 범프(bump) 또는 과충전(65)이 형성될 수도 있다. 또한 레벨러가 화학 작용에 포함된다면, 상기 범프들은 피할 수 있으나, 추후 제시되는 바처럼 본 발명은 레벨러없이도 상기 범프들을 배제시킬 수 있다.
스위퍼(40)상에서의 전해질의 압력을 높이거나 그것의 조합을 통한 방법 역시 이용될 수 있으나, 스위퍼(40)는 기계적 작용에 의하여 표면(60)으로부터 벗어나 이동하는 것이 바람직하다. 스위퍼 표면과 웨이퍼 표면 사이에서 증가된 전해질의 압력은 웨이퍼의 표면에 대하여 스위퍼를 통해 전해질을 펌핑함으로써 달성될 수도 있다. 따라서, 이 때에 증가된 압력은 스위퍼가 수상 활주하여(hydro-plane) 웨이퍼 표면과의 물리적인 접촉이 느슨해지도록 한다.
스위퍼(40)에 의하여 캐비티와 표면 영역들 사이의 첨가제의 함량에 차이가 조성되면, 첨가제의 종류들은 그들의 평형조건에 도달하기 위해 다시 흡착를 개시하므로 일단 스위핑 작용이 제거되면 상기 차이가 감소하기 시작한다. 본 발명은, 스위퍼에 의하여 웨이퍼 표면상에서의 최소의 기계적인 접촉을 이용하여 우선적으로 캐비티 영역내에서 도금이 계속해서 일어날 수 있도록, 가능한 한 상기 차이를 유지시키는 첨가제를 사용하여 실행되는 것이 가장 좋다. 반응촉진제 및 억제제의 종류들을 포함하며 Shipley 및 Enthone과 같은 회사들에 의하여 공급되는 첨가제 패키지는 수초동안 차이가 존재하도록 한다. 예를 들어, 대략 50 ppm의 Cl, 0.5-2 ml/l의 VFA 반응촉진 첨가제 및 5-15 ml/l의 VFS 억제 첨가제를 함유하는 Shipley 및 Enthone ViaForm 황산구리 전해질의 혼합물을 사용하면 상기 차이가 존재하도록 할 수 있다. 소량의 산화 종류 및 레벨러와 같은 여타 구성요소들이 다른 목적을 위해 부가될 수도 있다. 명백히, 상기 차이는, 스위퍼(40)가 언젠가 큰 차이를 회복시키기 이전에는 시간 흐름에 따라 점점 더 작아진다.
*시각 t1에서, 상기 차이는 그것이 스위퍼(40)가 표면 영역을 막 스위핑 했을 때 있었던 양의 일부분이라는 것을 가정하자. 따라서, 스위퍼(40)를 되돌려 다시 첨가제의 차를 조성하기 위한 시간일 수 있다. 스위퍼(40)가 도 6b에 나타낸 구리층의 표면에 걸쳐 스위핑을 하게 되면, 새로운 상부 영역(66) 외에도 퇴적 개선 종류에 많은 범프(65)들의 상부가 스위핑된다. 이러한 작용은 범프 상부의 상기 종류들을 줄여주어, 사실상 레벨러가 종래의 도금 과정에서 이루었던 바를 달성한다. 틈틈히 상기 표면을 계속 스위핑하면, 도 6c에 나타낸 편평한 Cu 퇴적 프로파일을 얻을 수 있다. 또한, 도 6c의 프로파일에 대하여, 범프 또는 과충전으로 인하여 이러한 레벨링이 발생되고, 그들간의 홈(trough) 영역들이 본 발명에 따른 도금을 필요로 하는 상부 표면부 및 캐비티부와 유사한 구조체를 제공한다는 것에 유의해야 한다. 따라서, 과충전부와 홈 영역들간에 첨가제의 차이를 발생시킴으로써, 홈 영역들의 도금은 과충전부의 도금보다 빨리 진행되고 레벨링이 발생된다.
그리고, 상술된 바와 같은 스위퍼(40)에 의하면, 웨이퍼의 작은 부분상에서 스위핑이 진행되고 있는 동안 웨이퍼의 큰 부분상에서는 도금이 진행될 수 있기 때문에, 웨이퍼의 상부면으로부터 스위퍼(40)를 제거하지 않고도 계속해서 스위핑이 진행되어 상기 프로파일을 얻을 수 있다.
시각 t1에서, 스위퍼(40)를 되돌리지 않고도 도 6b의 구리 구조체에 걸쳐 종래의 도금이 계속될 수 있도록 상부 영역들과 내부 피처들간에는 첨가제의 차이가 계속 실재한다고 가정하자. 작은 피처들 상부와 큰 피처 내부에는 여전히 개선된 전류 밀도가 존재하기 때문에 도 6b의 구조체에 걸쳐 종래의 도금을 계속 진행하게 되면 작고 큰 피처들 상부에서는 과도한 구리를, 필드 영역들 상부에서는 얇은 구리층을 갖는, 도 6d의 독특한 구조를 얻을 수 있다. 이러한 막이 어닐링되는 경우, 그것은 낮은 저항의 배선 및 양호한 일렉트로마이그레이션(electromigration) 저항을 초래하는 두꺼운 구리가 있는 피처에 있어 큰 입자 크기를 가져오기 때문에 상기한 구조가 바람직할 수도 있다. 이렇게 선택되어 개선된 퇴적이 본 발명의 독특한 특징이다. 피처 상부의 과도한 Cu 모두가 제거되기 이전에 필드 영역상의 원하지 않는 Cu가 제거되기 때문에 구리 제거 단계(전기에칭, 에칭 또는 CMP 단계)를 위해 개선된 Cu층을 갖는 피처들이 바람직하다. 이 때, 피처들 위의 과도한 Cu는 효과적으로 제거될 수 있고, 디싱(dishing) 및 부식의 결함들을 야기하지 않고 평탄화가 달성될 수 있다. 사실, 피처 바로 위의 과도한 Cu는 배리어 제거 단계에 의해서만 효과적으로 제거될 수 있는데, 이에 대해서는 상세히 후술하기로 한다.
또한, 본 발명에 의하면 도 6f의 구조도 얻을 수 있다. 이 경우에, 스위퍼(40)는 도 6b의 구조체에 걸쳐 스위핑된다. 이미 설명하였듯이, 도 6b의 범프의 팁들은 전류 밀도 개선 또는 반응촉진 첨가제의 종류에 많다. 실제로, 이는 범프 또는 과충전 영역이 왜 형성되는지의 이유이다. 범프들의 팁을 스위핑함으로써, 범프의 팁 부근의 퇴적 개선 종류들이 줄어들고 범프의 성장이 느려진다. 달리 말해, 전해질 조성물에 있어 레벨러를 사용하여 종래기술에 의해 화학적으로 달성되는 레벨링 작용은 본 발명의 기계적 스위핑의 사용을 통해 달성된다. 표면 및 범프들의 스위핑후에, 바람직한 범프들의 특징에 따라 웨이퍼 표면에 필요한 양까지만 추가적인 스위핑이 일어나 계속된다. 이는, 도시된 바와 같이 작은 피처 위에서는 평면에 가까운 Cu의 퇴적을, 큰 피처 위에서는 범프 또는 과충전을 가져온다. 진행되는 스위핑 작용이 많을수록 범프가 덜 생겨난다는 것은 분명하다.
표면상에 스위퍼가 사용되는 시간들은 첨가제의 반응 동역학, 스위핑 효율, 도금 전류 및 바람직한 Cu 층의 속성의 두드러진 함수라는 것을 이해해야 한다. 예를 들어, 도금 전류가 증가되면, 첨가제 차이에 의하여 복수의 영역 안으로의 우선적인 퇴적 또한 증가될 수 있다. 이 때, 그 결과는 도 6d 및 6f의 피처에 걸쳐 보다 두꺼운 구리층으로 나타난다. 이와 유사하게, 첨가제의 차이가 더 오래 지속되도록 하는 반응 속도 특징을 갖는 첨가제를 사용하면, 스위핑후와 스위퍼를 되돌리기 이전에 보다 긴 퇴적이 수행될 수 있기 때문에 스위핑되지 않는 피처들 상부에 보다 많은 구리를 퇴적시킬 수 있다. 통상적으로, 스위핑 효율은 스위퍼 표면과 작업물 표면간의 상대속도, 스위핑이 수행되는 압력 및 여타 처리 관련 인자들 사이의 스위퍼 표면의 속성의 함수이다.
도 6e는 에칭, 전기에칭, CMP 또는 여타 재료 제거 기술이 사용되어 표면으로부터 과도한 Cu의 대부분을 제거한 후의, 도 6d의 퇴적의 프로파일을 개략적으로 나타내고 있다. 간명히 하기 위하여, 배리어층(5) 또한 상기 도면에 도시되어 있다. 도 6e에 알 수 있듯이, 필드 영역 대부분에서 나온 과도한 Cu는 피처에 걸친 Cu의 범프만을 남겨두고 제거된다.
유사하게, 도 6g는, 도 6f에 나타낸 웨이퍼 표면에 재료 제거 단계가 수행된 후의 상황을 나타내고 있다. 이 경우에, 큰 피처의 상부에만 범프가 존재한다.
어떤 경우에는, CMP와 같은 기술들을 사용하여 필드 영역으로부터 배리어 층(5)을 제거하는 동안 도 6e 및 6g에서의 범프의 제거 및 디싱이 없는 평면의 형성이 가능하다. 그 결과가 도 2d에 나타낸 구조이다. 도 2e에 나타낸 디싱은 배리어 제거 단계의 개시시에 큰 피처에 과도한 Cu가 존재하기 때문에, 본 과정에서는 회피된다.
DC, 펄스 또는 AC 전력을 사용하여 도금이 일어나도록 하기 위해 DC, 펄스 또는 AC 전원을 사용할 수 있다. 전력은 전류 제어 모드나 전압 제어 모드 또는 그들의 조합을 포함하는 여러 방식으로 제어될 수 있다. 도금 과정의 적어도 일부의 기간동안 웨이퍼에 대해 전력이 끊어진다. 특히 전력을 차단하여 보다 큰 첨가제의 차이를 조성한다면, 스위퍼가 웨이퍼의 표면을 스위핑할 때에는 짧은 기간동안 전력이 차단되었다가 전력이 복원 및 개선되어 캐비티내로의 퇴적이 계속된다. 스위퍼(40)는 높은 속도로 신속하게 표면을 스위핑한 다음 일정 시간동안 후퇴되거나 연속적인 방식으로 일정 시간에 작은 부분을 스캐닝하는 표면에 걸쳐 천천이 움직일 수 있다. 도 7은 새로운 장치뿐만 아니라 도 4에 상술된 바와 같은 종래의 도금 장치를 개조함으로써 만들어질 수 있는, 본 발명의 바람직한 제2실시예에 따른 장치의 개략도이다. 도 7에서, 마스크(70)는 웨이퍼(71)에 밀접하게 배치된다. 웨이퍼(71)와 전극(72) 사이에 전압을 가하는 수단이 제공된다. 마스크(70)는 1이상의, 통상적으로는 많은 개구부(73)를 가진다. 개구부(73)는 전해질(74)로부터 웨이퍼 표면으로 구리의 균일한 퇴적이 이루어지도록 디자인된다. 다시 말해, 본 실시예에서, 웨이퍼 표면과 마주하는 마스크(70)의 표면은 스위퍼로서 사용되며, 마스크(70) 자체는 전체적으로 균일한 막의 퇴적을 위하여 웨이퍼의 표면으로 적절한 전해질 유동 및 전기장 유동을 조성한다. 사용될 수 있는 특정 마스크의 예시들은, 본 출원과 같은 날에 "Mask Plate Design"이란 이름으로 출원되었으며, 2001년 3월 1일에 출원된 우선권 임시출원 제60/272,791호를 토대로 하는 미국 특허출원에 개시되어 있다.
처리시, 마스크 표면은 웨이퍼 및/또는 마스크(70)가 서로 상대적으로 움직일 때 웨이퍼의 표면과 접촉하게 된다. 마스크(70)의 표면은 웨이퍼 표면상에서 스위퍼로서의 역할을 하고, 표면 영역과 캐비티 표면 사이에 첨가제의 차이를 조성한다.
예를 들어, 마스크와 웨이퍼 표면은, 시각 0에서 짧은시간, 통상적으로는 2 내지 20초의 시간동안 또는 상부면과 캐비티 표면 사이에 첨가제의 차이가 생성될때까지 바람직하게는 0.1-2 psi 범위내의 압력으로 접촉할 수도 있다. 상술된 바와 같이, 웨이퍼의 상부면 부분과 웨이퍼의 캐비티 표면부상에 배치되는 첨가제들간에 차이가 발생된 후에는, 후속하여 도금이 일어날 수 있도록 마스크(70)는 웨이퍼의 표면으로부터 바람직하게는 0.1 cm이상 멀어지도록 움직인다. 마스크는 기계적 작용에 의하여 웨이퍼 표면으로부터 멀어지도록 움직여 마스크상의 전해질 또는 그것의 조합물을 통한 압력을 증가시킨다. 첨가제의 차이가 유지되는 한, 도금은 진행될 수 있다. 도금 기간은 첨가제의 흡착율 및 원하는 단부 구리 구조체와 직접적으로 관련된다. 상기 시간동안, 마스크(70)는 웨이퍼의 상부면과 접촉하지 않기 때문에, 전해질 용액이 전체 작업물 표면에 걸쳐 배치되어 도금이 일어나도록 한다. 그리고, 상기 차이로 인하여, 웨이퍼의 스위핑된 표면에서보다 피처 내부와 같은 스위핑되지 않는 영역상에 더 많은 도금이 이루어진다. 전해질은 전체 웨이퍼 표면에 걸쳐 배치되기 때문에, 이는, 도금된 층의 두께의 균일성을 향상시키고 스위핑동안 발생된 미립자들을 작업물의 표면으로부터 씻어내는 일을 돕는다.
또한, 본 실시예는 마스크(70)와 웨이퍼간의 물리적인 접촉의 전체 시간을 줄여주고 웨이퍼상의 흠집과 같이 발생할 수 있는 결함들을 최소화시킨다. 본 실시예는 특히, 저-k 유전층을 갖는 웨이퍼를 처리하는데 유용할 수 있다. 업계에서 잘 알려져 있듯이, 저-k 유전 재료는 SiO2와 같은 보다 전통적인 유전막과 비교하여 기계적으로 취약하다. 충분한 첨가제의 차가 더이상 존재하지 않게되면, 상술된 바와 같이, 마스크(70)는 웨이퍼 표면과 접촉하고 외부적 영향을 생성시키기 위해 다시 움직일 수 있다. 마스크(70)가 웨이퍼의 표면과 반복적으로 접촉한다면, 계속되는 도금이 도 6c의 Cu막을 생성한다.
본 실시예를 사용하여 도 6d에 예시된 바와 같은 프로파일을 원한다면, 상술된 바와 유사한 방식으로, 도 6b로 예시된 바와 같은 프로파일이 상술된 바와 같은 첨가제의 차이를 토대로 하는 도금에 의해 얻어진후에, 추가적인 첨가제의 차이를 생성시키지 않고 종래의 도금을 사용하여 도 6d에 예시된 프로파일을 얻을 수 있다.
상기 실시예를 사용하여 도 6f에 예시된 바와 같은 프로파일을 원한다면, 상술된 것과 유사한 방식으로 도 6b에 의하여 예시된 바와 같은 프로파일이 상술된 바와 같은 첨가제의 차이를 토대로 한 도금에 의하여 얻어진 후에, 종래의 도금에 이어 상술된 바와 같은 첨가제의 차이를 토대로 한 도금의 조합이 사용되어 도 6f에 예시된 프로파일을 얻을 수 있다. 이는, 웨이퍼의 상부면상의 작은 피처들에 걸쳐 있는 범프상에 퇴적된 첨가제를 스위핑하기 위한 마스크를 사용하고 상기 범프상의 도체의 성장을 늦춰줌으로써 얻어진다. 따라서, 마스크가 표면으로부터 멀어지도록 움직이면, 마스크의 작용에 의하여 스위핑되지 않은 표면 내측의 큰 피처들에 걸쳐 보다 빠른 성장이 계속된다. 스위퍼를 사용하는 상술된 도 5의 실시예가 상술되었고, 마스크를 사용하는 도 7의 실시예가 상술되었으나, 둘 모두가 작업물-표면-영향부여 장치인 2개의 메커니즘이 셰이핑 판 없이 교체가능하게 사용될 수 있다는 것을 이해해야 한다.
활용될 수 있는 여타 가능한 상호작용 첨가제의 조합 및 도금조 조성물에 형성될 수 있는 여타 첨가제의 종류들이 존재한다. 본 발명은 본 명세서에서 언급된 예시적인 상호작용 첨가제의 조합들로 제한되기 보다는, 웨이퍼의 스위핑된 표면상의 첨가제와 스위핑되지 않은 표면상의 첨가제간에 차이를 조성하는 여타 조합을 포함한다. 이 차이는 (단위 면적의 관점에서) 스위핑된 영역보다 스위핑되지 않은 영역상에 보다 많은 재료가 퇴적되도록 한다. 이는, 스위핑된 표면에서보다 스위핑되지 않은 표면에서의 도금 전류 밀도가 더 높다는 것을 의미한다. 도 6a의 스위퍼(40)는 편평하고, 웨이퍼상의 최대 피처의 내측안으로 들어가거나 침하되지 않고 스위핑되기에 충분하게 편평하고 큰 것이 바람직하다.
본 발명에서는, 도전재료로서 구리 및 그것의 합금과 함께, 금, 철, 니켈, 크롬, 인듐, 납, 주석, 납-주석 합금, 무연 땜납가능 합금, 은, 아연, 카드뮴 및 그들 각각의 합금들과 같은 여러 다른 도전재료가 사용될 수도 있다. 본 발명은 높은 성능의 칩이 상호연결, 패키징, 자석, 편평한 패널 및 광전자의 적용에 특히 적합하다.
또 다른 실시예 및 스위핑용 스위퍼 또는 마스크를 사용할 때 특히 유용한 실시예에 있어서, 도금 전류는 첨가제의 흡착 특징에 영향을 줄 수 있다는 것을 인식해야 한다. 몇가지 첨가제들에 대하여, 전류가 통과하는 표면상에서의 흡착력이 더 강하다. 상기 경우에 있어, 흡착하는 종류들은 상기 표면으로부터 전류가 차단되거나 저감된 후에 그들이 부착되는 표면으로부터 보다 쉽게 제거될 수 있다. 그 다음 느슨하게 화합된 첨가제들이 마스크 또는 스위퍼에 의해 쉽게 제거될 수 있다. 상기 캐비티에서, 느슨하게 화합되었더라도, 첨가제들은 그들이 외부의 영향력에 의한 영향을 받지 않기 때문에 보다 쉽게 머무를 수 있다. 일단 마스크 또는 스위퍼가 전력 차단에 의해 느슨하게 결합된 첨가제들을 제거하는데 사용되면, 마스크 또는 스위퍼는 웨이퍼의 표면으로부터 제거될 수 있고, 그 다음 도금을 얻기 위해 전력이 가해지고 첨가제의 차이가 나타난다. 이러한 방식의 스위핑 시간은 줄일 수 있어 스위퍼와 웨이퍼 표면간의 물리적인 접촉을 최소화시킨다.
앞선 설명들에서는, 특정 재료, 마스크 디자인, 압력, 화학제, 공정 등과 같은 본 발명을 철저히 이해시키기 위한 여러 특정 세부사항들이 나열되었다. 하지만, 당업자들이라면 알 수 있듯이, 본 발명은 상술된 특정 세부사항들에 의존하지 않고 실행될 수 있다.
다양한 바람직한 실시예들을 상세히 상술하였으나, 당업자들이라면 본 발명의 새로운 내용 및 장점들로부터 크게 벗어나지 않는 예시적 실시예의 여러 변형이 가능하다는 것을 쉽게 이해할 수 있을 것이다. 따라서, 몇몇 예에 있어 본 발명의 몇가지 득징들은, 첨부된 청구항에 나열된 바와 같은, 본 발명의 기술적사상 및 범위를 벗어나지 않고 그에 대응되는 다른 특징들의 사용없이 채용될 수 있다는 것을 이해할 것이다.

Claims (19)

  1. 상부면, 상기 상부면에 의해서 형성된 필드 영역(8, 60), 상기 상부면 아래로 소정의 깊이 및 상기 소정의 깊이보다 더 큰 소정의 폭을 갖는 캐비티(4d, 4e, 62)를 포함하는 작업물(3, 32)을 처리하는 방법에 있어서,
    상기 작업물(3, 32)을 전해질 용액(33)에 접촉시키는 단계;
    상기 전해질 용액(33)에 하나의 전극(31)을 접촉시키는 단계; 및
    상기 작업물(3, 32) 상의 컨덕터를 포함하는 도전 재료(7)를 형성하는 단계로서, 상기 전해질 용액(33)으로부터 상기 컨덕터를 전기도금하는 단계를 포함하는 상기 도전 재료(7)를 형성하는 단계;를 포함하며,
    상기 도전 재료(7)를 형성하는 단계는,
    상기 작업물(3, 32)의 상부면 위로 제1두께를 갖는 도전 재료의 제1부분(8, 60)을 상기 필드 영역 내에 형성하는 단계; 및
    상기 캐비티(4d, 4e, 62)를 채우고 상기 작업물의 상부면 위로 제2두께를 갖는 상기 도전 재료의 제2부분을 상기 캐비티(4d, 4e, 62) 내에 형성하는 단계를 포함하며,
    상기 제2두께는 상기 제1두께보다 더 큰 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    상기 캐비티는 다마신 구조체(damascene structure)를 포함하는 것을 특징으로 하는 방법.
  3. 제1항에 있어서,
    상기 작업물은 상기 상부면 아래로 소정의 깊이 및 소정의 폭을 갖는 캐비티를 포함하는 제2캐비티를 포함하며, 상기 제2캐비티의 깊이는 상기 제2캐비티의 폭보다 크며, 상기 도전 재료를 형성하는 단계는 상기 제2캐비티 영역 내에 상기 도전재료의 제3부분을 형성하는 단계를 더욱 포함하며, 상기 제3부분은 상기 제2캐비티 영역의 캐비티를 채우고 상기 작업물의 상부면 위로 제3두께를 갖는 것을 특징으로 하는 방법.
  4. 제3항에 있어서,
    상기 캐비티 영역 내의 상기 상부면 위의 상기 도전재료의 제2두께는 적어도 상기 제2캐비티 영역 내의 상기 상부면 위의 상기 도전재료의 제3두께 만큼 두꺼운 것을 특징으로 하는 방법.
  5. 제3항에 있어서,
    상기 캐비티 영역 내의 상기 상부면 위의 상기 도전재료의 제2두께는 상기 제2캐비티 영역 내의 상기 상부면 위의 상기 도전재료의 제3두께 보다 더 두꺼운 것을 특징으로 하는 방법.
  6. 제3항에 있어서,
    상기 필드 영역으로부터 상기 도전재료의 층을 제거하는 단계를 더욱 포함하며,
    상기 제거 이후에, 상기 도전재료의 제2부분 및 제3부분의 일부분들이 각각 상기 캐비티 영역 및 상기 제2캐비티 영역 내의 상부면 위에 남아 있는 것을 특징으로 하는 방법.
  7. 제6항에 있어서,
    상기 도전재료의 층을 제거하는 단계는 상기 도전재료의 제1두께의 전체를 제거하는 것을 포함하며,
    상기 제거 이후에, 상기 도전재료의 제2부분의 일부분들이 상기 캐비티 영역 내의 상부면 위에 남아 있는 것을 특징으로 하는 방법.
  8. 제7항에 있어서,
    상기 제거 이후에, 상기 도전재료의 제3부분의 일부분들이 상기 제2캐비티 영역 내의 상부면 위에 남아 있는 것을 특징으로 하는 방법.
  9. 제6항에 있어서,
    상기 제거 이후에, 상기 제2캐비티 영역 내의 상부면 위의 도전층은 상기 필드 영역 내의 상부면 위의 도전층과 평면을 이루는 것을 특징으로 하는 방법.
  10. 제1항에 있어서,
    상기 필드 영역으로부터 상기 도전재료의 층을 제거하는 단계를 더욱 포함하며,
    상기 제거 이후에, 상기 도전재료의 제2부분의 일부분들이 상기 캐비티 영역 내의 상부면 위에 남아 있는 것을 특징으로 하는 방법.
  11. 제10항에 있어서,
    상기 도전재료의 층을 제거하는 단계는 상기 도전재료의 제1두께의 전체를 제거하는 것을 포함하며,
    상기 제거 이후에, 상기 도전재료의 제2부분의 일부분들이 상기 캐비티 영역 내의 상부면 위에 남아 있는 것을 특징으로 하는 방법.
  12. 제10항에 있어서,
    상기 제거하는 단계는 화학 기계적 폴리싱을 포함하는 것을 특징으로 하는 방법.
  13. 제10항에 있어서,
    상기 작업물의 상부면은 배리어 층을 포함하며, 상기 제거하는 단계는 상기 제1영역 내의 상기 배리어 층을 제거하는 단계를 포함하는 것을 특징으로 하는 방법.
  14. 제10항에 있어서,
    상기 제거하는 단계는 전기화학적 기계적 폴리싱을 포함하는 것을 특징으로 하는 방법.
  15. 제10항에 있어서,
    상기 제거하는 단계는 에칭을 포함하는 것을 특징으로 하는 방법.
  16. 제1항에 있어서,
    상기 제1부분과 제2부분 사이에 차별적인(differential) 첨가제 농도를 제공하는 단계를 더욱 포함하는 것을 특징으로 하는 방법.
  17. 제16항에 있어서,
    상기 제1부분과 제2부분 사이에 차별적인 첨가제 농도를 제공하는 단계는 상기 도전재료가 약간 도금이 된 후에 그리고 상기 캐비티를 채우기 이전에 수행되는 것을 특징으로 하는 방법.
  18. 제16항에 있어서,
    상기 차별적인 첨가제 농도를 제공하는 단계는 상기 제1부분으로부터 첨가제를 스위핑하는 단계를 포함하는 것을 특징으로 하는 방법.
  19. 제16항에 있어서,
    상기 차별적인 첨가제 농도를 제공하는 단계는 상기 제1영역 내의 상기 도전재료의 최상면이 상기 제2영역 내의 도전재료의 최상면 보다 높게 있는 동안 상기 제1부분으로부터 첨가제를 스위핑하는 단계를 포함하는 것을 특징으로 하는 방법.
KR1020107001505A 2001-09-20 2002-09-19 가공물의 미리설정된 부분에서의 퇴적을 제어하기 위한 도금 방법 KR20100029249A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/961,193 US6921551B2 (en) 2000-08-10 2001-09-20 Plating method and apparatus for controlling deposition on predetermined portions of a workpiece
US09/961,193 2001-09-20

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020047004116A Division KR101167610B1 (ko) 2001-09-20 2002-09-19 가공물의 미리설정된 부분에서의 퇴적을 제어하기 위한도금 방법 및 장치

Publications (1)

Publication Number Publication Date
KR20100029249A true KR20100029249A (ko) 2010-03-16

Family

ID=25504184

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020107001505A KR20100029249A (ko) 2001-09-20 2002-09-19 가공물의 미리설정된 부분에서의 퇴적을 제어하기 위한 도금 방법
KR1020047004116A KR101167610B1 (ko) 2001-09-20 2002-09-19 가공물의 미리설정된 부분에서의 퇴적을 제어하기 위한도금 방법 및 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020047004116A KR101167610B1 (ko) 2001-09-20 2002-09-19 가공물의 미리설정된 부분에서의 퇴적을 제어하기 위한도금 방법 및 장치

Country Status (8)

Country Link
US (4) US6921551B2 (ko)
EP (1) EP1499759A2 (ko)
JP (1) JP2005508445A (ko)
KR (2) KR20100029249A (ko)
CN (1) CN100346004C (ko)
AU (1) AU2002327682A1 (ko)
TW (1) TWI241639B (ko)
WO (1) WO2003025255A2 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7449098B1 (en) 1999-10-05 2008-11-11 Novellus Systems, Inc. Method for planar electroplating
US7531079B1 (en) 1998-10-26 2009-05-12 Novellus Systems, Inc. Method and apparatus for uniform electropolishing of damascene IC structures by selective agitation
US6355153B1 (en) * 1999-09-17 2002-03-12 Nutool, Inc. Chip interconnect and packaging deposition methods and structures
US6921551B2 (en) * 2000-08-10 2005-07-26 Asm Nutool, Inc. Plating method and apparatus for controlling deposition on predetermined portions of a workpiece
US6932896B2 (en) * 2001-03-30 2005-08-23 Nutool, Inc. Method and apparatus for avoiding particle accumulation in electrodeposition
US20040000488A1 (en) * 2002-06-28 2004-01-01 Applied Materials, Inc. CU ECP planarization by insertion of polymer treatment step between gap fill and bulk fill steps
US7799200B1 (en) 2002-07-29 2010-09-21 Novellus Systems, Inc. Selective electrochemical accelerator removal
TWI338132B (en) * 2003-03-25 2011-03-01 Toppan Printing Co Ltd Analytic method for plating liquid for eletrolyzing copper and method for manufacturing a semiconductor product
US20050077180A1 (en) * 2003-10-08 2005-04-14 Zierath Daniel J. Modified electroplating solution components in a high-acid electrolyte solution
US7371311B2 (en) * 2003-10-08 2008-05-13 Intel Corporation Modified electroplating solution components in a low-acid electrolyte solution
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US8530359B2 (en) 2003-10-20 2013-09-10 Novellus Systems, Inc. Modulated metal removal using localized wet etching
US7435324B2 (en) 2004-09-02 2008-10-14 Micron Technology, Inc. Noncontact localized electrochemical deposition of metal thin films
US7257893B2 (en) * 2005-06-03 2007-08-21 Novellus Systems, Inc. Efficient wafer processing technology
US7837850B2 (en) * 2005-09-28 2010-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Electroplating systems and methods
US20070089995A1 (en) * 2005-10-24 2007-04-26 Jennifer Loo Damascene copper plating for coils in thin film heads
EP1839695A1 (en) * 2006-03-31 2007-10-03 Debiotech S.A. Medical liquid injection device
US8500985B2 (en) 2006-07-21 2013-08-06 Novellus Systems, Inc. Photoresist-free metal deposition
US20080237048A1 (en) * 2007-03-30 2008-10-02 Ismail Emesh Method and apparatus for selective electrofilling of through-wafer vias
CN101435100B (zh) * 2007-11-16 2011-04-06 联华电子股份有限公司 流体区域控制装置及其操作方法
US8334202B2 (en) * 2009-11-03 2012-12-18 Infineon Technologies Ag Device fabricated using an electroplating process
US8168540B1 (en) 2009-12-29 2012-05-01 Novellus Systems, Inc. Methods and apparatus for depositing copper on tungsten
GB201021326D0 (en) * 2010-12-16 2011-01-26 Picofluidics Ltd Electro chemical deposition apparatus
US9424357B1 (en) 2011-03-01 2016-08-23 Amazon Technologies, Inc. Predictive page loading based on text entry and search term suggestions
US9416459B2 (en) 2011-06-06 2016-08-16 United Microelectronics Corp. Electrical chemical plating process
US9230912B2 (en) * 2014-05-16 2016-01-05 United Microelectronics Corp. Method for manufacturing semiconductor device and device manufactured using the same
US9714462B2 (en) * 2014-10-08 2017-07-25 Applied Materials, Inc. Vacuum pre-wetting apparatus and methods
CN105350040B (zh) * 2015-10-19 2018-02-06 大连海事大学 一种基于电刷镀镍抛光复合工艺的高光洁金属表面制备方法
US9735224B1 (en) 2016-10-11 2017-08-15 International Business Machines Corporation Patterning magnetic films using self-stop electro-etching
CN108004571B (zh) * 2017-11-24 2019-03-26 中山复盛机电有限公司 平板电镀模具电镀窗口的补强结构及平板电镀模具

Family Cites Families (195)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2540602A (en) * 1946-07-03 1951-02-06 Lockheed Aircraft Corp Method and apparatus for the surface treatment of metals
BE517552A (ko) * 1951-05-17
US2965556A (en) 1959-04-15 1960-12-20 Struers Chemiske Lab H Apparatus for the electro-mechanical polishing of surfaces
US3448023A (en) * 1966-01-20 1969-06-03 Hammond Machinery Builders Inc Belt type electro-chemical (or electrolytic) grinding machine
US3328273A (en) * 1966-08-15 1967-06-27 Udylite Corp Electro-deposition of copper from acidic baths
FR1585605A (ko) * 1968-04-29 1970-01-30
DE2008664A1 (en) 1970-02-25 1971-09-09 Licentia Gmbh Galvanically or chemically assisted mechanic
US3779887A (en) 1972-03-14 1973-12-18 Sifco Ind Inc Vibratory applicator for electroplating solutions
US3959089A (en) * 1972-07-31 1976-05-25 Watts John Dawson Surface finishing and plating method
US4315985A (en) * 1972-11-30 1982-02-16 International Business Machines Corporation Fine-line circuit fabrication and photoresist application therefor
US3833486A (en) 1973-03-26 1974-09-03 Lea Ronal Inc Cyanide-free electroplating
FR2276395A1 (fr) 1974-06-25 1976-01-23 Lea Ronal Inc Bains d'electroplacage non cyanures ameliores
US4024029A (en) * 1974-10-17 1977-05-17 National Research Development Corporation Electrodeposition
AU496780B2 (en) 1975-03-11 1978-10-26 Oxy Metal Industries Corporation Additives in baths forthe electrodeposition of copper
US4080513A (en) * 1975-11-03 1978-03-21 Metropolitan Circuits Incorporated Of California Molded circuit board substrate
GB2081742B (en) * 1980-07-17 1983-07-20 Rolls Royce Manufacture of articles having internal passages by electromachining
FI802444A (fi) * 1980-08-05 1982-02-06 Outokumpu Oy Apparat foer elektrolytisk polering
JPS5819170Y2 (ja) * 1980-08-16 1983-04-19 征一郎 相合 半導体ウェハ−のめっき装置
FR2510145B1 (fr) * 1981-07-24 1986-02-07 Rhone Poulenc Spec Chim Additif pour bain de cuivrage electrolytique acide, son procede de preparation et son application au cuivrage des circuits imprimes
US4466864A (en) 1983-12-16 1984-08-21 At&T Technologies, Inc. Methods of and apparatus for electroplating preselected surface regions of electrical articles
US4609450A (en) 1985-03-26 1986-09-02 Agency Of Industrial Science And Technology Combined electrolytic-abrasive polishing apparatus
US4610772A (en) 1985-07-22 1986-09-09 The Carolinch Company Electrolytic plating apparatus
JPS62127492A (ja) 1985-11-26 1987-06-09 Shigeo Hoshino カ−ボン繊維を用いる電気めつきの方法
US4948474A (en) 1987-09-18 1990-08-14 Pennsylvania Research Corporation Copper electroplating solutions and methods
DE3741459C1 (de) 1987-12-08 1989-04-13 Blasberg Oberflaechentech Verfahren zur Herstellung durchkontaktierter Leiterplatten
DE3836521C2 (de) 1988-10-24 1995-04-13 Atotech Deutschland Gmbh Wäßriges saures Bad zur galvanischen Abscheidung von glänzenden und rißfreien Kupferüberzügen und Verwendung des Bades
US5316974A (en) * 1988-12-19 1994-05-31 Texas Instruments Incorporated Integrated circuit copper metallization process using a lift-off seed layer and a thick-plated conductor layer
US5024735A (en) * 1989-02-15 1991-06-18 Kadija Igor V Method and apparatus for manufacturing interconnects with fine lines and spacing
US5084071A (en) * 1989-03-07 1992-01-28 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
US4954142A (en) 1989-03-07 1990-09-04 International Business Machines Corporation Method of chemical-mechanical polishing an electronic component substrate and polishing slurry therefor
AU628169B2 (en) 1989-05-08 1992-09-10 Sumitomo Metal Industries Ltd. Electroplating of hot-galvanized steel sheet and continuous plating line therefor
US5256565A (en) * 1989-05-08 1993-10-26 The United States Of America As Represented By The United States Department Of Energy Electrochemical planarization
US5055425A (en) 1989-06-01 1991-10-08 Hewlett-Packard Company Stacked solid via formation in integrated circuit systems
US5292399A (en) * 1990-04-19 1994-03-08 Applied Materials, Inc. Plasma etching apparatus with conductive means for inhibiting arcing
US5098860A (en) 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
US5151168A (en) 1990-09-24 1992-09-29 Micron Technology, Inc. Process for metallizing integrated circuits with electrolytically-deposited copper
US5096550A (en) * 1990-10-15 1992-03-17 The United States Of America As Represented By The United States Department Of Energy Method and apparatus for spatially uniform electropolishing and electrolytic etching
US5158860A (en) * 1990-11-01 1992-10-27 Shipley Company Inc. Selective metallization process
JPH04219308A (ja) 1990-12-17 1992-08-10 Mitsui Mining Co Ltd 脱硝性能の高い脱硫脱硝用成形活性コークスの製造方法
US5174886A (en) 1991-02-22 1992-12-29 Mcgean-Rohco, Inc. High-throw acid copper plating using inert electrolyte
CN1062009A (zh) * 1991-08-01 1992-06-17 铁道部戚墅堰机车车辆工艺研究所 深孔管内壁电解镀镀覆方法及装置
US5171412A (en) 1991-08-23 1992-12-15 Applied Materials, Inc. Material deposition method for integrated circuit manufacturing
JP3200468B2 (ja) * 1992-05-21 2001-08-20 日本エレクトロプレイテイング・エンジニヤース株式会社 ウエーハ用めっき装置
US5225034A (en) 1992-06-04 1993-07-06 Micron Technology, Inc. Method of chemical mechanical polishing predominantly copper containing metal layers in semiconductor processing
DE4324330C2 (de) 1992-08-01 1994-11-17 Atotech Deutschland Gmbh Verfahren zum elektrolytischen Behandeln von insbesondere flachem Behandlungsgut, sowie Anordnung, insbesondere zur Durchführung dieses Verfahrens
US6395163B1 (en) * 1992-08-01 2002-05-28 Atotech Deutschland Gmbh Process for the electrolytic processing especially of flat items and arrangement for implementing the process
US5486234A (en) * 1993-07-16 1996-01-23 The United States Of America As Represented By The United States Department Of Energy Removal of field and embedded metal by spin spray etching
US5378160A (en) 1993-10-01 1995-01-03 Bourns, Inc. Compliant stacking connector for printed circuit boards
US5512131A (en) * 1993-10-04 1996-04-30 President And Fellows Of Harvard College Formation of microstamped patterns on surfaces and derivative articles
JP3172758B2 (ja) * 1993-11-20 2001-06-04 東京エレクトロン株式会社 プラズマエッチング方法
US5394062A (en) 1993-12-15 1995-02-28 General Electric Company Lamp ballast circuit with overload detection and ballast operability indication features
EP0692318B1 (en) 1994-06-28 2001-09-12 Ebara Corporation Method of and apparatus for cleaning workpiece
JP3397501B2 (ja) * 1994-07-12 2003-04-14 株式会社東芝 研磨剤および研磨方法
AU7403694A (en) 1994-07-19 1996-02-16 American Plating Systems, Inc. Electrolytic plating apparatus and method
ATE186001T1 (de) 1994-08-09 1999-11-15 Ontrak Systems Inc Linear poliergerät und wafer planarisierungsverfahren
US5567300A (en) 1994-09-02 1996-10-22 Ibm Corporation Electrochemical metal removal technique for planarization of surfaces
US5593344A (en) 1994-10-11 1997-01-14 Ontrak Systems, Inc. Wafer polishing machine with fluid bearings and drive systems
US5486282A (en) * 1994-11-30 1996-01-23 Ibm Corporation Electroetching process for seed layer removal in electrochemical fabrication of wafers
US5605637A (en) * 1994-12-15 1997-02-25 Applied Materials Inc. Adjustable dc bias control in a plasma reactor
US6537133B1 (en) * 1995-03-28 2003-03-25 Applied Materials, Inc. Method for in-situ endpoint detection for chemical mechanical polishing operations
US5516412A (en) * 1995-05-16 1996-05-14 International Business Machines Corporation Vertical paddle plating cell
US5681215A (en) 1995-10-27 1997-10-28 Applied Materials, Inc. Carrier head design for a chemical mechanical polishing apparatus
US5795215A (en) 1995-06-09 1998-08-18 Applied Materials, Inc. Method and apparatus for using a retaining ring to control the edge effect
DE69637333T2 (de) * 1995-06-27 2008-10-02 International Business Machines Corp. Kupferlegierungen für Chipverbindungen und Herstellungsverfahren
JP3481379B2 (ja) * 1995-08-23 2003-12-22 メック株式会社 電気めっき法
US5755859A (en) * 1995-08-24 1998-05-26 International Business Machines Corporation Cobalt-tin alloys and their applications for devices, chip interconnections and packaging
US5863412A (en) 1995-10-17 1999-01-26 Canon Kabushiki Kaisha Etching method and process for producing a semiconductor element using said etching method
US5575206A (en) 1995-10-25 1996-11-19 Elexon Ltd. Screen printing apparatus with pallet registration
US5762544A (en) * 1995-10-27 1998-06-09 Applied Materials, Inc. Carrier head design for a chemical mechanical polishing apparatus
US5840629A (en) 1995-12-14 1998-11-24 Sematech, Inc. Copper chemical mechanical polishing slurry utilizing a chromate oxidant
US5575706A (en) 1996-01-11 1996-11-19 Taiwan Semiconductor Manufacturing Company Ltd. Chemical/mechanical planarization (CMP) apparatus and polish method
RU2077611C1 (ru) 1996-03-20 1997-04-20 Виталий Макарович Рябков Способ обработки поверхностей и устройство для его осуществления
US5858813A (en) * 1996-05-10 1999-01-12 Cabot Corporation Chemical mechanical polishing slurry for metal layers and films
US5714707A (en) * 1996-05-13 1998-02-03 Talon Manufacturing Company, Inc. Process and apparatus for demilitarization of small caliber primed cartridge cases
US5862605A (en) * 1996-05-24 1999-01-26 Ebara Corporation Vaporizer apparatus
US5723387A (en) * 1996-07-22 1998-03-03 Industrial Technology Research Institute Method and apparatus for forming very small scale Cu interconnect metallurgy on semiconductor substrates
US5793272A (en) * 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
US5773364A (en) * 1996-10-21 1998-06-30 Motorola, Inc. Method for using ammonium salt slurries for chemical mechanical polishing (CMP)
US5954997A (en) 1996-12-09 1999-09-21 Cabot Corporation Chemical mechanical polishing slurry useful for copper substrates
US5933753A (en) 1996-12-16 1999-08-03 International Business Machines Corporation Open-bottomed via liner structure and method for fabricating same
US5911619A (en) * 1997-03-26 1999-06-15 International Business Machines Corporation Apparatus for electrochemical mechanical planarization
US5807165A (en) 1997-03-26 1998-09-15 International Business Machines Corporation Method of electrochemical mechanical planarization
US5930669A (en) 1997-04-03 1999-07-27 International Business Machines Corporation Continuous highly conductive metal wiring structures and method for fabricating the same
JP3462970B2 (ja) * 1997-04-28 2003-11-05 三菱電機株式会社 メッキ処理装置およびメッキ処理方法
US5922091A (en) 1997-05-16 1999-07-13 National Science Council Of Republic Of China Chemical mechanical polishing slurry for metallic thin film
US6228231B1 (en) * 1997-05-29 2001-05-08 International Business Machines Corporation Electroplating workpiece fixture having liquid gap spacer
US5833820A (en) 1997-06-19 1998-11-10 Advanced Micro Devices, Inc. Electroplating apparatus
US6001235A (en) 1997-06-23 1999-12-14 International Business Machines Corporation Rotary plater with radially distributed plating solution
US5985123A (en) 1997-07-09 1999-11-16 Koon; Kam Kwan Continuous vertical plating system and method of plating
US6074546A (en) * 1997-08-21 2000-06-13 Rodel Holdings, Inc. Method for photoelectrochemical polishing of silicon wafers
CN1072397C (zh) * 1997-08-27 2001-10-03 华通电脑股份有限公司 卷带自动焊接球阵式集成电路封装方法
CN1168854C (zh) * 1997-09-30 2004-09-29 塞米图尔公司 用于电镀半导体晶片的系统、装置和方法
US6024857A (en) * 1997-10-08 2000-02-15 Novellus Systems, Inc. Electroplating additive for filling sub-micron features
US5897375A (en) * 1997-10-20 1999-04-27 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for copper and method of use in integrated circuit manufacture
US6156167A (en) 1997-11-13 2000-12-05 Novellus Systems, Inc. Clamshell apparatus for electrochemically treating semiconductor wafers
US6159354A (en) 1997-11-13 2000-12-12 Novellus Systems, Inc. Electric potential shaping method for electroplating
US6027631A (en) * 1997-11-13 2000-02-22 Novellus Systems, Inc. Electroplating system with shields for varying thickness profile of deposited layer
US6251528B1 (en) 1998-01-09 2001-06-26 International Business Machines Corporation Method to plate C4 to copper stud
US6140234A (en) 1998-01-20 2000-10-31 International Business Machines Corporation Method to selectively fill recesses with conductive metal
JP3191759B2 (ja) * 1998-02-20 2001-07-23 日本電気株式会社 半導体装置の製造方法
US6004880A (en) * 1998-02-20 1999-12-21 Lsi Logic Corporation Method of single step damascene process for deposition and global planarization
US5968333A (en) 1998-04-07 1999-10-19 Advanced Micro Devices, Inc. Method of electroplating a copper or copper alloy interconnect
US5976331A (en) 1998-04-30 1999-11-02 Lucent Technologies Inc. Electrodeposition apparatus for coating wafers
US6071388A (en) * 1998-05-29 2000-06-06 International Business Machines Corporation Electroplating workpiece fixture having liquid gap spacer
US6143155A (en) 1998-06-11 2000-11-07 Speedfam Ipec Corp. Method for simultaneous non-contact electrochemical plating and planarizing of semiconductor wafers using a bipiolar electrode assembly
US6395152B1 (en) 1998-07-09 2002-05-28 Acm Research, Inc. Methods and apparatus for electropolishing metal interconnections on semiconductor devices
US6187152B1 (en) * 1998-07-17 2001-02-13 Cutek Research, Inc. Multiple station processing chamber and method for depositing and/or removing material on a substrate
US6074544A (en) 1998-07-22 2000-06-13 Novellus Systems, Inc. Method of electroplating semiconductor wafer using variable currents and mass transfer to obtain uniform plated layer
KR20010033089A (ko) 1998-10-14 2001-04-25 패러데이 테크놀로지, 인크. 피변조 전계를 이용한 작은 홈 내의 금속 전착
US6132587A (en) 1998-10-19 2000-10-17 Jorne; Jacob Uniform electroplating of wafers
US6315883B1 (en) * 1998-10-26 2001-11-13 Novellus Systems, Inc. Electroplanarization of large and small damascene features using diffusion barriers and electropolishing
US7531079B1 (en) * 1998-10-26 2009-05-12 Novellus Systems, Inc. Method and apparatus for uniform electropolishing of damascene IC structures by selective agitation
US7449098B1 (en) 1999-10-05 2008-11-11 Novellus Systems, Inc. Method for planar electroplating
US6709565B2 (en) * 1998-10-26 2004-03-23 Novellus Systems, Inc. Method and apparatus for uniform electropolishing of damascene ic structures by selective agitation
US6793796B2 (en) * 1998-10-26 2004-09-21 Novellus Systems, Inc. Electroplating process for avoiding defects in metal features of integrated circuit devices
US6176992B1 (en) * 1998-11-03 2001-01-23 Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
US6121141A (en) * 1998-11-24 2000-09-19 Advanced Micro Devices, Inc. Method of forming a void free copper interconnects
US6153064A (en) 1998-11-25 2000-11-28 Oliver Sales Company Apparatus for in line plating
US6251236B1 (en) * 1998-11-30 2001-06-26 Applied Materials, Inc. Cathode contact ring for electrochemical deposition
US6902659B2 (en) * 1998-12-01 2005-06-07 Asm Nutool, Inc. Method and apparatus for electro-chemical mechanical deposition
US6497800B1 (en) 2000-03-17 2002-12-24 Nutool Inc. Device providing electrical contact to the surface of a semiconductor workpiece during metal plating
US6610190B2 (en) * 2000-11-03 2003-08-26 Nutool, Inc. Method and apparatus for electrodeposition of uniform film with minimal edge exclusion on substrate
US6413388B1 (en) 2000-02-23 2002-07-02 Nutool Inc. Pad designs and structures for a versatile materials processing apparatus
US6251235B1 (en) 1999-03-30 2001-06-26 Nutool, Inc. Apparatus for forming an electrical contact with a semiconductor substrate
US6534116B2 (en) * 2000-08-10 2003-03-18 Nutool, Inc. Plating method and apparatus that creates a differential between additive disposed on a top surface and a cavity surface of a workpiece using an external influence
US6103085A (en) 1998-12-04 2000-08-15 Advanced Micro Devices, Inc. Electroplating uniformity by diffuser design
US6162728A (en) 1998-12-18 2000-12-19 Texas Instruments Incorporated Method to optimize copper chemical-mechanical polishing in a copper damascene interconnect process for integrated circuit applications
WO2000040779A1 (en) * 1998-12-31 2000-07-13 Semitool, Inc. Method, chemistry, and apparatus for high deposition rate solder electroplating on a microelectronic workpiece
US6353623B1 (en) * 1999-01-04 2002-03-05 Uniphase Telecommunications Products, Inc. Temperature-corrected wavelength monitoring and control apparatus
US6287968B1 (en) 1999-01-04 2001-09-11 Advanced Micro Devices, Inc. Method of defining copper seed layer for selective electroless plating processing
JP2000208443A (ja) 1999-01-13 2000-07-28 Sony Corp 電子装置の製造方法および製造装置
US6261426B1 (en) 1999-01-22 2001-07-17 International Business Machines Corporation Method and apparatus for enhancing the uniformity of electrodeposition or electroetching
KR100665745B1 (ko) 1999-01-26 2007-01-09 가부시키가이샤 에바라 세이사꾸쇼 구리도금방법 및 그 장치
US6107186A (en) * 1999-01-27 2000-08-22 Advanced Micro Devices, Inc. High planarity high-density in-laid metallization patterns by damascene-CMP processing
JP2000232078A (ja) 1999-02-10 2000-08-22 Toshiba Corp メッキ方法及びメッキ装置
US6217734B1 (en) * 1999-02-23 2001-04-17 International Business Machines Corporation Electroplating electrical contacts
US6066030A (en) * 1999-03-04 2000-05-23 International Business Machines Corporation Electroetch and chemical mechanical polishing equipment
US6136163A (en) 1999-03-05 2000-10-24 Applied Materials, Inc. Apparatus for electro-chemical deposition with thermal anneal chamber
US6444110B2 (en) 1999-05-17 2002-09-03 Shipley Company, L.L.C. Electrolytic copper plating method
TW539763B (en) * 1999-06-18 2003-07-01 Ibm Method for printing a catalyst on substrates for electroless deposition
EP1063696B1 (en) 1999-06-22 2007-08-22 Interuniversitair Micro-Elektronica Centrum Vzw A method for improving the quality of a metal-containing layer deposited from a plating bath
JP3422731B2 (ja) * 1999-07-23 2003-06-30 理化学研究所 Ｅｌｉｄセンタレス研削装置
US6300250B1 (en) 1999-08-09 2001-10-09 Taiwan Semiconductor Manufacturing Company Method of forming bumps for flip chip applications
US6224737B1 (en) * 1999-08-19 2001-05-01 Taiwan Semiconductor Manufacturing Company Method for improvement of gap filling capability of electrochemical deposition of copper
US6355153B1 (en) * 1999-09-17 2002-03-12 Nutool, Inc. Chip interconnect and packaging deposition methods and structures
US6756307B1 (en) * 1999-10-05 2004-06-29 Novellus Systems, Inc. Apparatus for electrically planarizing semiconductor wafers
US6653226B1 (en) 2001-01-09 2003-11-25 Novellus Systems, Inc. Method for electrochemical planarization of metal surfaces
JP3503546B2 (ja) * 1999-11-01 2004-03-08 信越化学工業株式会社 金属パターンの形成方法
US6341998B1 (en) 1999-11-04 2002-01-29 Vlsi Technology, Inc. Integrated circuit (IC) plating deposition system and method
US6270646B1 (en) * 1999-12-28 2001-08-07 International Business Machines Corporation Electroplating apparatus and method using a compressible contact
US6630059B1 (en) 2000-01-14 2003-10-07 Nutool, Inc. Workpeice proximity plating apparatus
US7262130B1 (en) 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
JP3594894B2 (ja) 2000-02-01 2004-12-02 新光電気工業株式会社 ビアフィリングめっき方法
US6354916B1 (en) * 2000-02-11 2002-03-12 Nu Tool Inc. Modified plating solution for plating and planarization and process utilizing same
US6848970B2 (en) * 2002-09-16 2005-02-01 Applied Materials, Inc. Process control in electrochemically assisted planarization
US7059948B2 (en) * 2000-12-22 2006-06-13 Applied Materials Articles for polishing semiconductor substrates
US6482307B2 (en) 2000-05-12 2002-11-19 Nutool, Inc. Method of and apparatus for making electrical contact to wafer surface for full-face electroplating or electropolishing
US20060118425A1 (en) * 2000-04-19 2006-06-08 Basol Bulent M Process to minimize and/or eliminate conductive material coating over the top surface of a patterned substrate
US6368484B1 (en) * 2000-05-09 2002-04-09 International Business Machines Corporation Selective plating process
US6346479B1 (en) * 2000-06-14 2002-02-12 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device having copper interconnects
US6858121B2 (en) * 2000-08-10 2005-02-22 Nutool, Inc. Method and apparatus for filling low aspect ratio cavities with conductive material at high rate
US6921551B2 (en) * 2000-08-10 2005-07-26 Asm Nutool, Inc. Plating method and apparatus for controlling deposition on predetermined portions of a workpiece
US6436267B1 (en) 2000-08-29 2002-08-20 Applied Materials, Inc. Method for achieving copper fill of high aspect ratio interconnect features
US7220166B2 (en) * 2000-08-30 2007-05-22 Micron Technology, Inc. Methods and apparatus for electromechanically and/or electrochemically-mechanically removing conductive material from a microelectronic substrate
US6770721B1 (en) 2000-11-02 2004-08-03 Surface Logix, Inc. Polymer gel contact masks and methods and molds for making same
US6936154B2 (en) 2000-12-15 2005-08-30 Asm Nutool, Inc. Planarity detection methods and apparatus for electrochemical mechanical processing systems
US7211174B2 (en) * 2001-01-17 2007-05-01 Novellus Systems, Inc. Method and system to provide electrical contacts for electrotreating processes
US7244347B2 (en) 2001-01-17 2007-07-17 Novellus Systems, Inc. Method and system to provide electrical contacts for electrotreating processes
US7211186B2 (en) * 2001-01-17 2007-05-01 Novellus Systems, Inc. Method and system to provide electrical contacts for electrotreating processes
US6696358B2 (en) 2001-01-23 2004-02-24 Honeywell International Inc. Viscous protective overlayers for planarization of integrated circuits
US6869515B2 (en) * 2001-03-30 2005-03-22 Uri Cohen Enhanced electrochemical deposition (ECD) filling of high aspect ratio openings
US7189647B2 (en) * 2001-04-05 2007-03-13 Novellus Systems, Inc. Sequential station tool for wet processing of semiconductor wafers
US6482656B1 (en) * 2001-06-04 2002-11-19 Advanced Micro Devices, Inc. Method of electrochemical formation of high Tc superconducting damascene interconnect for integrated circuit
TW584899B (en) * 2001-07-20 2004-04-21 Nutool Inc Planar metal electroprocessing
US20030116440A1 (en) * 2001-12-21 2003-06-26 Texas Instruments Incorporated Electroplater and method
US6833063B2 (en) 2001-12-21 2004-12-21 Nutool, Inc. Electrochemical edge and bevel cleaning process and system
US7405163B1 (en) 2003-12-17 2008-07-29 Novellus Systems, Inc. Selectively accelerated plating of metal features
US7449099B1 (en) 2004-04-13 2008-11-11 Novellus Systems, Inc. Selectively accelerated plating of metal features
US7799200B1 (en) 2002-07-29 2010-09-21 Novellus Systems, Inc. Selective electrochemical accelerator removal
DE10259934B3 (de) 2002-12-20 2004-10-14 H.C. Starck Gmbh Verfahren zur Herstellung von Formteilen aus Niob oder Tantal durch elektrochemisches Ätzen und so erhältliche Formteile
CN1209649C (zh) 2003-01-10 2005-07-06 中国科学院上海光学精密机械研究所 磁吸附平面反射镜光开关
US7201828B2 (en) 2003-02-25 2007-04-10 Novellus Systems, Inc. Planar plating apparatus
US20050069645A1 (en) * 2003-05-01 2005-03-31 Johns Hopkins University Method of electrolytically depositing materials in a pattern directed by surfactant distribution
US7531463B2 (en) * 2003-10-20 2009-05-12 Novellus Systems, Inc. Fabrication of semiconductor interconnect structure
US8158532B2 (en) 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US7972970B2 (en) 2003-10-20 2011-07-05 Novellus Systems, Inc. Fabrication of semiconductor interconnect structure
US20050126919A1 (en) * 2003-11-07 2005-06-16 Makoto Kubota Plating method, plating apparatus and a method of forming fine circuit wiring
US7182677B2 (en) * 2005-01-14 2007-02-27 Applied Materials, Inc. Chemical mechanical polishing pad for controlling polishing slurry distribution
WO2006119058A1 (en) * 2005-04-29 2006-11-09 E. I. Du Pont De Nemours And Company Membrane-mediated electropolishing with topographically patterned membranes
US7416975B2 (en) 2005-09-21 2008-08-26 Novellus Systems, Inc. Method of forming contact layers on substrates
US20070141818A1 (en) * 2005-12-19 2007-06-21 Bulent Basol Method of depositing materials on full face of a wafer
US7550070B2 (en) * 2006-02-03 2009-06-23 Novellus Systems, Inc. Electrode and pad assembly for processing conductive layers
US7795145B2 (en) 2006-02-15 2010-09-14 Basf Aktiengesellschaft Patterning crystalline compounds on surfaces
US20080003485A1 (en) * 2006-06-30 2008-01-03 Ramkumar Krishnan Fuel cell having patterned solid proton conducting electrolytes
US8500985B2 (en) 2006-07-21 2013-08-06 Novellus Systems, Inc. Photoresist-free metal deposition

Also Published As

Publication number Publication date
KR101167610B1 (ko) 2012-07-20
US6921551B2 (en) 2005-07-26
JP2005508445A (ja) 2005-03-31
US7517444B2 (en) 2009-04-14
AU2002327682A1 (en) 2003-04-01
TWI241639B (en) 2005-10-11
US20100224501A1 (en) 2010-09-09
EP1499759A2 (en) 2005-01-26
CN100346004C (zh) 2007-10-31
US20050258046A1 (en) 2005-11-24
US8236160B2 (en) 2012-08-07
US20040124089A1 (en) 2004-07-01
US7731833B2 (en) 2010-06-08
WO2003025255A2 (en) 2003-03-27
WO2003025255A3 (en) 2004-11-25
CN1625611A (zh) 2005-06-08
US20080102251A1 (en) 2008-05-01
KR20040051591A (ko) 2004-06-18

Similar Documents

Publication Publication Date Title
KR101167610B1 (ko) 가공물의 미리설정된 부분에서의 퇴적을 제어하기 위한도금 방법 및 장치
US7404886B2 (en) Plating by creating a differential between additives disposed on a surface portion and a cavity portion of a workpiece
US6943112B2 (en) Defect-free thin and planar film processing
US6867136B2 (en) Method for electrochemically processing a workpiece
US9273409B2 (en) Electroplated metallic conductors
US6858121B2 (en) Method and apparatus for filling low aspect ratio cavities with conductive material at high rate
US20060081477A1 (en) Method and apparatus for establishing additive differential on surfaces for preferential plating
US7754061B2 (en) Method for controlling conductor deposition on predetermined portions of a wafer
US20050224358A1 (en) Method for improved local planarity control during electropolishing
KR20030040394A (ko) 외부 영향을 이용하여 작업물의 최상면과 공동면상에놓여진 첨가제 사이의 차이를 형성하는 도금방법 및 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
AMND Amendment
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120227

Effective date: 20130118