CN1072397C - 卷带自动焊接球阵式集成电路封装方法 - Google Patents

卷带自动焊接球阵式集成电路封装方法 Download PDF

Info

Publication number
CN1072397C
CN1072397C CN97117534A CN97117534A CN1072397C CN 1072397 C CN1072397 C CN 1072397C CN 97117534 A CN97117534 A CN 97117534A CN 97117534 A CN97117534 A CN 97117534A CN 1072397 C CN1072397 C CN 1072397C
Authority
CN
China
Prior art keywords
base material
electro
coppering
integrated circuit
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97117534A
Other languages
English (en)
Other versions
CN1209649A (zh
Inventor
蔡维人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HUATONG COMPUTER CO Ltd
Original Assignee
HUATONG COMPUTER CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HUATONG COMPUTER CO Ltd filed Critical HUATONG COMPUTER CO Ltd
Priority to CN97117534A priority Critical patent/CN1072397C/zh
Publication of CN1209649A publication Critical patent/CN1209649A/zh
Application granted granted Critical
Publication of CN1072397C publication Critical patent/CN1072397C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明涉及一种卷带自动焊接球阵式集成电路封装方法，其在压合有双面薄铜型式的聚亚醯胺膜经第一道干膜，以蚀刻底层薄铜形成多个缺口，并通过激光钻孔方式使聚亚醯胺膜蚀刻形成多个对应于缺口的孔洞，经第二道干膜，使上表面电镀形成电镀铜及电镀锡电镀层，经去除底层薄铜、孔洞电解电镀形成外突接点、蚀刻顶层薄铜、剥电镀锡、激光钻孔、覆盖溅镀掩膜而形成供焊接芯片的溅镀凸点，使外接接点更细微并可缩小封装面积。

Description

卷带自动焊接球阵式集成电路封装方法
本发明涉及一种集成电路封装方示，尤其涉及一种卷带自动焊接球阵式集成电路封装方法。
就现今TAB-BGA型集成电路封装电路板的制法而论，基本如图3A～I所示，其为3M公司典型的制程，首先是在图3 A的聚亚醯胺(polyimide)膜90(POLYIMIDE)基材上方通过溅镀方式(PVD或CVD)形成薄厚度的溅镀铜91，以形成一含薄铜层的聚亚醯胺(polyimide)膜，然后如图3B所示，表面以电镀方式覆盖一薄厚度的电镀铜92，之后，如图3C所示，在顶面和底面处压合干膜以及通过曝光/显影的步骤，而形成位于顶面和底面呈多数具缺口的块状干膜93，其次，则如图3D所示，于顶部位置进行电镀铜的步骤，以形成位于各干膜93之间的较厚电镀铜94，其次，则如图3E所示，对聚亚醯胺(polyimide)膜90进行蚀刻的步骤，而形成供后续进行植入锡球的锥度孔97，而后，如图3F所示，进行电解电镀镍及电解电镀铬的步骤，令位于上表面的较厚电镀铜94以及底部的锥度孔97处形成电解电镀镍/铬层96，之后，去除顶底层的干膜93而形成如图3G的型式，并经蚀刻铜层的步骤，对图3G内部夹层位置的电镀铜92以及溅镀铜91蚀刻，而转变为如图3H的型态，最后，则为对底部的各锥度孔97位置进行植入锡球的步骤，而在图3I所示的相关部位形成供外接的锡球98，至于位于表面适当位置的外突的镍/铬层96其一处为供粘着芯片40，并同时将芯片40各引脚通过互连机(BONDER)以金属线41跨接至相关位置处。
但上述现有的TAB-BGA集成电路封装电路板的制法有如下缺点：
(1)于聚亚醯胺(polyimide)膜90上方为以半导体制程所使用的溅镀(SPUTTERING)方式形成薄厚度的溅镀铜91，虽通过溅镀方式形成的铜箔可达到较均匀且较薄的厚度，然以此溅镀制程不仅较为昂贵，且在聚亚醯胺(polyimide)膜表面进行大面积的溅镀作业下，成本更属高昂，不符合经济性的要求。
(2)其外接接点为使用“植锡球”方式，由于锡球大小有着一定限制，而相应供锡球植入的锥度孔亦必须设计适当的许用误差，故导致外接接点的大小及间隔距离无法大幅缩减，造成外接接点无法细微化的缺点，且植入锡球的方式为令锡球于电路板上滚动而落入各锥度孔中，然后再通过高温而与锥度孔内部的金属结合而成，此举，更有着定位精确度不足的现象，亦即无法确保各锡球可全部对准，故难以达到更高精密度及更小接点的需求。
(3)由于其供连接芯片的接点为形成铬金属，故而必须使用铬线焊接方式(AuWire Bonding)而与芯片接点之间进行跨接线连接，此种通过跨接线连接芯片的封装方式较占用电路板面积，导致整个封装电路板的尺寸较大，无法符合高密度的要求。
本发明的主要目的在于提供一种卷带自动焊接球阵式集成电路封装方法，它仅使用已预置有薄铜的聚亚醯胺(polyimide)膜做为制程基材，而不需进行大面积溅镀作业，不但可降低基材成本，而且在制程中，更可免除植锡球所衍生的定位精确度不足的问题，亦可达到较细微接点及窄间距的细微化的效果。
本发明的另一目的在于提供一种卷带自动焊接球阵式集成电路封装方法，它能对底层薄铜蚀刻形成缺口、对聚亚醯胺(polyimide)膜蚀刻激光钻孔形成接点孔洞的步骤进行前后调动，亦可在未对聚亚醯胺(polyimide)膜基材进行孔洞蚀刻的步骤之前，先进行表层电镀铜/锡的步骤，再对底层薄铜进行缺口蚀刻以及对聚亚醯胺(polyimide)膜基材进行激光钻孔。
本发明的目的是这样实现的：一种卷带自动焊接球阵式集成电路封装方法，其特点是，包括：
一取用含有双面薄铜的聚亚醯胺(polyimide)膜为基材的步骤，
一通过该第一干膜做为掩膜，进行聚亚醯胺(polyimide)膜的下层薄铜进行蚀刻形成具有多个缺口的步骤，
一运用该下层薄铜做为掩膜，对基材的聚亚醯胺(polyimide)膜部位进行激光钻孔，形成孔洞图形的蚀刻步骤，
一运用第二干膜做为掩膜，对基材上表面处实施电镀铜及电镀锡的步骤，
一运用第三干膜，蚀刻去除下层薄铜的步骤，
一通过第四干膜保护基材上层，而在聚亚醯胺(polyimide)膜的各孔洞实施电解电镀而形成填满各孔洞及略外突的电解电镀接点的步骤，
一运用第五干膜保护基材底面，仅蚀刻介于各电镀铜之间呈外露的薄铜以及电镀锡，而使各相邻的电镀铜相互隔开的步骤，
一对基材中央及需形成贯通的部位进行激光钻孔，以分别形成位于基材中央的芯片安装孔及外围的激光贯孔的步骤，
一覆盖掩膜，且使基材中央的电镀铜近端缘呈外露的步骤，
一溅镀金属，而使对应于该电镀铜的外露部位形成溅镀凸点的步骤，及
一去除掩膜以及为在对应于溅镀凸点位置结合芯片的步骤。
在上述的卷带自动焊接球阵式集成电路封装方法中：
所述的电镀铜的厚度是15微米至50微米范围；
所述的各溅镀凸点可以单点焊接方式与芯片相结合；
所述的电解电镀接点可以镍或铜材料构成者；
所述的溅镀凸点由铝材料构成；
所述的掩膜为一硬质掩膜。
本发明技术方案还在于提供一种卷带自动焊接球阵式集成电路封装方法，其特点是，包括：
一取用含有双面薄铜的聚亚醯胺(polyimide)膜作为基材的步骤，
一运用第一干膜做为掩膜，对基材上表面处实施电镀铜及电镀锡的步骤，
一通过该第二干膜做为掩膜，进行聚亚醯胺(polyimide)膜的下层薄铜进行蚀刻形成具有多个缺口的步骤，
一运用该下层薄铜做为掩膜，对基材的聚亚醯胺(polyimide)膜部位进行激光钻孔，形成孔洞图形的蚀刻步骤，
一运用第三干膜，蚀刻去除下层薄铜的步骤，
一通过第四干膜保护基材上层，而在聚亚醯胺(polyimide)膜的各孔洞实施电解电镀而形成填满各孔洞及略外突的电解电镀接点的步骤，
一运用第五干膜保护基材底面，仅蚀刻介于各电镀铜之间呈外露的薄铜以及电镀锡，而使各相邻的电镀铜相互隔开的步骤，
一对基材中央及需形成贯通的部位进行激光钻孔，以分别形成位于基材中央的芯片安装孔及外围的激光贯孔的步骤，
一覆盖掩膜，且使基材中央的电镀铜近端缘呈外露的步骤，
一溅镀金属，而使对应于该电镀铜的外露部位形成溅镀凸点的步骤，及
一去除掩膜以及在对应于溅镀凸点位置结合芯片的步骤。
在上述的卷带自动焊接球阵式集成电路封装方法中，其中：
所述的电镀铜的厚度是15微米至50微米范围。
所述的溅镀凸点可单点焊接方式与芯片相结合；
所述的电解电镀接点可由镍或铜材料构成；
所述的溅镀凸点可由铝材料构成。
所述的掩膜为一硬质掩膜。
本发明与已有技术相比优点和积极效果非常明显。由以上的技术方案可知，在本发明的前段制程中，由于是直接取用已预先压合或粘合有双面薄铜的聚亚醯胺(polyimide)膜作为基材，基材的成本显然较前述传统方式进行溅镀薄铜的步骤低廉，有着降低成本的优点；同时，通过对聚亚醯胺(polyimide)膜10蚀刻形成孔洞12以及形成电解电镀接点17的步骤中，即使得各接点得以自动对准(SELF-ALIGN)于各孔洞12，而不致产生偏移或过度误差，故而可提供精确定位的优点外，且可使各接点17)之间的间距可控制在相当窄小的程度(20μ)，更可符合细微接点的特性；另处，对于图1X以及图2X的供接合芯片40处，形成一种可直接通过单点焊接(SINGLE POINT BOND)方式予以结合者，无需通过跳接金线方式连结，由此亦使得TAB-BGA封装电路板整体尺寸缩小；再者，在运用双面薄铜的聚亚醯胺(polyimide)膜的型态下，该下层薄铜可作为激光钻孔的掩膜使用，更使得激光钻孔更趋精确。
本发明的具体结构由以下的实施例及其附图给出。
图1是依据本发明提出的卷带自动焊接阵式集成电路封装方法的一实施例制法的剖视示意图。
图2是依据本发明的图2实施例制法的剖视示意图。
图3是现有技术TAB-BGA制程的剖视示意图。
下面结合附图详细说明依据本发明所提出的具体方法的步骤及其工作情况，从中还可以进一步看出本发明其他的目的、特征和优点。
本发明具有两种不同的实施例，而其间仅各制程的前后调整而已，以下即依次就本发明的各实施例说明之，首先如图1的A～X图所示，在图1A中，本发明为直接使用已压合或粘合有双面薄铜11、111的聚亚醯胺(polyimide)膜10作为本发明的基材，而无需传统制程般必须先对聚亚醯胺(polyimide)膜基材上附加溅镀铜的步骤，据以免除薄铜金属需进行溅镀所衍生的工艺复杂性及高成本的问题，而在图1B中，为对聚亚醯胺(polyimide)膜10顶与底部通过第一干膜13、131的压合/曝光/显影的步骤，而仅在第一下层干膜131处形成多数凹孔，然后如图1C所示，对应蚀刻去除位于前述各凹孔处的底层薄铜111，经去除第一上、下层干膜13、131后(如图1D)，即在底层薄铜111处形成多个缺口112，然后，如图1E所示，凭借前述位于各缺口112外围的底层薄铜111成为激光止挡掩膜，对聚亚醯胺(polyimide)膜10进行激光蚀刻，以形成多个未贯穿的孔洞12(此等孔洞供后续电解电镀工序中形成向下延伸的接点)，然后为如图1F所示，对上下表面进行第二干膜16、161的压合/曝光/显影的步骤，第二下层干膜161为呈完全覆盖的状态，第二上层干膜16为呈具缺口的型式，如此，便可如图1G所示对上层缺口部位进行电镀形成一较厚的电镀铜14以及一电镀锡15的双层电镀层，经去除第二上、下层干膜16、161后(如图1H所示)，则进行第三上、下层干膜19、191的压合/曝光/显影的步骤，而仅在底部形成缺口的型态(如图1I所示)，其次，则为如图1J所示，去除附着在该聚亚醯胺(polyimide)膜10下方的底层薄铜111，去除图1J中的第三干膜19、191后(如图K所示)，进行如图1L所示的仅在上表面压合干膜51，而使顶面形成适当保护之后，再进行如图1M的对聚亚醯胺(polyimide)膜10的各孔洞12部位进行电解电镀的步骤(镀镍或镀铜)，而在各孔洞处填满以及外端呈外突型式的电解电镀接点17(形成此封装电路板的外接接点)，然后，为去除覆盖在上表面的图4干膜51，即如图1N所示，之后，为如图1O、P所示，依次对底面进行覆盖一保护膜18及进行第五干膜52压合/曝光/显影的步骤，然在图1Q、R的步骤中，依次去除顶层薄铜11以及电镀层上表面处的电镀锡15，并进行如图1S所示的去除前述第五干膜52以及保护膜18的步骤，最后，则为如图1T所示，对中央位置以及其他位置实施激光钻孔的步骤，以形成位于中央及外围位置的芯片安装孔22以及激光贯孔21，并如图1U所示在上表面覆盖一硬质掩膜30以及将位
于中央位置的厚电镀铜14的上缘形成一外露部31，而在图1V的步骤中，对之进行溅镀(可为铝材料)，而在该外露部31形成溅镀凸点32(供后续单点焊接芯片之用)，而在去除该硬质掩膜30后，即形成如图1W的底面为形成阵列式电解电镀接点17，如图1X所示，则可在中央上方的溅镀凸点32供单点焊接方式直接结合芯片40。
而本发明的另一实施例如图2的A～X图所示，其后段制程与图1相同，而其间的差异处仅在图2为先对聚亚醯胺(polyimide)膜10的上层薄铜处进行电镀形成厚电镀铜14及电镀锡15(如图2C所示)，而在后续步骤再对底层薄铜111进行缺口112蚀刻以及激光钻孔形成各凹孔12(如图2G、H)，其后的图2I～X的制程与图1I～X完全相同，亦即此图2的实施例仅为将形成上层电镀层与激光钻孔形成凹孔的步骤进行前后调动而已，而可视实际的需要予以选择性使用。
使用已压合有双面薄铜层的聚亚醯胺(polyimide)膜作为制程基材，通过底层薄铜经干膜定义而蚀刻形成缺口，供做为激光光束止挡的掩膜，使激光钻孔步骤时，得以在对应于底层薄铜缺口处使聚亚醯胺(polyimide)膜形成接点孔洞，其后经多道干膜的步骤，依次在表层形成电镀铜/电镀锡、蚀刻去除底层薄铜、接点孔洞电解电镀形成外突接点、蚀刻表面薄铜、剥电镀锡、电射钻孔、覆盖溅镀掩膜而形成供焊接芯片的溅镀凸点，凭借前述制程中为预先于聚亚醯胺(polyimide)膜基材上形成孔洞，然后在后续步骤对各孔洞进行电解电镀形成外突接点的型态下，如此，由于直接取用已压合或粘合有薄铜的聚亚醯胺(polyimide)膜作为基材，无需通过高成本的溅镀工艺，且制程上可使外接接点达到更良好定位及获致更细微接点的效果，更仅需单点焊接方式结合芯片而达到令封装电路板整体尺寸较小。

Claims (12)

1．一种卷带自动焊接球阵式集成电路封装方法，其特征在于包括：
一取用含有双面薄铜的聚亚醯胺膜为基材的步骤，
一通过第一干膜做为掩膜，进行聚亚醯胺膜的下层薄铜进行蚀刻形成具有多个缺口的步骤，
一运用该下层薄铜做为掩膜，对基材的聚亚醯胺膜部位进行激光钻孔，形成孔洞图形的蚀刻步骤，
一运用第二干膜做为掩膜，对基材上表面处实施电镀铜及电镀锡的步骤，
一运用第三干膜，蚀刻去除下层薄铜的步骤，
一通过第四干膜保护基材上层，而在聚亚醯胺膜的各孔洞实施电解电镀而形成填满各孔洞及略外突的电解电镀接点的步骤，
一运用第五干膜保护基材底面，仅蚀刻介于各电镀铜之间呈外露的薄铜以及电镀锡，而使各相邻的电镀铜相互隔开的步骤，
一对基材中央及需形成贯通的部位进行激光钻孔，以分别形成位于基材中央的芯片安装孔及外围的激光贯孔的步骤，
一覆盖掩膜，且使基材中央的电镀铜近端缘呈外露的步骤，
一溅镀金属，而使对应于该电镀铜的外露部位形成溅镀凸点的步骤，及
一去除掩膜以及在对应于溅镀凸点位置结合芯片的步骤。
2．根据权利要求1所述的卷带自动焊接球阵式集成电路封装方法，其特征在于：所述的电镀铜的厚度是15微米至50微米范围。
3．根据权利要求1所述的卷带自动焊接球阵式集成电路封装方法，其特征在于：所述的各溅镀凸点为以单点焊接方式与芯片相结合。
4．根据权利要求1所述的卷带自动焊接球阵式集成电路封装方法，其特征在于：所述的电解电镀接点为以镍或铜材料构成。
5．根据权利要求1所述的卷带自动焊接球阵式集成电路封装方法，其特征在于：所述的溅镀凸点由铝材料构成。
6．根据权利要求1所述的卷带自动焊接球阵式集成电路封装方法，其特征在于：所述的掩膜为一硬质掩膜。
7．一种卷带自动焊接球阵式集成电路封装方法，其特征在于包括：
一取用含有双面薄铜的聚亚醯胺膜作为基材的步骤，
一运用第一干膜做为掩膜，对基材上表面处实施电镀铜及电镀锡的步骤，
一通过该第二干膜做为掩膜，进行聚亚醯胺膜的下层薄铜进行蚀刻形成具有多个缺口的步骤，
一运用该下层薄铜做为掩膜，对基材的聚亚醯胺膜部位进行激光钻孔，形成孔洞图形的蚀刻步骤，
一运用第三干膜，蚀刻去除下层薄铜的步骤，
一通过第四干膜保护基材上层，而在聚亚醯胺膜的各孔洞实施电解电镀而形成填满各孔洞及略外突的电解电镀接点的步骤，
一运用第五干膜保护基材底面，仅蚀刻介于各电镀铜之间呈外露的薄铜以及电镀锡，而使各相邻的电镀铜相互隔开的步骤，
一对基材中央及需形成贯通的部位进行激光钻孔，以分别形成位于基材中央的芯片安装孔及外围的激光贯孔的步骤，
一覆盖掩膜，且使基材中央的电镀铜近端缘呈外露的步骤，
一溅镀金属，而使对应于该电镀铜的外露部位形成溅镀凸点的步骤，及
一去除掩膜以及在对应于溅镀凸点位置结合芯片的步骤。
8．根据权利要求7所述的卷带自动焊接球阵式集成电路封装方法，其特征在于：所述的电镀铜的厚度是15微米至50微米范围。
9．根据权利要求7所述的卷带自动焊接球阵式集成电路封装方法，其特征在于：所述的溅镀凸点以单点焊接方式与芯片相结合。
10．根据权利要求7所述的卷带自动焊接球阵式集成电路封装方法，其特征在于：所述的电解电镀接点由镍或铜材料构成。
11．根据权利要求7所述的卷带自动焊接球阵式集成电路封装方法，其特征在于：所述的溅镀凸点由铝材料构成。
12．根据权利要求7所述的卷带自动焊接球阵式集成电路封装方法，其特征在于：所述的掩膜为一硬质掩膜。
CN97117534A 1997-08-27 1997-08-27 卷带自动焊接球阵式集成电路封装方法 Expired - Fee Related CN1072397C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN97117534A CN1072397C (zh) 1997-08-27 1997-08-27 卷带自动焊接球阵式集成电路封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN97117534A CN1072397C (zh) 1997-08-27 1997-08-27 卷带自动焊接球阵式集成电路封装方法

Publications (2)

Publication Number Publication Date
CN1209649A CN1209649A (zh) 1999-03-03
CN1072397C true CN1072397C (zh) 2001-10-03

Family

ID=5174482

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97117534A Expired - Fee Related CN1072397C (zh) 1997-08-27 1997-08-27 卷带自动焊接球阵式集成电路封装方法

Country Status (1)

Country Link
CN (1) CN1072397C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100359655C (zh) * 2005-05-27 2008-01-02 江苏长电科技股份有限公司 集成电路或分立元件平面凸点式封装工艺
CN100369223C (zh) * 2005-05-27 2008-02-13 江苏长电科技股份有限公司 集成电路或分立元件平面凸点式封装工艺及其封装结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921551B2 (en) * 2000-08-10 2005-07-26 Asm Nutool, Inc. Plating method and apparatus for controlling deposition on predetermined portions of a workpiece

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164084A (ja) * 1992-11-17 1994-06-10 Dainippon Printing Co Ltd ポリイミド系配線基板およびそのエッチング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06164084A (ja) * 1992-11-17 1994-06-10 Dainippon Printing Co Ltd ポリイミド系配線基板およびそのエッチング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100359655C (zh) * 2005-05-27 2008-01-02 江苏长电科技股份有限公司 集成电路或分立元件平面凸点式封装工艺
CN100369223C (zh) * 2005-05-27 2008-02-13 江苏长电科技股份有限公司 集成电路或分立元件平面凸点式封装工艺及其封装结构

Also Published As

Publication number Publication date
CN1209649A (zh) 1999-03-03

Similar Documents

Publication Publication Date Title
CN101193502B (zh) 电路板结构的制作方法
KR100279036B1 (ko) 전기회로상에영구결속을위한돌출금속접촉부형성방법
US8322030B1 (en) Circuit-on-foil process for manufacturing a laminated semiconductor package substrate having embedded conductive patterns
CN1333719A (zh) 液滴沉积装置
CN102194703A (zh) 线路基板及其制作方法
CN105448752A (zh) 埋入硅基板扇出型封装方法
JP2000512083A (ja) バイアマトリックス層間接続を有する多層回路及びその製造方法
CN102281700A (zh) 多层印刷电路板电性结构及其制造方法
US5843806A (en) Methods for packaging tab-BGA integrated circuits
CN101389190B (zh) 多层印刷线路板的制造方法
CN1072397C (zh) 卷带自动焊接球阵式集成电路封装方法
CN105491818A (zh) 高对位精度的埋线路板制作方法
CN1059982C (zh) 制造集成电路封装电路板的方法
CN1347276A (zh) 软硬合成多层印刷电路板的制造方法
KR100431307B1 (ko) 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법
CN101982876B (zh) 半导体封装件及其制造方法
CN109661124A (zh) 一种ic载板新型表面处理方法
CN1050930C (zh) 卷带自动焊接球阵式集成电路封装方法
CN1088968C (zh) 芯片尺寸封装电路板制造方法
CN1068710C (zh) 卷带自动焊接球阵式集成电路封装方法
CN1841667A (zh) 制造金属凸块的方法
US5153707A (en) Film material for manufacturing film carriers having outer lead portions with inner and outer metallic layers
CN100452329C (zh) 可供形成预焊锡材料的半导体封装基板及其制法
EP0857403B1 (en) Method of forming raised metallic contacts on electrical circuits for permanent bonding
US20230232545A1 (en) Method for manufacturing a packaging substrate, and packaging substrate

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee