KR20100022783A

KR20100022783A - 타이밍 컨트롤러 및 이를 갖는 표시장치

Info

Publication number: KR20100022783A
Application number: KR1020080081461A
Authority: KR
Inventors: 한영수; 박보윤
Original assignee: 삼성전자주식회사
Priority date: 2008-08-20
Filing date: 2008-08-20
Publication date: 2010-03-03
Also published as: CN101656056A; JP6114703B2; JP5485560B2; CN101656056B; KR101492563B1; US8816950B2; JP2014130369A; US20100053146A1; JP2010049229A

Abstract

타이밍 컨트롤러 및 이를 갖는 표시장치에서, 타이밍 컨트롤러는 외부로부터 제공된 외부 인에이블 신호를 근거로 내부 인에이블 신호를 생성하고, 내부 인에이블 신호를 이용하여 영상 데이터를 처리한다. 또한, 타이밍 컨트롤러는 외부 인에이블 신호의 각 펄스 폭을 카운팅하고, 카운팅 값으로부터 기 설정된 기준값을 감하여 외부 인에이블 신호의 유효 구간보다 소정 시간 앞서서 제어신호를 발생시킨다. 제어신호는 영상을 표시하는 표시패널을 구동하기 위한 구동부로 제공되는 신호이다. 특히, 제어신호는 표시패널에 게이트 신호를 공급하는 게이트 구동부의 동작을 개시하는 수직개시신호이다. 따라서, 표시패널로 공급되는 영상 데이터의 딜레이 현상을 방지할 수 있다.

Description

타이밍 컨트롤러 및 이를 갖는 표시장치{TIMING CONTROLLER AND DISPLAY DEVICE HAVING THE SAME}

본 발명은 타이밍 컨트롤러 및 이를 갖는 표시장치에 관한 것으로, 더욱 상세하게는 로직을 간소화할 수 있고, 영상 데이터의 딜레이 현상을 개선할 수 있는 타이밍 컨트롤러 및 이를 갖는 표시장치에 관한 것이다.

통상적으로 액정 표시 장치는 영상을 표시하는 표시패널을 구동하기 위한 구동유닛을 포함하고, 구동유닛은 타이밍 컨트롤러, 데이터 구동부 및 게이트 구동부로 이루어진다.

타이밍 컨트롤러는 외부 장치로부터 제공되는 데이터 인에이블 신호에 응답하여 다양한 제어 신호를 생성한다. 또한, 타이밍 컨트롤러는 외부 장치로부터 제공되는 영상 데이터를 입력받아서 데이터 구동부에서 처리 가능한 영상 데이터로 변환하여 출력한다.

데이터 인에이블 신호는 처리된 영상 데이터를 데이터 구동부로 제공하는 유효 구간 및 영상 데이터의 전송의 휴지 구간인 블랭킹 구간으로 이루어진다. 타이밍 컨트롤러는 데이터 인에이블 신호의 유효 구간에서 게이트 및 데이터 구동부로 제공되는 제어 신호를 생성한다.

그러나, 영상 데이터는 제어신호에 동기하여 데이터 구동부로 제공되기 때문에 데이터 인에이블 신호의 유효 구간이 시작된 이후에 제어 신호가 생성되면, 영상 데이터가 딜레이된다.

특히, 데이터 인에이블 신호에 근거하여 내부 인에이블 신호를 생성하는 경우에는 내부 인에이블 신호에 근거하여 제어신호가 생성되므로, 영상 데이터의 딜레이는 더욱 증가한다.

따라서, 본 발명의 목적은 로직을 간소화하고, 영상 데이터의 딜레이 현상을 개선하기 위한 타이밍 컨트롤러를 제공하는 것이다.

본 발명의 다른 목적은 상기한 타이밍 컨트롤러를 구비하는 표시장치를 제공하는 것이다.

본 발명에 따른 타이밍 컨트롤러는 카운터, 메모리, 비교기 및 펄스 생성기를 포함한다. 상기 카운터는 유효 구간과 블랭크 구간으로 정의되는 복수의 펄스를 갖는 인에이블 신호를 입력받고, 각 펄스의 폭을 카운팅한다. 상기 메모리는 상기 각 펄스의 카운팅 값을 순차적으로 저장한다. 상기 비교기는 상기 메모리에 기 저장된 이전 펄스의 카운팅 값을 독출하고, 상기 이전 펄스의 카운팅 값으로부터 기 설정된 기준값을 감하여 비교값을 출력한다. 상기 펄스 생성기는 상기 비교값을 근 거로 상기 이전 펄스의 블랭크 구간 내에 현재 펄스에 이용되는 제어신호를 발생시킨다.

본 발명에 따른 표시장치는 타이밍 컨트롤러, 및 표시모듈을 포함한다. 상기 타이밍 컨트롤러는 유효 구간과 블랭크 구간으로 이루어진 복수의 펄스를 포함하는 외부 인에이블 신호에 응답하여 복수의 제어 신호 및 영상 데이터를 출력한다. 상기 표시모듈은 상기 영상 데이터에 응답하여 영상을 표시하는 표시 패널과, 상기 복수의 제어 신호에 응답하여 상기 표시패널을 제어하는 구동부를 갖는다.

상기 타이밍 컨트롤러는 내부 인에이블 신호 생성부, 데이터 처리부, 제1 및 제2 신호 처리부를 포함한다. 상기 내부 인에이블 신호 생성부는 기 설정된 제1 기준 클럭을 이용하여 상기 외부 인에이블 신호를 내부 인에이블 신호로 변환한다. 상기 데이터 처리부는 상기 내부 인에이블 신호를 근거하여 상기 영상 데이터를 변환한다. 상기 제1 신호 처리부는 상기 외부 인에이블 신호와 기 설정된 제2 기준 클럭을 이용하여 상기 외부 인에이블 신호의 상기 유효 구간보다 소정 시간 앞서서 발생되는 제1 제어신호를 생성하고, 상기 제1 제어신호를 상기 구동부로 제공한다. 상기 제2 신호 처리부는 상기 내부 인에이블 신호에 근거하여 제2 제어신호를 생성하고, 상기 제2 제어신호를 상기 구동부로 제공한다.

이와 같은 타이밍 컨트롤러 및 이를 갖는 표시장치에 따르면, 외부로부터 제공되는 외부 인에이블 신호를 근거로 내부 인에이블 신호를 생성하여 데이터 처리 및 신호 처리에 이용하는 타이밍 컨트롤러에서, 외부 인에이블 신호의 각 펄스 폭 을 카운팅하고, 카운팅 값을 이용하여 표시패널의 구동부로 제공되는 제어신호들 중 일부를 생성한다.

특히, 게이트 구동부로 제공되는 수직개시신호 또는 데이터 구동부로 제공되는 반전신호를 생성함으로써, 표시패널에 공급되는 영상 데이터의 딜레이 현상을 방지할 수 있다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1은 본 발명의 실시예에 따른 타이밍 컨트롤러를 나타낸 블록도이고, 도 2는 도 1에 도시된 신호들의 파형도이다.

도 1 및 도 2를 참조하면, 타이밍 컨트롤러(100)는 카운터(110), 메모리(120), EEPROM(130) 및 펄스 생성기(140)를 포함한다.

상기 카운터(110)는 외부 장치(미도시)로부터 복수의 펄스로 이루어진 인에이블 신호(DE)를 입력받고, 기 설정된 기준 클럭(RCLK)을 이용하여 상기 인에이블 신호(DE)의 각 펄스를 매 펄스마다 카운팅한다.

도면에 도시하지는 않았지만, 상기 타이밍 컨트롤러(100)는 표시장치에 이용되는 것으로써, 상기 인에이블 신호(DE) 뿐만 아니라 영상 데이터, 및 상기 표시장치를 구동하는데 필요한 제어신호를 생성하기 위한 외부 제어신호를 상기 외부 장치로부터 입력받는다. 상기 타이밍 컨트롤러(100)가 상기 표시장치에 이용되는 구조에 대해서는 이후 도 3 및 도 4를 참조하여 구체적으로 설명하기로 한다.

도 2에 도시된 바와 같이, 상기 인에이블 신호(DE)의 각 펄스는 유효 구간(AA)과 블랭크 구간(BA)으로 이루어진다. 상기 유효 구간(AA)은 상기 타이밍 컨트롤러(100)로부터 상기 영상 데이터가 출력되는 구간이고, 상기 블랭크 구간(BA)은 상기 영상 데이터 출력의 휴지 구간이다.

본 발명의 일 예로, 상기 카운터(110)는 상기 각 펄스의 유효 구간(AA)과 블랭크 구간(BA) 전체에 발생된 상기 기준 클럭(RCLK)의 수를 카운팅한다. 이 경우, 상기 카운터(110)는 상기 각 펄스의 펄스폭을 카운팅하는 것이다. 다른 실시예로, 상기 카운터(110)는 상기 각 펄스의 블랭크 구간(BA)에 발생된 상기 기준 클럭(RCLK)의 수를 카운팅할 수 있다. 이 경우, 상기 카운터는 상기 블랭크 구간(BA)의 폭을 카운팅하는 것이다.

상기 인에이블 신호(DE)의 각 펄스의 폭을 카운팅한 값(CNTi)은 순차적으로 상기 메모리(120)에 저장된다. 상기 카운팅 값(CNTi)은 비트들의 특정 조합으로 이루어질 수 있으며, 상기 펄스폭은 상기 카운팅 값(CNTi)에 의해 2진수 또는 10진수 등으로 수치화될 수 있다. 상기 메모리(120)는 매 펄스마다 상기 카운터(110)로부터 출력되는 카운팅 값들을 순차적으로 저장한다.

한편, 상기 EEPROM(130)에는 상기 제어신호의 발생 시점에 관한 정보가 기 저장된다. 구체적으로, 상기 EEPROM(130)에는 상기 제어신호가 상기 각 펄스의 유효구간보다 어느 정도 앞서서 발생될 것인지를 나타내는 정보가 수지화되어 기 저장된다. 여기서, 상기 EEPROM(130)에 기 저장된 값을 기준값(CNTr)이라고 정의한다.

상기 비교기(140)는 상기 메모리(120)로부터 상기 인에이블 신호(DE)의 이전 펄스의 카운팅 값(CNTi-1)을 독출하고, 상기 EEPROM(130)으로부터 상기 기준값(CNTr)을 독출한다. 상기 비교기(140)는 상기 이전 펄스의 카운팅 값(CNTi-1)으로부터 상기 기준값(CNTr)을 감하여 상기 제어신호(CS)의 발생 시점을 결정하는 비교값(CNTc)을 출력하고, 출력된 상기 비교값(CNTc)은 상기 펄스 생성기(150)로 제공된다.

이전 펄스의 카운팅 값(CNTi-1)이 52이고, 상기 기준값(CNTr)이 6이라고 가정하면 상기 비교값(CNTc)은 46으로 출력된다. 상기 펄스 생성기(150)는 상기 인에이블 신호(DE)의 다음 펄스를 카운팅할 때 카운팅 값이 46이 되는 시점에서 상기 제어신호(CS)를 출력한다. 단, 상기 기준값(CNTr)은 상기 블랭크 구간(BA)의 카운팅 값보다 작은 것이 바람직하다. 상기 기준값(CNTr)이 상기 블랭크 구간(BA)의 카운팅 값보다 크면 상기 제어신호(CS)가 유효 기간(AA)이 끝나기 전에 발생될 수 있다. 따라서,상기 기준값(CNTr)은 상기 블랭크 구간(BA)의 카운팅 값보다 작게 설정되고, 그 결과 상기 제어신호는 이전 펄스의 블랭크 구간(BA) 내에 발생될 수 있다.

또한 본 발명의 일 예로, 상기 제어신호(CS)는 수직개시신호 또는 반전신호일 수 있다. 상기 수직개시신호 및 상기 반전신호에 대해서는 이후 도 3을 참조하여 구체적으로 설명하기로 한다.

이처럼, 이전 펄스의 카운팅 결과에 근거해서 유효 기간(AA)이 시작되기 이전에 상기 제어신호(CS)를 소정 시간 미리 발생시킴으로써, 상기 영상 데이터가 딜 레이되는 현상을 개선할 수 있다.

도 3은 본 발명의 다른 실시예에 따른 표시장치의 블럭도이고, 도 4는 도 3에 도시된 타이밍 컨트롤러의 블럭도이며, 도 5는 도 3 및 도 4에 도시된 신호의 파형도이다.

도 3을 참조하면, 표시장치(700)는 타이밍 컨트롤러(200)와 패널모듈(900)을 포함한다. 상기 타이밍 컨트롤러(500)는 외부 인에이블 신호(DEx), 메인 클록 신호(MCLK) 및 영상 데이터(I-DATA)를 입력받는다.

도 4에 도시된 바와 같이, 상기 타이밍 컨트롤러(500)는 입력 처리부(210), 내부 인에이블 신호 생성부(220), 데이터 처리부(230), 제1 및 제2 신호 처리부(240, 250)를 포함한다.

상기 입력 처리부(210)는 외부 인에이블 신호(DEx)를 상기 내부 인에이블 신호 생성부(220) 및 제1 신호 처리부(240)로 전달하고, 상기 메인 클록 신호(MCLK)를 상기 데이터 처리부(230) 및 상기 제2 신호 처리부(250)로 각각 전달하며, 상기 영상 데이터(I-DATA)를 상기 데이터 처리부(230)로 전달한다. 상기 입력 처리부(210)는 상기 외부 장치(미도시)와 본 발명의 타이밍 컨트롤러(200)를 전기적으로 연결시키는 일종의 인터페이스일 수 있다. 상기 외부 장치는 컴퓨터(미도시) 내지 그래픽 컨트롤러(미도시)일 수 있다.

도 5에 도시된 바와 같이, 상기 외부 인에이블 신호(DEx)는 상기 영상 데이터(I-DATA)를 상기 데이터 처리부(230)로 출력하는 유효 구간(AA)과 상기 영상 데이터(I-DATA)의 출력이 정지되는 블랭크 구간(BA)을 한 주기로하는 복수의 펄스를 포함한다.

상기 내부 인에이블 신호 생성부(220)는 상기 외부 인에이블 신호(DEx)와 기 설정된 제1 기준 클럭(RCLK1)를 입력받고, 상기 제1 기준 클럭(RCLK1)을 이용하여 상기 외부 인에이블 신호(DEx)를 내부 인에이블 신호(DEi)로 변환한다. 상기 내부 인에이블 신호 생성부(220)로부터 생성된 상기 내부 인에이블 신호(DEi)는 상기 데이터 처리부(230) 및 상기 제2 신호 처리부(250)로 공급된다.

여기서, 상기 내부 인에이블 신호(DEi)는 상기 외부 인에이블 신호(DEx)의 주파수의 i(여기서, i는 2 이상의 정수)배로 이루어진 주파수를 가질 수 있다. 본 발명의 일 예로, 상기 i가 3이라고 가정하면, 상기 내부 인에이블 신호(DEi)는 상기 외부 인에이블 신호(DEx)의 한 펄스에 대응하여 제1 내지 제3 유효 구간(AA1, AA2, AA3), 제1 내지 제3 블랭크 구간(BA1, BA2, BA3)을 구비한다. 상기 제1 내지 제3 유효 구간(AA1, AA2, AA3) 각각은 상기 외부 인에이블 신호(DEx)의 유효 구간(AA)의 1/3에 해당하는 폭을 갖고, 상기 제1 내지 제3 블랭크 구간(BA1, BA2, BA3) 각각은 상기 외부 인에이블 신호(DEx)의 블랭크 구간(BA)의 1/3에 해당하는 폭을 갖는다.

다시 도 4를 참조하면, 상기 데이터 처리부(230)는 상기 메인 클럭 신호(MCLK) 및 상기 영상 데이터(I-DATA)를 수신하고, 상기 내부 인에이블 신호(DEi)를 근거하여 상기 영상 데이터(I-DATA)를 레드 데이터(R-DATA), 그린 데이터(G-DATA) 및 블루 데이터(B-DATA)로 변환한다. 상기 레드, 그린 및 블루 데이터(R-DATA, G-DATA, B-DATA)는 상기 메인 클록 신호(MCLK)에 동기되어 상기 패널 모 듈(600)로 제공된다.

여기서, 상기 데이터 처리부(230)는 상기 내부 인에이블 신호(DEi)의 유효 구간동안 상기 레드, 그린 및 블구 데이터(R-DATA, G-DATA, B-DATA)를 출력하고, 상기 내부 인에이블 신호(DEi)의 블랭크 구간동안 상기 레드, 그린 및 블루 데이터(R-DATA, G-DATA, B-DATA)를 출력하지 않는다.

상기 제1 신호 생성부(240)는 도 1에 도시된 타이밍 컨트롤러(100)의 구조와 동일한 구조로 이루어진다. 상기 제1 신호 생성부(240)는 외부 인에이블 신호(DEx) 및 기 설정된 제2 기준 클럭을(RCLK2) 수신하고, 상기 제2 기준 클럭(RCLK2)을 근거로하여 상기 외부 인에이블 신호(DEx)의 펄스폭을 카운팅한다. 카운팅 값으로부터 기 설정된 기준값을 감하여 상기 외부 인에이블 신호(DEx)의 유효 구간(AA) 시작 시점보다 소정 시간 앞서서 수직개시신호(STV) 및 반전신호(REV)를 생성한다. 생성된 수직개시신호(STV) 및 반전신호(REV)는 상기 패널 모듈(600)로 인가된다.

상기 제2 신호 생성부(250)는 상기 내부 인에이블 신호(DEi)에 근거하여 수평개시신호(STH), 출력개시신호(TP) 및 게이트 클럭신호(CPV)를 생성하여 상기 패널 모듈(600)로 제공한다.

도 3에 도시된 바와 같이, 상기 패널 모듈(600)은 표시 패널(300), 데이터 구동부(400) 및 게이트 구동부(500)를 포함한다.

상기 데이터 구동부(400)는 상기 타이밍 컨트롤러(200)로부터 레드, 그린 및 블루 데이터(R-DATA, G-DATA, B-DATA)를 입력받고, 상기 수평개시신호, 출력개시신호 및 반전신호에 응답하여 아날로그 형태의 복수의 데이터 신호(DS1~DSn)를 출력 한다. 상기 복수의 데이터 신호(DS1~DSn)는 상기 표시 패널(600)로 제공된다. 여기서, 상기 수평개시신호(STH)는 데이터 신호들(DS1~DSn)의 시작을 알리는 신호이고, 상기 출력개시신호(TP)는 상기 데이터 구동부(600)로부터 상기 데이터 신호들(DS1~DSn)이 출력되는 시점을 결정하는 신호이며, 상기 반전신호(REV)는 상기 데이터 신호들(DS1~DSn)의 극성을 반전시키는 신호이다.

상기 게이트 구동부(500)는 상기 수직개시신호(STV) 및 게이트 클럭신호(CPV)에 응답하여 복수의 게이트 신호(GS1~GSn)를 순차적으로 출력한다. 상기 복수의 게이트 신호(GS1~GSn)는 상기 표시 패널(600)로 제공된다. 상기 수직개시신호(STV)는 상기 게이트 구동부(500)의 동작을 개시하는 신호이고, 상기 게이트 클럭신호(CPV)는 상기 게이트 구동부(500)로부터 상기 게이트 신호들(GS1~GSn)이 순차적으로 출력되는 시기를 결정하는 신호이다.

도 5를 참조하면, 상기 수직개시신호(STV)는 상기 내부 인에이블 신호(DEi)의 유효 기간(AA1)이 시작되기 이전에 발생되고, 소정 시간 경과한 후에 상기 게이트 신호들(GS1~GSn)이 순차적으로 출력된다. 이처럼, 상기 수직개시신호(STV)가 상기 내부 인에이블 신호(DEi)보다 빨리 생성됨에 따라서 첫번째 게이트 신호(GS1)의 발생 시점이 앞당겨진다.

특히, 각 게이트 신호의 하이 구간 내에 실질적인 데이터가 인가되는 구간에 앞서서 프리챠지 구간이 존재할 경우 내부 인에이블 신호(DEi)의 유효 구간(AA1)이 시작되고도 소정 시간 경과 후에 실질적인 데이터가 인가된다. 따라서, 프리챠지가 적용된 구조에서 영상 데이터의 딜레이 현상이 발생할 수 있다.

그러나, 상기 수직개시신호(STV)의 발생시점을 위와 같은 방식을 이용하여 앞당김으로써 프리챠지가 적용된 구조에서 발생하는 영상 데이터의 딜레이 현상을 개선할 수 있다.

다시 도 3을 참조하면, 상기 표시 패널(600)은 복수의 게이트 라인(GL1~GLn), 복수의 데이터 라인(DL1~DLn), 복수의 스위칭 소자(SW) 및 복수의 화소전극(PE)을 포함한다.

상기 복수의 게이트 라인(GL1~GLn)은 제1 방향으로 연장되고, 상기 제1 방향과 직교하는 제2 방향으로 배열된다. 상기 게이트 라인들(GL1~GLn)은 상기 게이트 구동부(500)에 전기적으로 연결되어 상기 게이트 신호(GS1~GSn)를 순차적으로 입력받는다.

상기 복수의 데이터 라인(DL1~DLn)은 상기 제2 방향으로 연장되고, 상기 제1 방향으로 배열되어 상기 복수의 게이트 라인(GL1~GLn)과 절연되도록 교차한다. 상기 데이터 라인들(DL1~DLm)은 상기 데이터 구동부(400)에 전기적으로 연결되어 상기 데이터 신호(DS1~DSn)를 입력받는다.

각 스위칭 소자(SW)는 대응하는 게이트 라인과 대응하는 데이터 라인에 전기적으로 연결된다. 상기 각 스위칭 소자(SW)에는 화소전극(PE)이 연결되고, 상기 화소전극(PE)에 대응하여 컬러필터가 구비된다. 상기 컬러필터는 레드, 그린 및 블루 색화소(R, G, B)를 포함할 수 있다. 각 색화소는 하나의 화소전극(PE)에 대응하도록 형성된다.

상기 레드, 드린 및 블루 색화소(R, G, B)에 각각 대응하는 화소전극들(PE) 에는 레드, 그린 및 블루 데이터(R-DATA, G-DATA, B-DATA)로부터 각각 변환된 데이터 신호들이 인가된다. 따라서, 상기 레드, 그린 및 블루 색화소(R, G, B)에 각각 대응하는 세 개의 화소는 상기 데이터 신호들에 근거하여 해당 영상을 표시할 수 있다.

도 3에서는, 상기 레드 픽셀(R), 그린 픽셀(G) 및 블루 픽셀(B)이 상기 데이터 라인(DL1~DLn)의 길이 방향으로 순차적으로 배열된 구조를 도시하였으나, 이러한 색화소들의 배열형태가 본 발명의 기술적 범위를 한정하는 것은 아니다. 따라서, 상기 레드 픽셀(R), 그린 픽셀(G) 및 블루 픽셀(B)은 다양한 형태로 배열될 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1은 본 발명의 실시예에 따른 타이밍 컨트롤러를 나타낸 블록도이다.

도 2는 도 1에 도시된 신호들의 파형도이다.

도 3은 본 발명의 다른 실시예에 따른 표시장치의 블럭도이다.

도 4는 도 3에 도시된 타이밍 컨트롤러의 블럭도이다.

도 5는 도 3 및 도 4에 도시된 신호의 파형도이다.

*도면의 주요 부분에 대한 부호의 설명*

100, 200 : 타이밍 컨트롤러 110 : 카운터

120 : 메모리 130 : EEPROM

140 : 펄스 생성기 210 : 입력부

220 : 내부 인에이블 신호 생성부 230 : 데이터 처리부

240 : 제1 신호 처리부 250 : 제2 신호 처리부

300 : 표시패널 400 : 데이터 구동부

500 : 게이트 구동부 600 : 표시모듈

700 : 표시장치

Claims

유효 구간과 블랭크 구간으로 정의되는 복수의 펄스를 갖는 인에이블 신호를 입력받고, 각 펄스의 폭을 카운팅하는 카운터;

상기 각 펄스의 카운팅 값을 순차적으로 저장하는 메모리;

상기 메모리에 기 저장된 이전 펄스의 카운팅 값을 독출하고, 상기 이전 펄스의 카운팅 값으로부터 기 설정된 기준값을 감하여 비교값을 출력하는 비교기; 및

상기 비교값을 근거로 상기 이전 펄스의 블랭크 구간 내에 현재 펄스에 이용되는 제어신호를 발생시키는 펄스 생성기를 포함하는 것을 특징으로 하는 타이밍 컨트롤러.
제1항에 있어서, 상기 카운터는 기준 클럭을 입력받고, 상기 각 펄스의 유효 구간과 블랭크 구간 전체에 발생되는 상기 기준 클럭의 수를 카운팅하는 것을 특징으로 하는 타이밍 컨트롤러.
제1항에 있어서, 상기 카운터는 기준 클럭을 입력받고, 상기 각 펄스의 블랭크 구간에 발생되는 상기 기준 클럭의 수를 카운팅하는 것을 특징으로 하는 타이밍 컨트롤러.
제3항에 있어서, 상기 기준값은 상기 블랭크 구간의 카운팅 값보다 작은 것 을 특징으로 하는 타이밍 컨트롤러.
제1항에 있어서, 상기 기준값을 저장하는 EEPROM을 더 포함하는 것을 특징으로 하는 타이밍 컨트롤러.
유효 구간과 블랭크 구간으로 이루어진 복수의 펄스를 포함하는 외부 인에이블 신호에 응답하여 복수의 제어 신호 및 영상 데이터를 출력하는 타이밍 컨트롤러; 및

상기 영상 데이터에 응답하여 영상을 표시하는 표시 패널과, 상기 복수의 제어 신호에 응답하여 상기 표시패널을 제어하는 구동부를 갖는 패널 모듈을 포함하고,

상기 타이밍 컨트롤러는,

기 설정된 제1 기준 클럭을 이용하여 상기 외부 인에이블 신호를 내부 인에이블 신호로 변환하는 내부 인에이블 신호 생성부;

상기 내부 인에이블 신호를 근거하여 상기 영상 데이터를 변환하는 데이터 처리부;

상기 외부 인에이블 신호와 기 설정된 제2 기준 클럭을 이용하여 상기 외부 인에이블 신호의 상기 유효 구간보다 소정 시간 앞서서 발생되는 제1 제어신호를 생성하고, 상기 제1 제어신호를 상기 구동부로 제공하는 제1 신호 처리부; 및

상기 내부 인에이블 신호에 근거하여 제2 제어신호를 생성하고, 상기 제2 제 어신호를 상기 구동부로 제공하는 제2 신호 처리부를 포함하는 것을 특징으로 하는 표시장치.
제6항에 있어서, 상기 제1 신호 처리부는,

상기 외부 인에이블 신호를 입력받아서 각 펄스의 폭을 카운팅하는 카운터;

상기 각 펄스의 카운팅 값을 순차적으로 저장하는 메모리;

상기 메모리에 기 저장된 이전 펄스의 카운팅 값을 독출하고, 상기 이전 펄스의 카운팅 값으로부터 기 설정된 기준값을 감하여 비교값을 출력하는 비교기; 및

상기 비교값을 근거로 상기 이전 펄스의 블랭크 구간 내에 현재 펄스에 이용되는 상기 제1 제어신호를 발생시키는 펄스 생성기를 포함하는 것을 특징으로 하는 표시장치.
제7항에 있어서, 상기 카운터는 상기 제2 기준 클럭을 입력받고, 상기 각 펄스의 유효 구간과 블랭크 구간 전체에 발생되는 상기 제2 기준 클럭의 수를 카운팅하는 것을 특징으로 하는 표시장치.
제7항에 있어서, 상기 카운터는 상기 제2 기준 클럭을 입력받고, 상기 각 펄스의 블랭크 구간에 발생되는 상기 제2 기준 클럭의 수를 카운팅하는 것을 특징으로 하는 표시장치.
제7항에 있어서, 상기 기준값을 저장하는 EEPROM을 더 포함하는 것을 특징으로 하는 표시장치.
제6항에 있어서, 상기 내부 인에이블 신호 생성부는 상기 외부 인에이블 신호를 i분주(i는 2 이상의 정수임)하여 상기 외부 인에이블 신호의 각 펄스에 대응하여 i개의 펄스를 포함하는 상기 내부 인에이블 신호를 생성하는 것을 특징으로 하는 표시장치.
제11항에 있어서, 상기 내부 인에이블 신호의 각 펄스는 상기 외부 인에이블 신호의 유효 구간의 1/3에 해당하는 내부 유효 구간 및 상기 외부 인에이블 신호의 블랭크 구간의 1/3에 해당하는 내부 블랭크 구간을 갖는 것을 특징으로 하는 표시장치.
제6항에 있어서, 상기 구동부는,

상기 표시패널에 데이터 신호를 제공하는 데이터 구동부; 및

상기 표시패널에 게이트 신호를 순차적으로 제공하는 게이트 구동부를 포함하는 것을 특징으로 하는 표시장치.
제13항에 있어서, 상기 제1 제어신호는 상기 게이트 구동부의 구동을 개시하는 수직개시신호를 포함하는 것을 특징으로 하는 표시장치.
제14항에 있어서, 상기 기준값은 상기 블랭크 구간의 카운팅 값보다 작은 것을 특징으로 하는 표시장치.
제13항에 있어서, 상기 제1 제어신호는 상기 데이터 구동부로부터 출력되는 데이터 신호의 극성을 반전시키기 위한 반전신호를 포함하는 것을 특징으로 하는 표시장치.