KR20100022184A - 실리콘 웨이퍼의 금속 불순물 평가 방법 - Google Patents

실리콘 웨이퍼의 금속 불순물 평가 방법 Download PDF

Info

Publication number
KR20100022184A
KR20100022184A KR1020080080730A KR20080080730A KR20100022184A KR 20100022184 A KR20100022184 A KR 20100022184A KR 1020080080730 A KR1020080080730 A KR 1020080080730A KR 20080080730 A KR20080080730 A KR 20080080730A KR 20100022184 A KR20100022184 A KR 20100022184A
Authority
KR
South Korea
Prior art keywords
silicon wafer
silicon layer
polycrystalline silicon
metal impurities
heat treatment
Prior art date
Application number
KR1020080080730A
Other languages
English (en)
Other versions
KR100999358B1 (ko
Inventor
김자영
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020080080730A priority Critical patent/KR100999358B1/ko
Publication of KR20100022184A publication Critical patent/KR20100022184A/ko
Application granted granted Critical
Publication of KR100999358B1 publication Critical patent/KR100999358B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명에 따른 실리콘 웨이퍼 금속 불순물 평가 방법은, 다결정 실리콘층을 실리콘 웨이퍼 표면에 증착하여 상기 다결정 실리콘층 내 및 상기 실리콘 웨이퍼 표면부로 상기 실리콘 웨이퍼 내부의 금속 불순물을 포획시킨 뒤, 상기 다결정 실리콘층은 제거하고, 상기 실리콘 웨이퍼 표면부의 금속 불순물을 분석하는 방법이다. 특히, 상기 다결정 실리콘층 증착 후 상기 다결정 실리콘층을 증착한 온도보다 고온에서 상기 실리콘 웨이퍼를 열처리함으로써, 상기 다결정 실리콘층 내 및 상기 실리콘 웨이퍼 표면부로 포획된 금속 불순물이 시간이 경과해도 다시 상기 실리콘 웨이퍼 내부로 확산하지 못하도록 하여, 분석의 정확성을 높이는 데 특징이 있다.

Description

실리콘 웨이퍼의 금속 불순물 평가 방법{Method of estimating the concentration of metal contamination in wafer}
본 발명은 실리콘 웨이퍼의 불순물을 분석하는 방법에 관한 것으로, 더욱 상세하게는 실리콘 웨이퍼의 내부(bulk)에 존재하는 금속 불순물을 실리콘 웨이퍼 표면부로 확산시켜 평가하는 방법에 관한 것이다.
반도체 소자 제조시에 기판으로 사용되는 실리콘 웨이퍼는 제조 공정 동안 그 내부에 철(Fe), 구리(Cu), 알루미늄(Al), 니켈(Ni) 등과 같은 원치 않는 금속 불순물로 오염되기 쉽다. 이렇게 실리콘 웨이퍼 내부에 오염된 금속 불순물은 반도체 소자 제조시 반도체 소자의 전기적 특성에 치명적인 영향을 미칠 뿐만 아니라 반도체 소자 자체의 불량 원인이 되기 때문에 반드시 제거되어야 하고 실리콘 웨이퍼 내부에 존재하지 않아야 한다.
따라서, 이들 금속 불순물을 제거하기 위한 게터링(gettering) 방법이나 세정 방법 등이 다수 검토되고 있다. 또한 실리콘 웨이퍼 제조 공정에서 금속 오염을 제어하기 위하여 금속 불순물 농도를 정밀도 높게 고감도로 분석하는 방법이 매우 중요하다.
실리콘 웨이퍼 내부의 금속 불순물을 평가하기 위한 방법으로, 실리콘 웨이퍼의 일부나 전부를 불산(HF)과 질산(HNO3) 혼합액 등에 의해서 기상 또는 액상으로 용해시켜 그 용해액 중의 금속을 정량 분석하는 방법이 있다. 그리고, 실리콘 웨이퍼를 열처리함으로써 실리콘 웨이퍼 내부의 금속 불순물을 실리콘 웨이퍼 표면으로 이동시키고, 그 후 실리콘 웨이퍼 표면의 산화막을 기상 분해하여 회수액으로 금속 불순물을 회수하고, 상기 회수액을 분석 장치로 정량 분석하는 방법도 있다.
다른 방법으로는 실리콘 웨이퍼 표면에 다결정 실리콘층을 증착하여 상기 실리콘 웨이퍼 내부의 금속 불순물을 다결정 실리콘층 내에 포획한 다음 습식 에칭으로 다결정 실리콘층을 에칭하고 에칭된 용액을 추가적으로 증발시켜 증발된 용액에서 금속 불순물을 재포집하여 분석하는 방법이 있다. 그러나, 이 방법은 다결정 실리콘층을 습식 에칭할 때 2차 오염이 상당히 취약하고 분석의 검출 한계를 높이기 위해 추가적으로 증발시 상당한 오염이 발생할 뿐만 아니라 증발을 위한 초자류의 관리가 어렵다는 문제가 있다. 이에 따라, 검출한계가 상당히 높아지며 분석 시간이 증가하기 때문에 양산 적용의 방법으로는 적당하지 않다.
보다 개선된 방법으로서, 다결정 실리콘층을 실리콘 웨이퍼 표면에 증착하여 상기 실리콘 웨이퍼 내부에 존재하는 금속 불순물을 다결정 실리콘층 내에 포획한 다음 다결정 실리콘층만을 기상 에칭 방식을 이용하여 에칭하고 나서, 실리콘 웨이퍼 표면에 존재하는 금속 불순물을 분석함으로써 실리콘 웨이퍼 내부의 금속 불순물을 평가하는 방법이 이용되고 있다.
도 1은 이러한 방법 적용시 실리콘 웨이퍼에 다결정 실리콘층을 증착한 후 시간 경과에 따라 이차 이온 질량 분석(Secondary Ion Mass Spectroscopy : SIMS) 장비를 이용해서 실리콘 웨이퍼 깊이 방향으로 측정한 Ni 농도 그래프이다.
도 1의 (a)는 다결정 실리콘층 증착 직후의 그래프로서, 다결정 실리콘층을 증착한 직후에는 다결정 실리콘층 및 실리콘 웨이퍼 표면에 Ni이 포획되어 있는 것을 알 수 있다.
그러나, 다결정 실리콘층 증착 후 7일 경과시 그래프인 도 1의 (b)를 참조하면, 다결정 실리콘층 및 실리콘 웨이퍼 표면에서 초기 측정된 Ni 양보다 매우 적은 Ni 양이 측정된 것을 볼 수 있다. 이는 초기 다결정 실리콘층 증착 직후에는 실리콘 웨이퍼 내부의 Ni이 다결정 실리콘층 쪽으로 포획되었다가 시간이 경과할수록 다시 실리콘 웨이퍼 내부로 확산되었다는 증거이다.
이와 같이, 다결정 실리콘층을 증착한 이후에 시간의 경과에 따라 Ni의 측정량이 다르게 나타나기 때문에 종래의 방법으로는 정밀한 분석이 어렵다는 문제가 있다.
본 발명이 해결하고자 하는 과제는 실리콘 웨이퍼에 다결정 실리콘층 증착시 포획되었던 실리콘 웨이퍼 내부의 금속 불순물이 시간 경과에 따라 다시 실리콘 웨이퍼 내부로 확산되지 않고 표면부에 그대로 포획되어 있도록 함으로써, 실리콘 웨이퍼 내부의 금속 불순물 농도를 정확하게 분석할 수 있는 방법을 제공하는 것이 다.
상기 과제를 해결하기 위한 본 발명에 따른 실리콘 웨이퍼 금속 불순물 평가 방법은, 다결정 실리콘층을 실리콘 웨이퍼 표면에 증착하여 상기 실리콘 웨이퍼 내부에 존재하는 금속 불순물을 상기 다결정 실리콘층 내와 상기 실리콘 웨이퍼 표면부에 포획시키는 단계; 상기 다결정 실리콘층을 증착한 온도보다 고온에서 상기 실리콘 웨이퍼를 열처리하는 단계; 상기 다결정 실리콘층을 에칭하여 상기 실리콘 웨이퍼 표면부를 노출시키는 단계; 및 노출된 상기 실리콘 웨이퍼 표면부에 존재하는 금속 불순물을 분석함으로써 상기 실리콘 웨이퍼 내부의 금속 불순물을 평가하는 단계를 포함한다.
본 발명에 따르면, 실리콘 웨이퍼에 다결정 실리콘층 증착시 포획되었던 실리콘 웨이퍼 내부의 Ni과 같은 금속 불순물이 시간 경과에 따라 다시 실리콘 웨이퍼 내부로 확산되지 않고 표면부에 그대로 포획되어 있다. 따라서, 시간 경과에 따라 측정 양이 달라지지 않으므로 실리콘 웨이퍼 내부의 금속 불순물 농도를 정확하게 분석할 수 있다.
이하 첨부한 도면을 참조하여 본 발명에 관한 바람직한 실시예를 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
도 2는 본 발명의 실시예에 따른 실리콘 웨이퍼의 금속 불순물 평가 방법을 보여주는 순서도이다.
우선 평가할 실리콘 웨이퍼를 준비한다. 실리콘 웨이퍼는 표면에 자연 산화막(native oxide)이 형성되어 있거나 소정 산화 공정에 의해서 형성된 산화막이 존재한다. 실리콘 웨이퍼 표면에 다결정 실리콘층을 증착하기 전에 이러한 산화막부터 제거할 필요가 있다. 이에, 실리콘 웨이퍼 표면에 붙어 있는 오염물 제거를 위한 세정과 실리콘 웨이퍼 표면의 산화막 제거 공정을 실시한다(단계 S1). 이때 불산(HF) 수용액으로 실리콘 웨이퍼를 세정하게 되면 세정과 동시에 실리콘 웨이퍼 표면에 형성된 산화막 제거가 가능하다.
다음에, 다결정 실리콘층을 실리콘 웨이퍼 표면에 증착한다(단계 S2). 다결정 실리콘층의 증착은 예컨대 600℃ 정도의 온도에서 LPCVD(Low Pressure Chemical Vapor Deposition) 방법에 의할 수 있으며 100nm 내외의 두께로 증착할 수 있다. 다결정 실리콘층 증착에 의하여 실리콘 웨이퍼 내부에 존재하는 금속 불순물은 상기 다결정 실리콘층 내와 상기 실리콘 웨이퍼 표면부(표면과 표면으로부터 소정 깊이까지의 부분을 포함)에 포획된다.
계속하여, 상기 다결정 실리콘층을 증착한 온도보다 고온에서 상기 실리콘 웨이퍼를 열처리한다(단계 S3). 이 열처리의 목적은 상기 다결정 실리콘층 증착 후 상기 다결정 실리콘층 내부, 상기 실리콘 웨이퍼의 표면부 등에 포획된 금속 불 순물이 시간 경과에 따라 다시 상기 실리콘 웨이퍼 내부로 확산되어 들어가는 것을 방지하여 포획된 상태 그대로 가두어 두게 하기 위함이다.
앞의 다결정 실리콘층 증착 단계인 S2 종료 후 상기 실리콘 웨이퍼를 LPCVD 장비에서 언로딩하여 램프 가열 방식의 소정의 열처리 퍼니스(furnace)에 로딩한 후 램프의 온도를 승온시켜 열처리 단계 S3을 진행할 수 있다. 이 때 열처리시 가스 분위기는 N2, H2와 같은 가스 또는 그들을 포함하는 혼합 가스 또는 Ar과 같은 불활성 가스일 수 있다.
그러나, LPCVD 장비에서 열처리 퍼니스로의 이동 동안에 시간 지체 및 오염 등의 문제가 있으므로 다결정 실리콘층 증착 단계인 S2와 열처리 단계 S3를 인-시튜(in-situ)로 진행함이 바람직할 수 있다. 예컨대, LPCVD 장비에서 SiH4와 같은 소정의 반응가스를 이용해 다결정 실리콘층을 증착하여 단계 S2를 종료한 후, Ar과 같은 불활성 가스를 이용해 상기 LPCVD 장비 내에 잔류하는 반응가스 및 반응부산물들을 퍼지해낸다. 그런 다음, LPCVD 장비 내로 소정의 가스를 공급하여 열처리시의 가스 분위기로 바꿔주면서, 히터의 온도를 높여 열처리를 진행한다.
다결정 실리콘층 증착시의 온도가 600℃라면 열처리시의 온도는 그보다 고온이기만 하면 소기의 목적을 달성할 수 있는데, 바람직하게 1000℃ 정도로 하며, 열처리 시간은 20분 내지 60분 정도로 한다. 열처리 시간이 20분보다 짧으면 열처리에 의해 다결정 실리콘층 내에 금속 불순물을 가두어 두는 효과가 불충분할 수 있고, 열처리 시간이 60분보다 길면 공정 시간이 너무 길어져서 좋지 않다.
다음으로, 상기 다결정 실리콘층을 에칭하여 상기 실리콘 웨이퍼 표면부를 노출시킨다(단계 S4). 에칭은 예컨대 불산, 질산, 과산화수소수 증기를 이용한 기상 에칭 방식으로 실시할 수 있다. 이러한 기상 에칭에 의해 상기 실리콘 웨이퍼 표면에 산화막이 형성될 수 있는데, 산화막이 형성되어 있으면 후속의 분석을 위해 회수액을 상기 실리콘 웨이퍼 상에서 확산시킬 때 확산이 쉽게 되지 않으며 표면부에 부착한 금속을 회수하기 어려워지는 문제가 있다. 이에 상기 실리콘 웨이퍼 표면을 HF 증기에 추가로 노출시켜 상기 실리콘 웨이퍼 표면에 형성된 산화막을 기상 분해하는 과정을 더 거칠 수 있다.
다음, 노출된 상기 실리콘 웨이퍼 표면부에 존재하는 금속 불순물을 분석함으로써 상기 실리콘 웨이퍼 내부의 금속 불순물을 평가한다(단계 S5).
여기서의 평가는 여러 가지 방법으로 시행될 수 있는데, 예컨대 상기 실리콘 웨이퍼 표면에 존재하는 금속 불순물을 회수하여 분석하거나, 혹은 검출 장비를 이용해 상기 실리콘 웨이퍼 표면에 대해 직접 분석할 수 있다.
구체적으로, 상기 실리콘 웨이퍼의 표면에 확산된 금속 불순물을 기상 분해하여 금속 불순물을 포함하는 회수액을 제작하고, 분석 장비를 이용하여 상기 회수액 중의 금속 불순물의 농도를 평가하는 것이다. 여기서 상기 실리콘 웨이퍼 표면의 금속 불순물을 회수한 기체는 불산 또는 불산/과산화수소의 혼합액을 이용하여 회수액을 형성한다. 이 때 상기 실리콘 웨이퍼 표면의 금속 불순물을 회수하기 위하여 실리콘 웨이퍼 표면 처리 장치(wafer surface preparation system : WSPS)를 적용한다. 상기 WSPS는 로봇 암을 사용하여 실리콘 웨이퍼의 국부적인 오염도 회 수할 수 있다. 다음에 원자흡광 분석 장치(Atomic Absorption Spectroscopy : AAS) 또는 유도결합 플라즈마 질량분석 장치(Inductively Coupled Plasma Mass Spectrometry : ICP-MS)를 이용하여 상기 회수액을 분석하여 상기 실리콘 웨이퍼 내부의 금속 불순물의 양(농도)을 평가할 수 있다.
다른 예로, 특히 엑스선 전반사 형광 분석기(Total reflection X-ray Fluorescence : TXRF) 등을 이용하면 상기 실리콘 웨이퍼의 표면부를 직접 분석하여 금속 불순물의 농도를 바로 평가할 수 있다.
도 3은 실리콘 웨이퍼에 다결정 실리콘층을 증착한 후 열처리를 실시하는 본 발명에 따라 시간이 경과하여도 Ni와 같은 금속 불순물이 실리콘 웨이퍼 내부로 확산되어 들어가는 것이 방지된 것을 확인하기 위한 그래프이다. 본 발명에 따라 다결정 실리콘층 증착 후의 열처리까지 실시한 다음, 시간 경과에 따라 SIMS 장비를 이용해서 실리콘 웨이퍼 깊이 방향으로 Ni 농도를 측정하였다.
도 3의 (a)는 다결정 실리콘층 증착 직후(열처리까지 실시)의 그래프로서, 다결정 실리콘층을 증착한 직후 다결정 실리콘층 내부 및 실리콘 웨이퍼 표면부에 Ni이 포획되어 있는 것을 알 수 있다.
도 3의 (b)는 다결정 실리콘층 증착 후 7일 경과시의 그래프인데, 표면부에 포획된 Ni이 시간이 경과하더라도 실리콘 웨이퍼 내부로 확산되어 들어가지 않고 표면부에 그대로 포획되어 있는 것을 볼 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상 의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다.
도 1은 실리콘 웨이퍼에 다결정 실리콘층을 증착한 후 시간 경과에 따라 이차 이온 질량 분석(Secondary Ion Mass Spectroscopy : SIMS) 장비를 이용해서 실리콘 웨이퍼 깊이 방향으로 측정한 Ni 농도 그래프이다.
도 2는 본 발명의 실시예에 따른 실리콘 웨이퍼의 금속 불순물 평가 방법을 보여주는 순서도이다.
도 3은 실리콘 웨이퍼에 다결정 실리콘층을 증착한 후 열처리를 실시하는 본 발명에 따라 시간이 경과해도 Ni와 같은 금속 불순물이 실리콘 웨이퍼 내부로 확산되어 들어가는 것이 방지된 것을 확인하기 위한 그래프이다.

Claims (4)

  1. 다결정 실리콘층을 실리콘 웨이퍼 표면에 증착하여 상기 실리콘 웨이퍼 내부에 존재하는 금속 불순물을 상기 다결정 실리콘층 내와 상기 실리콘 웨이퍼 표면부에 포획시키는 단계;
    상기 다결정 실리콘층을 증착한 온도보다 고온에서 상기 실리콘 웨이퍼를 열처리하는 단계;
    상기 다결정 실리콘층을 에칭하여 상기 실리콘 웨이퍼 표면부를 노출시키는 단계; 및
    노출된 상기 실리콘 웨이퍼 표면부에 존재하는 금속 불순물을 분석함으로써 상기 실리콘 웨이퍼 내부의 금속 불순물을 평가하는 단계를 포함하는 실리콘 웨이퍼 금속 불순물 평가 방법.
  2. 제1항에 있어서, 상기 다결정 실리콘층 증착 단계와 상기 열처리 단계는 인-시튜(in-situ)로 진행하는 것을 특징으로 하는 실리콘 웨이퍼 금속 불순물 평가 방법.
  3. 제2항에 있어서, LPCVD 장비 내에서 상기 다결정 실리콘층을 증착한 다음, 상기 LPCVD 장비 내를 퍼지하고 나서, 상기 LPCVD 장비 내를 열처리시의 가스 분위기로 바꿔주면서 승온시켜 상기 열처리를 진행하는 것을 특징으로 하는 실리콘 웨 이퍼 금속 불순물 평가 방법.
  4. 제1항 내지 제3항 중 어느 하나의 항에 있어서, 상기 열처리시의 온도는 1000℃, 열처리 시간은 20분 내지 60분인 것을 특징으로 하는 실리콘 웨이퍼 금속 불순물 평가 방법.
KR1020080080730A 2008-08-19 2008-08-19 실리콘 웨이퍼의 금속 불순물 평가 방법 KR100999358B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080080730A KR100999358B1 (ko) 2008-08-19 2008-08-19 실리콘 웨이퍼의 금속 불순물 평가 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080080730A KR100999358B1 (ko) 2008-08-19 2008-08-19 실리콘 웨이퍼의 금속 불순물 평가 방법

Publications (2)

Publication Number Publication Date
KR20100022184A true KR20100022184A (ko) 2010-03-02
KR100999358B1 KR100999358B1 (ko) 2010-12-09

Family

ID=42174783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080080730A KR100999358B1 (ko) 2008-08-19 2008-08-19 실리콘 웨이퍼의 금속 불순물 평가 방법

Country Status (1)

Country Link
KR (1) KR100999358B1 (ko)

Also Published As

Publication number Publication date
KR100999358B1 (ko) 2010-12-09

Similar Documents

Publication Publication Date Title
JP5720297B2 (ja) シリコンウェーハの金属汚染分析方法
JP6118031B2 (ja) 不純物分析装置及び方法
JP6108367B1 (ja) シリコン基板用分析装置
JP3494102B2 (ja) シリコンウエーハ中の金属不純物濃度評価方法
KR100263512B1 (ko) 실리콘 웨이퍼 내부의 불순물 분석방법
JP2007281119A (ja) 熱処理評価用ウェーハ、熱処理評価方法、および半導体ウェーハの製造方法
JP6063616B2 (ja) シリコン試料の分析方法
TWI635275B (zh) 清淨度評價方法、洗淨條件決定方法以及矽晶圓之製造方法
JP3680476B2 (ja) 熱処理評価用ウェーハおよびこれを用いた熱処理評価方法
JP5413342B2 (ja) シリコンウェーハ表層部のエッチング方法およびシリコンウェーハの金属汚染分析方法
JP2002368052A (ja) 珪素脱離方法及びシリコンウェーハの不純物分析方法
KR100999358B1 (ko) 실리콘 웨이퍼의 금속 불순물 평가 방법
KR101763363B1 (ko) 에피택시 전의 인 시츄 프리 클린
JP2973638B2 (ja) 不純物の分析方法
US6146909A (en) Detecting trace levels of copper
JP2001242052A (ja) 半導体基板又は薬品の不純物分析方法
JP2009294091A (ja) シリコンウェーハ中の汚染物の分析方法
CN111868888B (zh) 掺硼p型硅晶片的蚀刻方法、金属污染评价方法及制造方法
JP6603934B2 (ja) シリコン基板の分析方法
JP4760458B2 (ja) 半導体ウェーハ収納容器の金属汚染分析方法
KR100772280B1 (ko) 광학, 전자공학 또는 광전자공학용 기판의 원소 분석방법
KR100947786B1 (ko) 웨이퍼의 벌크 금속 불순물 평가방법
JP4232457B2 (ja) シリコン基板表面に存在する表面酸化膜中の金属不純物分析方法
US20090277875A1 (en) Method for the Determination of the Surface Occupation of a Silica Glass Component
JP2023161361A (ja) 表面金属汚染評価用標準試料の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130926

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140926

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170927

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 9