KR20100016491A - 광전 소자 - Google Patents

광전 소자 Download PDF

Info

Publication number
KR20100016491A
KR20100016491A KR1020097023646A KR20097023646A KR20100016491A KR 20100016491 A KR20100016491 A KR 20100016491A KR 1020097023646 A KR1020097023646 A KR 1020097023646A KR 20097023646 A KR20097023646 A KR 20097023646A KR 20100016491 A KR20100016491 A KR 20100016491A
Authority
KR
South Korea
Prior art keywords
contact
semiconductor body
layer
active region
region
Prior art date
Application number
KR1020097023646A
Other languages
English (en)
Other versions
KR101457247B1 (ko
Inventor
스테판 일렉
안드레아스 플로쓸
알렉산더 헤인들
패트릭 로드
디터 아이슬러
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20100016491A publication Critical patent/KR20100016491A/ko
Application granted granted Critical
Publication of KR101457247B1 publication Critical patent/KR101457247B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 복사 생성에 적합한 활성 영역(4)을 갖는 반도체 층 시퀀스를 포함한 반도체 몸체(2), 상기 반도체 몸체상에 배치된 반사체층(72) 및 2개의 전기 접촉부들(7, 8)을 포함하고, 이 때 두 개의 접촉부들 중 제1 접촉부(7)는 반사체층을 향한 활성 영역의 측에서 상기 반도체 몸체와 전기 전도적으로 연결되고, 두 개의 접촉부들 중 제2 접촉부(8)는 반사체층과 반대 방향에 위치한 활성 영역의 측에서 상기 반도체 몸체와 전기 전도적으로 연결되며, 상기 반사체층은 상기 제2 접촉부의 일부 영역과 상기 반도체 몸체 사이에 배치된다.
Figure P1020097023646
리세스, 관통부, 브래그 거울, 반사체층, 활성 영역

Description

광전 소자{OPTOELECTRONIC COMPONENT}
본 발명은 광전 소자에 관한 것이다.
본 발명의 과제는 효율적 광전 소자, 특히 효율적 복사 방출 소자를 제공하는 것이다.
상기 과제는 독립 청구항에 따른 소자를 통해 해결된다. 유리한 형성예들 및 발전예들은 종속 청구항들의 주제이다.
제1 실시예에 따르면, 광전 소자는 활성 영역을 갖는 반도체 층 시퀀스를 구비한 반도체 몸체를 포함한다. 또한, 소자는 활성 영역의 서로 다른 측에서 상기 반도체 몸체와 전기 전도적으로 연결되는 2개의 전기 접촉부들을 더 포함한다. 이 때, 두 개의 접촉부들 중 제1 접촉부의 일부 영역은, 상기 두 개의 접촉부들 중 제2 접촉부와 반도체 몸체 사이에 배치되고, 상기 일부 영역에서 두 개의 접촉부들은 전기적으로 서로 절연된다.
바꾸어 말하면, 광전 소자는 반도체 몸체상에 배치되고 활성 영역의 동일한 측에서 서로 겹치는 2개의 접촉부들을 포함하며, 상기 접촉부들은 활성 영역의 서로 다른 측에서 상기 반도체 몸체와 전기 전도적으로 연결되며, 상기 접촉부들이 겹치는 영역에서 상기 접촉부들은 서로 전기적으로 절연된다.
두 개의 접촉부들은 반도체 몸체, 특히 활성 영역의 동일한 측에서 겹침 영역에 배치되므로, 일 접촉부를 이용하여 반도체 몸체를 위한 전기적 접촉이 형성될 뿐만 아니라, 상기 반도체 몸체, 특히 활성 영역의 동일한 측에 위치한 다른 접촉부를 이용하여 활성 영역의 래터럴 연장 방향에 걸쳐 전류 확산이 이루어질 수 있다. 따라서, 반도체 몸체의 나머지 측에는 금속을 함유하거나 금속성인 접촉 부재들이 구비되지 않거나, 실질적으로 구비되지 않을 수 있다. 이 때의 접촉 부재들은 가령 반도체 몸체를 위한 전기 접촉을 형성하거나 전류를 확산하는 역할을 하는 구조들을 말한다. 상기와 같이 결정적으로 흡수 역할을 하는 경우가 많은 대면적 접촉 부재들은 반도체 몸체의 동일한 측에 배치될 수 있다.
그러므로, 소자의 아웃커플링면(outcoupling surface)에는 간단히 상기와 같은 흡수 부재들이 구비되지 않거나, 실질적으로 구비되지 않는다. 소자로부터 아웃커플링될 수 있는 복사속은 증가할 수 있다는 이점이 있다.
바람직한 형성예에서, 활성 영역은 복사 생성에 적합하다. 활성 영역은 자외선, 가시광선 또는 적외선 스펙트럼 영역에서 복사를 생성하도록 형성될 수 있다.
다른 바람직한 형성예에서, 제1 접촉부가 반도체 몸체와 제2 접촉부 사이에 배치되는 일부 영역에서 상기 두 개의 접촉부들 사이에 절연층이 배치되며, 상기 절연층에 의해 상기 두 개의 접촉부들이 전기적으로 서로 절연된다. 그러므로 두 개의 접촉부들의 단락은 방지될 수 있다.
다른 바람직한 형성예에서, 반도체 몸체와 제1 접촉부 사이에 제2 접촉부의 일부 영역이 배치되며, 상기 두 개의 접촉부들은 상기 영역에서 전기적으로 서로 절연된다. 바람직하게는, 경우에 따라서 다른 절연층이 구비되며, 상기 다른 절연층은 두 개의 접촉부들 사이에서 상기 일부 영역에 배치되고, 상기 접촉부들이 서로 전기적으로 절연된다.
반도체 몸체로부터 관찰했을 때, 소자의 일부 영역에는 제1 접촉부의 영역, 절연층, 제2 접촉부의 영역, 다른 절연층, 제1 접촉부의 또 다른 영역이 순서대로 위치할 수 있다.
절연층(들)은 반도체 몸체상에 도포되는 것이 유리하며, 더욱 바람직하게는 반도체 몸체상에 증착된다. 절연층(들)에 적합한 물질은 예를 들면 질화 실리콘, 산화 실리콘 또는 질산화 실리콘이 있다.
다른 바람직한 형성예에서, 반도체 몸체상에 반사체층이 배치된다. 바람직하게는, 반사체층은 반도체 몸체상에 증착된다. 반사체층을 이용하면, 반도체 몸체로부터 방출되어 상기 반사체층에 입사된 복사가 상기 반도체 몸체로 재귀반사될 수 있다. 따라서, 활성 영역과 반대 방향에 위치한 반사체층의 측에 배치되는 부재들에서 복사가 흡수되는 일이 예방될 수 있다.
전체적으로, 반도체 몸체의 동일한 측에 접촉부들이 겹쳐서 배치됨으로써, 아웃커플링 효율 -활성 영역에서 생성된 복사속 대 소자로부터 아웃커플링된 복사속의 비율- 이 향상될 수 있다.
다른 실시예에 따른 광전 소자는 반도체 몸체를 포함하며, 상기 반도체 몸체는 복사 생성에 적합한 활성 영역을 구비한 반도체 층 시퀀스를 포함한다. 또한, 광전 소자는 반도체 몸체상에 배치된 반사체층, 및 2개의 접촉부들을 포함한다. 이 때, 두 개의 접촉부들 중 제1 접촉부는 반사체층을 향한 활성 영역의 측에서 반도체 몸체와 전기 전도적으로 연결된다. 두 개의 접촉부들 중 제2 접촉부는 반사체층과 반대 방향에 위치한 활성 영역의 측에서 반도체 몸체와 전기 전도적으로 연결되며, 이 때 반사체층, 특히 상기 반사체층의 일부는 제2 접촉부의 일부 영역과 반도체 몸체 사이에 배치된다.
반도체 몸체, 특히 활성 영역과 제2 접촉부 사이에 반사체층이 배치되므로, 활성 영역과 반대 방향에 위치한 반사체층의 측에 배치된 접촉부의 일부 영역에서 복사가 흡수되는 일이 감소하거나 방지될 수 있다.
반사체층은 활성 영역에서 생성되어야 할 복사를 반사하도록 형성되는 것이 적합하다. 반사체층은 활성 영역에서 생성된 복사에 대해 80% 이상, 바람직하게는 90% 이상, 더욱 바람직하게는 95% 이상의 반사도를 가지는 것이 적합하다.
다른 바람직한 형성예에서, 반사체층은 전기 절연성으로 형성된다. 전기 절연성 반사체층은 예를 들면 유전체 다층 구조로서 실시될 수 있고, 상기 유전체 다층 구조는 크고 작은 굴절률을 가진 층들을 교번적으로 포함한다.
반사체층에는 접촉부들 중 하나 -제1 접촉부 또는 제2 접촉부- 를 이용하여 반도체 몸체에 대한 접촉을 형성하기 위해, 더욱 바람직하게는, 두 개의 접촉부들에 의해 반도체 몸체에 대한 접촉을 형성하기 위해 홈이 파인다. 후자의 경우는, 반사체층이 전기 절연성으로 형성될 때 더욱 적합하다.
다른 바람직한 형성예에서, 접촉부들 중 하나, 바람직하게는 제1 접촉부는 반사체층을 포함한다. 이 경우, 반사체층은 전기 전도성으로 실시된다. 바람직하게는, 전도성 반사체층은 금속 또는, 바람직하게는 금속을 함유한 합금을 포함한다. 금속은 반사도가 매우 높다는 특징이 있다. 유전체 다층 구조에 비해, 금속화물(metallization) 또는 금속계 합금을 포함하는 반사체층의 반사도는, 상기 반사체층에 입사되는 각도에 대한 의존도가 낮다.
바람직하게는, 접촉부들은 반도체 몸체에 도포되며, 더욱 바람직하게는 증착법을 이용하여 상기 반도체 몸체상에 형성된다. 일 접촉부 또는 두 개의 접촉부들은 금속화물 또는 합금으로 이루어진 접촉부를 포함할 수 있다.
다른 바람직한 형성예에서, 제1 접촉부는 상기 제1 접촉부가 반도체 몸체와 전기 전도적으로 연결될 때 경유하는 접촉층을 포함한다. 바람직하게는, 접촉층은 반도체 몸체에 직접 접한다. 접촉층의 일부 영역은 제2 접촉부와 반도체 몸체 사이에 배치될 수 있다.
접촉층은 반사체층으로서 형성될 수 있거나, 상기 반사체층이 반도체 몸체와 반대 방향에 위치한 접촉층의 측에 배치될 수 있다. 접촉층이 별도로 구비되는 후자의 경우, 반도체 몸체에 대한 접촉 형성을 위해, 그리고 반사체층을 위해 -접촉층을 이용하여 반도체 몸체에 대한 양호한 접촉을 형성하거나, 높은 반사도를 갖는 반사체층을 위해- 각각 매우 적합한 물질들이 사용될 수 있다는 이점이 있다.
다른 바람직한 형성예에서, 반도체 몸체상에 부착층이 배치된다. 부착층은 반도체 몸체에 직접 접하는 것이 유리하다. 바람직하게는, 부착층은 접촉부들 중 하나, 특히 제1 접촉부를 위한 물질이 반도체 몸체에 더 잘 부착되도록 형성된다. 부착층은 제1 접촉부를 위한 부착층으로 형성될 수 있다. 특히, 부착층은, 상기 반도체 몸체와 반대 방향에 있는 상기 부착층의 측에 배치되며, 특히 상기 부착층에 인접하는 제1 접촉부의 물질보다, 상기 부착층이 상기 반도체 몸체에 더 강하게 부착되도록 형성될 수 있다. 대안적 또는 보완적으로, 상기 부착층은 반도체 몸체로부터 배치된 부착층의 측에 위치하며, 특히 상기 부착층에 인접한 제1 접촉부의 물질이 상기 반도체 몸체보다 상기 부착층에 더 강하게 부착되도록 형성될 수 있다.
부착층은 전기 전도성으로 실시될 수 있다. 부착층은, 접촉부들 중 하나의 일부, 특히 제1 접촉부의 일부일 수 있다. 부착층은 금속 또는 합금을 포함하거나 그것으로 구성되는 것이 유리하다. 예를 들면, 부착층은 Ti를 포함한다. 부착층은 접촉층과 반도체 몸체 사이, 또는 반사체층과 반도체 몸체 사이에 배치될 수 있다. 부착층은 접촉층 및/또는 반도체 몸체에 직접 접하는 것이 유리하다. 부착층은 접촉층 내지 반사체층과 반도체 몸체 사이에 전체면으로 배치된다. 그러므로, 접촉 물질이 반도체 몸체로부터 박리(delaminating)되는 위험이 감소할 수 있다. 부착층은 10 nm 이하, 바람직하게는 5 nm 이하, 더욱 바람직하게는 3 nm 이하, 가령 2 nm이하의 두께를 가질 수 있다. 부착층은 반투명으로 형성될 수 있다. 부착층은 예를 들면 섬형(island-shape)과 같이 비연속적으로 형성된 층으로서 실시될 수 있다.
다른 바람직한 형성예에서, 제1 접촉부의 전기 전도성 반사체층과 반도체 몸체 사이에 유전체 거울층 -즉 전기 절연성 거울층- 이 배치된다. 거울층은 반사체층과 접촉층 사이, 또는 접촉층과 부착층 사이에 배치될 수 있다.
유전체 거울층과 반사체층이 조합됨으로써, 반도체 몸체로의 복사의 재귀 반사, 및 특히 소자의 아웃 커플링면으로의 복사 반사가 가능한 한 개선될 수 있다. 특히, 반사체층과 유전체 거울층을 포함하여 전체 반사도가 높은 병합식 거울이 형성될 수 있다.
다른 바람직한 형성예에서, 반도체 몸체상에, 특히 반사체층 및/또는 접촉층이 배치된 측에 전기 전도성이며 복사 투과성인 층이 배치된다. 상기 층은 제1 접촉부의 일부일 수 있다.
복사 투과성이며 전기 전도성인 층은 산화물, 특히 산화 금속을 포함할 수 있으며, 예를 들면 산화 아연, 산화 주석 또는 인듐 주석 산화물을 포함할 수 있다.
또한 바람직하게는, 복사 투과성이며 전기 전도성인 층은 반도체 몸체의 주 연장 방향에 걸쳐 래터럴 전류 분포가 일어나도록 하기 위한 것으로, 특히 전류 확산층으로서 형성된다. 래터럴 방향으로의 전도도(횡전도도)가 높으므로, 전하 캐리어들은 반도체 몸체에 걸쳐 래터럴 방향으로 대면적이며 균일하게 분포할 수 있다. 따라서 상기 전하 캐리어들은 반도체 몸체에 걸쳐 균일하고 대면적으로 분포하면서 상기 반도체 몸체에 주입될 수 있다.
복사 투과성이며 전기 전도성인 층은 상기 층의 측면에서 반도체 몸체를 한정하는 반도체 물질보다 작은 굴절률을 가질 수 있다. 굴절률 점프에 의해, 상기 층은 제1 접촉부의 거울층으로서 형성될 수 있고, 이 때 상기 거울층은 전기 전도성이며 복사 투과성이다.
복사 투과성이며 전기 전도성인 층은 상기에 기술한 바와 같은 유전체 거울층에 대해 추가적으로 구비될 수 있다. 유전체 거울층이 추가적으로 구비되면, 반도체 몸체의 상기 측에서 전체 반사도는 더욱 증가할 수 있다. 바람직하게는, 상기 층은 반사체층 내지 접촉층과 반도체 몸체 사이에 배치된다. 또한, 상기 층은 유전체 거울층과 반도체 몸체 사이에 배치될 수 있다. 상기 층의 두께는 200 nm 이하, 바람직하게는 100 nm 이하일 수 있다. 복사 투과성이며 전기 전도성인 층은 반도체 몸체에 직접 접하는 것이 유리하다. 복사 투과성이며 전기 전도성인 층은 접촉층 및/또는 부착층을 대체할 수 있다. 또는, 상기 복사 투과성이며 전기 전도성인 층이 부착층 및/또는 접촉층에 대해 추가적으로 구비될 수 있다. 전자의 경우, 부착층은 복사 투과성이며 전기 전도성인 층이 반도체 몸체에 부착되는 것을 개선하기 위해 형성되는 것이 적합하다. 후자의 경우, 접촉층은 복사 투과성이며 전기 전도성인 층에 대한 양호한 전기 접촉을 형성하기 위해 형성되는 것이 적합하다.
다른 바람직한 형성예에서, 제2 접촉부는, 제1 접촉부 내지 반사체층이 반도체 몸체와 상기 제2 접촉부 사이에서 배치되는 일부 영역으로부터 시작하여 상기 일부 영역과 반대 방향에 위치한 활성 영역의 측까지 연장되며, 상기 측에서 반도체 몸체와 전기 전도적으로 연결된다.
다른 바람직한 형성예에서, 제2 접촉부는 반도체 몸체를 래터럴 방향에서 한정하는 일 측면 옆에서, 활성 영역의 일 측으로부터 상기 활성 영역의 다른 측에 이르기까지 연장된다. 제2 접촉부는, 상기 제2 접촉부가 활성 영역을 경유하며 연장되는 영역에서, 상기 활성 영역과 전기적으로 절연되는 것이 적합하다. 이를 위해, 예를 들면, 상기에 언급한 절연층들 중 하나 또는 경우에 따라서 추가적인 절연층이 제2 접촉부의 상기 영역과 활성 영역 사이에 구비된다.
다른 바람직한 형성예에서, 활성 영역은 하나 이상의 관통부들을 포함한다. 제2 접촉부는 관통부를 통과하며 활성 영역의 일 측으로부터 활성 영역의 다른 측으로 연장될 수 있다. 관통부 내지 관통부들의 영역에서 활성 영역은 홈이 파이는 것이 적합하다. 관통부 내지 관통부들은 래터럴 방향으로 반도체 몸체에 의해 둘러싸이며 한정된다. 또한, 제2 접촉부는 관통부 내지 관통부들의 영역에서 활성 영역과 전기적으로 절연되는 것이 적합하다. 예를 들면, 전기적 절연을 위해, 상기에 언급한 절연층들 중 하나 또는 경우에 따라서 추가적인 절연층이 상기 제2 접촉부와 활성 영역 사이의 관통부 내지 관통부들의 영역에 배치된다.
제2 접촉부가 활성 영역을 경유하며 연장되는 영역에서 상기 제2 접촉부를 활성 영역으로부터 절연시킴으로써, 소자의 단락이 방지될 수 있다.
경우에 따라서, 절연층은 (추가적인) 유전체 거울층으로 역할할 수 있고, 특히 그러한 유전체 거울층으로 형성될 수 있다. 관통부의 영역에서는, 유전체 거울층에서 복사가 더 많이 반도체 몸체로 재귀 반사될 수 있다.
바람직하게는, (각각의) 관통부의 벽은 활성 영역에 대해 경사지거나/경사지고 반사체층의 측면에서 반도체 몸체를 한정하는 표면에 대해 경사진다. 반도체 몸체에서 복사 진행은, -예를 들면 그에 상응하여 형성된 유전체 거울층에서의 반사 및/또는 관통부의 영역에 배치된 제2 접촉부의 접촉 물질에서의 반사에 의해- 가능한 한 방해받을 수 있고, 아웃커플링된 복사속은 간단히 증가할 수 있다. 이러한 경사각은 35°이상 55°이하, 예를 들면 45°가 매우 유리한 것으로 확인되었다.
다른 바람직한 형성예에서, 제2 접촉부는 접촉층을 포함한다. 접촉층은 반도체 물질에 대한 전기적 접촉을 형성하기 위해 구비되는 것이 적합하다. 바람직하게는, 접촉층은 금속을 함유하거나, 합금계 특히 금속 또는 금속 합금으로 실시된다. 예를 들면, 접촉층은 Pt를 포함하거나 그것으로 구성될 수 있다. 접촉층은 반도체 몸체에 대한 제2 접촉부의 접촉점, 예를 들면 반도체 몸체의 리세스 영역에 국부적으로, 그리고 바람직하게는, 반도체 물질에 대한 제2 접촉부의 각 접촉점에 구비될 수 있다.
다른 바람직한 형성예에서, 제2 접촉부는 전기 전도성 거울층을 포함한다. 바람직하게는, 상기 거울층은 제2 접촉부가 반사체층에 비해 활성 영역에 더 가깝게 배치되는 영역에 배치된다. 거울층은 활성 영역을 통과하는 관통부의 영역, 예를 들면 리세스에 배치되는 것이 적합하다. 거울층은 반도체 몸체와 반대 방향에 위치한 제2 접촉부의 접촉층의 측에 배치될 수 있다. 접촉층은 거울층과 반도체 몸체 사이에 배치될 수 있다. 복사는 거울층의 관통부의 영역에서 더 많이 반사될 수 있다. 거울층은 예를 들면 Al 또는 Ag와 같은 금속이나 합금을 포함하거나 그것으로 구성될 수 있다.
다른 바람직한 형성예에서, 제1 접촉부, 특히 접촉층은 제2 접촉부가 통과하도록 관통된다. 제2 접촉부는 활성 영역과 반대 방향에 위치한 제1 접촉부의 측으로부터 제1 접촉부, 특히 상기 접촉층을 통과하여, 상기 활성 영역을 향한 제1 접촉부의 측까지 연장될 수 있다.
다른 바람직한 형성예에서, 반사체층은 제2 접촉부가 통과하도록 관통된다. 제2 접촉부는 상기 관통된 반사체층을 통과하여, 활성 영역과 반대 방향에 위치한 반사체층의 측으로부터 상기 활성 영역을 향한 반사체층의 측까지 통과할 수 있다. 절연성 반사체층인 경우, 상기 반사체층은 반도체 몸체에 대한 제1 접촉부의 접촉 형성을 위해서도 관통되는 것이 바람직하다.
다른 바람직한 형성예에서, 제2 접촉부는 복수 개의 별도의 접촉점들에서 반도체 몸체와 전기 전도적으로 연결된다. 접촉점들은 반도체 몸체에 걸쳐 균일하게 분포하는 것이 바람직하다.
다른 바람직한 형성예에서, 제2 접촉부는 활성 영역 및 특히 반도체 몸체를 래터럴 방향으로 -즉 활성 영역의 주 연장 방향으로- 한정하는 측면 옆에서 적어도 부분적으로 바(bar)형 또는 프레임형으로 형성된다.
다른 바람직한 형성예에서, 반도체 몸체에 대한 제1 접촉부의 접촉면, 특히 상기 접촉면의 면적은 반도체 몸체에 대한 제2 접촉부의 접촉면, 특히 상기 접촉면의 면적보다 크다.
다른 바람직한 형성예에서, 제2 접촉부와 전기 전도적으로 연결되는 반도체 몸체의 반도체 물질은, 제1 접촉부와 전기 전도적으로 연결되는 반도체 몸체의 반도체 물질보다 래터럴 방향에서 더 큰 전도도를 가진다. 제2 접촉부와 반도체 몸체 사이의 접촉면이 더 작음에도 불구하고, 래터럴 방향에서의 전도도 -즉 활성 영역의 주 연장 방향에 대해 평행한 전도도- 가 더 높기 때문에 활성 영역의 연장 방향으로 래터럴 전류 확산이 간단히 이루어질 수 있다. 그러므로, 접촉이 적은 면적으로 이루어짐에도 불구하고, 전하 캐리어들은 예를 들면 접촉점들에 의해 대면적으로, 그리고 바람직하게는 균일하게 활성 영역으로 주입될 수 있으며, 상기 전하 캐리어들은 활성 영역에서 복사 생성하며 재조합될 수 있다.
다른 바람직한 형성예에서, 제2 접촉부는 전류 확산 영역을 포함한다. 제1 접촉부의 일부 영역, 특히 접촉층의 일부 영역은 전류 확산 영역과 반도체 몸체 사이에 배치되는 것이 바람직하다. 경우에 따라서 전기 절연성인 반사체층은 전류 확산 영역과 반도체 몸체 사이에 배치될 수 있다. 전류 확산 영역은 반도체 몸체에 걸쳐 연장되는 하나 이상의 접촉 트랙들(contact tracks)을 포함할 수 있다. 접촉 트랙은 활성 영역의 복수 개의 관통부들에 걸쳐 연장될 수 있다. 전류 확산 영역을 이용하면, 반도체 몸체의 주 연장 방향에 걸쳐 전하 캐리어가 분포할 수 있다. 이후, 확산된 전하 캐리어들은 제2 접촉부와 반도체 몸체의 접촉면을 경유하여, 예를 들면 반도체 몸체상에 걸쳐 분포되는 접촉점들을 경유하여 반도체 몸체로 주입될 수 있다. 전류 확산 영역에 의해, 전하 캐리어들은 접촉점들로 안내될 수 있다. 제2 접촉부의 전류 확산 영역은 제1 접촉부로부터 전기적으로 절연되는 것이 적합하다. 그러므로, 접촉부들의 단락은 방지될 수 있다.
두 개의 접촉부들은, 반도체 몸체의 공통의 표면에 걸쳐, 특히 폭 넓게 연장될 수 있다. 상기 표면측에서 접촉부들은 서로 절연되는 것이 적합하다. 특히, 일 접촉부는 두 개의 접촉부들을 서로 절연시키는 절연 물질, 예를 들면 절연층 및 경우에 따라서 다른 절연층에 국부적으로 매립될 수 있다.
다른 바람직한 형성예에서, 접촉부들은 각각 연결면을 포함한다. 각각의 연결면은 활성 영역과 반대 방향에 위치하는 것이 바람직하다.
연결면들에 의해, 소자는 외부에서 전기적으로 접촉될 수 있다. 각각의 연결면은, 상기 연결면들 중 하나에 부속하는, 외부 커넥터 캐리어의 연결 리드와 전기 전도적으로 연결되기 위해 구비되는 것이 바람직하다. 커넥터 캐리어는 예를 들면 연결 리드용 도전로들을 포함한 도체판일 수 있다. 연결면들은 예를 들면 땜납층을 이용하여 형성될 수 있다.
다른 바람직한 형성예에서, 접촉부들 중 하나 -즉 제1 접촉부 또는 제2 접촉부- 의 연결면은 반사체층, 유전체 거울층, 제1 접촉부의 접촉층 및/또는 제1 접촉부의 일부 영역과 반대 방향에 위치한 활성 영역의 측, 그리고 특히 반도체 몸체의 측에 배치된다. 상기 제1 접촉부의 일부 영역은 반도체 몸체와 제2 접촉부 사이에 배치되는 영역을 말한다.
다른 바람직한 형성예에서, 두 개의 연결면들은 활성 영역의 동일한 측에 배치된다. 소자는 특히 표면 실장형 소자로 형성될 수 있다.
다른 바람직한 형성예에서, 제1 접촉부, 특히 상기 제1 접촉부의 일부 영역은 반도체 몸체와 제2 접촉부의 연결면 사이에 배치된다. 대안적 또는 보완적으로, 제2 접촉부, 특히 상기 제2 접촉부의 일부 영역은 반도체 몸체와 제1 접촉부의 연결면 사이에 배치되는 것이 바람직하다.
제1 접촉부의 접촉층, 제2 접촉부의 접촉층, 반사체층 및/또는 유전체 거울층은 접촉부들 중 하나 -제1 또는 제2 접촉부- 의 연결면과 반도체 몸체 사이, 바람직하게는 두 접촉부들의 연결면들과 반도체 몸체 사이에 배치될 수 있다. 특히, 제1 접촉부의 접촉층, 반사체층 및/또는 유전체 거울층은 제1 접촉부의 연결면의 하부 -즉 상기 연결면과 반도체 몸체 사이- 로부터 시작하여 제2 접촉부의 연결면 하부까지 연장될 수 있다. 제2 접촉부의 전류 확산 영역은 제1 접촉부의 연결면 하부까지 연장될 수 있다.
두 개의 접촉부들의 연결면들은 예를 들면 전도성 접착층 또는 땜납층과 같은 전기 전도 결합층을 이용하거나 본딩 와이어를 이용하여 커넥터 캐리어와 전기 전도적으로 연결되기 위해 구비될 수 있고, 이 때 바람직하게는, 두 개의 접촉부들은 각각 결합층 또는 와이어 결합을 위해 노출된다.
소자는 특히 플립-칩(flip-chip) 방식으로 형성될 수 있다. 플립칩은 전기 전도 결합층을 이용하여 물질 결합 방식으로 커넥터 캐리어상에 실장되어 전기적으로 접촉된다. 상기와 같은 실장 방법의 경우, 두 개의 접촉부들의 연결면들이 배치되어 있는 소자의 연결측은 상기 커넥터 캐리어를 향해 있을 수 있는 소자의 실장측인 것이 적합하다.
와이어 본딩 결합의 경우, 실장측은 연결면들과 반대 방향에 위치한 소자의 측인 것이 적합하다.
접촉부들의 연결면들은 반도체 몸체의 공통의 표면, 바람직하게는 평편한 표면에 배치될 수 있다. 연결면들은 특히 상기 표면에 걸쳐 연장될 수 있다. 상기 표면은 활성 영역과 접촉부들의 연결면들 사이에 배치되는 것이 바람직하다. 접촉부들 중 하나는 상기 반도체 몸체의 표면측에서, 바람직하게는 직접적으로, 상기 반도체 몸체와 전기 전도적으로 연결된다. 이 경우, 다른 접촉부는 상기 표면과 반대 방향에 위치한 활성 영역의 측에서 상기 반도체 몸체와 전기 전도적으로 연결되는 것이 적합하다.
두 개의 연결면들이 활성 영역상에서 배치될 수 있는 측은, 상기 반도체 몸체의 일 측, 즉 제1 접촉부의 일부 영역이 반도체 몸체와 제2 접촉부 사이에 배치되는 측과 반대 방향에 위치한다. 두 개의 연결면들이 배치되는 상기 측은, 특히, 반사체층, 제1 접촉부의 접촉층, 제2 접촉부의 접촉층 및/또는 유전체 거울층과 반대 방향에 위치한 반도체 몸체의 측일 수 있다. 두 개의 연결면들은 반도체 몸체의 공통 표면에 걸쳐 연장될 수 있다. 래터럴 전류 분포, 반도체 몸체로의 전류 주입 및/또는 반사체층을 이용한 복사의 반사는 연결면들과 반대 방향에 위치한 반도체 몸체의 측에서 수행될 수 있다. 외부 전기 연결은 연결면의 측에서 수행될 수 있다. 반도체 몸체의 표면에 걸친 전류 분포는 제1 접촉부에서 일어나고, 특히, 상기 반도체 몸체에 대한 전기적 접촉은 반도체 몸체의 다른 측, 즉 상기 연결면과 다른 측에서 제1 접촉부 및/또는 제2 접촉부를 이용하여 형성되므로, 연결면들이 간단하게 작은 면적으로 실시될 수 있다는 이점이 있다. 그러므로, 흡수 손실이 초과하는 일은 방지될 수 있다. 연결면들은 본딩 와이어를 이용하는 결합, 예를 들면 가령 Au-층과 같은 본딩층을 이용하는 결합을 위해 적합하게 실시된다. 연결면(들)은 외측에서 반도체 몸체를 따라, 각각의 연결면에 속한 접촉부의 부분과 도전적으로 연결될 수 있으며, 이 때 상기 접촉부의 부분이란 상기 활성 영역의 다른 측에 배치된 부분을 말한다.
다른 바람직한 형성예에서, 광전 소자는 열을 이용하는 연결 영역을 포함한다. 바람직하게는, 열 연결 영역은 예를 들면 열 전도체, 가령 Ge-몸체와 같은 열 전도 부재와 물질 결합 방식으로 결합되기 위해 구비된다. 바람직하게는, 열 연결 영역은 전기적 연결을 위한 연결면들에 대해 추가로 구비된다. 연결면들이 활성 영역의 동일한 측에 배치된다면, 상기 열 연결 영역은 상기 측과 반대 방향에 있는 활성 영역의 측에 배치되는 것이 유리하다. 열 연결 영역은 접촉부들 중 하나에서 외부쪽으로 노출된 영역을 이용하여 형성될 수 있다. 열 연결 영역은, 반사체층, 제1 접촉부의 접촉층 및/또는 유전체 거울층에서 활성 영역과 반대 방향에 위치한 측에 배치될 수 있다.
다른 바람직한 형성예에서, 두 개의 접촉부들의 연결면들은 활성 영역의 서로 다른 측에 배치된다. 활성 영역, 및 특히 반도체 몸체는 연결면들 사이에 배치될 수 있다. 이러한 경우, 바람직하게는, 각각의 연결면에 부속한 전기적 연결 리드에 대해, 일 접촉부의 연결면은 와이어 결합을 위해, 다른 접촉부의 연결면은 전기 전도 층 결합을 위해 형성되는 것이 바람직하다.
다른 바람직한 형성예에서, 접촉부들 중 하나는 반도체 몸체의 일 측으로부터, 활성 영역으로부터 보았을 때 상기 측과 대향하는 반도체 몸체의 측에 이르는 관통형 접촉부를 포함한다. 관통형 접촉부는 전체 반도체 몸체를 관통하며 연장되거나, 반도체 몸체를 한정하는 측면 옆에서 래터럴로 연장될 수 있다. 관통형 접촉부는 전체 반도체 몸체를 따라 연장되는 것이 적합하다. 특히, 관통형 접촉부는 활성 영역의 일 측으로부터 활성 영역의 다른 측까지 연장된다.
상기 관통형 접촉부를 이용하면, 접촉부의 연결면, 예를 들면 제1 접촉부의 접촉층, 반사체층, 전류 확산 영역 및/또는 유전체 거울층과 반대 방향에 위치한 반도체 몸체의 측에 배치된 연결면은 상기 연결면과 반대 방향에 위치한 반도체 몸체의 측에 배치된 상기 접촉부의 부분과 전기 전도적으로 연결될 수 있다.
다른 바람직한 형성예에서, 소자의 일 접촉부, 바람직하게는 소자의 두 개의 접촉부들은 적어도 2개의 연결면들을 포함한다. 상기 접촉부의 2개의 연결면들은 반도체 몸체, 특히 활성 영역의 서로 다른 측에 배치되는 것이 바람직하다. 그러므로, 외부 전기 연결을 위한 자유도가 향상된다는 이점이 있다.
다른 바람직한 형성예에서, 소자는 복사 방출 소자, 특히 발광 다이오드 소자이다. 바람직하게는, 상기 소자는 비간섭성 복사의 생성 및 특히 상기 복사의 아웃 커플링을 위해 형성된다.
다른 바람직한 형성예에서, 소자의 반도체 몸체는 에피택시얼 성장되어 있다. 반도체 몸체를 위한 반도체층들은 성장 기판상에 성장되어 있을 수 있다.
다른 바람직한 형성예에서, 소자는 반도체 몸체가 배치되어 있는 지지체를 포함한다. 반도체 몸체는 상기 지지체에 의해 기계적으로 안정될 수 있다. 그러므로 반도체 몸체의 손상 위험은 낮아진다.
일 접촉부 또는 두 개의 접촉부들의 연결면, 제1 접촉부의 접촉층, 제2 접촉부의 접촉층, 전류 확산 영역, 반사체층 및/또는 유전체 거울층은 지지체와 반대 방향에 위치한 반도체 몸체의 측, 및 특히 지지체와 반대 방향에 위치한 활성 영역의 측에 배치될 수 있다.
지지체는 반도체 층 시퀀스가 성장되어 있는 성장 기판으로 형성될 수 있다.
그러나, 지지체가 성장 기판과 다를 수도 있다. 반도체 몸체를 위한 반도체층들이 성장 기판상에서 성장한 후, 상기 성장 기판이 얇아지거나, 국부적으로 또는 완전히 제거될 수 있다. 성장 기판의 제거 시, 그리고 제거 후 반도체 물질을 기계적으로 안정화하기 위해, 상기 성장 기판의 제거 전에 지지체가 구비되는 것이 적합하다.
소자는 반도체 몸체의 반도체층들을 위한 성장 기판을 포함하지 않을 수 있다.
또는, 반도체 몸체를 안정화하는 지지체는 생략될 수 있다. 소자는, 특히, 에피택시얼 성장된 반도체 몸체의 반도체층들, 접촉부들, 및 경우에 따라서 상기 반도체 몸체상에 도포되며 바람직하게는 스스로 지지력을 갖지 않는 다른 층들로 구성될 수 있다. 접촉부들, 및/또는 반도체 몸체상에 도포된 다른 층들은 증착법을 이용하여 반도체 몸체상에 도포될 수 있다. 증착 시, 층 두께는 증착 시간에 따라 증가한다.
소자는 지지체가 없는 소자로서 실시될 수 있다. 반도체 몸체를 기계적으로 안정시키기 위해 별도로 구비되며 특히 스스로 지지력을 가진 지지체는 생략될 수 있다. 지지체를 구비하지 않은 소자의 경우, 예를 들면 성장 기판은 제거되어 있을 수 있다.
지지체가 생략되므로, 소자의 크기가 매우 작게 달성될 수 있다. 지지체를 포함한 소자에 비해, 예를 들면 실장할 때와 같이 상기 소자를 취급할 때 소자의 손상을 방지하기 위해 더욱 유의해야 한다.
바람직하게는, 소자는 칩 형상의 소자로 형성된다. 또한, 소자는 칩 규격으로 실시될 수 있다. 칩 규격으로 실시된 소자의 경우, 활성 영역의 평면도에서 소자의 범위는 상기 활성 영역의 래터럴 범위보다 작다.
상기 소자에서, 활성 영역, 및 특히 반도체 몸체에 의해 덮인 면의 면적 대 소자가 연장된 전체 면의 면적의 비율은 0.2보다 크고, 바람직하게는 0.3 보다 크고, 더욱 바람직하게는 0.5 보다 크며, 가장 바람직하게는 0.7보다 클 수 있다.
본원에서, 그리고 이하에 기술된 소자는 일괄적으로 제조될 수 있다. 이 때, 제조 단계는 개별 소자들을 위해 각각 별도로 수행되는 것이 아니라, 복수 개의 소자들을 위해 동시에 수행된다. 또한, 본원에 기술된 소자의 경우, 소자가 실장되는 곳으로, 소자를 보호하는 역할을 하고 상기 소자와 함께 일괄적으로 제조되지 않는 추가적인 하우징은 생략될 수 있다.
소자는 특히 결합체로부터 예를 들면 톱질에 의해 개별화될 수 있다. 따라서, 소자는 개별화된 측면들, 즉 개별화 단계에서 형성된 측면들을 포함할 수 있다.
일 실시예에 따르면, 광전 장치는 커넥터 캐리어 및 광전 소자, 특히 상기에, 그리고 이하에 상세히 기술된 종류의 소자를 포함한다. 바람직하게는, 커넥터 캐리어는 전기적으로 서로 분리된 적어도 2개의 전기적 연결 리드들을 포함한다. 적합하게는, 소자는 커넥터 캐리어상에 배치되고, 특히 고정된다. 이 때, 소자의 실장측은 커넥터 캐리어를 향해있는 것이 바람직하다. 바람직하게는, 소자의 접촉부들은 전기적 연결 리드들과 전기 전도적으로 연결되며, 이 때 각 접촉부에 별도의 연결 리드가 부속한다. 접촉부들의 전기적 연결면들은 전기적 연결 리드들을 향해있는 것이 적합하다. 전기적 연결은 예를 들면 납땜 결합과 같은 물질 결합식 결합에 의해 수행될 수 있으며, 이러한 결합은 각 접촉부의 연결면과 상기 연결면에 부속한 연결 리드 사이에 형성될 수 있다.
광전 소자의 반도체 몸체와 커넥터 캐리어 사이에 전기 절연성 충전재가 배치될 수 있다. 바람직하게는, 충전재는 연결면들 간의 영역에 배치된다. 충전재는 커넥터 캐리어 및 광전 소자에 인접할 수 있다. 충전재는 연결면들이 반도체 몸체에 걸쳐 연장되지 않는 영역에 구비될 수 있다. 충전재는 광전 소자의 반도체 물질을 기계적으로 지지할 수 있다. 충전재는 소자의 두 개의 접촉부들에 인접할 수 있다. 충전재를 위해 예를 들면 성형 컴파운드가 적합하며, 상기 성형 컴파운드는 예를 들면 에폭시 수지가 있다. 바람직하게는, 성형 컴파운드는 경화된다. 그러므로, 동작 시 소자가 기계적으로 손상될 위험이 감소한다. 성장 기판을 포함하지 않고, 특히 지지체 없이 실시되는 소자의 경우에, 상기 충전재는 매우 유리하다. 소자는 표면 실장 기술로 커넥터 캐리어상에 고정될 수 있다. 바람직하게는, 커넥터 캐리어는 중간 캐리어(서브마운트(submount))와 다르다. 커넥터 캐리어는 예를 들면 인쇄된 도체판 또는 금속 코어 회로판과 같은 도체판, 또는 세라믹 및 상기 연결 리드를 위한 전기 전도성 물질을 함유한 커넥터 캐리어로 형성될 수 있다.
이하, 본 발명의 다른 이점들, 특성들 및 적합성들은 도면과 관련한 실시예들로부터 도출된다.
도 1은 광전 소자의 제1 실시예를 도시하며, 도 1A는 개략적 평면도, 도 1B 및 1C는 2개의 개략적 단면도, 도 1D는 간단한 개략적 단면도, 그리고 도 1E는 부분 단면도로 도시한다.
도 2는 광전 소자의 다른 실시예를 도시하며, 도 2A는 개략적 평면도로, 도 2B는 개략적 단면도로 도시한다.
도 3은 광전 소자의 또 다른 실시예를 개략적 단면도로 도시한다.
도 4는 광전 소자의 또 다른 실시예를 개략적 단면도로 도시한다.
도 5는 광전 소자의 또 다른 실시예를 개략적 단면도로 도시한다.
도 6은 광전 소자의 또 다른 실시예를 개략적 단면도로 도시한다.
도 7은 광전 소자의 또 다른 실시예를 개략적 단면도로 도시한다.
도 8은 광전 소자의 또 다른 실시예를 개략적 단면도로 도시한다.
도 9는 광전 장치의 실시예를 개략적 단면도로 도시한다.
동일하고, 동일한 종류이며, 동일한 역할을 하는 부재들은 도면에서 동일한 참조 번호를 가진다.
도 1은 광전 소자의 제1 실시예를 도시하되, 도 1A는 개략적 평면도, 도 1B 및 1C는 2개의 개략적 단면도, 도 1D는 간단한 개략적 단면도, 그리고 도 1E는 부분 단면도로 도시한다. 도 1B는 도 1A의 라인 A-A를 따른 단면도에, 도 1C는 도 1A의 라인 B-B를 따른 단면도에 상응한다.
광전 소자(1)는 반도체 몸체(2)를 포함한다. 소자(1)는 지지체(3)를 포함하고, 상기 지지체상에 반도체 몸체가 배치된다. 반도체 몸체(2)는 복사 생성에 적합한 활성 영역(4)을 가진 반도체 층 시퀀스를 포함한다.
특히, 반도체 층 시퀀스는 복수 개의 반도체층들을 포함할 수 있고, 상기 반도체층들 사이에 활성 영역이 배치된다. 또한 바람직하게는, 반도체 층 시퀀스는 반도체 몸체를 형성한다. 바람직하게는, 지지체(3)는 반도체 몸체(2)를 기계적으로 안정시킨다.
바람직하게는, 반도체 몸체(2)는 발광 다이오드 반도체 몸체로 형성된다. 바람직하게는, 반도체 몸체는 서로 다른 도전형(n형 또는 p형)을 가진 2개의 영역들(5, 6)을 포함한다. 상기 영역들(5, 6) 사이에 활성 영역(4)이 배치되거나 형성되는 것이 적합하다. 영역(5 및/또는 6)은 복수 개의 반도체층들을 포함할 수 있다.
활성 영역(4)은, 바람직하게는, 이종 구조, 특히 이중 이종 구조 또는 양자 우물 구조를 포함하며, 더욱 바람직하게는 단일 또는 다중 양자 우물 구조, 양자선 구조 또는 양자점 구조를 포함한다. 상기와 같은 구조들은 활성 영역에서 복사 생성 시 내부 양자 효율이 매우 높다는 특징이 있다.
바람직하게는, 반도체 층 시퀀스는 성장 기판상에 에피택시얼 성장되어 있다. 바람직하게는, 전체 반도체 몸체는 에피택시얼 성장되어 있다.
지지체(3)는 소자(1)의 제조 시 성장 기판으로부터 형성될 수 있거나, 성장 기판과 다를 수 있다. 후자의 경우, 지지체(3) 또는 상기 지지체를 형성하는 물질은, 성장되어 있는 반도체 물질로부터 성장 기판이 국부적으로 또는 완전히 제거되기 전에, 상기 성장된 반도체 물질상에 도포되는 것이 바람직하다. 성장 기판이 제거되어도, 상기 성장된 반도체 물질은 지지체(3)에 의해 기계적으로 안정된다. 지지체(3)가 성장 기판과 다른 경우, 지지체는 단단한 지지 몸체로서 상기 성장되어 있는 반도체 물질과 결합되거나, 또는, 우선 반도체 몸체상에 성형 컴파운드가 도포될 수 있고, 이후, 상기 성형 컴파운드가 지지체의 형성을 위해 경화된다. 상기와 같은 성형 컴파운드는 예를 들면 BCB(벤조사이클로부텐(Benzo-Cyclo-Buten))가 적합하다. 단단한 지지 몸체를 위해 예를 들면 유리가 적합하다.
바람직하게는, 지지체(3)는 활성 영역(4)에서 생성된 복사에 대해 투과성으로 형성됨으로써, 복사는 반도체 몸체로부터 지지체로 입사되고, 이후, 상기 지지체를 경유하여 소자(1)로부터 아웃커플링될 수 있다.
바람직한 형성예에서, 반도체 층 시퀀스, 특히 상기 반도체 몸체의 영역들(5, 6) 및/또는 활성 영역(4)은 III-V-반도체 물질을 포함한다. III-V 화합물 반도체 물질들, 특히 질화물 화합물 반도체 물질들, 인화물 화합물 반도체 물질 또는 비화물 화합물 반도체 물질들을 이용하면, 복사 생성 시, 전력을 복사속으로 변환할 때 높은 내부 양자 효율이 간단히 얻어질 수 있다. 바람직하게는, 활성 영역 및 특히 반도체 몸체는 상기 물질계 중 하나를 기반으로 할 수 있다.
상기와 관련하여, "인화물 화합물 반도체계"란, 활성 영역, 특히 반도체 몸체가 바람직하게는 AlnGamIn1-n-mP를 포함하거나 그것으로 구성되고, 이 때 0≤n≤1, 0≤m≤1, n+m≤1이며, 바람직하게는 n≠0, n≠1, m≠0 및/또는 m≠1이라는 것을 의미한다. 여기서 상기 물질은 상기 수식에 따라 수학적으로 정확한 조성을 반드시 포함할 필요는 없다. 오히려, 상기 물질의 물리적 특성을 실질적으로 변경하지 않는 추가의 구성 성분 및 하나 이상의 도펀트(dopant)를 포함할 수 있다. 그러나, 결정 격자의 실질적인 구성 성분들(Al, Ga, In, P)만은, 비록 이러한 구성 성분들이 미량의 다른 성분으로 부분적으로 대체될 수 있다고 하더라도, 상기 수식에 포함되는 것이 간단하다.
상기와 관련하여, "질화물 화합물 반도체계"란, 활성 영역, 특히 반도체 몸체가 바람직하게는 AlnGamIn1-n-mN을 포함하거나 그것으로 구성되고, 이 때 0≤n≤1, 0≤m≤1, n+m≤1이며, 바람직하게는 n≠0, n≠1, m≠0 및/또는 m≠1이라는 것을 의미한다. 여기서 상기 물질은 상기 수식에 따라 수학적으로 정확한 조성을 반드시 포함할 필요는 없다. 오히려, 상기 물질의 물리적 특성을 실질적으로 변경하지 않는 추가의 구성 성분 및 하나 이상의 도펀트를 포함할 수 있다. 그러나, 결정 격자의 실질적인 구성 성분들(Al, Ga, In, N)만은, 비록 이러한 구성 성분들이 미량의 다른 성분으로 부분적으로 대체될 수 있다고 하더라도, 상기 수식에 포함되는 것이 간단하다.
상기와 관련하여, "비화물 화합물 반도체계"란, 활성 영역, 특히 반도체 몸체가 바람직하게는 AlnGamIn1-n-mAs을 포함하거나 그것으로 구성되고, 이 때 0≤n≤1, 0≤m≤1, n+m≤1이며, 바람직하게는 n≠0, n≠1, m≠0 및/또는 m≠1이라는 것을 의미한다. 여기서 상기 물질은 상기 수식에 따라 수학적으로 정확한 조성을 반드시 포함할 필요는 없다. 오히려, 상기 물질의 물리적 특성을 실질적으로 변경하지 않는 추가의 구성 성분 및 하나 이상의 도펀트를 포함할 수 있다. 그러나, 결정 격자의 실질적인 구성 성분들(Al, Ga, In, As)만은, 비록 이러한 구성 성분들이 미량의 다른 성분으로 부분적으로 대체될 수 있다고 하더라도, 상기 수식에 포함되는 것이 간단하다.
질화물 화합물 반도체의 경우, 성장 기판으로 예를 들면 사파이어 성장 기판, SiC 성장 기판 또는 GaN 성장 기판이 적합하고, 인화물- 및 비화물 화합물 반도체의 경우 예를 들면 GaAs 성장 기판이 적합하다.
질화물- 및 인화물 화합물 반도체 물질들은 가시 복사의 생성을 위해 매우 적합하다. 비화물 화합물 반도체 물질들은 적외선 스펙트럼 영역을 위해 매우 적합하다. 질화물 화합물 반도체 물질들은 자외선 스펙트럼 영역으로부터 청색 스펙트럼 영역을 넘어 녹색 스펙트럼 영역에 이르기까지의 복사 생성에 매우 적합하고, 인화물 화합물 반도체 물질들은 오렌지색 스펙트럼 영역으로부터 적색 스펙트럼 영역에 이르기까지의 복사에 매우 적합하다.
바람직하게는, 소자(1) 및 특히 상기 소자의 활성 영역(4)은 가시 복사를 생 성하도록 형성된다. 또한, 소자는 비간섭성 복사를 출사하는 LED 소자로 형성되는 것이 바람직하다.
광전 소자(1)는 2개의 전기 접촉부들, 즉 제1 접촉부(7) 및 제2 접촉부(8)를 포함한다. 접촉부들(7, 8)은 활성 영역(4)의 서로 다른 측에서 반도체 몸체(2)와 전기 전도적으로 연결된다. 예를 들면, 제1 접촉부(7)는 반도체 몸체의 영역(5)과 전기 전도적으로 연결되고, 제2 접촉부(8)는 영역(6)과 전기 전도적으로 연결된다. 소자의 동작 시, 전하 캐리어들은 접촉부들(7, 8)에 의해 활성 영역(4)으로 주입될 수 있다. 상기 활성 영역에서 상기 전하 캐리어들은 복사를 생성하면서 재조합될 수 있다.
두 개의 접촉부들(7, 8)은 반도체 몸체의 전체 주요면(9)에 걸쳐 국부적으로 연장된다. 주요면(9)은, 특히, 두 개의 접촉부들과 활성 영역 사이에 배치된다. 상기 실시예에서, 접촉부들(7, 8)은 지지체(3)와 반대 방향에 위치한 반도체 몸체(2)의 측에 배치된다.
제1 접촉부(7)는 반도체 몸체의 주요면(9)에 의해 활성 영역(4)과, 제2 접촉부(8)는 주요면(9)과 반대 방향에 위치한 활성 영역(4)의 측에서 상기 반도체 몸체와 전기 전도적으로 연결된다.
바람직하게는, 제1 접촉부(7)는 접촉층(71)을 포함한다. 상기 접촉층은 반도체 몸체(2)의 주요면(9)에 의해, 반도체 몸체와 특히 직접적으로, 그리고 그로 인해 활성 영역(4)과도 전기 전도적으로 연결된다.
접촉층(71)은 반도체 몸체(2)의 주요면(9)의 대부분을 덮는다는 이점이 있어 서, 상기 접촉층(71)을 경유하여 전하 캐리어들은 대면적으로 균일하게 반도체 몸체(2)로 주입될 수 있다. 접촉층은 활성 영역(4)과 접촉층 사이에 배치된 반도체 몸체의 주요면(9)에 걸쳐 대면적으로 연장되는 것이 적합하다. 예를 들면, 접촉층은 상기 접촉층(71)을 향해있는 반도체 몸체의 주요면(9)의 80% 이상, 바람직하게는 90% 이상, 더욱 바람직하게는 95% 이상에 걸쳐 연장된다. 접촉층(71)은 상기에 열거된 백분율값만큼 주요면(9)을 덮는다는 이점이 있다.
접촉층의 두께는 50 nm이하, 바람직하게는 30 nm이하, 더욱 바람직하게는 20 nm이하, 예를 들면 10 nm 이하일 수 있다.
반도체 몸체, 특히 주요면(9)에 반사체층(72)이 배치된다. 바람직하게는, 제1 접촉부(7)는 반사체층(72)을 포함한다. 반사체층은 반도체 몸체(2)와 반대 방향에 위치한 접촉층(71)의 측에 배치되는 것이 적합하다. 바람직하게는, 반사체층(72)은 대면적으로, 더욱 바람직하게는 접촉층(71)에 맞추어, 반도체 몸체(2)의 주요면(9)에 걸쳐 연장된다.
반사체층은 활성 영역에서 생성된 복사에 대해 80% 이상, 바람직하게는 90% 이상, 더욱 바람직하게는 95% 이상의 반사도를 가지는 것이 적합하다.
반사체층(72)의 두께는 80 nm이상, 바람직하게는 100 nm이상, 더욱 바람직하게는 200 nm이상일 수 있다.
제2 접촉부(8)는 전류 확산 영역(81)을 더 포함한다. 전류 확산 영역(81)을 이용하면, 전하 캐리어들은 활성 영역(4)의 연장 방향에 걸쳐 대면적으로 분포할 수 있다. 바람직하게는, 전류 확산 영역(81)은 반도체 몸체에 걸쳐 연장되는 하나 이상의 접촉 돌출부들(84)을 포함한다. 각각의 접촉 돌출부는 반도체 몸체(2)의 주요면(9)에 걸쳐 트랙형으로 연장된다. 바람직하게는, 제2 접촉부(8)의 전류 확산 영역(81)은 활성 영역(4)과 반대 방향에 위치한 접촉층(71)의 측 내지 반사체층(72)의 측에 배치된다.
접촉부들(7, 8)은 각각 하나의 연결면(70 또는 80)을 포함한다. 각각의 연결면은, 반도체 몸체(2)가 뒤에 오도록 배치된다. 도 1A는 연결면들(70, 80)의 평면도를 도시한다. 바람직하게는, 접촉부들(7 및/또는 8)은 정확히 하나의 연결면을 각각 포함한다.
제1 접촉부(7)의 일부 영역, 특히 접촉층(71) 내지 반사체층(72)은 제2 접촉부(8), 특히 상기 제2 접촉부의 연결면(80) 및/또는 상기 제2 접촉부의 전류 확산 영역(81)과 반도체 몸체(2)의 주요면(9) 사이에 배치된다.
단락을 방지하기 위해, 두 개의 접촉부들은 상기 두 개의 접촉부들 사이에 배치된 절연층(10)에 의해 서로 전기적으로 절연되는 것이 적합하다. 접촉부들 사이에서 절연층(10)이 위치하는 영역은, 제1 접촉부(7)가 반도체 몸체(2)와 제2 접촉부(8) 사이에 배치된 영역인 것이 적합하다.
또한, 제2 접촉부(8)의 일부 영역은 제1 접촉부(7)와 반도체 몸체(2) 사이, 특히 제1 접촉부(7)와 반도체 몸체의 주요면(9) 사이에 배치된다. 전류 확산 영역(81)은 예를 들면 제1 접촉부(7), 특히 상기 제1 접촉부의 연결면(70)과 반도체 몸체(2) 사이에 연장될 수 있다. 제2 접촉부(8)의 일부 영역, 예를 들면 전류 확산 영역(81)은 제1 접촉부(7)에 의해 둘러싸일 수 있다. 예를 들면, 제2 접촉부의 전류 확산 영역(81)의 일부 영역은 제1 접촉부의 연결면(70)과 접촉층(71) 및/또는 반사체층(72) 사이에 배치될 수 있다.
적합하게는, 제1 접촉부(7)와 반도체 몸체(2) 사이에 배치된 제2 접촉부(8)의 영역에 다른 절연층(13)이 배치되어, 상기 두 개의 접촉부들이 서로 전기적으로 절연된다. 절연층(13)은 접촉부들 사이에서, 제2 접촉부(8)가 반도체 몸체(2)와 제1 접촉부(7) 사이에 있게되는 영역에 형성되는 것이 적합하다. 절연층(13)은 활성 영역과 반대 방향에 위치한 절연층(10)의 측에 배치되는 것이 적합하다.
제2 접촉부(8)는 양 측에, 즉 주요면(9)을 향한 측 및 반도체 몸체(2)와 반대 방향에 있는 측에서 절연층 -층들(10 또는 13)- 으로 덮일 수 있다. 특히, 제2 접촉부(8)는 상기 영역에서 절연 물질에 매립될 수 있다. 절연층들(10, 13)은 국부적으로 서로 인접할 수 있다(도 1C 참조). 트랙형으로 연장된 접촉 돌출부들(84)은 양 측의 절연에 의해 거의 임의적으로, 반도체 몸체에 걸쳐 분포하며 안내될 수 있다.
바람직하게는, 접촉부들은 주요면(9)으로부터 상기 주요면과 반대 방향에 위치한 활성 영역(3)의 측에 이르기까지 전기적으로 서로 절연된다.
절연층(10) 및/또는 절연층(13)은 제1 접촉부(7)의 연결면(70)과 반도체 몸체(2) 사이, 특히 제1 접촉부의 연결면(70)과 접촉층(71) 내지 반사체층(72) 사이에 배치될 수 있다. 절연층(10)은 연결면(80)과 반도체 몸체 사이의 일부 영역, 특히 연결면(80)과 접촉층(71) 내지 반사체층(72) 사이의 일부 영역에 배치되는 것이 바람직하다.
바람직하게는, 각각의 접촉 돌출부(84)는 제2 접촉부(8)의 연결면(80)으로부터 멀어지며 연장된다. 바람직하게는, 각각의 접촉 돌출부(84)는 연결면(80)으로부터 멀어지며 표면(9)에 걸쳐 연장된다.
접촉층(71) 및/또는 반사체층(72)은 일 접촉부의 연결면으로부터 다른 접촉부의 연결면의 하부에 이르기까지 연장된다.
제2 접촉부(8)는 활성 영역(4)과 반대 방향에 위치한 제1 접촉부(3) 내지 반사체층(72)의 측으로부터 시작하여 주요면(9)과 반대 방향에 위치한 활성 영역(3)의 측까지 연장되며, 상기 측에서 반도체 몸체와 전기 전도적으로 연결된다.
따라서, 제2 접촉부에서 전류가 확산되고, 활성 영역(4)의 동일한 측에 위치한 제1 접촉부(7)를 이용하여 반도체 몸체에 대한 접촉이 형성될 수 있어 유리하다. 특히, 반도체 몸체와 반대 방향에 위치한 반사체층의 측에서 전류가 확산될 수 있어서, 가령 전류 활성 영역(81)과 같이, 활성 영역(4)과 반대 방향에 위치한 제1 접촉부(7)의 측에 연장되는 제2 접촉부의 영역에서 복사가 흡수되는 일이 예방될 수 있다.
활성 영역의 다른 측 -즉 주요면(9), 전류 확산 영역(81), 연결면(70 또는 80), 접촉층(71) 내지 반사체층(72)과 반대 방향에 위치한 활성 영역의 측- 까지 제2 접촉부(8)가 통과하기 위해, 활성 영역은, 특히 여러 번, 관통된다. 이를 위해, 활성 영역에는 적합한 홈이 파이는 것이 바람직하다. 바람직하게는, 각 관통부는 래터럴 방향에서 반도체 몸체의 둘레측에 한정된다. 예를 들면, 이러한 관통을 위해 반도체 몸체에 복수 개의 리세스들(11)이 구비되며, 상기 리세스들은 주요 면(9)으로부터 시작하여 반도체 몸체로, 그리고 활성 영역을 통과하여 연장된다.
단락을 방지하기 위해, 제2 접촉부(8)는 관통부의 영역에서 활성 영역으로부터 전기적으로 절연된다. 바람직하게는, 관통부, 및 특히 리세스는 절연 물질로 피복된다. 이 때, 절연층(10)은 관통부를 따라, 그리고 특히 리세스(11)를 따라 연장될 수 있다.
또한, 관통부, 및 특히 리세스는 제2 접촉부를 위한 접촉 물질로 채워지는 것이 적합하다.
바람직하게는, 하나 이상의 관통부 내지 리세스는 연결면(70), 연결면(80), 접촉층(71), 반사체층(72) 및/또는 전류 확산 영역(81)에 의해 덮인다(도 1A의 평면도 참조).
하나 이상의 접촉 돌출부들(84)은 복수 개의 관통부들 내지 리세스들에 걸쳐 연장될 수 있다. 관통부에 의해 연장되는 접촉부의 영역들은, 전류 확산 영역, 특히 접촉 돌출부에 의해 분기될 수 있다.
바람직하게는, 전류 확산 영역(81), 특히 하나 이상의 접촉 돌출부(84)는 주요면(9)의 상부에서 폭넓게 연장된다. 전류 확산 영역, 특히 하나 이상의 접촉 돌출부는 예를 들면 길이와 같은 반도체 몸체의 종 범위 및/또는 예를 들면 폭과 같은 반도체 몸체의 횡 범위의 50% 이상, 바람직하게는 60% 이상, 더욱 바람직하게는 70% 이상, 가장 바람직하게는 80% 이상, 예를 들면 90% 이상에 걸쳐 연장될 수 있다.
복수 개의 분리된 접촉점들(12)에 의해, 제2 접촉부(8)는 주요면(9)과 반대 방향에 위치한 활성 영역의 측에서 반도체 몸체와 전기 전도적으로 연결된다. 반도체 몸체로부터 제2 접촉부를 전기적으로 절연하는 부분 -예를 들면 절연층(10)-은 접촉점의 영역에서 접촉을 형성하기 위해 홈이 파이는 것이 적합하다. 바람직하게는, 접촉점들(12)은 리세스들(11)의 바닥에 직접적으로 형성된다.
바람직하게는, 절연층(10) 및 경우에 따라서 다른 절연층(13)은, 주요면(9)으로부터 시작하여 활성 영역(4) 및 특히 반도체 몸체(2)를 래터럴 방향으로 한정하는 측면들(15)을 따라 연장된다. 각각의 절연층은 반도체 몸체의 측면을 위한 보호층으로 역할할 수 있다.
절연층(10 또는 13)은 예를 들면 SiN과 같은 질화 실리콘, SiO2와 같은 산화 실리콘 또는 SiON과 같은 질산화 실리콘을 포함한다.
바람직하게는, 접촉층(71) 및/또는 반사체층(72)에는 제2 접촉부(8)가 통과하기 위한 홈이 형성된다. 바람직하게는, 제2 접촉부(8)의 관통형 접촉부를 위한 홈들을 제외하고, 접촉층(71) 및/또는 반사체층(72)은 연속형으로 형성된다. 접촉층 및/또는 반사체층은 제2 접촉부(8)가 통과하기 위해 홈이 파인 영역들을 제외하고는 반도체 몸체(2)의 전체 주요면(9)을 덮을 수 있다.
상기와 같은 접촉 구조에 의해, -활성 영역의 동일한 측에, 그리고 특히 반도체 몸체의 동일한 면에 걸쳐 연결면들(70, 80)이 배치됨에도 불구하고- 전하 캐리어들이 활성 영역(4)으로 양측에서 균일하고 대면적으로 주입되기가 용이해진다. 그러므로, 복사 생성 시 소자의 효율이 향상된다. 접촉층을 향한 활성 영역의 측 으로부터, 전하 캐리어들은 접촉층을 경유하여 대면적으로 반도체 몸체에 도달하고, 활성 영역으로 안내될 수 있다. 활성 영역의 다른 측으로부터 제2 접촉부, 특히 접촉점들을 경유하여 반도체 몸체로 주입된 전하 캐리어들은 활성 영역에 도달할 수 있다.
반사체층(72)은, 활성 영역(4)과 반대 방향에 있는 상기 반사체층의 측에 배치된 구조들, 예를 들면 소자가 실장되는 도체판의 도전로들에서 복사가 흡수되지 않도록 형성될 수 있다.
또한, 반사체층(72)을 이용하여 활성 영역(4)에서 생성된 복사가 소자의 아웃 커플링면(19)으로 편향될 수 있다. 유리하게도, 아웃 커플링면은 주요면(9)과 다른 소자의 표면을 이용하여 형성된다. 예를 들면, 반도체 몸체(2)와 반대 방향에 위치한 지지체(3)의 표면이 아웃 커플링면(19)을 형성할 수 있다.
소자의 일 측에서, 일 접촉부를 이용하여 전류가 확산되고, 다른 접촉부를 이용하여 반도체 몸체에 대한 접촉이 형성될 수 있어서, 소자의 다른 측에 흡수 부재들이 구비되지 않는다는 이점이 있으며, 따라서 소자의 아웃 커플링 효율, 즉 활성 영역에서 생성된 복사속 대 소자로부터 방출된 복사속의 비율이 가능한 한 증가한다.
또한, 두 접촉부들의 연결면들(70, 80)은 반도체 몸체의 동일한 측에, 그리고 특히 활성 영역(4)의 동일한 측에 -소자(1)의 연결측에- 배치된다. 바람직하게는, 소자의 연결측은 지지체(3)와 반대 방향에 위치한 반도체 몸체(2)의 측에 형성된다. 도 1A는 소자의 연결측에 대한 평면도를 도시한다.
연결면들(70, 80)은 주요면(9)상에서 래터럴 방향으로 나란히 배치된다. 접촉부들(7, 8)은 특히 반도체 몸체(2)의 상기 표면에 도포될 수 있다.
바람직하게는, 연결면들(70, 80)은 예를 들면 도체판의 도전로와 같은 외부 커넥터 캐리어의 연결 리드와 광전 소자의 전기 전도 연결을 위해 구비된다.
더욱 바람직하게는, 소자가 커넥터 캐리어상에 실장될 때, 접촉부들의 연결면들(70, 80)은 커넥터 캐리어를 향해있다. 소자의 연결측은 동시에, 커넥터 캐리어(미도시)상에 실장되기 위한 소자의 실장측을 형성할 수 있다. 소자는 플립칩형 소자로 형성될 수 있다.
또한, 바람직하게는, 연결면들(70, 80)은 공통의 면에 위치한다. 따라서, 연결면들과 외부 연결 리드와의 연결이 용이해진다. 소자들의 연결면들은 전기 전도 결합층에 의해, 예를 들면 전기 전도 접착제 또는 땜납을 이용하여, 플립칩형으로 외부 연결 리드와 전기 전도적으로 간단히 연결될 수 있다.
또는, 연결면들 중 하나 또는 두 개의 연결면들은 와이어 본딩 결합을 위해 형성될 수 있다. 이러한 경우, 커넥터 캐리어상에서 소자의 실장측은 연결면들과 반대 방향에 있는 측인 것이 적합하다.
바람직하게는, 반사체층(72)은 예를 들면 Al, Ag 또는 Au와 같은 금속, 또는 합금을 포함하고, 우선적으로, 가령 AuSn 또는 AuGe와 같이 상기 물질들 중 적어도 하나와의 합금을 포함하거나, 그것으로 구성된다. 유리하게도, 금속 또는 금속계 합금은 반사도가 높다는 특징이 있다. 특히 인화물 화합물 반도체계의 활성 영역의 경우 반사체층을 위해 Au가, 또는 질화물 화합물 반도체계의 활성 영역의 경우 Al 또는 Ag가 매우 적합하다.
접촉부들(7, 8)은 예를 들면 반도체 몸체(2)의 주요면(9)에 접촉부용 물질이 증착되면서 형성될 수 있다.
예를 들면 각 접촉부를 위한 층들, 절연층(들) 및/또는 반사체층과 같은 층들을 반도체 몸체상에 증착하는 것은, 도금법이나, 가령 스퍼터링, 증발 또는 반응 스퍼터링과 같은 PVD(physical vapor depositon) 또는 CVD(chemical vapor deposition) 방법을 이용하여 수행할 수 있다.
바람직하게는, 접촉부들은 금속계로 형성된다. 접촉부들은, 특히, 예를 들면 AuSn 또는 AnZn과 같은 금속계 합금, 예를 들면 Au, Al, Ag, Pt 또는 Ti와 같은 금속을 포함하고, 특히 하나 이상의 금속계 합금 및/또는 하나 이상의 금속으로 구성될 수 있다.
제1 접촉부(7)는 연결면(70)의 측에서 바람직하게는 연결층(73)을 포함하며, 더욱 바람직하게는 땜납층, 또는 예를 들면 Au층과 같은 본딩층을 포함한다. 상기 땜납층은 예를 들면 주석 땜납층 또는 금-주석-땜납층이 있다. 제2 접촉부(8)는 연결측에서 바람직하게는 연결층(83)을 포함하며, 우선적으로 땜납층, 또는 예를 들면 Au층과 같은 본딩층을 포함한다. 상기 땜납층은 예를 들면 주석 땜납층 또는 금-주석 땜납층이 있다. 바람직하게는, 반도체 몸체(2)와 반대 방향에 위치한 연결층들(73, 83)의 표면은 각 접촉부의 연결면을 형성한다. 본딩층은 본딩와이어를 이용한 전기 전도 결합을 위해 구비되며, 특히 이를 위해 형성되는 것이 적합하다.
바람직하게는, 제1 접촉부(7)의 연결면(70)은 상기 제1 접촉부의 다른 층(74)에 의해 접촉층(71)과 전기 전도적으로 연결된다. 바람직하게는, 제2 접촉부(8)의 연결면(80)은 상기 제2 접촉부의 다른 층(85)에 의해 전류 확산 영역과 전기 전도적으로 연결된다.
접촉층(71)에 의해, 전하 캐리어들은 대면적으로 반도체 몸체로 주입될 수 있다. 금속을 함유한 접촉층(71)은 활성 영역에서 생성될 복사에 대해 비교적 큰 반사력을 나타낼 수 있다. 그러나, 별도의 반사체층이 구비되는 것이 유리한데, 각 층이 각 역할에 최적화될 수 있기 때문이다. 접촉층(71)은 반도체 몸체에 대한 전기 접촉을 형성하도록 최적화될 수 있는 반면, 반사체층은 활성 영역에서 생성될 복사에 대한 높은 반사도와 관련하여 형성될 수 있다. 반도체 물질에 대한 반사체층의 전기적 접촉 특성은 고려하지 않아도 된다.
접촉층은 반투명으로 실시될 수 있다. 흡수 물질이 반도체 몸체에 대한 전기 접촉을 형성하는데 매우 유리할 수 있다면, 적합한 흡수 손실을 위해 접촉층이 반투명으로 실시되는 것이 매우 적합하다.
질화물 화합물 반도체 물질의 경우, 예를 들면 Pt는 p형 반도체 물질을 위한 접촉층(71)에, Al은 높은 반사도와 관련하여 반사체층(72)을 위해 적합하다.
p형 질화물 물질, 특히 p-GaN은 래터럴 방향에서 낮은 전도도를 가지는 경우가 많다. 따라서, 활성 영역에 대면적으로 전하 캐리어를 주입하기 위해 반도체 몸체(12)에서의 전류 확산이 고려되는 대신, 전하 캐리어들이 반도체 몸체에 이미 대면적으로 주입되는 것이 유리하다.
적합하게는, 국부적 접촉점들(12)은 반도체 몸체의 범위에 걸쳐 분포한다. 바람직하게는, 접촉점들은 그리드(grid)에서 예를 들면 격자점형으로 균일하게 분포한다. 접촉점들에 의해, 전하 캐리어들은 반도체 몸체의 상부에서 래터럴 방향으로 분포하며 국부적으로 반도체 몸체에 도달할 수 있다. 적합하게는, 제2 접촉부(8)에 의해 접촉되는 반도체 몸체의 반도체 물질은 래터럴 방향에서 -즉 활성 영역에 대해 평행한 방향에서- 제1 접촉부(7)에 의해 접촉되는 물질보다 큰 전도도를 가진다. 제2 접촉부(8)에 의해 반도체 몸체(2)가 국부적으로만 접촉됨에도 불구하고, 반도체 몸체에서 내부 전류 확산에 의해 상기 반도체 몸체에서 래터럴 방향으로 균일한 전류 분포가 이루어질 수 있다. 그러므로, 전하 캐리어 주입이 국부적으로 수행됨에도 불구하고, 전하 캐리어들은 활성 영역으로 대면적으로 균일하게 간단히 주입될 수 있다.
바람직하게는, 반도체 몸체에 걸쳐 접촉점들(12)의 분포도는, 각 접촉점에서 접촉된 반도체 물질의 래터럴 전도도에 맞춰지되, 반도체 몸체에서의 전류 확산에 의해 전하 캐리어들이 접촉점들(12)을 경유하여 반도체 몸체에 주입되고, 그리고 활성 영역(4)으로 유입되기 전에 이미 래터럴 방향에서 균일하게 분포할 수 있도록 맞춰진다.
대안적 또는 보완적으로, 접촉점들이 활성 영역에 대해 갖는 간격은, 반도체 몸체에서의 전류 확산에 의해 전하 캐리어들이 접촉점들(12)을 경유하여 반도체 몸체에 주입되고, 그리고 활성 영역에 유입되기 전에 이미 래터럴 방향에서 균일하게 분포할 수 있도록 선택되는 것이 적합하다. 래터럴 방향에서 소정의 전도도가 있을 때, 활성 영역에 대한 간격이 클 수록, 전류 확산은 더 양호하다.
질화물 화합물 반도체 물질의 경우, 예를 들면 p-GaN과 같은 p형 물질보다, 예를 들면 n-GaN과 같은 n형 물질이 래터럴 방향에서 현저히 큰 전도도를 가지는 경우가 많다. 그러므로, 비교적 소면적으로 접촉된 반도체 몸체(2)의 영역(6)은 n형으로, 대면적의 접촉층에 의해 접촉된 반도체 몸체의 영역(5)은 p형으로 형성되는 것이 바람직하다.
반도체 몸체(2)에 대한 제2 접촉부(8)의 접촉면 -즉 반도체 몸체와 상기 접촉부 사이의 기계적 접촉면의 면적- 은 반도체 몸체에 대한 제1 접촉부(7)의 접촉면의 50% 이하, 바람직하게는 40% 이하, 더욱 바람직하게는 30 % 이하일 수 있다.
도시된 바와 같이 반사체층이 접촉부의 일부로서 실시되는 대신, 유전체 반사체층이 사용될 수 있다. 이러한 경우, 유전체 반사체층은 제1 접촉부가 통과하도록 관통되는 것이 적합하다(미도시). 이러한 방식으로, 제1 접촉부의 연결면과 접촉층 사이의 전도 결합이 형성될 수 있다.
바람직한 형성예에서, 반도체 몸체(2)에 브래그 거울(bragg mirror)이 모놀리식으로 집적되되, 주요면(9)의 측, 그리고 특히 반사체층(71) 및/또는 접촉층(72)이 배치된 활성 영역(4)의 측에서 집적된다. 바람직하게는, 브래그 거울은 크고 낮은 굴절률을 가진 반도체층들의 교번적 배열을 포함한다. 이러한 반도체층들은 반도체 몸체의 영역(5)에 위치한 층들에 의해 형성될 수 있다. 그러므로, 아웃 커플링면(19)의 방향으로 편향된 복사속은 간단히 증가할 수 있다.
접촉 구조가 형성되기 위해, 예를 들면 우선 접촉층(71) 및 경우에 따라서 반사체층(72)이, 바람직하게는 대면적으로, 반도체 몸체(2)를 위한 물질에 증착된 다. 이어서, 접촉층 및 반도체 몸체는 국부적으로, 예를 들면 적합하게 구조화된 마스크를 이용한 식각에 의해, 리세스가 형성되도록 제거되고, 절연층(10)이 구비될 수 있다. 상기 절연층은 완전히 증착되는 것이 바람직하며, 이후, 접촉점들을 위해 홈이파이는데, 예를 들면 적합하게 구조화된 마스크를 이용한 식각에 의해 그러하다.
이후, 제2 접촉부(8)가 도포될 수 있다.
접촉 돌출부들(84)은 제2 절연층(13)에 의해 덮일 수 있다. 이후, 절연층(13)은 국부적으로 제거될 수 있고, 접촉부들(7, 8)의 나머지 부분들이 도포될 수 있다.
다겹으로 이루어진 제1 접촉부(7)의 구조 -한편으로는 접촉층 및 경우에 따라서 반사체층을 포함한 일 겹 및 다른 한편으로는 제1 접촉부의 나머지 부분을 포함한 다른 겹- 와, 두 개의 접촉부들이 전기적으로 서로 절연되는 것이 조합되어, 광전 소자(1)를 위한 접촉 구조의 형성이 용이해진다. 특히, 접촉 돌출부들은 거의 임의적으로 형성되고, 반도체 몸체에 걸쳐 분포해 있을 수 있다.
제2 접촉부가 양측에서 -절연층(10, 13)을 이용하여 일 측에서 주요면(9)으로부터, 다른 측에서 제2 접촉부(8)로부터- 절연되기 때문에, 반도체 몸체에 걸쳐 접촉 돌출부들이 임의적으로 형성되는 것이 가능한 한 간단해진다. 또한, 상기와 같은 접촉 구조는 일괄적으로, 즉 복수 개의 반도체 몸체들을 위해 동시에, 간단히 제조될 수 있다. 따라서, 이러한 일괄 제조는 매우 비용 효용적이다.
복수 개의 광전 소자들을 일괄적으로 제조하기에 적합한 방법은 WO 2005/081319에 기재되어 있으며, 이의 전체적 개시 내용은 명백하게 참조에 의해 본원에 포함된다.
바람직하게는 아직 결합되어 있는 상태에서, 커플링면(19)에 다른 부재가 도포될 수 있다(미도시). 예를 들면, 변환 물질을 포함한 발광 변환층이 아웃 커플링면에 도포될 수 있다. 상기 층은 활성 영역에서 생성된 복사를 흡수하여 더 큰 파장의 복사로 변환할 수 있다. 두 복사는 혼합될 수 있어서, 발광 변환층과 반대 방향에 위치한 소자의 측에서 예를 들면 백색 광과 같은 혼합색의 복사가 출사된다. 적합한 변환 물질은 예를 들면 문헌 WO 98/12757에 기재되어 있고, 이의 전체 개시 내용은 본원에 포함된다. 대안적 또는 보완적으로, 아웃 커플링면에 예를 들면 빔 형성을 위한 반사 부재, 특히 렌즈, 또는 회절 부재와 같은 광학 부재가 배치될 수 있고, 특히 소자상에 도포될 수 있다. 또한, 아웃 커플링면의 측에 광 결정 구조가 배치될 수 있다.
아웃 커플링면(19)에 상기와 같은 부재들을 도포하거나, 아웃 커플링면에 아웃 커플링 구조를 형성하는 것은, 상기 아웃 커플링면에 접촉 부재들이 없는 경우에 용이하다.
또한, 접촉부들의 연결면들은 활성 영역에 매우 근접하여 배치됨으로써, 예를 들면 지지체(3)가 연결면과 활성 영역 사이에 배치된 소자에 비해, 활성 영역으로부터 열을 소산(dissipating)시키기 위해 열 저항이 낮다는 이점이 있다.
복사 생성을 위한 반도체칩을 포함하고, 상기 반도체칩이 상기 칩을 보호하는 하우징 또는 리드프레임에 실장되며, 실장된 후 각 소자를 위해 상기 칩이 개별 화되며, 일괄적으로 봉지(encapsulation)되지 않는 종래의 광전 소자와 달리, 본원에 기술된 소자는 완전히 일괄적으로 제조될 수 있다. 상기 결합체로부터 소자들이 개별화된 후, 소자를 보호하기 위해 차후에 봉지하는 단계는 생략될 수 있다.
보호 역할을 하는 봉지부는 이미 결합체에 구비되어 있을 수 있어 유리하다. 바람직하게는, 소자(1)는 봉지부(40)를 포함하고, 상기 봉지부는 도 1에 점선으로 표시되어 있다. 반도체 몸체(2)는 봉지부(40)에 매립되는 것이 적합하다. 봉지부(40)는 개별화된 소자의 일부이다. 봉지부(40)는 하나 이상의 개별화된 연결면(41)을 포함할 수 있다. 봉지부는 이미 결합체에 구비되어 있을 수 있고, 상기 결합체로부터 소자가 개별화된다.
바람직하게는, 봉지부(40)는 활성 영역(4)을 예를 들면 습기와 같은 외부의 유해한 영향들로부터 보호한다. 봉지부를 위해, 예를 들면 BCB와 같은 성형 컴파운드가 반도체 몸체상에 도포되고, 특히 상기 반도체 몸체에 맞추어 성형될 수 있다. 성형 컴파운드는 도포된 이후 경화되는 것이 적합하다. 경화된 봉지부는 기계적으로 안정적이며, 활성 영역을 보호한다. 봉지부(40)는 반도체 몸체(2)를 둘러쌀 수 있다. 반도체 몸체는 봉지부에 의해 보호되며, 상기 봉지부는 지지체와 함께 작용하는 것이 바람직하다. 바람직하게는, 봉지부(40)는 지지체(3)를 향하지 않은 반도체 몸체(2)의 모든 측을 따라 연장된다. 바람직하게는, 연결면들(70, 80)은 반도체 몸체(2)와 반대 방향에 위치한 봉지부(40)의 측에서 노출된다.
바람직하게는, 봉지부는 활성 영역에서 생성될 복사에 대해 투과성이다.
질화물 화합물 반도체는 외부 영향에 대해 내구성이 강해서, 질화물계 소자 의 경우 봉지부는 비교적 위험 없이 생략될 수 있다.
그에 반해, 인화물- 및 비화물 화합물 반도체는, 특히 이러한 반도체가 Al을 함유한 경우, 예를 들면 습기와 관련하여 더 민감하다. 이러한 물질들 중 하나를 함유한 반도체 몸체를 포함하는 소자의 경우 봉지부를 구비하는 것이 매우 유리하다.
또한, 소자는 공간 수요가 매우 낮을 수 있다. 주요면(9) 또는 표면(24)에 대한 평면도에서 반도체 몸체(2)에 의해 덮이는 면의 면적 대, 주요면(9) 또는 표면(24)에 대한 평면도에서 소자가 연장되어 있는 전체 면의 면적의 비율은 0.2보다 크고, 바람직하게는 0.3보다 크고, 더욱 바람직하게는 0.5 보다 크고, 가장 바람직하게는 0.7 보다 클 수 있다. 종래의 미니어쳐 구조의 경우, 그에 상응하여 0.1보다 작은 비율을 가진다.
반도체 몸체의 표면, 바람직하게는 주요면(9)과 반대 방향에 위치한 반도체 몸체의 표면(24)은 융기부들 및 함몰부들을 가진 표면 구조(21)를 포함할 수 있다. 표면 구조(21)에 의해, 반도체 몸체(2)로부터의 복사 방출 및, 특히 반도체 몸체(2)로부터 지지체(3)로의 복사 전달이 용이해질 수 있다.
상기와 같은 구조는 예를 들면 반도체 몸체의 표면을 예를 들면 식각에 의해 러프닝(roughening)하거나, 또는, 특히 지지체가 성장 기판으로부터 형성된 경우, 평편하지 않은 성장 기판을 목적에 맞게 사용하여 얻을 수 있다. 평편하지 않은 성장 기판에 의해, 에피택시얼된 기판측의 반도체층들이 원하는 대로 오프셋될 수 있어서, 상기 오프셋에 의해 평편하지 않은 표면이 형성된다. 상기와 같은 표면 구조(21)는 도 1D에 매우 간략한 단면도로 개략적으로 도시되어 있다.
상기와 같은 표면 구조(21)에 의해, 표면(24)에서 예를 들면 전반사와 같은 반사가 방해받을 수 있다. 그러므로, 반도체 몸체(2)로부터의 복사 방출이 용이해진다. 예를 들면 질화물 화합물 반도체의 몸체에서 바람직하게는 성장 기판으로부터 제조된 사파이어 지지체가 사용되면, 상기 지지체는 질화물 화합물 반도체 물질보다 낮은 굴절률을 가져서, 반도체 몸체에서 전반사가 진행될 위험이 있다. 이러한 전반사는 표면 구조(21)에 의해 방해받을 수 있다.
반도체 몸체(2)는 활성 영역(4)이 관통된 관통부의 영역에서 경사져서 형성될 수 있다. 바람직하게는, 반도체 몸체(2)의 리세스(들)(11)은 경사져서 형성되며, 상기 리세스(들)에서 제2 접촉부(8)가 연장된다. 상기와 같은 경사진 형성은 도 1E의 부분 단면도에 개략적으로 도시되어 있다. 도 1E는 예를 들면 도 1C에 따른 부분 도면을 나타낸다.
활성 영역을 향하며 경사진 면을 포함하는 제2 접촉부(8)의, 관통부에 배치된 접촉 물질에서 복사가 반사되어, 반도체 몸체에서 빔 진행이 방해받을 수 있다. 그러므로, 반도체 몸체로부터 아웃 커플링될 수 있는 복사속은 증가할 수 있다.
바람직하게는, 리세스는 소자(1)의 주요면(9)으로부터 시작하여 상기 주요면(9)과 반대 방향에 위치한 활성 영역(4)의 측면의 방향으로 가면서 뾰족해진다. 상기와 같은 형상은, 예를 들면 적합하게 경사진 마스크를 이용한 건식 식각에 의해 리세스가 형성됨으로써 얻어질 수 있다.
리세스(11) 내지 관통부의 벽(110)은 활성 영역(4)에 대해 경사지거나/경사 지고 주요면(9)에 대해 경사질 수 있다. 경사각(γ)이 35°이상 55°이하이며, 예를 들면 45°일 때, 예를 들면 반도체 몸체에서 빔 진행을 방해하기에 매우 유리한 것을 확인되었다. 벽(110)과 활성 영역(4), 또는 상기 벽의 길이 부분과 주요면(9)은 상기 각(γ)을 이룰 수 있다. 관통부의 영역, 및 특히 리세스(11)의 영역에는 유전체 거울층이 구비될 수 있다.
유전체 거울층은 절연층(10)을 이용하여 형성될 수 있다.
유전체 거울층은 제2 접촉부와 반도체 몸체 사이에서 관통부의 영역 내지 리세스의 영역에 배치될 수 있다.
관통부의 영역에 배치된 제2 접촉부의 물질은, 상기 제2 접촉부가 관통부의 영역에서 높은 반사도를 가지도록 선택되는 것이 적합하다. 제2 접촉부는 상기 영역에서 전기 전도 거울층(90)을 포함할 수 있다. 바람직하게는, 제2 접촉부는 관통부의 영역 -즉 특히 접촉점(12)을 뒤로 하며, 반사체층(72) 내지 접촉층(71)을 관통한 영역- 에서 반사성을 가지도록 형성될 수 있으며, 예를 들면 반사도가 높은 물질을 포함한다. 전기 전도 거울층(90)을 위해, 예를 들면, 특히 Ag 또는 Al과 같은 금속 또는 합금이 적합하다. 상기 합금은 복수 개의 금속들을 함유하는 것이 적합하다.
바람직하게는, 제2 접촉부(8)는 접촉층(87)을 포함한다. 적합하게는, 접촉층(87)은 제2 접촉부를 이용하여 반도체 물질에 대한 전기적 접촉을 형성하는 데 최적화되어 실시된다. 예를 들면, 접촉층(87)은 금속 또는 가령 Pt와 같은 금속 합금을 포함한다. 접촉층(87)의 두께는 50 nm 이하, 바람직하게는 30 nm 이하, 더 욱 바람직하게는 20 nm 이하, 예를 들면 10 nm 이하일 수 있다.
접촉층(87)은, 특히 반도체 물질에 대한 제2 접촉부(8)의 접촉점(12)에서, 상기 반도체 물질에 접할 수 있다. 예를 들면, 접촉층(87)은 절연층(10)의 홈에 배치될 수 있다. 반도체 물질과 반대 방향에 위치한 접촉층(97)의 측에 제2 접촉부(8)의 전기 전도 거울층(90)이 배치될 수 있다.
물론, 제2 접촉부(8)의 접촉층(87)은 상기에, 그리고 이하에 기술된 소자에도 구비될 수 있다. 이는 전기 전도 거울층(90)에도 동일하게 해당된다.
도 1E의 도면에는 경사형 벽체를 포함한 관통부 내지 리세스(11)만 도시되어 있긴 하나, 도 1, 및 도 1E와 관련하여 기술된 다른 실시예에 따른 다른 관통부들도 실시될 수 있음은 자명하다.
특히, 소자(1)는, 상기 소자가 동작할 때 그리고/또는 소자가 턴오프된 상태에서 아웃 커플링면(19)에서 밝기의 불규칙함을 인지할 수 없도록 실시될 수 있다. 소자의 동작 시, 예를 들면, 관통된 활성 영역에 의해 낮은 복사속이 발생할 수 있는 영역들이 방지될 수 있다. 따라서, 아웃커플링면(19)은 동작 시 그리고/또는 턴 오프 상태에서 동일한 형상으로 나타나는 이미지를 포함할 수 있다. 이를 위해, 예를 들면 반사체층(72) 및/또는 리세스(11) 내지 관통부의 경사진 벽체가 기여할 수 있다.
바람직하게는, 소자의 아웃 커플링면(19)은 융기부들 및 함몰부들을 포함한다. 상기와 같은 아웃 커플링 구조를 이용하면, 아웃 커플링면에 의해 출사되는 복사속은 상기 아웃 커플링면에서 (전)반사가 방해받기 때문에 증가할 수 있다. 그러한 아웃커플링 구조는 도 1B 및 1C에 점선으로 표시되어 있다. 아웃 커플링 구조는 식각, 또는 예를 들면 그라인딩(grinding)과 같은 기계적 처리 공정에 의해 형성될 수 있다.
도 2는 광전 소자의 다른 실시예를 도시하되, 도 2A에서 개략적 평면도를, 도 2B에서 개략적 단면도를 도시한다. 도 2B의 단면도는 도 2A의 라인 A-A을 따라 얻어진다. 도 2에 따른 실시예는 도 1과 관련하여 기술된 실시예에 실질적으로 상응한다.
이와 달리, 제2 접촉부(8)는 주요면(9)과 반대 방향에 위치한 활성 영역(4)의 측에서 반도체 몸체의 전기적 접촉을 위해, 특히 반도체 몸체(2)의 영역(6)을 접촉하기 위해, 상기 반도체 몸체(2)를 래터럴 방향에서 한정하는 측면(22)의 옆으로 안내된다.
도 1의 실시예에 따른 리세스들 및 접촉 돌출부들, 그리고 그에 상응하여 제2 절연층(13)도 생략될 수 있다. 접촉층(71) 및 바람직하게는 반사체층(72)은 연속형 층으로서 실시될 수 있다. 접촉층(71), 반사체층(72), 연결면(70) 및/또는 연결면(80)과 반대 방향에 위치한 활성 영역(4)의 측에 배치되는, 반도체 몸체의 영역으로 제2 접촉부가 통과하기 위해 상기 층들에 형성되는 리세스들은 생략될 수 있다. 활성 영역의 관통도 생략될 수 있다. 그러므로, 복사 생성에 유용한 활성 영역의 면은 확대된다.
제2 접촉부는 활성 영역(4)과 반대 방향에 위치한 접촉층(71)의 측으로부터 시작하여 래터럴 방향으로 반도체 몸체 옆으로, 상기 접촉층과 반대 방향에 위치한 활성 영역의 측에 이르기까지 연장되며, 상기 측에서 반도체 몸체와 전기 전도적으로 연결된다.
제2 접촉부(8)의 접촉 영역(86)은 활성 영역(4)을 한정하는 반도체 몸체(2)의 측면(22) 옆에서 주요면(9)과 반대 방향에 위치한 활성 영역(4)의 측에 이르기까지 연장된다. 접촉 영역은 활성 영역으로부터 전기적으로 절연된다. 바람직하게는, 접촉 영역(86)은 절연층(10)상에 증착된다. 접촉 영역(86)은 주요면(9)과 반대 방향에 위치한 활성 영역(4)의 측의 접촉 영역(23)에서 반도체 몸체, 특히 영역(6)과 전기 전도적으로 연결된다. 바람직하게는, 접촉 영역(86)은 반도체 몸체를 프레임형태로 둘러싼다. 그러므로, 대면적 복사 생성을 위해 활성 영역(4)으로의 균일한 전하 캐리어 주입은 용이해질 수 있다. 바람직하게는, 접촉 영역(23)의 면적은 접촉층에 의해 접촉된 반도체 몸체의 면의 면적보다 작다(도 1과 관련한 상기 실시예 참조).
또한, 반도체 몸체(2)의 측면들(22)은 경사져서 실시된다. 측면들에서, 또는 제2 접촉부(8)에서 반도체 몸체를 향하며 경사진 접촉 영역(86)의 표면에서의 반사를 통해, 반도체 몸체에서 빔 진행은 방해를 받고, 그에 상응하여 반도체 몸체에서 전반사가 진행될 위험이 줄어들 수 있다. 이를 통해, 반도체 몸체로부터 방출된 복사속은 증가할 수 있다.
바람직하게는, 지지체(3)의 표면들(17)은 경사져서 형성된다. 지지체에서의 전반사는 방해받을 수 있다.
물론, 도 2의 도면에 따라, 반도체 몸체(2)의 경사 측면 및/또는 지지체(3) 의 경사 측면들은 도 1에 따른 소자 또는 이하에 기술된 소자의 경우에도 구비될 수 있다.
도 2에 따른 소자(1)는 도 1B 및 1C에 표시된 바와 같은 봉지부(40)를 포함할 수 있다. 또한, 지지체(3)를 향한 반도체 몸체(2)의 측은 도 1D에 따른 구조를 포함할 수 있다.
도 3은 광전 소자(1)의 다른 실시예를 개략적 단면도로 도시한다. 상기 소자(1)는 도 1과 관련하여 기술된 소자에 실질적으로 상응한다. 이와 달리, 반도체 몸체(2)를 기계적으로 안정시키는 지지체는 생략된다.
주요면(9)과 반대 방향에 위치한 반도체 몸체(2)의 표면(24)을 이용하여 아웃 커플링면(19)이 형성된다. 상기 표면(24)은 표면 구조를 포함할 수 있다(도 1D의 표면 구조(21) 참조, 도 3에는 미도시됨).
표면(24)은 보호층(28)을 구비할 수 있다. 보호층(28)을 위해서는, 예를 들면 절연층 또는 봉지부를 위해 상기에 언급한 물질들이 적합하다.
예를 들면 발광 다이오드와 같은 소자(1)는 별도로 구비되어 상기 반도체 몸체를 안정시키는 부재를 포함하지 않는다. 이 때의 반도체 몸체는 에피택시얼 성장되어 있는 것이 바람직하다. 지지체(3), 특히 성장 기판은 생략될 수 있다.
지지체를 포함하지 않은 소자는 반도체 몸체, 접촉부들 및 상기 반도체 몸체상에 도포되며 특히 상기 반도체 몸체상에 증착되는 층들로 구성될 수 있다. 상기 층들은 각각 자체 지지력을 갖지 않는 것이 바람직하다. 상기 층들은 각각 PVD 또는 CVD 방법을 이용하여 증착될 수 있다.
지지체를 포함하지 않은 소자는 크기가 매우 작다는 특징이 있다.
예를 들면 반도체 몸체의 성장 기판과 같은 지지체(3)는 상기와 같이 지지체를 포함하지 않은 소자(1)를 제조하는 동안 임시적 중간 지지체로서 구비될 수 있다. 그러나, 지지체(3)는 제조 공정 동안 제거된다. 바람직하게는, 지지체(3)는 완전히 제거된다.
상기에, 그리고 이하에 기술된 다른 소자들도 지지체없는 소자로서 실시될 수 있다.
도 4는 광전 소자의 다른 실시예를 개략적 단면도로 도시한다.
도 4에 도시된 광전 소자(1)는 도 1과 관련하여 기술된 소자에 실질적으로 상응한다. 도 4의 단면도는 도 1C에 도시된 단면도에 상응하며, 이 때 도 1A의 라인 A-A에 상응하여 절개된 다른 단면은 도 1B의 도면에 따른 소자를 통해 형성될 수 있다. 특히, 전류 확산 영역(81)은 하나 이상의 접촉 돌출부(84)를 포함할 수 있다.
도 1과 관련하여 기술된 소자와 달리, 두 개의 접촉부들의 연결면들(70, 80)은 활성 영역(4)의 서로 다른 측에 배치된다. 제1 접촉부(7)의 연결면(70)은 활성 영역(4)과 반대 방향에 위치한 주요면(9)의 측에 배치된다. 제2 접촉부(8)의 연결면(80)은 활성 영역과 반대 방향에 위치한 표면(24)의 측, 특히 반도체 몸체(2)와 반대 방향에 위치한 지지체(3)의 측에 배치된다.
전류 확산 영역(81), 및 제2 접촉부의 연결면(80)은 활성 영역(4)의 서로 다른 측에, 특히 반도체 몸체(2)의 서로 다른 측에 배치된다.
제1 접촉부의 연결면(70)은 반도체 몸체(2)의 주요면(9)에 걸쳐 대면적으로 연장되는 것이 적합하다.
제2 접촉부(8)의 전류 확산 영역(81)에서의 전류 확산, 및 연결면(80)에 의한 상기 접촉부의 외부 전기 연결은 활성 영역, 및 특히 반도체 몸체의 서로 다른 측에서 수행될 수 있다.
제2 접촉부(8), 및 제1 접촉부의 연결면(70) 사이에 절연 물질이 연속적으로 연장되는 것이 적합하다. 절연층(10 또는 13)에 대해 추가적으로, 다른 절연층(25)이 더 구비될 수 있다. 그러나 절연층(25)은 경우에 따라서 층(13)을 이용해 형성될 수 있다(미도시). 이 경우, 절연층들(13, 26)은 일체형으로 실시된다.
도 1에 따른 실시예와 달리, 반도체 몸체(2)는 상기 반도체 몸체를 완전히 관통하는 홈(26)을 포함한다. 홈은 전체 반도체 몸체를 관통하여 연장되며, 바람직하게는 전체 지지체(3)를 관통하여 돌출된다. 홈(26)은 도 1B에 따른 리세스(11)에 추가적으로 구비될 수 있다. 리세스들은 홈과 달리 반도체 몸체를 부분적으로만 관통하는 것이 바람직하다.
제2 접촉부(8)는 반도체 몸체의 주요면(9)으로부터 시작하여 전체 반도체 몸체(2)를 관통하며 연장되고, 홈(26)의 영역에서 활성 영역(4), 그리고 특히 반도체 몸체 및 바람직하게는 지지체(3)로부터 전기적으로 절연된다. 이를 위해, 홈(26)은 절연 물질로, 가령 절연층(10)으로 피복될 수 있다. 홈(26)은 래터럴 방향에서 바람직하게는 반도체 몸체(2) 내지 지지체(3)에 의해 둘러싸이며 한정된다. 홈(26)을 통해 연장되는 접촉부(8)의 부분에 의해, 연결면(80), 특히 연결층(83)은 전류 확산 영역(81)과 전기 전도적으로 연결될 수 있다.
바람직하게는, 주요면(9)의 측에 구비된 연결면(70)은 전기 전도 결합층을 이용하여 커넥터 캐리어의 연결 리드와 전기 전도적으로 연결되기 위해 구비된다. 도 1에 따른 실시예에 비해 더 큰 면적으로 실시되는 연결면(70)에 의해, 경우에 따라서 커넥터 캐리어와의 결합이 더욱 면 형상으로, 그리고 위치 안정적으로 이루어질 수 있다.
바람직하게는, 연결면(80)은 본딩 와이어를 이용한 결합을 위해 구비된다. 전류 확산은 활성 영역과 반대 방향에 위치한 반사체층의 측에 있는 영역(81)에서 수행될 수 있다.
연결면(80)에 의한 제2 접촉부의 외부 전기 연결을 위해, 반도체 몸체의 주 연장 방향에 걸친 전류 확산부에 비해 비교적 적은 면이 필요하다. 바람직하게는, 연결면(80)은 전류 확산 영역(81)보다 작은 반도체 몸체(2)의 영역에 걸쳐 연장된다.
바람직하게는, 연결면(80)의 면적은 주요면(9)을 향한 접촉층(71) 내지 반사체층(72)의 측의 면적보다 작다. 소자의 아웃 커플링면(19)의 측에서, 연결층(83)과 같은 흡수 부재가 구비될 수 있긴 하나, 바람직하게는 작은 면적으로 실시되는 연결면에 의해, 상기 층에서 흡수된 복사 비율도 그에 따라 낮게 유지될 수 있다.
서로 다른 접촉부들의 연결면들(70, 80)이 활성 영역의 서로 다른 2개의 측에 구비되면, 일 접촉부가 결합층을 이용하여, 다른 접촉부가 와이어 결합을 이용하여 연결될 수 있다는 이점이 있다. 이는, 복수 개의 소자들을 전기적으로 연결 할 때 유리할 수 있다.
연결면(80)쪽으로 접촉부(8)가 관통하기 위해, 도 1에 따른 리세스들(11) 중 어느 하나 대신 홈(26)이 구비될 수 있다. 다른 리세스들은 도 1B에 상응하여 형성되고 배치될 수 있다.
도 5는 광전 소자(1)의 다른 실시예를 개략적 단면도로 도시한다.
도 5에 도시된 소자는 도 4와 관련하여 기술된 소자에 실질적으로 상응한다. 두 개의 소자들은, 두 접촉부들(7, 8)의 연결면들(70, 80)이 활성 영역(4)의 서로 다른 측에 배치된다는 점에서 동일하다. 도 4와 달리, 일 접촉부, 특히 접촉부(7)는 주요면(9)으로부터 시작하여, 반도체 몸체(2)의 측면(15) 옆에서 상기 측면을 따라 연장되고, 활성 영역(4)으로부터 보았을 때 상기 주요면(9)과 대향하는 반도체 몸체(2)의 표면(24)에 이르기까지 연장된다. 제1 접촉부(7)의 층(74)은 반도체 몸체(2)를 따라, 그리고 특히 지지체의 측면(17)을 따라 안내될 수 있다.
접촉부(7)는 측면(15)의 영역에서 활성 영역(4), 및 특히 반도체 몸체(2)로부터 전기적으로 절연되는 것이 적합하다. 층(74)은 국부적으로 절연 물질, 예를 들면 층들(10, 26)(층들(13, 26)이 일체형으로 형성된 경우에 13번도 포함)에 매립될 수 있다.
도 4와 달리, 도 5에 따른 소자(1)에서 반도체 몸체(2) 및 특히 지지체(3)의 홈은 생략되었다. 또한, 도 5와 달리, 제2 접촉부의 연결면(80)은 활성 영역(4)과 반대 방향에 위치한 주요면(9)의 측에 배치되며, 바람직하게는 상기 주요면(2)에 걸쳐 대면적으로 연장된다. 그에 반해, 제1 접촉부의 연결면(70)은 활성 영역(4) 과 반대 방향에 위치한 표면(24)의 측, 및 특히 활성 영역과 반대 방향에 위치한 지지체(3)의 측에 배치된다.
접촉부들(7, 8)의 단락을 방지하기 위해, 연결면(70)과 활성 영역(4) 사이에 전기 절연 물질이 배치되는 것이 적합하다. 이를 위해, 다른 절연층(27)이 구비될 수 있고, 상기 절연층은 표면(24)에 걸쳐 연장되며 연결면(70)과 활성 영역(4) 사이에 배치된다. 바람직하게는, 절연 물질은 표면(24), 특히 지지체(3)와 제1 접촉부(7) 사이에서 연속적으로 연장된다. 절연층들(25, 27)을 위해서는, 층들(10, 13)을 위해 열거된 물질이 마찬가지로 적합하다.
예를 들면 사파이어 지지체와 같이 지지체(3)가 전기 절연성으로 형성된다면, 상기 절연층(27)은 생략될 수 있다.
도 6은 광전 소자의 다른 실시예를 개략적 단면도로 도시한다.
도 6에 도시된 소자(1)는 도 1과 관련하여 기술된 소자에 실질적으로 상응한다. 특히, 두 접촉부들(7, 8)의 연결면들(70, 80)은 활성 영역의 동일한 측에 배치된다.
도 1에 따른 소자와 달리, 일 접촉부, 바람직하게는 두 개의 접촉부들은 활성 영역의 서로 다른 측에 배치된 2개의 연결면들을 포함한다. 제2 접촉부(8)는 활성 영역의 서로 다른 측에 배치된 2개의 연결면들(80, 89)을 포함한다. 제1 접촉부(7)는 활성 영역(4)의 서로 다른 측에 배치된 2개의 연결면들(70, 79)을 포함한다.
접촉부들(7, 8)이 주요면(9)으로부터 시작하여 표면(24)을 향해, 그리고 표 면에 걸쳐 안내되는 단계는, 도 4와 관련하여 기술된 바와 같이 홈(26)을 이용하거나, 도 5와 관련하여 기술된 바와 같이 반도체 몸체를 래터럴 방향에서 한정하는 측면(15), 및 특히 지지체(3)를 래터럴 방향에서 한정하는 측면을 따라 수행될 수 있다. 제2 접촉부(8)는 홈(26)을 통해, 제1 접촉부(7)는 측면(15)을 따라 안내된다.
상기와 같이 반도체 몸체의 서로 다른 측에 일 접촉부의 2개의 연결면들이 구비됨으로써, 소자(1)의 외부 전기 연결을 위한 접촉 자유도가 증가할 수 있다. 그러므로, 소자는 활성 영역의 동일한 측에 배치된 2개의 연결면들(80, 70 내지 89, 79)을 이용하거나, 결합층들 또는 본딩 와이어들을 이용하여 각각 접촉될 수 있다. 대안적으로, 연결면(79 또는 89)은 활성 영역의 일 측에서 결합층 또는 본딩 와이어를 이용하여 연결될 수 있고, 다른 연결면(80 내지 70)이 본딩 와이어 내지 결합층을 이용하여 접촉될 수 있다. 바람직하게는, 전기 전도 결합층을 이용한 접촉은 커넥터 캐리어상에 소자의 실장을 위해 예정된 측에서 수행된다.
연결면들(79, 89)은 추가적인 연결층(88 내지 78)을 이용하여 형성될 수 있다.
도 7은 광전 소자의 다른 실시예를 개략적 단면도로 도시한다.
상기 소자(1)는 도 1과 관련하여 기술된 소자에 실질적으로 상응한다(예를 들면 도 1C의 해당 단면도 참조). 이와 달리, 광전 소자(1)는 부착층(75)을 포함한다. 바람직하게는, 부착층(75)은 제1 접촉부를 위한 물질이 반도체 몸체에 더 잘 부착되도록 형성된다. 부착층은 전기 전도성으로 실시될 수 있고, 특히 제1 접 촉부(7)의 일부일 수 있다. 부착층은 금속 또는 합금을 포함하거나 그것으로 구성될 수 있다. 부착층은 예를 들면 Ti를 함유하거나 그것으로 구성될 수 있다. 부착층(75)은 일 측에서 바람직하게는 반도체 몸체(2)에, 다른 측에서 바람직하게는 접촉층(71)에 인접한다. 반도체 물질에 Pt-접촉층(71)이 부착되는 것을 개선하기 위해, Ti 부착층(75)이 매우 적합하다. 부착층의 두께는 10 nm 이하, 바람직하게는 5 nm 이하, 더욱 바람직하게는 3 nm 이하이며, 가령 2 nm 이하이다. 부착층은 특히 반투명으로 형성될 수 있다. 또한, 부착층은 경우에 따라서 연속적이지 않게, 예를 들면 섬형의 층으로서 형성될 수 있다.
부착층을 구비함으로써, 반도체 몸체로부터 접촉 물질이 박리될 위험이 낮아진다. 바람직하게는, 부착층(75)은 접촉층(71)과 반도체 몸체(2) 사이에서 전면으로 배치된다.
또한, 소자(1)는 유전체 거울층(30)을 포함한다. 유전체 거울층(30)은 반사체층(72)과 반도체 몸체(2) 사이에 배치된다. 유전체 거울층(30)은 반사체층(72)과 접촉층(71) 사이에 배치될 수 있다. 접촉층과 반사체층 사이의 전기적 접촉을 형성하기 위해, 유전체 거울층(30)은 1회 또는 수 회로 홈이 파일 수 있다(관통될 수 있다). 이를 위해, 그에 상응하는 비아들(vias)이 구비될 수 있고, 바람직하게는, 상기 비아들은 래터럴 방향으로, 특히 상기 유전체 거울층의 둘레측에서 한정되고, 거울층을 통과하여 연장될 수 있다. 제1 접촉부(7) 및/또는 제2 접촉부(8)는 활성 영역과 반대 방향에 위치한 유전체 거울층(30)의 측으로부터 활성 영역을 향한 유전체 거울층의 측에 이르기까지 연장될 수 있다. 부착층(75)은 거울층(30) 과 반도체 몸체(2) 사이에 배치될 수 있다.
또는, 부착층(75) 및/또는 접촉층(71)은 유전체 거울의 해당 홈들에 배치될 수 있다(미도시). 유전체 거울층은 경우에 따라서 접촉층과 부착층 사이에 배치될 수 있다(미도시).
유전체 거울층에 의해, 반사체층(72) 및 거울층(30)을 이용하여 반도체 몸체로 복사가 재귀 반사되는 것이 개선될 수 있다. 이 때 상기 반사체층 및 거울층은 전체 거울을 형성하며, 상기 거울은 전기 전도성 물질 및 유전체를 함유할 수 있다.
바람직하게는, 유전체 거울층은 λ/(4n)보다 큰 두께를 가지며, 이 때 λ는 활성 영역에서 생성된 복사가 진공에서 갖는 파장이며, n은 유전체 거울층의 물질의 굴절률이다. 거울층의 두께는 50 nm 이상, 바람직하게는 70 nm 이상, 더욱 바람직하게는 100 nm 이상, 예를 들면 150 nm 이상일 수 있다. 유전체 거울층의 두께는 바람직하게는 500 nm 이하, 더욱 바람직하게는 400 nm 이하이다. 관통부 내지 리세스(11)의 영역에 배치된 절연층, 예를 들면 절연층(10)이 (다른) 유전체 거울층으로 형성된다면(도 1E에 대한 설명 참조), 그에 상응하는 두께를 가질 수 있다.
상기와 같이 두껍게 실시된 거울층의 경우, 유전체 거울층에서 복사가 반사될 때 우선 방향(preferred direction)이 형성되는 것이 방지되거나 감소한다. 거울층 및 반사체층이 병합된 거울의 반사도는 복사의 입사각에 대해 실질적으로 무관하다는 이점이 있다. 바람직하게는, 거울층은 질화 실리콘, 산화 실리콘 또는 질산화 실리콘을 포함하거나 그것으로 구성된다. 산화 실리콘은 청색 스펙트럼 영역에서의 흡수가 낮기 때문에, 자외선 또는 청색 스펙트럼 영역에서의 복사에 매우 적합하다.
바람직하게는, 유전체 거울층의 굴절률은 상기 유전체 거울층의 측면에서 반도체 몸체를 한정하는 반도체 물질의 굴절률보다 작다. 굴절률 점프에 의해, 복사는 더 많이 반도체 몸체로 재귀반사될 수 있다. 예를 들면 GaN의 굴절률은 약 2.3 이며, SiO2의 굴절률은 약 1.5 이다.
소위 low-k-물질, 즉 낮은 굴절률을 가진 물질, 바람직하게는 SiO2의 굴절률보다 작은 굴절률을 가진 물질이 유전체 거울층을 위해 적합하다.
도 7에 따른 광전 소자(1)는 광학 부재(31)를 더 포함한다. 바람직하게는, 광학 부재는 아웃 커플링측에 구비되며, 특히 아웃커플링면(19)에 도포될 수 있다. 광학 부재(31)는 발광 변환 부재로 실시될 수 있다. 발광 변환 부재는 예를 들면 적합한 발광 변환 물질에 의해, 활성 영역(4)에서 생성된 복사를 흡수하고, 다른 파장의 복사, 예를 들면 더 큰 파장의 복사를 재방출할 수 있다. 따라서, 광전 소자는 다색광, 특히 백색 광을 생성할 수 있다. 혼합색은 활성 영역에서 생성된 복사 및 발광 변환 부재에 의해 재방출된 복사의 혼합으로부터 발생한다. 대안적 또는 보완적으로, 광학 부재는 빔 형성을 위한 광학 부재, 가령 굴절 부재 또는 회절 광학 부재를 포함할 수 있고, 예를 들면 렌즈를 포함할 수 있다. 경우에 따라서, 광학 부재는 광 결정 구조로 형성될 수 있다.
부착층(87), 유전체 거울층(30), 전기 전도 거울층(90) 및/또는 광학 부재(31)는 상기에, 그리고 이하에 기술된 소자들에도 구비될 수 있다. 또한, 각 관통부 내지 각 리세스(11)는 절연층(10)으로서의 유전체 거울층으로 피복될 수 있다.
소자(1) 및 특히 제1 접촉부(7)는 복사 투과성이며 전기 전도성인 층을 포함할 수 있다. 상기 층은 상기 층의 측면에서 반도체 몸체(2)를 한정하는 물질보다 낮은 굴절률을 가지는 것이 적합하다. 그러므로, 반도체 몸체로의 복사의 재귀 반사는 가능한 한 개선될 수 있다. 복사 투과성이며 전기 전도성인 층은 부착층(75) 및/또는 접촉층(71)에 대해 추가로 구비될 수 있거나, 부착층 및/또는 접촉층을 대체할 수 있다. 복사 투과성이며 전기 전도성인 층은 예를 들면, 참조 번호 75로 표시된 층으로 형성될 수 있고, 이 때 접촉층(71)은 경우에 따라서 생략될 수 있다. 부착층(75) 및 접촉층(71)에 대한 추가적인 층으로서, 복사 투과성이며 전기 전도성인 층은 도 7에 도시되어 있지 않다. 복사 투과성이며 전기 전도성인 층은 반사체층(72)과 반도체 몸체(2) 사이에 배치된다. 또한, 바람직하게는, 복사 투과성이며 전기 전도성인 층은 유전체 거울층(30)과 반도체 몸체(2) 사이에 배치된다. 바람직하게는, 복사 투과성이며 전기 전도성인 층의 굴절률은 유전체 거울층의 굴절률과 상기 복사 투과성이며 전기 전도성인 층의 측면에서 반도체 몸체를 한정하는 반도체 물질의 굴절률 사이이다.
복사 투과성이며 전기 전도성인 층은 산화물, 특히 산화 금속을 포함하거나 그것으로 구성되는데, 상기 산화 금속은 예를 들면 산화 주석, 산화 아연 또는 인 듐 주석 산화물이 있다. TCO(transparent coducting oxide, 복사 투과성이며 전기 전도성인 산화물)를 함유하며 복사 투과성이고 전기 전도성인 층은, 활성 영역에서 생성된 복사에 대해 래터럴 방향 전도도가 높으면서, 상기 복사의 투과도도 높다는 특징이 있다. 또한, 이러한 물질들은 상기 층의 측면에서 반도체 몸체를 한정하는 물질의 굴절률보다 낮은 굴절률을 가질 수 있어서, 복사 투과성이며 전기 전도성인 층은, 굴절률 점프에 의해, 이미 복사 투과성이며 전기 전도성인 거울층으로서 역할할 수 있다. 상기 층을 통과하는 복사는 유전체 거울층 및/또는 반사체층에서 반사되고, 그 곳에서 다시 반도체 몸체에 도달할 수 있다.
복사 투과성이며 전기 전도성인 층은, 유전체 거울층이 반도체 몸체에 대한 접촉을 형성하기 위해 관통되고, 상기 복사 투과성이며 전기 전도성인 층이 상기 유전체 거울층과 반도체 몸체 사이에 배치되는 경우에 매우 유리하다. 전류 확산은 유전체 거울층과 반도체 몸체 사이에서 일어날 수 있다. 이는, 복사 투과성이며 전기 전도성인 층의 측면에서 반도체 몸체를 한정하는 물질, 가령 p-GaN에서 래터럴 방향으로의 전기 전도도가 비교적 낮은 경우에 매우 적합하다.
복사 투과성이며 전기 전도성인 층의 두께는 바람직하게는 200 nm 이하이며, 더욱 바람직하게는 100 nm 이하이다.
도 8은 광전 소자의 다른 실시예를 개략적 단면도로 도시한다.
상기 소자(1)는 이전 도면들에 기술된 소자들, 특히 도 5에 따른 소자에 실질적으로 상응한다.
이와 달리, 소자의 외부 연결면들(70, 80)은 반사체층(72) 내지 접촉층(71) 과 반대 방향에 위치한 반도체 몸체의 측에 배치된다. 연결면들은 특히 소자의 아웃커플링면에 걸쳐 연장될 수 있다. 연결면들(70, 80)은 각각 연결층(73 내지 83)을 이용하여, 예를 들면 본딩층을 이용하여 형성될 수 있으며, 상기 본딩층은 가령 Au-본딩층이 있다. 바람직하게는, 연결층들(73, 83)은 각각 본딩 와이어를 이용한 결합을 위해 구비된다. 연결면들(70, 80)은 주요면(9)과 반대 방향에 위치한 활성 영역의 측에 배치된다. 전류 분포, 및 반도체 몸체에 대한 접촉 형성은 연결면과 반대 방향에 위치한 반도체 몸체의 측에서 수행된다. 그러므로, 연결면들은 작은 면적으로 실시될 수 있다는 이점이 있다.
도 8에 따른 소자는 도 5와 관련하여 기술된 소자와 실질적으로 상응하며, 이 때 보완적으로 연결면(80)은 반도체 몸체에서 연결면(70)과 동일한 측으로 안내된다. 제2 접촉부(8)는 상기 제2 접촉부의 하나 이상의 층(82)에 의해 연결면(70)과 동일한 측으로 안내될 수 있다. 상기 층(82)은 주요면(9)으로부터 시작하여 바깥쪽 측면으로, 측면(15)의 옆에서 반도체 몸체를 따라 연장되며, 바람직하게는 지지체(3)의 측면(17) 옆으로, 그리고 표면(24) 내지 아웃커플링면(19)에 걸쳐 연장될 수 있다. 이를 위해, 예를 들면 적합한 금속층 또는 합금층을 이용한다.
또한, 소자(1)는 열 전도체(32), 예를 들면 Ge-몸체에 배치되며, 바람직하게는 고정된다. 반사체층(72) 내지 접촉층(71)은 열 전도체(32)를 향해있다. 반도체 몸체는 예를 들면 땜납층과 같은 열 전도 결합층(33)에 의해 열 전도체(32)와 열 전도적으로 연결된다. 상기 땜납층은 가령 주석 땜납층 또는 금-주석-땜납층이 있다. 결합층(33)은 반사체층(72)과 열 전도체 사이에 그리고/또는 접촉층(71)과 열 전도체 사이에 배치될 수 있다. 바람직하게는, 접촉부들(7, 8) 중 하나, 예를 들면 제2 접촉부(8)는 소자의 외부에 노출된 열 연결 영역(34)을 포함한다. 상기 연결 영역(34)을 따라 결합층(33)이 연장될 수 있다. 열 연결 영역(34)은 특히 전기적 연결면들(70, 80)에 대해 추가적으로 구비될 수 있다. 바람직하게는, 일 연결면, 특히 두 개의 연결면들은 열 연결 영역(34)과 반대 방향에 위치한 반도체 몸체의 측에 배치된다. 소자의 동작 시 발생하는 손실열은 결합층(33)에 의해 열 전도체로, 그리고 상기 열 전도체(32)를 경유하여 신뢰할만하게 주변으로 방출될 수 있다. 그러므로, 특히 고 출력 소자의 경우 소자의 불량 위험은 감소한다.
바람직하게는, 열 연결 영역(32)은 지지체(3)와 반대 방향에 위치한 반도체 몸체의 측에 배치된다. 경우에 따라서 열 전도도가 불량한 지지체에 의한 열 수송이 방지된다.
열 전도체(32)는 지지체로서도 역할할 수 있어서, 경우에 따라서 지지체(3)가 생략될 수 있다. 소자는 특히 (성장)기판 없는 소자로 실시될 수 있다.
도 9는 광전 장치의 실시예를 개략적 단면도로 도시한다.
광전 장치(200)는 광전 소자(1)를 포함한다. 소자(1)는 상기에 기술된 소자들 중 하나에 맞추어 형성될 수 있고, 특히 전기 전도 층 결합 및/또는 표면 실장을 위한 연결면이 구비된 소자로 형성될 수 있다. 이해하기 쉽도록 소자(1)는 개략적으로만 도시되어 있다.
광전 장치(200)는 커넥터 캐리어(50)를 더 포함한다. 커넥터 캐리어는 전기적으로 서로 절연된 2개의 연결 리드들(51, 52)을 포함한다. 커넥터 캐리어(50)는 예를 들면 인쇄된 도체판 또는 금속 코어 회로판과 같은 도체판으로, 또는 연결 리드를 위한 도전 물질을 함유한 세라믹계 커넥터 캐리어로 형성될 수 있다. 연결 리드들(52, 51)은 예를 들면 금속 또는 합금을 함유할 수 있다.
소자(1)는 접촉부들(7 내지 8)의 연결면들(70, 80)에서 커넥터 캐리어(50)를 향해 있다. 별도의 연결 리드(51 내지 52)는 각각의 연결면들(70, 80)에 부속한다. 연결면들(70, 80)은 각각의 연결 리드들(51, 52)과 전기 전도적으로 연결되며, 예를 들면 납땜될 수 있다.
광전 장치(200)는 충전재(60)를 더 포함한다. 충전재(60)는 커넥터 캐리어(50)와 광전 소자(1) 사이에 형성되며, 특히 배치되는 것이 적합하다. 소자와 커넥터 캐리어 사이의 공간은 충전재(60)에 의해 채워질 수 있다. 충전재(60)는 광전 소자를 기계적으로 지지할 수 있다. 충전재는 성형 컴파운드를 이용하여 형성될 수 있고, 바람직하게는, 상기 성형 컴파운드는 경화된다. 충전재는 예를 들면 수지와 같은 플라스틱을 포함하거나 그것으로 구성될 수 있다. 상기 수지는 가령 에폭시 수지가 있다. 충전재는 소자에서 연결면들(70, 80)을 포함하지 않는 면 -즉 연결면들에 의해 덮이지 않은 면- 에 인접할 수 있고, 이 때 상기 면은 소자를 향해 있는 것이 바람직하다. 바람직하게는, 충전재는 커넥터 캐리어에 소자가 실장되기 전에 상기 소자(1) 또는 커넥터 캐리어(50)에 도포된다. 커넥터 캐리어에 소자가 고정된 후, 충전재는 경화되기 시작하거나, 경화될 수 있다. 바람직하게는, 반도체 몸체는 충전재에 매립되지 않는다.
충전재는 커넥터 캐리어(50), 소자(1) 및/또는 접촉부들(7, 8)에 인접할 수 있다. 바람직하게는, 충전재(60)는 연결면들 사이의 영역 및/또는 접촉부들(7, 8) 사이의 영역에 배치된다. 충전재는, 소자가 (성장) 기판없이, 그리고 특히 지지체 없이, 즉 추가적인 기계적 안정 부재없이 실시되는 경우에 매우 적합하다.
충전재(60)를 이용하여 반도체 몸체(2)가 기계적으로 지지됨으로써, 동작 시 열에 따른 응력에 의해 손상될 위험이 낮아진다.
광전 소자(1)는 추가적인 중간 캐리어(submount) 없이, 특히 표면 실장 기술로 커넥터 캐리어상에 직접 실장될 수 있다.
도 1 또는 도 7과 관련하여 기술된 소자의 경우뿐만 아니라 상기에 기술된 모든 소자들은 봉지부(40) 또는 표면 구조(21)를 구비할 수 있다.
본 특허 출원은 2007년 4월 26일자의 독일 특허 출원 10 2007 019 775.8의 우선권을 주장하며, 이의 전체적 개시 내용은 명백하게 참조로서 본원에 포함된다.
본 발명은 실시예들에 의거한 기재에 한정되지 않는다. 오히려, 본 발명은 각 새로운 특징 및 특징들의 각 조합을 포함하며, 이는 특히 특허 청구 범위에서의 특징들의 각 조합을 포함하고, 비록 이러한 특징 또는 이러한 조합이 그 자체로 명백하게 특허 청구 범위 또는 실시예들에 제공되지 않더라도 그러하다.

Claims (15)

  1. 복사 생성에 적합한 활성 영역(4)을 갖는 반도체 층 시퀀스를 포함한 반도체 몸체(2);
    상기 반도체 몸체상에 배치된 반사체층(72); 및
    2개의 전기 접촉부들(7, 8)
    을 포함하고,
    상기 2 개의 접촉부들 중 제1 접촉부(7)는 상기 반사체층을 향한 활성 영역의 측에서 상기 반도체 몸체와 전기 전도적으로 연결되고, 상기 2 개의 접촉부들 중 제2 접촉부(8)는 상기 반사체층과 반대 방향에 있는 활성 영역의 측에서 상기 반도체 몸체와 전기 전도적으로 연결되며, 상기 반사체층은 상기 제2 접촉부의 일부 영역과 상기 반도체 몸체 사이에 배치되는 것을 특징으로 하는 광전 소자(1).
  2. 청구항 1에 있어서,
    상기 반사체층(72)에는 상기 반도체 몸체(2)에 대한 상기 제1 접촉부(7)의 접촉 형성을 위해 홈이 파이고, 또한, 상기 반도체 몸체(2)에 대한 상기 제2 접촉부(8)의 접촉 형성을 위해서도 홈이 파이는 것을 특징으로 하는 광전 소자.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 반사체층(72)은 전기 절연성으로 형성되는 것을 특징으로 하는 광전 소 자.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 접촉부들(7, 8) 중 하나는 상기 반사체층(72)을 포함하는 것을 특징으로 하는 광전 소자.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 제2 접촉부(8)는 상기 반도체 몸체(2)를 래터럴 방향으로 한정하는 측면(15)의 옆에서 상기 활성 영역(4)의 일 측으로부터 상기 활성 영역의 다른 측까지 연장되고, 상기 다른 측에서 상기 반도체 몸체와 전기 전도적으로 연결되는 것을 특징으로 하는 광전 소자.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 활성 영역(4)은 복수 개의 관통부들(11, 26)을 포함하고, 상기 제2 접촉부(8)는 상기 관통부 내지 관통부들을 통해 연장되며, 이 때 상기 제2 접촉부는 상기 관통부 내지 관통부들의 영역에서 상기 활성 영역으로부터 전기적으로 절연되는 것을 특징으로 하는 광전 소자.
  7. 청구항 6에 있어서,
    상기 관통부(11, 26) 각각의 벽(110)은 상기 활성 영역(4)에 대해 경사지는 것을 특징으로 하는 광전 소자.
  8. 청구항 6 또는 청구항 7에 있어서,
    상기 제2 접촉부(8)는 상기 관통부의 영역에서 전기 전도성 거울층(90)을 포함하는 것을 특징으로 하는 광전 소자.
  9. 청구항 8에 있어서,
    상기 제2 접촉부(8)는 접촉층(87)을 포함하고, 상기 접촉층은 상기 전기 전도성 거울층(90)과 상기 반도체 몸체(2) 사이에 배치되는 것을 특징으로 하는 광전 소자.
  10. 청구항 4 내지 청구항 9 중 어느 한 항에 있어서,
    상기 전기 전도성 반사체층(72)과 상기 반도체 몸체 사이에 유전체 거울층(30)이 배치되는 것을 특징으로 하는 광전 소자.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 있어서,
    상기 반사체층(72)과 상기 반도체 몸체(2) 사이에 상기 제1 접촉부(7)를 위한 부착층(75)이 배치되는 것을 특징으로 하는 광전 소자.
  12. 청구항 1 내지 청구항 11 중 어느 한 항에 있어서,
    상기 접촉부들(7, 8) 중 하나의, 상기 활성 영역(4)과 반대 방향에 위치한 연결면(70, 80)은 상기 반사체층(72)과 반대 방향에 위치한 상기 활성 영역(4)의 측에 배치되는 것을 특징으로 하는 광전 소자.
  13. 청구항 12에 있어서,
    상기 2 개의 접촉부들(7, 8)은 상기 활성 영역(4)과 반대 방향에 위치한 연결면(70, 80)을 포함하고, 상기 2 개의 연결면들은 상기 활성 영역의 동일한 측에 배치되는 것을 특징으로 하는 광전 소자.
  14. 청구항 1 내지 청구항 12 중 어느 한 항에 있어서,
    상기 접촉부들(7, 8)은 상기 활성 영역(4)과 반대 방향에 위치한 각각 하나의 연결면(70, 80)을 포함하고, 상기 2 개의 연결면들(70, 80)은 상기 활성 영역의 서로 다른 측에 배치되는 것을 특징으로 하는 광전 소자.
  15. 청구항 1 내지 청구항 14 중 어느 한 항에 있어서,
    상기 반도체 몸체(2)는 에피택시얼 성장되어 있고, 상기 소자(1)는 상기 반도체 몸체의 반도체층들을 위한 성장 기판을 포함하지 않는 것을 특징으로 하는 소자.
KR1020097023646A 2007-04-26 2008-04-25 광전 소자 KR101457247B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102007019775.8 2007-04-26
DE102007019775A DE102007019775A1 (de) 2007-04-26 2007-04-26 Optoelektronisches Bauelement
PCT/DE2008/000715 WO2008131743A1 (de) 2007-04-26 2008-04-25 Optoelektronisches bauelement

Publications (2)

Publication Number Publication Date
KR20100016491A true KR20100016491A (ko) 2010-02-12
KR101457247B1 KR101457247B1 (ko) 2014-11-12

Family

ID=39645346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097023646A KR101457247B1 (ko) 2007-04-26 2008-04-25 광전 소자

Country Status (6)

Country Link
EP (1) EP2149161B1 (ko)
KR (1) KR101457247B1 (ko)
CN (1) CN101796656B (ko)
DE (1) DE102007019775A1 (ko)
TW (1) TWI384647B (ko)
WO (1) WO2008131743A1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130054416A (ko) * 2010-09-17 2013-05-24 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체 칩
WO2014081251A1 (ko) * 2012-11-23 2014-05-30 일진엘이디(주) 전류 분산 효과가 우수한 발광소자 및 그 제조 방법
KR20150000108A (ko) * 2013-06-24 2015-01-02 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR20150053888A (ko) * 2015-04-28 2015-05-19 서울바이오시스 주식회사 발광 다이오드
KR20160031011A (ko) * 2013-07-16 2016-03-21 오스람 옵토 세미컨덕터스 게엠베하 광전 반도체 칩
KR20160085605A (ko) * 2015-01-08 2016-07-18 엘지이노텍 주식회사 발광 소자 패키지
KR20160115309A (ko) * 2015-03-26 2016-10-06 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
KR20170038440A (ko) * 2015-09-30 2017-04-07 엘지이노텍 주식회사 발광소자
KR20180051667A (ko) * 2010-06-17 2018-05-16 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체칩의 제조 방법 및 광전자 반도체칩

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008011848A1 (de) 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
CN101960601B (zh) 2008-02-29 2013-02-20 欧司朗光电半导体有限公司 单片的光电子半导体本体及其制造方法
DE102008032318A1 (de) 2008-03-31 2009-10-01 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines solchen
DE102008025756B4 (de) 2008-05-29 2023-02-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiteranordnung
TWI407596B (zh) * 2009-03-06 2013-09-01 Advanced Optoelectronic Tech 側邊散熱型發光二極體及其製程
US7977132B2 (en) * 2009-05-06 2011-07-12 Koninklijke Philips Electronics N.V. Extension of contact pads to the die edge via electrical isolation
DE102009022966A1 (de) 2009-05-28 2010-12-02 Osram Opto Semiconductors Gmbh Oberflächenmontierbarer optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Halbleiterchips
DE102009023849B4 (de) * 2009-06-04 2022-10-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und optoelektronischer Halbleiterchip
JP5197654B2 (ja) 2010-03-09 2013-05-15 株式会社東芝 半導体発光装置及びその製造方法
DE102010032497A1 (de) * 2010-07-28 2012-02-02 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip und Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterchips
JP5633477B2 (ja) 2010-08-27 2014-12-03 豊田合成株式会社 発光素子
US8598614B2 (en) 2010-08-30 2013-12-03 Epistar Corporation Light-emitting devices
EP2442374B1 (en) * 2010-10-12 2016-09-21 LG Innotek Co., Ltd. Light emitting device
JP6100598B2 (ja) 2013-04-25 2017-03-22 スタンレー電気株式会社 半導体発光素子及び半導体発光装置
CN203721756U (zh) * 2014-02-25 2014-07-16 深圳市兆明芯科技控股有限公司 覆晶式led芯片
DE102014110071A1 (de) 2014-07-17 2016-01-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102014110884B4 (de) 2014-07-31 2021-09-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von optoelektronischen Halbleiterchips
KR101649657B1 (ko) * 2014-10-07 2016-08-30 엘지전자 주식회사 반도체 소자 및 이의 제조 방법
DE102014116935A1 (de) 2014-11-19 2016-05-19 Osram Opto Semiconductors Gmbh Bauelement und Verfahren zur Herstellung eines Bauelements
DE102015112538B4 (de) * 2015-07-30 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements
US10546842B2 (en) * 2017-05-31 2020-01-28 Innolux Corporation Display device and method for forming the same
DE102018101582B4 (de) * 2018-01-24 2022-10-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlung emittierende Vorrichtung
DE102018107293A1 (de) * 2018-03-27 2019-10-02 Osram Opto Semiconductors Gmbh Verfahren zur bearbeitung einer halbleiterschichtenfolge und optoelektronischer halbleiterchip
DE102018120073B4 (de) 2018-08-17 2022-06-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches halbleiterbauteil und blitzlicht
DE102019110200A1 (de) * 2019-04-17 2020-10-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement
US20200381578A1 (en) * 2019-05-28 2020-12-03 Truwin Opto-Electronics Limited Manufacturing method of thin film solar cell and thin film solar cell
DE102019121178A1 (de) * 2019-08-06 2021-02-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung eines strahlungsemittierenden halbleiterchips und strahlungsemittierender halbleiterchip
DE102022115644A1 (de) 2022-06-23 2023-12-28 Ams-Osram International Gmbh Laserdiodenbauelement und verfahren zur herstellung zumindest eines laserdiodenbauelements

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5003359A (en) * 1989-12-29 1991-03-26 David Sarnoff Research Center, Inc. Optoelectronic integrated circuit
DE19638667C2 (de) 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
JP2003017757A (ja) * 2001-06-29 2003-01-17 Sanken Electric Co Ltd フリップチップ形半導体発光素子
US6828596B2 (en) * 2002-06-13 2004-12-07 Lumileds Lighting U.S., Llc Contacting scheme for large and small area semiconductor light emitting flip chip devices
JP2004047504A (ja) * 2002-07-08 2004-02-12 Korai Kagi Kofun Yugenkoshi 発光効率を高めた発光ダイオード
DE10244986B4 (de) * 2002-09-26 2008-02-07 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement
JP2004207508A (ja) * 2002-12-25 2004-07-22 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
JP2004311677A (ja) * 2003-04-07 2004-11-04 Matsushita Electric Works Ltd 半導体発光素子
DE10346605B4 (de) * 2003-08-29 2022-02-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungemittierendes Halbleiterbauelement
TWI220578B (en) * 2003-09-16 2004-08-21 Opto Tech Corp Light-emitting device capable of increasing light-emitting active region
KR100593891B1 (ko) * 2003-12-26 2006-06-28 삼성전기주식회사 플립칩용 질화물 반도체 발광소자 및 그 제조방법
US8835937B2 (en) * 2004-02-20 2014-09-16 Osram Opto Semiconductors Gmbh Optoelectronic component, device comprising a plurality of optoelectronic components, and method for the production of an optoelectronic component
KR100576870B1 (ko) * 2004-08-11 2006-05-10 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
JPWO2006082687A1 (ja) * 2005-02-07 2008-06-26 三菱電線工業株式会社 ＧａＮ系発光ダイオードおよび発光装置
KR100684846B1 (ko) * 2005-07-29 2007-02-20 삼성에스디아이 주식회사 이차 전지 모듈
JP4763404B2 (ja) * 2005-09-27 2011-08-31 京セラ株式会社 発光装置および画像形成装置
CN100446288C (zh) * 2006-08-01 2008-12-24 金芃 通孔垂直结构的半导体芯片及其制造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180051667A (ko) * 2010-06-17 2018-05-16 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체칩의 제조 방법 및 광전자 반도체칩
KR20130054416A (ko) * 2010-09-17 2013-05-24 오스람 옵토 세미컨덕터스 게엠베하 광전자 반도체 칩
WO2014081251A1 (ko) * 2012-11-23 2014-05-30 일진엘이디(주) 전류 분산 효과가 우수한 발광소자 및 그 제조 방법
KR20150000108A (ko) * 2013-06-24 2015-01-02 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR20160031011A (ko) * 2013-07-16 2016-03-21 오스람 옵토 세미컨덕터스 게엠베하 광전 반도체 칩
KR20160085605A (ko) * 2015-01-08 2016-07-18 엘지이노텍 주식회사 발광 소자 패키지
KR20160115309A (ko) * 2015-03-26 2016-10-06 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
US10546977B2 (en) 2015-03-26 2020-01-28 Lg Innotek Co., Ltd. Light emitting device, light emitting device package including the device, and lighting apparatus including the package
US10651345B2 (en) 2015-03-26 2020-05-12 Lg Innotek Co., Ltd. Light emitting device, light emitting device package including the device, and lighting apparatus including the package
KR20150053888A (ko) * 2015-04-28 2015-05-19 서울바이오시스 주식회사 발광 다이오드
KR20170038440A (ko) * 2015-09-30 2017-04-07 엘지이노텍 주식회사 발광소자

Also Published As

Publication number Publication date
EP2149161B1 (de) 2017-01-04
TW200901522A (en) 2009-01-01
WO2008131743A1 (de) 2008-11-06
TWI384647B (zh) 2013-02-01
EP2149161A1 (de) 2010-02-03
CN101796656B (zh) 2012-09-05
KR101457247B1 (ko) 2014-11-12
DE102007019775A1 (de) 2008-10-30
CN101796656A (zh) 2010-08-04

Similar Documents

Publication Publication Date Title
KR101457247B1 (ko) 광전 소자
JP5727784B2 (ja) オプトエレクトロニクス部品の製造方法
US10270019B2 (en) Optoelectronic semiconductor chip, optoelectronic semiconductor component and method for producing an optoelectronic semiconductor chip
US8860062B2 (en) Optoelectronic semiconductor component
KR101549764B1 (ko) 광전 반도체 칩 및 광전 반도체 칩을 제조하기 위한 방법
CN106415836B (zh) 半导体器件和照明设备
US8067783B2 (en) Radiation-emitting chip comprising at least one semiconductor body
US20100171215A1 (en) Method of Producing Optoelectronic Components and Optoelectronic Component
CN110676367B (zh) 发光二极管
KR102188500B1 (ko) 발광다이오드 패키지 및 이를 이용한 조명장치
KR20080091249A (ko) 광전자 반도체 칩
JP2008085337A (ja) 半導体ボディおよび半導体チップ
KR20100028654A (ko) 복수 개의 광전 소자들의 제조 방법 및 광전 소자
KR20100091207A (ko) 개선된 ｌｅｄ 구조
TW200536151A (en) Optoelectronic component, device with several optoelectronic components and method to produce an optoelectronic component
KR20120011056A (ko) 발광다이오드 및 발광다이오드의 제조 방법
JP2013535828A (ja) 放射放出半導体チップ及び放射放出半導体チップの製造方法
KR20130054416A (ko) 광전자 반도체 칩
JPH11177138A (ja) 面実装型装置およびこれを用いた発光装置または受光装置
US9484508B2 (en) Optoelectronic semiconductor component
KR20120002130A (ko) 플립칩형 발광 소자 및 그 제조 방법
US10672962B2 (en) Light-emitting semiconductor chip, light-emitting component and method for producing a light-emitting component
KR101478761B1 (ko) 반도체 발광소자
KR102133904B1 (ko) 발광 다이오드 유전체 거울
US9368699B2 (en) Semiconductor component containing a highly refractive polymer material

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 4