KR20150000108A - 발광 소자 및 발광 소자 패키지 - Google Patents

발광 소자 및 발광 소자 패키지 Download PDF

Info

Publication number
KR20150000108A
KR20150000108A KR20130072063A KR20130072063A KR20150000108A KR 20150000108 A KR20150000108 A KR 20150000108A KR 20130072063 A KR20130072063 A KR 20130072063A KR 20130072063 A KR20130072063 A KR 20130072063A KR 20150000108 A KR20150000108 A KR 20150000108A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
layer
semiconductor layer
type semiconductor
Prior art date
Application number
KR20130072063A
Other languages
English (en)
Other versions
KR102075655B1 (ko
Inventor
김영훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130072063A priority Critical patent/KR102075655B1/ko
Priority to EP14173394.9A priority patent/EP2819184B1/en
Priority to US14/311,700 priority patent/US9209370B2/en
Priority to CN201410287480.4A priority patent/CN104241493B/zh
Publication of KR20150000108A publication Critical patent/KR20150000108A/ko
Application granted granted Critical
Publication of KR102075655B1 publication Critical patent/KR102075655B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 소자는 기판의 아래에 배치되고 적어도 하나 이상의 제1 콘택 영역과 적어도 하나 이상의 제2 콘택 영역이 정의되는 발광 구조물과, 발광 구조물의 아래에 배치되고 서로 상이한 굴절률을 갖는 다수의 층을 포함하는 반사 구조물을 포함한다.

Description

발광 소자 및 발광 소자 패키지{Light emitting device and light emitting device package}
실시예는 발광 소자에 관한 것이다.
실시예는 발광 소자 패키지에 관한 것이다.
발광 소자 및 발광 소자 패키지에 대한 연구가 활발하게 진행 중이다.
발광 소자는 예컨대 반도체 물질로 형성되어 전기 에너지를 빛으로 변환하여 주는 반도체 발광 소자 또는 반도체 발광 다이오드이다.
발광 소자는 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. 이에 기존의 광원을 반도체 발광 소자로 대체하기 위한 많은 연구가 진행되고 있다.
발광 소자는 실내외에서 사용되는 각종 램프, 액정표시장치의 백라이트 유닛, 전광판과 같은 표시 소자, 가로등과 같은 조명 소자로서 사용이 증가되고 있는 추세이다.
실시예는 광 효율을 향상시켜 줄 수 있는 발광 소자를 제공한다.
실시예는 신뢰성을 향상시킬 수 있는 발광 소자를 제공한다.
실시예는 발광 소자를 구비한 발광 소자 패키지를 제공한다.
실시예에 따르면, 발광 소자는, 기판; 상기 기판의 아래에 배치되고, 적어도 하나 이상의 제1 콘택 영역과 상기 제1 콘택 영역에 인접하며 적어도 하나 이상의 제2 콘택 영역이 정의되는 발광 구조물; 및 상기 발광 구조물의 아래에 배치되고, 서로 상이한 굴절률을 갖는 다수의 층을 포함하는 반사 구조물을 포함한다.
실시예에 따르면, 발광 소자는, 기판; 상기 기판의 아래에 배치되는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 배치되는 활성층 및 상기 활성층 아래에 배치되는 제2 도전형 반도체층을 포함하고, 상기 제1 도전형 반도체층의 하면 상에 적어도 하나 이상의 제1 콘택 영역이 정의되고, 상기 제2 도전형 반도체층의 하면 상에 적어도 하나 이상의 제2 콘택 영역이 정의되고, 상기 제1 콘택 영역에 상기 제1 도전형 반도체층이 노출되도록 리세스가 형성되는 발광 구조물; 서로 상이한 굴절률을 갖는 다수의 층을 포함하는 반사 구조물; 상기 제1 콘택 영역에 형성되는 제1 전극; 및 상기 제2 콘택 영역에 형성되는 제2 전극을 포함하고, 상기 반사 구조물은 상기 제1 및 제2 전극 사이에 상기 제2 도전형 반도체층의 하면으로부터 상기 리세스 내의 상기 발광 구조물의 내측면으로 연장된다.
실시예에 따르면, 발광 소자 패키지는, 캐비티를 갖는 바디; 상기 캐비티에 배치된 제1 및 제2 전극 라인; 상기 제1 및 제2 전극 라인 상에 배치되는 상기 발광 소자; 및 상기 발광 소자를 둘러싸는 몰딩 부재를 포함한다.
실시예는 발광 구조물 아래에 광을 반사시켜 줄 수 있는 반사 구조물을 형성하여 줌으로써, 광 효율이 향상될 수 있다.
실시예는 반사 구조물이 광 반사 기능뿐만 아니라 절연 기능도 가지도록 하여 줌으로써, 별도의 절연층을 형성하지 않아도 되므로 구조가 단순화되고 비용이 절감될 수 있다.
실시예는 절연층이 전극의 일부분과 중첩되도록 하여 줌으로써, 전극이 박리가 방지되어 소자의 신뢰성이 향상될 수 있다.
도 1은 실시예에 따른 발광 소자를 도시한 평면도이다.
도 2는 제1 실시예에 따른 발광 소자를 도시한 단면도이다.
도 3은 도 2의 반사 구조물을 상세히 도시한 단면도이다.
도 4는 도 2의 제1 및 제2 전극을 도시한 평면도이다.
도 5 내지 도 9는 제1 실시예에 따른 발광 소자를 형성하는 공정도이다.
도 10은 제2 실시예에 따른 발광 소자를 도시한 단면도이다.
도 11은 제3 실시예에 따른 발광 소자를 도시한 단면도이다.
도 12는 제4 실시예에 따른 발광 소자를 도시한 단면도이다.
도 13은 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
발명에 따른 실시 예의 설명에 있어서, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1은 실시예에 따른 발광 소자를 도시한 평면도이다.
도 1을 참조하면, 실시예에 따른 발광 소자는 범프를 이용하여 본딩을 하여 주는 플립칩 발광 소자일 수 있으며, 다수의 리세스(33)를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
실시예에 따른 발광 소자는 성장 기판(3)과 상기 성장 기판(3) 아래에 성장된 발광 구조물(미도시)을 포함할 수 있다. 이러한 경우, 상기 성장 기판(3)이 상기 발광 구조물 위에 위치되도록 한 다음, 상기 발광 구조물 아래에 범프를 위치시켜 상기 범프를 이용하여 상기 발광 구조물을 발광 소자 패키지의 패키지 바디(미도시)에 전기적으로 연결시킬 수 있다. 따라서, 실시예에 따른 발광 소자는 와이어를 사용하지 않기 때문에, 와이어의 단선으로 인한 전원 공급 불량이나 와이어와 발광 구조물의 활성층 간의 전기적 쇼트와 같은 불량을 방지하여 줄 수 있다.
도 1에 도시된 발광 소자에 대한 평면도는 이하에서 설명되는 제1 내지 제4 실시예에 공통으로 적용될 수 있다.
도 2는 제1 실시예에 따른 발광 소자를 도시한 단면도이다. 즉, 도 2는 도 1의 발광 소자를 A-A'라인을 따라 절단하여 본 단면도이다.
도 1 및 2를 참조하면, 제1 실시예에 따른 발광 소자(1)는 성장 기판(3), 발광 구조물(11), 반사 구조물(13) 및 제1 및 제2 전극(21, 29)을 포함할 수 있다.
상기 제1 전극(21)은 적어도 하나 이상일 수 있지만, 이에 대해서는 한정하지 않는다. 상기 제2 전극(29)은 적어도 하나 이상일 수 있지만, 이에 대해서는 한정하지 않는다.
제1 실시예에 따른 발광 소자(1)는 절연층(31)을 더 포함할 수 있으며, 상기 제1 전극(21)과 상기 제2 전극(29) 사이에 노출된 상기 발광 구조물(11) 상에 배치될 수 있지만, 이에 대해서는 한정하지 않는다.
제1 실시예에 따른 발광 소자(1)는 상기 제1 및 제2전극(21, 29) 아래에 배치된 제1 및 제2 범프(미도시)를 더 포함할 수 있으며, 상기 제1 범프는 적어도 하나 이상일 수 있지만, 이에 대해서는 한정하지 않는다. 상기 제2 범프는 적어도 하나 이상일 수 있으며, 상기 제1 및 제2 범프 각각은 원통형일 수 있지만, 이에 대해서는 한정하지 않는다.
제1 실시예에 따른 발광 소자(1)는 상기 성장 기판(3)과 상기 발광 구조물(11) 사이에 배치된 버퍼층(미도시)을 더 포함할 수 있으며, 발광 구조물(11)의 위 및/또는 아래에 배치된 적어도 하나 이상의 화합물 반도체층(미도시)을 더 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 버퍼층 및 상기 발광 구조물(11)은 II-VI족 또는 III-V족 화합물 반도체 재질로 형성될 수 있다. 예컨대, 상기 버퍼층 및 상기 발광 구조물(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 및 AlInN로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 성장 기판(3)은 상기 발광 구조물(11)을 성장시키는 한편 상기 발광 구조물(11)을 지지하는 역할을 하며, 반도체 물질의 성장에 적합한 물질로 형성될 수 있다. 상기 성장 기판(3)은 상기 발광 구조물(11)의 격자 상수와 유사하고 열적 안정성을 갖는 재질로 형성될 수 있으며, 전도성 기판, 화합물 반도체 기판 및 절연성 기판 중 하나일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 성장 기판(3)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP 및 Ge로 이루어지는 그룹으로부터 선택된 적어도 하나로 형성될 수 있다.
상기 성장 기판(3)은 도전성을 갖도록 도펀트를 포함할 수도 있으며, 상기 도펀트를 포함하는 상기 성장 기판(3)은 전극으로 사용될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 버퍼층은 상기 성장 기판(3) 아래에 배치될 수 있다. 상기 버퍼층은 상기 성장 기판(3)과 상기 발광 구조물(11) 사이의 큰 격자 상수 차이를 완화하여 주거나 상기 성장 기판(3)의 물질이 상기 발광 구조물(11)로 확산되는 것을 방지하여 주거나 상기 성장 기판(3)의 상면에 리세스(recess)와 같은 결함(melt-back) 현상을 방지하여 주거나 응력을 제어하여 성장 기판(3)의 깨짐을 방지하여 줄 수 있지만, 이에 대해서는 한정하지 않는다.
상기 발광 구조물(11)은 상기 성장 기판(3) 또는 상기 버퍼층 아래에 배치될 수 있다. 상기 발광 구조물(11)은 격자 상수 차이가 작은 상기 버퍼층 상에 성장되므로, 전위(dislocation)와 같은 결함의 발생 가능성이 줄어들 수 있다.
상기 발광 구조물(11)은 다수의 화합물 반도체층을 포함할 수 있다. 예컨대, 상기 발광 구조물(11)은 적어도 제1 도전형 반도체층(5), 활성층(7) 및 제2 도전형 반도체층(9)을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 도전형 반도체층(5)은 상기 성장 기판(3) 또는 상기 버퍼층 아래에 배치되고, 상기 활성층(7)은 상기 제1 도전형 반도체층(5) 아래에 배치되고, 상기 제2 도전형 반도체층(9)은 상기 활성층(7) 아래에 배치될 수 있다.
상기 제1 도전형 반도체층(5), 상기 활성층(7) 및 상기 제2 도전형 반도체층(9)은 II-VI족 또는 III-V족 화합물 반도체 재질로 이루어진 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)형성될 수 있다. 예컨대, 상기 제1 도전형 반도체층(5), 상기 활성층(7) 및 상기 제2 도전형 반도체층(9)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 및 AlInN로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 상기 제1 도전형 반도체층(5)은 n형 도펀트를 포함하는 n형 반도체층이고, 상기 제2 도전형 반도체층(9)은 p형 반도체층일 수 있으며, 상기 n형 도펀트는 Si, Ge, Sn 등을 포함하고, 상기 p형 도펀트는 Mg, Zn, Ca, Sr, Ba 등을 포함하지만, 이에 대해서는 한정하지 않는다.
상기 활성층(7)은 상기 제1 도전형 반도체층(5)을 통해서 주입되는 제1 캐리어, 예컨대 전자와 상기 제2 도전형 반도체층(9)을 통해서 주입되는 제2 캐리어, 예컨대 정공이 서로 결합되어, 상기 활성층(7)의 형성 물질에 따른 에너지 밴드갭(Energy Band Gap)에 상응하는 파장을 갖는 빛을 방출할 수 있다.
상기 활성층(7)은 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 상기 활성층(7)은 우물층과 배리어층을 한 주기로 하여 우물층과 배리어층이 반복적으로 형성될 수 있다. 상기 우물층과 배리어층의 반복주기는 발광 소자의 특성에 따라 변형 가능하므로, 이에 대해서는 한정하지 않는다.
상기 활성층(7)은 예를 들면, InGaN/GaN의 주기, InGaN/AlGaN의 주기 또는 InGaN/InGaN의 주기로 반복 형성될 수 있다. 상기 배리어층의 밴드갭은 상기 우물층의 밴드갭보다 크게 형성될 수 있다.
도시되지 않았지만, 상기 제1 도전형 반도체층(5)의 위 및/또는 상기 제2 도전형 반도체층(9) 아래에 제3 도전형 반도체층이 배치될 수 있다. 예컨대, 상기 제1 도전형 반도체층(5)의 위에 배치된 제3 도전형 반도체층은 상기 제2 도전형 반도체층(9)과 동일한 도전형 도펀트를 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 상기 제2 도전형 반도체층(9)의 아래에 배치된 제3 도전형 반도체층은 제1 도전형 반도체층(5)과 동일한 도전형 도펀트를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
도 1에 도시한 바와 같이, 제1 실시예에 따른 발광 소자(1)는 다수의 리세스(33)를 포함할 수 있으며, 상기 리세스(33)는 상기 발광 소자(1)의 하면으로부터 상기 발과 소자의 내부로 형성될 수 있다. 즉, 상기 리세스(33)는 상기 제2 도전형 반도체층(9)의 하면으로부터 상기 제2 도전형 반도체층(9) 및 상기 활성층(7)을 관통하여 상기 제1 도전형 반도체층(5)까지 형성될 수 있다. 식각 공정을 이용하여 상기 제2 도전형 반도체층(9) 및 상기 활성층(7)을 제거한 후 상기 제1 도전형 반도체층(5)도 일부분이 제거될 수 있다.
상기 리세스(33)는 상기 제1 도전형 반도체층(5)을 상기 제1 전극(21)과 전기적으로 연결하기 위해 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
도 4에 도시한 바와 같이, 상기 리세스(33)에 의해 제1 콘택 영역(20)이 정의될 수 있다. 상기 제1 콘택 영역(20)은 상기 제1 전극(21)이 상기 제1 도전형 반도체층(5)과 접촉하는 영역을 의미할 수 있지만, 이에 대해서는 한정하지 않는다. 상기 리세스(33)가 적어도 하나 이상이 형성될 수 있으므로, 상기 제1 콘택 영역(20) 또한 적어도 하나 이상 정의될 수 있다.
상기 제2 도전형 반도체층(9)의 하면 상에 제2 콘택 영역(22)이 정의될 수 있다. 상기 제2 콘택 영역(22)은 상기 제2 전극(29)이 상기 제2 도전형 반도체층(9)과 접촉하는 영역을 의미할 수 있지만, 이에 대해서는 한정하지 않는다. 상기 제2 콘택 영역(22)은 적어도 하나 이상 정의될 수 있다.
상기 제1 콘택 영역(20)은 상기 제2 콘택 영역(22)에 인접할 수 있다. 예컨대, 상기 제1 콘택 영역(20)은 상기 제2 콘택 영역(22) 사이에 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 상기 제1 콘택 영역(20)은 상기 제2 콘택 영역(22)에 의해 둘러쌓여질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제2 콘택 영역(22)은 상기 제1 콘택 영역(20)에 인접할 수 있다. 예컨대, 상기 제2 콘택 영역(22)은 상기 제1 콘택 영역(20) 사이에 형성될 수 있으며, 상기 제1 콘택 영역(20)에 의해 둘러쌓여질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 콘택 영역(20)에 제1 전극(21)이 형성될 수 있다. 상기 제2 콘택 영역(22)에 제2 전극(29)이 형성될 수 있다.
상기 제1 전극(21)은 상기 제1 콘택 영역(20)에서 상기 리세스(33) 내의 상기 제1 도전형 반도체층(5)의 하면과 접촉될 수 있다. 상기 제1 전극(21)은 상기 제1 도전형 반도체층(5)과 전기적으로 연결될 수 있다.
상기 제2 전극(29)은 상기 제2 콘택 영역(22)에서 상기 제2 도전형 반도체층(9)의 하면과 접촉될 수 있다. 상기 제2 전극(29)은 상기 제2 도전형 반도체층(9)과 전기적으로 연결될 수 있다.
상기 반사 구조물(13)은 상기 제1 전극(21)과 상기 제2 전극(29)을 제외하고 상기 발광 구조물(11) 아래에 형성될 수 있다. 상기 반사 구조물(13)은 상기 제2 도전형 반도체층(9)의 하면 상에 형성될 수 있다. 또한, 상기 반사 구조물(13)은 상기 리세스(33) 내의 상기 발광 구조물(11)의 내측면 상에 더 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 여기서, 상기 발광 구조물(11)의 내측면이라 함은 상기 리세스(33)에 의해 형성되고 노출된 발광 구조물(11)의 측면을 의미한다. 상기 반사 구조물(13)은 상기 리세스(33) 내의 상기 제2 도전형 반도체층(9)의 내측면, 상기 활성층(7)의 내측면 및 상기 제1 도전형 반도체층(5)의 내측면 상에 더 형성될 수 있다.
상기 반사 구조물(13)은 상기 활성층(7)에서 생성되어 하부 방향이나 측 방향으로 진행된 광을 상부 방향으로 반사시켜 줄 수 있으므로, 광 효율이 향상될 수 있다.
상기 반사 구조물(13)은 상기 제1 전극(21)과 상기 제2 전극(29) 사이의 상기 제2 도전형 반도체층(9)의 하면 상에 형성될 수 있다. 상기 반사 구조물(13)은 절연 특성을 가지므로, 상기 반사 구조물(13)에 의해 상기 제1 및 제2 전극(21, 29) 사이의 전기적인 쇼트가 방지될 수 있다.
제1 실시예에 따른 발광 소자(1)는 반사 구조물(13)이 광 반사 기능뿐만 아니라 제1 및 제2 전극(21, 29) 사이의 전기적인 쇼트를 방지하기 위한 절연 기능도 가지므로, 별도의 절연층(31)이 요구되지 않으므로 구조가 단순해질 수 있고 비용이 절감될 수 있다.
상기 반사 구조물(13)은 DBR(Distributed Bragg reflector) 구조물일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 반사 구조물(13)은 도 3에 도시한 바와 같이, 서로 번갈아 적층 형성된 제1 굴절률 막(35a, 35b, 35c)과 제2 굴절률 막(37a, 37b, 37c)을 포함할 수 있다.
도 3에서는 설명의 편의를 위해 3개의 제1 굴절률 막(35a, 35b, 35c)과 3개의 제2 굴절률 막(37a, 37b, 37c)이 적층되는 구조가 도시되고 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 굴절률 막(35a, 35b, 35c)과 상기 제2 굴절률 막(37a, 37b, 37c)을 한 쌍으로 정의할 때, 상기 반사 구조물(13)은 3회 내지 30회의 쌍을 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 구체적으로, 상기 반사 구조물(13)은 5회 내지 15회의 쌍을 포함할 수 있다.
상기 제1 굴절률 막(35a, 35b, 35c)과 상기 제2 굴절률 막(37a, 37b, 37c)은 서로 상이한 종류의 물질을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 굴절률 막(35a, 35b, 35c)과 상기 제2 굴절률 막(37a, 37b, 37c)은 투명한 물질 및/또는 절연 물질을 포함할 수 있다. 예컨대, 상기 제1 굴절률 막(35a, 35b, 35c)과 상기 제2 굴절률 막(37a, 37b, 37c) 각각은 TiN, AlN, TiO2, Al2O3, SnO2, WO3, ZrO2 및 SiO2로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 상기 제1 굴절률 막(35a, 35b, 35c)은 SiO2을 포함하고, 상기 제2 굴절률 막(37a, 37b, 37c)은 TiO2을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 반사 구조물(13)은 제1 굴절률 막(35a, 35b, 35c)과 제2 굴절률 막(37a, 37b, 37c)으로 어떤 종류의 물질을 선택할지, 제1 굴절률 막(35a, 35b, 35c)과 제2 굴절률 막(37a, 37b, 37c) 각각을 어떤 두께로 형성할지, 제1 굴절률 막(35a, 35b, 35c)과 제2 굴절률 막(37a, 37b, 37c)을 한 쌍으로 할 때 몇 쌍으로 형성할지에 의해 반사 특성이 결정될 수 있다.
제1 실시예에 따른 반사 구조물(13)은 예커대, SiO2의 제1 굴절률 막(35a, 35b, 35c)과 TiO2의 제2 굴절률 막(37a, 37b, 37c)을 3회 내지 30회의 쌍으로 형성할 때, 대략 98% 이상의 반사 특성을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
도 4에 도시한 바와 같이, 상기 제1 및 제2 전극(21, 29) 각각은 제1 및 제2 콘택 영역(20, 22) 상에 형성될 수 있다.
도 2 및 도 4를 참조하면, 상기 제1 전극(21)은 상기 제1 도전형 반도체층(5)의 하면 상에 배치된 제1 전극층(15), 상기 제1 전극층(15)의 하면 상에 배치된 제2 전극층(17) 및 상기 제2 전극층(17)의 하면 상에 배치된 제3 전극층(19)을 포함할 수 있다.
상기 제2 전극(29)은 상기 제2 도전형 반도체층(9)의 하면 상에 배치된 제1 전극층(23), 상기 제1 전극층(23)의 하면 상에 배치된 제2 전극층(25) 및 상기 제2 전극층(25)의 하면 상에 배치된 제3 전극층(27)을 포함할 수 있다.
도 4에서는 상기 제1 전극층(15, 23)과 상기 제3 전극층(19, 27)이 위에서 보았을 때 원형으로 형성되고 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 전극(21)의 제1 전극층(15)은 상기 제1 콘택 영역(20)에서 상기 리세스(33)에 의해 노출된 상기 제1 도전형 반도체층(5)의 하면과 접촉될 수 있다. 상기 리세스(33) 내에서 상기 제1 도전형 반도체층(5)의 내측면과 상기 제1 전극(21)의 제1 전극층(15) 사이에는 상기 반사 구조물(13)이 형성될 수 있으며, 도시되지 않았지만, 상기 제1 전극(21)의 제1 전극층(15)은 상기 제1 도전형 반도체층(5)의 내측면과 직접 접촉될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제2 전극(29)의 상기 제1 전극층(23)은 제2 콘택 영역(22)에서 상기 제2 도전형 반도체층(9)의 하면의 일부분과 접촉될 수 있다.
상기 반사 구조물(13)은 상기 제1 전극(21)의 제1 전극층(15)과 상기 제2 전극(29)의 제1 전극층(23) 사이에 형성될 수 있다. 즉, 상기 반사 구조물(13)은 상기 제1 전극(21)의 제1 전극층(15)에 인접한 상기 제2 도전형 반도체층(9)의 하면으로부터 연장되고 상기 리세스(33) 내의 상기 제2 도전형 반도체층(9)의 내측면 및 상기 활성층(7)의 내측면을 경유하여 상기 제2 전극(29)의 제1 전극층(23)에 인접하여 형성될 수 있다. 상기 반사 구조물(13)에 의해 상기 제1 전극(21)의 제1 전극층(15)과 상기 제2 전극(29)의 제1 전극층(23)은 전기적으로 절연될 수 있다.
상기 제1 전극(21)의 제1 전극층(15)과 상기 제2 전극(29)의 제1 전극층(23)은 전기 전도도 및 반사 특성이 우수한 물질을 포함할 수 있다. 상기 제1 전극(21)의 제1 전극층(15)과 상기 제2 전극(29)의 제1 전극층(23)은 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Ti 및 TiW 로 이루어지는 그룹으로부터 선택된 하나 또는 다층 구조를 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 상기 제1 전극(21)의 제1 전극층(15)과 상기 제2 전극(29)의 제1 전극층(23)은 Ag/Ni/Ti/TiW/Ti와 같은 다층 구조를 가질 수 있으며, Ag은 반사 기능을 가지고, Ni은 반사 기능, 접합 기능 또는 확산 방지 기능을 가지며, Ti는 접합 기능을 가지며, TiW는 확산 방지 기능을 가질 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 전극(21)의 제2 전극층(17)은 상기 제1 전극층(15)의 하면 상에 형성될 수 있다. 상기 제1 전극(21)의 제2 전극층(17)은 인접하는 제1 콘택 영역(20) 사이를 전기적으로 연결시켜 줄 수 있다. 즉, 상기 제1 전극(21)의 제2 전극층(17)은 일측에 위치된 제1 콘택 영역(20)에 형성되고 상기 제1 콘택 영역(20)으로부터 연장되어 타측에 위치된 제1 콘택 영역(20)에 형성될 수 있다.
상기 제1 전극(21)의 제2 전극층(17)은 상기 제1 전극층(15)의 하면 뿐만 아니라 상기 반사 구조물(13) 상에도 형성될 수 있다. 즉, 상기 제1 전극(21)의 제2 전극층(17)은 상기 리세스(33) 내의 상기 제1 전극층(15)의 하면과 접촉되고, 상기 제1 전극층(15)으로부터 연장되어 상기 리세스(33)에 형성된 반사 구조물(13)의 측면과 접촉되며, 상기 제2 도전형 반도체층(9)의 하면 상에 형성된 반사 구조물(13)의 하면의 일부분과 접촉될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제2 전극(29)의 제2 전극층(25)은 상기 제1 전극층(23)의 하면 상에 형성될 수 있다. 상기 제1 전극(21)의 제2 전극층(25)은 인접하는 제2 콘택 영역(22) 사이를 전기적으로 연결시켜 줄 수 있다. 즉, 상기 제1 전극(21)의 제2 전극층(25)은 일측에 위치된 제2 콘택 영역(22)에 형성되고 상기 제2 콘택 영역(22)으로부터 연장되어 타측에 위치된 제2 콘택 영역(22)에 형성될 수 있다.
상기 제2 전극(29)의 제2 전극층(25)은 상기 제1 전극층(23)의 하면 뿐만 아니라 상기 반사 구조물(13)의 하면 일부분에도 형성될 수 있다.
상기 제2 전극층(17, 25)의 폭은 제1 전극층(15, 23)의 직경보다 적어도 클 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 전극(21)의 제2 전극층(17)에 의해 제1 전극층(15)이 덮혀질 수 있으며, 상기 제2 전극(29)의 제2 전극층(25)에 의해 제1 전극층(23)이 덮혀질 수 있지만, 이에 대해서는 한정하지 않는다. 상기 제2 전극층(17, 25)이 제1 전극층(15, 23)에 의해 덮혀짐으로써, 제1 전극층(15, 23)이 상기 제1 도전형 반도체층(5) 또는 상기 제2 도전형 반도체층(9)과의 접착력이 약해져 상기 제1 도전형 반도체층(5) 또는 상기 제2 도전형 반도체층(9)으로부터 박리되는 현상(peel off)이 방지될 수 있다.
아울러, 상기 제2 전극층(17, 25)에 의해 제1 콘택 영역(20) 사이 및/또는 제2 콘택 영역(22) 사이가 전기적으로 연결됨으로써, 각 콘택 영역에 일괄적으로 전원을 공급하여 줄 수 있다.
상기 제1 전극(21)의 제2 전극층(17)과 상기 제2 전극(29)의 제2 전극층(25)은 전기 전도도가 우수한 물질을 포함할 수 있다. 상기 제1 전극(21)의 제2 전극층(17)과 상기 제2 전극(29)의 제2 전극층(25)은 예컨대, Al, Ti, Cr, Ni, Pt, Au, W, Cu 및 Mo으로 이루어지는 그룹으로부터 선택된 하나 또는 다층 구조를 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 상 상기 제1 전극(21)의 제2 전극층(17)과 상기 제2 전극(29)의 제2 전극층(25)은 Cr/Ni/Ti/TiW/Ti나 이의 적층 구조를 가질 수 있으며, Cr은 전극 기능을 가지고, Ni은 접합 기능 또는 확산 방지 기능을 가지며, Ti는 접합 기능을 가지며, TiW는 확산 방지 기능을 가질 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 전극(21)의 제3 전극층(19)과 상기 제2 전극(29)의 제3 전극층(27)은 제1 및 제2 범프(미도시)와의 접착을 용이하게 하여 주고 제1 및 제2 범프의 지지 안정성을 확보하여 줄 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 전극(21)의 제3 전극층(19)은 제2 전극층(17)의 하면 일부분에 형성될 수 있다. 상기 제1 전극(21)의 제3 전극층(19)은 상기 상기 리세스(33) 내뿐만 아니라 상기 리세스(33)에 인접한 상기 제2 전극층(17)의 하면 상에 형성될 수 있다.
상기 제2 전극(29)의 제3 전극층(27)은 제2 전극층(25)의 하면 일부분에 형성될 수 있다.
상기 제3 전극층(19, 27)의 직경은 상기 제1 전극층(15, 23)의 직경과 같거나 크고 상기 제2 전극층(17, 25)의 폭보다 작을 수 있지만, 이에 대해서는 한정하지 않는다.
도시되지 않았지만, 상기 제3 전극층(19, 27)은 범프를 이용하여 발광 소자 패키지의 패키지 바디와 전기적으로 연결될 수 있다.
상기 제3 전극층(19, 27)은 필요에 따라 형성되지 않을 수도 있다. 즉, 범프가 상기 제2 전극층(17, 25)에 직접 접촉될 수도 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 전극(21)의 제3 전극층(19)과 상기 제2 전극(29)의 제3 전극층(27)은 상기 제1 전극(21)의 제2 전극층(17)과 상기 제2 전극(29)의 제2 전극층(25)과 마찬가지로, 전기 전도도가 우수한 물질로 형성될 수 있다. 상기 제1 전극(21)의 제3 전극층(19)과 상기 제2 전극(29)의 제3 전극층(27)은 예컨대, Al, Ti, Cr, Ni, Pt, Au, W, Cu 및 Mo으로 이루어지는 그룹으로부터 선택된 하나 또는 다층 구조를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 전극(21)의 제2 전극층(17)과 제3 전극층(19)은 동일한 종류의 물질로 형성되거나 상이한 종류의 물질로 형성될 수 있다. 상기 제2 전극(29)의 제2 전극층(25)과 제3 전극층(27)은 동일한 종류의 물질로 형성되거나 상이한 종류의 물질로 형성될 수 있다.
상기 제1 전극(21)과 상기 제2 전극(29)을 제외한 상기 발광 구조물(11)의 하부 영역에 절연층(31)이 형성될 수 있다. 상기 절연층(31)은 상기 반사 구조물(13)의 하면 상에 형성될 수 있다. 상기 절연층(31)은 상기 제3 전극층(19, 27)의 직경보다 큰 제2 전극층(17, 25)의 하면 일부분에 더 형성될 수도 있으며, 도시되지 않았지만, 상기 절연층(31)은 상기 제3 전극층(19, 27)의 하면 일부분에 더 형성될 수도 있지만, 이에 대해서는 한정하지 않는다.
상기 절연층(31)이 상기 제2 전극층(17, 25) 및/또는 제3 전극층(19, 27)과 부분적으로 중첩되도록 형성됨으로써, 상기 절연층(31)에 의해 상기 제2 전극층(17, 25) 및/또는 제3 전극층(19, 27)이 그 상부층, 예컨대 제1 전극층(15, 23) 및/또는 제2 전극층(17, 25)으로부터 박리되는 것이 방지될 수 있다.
상기 절연층(31)에 의해 상기 제1 및 제2 전극(21, 29)이 상기 발광 소자(1)의 하부 방향으로 노출될 수 있다. 도시되지 않았지만, 이와 같이 노출된 제1 및 제2 전극(21, 29)이 범프를 이용하여 발광 소자 패키지의 패키지 바디에 전기적으로 연결될 수 있다.
상기 절연층(31)은 절연 특성이 우수한 물질로 형성될 수 있다. 상기 절연층(31)은 예컨대, SiO2, SiOx, SiOxNy, Si3N4 및 Al2O3로 이루어지는 그룹으로부터 선택된 하나 또는 다층 구조를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
도 5 내지 도 9는 제1 실시예에 따른 발광 소자를 형성하는 공정도이다.
도 5를 참조하면, 성장 기판(3)이 성장(growth) 장비에 로딩되고, 그 위에 II-VI족 또는 III-V족 화합물 반도체를 이용하여 다수의 층 또는 패턴이 형성될 수 있다.
상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.
상기 성장 기판(3)은 도전성 기판이거나 절연성 기판일 수 있다. 예컨대, 상기 성장 기판(3)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203 및 GaAs로 이루어진 그룹으로부터 선택될 수 있다.
도시되지 않았지만, 상기 성장 기판(3)의 상면에는 예컨대, 렌즈 형상 또는 스트라이프 형상의 요철 패턴이 형성될 수 있으며, 이러한 요철 패턴에 의해 활성층(7)에서 생성된 광이 난반사되거나 산란되어 광 추출 효율이 향상될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 성장 기판(3) 상에 예컨대 MOCVD 장비를 이용하여 적어도 제1 도전형 반도체층(5), 활성층(7) 및 제2 도전형 반도체층(9)을 포함하는 발광 구조물(11)이 성장될 수 있다.
도시되지 않았지만, 상기 성장 기판(3)과 상기 발광 구조물(11) 사이의 격자 상수 차이를 완화하여 주기 위해 상기 성장 기판(3) 상에 버퍼층이 성장될 수도 있으며, 상기 버퍼층과 상기 발광 구조물(11)은 II-VI족 또는 III-V족 화합물 반도체 재질로 형성될 수 있는데, 예컨대 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP 및 AlGaInP 중에서 선택될 수 있다.
도시되지 않았지만, 상기 성장 기판(3) 또는 버퍼층과 발광 구조물(11) 사이에 비 도전형 반도체층이 성장될 수 있지만, 이에 대해서는 한정하지 않는다. 상기 비 도전형 반도체층은 도펀트를 포함하지 않는 화합물 반도체층일 수 있지만, 이에 대해서는 한정하지 않는다. 또는 상기 비 도전형 반도체층은 상기 발광 구조물(11)의 제1 도전형 반도체층(5)의 전도성보다 작은 전도성을 갖는 화합물 반도체층일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 도전형 반도체층(5)은 상기 버퍼층 또는 상기 비 도전형 반도체층 상에 성장되고, 상기 활성층(7)은 상기 제1 도전형 반도체층(5) 상에 성장되며, 상기 제2 도전형 반도체층(9)은 상기 활성층(7) 상에 성장될 수 있다.
예컨대, 상기 제1 도전형 반도체층(5)은 n형 도펀트를 포함하는 n형 반도체층이고, 상기 제2 도전형 반도체층(9)은 p형 도펀트를 포함하는 p형 반도체층일 수 있다.
상기 제1 도전형 반도체층(5), 상기 활성층(7) 및 상기 제2 도전형 반도체층(9)은 이미 앞서 상세히 설명한 바 있으므로, 더 이상의 설명은 생략한다.
도 6을 참조하면, 식각 공정을 이용하여 상기 발광 구조물(11)에 적어도 하나 이상의 리세스(33)가 형성될 수 있다. 상기 리세스(33)는 상기 발광 구조물(11)의 상면, 구체적으로 상기 제2 도전형 반도체층(9)의 상면으로부터 내부로 연장되어 상기 발광 구조물(11)의 일부분을 관통하여 형성될 수 있다. 식각 공정에 의해 상기 제2도전형 반도체층 및 상기 활성층(7)이 제거되고 상기 제1 도전형 반도체층(5)도 그 상면으로부터 일부분이 제거될 수 있다. 상기 리세스(33)에 의해 상기 제2 도전형 반도체층(9) 및 상기 활성층(7)이 관통되고 상기 제1 도전형 반도체층(5)의 상면의 일부분이 노출될 수 있다.
상기 리세스(33)는 도 1에 도시한 바와 같은 형상으로 배열될 수 있지만, 이에 대해서는 한정하지 않는다.
도 7을 참조하면, 상기 발광 구조물(11) 상에 반사 구조물(13)이 형성될 수 있다. 상기 반사 구조물(13)은 상기 제2 도전형 반도체층(9)의 상면 상에 형성될 수 있다. 상기 반사 구조물(13)은 상기 리세스(33) 내의 상기 발광 구조물(11)의 측면 상에 형성될 수 있다. 예컨대, 상기 반사 구조물(13)은 상기 리세스(33) 내의 상기 제2 도전형 반도체층(9)의 측면 및 상기 활성층(7)의 측면 상에 형성될 수 있다. 예컨대, 상기 반사 구조물(13)은 상기 리세스(33) 내의 상기 제1 도전형 반도체층(5)의 측면 상에 형성될 수 있다.
상기 반사 구조물(13)은 도 3에 도시한 바와 같이, 서로 상이한 굴절률을 갖는 제1 굴절률 막(35a, 35b, 35c)과 제2 굴절률 막(37a, 37b, 37c)을 한 쌍으로 하여 3회 내지 30회 반복 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 반사 구조물(13)은 테이프 형상의 박막으로 미리 만들어 상기 발광 구조물(11) 상에 부착될 수 있으며, 상기 반사 구조물(13)은 상기 발광 구조물(11) 상에 예컨대, 스퍼터링 장비나 증착 장비를 이용하여 직접 형성될 수 있다.
상기 반사 구조물(13)에 의해 상기 발광 구조물(11)에서 생성된 광의 대략 98% 이상이 반사될 수 있지만, 이에 대해서는 한정하지 않는다.
아울러, 상기 반사 구조물(13)은 절연 기능을 가지므로, 후공정에 의해 형성될 제1 전극(21)과 제2 전극(29) 사이를 절연시켜 줄 수 있다. 이와 같이, 상기 반사 구조물(13)을 사용함으로써, 별도의 절연층이 형성될 필요가 없다.
도 8을 참조하면, 제1 콘택 영역(20) 상에 제1 전극(21)이 형성되고, 제2 콘택 영역(22)에 제2 전극(29)이 형성될 수 있다.
앞서 설명한 바와 같이, 상기 제1 리세스(33)에 의해 제1 콘택 영역(20)이 정의되고, 상기 제2 도전형 반도체층(9)의 상에 제2 콘택 영역(22)이 정의될 수 있다.
상기 제1 콘택 영역(20) 상에 제1 전극층(15), 제2 전극층(17) 및 제3 전극층(19)이 순차적으로 형성됨으로써, 상기 제1 전극(21)이 형성될 수 있다.
상기 제2 콘택 영역(22) 상에 제1 전극층(23), 제2 전극층(25) 및 제3 전극층(27)이 순차적으로 형성됨으로써, 제2 전극(29)이 형성될 수 있다.
상기 제1 전극(21)의 제1 전극층(15)은 상기 제1 콘택 영역(20)에서 상기 리세스(33) 내에 노출된 상기 제1 도전형 반도체층(5)의 상면 상에 형성될 수 있다. 상기 제1 전극(21)의 제2 전극층(17)은 상기 제1 전극층(15)의 직경보다 큰 폭을 가지며 인접하는 제1 콘택 영역(20)에 형성된 제1 전극층(15) 사이를 전기적으로 연결시켜 줄 수 있다. 상기 제1 전극(21)의 제3 전극층(19)은 상기 제1 전극층(15)의 직경보다 크고 상기 제2 전극층(17)의 폭보다는 작은 직경을 가질 수 있으며, 상기 제3 전극층(19)은 필요에 따라 형성되지 않을 수도 있지만, 이에 대해서는 한정하지 않는다.
상기 제2 전극(29)의 제1 전극층(23)은 상기 제1 콘택 영역(20)에서 상기 제2 도전형 반도체층(9)의 상면 상에 형성될 수 있다. 상기 제2 전극(29)의 제2 전극층(25)은 상기 제1 전극층(23)의 직경보다 큰 폭을 가지며 인접하는 제2 콘택 영역(22)에 형성된 제1 전극층(23) 사이를 전기적으로 연결시켜 줄 수 있다. 상기 제2 전극(29)의 제3 전극층(27)은 상기 제1 전극층(23)의 직경보다 크고 상기 제2 전극층(25)의 폭보다는 작은 직경을 가질 수 있으며, 상기 제3 전극층(27)은 필요에 따라 형성되지 않을 수도 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 전극층(15, 23)은 반사층으로서의 기능을 가지고, 상기 제2 전극층(17, 25)은 전극으로서의 기능을 가지며, 상기 제3 전극은 콘택 패드로서의 기능을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
도 9를 참조하면, 상기 제1 및 제2 전극(21, 29) 사이에 노출된 반사 구조물(13) 상에 절연층(31)이 형성될 수 있다. 상기 절연층(31)은 상기 제1 및 제2 전극(21, 29) 사이를 절연시켜 줄 수 있다. 상기 절연층(31)은 상기 제1 및 제2 전극(21, 29)의 제2 전극층(17, 25)의 상면 일부분과 제3 전극층(19, 27)의 상면 일부분과 중첩되도록 형성됨으로써, 상기 제1 전극층(15, 23)뿐만 아니라 제2 전극층(17, 25) 및 제3 전극층(19, 27)의 박리를 방지하여 줄 수 있다.
도 10은 제2 실시예에 따른 발광 소자를 도시한 단면도이다.
제2 실시예는 발광 구조물(11)과 제2 전극(29) 사이에 전류 확산층(current spreading layer)(39)이 더 형성되는 것을 제외하고는 제1 실시예와 거의 유사하다. 제2 실시예에서 제1 실시예와 동일한 기능, 동일한 물질 및/또는 동일한 형상을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명은 생략한다.
도 1 및 도 10을 참조하면, 제2 실시예에 따른 발광 소자(1A)는 성장 기판(3), 발광 구조물(11), 전류 확산층(39), 반사 구조물(13) 및 제1 및 제2 전극(21, 29)을 포함할 수 있다.
상기 전류 확산층(39)은 상기 발광 구조물(11) 아래에 형성될 수 있다. 구체적으로, 상기 전류 확산층(39)은 상기 발광 구조물(11)의 제2 도전형 반도체층(9)의 하면 상에 형성될 수 있다. 상기 전류 확산층(39)은 상기 발광 구조물(11)의 제2 도전형 반도체층(9)과 상기 제2 전극(29) 사이에 형성될 수 있다. 상기 전류 확산층(39)의 상면은 상기 제2 도전형 반도체층(9)의 하면과 접촉하고, 상기 전류 확산층(39)의 하면은 상기 제2 전극(29)의 상면, 구체적으로 상기 제2 전극(29)의 제1 전극층(23)의 상면과 접촉될 수 있다. 상기 전류 확산층(39)은 상기 제2 전극(29)으로 공급된 전원 또는 전류가 상기 제2 도전형 반도체층(9)의 전 영역으로 공급되도록 스프레딩시켜 줄 수 있다. 이를 위해, 상기 전류 확산층(39)은 상기 제2 도전형 반도체층(9)의 전 영역과 접촉되도록 형성될 수 있다.
상기 제2 전극(29)으로 공급된 전류는 상기 전류 확산층(39)의 전 영역으로 확산된 후, 상기 전류 확산층(39)의 전 영역으로부터 상기 제2 도전형 반도체층(9)으로 전류가 공급될 수 있다. 이에 따라, 상기 제2 도전형 반도체층(9)의 전 영역에 대응하는 활성층(7)의 전 영역에서 광이 생성될 수 있으므로, 광 효율이 향상될 수 있다.
상기 전류 확산층(39)은 상기 제2 도전형 반도체층(9)과 상기 반사 구조물(13) 사이에 형성될 수 있다. 상기 전류 확산층(39)에 의해 상기 반사 구조물(13)은 보다 더 강하게 상기 제2 도전형 반도체층(9)에 부착될 수 있다. 다시 말해, 상기 전류 확산층(39)은 상기 반사 구조물(13)과 상기 제2 도전형 반도체층(9) 사이에 접합력이 저하되는 것을 방지하여 줄 수 있다.
상기 전류 확산층(39)은 상기 제2 도전형 반도체층(9)과 오믹 특성을 가질 수 있다. 따라서, 상기 전류 확산층(39)으로 공급된 전류는 보다 원활하게 상기 제2 도전형 반도체층(9)으로 공급될 수 있어, 광 효율이 향상될 수 있다.
상기 전류 확산층(39)은 전류 확산 특성 및 오믹 특성이 우수한 도전 물질로 형성될 수 있다. 예컨대, 상기 전류 확산층(39)은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO로 이루어지는 그룹으로부터 선택된 적어도 하나 또는 다층 구조를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
도 11은 제3 실시예에 따른 발광 소자를 도시한 단면도이다.
제3 실시예는 제1 전극(21)의 제1 전극층(15)과 제2 전극(29)의 제1 전극층(23)이 반사 구조물(13) 상에 형성되는 것을 제외하고는 제1 실시예와 거의 유사하다. 제3 실시예에서 제1 실시예와 동일한 기능, 동일한 물질 및/또는 동일한 형상을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명은 생략한다.
도 1 및 도 11을 참조하면, 제3 실시예에 따른 발광 소자(1B)는 성장 기판(3), 발광 구조물(11), 반사 구조물(13) 및 제1 및 제2 전극(21, 29)을 포함할 수 있다.
상기 제1 전극(21)과 상기 제2 전극(29) 각각은 제1 전극층(15, 23), 제2 전극층(17, 25) 및 제3 전극층(19, 27)을 포함할 수 있다.
상기 제2 전극층(17, 25)은 상기 제1 전극층(15, 23) 아래에 형성되고, 상기 제3 전극층(19, 27)은 상기 제2 전극층(17, 25) 아래에 형성될 수 있다.
상기 제1 전극(21)의 제1 전극층(15)은제1 콘택 영역(20)에서 리세스(33) 내의 상기 발광 구조물(11)의 제1 도전형 반도체층(5)의 하면 상에 형성될 수 있다. 상기 제1 전극(21)의 제1 전극층(15)은 상기 리세스(33) 내의 상기 반사 구조물(13)의 내측면 상에 형성될 수 있다. 상기 제1 전극(21)의 제1 전극층(15)은 상기 리세스(33)의 주변의 상기 반사 구조물(13)의 하면의 일부분에 형성될 수 있다. 다시 말해, 상기 제1 전극(21)의 제1 전극층(15)은 상기 리세스(33) 내의 상기 제1 도전형 반도체층(5)의 하면으로부터 상기 리세스(33) 내의 반사 구조물(13)의 내측면을 경유하여 상기 리세스(33)의 주변의 반사 구조물(13)의 하면의 일부분으로 연장 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제2 전극(29)의 제1 전극층(23)은 제2 콘택 영역(22)에서 상기 발광 구조물(11)의 제2 도전형 반도체층(9)의 하면 상에 형성될 수 있다. 상기 제2 전극(29)의 제1 전극층(23)은 상기 반사 구조물(13)의 하면의 일부분에 형성될 수 있다. 다시 말해, 상기 제2 전극(29)의 제1 전극층(23)은 상기 제1 콘택 영역(20)에 있는 상기 발광 구조물(11)의 제2 도전형 반도체층(9)의 하면으로부터 상기 반사 구조물(13)의 하면의 일부분으로 연장 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 반사 구조물(13) 상에서 상기 제1 전극(21)의 제1 전극층(15)과 상기 제2 전극(29)의 제1 전극층(23)은 서로 이격되도록 형성될 수 있다.
상기 제1 전극(21)의 제1 전극층(15)과 상기 제2 전극(29)의 제1 전극층(23) 사이의 상기 반사 구조물(13)의 하면 상에 상기 절연층(31)이 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 절연층(31)은 상기 제1 전극(21)의 제2 전극층(17)의 하면의 일부분과 상기 제2 전극(29)의 제2 전극층(25)의 하면의 일부분에 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
도시되지 않았지만, 상기 절연층(31)은 상기 제1 전극(21)의 제3 전극층(19)의 하면의 일부분과 상기 제2 전극(29)의 제3 전극층(27)의 하면의 일부분에 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
앞서 설명한 바와 같이, 상기 반사 구조물(13)의 반사율은 98% 일 수 있다. 따라서, 상기 발광 구조물(11)의 광의 일부는 상기 반사 구조물(13)을 투과하여 광손실로 작용할 수도 있다.
제3 실시예는 제1 전극(21)의 제1 전극층(15)과 제2 전극(29)의 제1 전극층(23)이 반사 구조물(13)의 하면 상에 형성됨으로써, 상기 제1 전극(21)의 제1 전극층(15)과 상기 제2 전극(29)의 제2 전극층(25)에 의해 상기 반사 구조물(13)을 투과할 수도 있는 광이 반사되므로 광의 반사율을 더욱 더 증가시켜 광 효율이 더 향상될 수 있다.
도 12는 제4 실시예에 따른 발광 소자를 도시한 단면도이다.
제4 실시예는 반사 구조물(13)의 상면 및/또는 하면 상에 절연층(41, 43)이 더 포함되는 것을 제외하고는 제1 실시예와 거의 유사하다. 제4 실시예에서 제1 실시예와 동일한 기능, 동일한 물질 및/또는 동일한 형상을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명은 생략한다.
도 1 및 도 12를 참조하면, 제4 실시예에 따른 발광 소자(1C)는 성장 기판(3), 발광 구조물(11), 제1 내지 제3 절연층(41, 43, 31), 반사 구조물(13) 및 제1 및 제2 전극(21, 29)을 포함할 수 있다.
상기 제1 절연층(41)은 제1 콘택 영역(20)에서 리세스(33) 내의 상기 발광 구조물(11)의 내측면 상에 형성될 수 있다. 구체적으로, 상기 제1 절연층(41)은 상기 상기 제1 콘택 영역(20)에서 상기 리세스(33) 내의 상기 발광 구조물(11)의 제1 도전형 반도체층(5)의 내측면, 활성층(7)의 내측면 및 제2 도전형 반도체층(9)의 내측면 상에 형성될 수 있다. 상기 제1 절연층(41)은 상기 리세스(33)의 주변의 상기 발광 발광 구조물(11)의 제2 도전형 반도체층(9)의 하면의 일부분에 형성될 수 있다.
상기 반사 구조물(13)은 상기 제1 콘택 영역(20)에서 상기 리세스(33) 내의 상기 제1 절연층(41)의 측면 상에 형성될 수 있다. 상기 반사 구조물(13)은 상기 리세스(33)의 주변의 상기 제1 절연층(41)의 하면 상에 형성될 수 있다. 상기 반사 구조물(13)은 상기 제1 절연층(41)의 하면으로부터 연장되어 상기 제2 전극(29)에 인접하도록 형성되고 상기 제2 도전형 반도체층(9)의 하면 상에 형성될 수 있다. 다시 말해, 상기 반사 구조물(13)은 상기 제1 절연층(41)을 덮도록 형성될 있다.
상기 반사 구조물(13)은 상기 제2 전극(29)을 둘러싸며 상기 제2 도전형 반도체층(9)의 하면 상에 형성될 수 있다. 즉, 상기 제2 도전형 반도체층(9)의 하면 상에서 상기 제2 전극(29)을 제외한 모든 영역에 반사 구조물(13)이 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제2 절연층(43)은 상기 반사 구조물(13)을 덮도록 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 상기 제2 절연층(43)은 상기 리세스(33) 내에서 상기 반사 구조물(13)의 측면 상에 형성되고 상기 반사 구조물(13)의 측면으로부터 연장되어 상기 리세스(33)의 주변에 형성된 반사 구조물(13)의 하면 상에 형성될 수 있다.
상기 제2 절연층(43)은 상기 제1 전극(21)을 둘러싸도록 형성될 수 있다. 상기 제2 절연층(43)은 제2 전극(29)을 둘러싸도록 형성될 수 있다.
상기 제1 전극(21)과 상기 반사 구조물(13) 사이에 상기 제2 절연층(43)이 형성될 수 있다. 상기 제2 전극(29)과 상기 반사 구조물(13) 사이에 상기 제2 절연층(43)이 형성될 수 있다.
상기 제3 절연층(31)은 상기 제1 전극(21)과 상기 제2 전극(29) 사이에 형성될 수 있다. 상기 제3 절연층(31)은 상기 제1 전극(21)과 상기 제2 전극(29) 사이의 상기 제2 절연층(43)의 하면 상에 형성될 수 있다. 상기 제3 절연층(31)에 의해 상기 제1 전극(21)과 상기 제2 전극(29)이 전기적으로 절연될 수 있다.
상기 제1 내지 제3 절연층(41, 43, 31)은 절연 특성이 우수한 물질로 형성될 수 있다. 상기 제1 내지 제3 절연층(41, 43, 31)은 예컨대, SiO2, SiOx, SiOxNy, Si3N4 및 Al2O3로 이루어지는 그룹으로부터 선택된 하나 또는 다층 구조를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
제4 실시예에서, 제1 및 제2 절연층(41, 43)은 상기 반사 구조물(13)이 도전성을 갖는다는 전제하에 형성될 수 있다.
앞서 설명한 바와 같이, TiN, AlN, TiO2, Al2O3, SnO2, WO3, ZrO2 및 SiO2로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함하는 제1 굴절률 막(35a, 35b, 35c)과 제2 굴절률 막(37a, 37b, 37c)이 교대로 반복됨으로써, 상기 반사 구조물(13)이 형성될 수 있다.
이러한 물질 중에서, 일부 물질은 도전성을 가질 수도 있다. 따라서, 도전성을 갖는 물질이 반사 구조물(13)로 사용되는 경우, 상기 반사 구조물(13)과 제1 전극(21) 및 제2 전극(29)과 전기적으로 연결되게 되어, 결국 제1 전극(21)과 제2 전극(29) 사이의 전기적 쇼트가 발생될 수 있다. 아울러, 상기 반사 구조물(13)과 상기 발광 구조물(11) 사이의 전기적 쇼트가 발생되어 발광 소자의 불량이 발생될 수 있다.
따라서, 상기 발광 구조물(11)과 상기 반사 구조물(13) 사이에 제1 절연층(41)이 형성됨으로써, 상기 발광 구조물(11)과 상기 반사 구조물(13) 사이의 전기적 쇼트가 방지될 수 있다. 아울러, 상기 반사 구조물(13)과 상기 제1 전극(21) 및/또는 상기 제2 전극(29) 사이에 제2 절연층(43)이 형성됨으로써, 상기 발광 구조물(11)과 상기 반사 구조물(13) 사이의 전기적 쇼트가 방지될 수 있다.
도 13은 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
도 13을 참조하면, 실시예에 따른 발광 소자 패키지는 광을 생성하는 발광 소자(1)와 상기 발광 소자(1)가 실장된 패키지 바디(51)를 포함할 수 있다.
도 13에는 제1 실시예에 따른 발광 소자(1)가 도시되고 있지만, 제2 내지 4 실시예에 따른 발광 소자도 도 13의 발광 소자 패키지에 적용될 수 있다. 상기 발광 소자(1)는 플립칩 발광 소자일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 패키지 바디(51)의 상부 영역에 경사면을 갖고 하부 방향으로 들어간(recessed) 캐비티(67)가 형성될 수 있다. 즉, 상기 캐비티(67)는 바닥면과 상기 바닥면에 대해 경사진 내측면을 포함할 수 있으며, 상기 캐비티(67))의 내측면은 상기 바닥면에 대해 수직으로 형성될 수도 있지만, 이에 대해서는 한정하지 않는다.
상기 패키지 바디(51)를 관통하여 제1 및 제2 전극 라인(53, 55)이 형성될 수 있다. 상기 제1 및 제2 전극 라인(53)은 수평 방향으로 또는 수직 방향으로 상기 패키지 바디(51)를 관통할 수 있지만, 이에 대해서는 한정하지 않는다. 상기 제1 및 제2 전극 라인(53)은 서로 전기적으로 절연되며 서로 공간적으로 이격될 수 있다. 상기 제1 및 제2 전극 라인(53)은 상기 캐비티(67)의 바닥면 상에 형성될 수 있다. 상기 제1 및 제2 전극 라인(53)은 상기 캐비티(67)의 바닥면으로부터 상기 패키지 바디(51)를 관통하여 상기 패키지 바디(51)의 외측면 상에 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 및 제2 전극 라인(53)은 전기 전도도가 우수하며 내 부식성이 강한 금속 재질, 예컨대 Cu, Al, Cr, Pt, Ni, Ti, Au, Ag 및 W로 이루어지는 그룹으로부터 선택된 하나 또는 둘 이상의 합금으로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 및 제2 전극 라인(53)이 위치된 상태에서 몰딩 주입 공정을 이용하여 패키지 바디(51)를 형성함으로써, 상기 제1 및 제2 전극 라인(53)이 상기 패키지 바디(51)에 고정될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 및 제2 전극 라인(53)은 단일층 또는 다층 구조를 포함할 수 있지만, 이에 대해서는 한정하지 안는다. 상기 제1 및 제2 전극 라인(53) 각각의 최상층은 Ag나 Al과 같은 반사층일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 발광 소자(1)는 제1 범프(61a, 61b) 및 제2 범프(63a, 63b) 그리고 솔더 페이스트(solder paste)(65)를 이용하여 상기 제1 및 제2 전극 라인(53)과 물리적으로 고정되고 전기적으로 연결될 수 있다. 상기 제1 범프(61a, 61b)에 의해 상기 발광 소자(1)의 제1 전극(21)과 상기 제1 전극 라인(53)이 서로 전기적으로 연결될 수 있다. 상기 제2 범프(63a, 63b)에 의해 상기 발광 소자(1)의 제2 전극(29)과 상기 제2 전극 라인(55)이 서로 전기적으로 연결될 수 있다.
도면에는 제1 범프(61a, 61b)의 폭과 제2 범프(63a, 63b)의 폭이 서로 상이한 것으로 도시되고 있지만, 상기 제1 범프(61a, 61b)의 폭과 상기 제2 범프(63a, 63b)의 폭은 서로 동일할 수도 있다.
상기 솔더 페이스트(65)에 의해 상기 제1 범프(61a, 61b) 및 상기 제2 범프(63a, 63b) 각각이 상기 제1 전극 라인(53)과 상기 제2 전극 라인(55)에 단단히 고정될 수 있다.
상기 제1 범프(61a, 61b)와 상기 제2 범프(63a, 63b) 각각의 주변에 형성되는 솔더 페이스트(65)가 너무 가까워 서로 전기적으로 쇼트될 수도 있다. 따라서, 이러한 전기적인 쇼트를 방지하기 위해 상기 제1 범프(61a, 61b)와 상기 제2 범프(63a, 63b) 사이의 상기 캐비티(67) 내의 바닥면 상에 뱅크(57)가 형성될 수 있다. 예컨대, 상기 뱅크(57)는 위에서 보았을 때, 원형의 페루프를 가질 수 있으며, 상기 뱅크(57)의 높이는 상기 솔더 페이스트(65)의 상면보다 더 높게 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
도면과 같이 상기 뱅크(57)의 상부는 꽂지점을 가질 수도 있지만, 도시되지 않았지만 상기 뱅크(57)의 상부는 둥근 형상이나 평평한 형상을 가질 수도 있다.
상기 뱅크(57)는 상기 패키지 바디(51)와 몰딩 주입 공정에 의해 일체로 형성될 수 있으며, 상기 뱅크(57)는 상기 패키지 바디(51)와 동일한 종류의 물질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 뱅크(57)는 상기 패키지 바디(51)와 별개로 형성될 수 있으며, 상기 뱅크(57)가 미리 가공된 후, 상기 패키지 바디(51)의 캐비티(67)의 바닥면 상에 부착될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 전극 라인(53) 및 상기 제2 전극 라인(55)은 상기 뱅크(57)와 상기 패키지 바디(51) 사이에 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 발광 소자(1)를 둘러싸도록 몰딩 부재(69)가 형성될 수 있다. 상기 몰딩 부재(69)는 상기 캐비티(67)에 형성될 수 있다. 다시 말해, 상기 몰딩 부재(69)는 상기 캐비티(67)에 채워질 수 있다.
상기 몰딩 부재(69)는 상기 발광 소자(1)의 광의 파장을 변환하여 줄 수 있는 형광체를 포함할 수 있고, 상기 몰딩 부재(69)의 상면은 상기 패키지 바디(51)의 상면과 동일하거나 상면보다 높거나 낮게 형성될 수 있으며, 상기 몰딩 부재(69)는 투과 특성, 방열 특성 및/또는 절연 특성이 우수한 재질로 형성될 수 있다. 예컨대, 상기 몰딩 부재(69)(113)는 실리콘 재질이나 에폭시 재질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
도시되지 않았지만, 제1 내지 제4 실시예에 따른 발광 소자(1, 1A, 1B, 1C)는 COB(chip on board) 타입의 발광 소자 패키지에 채용될 수 있으며, COB 타입의 발광 소자에서 서브 마운트 상에 다수의 발광 소자가 실장될 수 있지만, 이에 대해서는 한정하지 않는다.
실시예에 따른 발광 소자(1)나 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 표시 장치와 조명 장치, 예컨대 조명등, 신호등, 차량 전조등, 전광판, 지시등과 같은 유닛에 적용될 수 있다.
1, 1A, 1B, 1C: 발광 소자
3: 성장 기판
5: 제1 도전형 반도체층
7: 활성층
9: 제2 도전형 반도체층
11: 발광 구조물
13: 반사 구조물
15, 23: 제1 전극층
17, 25: 제2 전극층
19, 27: 제3 전극층
20: 제1 콘택 영역
21: 제1 전극
22: 제2 콘택 영역
29: 제2 전극
31, 41, 43: 절연층
33: 리세스
35a, 35b, 35c: 제1 굴절률 막
37a, 37b, 37c: 제2 굴절률 막
39: 전류 확산층
51: 패키지 바디
53, 55: 전극 라인
57: 뱅크
61a, 61b, 63a, 63b: 범프
65: 솔더 페이스트
67: 캐비티
69: 몰딩 부재

Claims (12)

  1. 기판;
    상기 기판의 아래에 배치되고, 적어도 하나 이상의 제1 콘택 영역과 상기 제1 콘택 영역에 인접하며 적어도 하나 이상의 제2 콘택 영역이 정의되는 발광 구조물; 및
    상기 발광 구조물의 아래에 배치되고, 서로 상이한 굴절률을 갖는 다수의 층을 포함하는 반사 구조물을 포함하는 발광 소자.
  2. 제1항에 있어서,
    상기 발광 구조물은 적어도 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고,
    상기 제1 도전형 반도체층은 상기 기판의 아래에 배치되고, 상기 활성층은 상기 제1 도전형 반도체층의 아래에 배치되며, 상기 제2 도전형 반도체층은 상기 활성층의 아래에 배치되는 발광 소자.
  3. 제2항에 있어서,
    상기 제1 콘택 영역에 상기 제1 도전형 반도체층이 노출되도록 리세스가 형성되는 발광 소자.
  4. 제3항에 있어서,
    상기 제1 콘택 영역에 배치되는 제1 전극; 및
    상기 제2 콘택 영역에 배치되는 제2 전극을 포함하고,
    상기 제1 전극과 상기 제2 전극 각각은 적어도 하나 이상의 전극층을 포함하고,
    상기 적어도 하나 이상의 전극층 중 제1 전극층은 반사 물질을 포함하는 발광 소자.
  5. 제1항에 있어서,
    상기 반사 구조물은 서로 상이한 굴절률을 갖는 제1 및 제2 굴절률 막을 포함하고,
    상기 제1 및 제2 굴절률 막을 한 쌍으로 하여 3회 내지 30회의 쌍을 포함하는 발광 소자.
  6. 제5항에 있어서,
    상기 반사 구조물은 반사 특성과 절연 특성을 갖는 발광 소자.
  7. 제5항에 있어서,
    상기 1 및 제2 굴절률 막 각각은 TiN, AlN, TiO2, Al2O3, SnO2, WO3, ZrO2 및 SiO2로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함하는 발광 소자.
  8. 제3항에 있어서,
    상기 반사 구조물은 상기 제2 도전형 반도체층의 하면 상에 형성되는 발광 소자.
  9. 제9항에 있어서,
    상기 반사 구조물은 상기 리세스 내의 상기 발광 구조물의 내측면 상에 형성되는 발광 소자.
  10. 제4항에 있어서,
    상기 반사 구조물은 상기 제1 전극과 상기 제2 전극 사이의 상기 제2 도전형 반도체층의 하면 상에 형성되는 발광 소자.
  11. 기판;
    상기 기판의 아래에 배치되는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 아래에 배치되는 활성층 및 상기 활성층 아래에 배치되는 제2 도전형 반도체층을 포함하고, 상기 제1 도전형 반도체층의 하면 상에 적어도 하나 이상의 제1 콘택 영역이 정의되고, 상기 제2 도전형 반도체층의 하면 상에 적어도 하나 이상의 제2 콘택 영역이 정의되고, 상기 제1 콘택 영역에 상기 제1 도전형 반도체층이 노출되도록 리세스가 형성되는 발광 구조물;
    서로 상이한 굴절률을 갖는 다수의 층을 포함하는 반사 구조물;
    상기 제1 콘택 영역에 형성되는 제1 전극; 및
    상기 제2 콘택 영역에 형성되는 제2 전극을 포함하고,
    상기 반사 구조물은 상기 제1 및 제2 전극 사이에 상기 제2 도전형 반도체층의 하면으로부터 상기 리세스 내의 상기 발광 구조물의 내측면으로 연장되는 발광 소자.
  12. 캐비티를 갖는 바디;
    상기 캐비티에 배치된 제1 및 제2 전극 라인;
    상기 제1 및 제2 전극 라인 상에 배치되고 제1항 내지 제11항 중 어느 하나의 항에 의한 발광 소자; 및
    상기 발광 소자를 둘러싸는 몰딩 부재를 포함하는 발광 소자 패키지.
KR1020130072063A 2013-06-24 2013-06-24 발광 소자 및 발광 소자 패키지 KR102075655B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130072063A KR102075655B1 (ko) 2013-06-24 2013-06-24 발광 소자 및 발광 소자 패키지
EP14173394.9A EP2819184B1 (en) 2013-06-24 2014-06-23 Light emitting device and light emitting device package
US14/311,700 US9209370B2 (en) 2013-06-24 2014-06-23 Light emitting device and light emitting device package
CN201410287480.4A CN104241493B (zh) 2013-06-24 2014-06-24 发光器件和发光器件封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130072063A KR102075655B1 (ko) 2013-06-24 2013-06-24 발광 소자 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20150000108A true KR20150000108A (ko) 2015-01-02
KR102075655B1 KR102075655B1 (ko) 2020-02-10

Family

ID=50976530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130072063A KR102075655B1 (ko) 2013-06-24 2013-06-24 발광 소자 및 발광 소자 패키지

Country Status (4)

Country Link
US (1) US9209370B2 (ko)
EP (1) EP2819184B1 (ko)
KR (1) KR102075655B1 (ko)
CN (1) CN104241493B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170009232A (ko) * 2015-07-16 2017-01-25 엘지이노텍 주식회사 발광 소자 패키지 및 이를 포함하는 발광 장치
KR20170009242A (ko) * 2015-07-16 2017-01-25 엘지이노텍 주식회사 발광 소자 패키지 및 이를 포함하는 발광 장치
US10043950B2 (en) 2015-11-27 2018-08-07 Lextar Electronics Corporation Semiconductor light-emitting structure with metal layer and distributed bragg reflector and semiconductor package structure thereof

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102099439B1 (ko) * 2013-10-08 2020-04-09 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
US10074777B2 (en) * 2014-08-27 2018-09-11 Epistar Corporation Light emitting diode structure with dielectric reflective layer
KR102239627B1 (ko) * 2015-03-26 2021-04-12 엘지이노텍 주식회사 발광 소자 패키지
US9673368B2 (en) * 2015-05-11 2017-06-06 Lg Innotek Co., Ltd. Light emitting device having first and second electrodes on one side of a light emitting structure
DE102016106831A1 (de) * 2016-04-13 2017-10-19 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
CN106098893A (zh) * 2016-06-23 2016-11-09 厦门乾照光电股份有限公司 一种简易odr结构的倒装氮化镓基发光二极管及其制备方法
US10916682B2 (en) 2017-07-11 2021-02-09 PlayNitride Inc. Micro light-emitting device and display apparatus
CN109244204B (zh) * 2017-07-11 2021-08-03 英属开曼群岛商錼创科技股份有限公司 微型发光元件与显示装置
FR3077160B1 (fr) * 2018-01-19 2022-01-21 Commissariat Energie Atomique Dispositif optoelectronique comportant une grille et une cathode couplees l'une a l'autre
JP6844606B2 (ja) * 2018-12-28 2021-03-17 日亜化学工業株式会社 発光素子及びその製造方法ならびに発光装置
CN111081832B (zh) * 2019-12-26 2021-08-24 福建兆元光电有限公司 一种Mini LED芯片及制造方法
CN111653653B (zh) * 2020-06-17 2021-10-22 京东方科技集团股份有限公司 一种发光器件及其制作方法、显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100016491A (ko) * 2007-04-26 2010-02-12 오스람 옵토 세미컨덕터스 게엠베하 광전 소자
US20120049236A1 (en) * 2010-08-27 2012-03-01 Toyoda Gosei Co., Ltd. Light-emitting element
WO2012039555A2 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080065451A (ko) * 2007-01-09 2008-07-14 삼성전기주식회사 Ｌｅｄ 패키지
KR101081196B1 (ko) * 2010-03-22 2011-11-07 엘지이노텍 주식회사 발광소자 및 그 제조방법과 발광소자 패키지
CN102237466B (zh) * 2010-04-28 2013-11-06 展晶科技(深圳)有限公司 发光组件封装结构及其制程
TWI411136B (zh) * 2011-05-10 2013-10-01 Lextar Electronics Corp 半導體發光結構
KR101969334B1 (ko) * 2011-11-16 2019-04-17 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 장치
TWI499091B (zh) * 2012-12-18 2015-09-01 Genesis Photonics Inc 發光裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100016491A (ko) * 2007-04-26 2010-02-12 오스람 옵토 세미컨덕터스 게엠베하 광전 소자
US20120049236A1 (en) * 2010-08-27 2012-03-01 Toyoda Gosei Co., Ltd. Light-emitting element
WO2012039555A2 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR20120031342A (ko) * 2010-09-24 2012-04-03 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170009232A (ko) * 2015-07-16 2017-01-25 엘지이노텍 주식회사 발광 소자 패키지 및 이를 포함하는 발광 장치
KR20170009242A (ko) * 2015-07-16 2017-01-25 엘지이노텍 주식회사 발광 소자 패키지 및 이를 포함하는 발광 장치
US10043950B2 (en) 2015-11-27 2018-08-07 Lextar Electronics Corporation Semiconductor light-emitting structure with metal layer and distributed bragg reflector and semiconductor package structure thereof

Also Published As

Publication number Publication date
US20140374784A1 (en) 2014-12-25
US9209370B2 (en) 2015-12-08
EP2819184B1 (en) 2018-01-31
KR102075655B1 (ko) 2020-02-10
CN104241493A (zh) 2014-12-24
EP2819184A1 (en) 2014-12-31
CN104241493B (zh) 2017-06-30

Similar Documents

Publication Publication Date Title
KR102075655B1 (ko) 발광 소자 및 발광 소자 패키지
KR101081135B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101154320B1 (ko) 발광소자, 발광소자 패키지 및 이를 포함하는 조명 장치
KR100999733B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102049384B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 구동 장치
KR102357188B1 (ko) 발광 소자
KR102075147B1 (ko) 발광 소자 및 발광 소자 패키지
US20210280743A1 (en) Light-emitting diode, light-emitting diode packaged module and display device including the same
KR20120129449A (ko) 자외선 발광 소자
EP2814061B1 (en) Light emitting diode device
TWI591849B (zh) 半導體發光結構及其半導體封裝結構
US8735923B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR20110132160A (ko) 반도체 발광 소자 및 그 제조방법
KR101646261B1 (ko) 발광 소자 및 그 제조방법
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
KR101628384B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101826979B1 (ko) 발광 소자 및 발광 소자 패키지
KR102075059B1 (ko) 발광 소자 및 발광 소자 패키지
KR102053415B1 (ko) 발광 소자 및 발광 소자 패키지
KR102008349B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120019750A (ko) 발광 소자
KR20110083290A (ko) 반도체 발광소자 및 이의 제조방법
KR20120016831A (ko) 반도체 발광 소자 및 그 제조방법
KR20120087036A (ko) 발광 소자 및 발광 소자 패키지
KR20120069616A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant