KR20100015375A - 스트레인드 실리콘의 클리닝된 표면들을 준비하기 위한 개선된 공정 - Google Patents
스트레인드 실리콘의 클리닝된 표면들을 준비하기 위한 개선된 공정 Download PDFInfo
- Publication number
- KR20100015375A KR20100015375A KR1020097020760A KR20097020760A KR20100015375A KR 20100015375 A KR20100015375 A KR 20100015375A KR 1020097020760 A KR1020097020760 A KR 1020097020760A KR 20097020760 A KR20097020760 A KR 20097020760A KR 20100015375 A KR20100015375 A KR 20100015375A
- Authority
- KR
- South Korea
- Prior art keywords
- selective etching
- seconds
- layer
- etching
- ssi
- Prior art date
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 29
- 239000010703 silicon Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title description 4
- 238000005530 etching Methods 0.000 claims abstract description 68
- 238000000034 method Methods 0.000 claims abstract description 58
- 235000012431 wafers Nutrition 0.000 claims abstract description 41
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 40
- 239000010410 layer Substances 0.000 claims abstract description 37
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 238000004140 cleaning Methods 0.000 claims abstract description 27
- 230000007547 defect Effects 0.000 claims abstract description 22
- 230000001590 oxidative effect Effects 0.000 claims abstract description 19
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000001035 drying Methods 0.000 claims abstract description 14
- 239000008367 deionised water Substances 0.000 claims abstract description 11
- 229910021641 deionized water Inorganic materials 0.000 claims abstract description 11
- 239000002344 surface layer Substances 0.000 claims abstract description 10
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 37
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 24
- 239000000203 mixture Substances 0.000 claims description 15
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 15
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 125000000896 monocarboxylic acid group Chemical group 0.000 claims description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 239000011261 inert gas Substances 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000004377 microelectronic Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical group [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Weting (AREA)
Abstract
본 발명은 실리콘-게르마늄(SiGe)의 적어도 하나의 표면 층 및 상기 SiGe 층과 접촉하는 스트레인드 실리콘(sSi)의 층을 포함하는 웨이퍼들의 처리 방법에 관한 것이며, 상기 sSi 층은 상기 SiGe 층을 식각하여 노출되며, 상기 방법은 다음의 단계들을 포함한다:
(a) 상기 SiGe 층을 제1 선택적 식각을 하는 단계, 선택적으로 산화성 클리닝 단계가 뒤따르는;
(b) 탈이온수를 사용하는 린스 단계;
(c) 건조 단계; 및
(d) 제2 선택적 식각을 하는 단계.
본 발명은 스트레인드 실리콘(sSi)의 적어도 하나의 표면 층을 포함하는 웨이퍼에 관한 것이며, 상기 sSi 의 표면 층은 적어도 5 나노미터 및 많아야 100 ㎛의 두께를 가지며, 많아야 웨이퍼당 200 개의 결함들을 가진다.
스트레인드 실리콘, 선택적 식각, 산화성 클리닝, 린스, 건조
Description
본 발명은 스트레인드 실리콘(strained silicon, sSi)의 층들을 클리닝하는 단계에 관한 것이며, sSOI (절연체 상의 스트레인드 실리콘) 또는 SGOI (절연체 상의 실리콘-게르마늄 (SiGe)) 타입 웨이퍼들에서 사용되는 것처럼, 상기 스트레인드 실리콘의 층들은 상기 sSi 층과 접촉하는 실리콘-게르마늄(SiGe)의 층을 선택적으로 식각함으로써 노출된다.
이러한 웨이퍼들을 제조하기 위하여 많은 기술들이 존재한다. sSOI 또는 SGOI 형태의 웨이퍼들을 제조하기 위하여 가장 효과적인 지금까지의 기술들 중의 하나의 일례는 원하는 헤테로 구조를 제조하기 위하여 스마트컷 기술(Smart Cut® technique)을 사용하여 절연 서포트(예를 들어, 실리콘 기판 상의 SiO2 의 층) 상으로 그들의 일부를 전이함으로써 스트레인드 실리콘(sSi) 또는 완화된 SiGe의 활성층을 제조하는 것이다. 이러한 제조 기술들의 수행의 특별한 예들은 미국 특허 출원 US 2004/053477 및 국제 특허 출원 WO 2004/006311에서 설명된다.
이러한 웨이퍼들의 피니싱 단계는 "수용체" 기판으로 그들의 전이 및 "도너" 기판으로부터의 분리 이후에 상기 실리콘 층에 존재하는 SiGe 층을 제거하는 선택적인 식각 공정을 포함한다. 선택적 식각은 옆의 스트레인드 실리콘(sSi)의 층을 손상하지 않으면서 SiGe의 상부층을 선택적으로 제거할 수 있는 화학적 어택(attack) 방법이다. 이러한 "선택적 식각"을 구현할 수 있도록 발견된 조성들은 CH3COOH / H2O2 / HF 혼합물들을 포함한다.
SiGe의 상부 층을 제거하는, 상기 "선택적 식각" 단계 이후에, 클리닝 단계는 상기 SiGe 층의 선택적 식각에 따르는 스트레인드 실리콘 층의 표면 상의 표면 결함들 및 미립자의 오염을 감소시키기 위하여 적절하게 사용될 수 있다. 따라서, 클리닝 조성은 이러한 스트레인드 실리콘 층의 식각을 방지하는 동안 상기 sSi 표면을 클리닝 할 수 있도록 선택되어져야 한다.
이러한 선택적 식각 이후의 클리닝 단계는 산화제를 포함하는 조성들을 일반적으로 사용하지만, 그러나 불화 수소산 (HF)을 포함하지 않는다. "RCA"로 명명되는, 알려진 방법은, 다음을 포함한다: NH4OH, H2O2, 및 탈이온수를 포함하는 "SC1"(표준 클린 1) 용액(또는 APM, 수산화 암모늄 혼합물)을 사용하는 제1 클리닝 단계 및 HCl, H2O2, 및 탈이온수를 포함하는 "SC2"(표준 클린 2) 용액(또는 HPM, 염화수소 과산화물(hydrochloric peroxide) 혼합물)을 사용하는 제2 클리닝 단계를 포함한다.
미국 특허 출원 US 2006/0264008에서 제안된 다른 처리 방법은 SiGe 층의 선택적 식각을 하는 단계를 따라서, RCA 클리닝 공정을 사용하기 보다는 액상의 오존 용액으로 스트레인드 실리콘 층의 표면을 클리닝 하는 단계를 포함한다.
1) SiGe 층을 선택적 식각을 하는 단계, 및 2) 산화성 클리닝하는 단계의 공정 단계들에 의해 구현되는 웨이퍼는, 그 다음에 후속의 반도체 소자 제조 공정들에서 사용될 수 있다. 일반적으로, 산화성 클리닝 단계는 탈이온수로 린스하는 단계가 뒤따른다.
이렇게 구현된 노출된 sSi을 가진 웨이퍼는 MOS 트랜지스터들에서 사용될 수 있다. 반도체 산업에서의 당업자들은 집적 회로들의 동작 속도를 증가시키고 크기들을 감소시키는 노력에 항상 실제적으로 종사한다. 다른 인자들이 동일하다면, 트랜지스터의 동작 속도는 전하 캐리어들, 전자들 및 (양의) 홀들 모두,의 이동도를 증가시킴으로써 개선되며, 이것을 구현하는 하나의 방법은 스트레인드 실리콘을 사용하는 것이며, 여기에서 실리콘-게르마늄 표면 상에 성장된, 실리콘은 순수한 실리콘에서보다 더욱 넓은 공간의 원자들을 가질 수 있는 것이다. 보통의 완화된 실리콘보다 전하 캐리어 이동도가 2배 되는 것이 관찰될 수 있다.
이 분야에서 존재하는 기술에 관하여, 본 발명자들은 SOD(결함들의 합)에 의해 측정되는 결함들의 정도가 구현된 웨이퍼들에 대하여 직면되는 어플리케이션들에서 바람직한 것보다 더 높은 것을 발견하였다.
부가적으로, 본 발명자들은 SiGe 은 종래 기술 공정들에 의해 완전하게 제거되지는 않는다는 것을 발견하였다. 대신에, 비록 SiGe 이 어떠한 영역에서는 완전하게 제거되더라도, SiGe 의 다른 영역들, 실제로 "섬들(islands)"은 지속한다. 이러한 섬들은 측정된 표면 결함들의 약 35%에 해당될 수 있다는 것이 관찰되었다. 이러한 섬들에서부터 게르마늄 원자들은 스트레인드 실리콘 층 내로 확산되고 오염시킬 수 있다. 더욱이, 이러한 섬들은 후속의 제조 단계들, 예를 들어 도핑 단계들을 교란시킬 수 있다.
따라서 최소량의 표면 결함들 및 최소량의 잔류 SiGe 을 나타내는 sSi 층들을 제조하는 것이 종래 기술에서 필요하게 되었다. 1) SiGe 층의 선택적 식각을 하는 단계 및 2) 산화성 클리닝 단계의 종래 기술 공정들 이외에 임의의 추가적인 클리닝 공정들이, 그러나 이제 노출된 sSi 층의 노출된 부분의 소모를 최소화하도록, 선택되어야 할 필요가 있다.
본 발명자들은 린스 단계 및 건조 단계가 제1 선택적 식각을 하는 단계 및 제2 선택적 식각을 하는 단계 사이에 삽입되도록, 제2 선택적 식각을 하는 단계를 포함하는 공정에 의해 더 낮은 표면 결함들 및 감소된 잔류(residual) SiGe 을 구현할 수 있다는 것을 놀랍게도 이제 발견하였다.
따라서 제1 측면에 따른 본 발명은 적어도 하나의 실리콘-게르마늄 (SiGe)의 표면 층(surface layer) 및 상기 SiGe 층과 접촉하는 스트레인드 실리콘(sSi)의 층을 포함하는 웨이퍼들을 처리하는 방법에 관한 것이며, 상기 sSi 층은 상기 SiGe 층을 식각을 하는 단계에 의해 노출되며, 상기 방법은 다음의 단계들을 포함한다:
(a) 선택적으로 산화성 클리닝 단계가 뒤따르는, 상기 SiGe 층을 제1 선택적 식각을 하는 단계, ;
(b) 탈이온수를 사용하는 린스 단계;
(c) 건조 단계; 및
(d) 제2 선택적 식각을 하는 단계.
또한 제2 측면에 따른 본 발명은 상기 본 발명의 방법에 의해 특히 구현될 수 있는 웨이퍼에 관한 것이다.
어떠한 실시예에서, 본 발명에 따른 방법에서, 제1 선택적 식각을 하는 단계 (a)는 아세트산 (CH3COOH), 과산화수소 (H2O2) 및 불화 수소산 (HF)의 혼합물을 포함하는 식각 용액으로 수행된다. 제1 선택적 식각을 하는 단계 (a) 동안 이러한 선택적 식각 용액으로 사용하기 위한 일반적으로 적절한 공정 조건들은 중량으로 적어도 0.05 % 및 많아야 10 %의 농도의 불화 수소산 (HF), 현재 바람직한 실시예로서는 약 2% (1.5% 내지 2.5%)의 농도의 불화 수소산 (HF)을 포함한다.
현재 바람직한 제1 실시예로서, 아세트산 / H2O2 / HF 혼합물은 부피로 15/15/1의 비율로 사용되며, 중량으로 49 % : 49 % : 2 %에 해당한다. 현재 바람직한 제2 실시예로서, 아세트산 / H2O2 / HF 혼합물은 부피로 1/1/1의 비율로 사용되며, 32 wt% : 50 wt% : 18 wt%에 해당한다.
제1 선택적 식각을 하는 단계 동안 일반적으로 적절한 온도는 적어도 20℃ 및 많아야 60℃이며, 그리고 제1 선택적 식각을 하는 단계의 일반적으로 적절한 지속 시간(duration)은 적어도 20 초 및 많아야 500 초이다. 부가적으로, 400 rpm 내지 2000 rpm의 범위를 가지는 웨이퍼 회전 속도가 적절하게 사용될 수 있다.
본 발명에 따른 대안적인 실시예로는, 제1 선택적 식각을 하는 단계 (a)는 RCA 용액들, 제1 SC1 용액 및 그 다음에 SC2 용액을 사용하여 수행된다. 본 발명자들은 RCA 용액들이 여기에서 산화성 클리닝 뿐만 아니라 선택적 식각을 위하여 사용될 수 있다는 것을 실제로 발견하였다. 이러한 공정은 또한 제2 선택적 식각을 하는 단계 (d)에 대하여 적용될 수 있다.
추가적으로 다른 실시예에서, 부피로 15 / 15 / 1 / 5의 상대적인 비율인 아세트산 / H2O2 / HF / H2SO4의 혼합물은 제1 선택적 식각을 하는 단계 (a)를 위하여 사용될 수 있다. 이러한 혼합물은 또한 제2 선택적 식각을 하는 단계 (d)를 위하여 사용될 수 있다.
어떠한 실시예에서, 본 발명에 따른 방법에서, 제1 선택적 식각을 하는 단계 (a)가 이제 노출된 sSi 표면(적어도 이제 노출된 sSi 표면의 일부 영역)으로부터 SiGe 이 완전하게 제거되는 것을 측정이 보여주거나 외삽법에 의해 이론적인 계산이 예상하는 지점을 넘어서 계속된다. 이러한 단계는 "과식각(over-etch)"(OE)으로 언급되지만, 사용되는 반응물 (reagent)들이 제1 선택적 식각을 하는 단계 (a)에서와 동일하다 - 상기 "과식각"은 SiGe 제거에 해당하는 종료점 검출 (EPD)의 순간을 넘어서는 연속이라는 의미에서 개별적인 공정 단계를 의미하는 것은 아니다. 반사되는 광의 강도를 측정하는 반사계(reflectometer)는 종료점을 검출하기 위하여 사용될 수 있다. 대안적으로, 주어진 선택적 식각 용액이 어떠한 온도에서 SiGe을 제거할 수 있는 능력이, 시간의 함수로서 제거되는 두께로서, 이전의 측정들에 의해 정확하게 결정될 수 있다면, 과식각이 시작하는 시간에서의 순간인 제1 선택적 식각을 하는 단계 (a)의 종료점은, 합당한 수준의 확실성을 가지고 계산될 수 있다. 본 발명에서 선택적인, "과식각"은, 식각으로부터 발생할 수 있는 불균일성을 감소시키는 데 도움을 줄 수 있다. "과식각"의 지속 시간은 일반적으로 0초 내지 많아야 60초의 범위에서 적절하게 선택된다.
어떠한 실시예에서, 본 발명에 따른 방법에서, 산화성 클리닝 단계는 제1 선택적 식각을 하는 단계 (a) 이후에 수행되는데, 이러한 산화성 클리닝 단계는 5 초 내지 300 초의 시간(period) 동안, 17℃ 내지 35℃ 의 온도에서, 15 ppm 내지 50 ppm의 범위의 농도로 물에 용해된 오존 (O3)의 용액을 사용할 수 있다. 이러한 산화성 클리닝 단계를 위한 현재 바람직한 처리 시간은 약 15초이다. 오존으로 이러한 처리를 위한 적절한 웨이퍼 회전 속도는 400 rpm 내지 2000rpm 의 범위 내에 있다.
제1 선택적 식각을 하는 단계 (a) 이후에 산화성 클리닝 단계가 실제로 수행되는 경우에, 예를 들어 오존을 사용하여, 제2 선택적 식각을 하는 단계는 잔류하는 SiGe의 "섬들"을 제거할 뿐만 아니라, 상기 sSi 표면 상에 존재하는 Ge 및 Si의 가능한 산화물들을 제거할 수 있다는 것이, 비록 이러한 것이 본 발명을 제한하도록 해석되어서는 안되지만, 이해될 수 있다.
본 발명에 따른 방법의 구성에서, 린스 단계 (b)에서 사용되는 탈이온수(DIW)는 마이크로-전자공학에서 사용하기 위한 일반적인 수준의 탈이온수이다. 린스 단계의 일반적으로 적절한 지속 시간은 적어도 5초 및 많아야 3분이다. 이러한 DIW 린스 단계를 위한 현재 바람직한 처리 시간은 15℃ 내지 60℃ 의 온도에서 약 15초이다. 린스 단계(b)를 위한 일반적으로 적절한 웨이퍼 회전 속도는 적어도 400 rpm 및 많아야 2000 rpm이다.
어떠한 실시예에서, 본 발명에 따른 방법에서, 건조 단계 (c) 는 질소 또는 아르곤과 같은 불활성 가스의 유동을 사용하여 수행된다. 사용되는 가스의 순도 및 압력 조건들은 마이크로 전자공학의 당업자들에 의해 사용되는 통상적인 인자들을 가지도록 적절하게 선택된다. 적절한 실시예에서, 질소 가스가 린스 단계 이후에 웨이퍼를 건조하기 위해 설계된 노즐을 사용하여 공급된다. 현재 바람직한 건조 공정은 질소 가스를 사용한 두 개의 스캔(scan)들(패스들(passes))로 처리되는 웨이퍼를 건조하는 단계를 포함한다.
어떠한 실시예에서, 본 발명에 따른 방법에서, 제2 선택적 식각을 하는 단계 (d)는 아세트산 (CH3COOH), 과산화수소 (H2O2) 및 불화 수소산 (HF)의 혼합물을 포함하는 식각 용액으로 수행된다. 제2 선택적 식각을 하는 단계 (d) 동안 불화 수소산 (HF)의 일반적으로 적절한 농도는 중량으로 적어도 0.05 % 및 많아야 10 %이다. 제2 선택적 식각을 하는 단계 (d) 동안 일반적으로 적절한 온도는 적어도 20℃ 및 많아야 60℃이다.
제2 선택적 식각을 하는 단계 (d)의 지속 시간에 관하여, 바람직한 최대의 지속 시간은 약 40초이다. 현재 바람직한 범위는, 특히 아세트산 (CH3COOH), 과산화 수소 (H2O2) 및 불화 수소산 (HF)의 혼합물을 포함하는 식각 용액의 상황에서, 적어도 5 초 및 많아야 40 초이다. 이러한 상황에서 단계 (d)의 추가적인 현재 바람직한 지속 시간은 적어도 10초 및 많아야 30초이며, 더욱 바람직하게는 적어도 15 초 및 많아야 25 초이며, 그리고 약 20초의 지속 시간이 특별히 적절한 것으로 나타났다.
어떠한 실시예에서, 본 발명에 따른 방법에서, 제2 선택적 식각 단계 (d) 는 린스 단계 및 그 다음에 건조 단계가 바로 뒤따를 수 있다. 일반적으로 적절한 공정 조건들은 제1 선택적 식각을 하는 단계 (a)를 뒤따르는 상기 린스 단계 (b) 및 상기 건조 단계 (c)에 대하여 앞에서 설명된 공정 조건들이다.
어떠한 실시예에서, 본 발명에 따른 방법에서, 제2 선택적 식각을 하는 단계 (d)는 추가적인 산화성 클리닝 단계 (e)가 뒤따를 수 있다. 이러한 추가적인 산화성 클리닝 단계 (e)를 위한 하나의 적절한 공정 선택은 적어도 5 초 및 많아야 300 초의 시간(period) 동안, 적어도 17℃ 및 많아야 35℃ 의 온도에서, 적어도 15 ppm 및 많아야 50 ppm의 농도로 물에 용해된 오존 (O3)의 용액을 사용하는 것을 포함할 수 있다.
제2 선택적 식각을 하는 단계 (d) 이후에 산화성 클리닝 단계가 실제로 수행되는 경우에, 예를 들어 오존을 사용하여, 제2 산화성 클리닝은 표면 산화를 통하여 최종 표면을 더욱 친수성으로 만들 수 있으며 이러한 수단에 의하여 입자 증착에 의한 오염을 방지할 수 있다는 것이, 비록 이러한 것이 본 발명을 제한하도록 해석되어서는 안되지만, 이해될 수 있다.
어떠한 실시예에서, 본 발명에 따른 방법에서, 추가적인 산화성 클리닝 단계 (e)는 린스 단계 및 건조 단계가 뒤따를 수 있다. 일반적으로 적절한 공정 조건들은 제1 선택적 식각을 하는 단계 (a)를 뒤따르는 상기 린스 단계 (b) 및 상기 건조 단계 (c)에 대하여 앞에서 설명된 공정 조건들이다.
또한 제2 측면에 따른 본 발명은 상기 본 발명의 상기 방법에 의해 특히 구현될 수 있는 웨이퍼에 관한 것이다.
본 발명에 따른 웨이퍼는 바람직하게는 스트레인드 실리콘(sSi)의 적어도 하나의 표면 층을 포함하며, 상기 sSi의 표면 층은 적어도 5 나노미터 및 많아야 100 나노미터의 두께를 가지며, 바람직하게는 상기 sSi의 표면 층은 10 나노미터 내지 30 나노미터의 두께를 가지며, 그리고 바람직하게는 웨이퍼 당 많아야 200 개의 결함들의 SOD @ 0.40 ㎛의 결함들의 총합(sum of defects, SOD) 값을 나타낸다.
여기에서 상기 SOD는 0.40 ㎛의 검출 임계를 가지는 US 2006/0264008에서 설명된 것처럼 결정된다. 예를 들어 케이엘에이-텐코(KLA-Tencor)의 SP1-장치를 사용하여 측정이 수행될 수 있다. 상기 측정은 LPD(작은 결함들) 및 AP(더 큰 결함들)의 검출을 포함할 수 있다. 이러한 다른 그룹들의 결함들은, 크기에 의해 구분되는, 입자들(먼지) 뿐만 아니라 위상적인 결함들(홀들, 크레이터들 또는 범프들)을 모두 포함할 수 있다. SOD는 LPD 및 AP의 합이다. 주사 전자 현미경 측정에 의한 정성적인 종류의 결함들을 분별하는 것이 가능하며, 여기에서 95%의 잔류 결함들(제2식각 단계 이후의)은 표면의 위상적인 결함들이며, 5%는 입자들에 기인한다는 것이 본 발명자들에 의해 검출된다.
본 발명에 따른 웨이퍼들에 대하여 관찰되는 SOD 값들은 종래 기술 웨이퍼들에 대하여 관찰되는 값들에 대하여 현저한 개선을 나타낸다. 다시 말해서, 본 발명자들은 통상적인 기술의 방법들에서, 오직 제1 선택적 식각 단계만의 이후 SOD @ 0.40 ㎛의 통상적인 값들은 에이퍼 당 4000개의 결함들의 범위 내에 있다는 것을 관찰하였다. 약 15 시간 또는 20 시간의 인자에 의한 SOD 값들의 감소는 따라서 본 발명에 의해 가능해질 수 있다.
바람직한 실시예에서, 본 발명에 따른 웨이퍼들은 약 200 밀리미터 또는 약 300 밀리미터의 직경을 가진다. 실제로, 마이크로-전자공학 분야에서 웨이퍼들은 이러한 일반적인 크기들에서 제조된다. 웨이퍼 당 바람직한 최대 200개의 결함들은 200mm 및 300 mm 웨이퍼들 모두에 대하여 적절하다.
본 발명에 따른 웨이퍼들은 2 ㎛ x 2 ㎛의 주사 표면에 대하여 많아야 1Å rms의 표면 거칠기를 일반적으로 나타낸다. 적절한 실시예들에서, 결함 밀도는 300mm 웨이퍼에 대하여 0.3 입자들/cm2 보다 작으며(200개의 결함들 한계의 결과로) 그리고 200mm 웨이퍼에 대하여 0.6 입자들/cm2 보다 작다.
본 발명에 따른 웨이퍼들은 일반적으로 절연체 상의 스트레인드 실리콘(sSOI) 구조체를 가진다. 바람직하게는 상기 웨이퍼들은 앞에서 언급한 것처럼 스마트컷(Smart Cut®) 기술에 의해 구현되며, 상기 기술에 의해 sSi/SiGe 의 적층체는 산화물층에 의해 도너 기판에서 수용체 실리콘 벌크 기판으로 전이된다.
다음의 표는 본 발명의 구조 내에서 실험된 처리 조건들을 나타낸다. 예를 들어 US 2004/053477 미국 특허 출원에서 설명된 것처럼, 상기 처리된 웨이퍼들은 sSOI 또는 SGOI 타입 웨이퍼들을 제조하기 위하여 스마트컷 기술에 의해 구현된다. 사용되는 웨이퍼들은 현재 두 개의 일반적인 크기들인 200mm 또는 300mm 직경을 가지며 마이크로 전자공학 수준의 실리콘으로서 시장에서 얻을 수 있으며, 마이크로 전자공학 사용을 위한 실리콘 벌크 웨이퍼들이다.
본 발명에 따르면, 스트레인드 실리콘의 클리닝된 표면들을 준비하기 위한 개선된 공정에 제공된다.
Claims (18)
- 실리콘-게르마늄 (SiGe)의 적어도 하나의 표면 층 및 상기 SiGe 층과 접촉하는 스트레인드 실리콘(sSi)의 층을 포함하는 웨이퍼들을 처리하는 방법으로서,상기 sSi 층은 상기 SiGe 층을 식각함으로써 노출되며,상기 방법은:(a) 선택적으로(optionally) 산화성 클리닝 단계가 후속적으로 수반되는, 상기 SiGe 층을 제1 선택적 식각을 하는 단계;(b) 탈이온수를 사용하여 린스하는 단계;(c) 건조하는 단계; 및(d) 제2 선택적 식각을 하는 단계;를 포함하는 웨이퍼들을 처리하는 방법.
- 제1항에 있어서,상기 제1 선택적 식각을 하는 단계 (a) 는 아세트산 (CH3COOH), 과산화수소 (H2O2) 및 불화 수소산 (HF)의 혼합물을 포함하는 식각 용액으로 수행되는 것을 특징으로 하는 웨이퍼들을 처리하는 방법.
- 제2항에 있어서,상기 제1 선택적 식각을 하는 단계 (a) 동안 상기 불화 수소산 (HF)의 농도 는 중량으로(by weight) 0.05% 이상 및 10% 이하이며, 상기 제1 선택적 식각을 하는 단계 (a) 동안 온도는 20℃ 이상 및 60℃ 이하이며, 그리고 상기 제1 선택적 식각을 하는 단계 (a)의 지속 시간은 20 초 이상 및 500 초 이하인 것을 특징으로 하는 웨이퍼들을 처리하는 방법.
- 제1항 내지 제3항 중 어느 하나의 항에 있어서,산화성 클리닝 단계는 5 초 이상 및 300 초 이하의 시간(period) 동안, 17℃ 이상 및 35℃ 이하의 온도에서, 15 ppm 이상 및 50 ppm 이하의 농도로 물에 용해된 오존 (O3)의 용액을 사용하여 상기 제1 선택적 식각을 하는 단계 (a) 이후에 수행되는 것을 특징으로 하는 웨이퍼들을 처리하는 방법.
- 제1항 내지 제4항 중 어느 하나의 항에 있어서,탈이온수로 린스하는 상기 단계 (b) 는 15℃ 내지 60℃의 온도에서, 5초 이상 및 3분 이하의 지속 시간 동안 수행되는 것을 특징으로 하는 웨이퍼들을 처리하는 방법.
- 제1항 내지 제4항 중 어느 하나의 항에 있어서,상기 건조하는 단계 (c) 는 질소 또는 아르곤과 같은 불활성 가스의 유동(flow)을 사용하여 수행되는 것을 특징으로 하는 웨이퍼들을 처리하는 방법.
- 제1항 내지 제5항 중 어느 하나의 항에 있어서,상기 제2 선택적 식각을 하는 단계 (d)는 아세트산 (CH3COOH), 과산화수소 (H2O2) 및 불화 수소산 (HF)의 혼합물을 포함하는 식각 용액을 사용하여 수행되는 것을 특징으로 하는 웨이퍼들을 처리하는 방법.
- 제7항에 있어서,상기 제2 선택적 식각을 하는 단계 (d) 동안 상기 불화 수소산 (HF)의 농도는 중량으로 0.05 % 이상 및 10 % 이하이며, 상기 제2 선택적 식각을 하는 단계 (d) 동안 온도는 20℃ 이상 및 60℃ 이하이며, 그리고 상기 제2 선택적 식각을 하는 단계 (d)의 지속 시간은 5 초 이상 및 40 초 이하인 것을 특징으로 하는 웨이퍼들을 처리하는 방법.
- 제7항 또는 제8항 중 어느 하나의 항에 있어서,상기 제2 선택적 식각을 하는 단계 (d)의 지속 시간은 10 초 이상 및 30 초이하인 것을 특징으로 하는 웨이퍼들을 처리하는 방법.
- 제9항에 있어서,상기 제2 선택적 식각을 하는 단계 (d)의 지속 시간은 15 초 이상 및 25 초 이하인 것을 특징으로 하는 웨이퍼들을 처리하는 방법.
- 제10항에 있어서,상기 제2 선택적 식각을 하는 단계 (d)의 지속 시간은 약 20초 인 것을 특징으로 하는 웨이퍼들을 처리하는 방법.
- 제1항 내지 제11항 중 어느 하나의 항에 있어서,상기 제2 선택적 식각을 하는 단계 (d)는 린스 단계 및 건조 단계가 뒤따르는 것을 특징으로 하는 웨이퍼들을 처리하는 방법.
- 제1항 내지 제11항 중 어느 하나의 항에 있어서,상기 제2 선택적 식각을 하는 단계 (d)는 추가적인 산화성 클리닝 단계 (e)가 뒤따르는 것을 특징으로 하는 웨이퍼들을 처리하는 방법.
- 제13항에 있어서,상기 제2 선택적 식각을 하는 단계 (d)를 뒤따르는 산화성 클리닝 단계 (e)는 5 초 이상 및 300 초 이하의 시간(period) 동안, 17℃ 이상 및 35℃ 이하의 온도에서, 15 ppm 이상 및 50 ppm 이하의 농도로 물에 용해된 오존(O3)의 용액을 사용하여 수행되는 것을 특징으로 하는 웨이퍼들을 처리하는 방법.
- 제13항 또는 제14항 중 어느 하나의 항에 있어서,상기 추가적인 산화 단계 (e)는 린스 단계 및 건조 단계가 뒤따르는 것을 특징으로 하는 웨이퍼들을 처리하는 방법.
- 스트레인드 실리콘(sSi)의 적어도 하나의 표면 층을 포함하는 웨이퍼로서, 상기 sSi의 표면 층은 5 나노미터 이상 및 100 나노미터 이하의 두께를 가지며, 그리고 결함들의 합(SOD)은 웨이퍼당 많아야 200개의 결함들의 SOD @ 0.40 ㎛ 의 값을 가지는 것을 특징으로 하는 웨이퍼.
- 제16항에 있어서,상기 웨이퍼는 약 200 밀리미터 또는 약 300 밀리미터의 직경을 가지는 것을 특징으로 하는 웨이퍼.
- 제16항 또는 제17항 중 어느 하나의 항에 있어서,상기 웨이퍼는 절연체 상의 스트레인드 실리콘 (sSOI) 구조체를 포함하는 것을 특징으로 하는 웨이퍼.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/IB2007/002570 WO2008135804A1 (en) | 2007-05-03 | 2007-05-03 | Improved process for preparing cleaned surfaces of strained silicon. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100015375A true KR20100015375A (ko) | 2010-02-12 |
| KR101378519B1 KR101378519B1 (ko) | 2014-03-27 |
Family
ID=39262818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020097020760A KR101378519B1 (ko) | 2007-05-03 | 2007-05-03 | 스트레인드 실리콘의 클리닝된 표면들을 준비하기 위한 개선된 공정 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8461055B2 (ko) |
| EP (1) | EP2143135A1 (ko) |
| JP (1) | JP5256519B2 (ko) |
| KR (1) | KR101378519B1 (ko) |
| CN (1) | CN101657889B (ko) |
| WO (1) | WO2008135804A1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103128648B (zh) * | 2011-11-25 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 化学机械研磨装置及研磨过程中处理晶片的方法 |
| CA3085086C (en) | 2011-12-06 | 2023-08-08 | Delta Faucet Company | Ozone distribution in a faucet |
| KR102290209B1 (ko) | 2013-12-31 | 2021-08-20 | 엔테그리스, 아이엔씨. | 규소 및 게르마늄을 선택적으로 에칭하기 위한 배합물 |
| JP6556935B2 (ja) * | 2015-07-09 | 2019-08-07 | インテグリス・インコーポレーテッド | ゲルマニウムに比べてシリコンゲルマニウムを選択的にエッチングする配合物 |
| US9899387B2 (en) | 2015-11-16 | 2018-02-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-gate device and method of fabrication thereof |
| CA3007437C (en) | 2015-12-21 | 2021-09-28 | Delta Faucet Company | Fluid delivery system including a disinfectant device |
| KR102710507B1 (ko) | 2016-12-14 | 2024-09-25 | 삼성전자주식회사 | 식각용 조성물 및 이를 이용한 반도체 장치 제조 방법 |
| TWI721261B (zh) * | 2017-04-11 | 2021-03-11 | 美商恩特葛瑞斯股份有限公司 | 相對於矽選擇性蝕刻矽-鍺之調配物 |
| CN114072482A (zh) | 2019-07-08 | 2022-02-18 | 巴斯夫欧洲公司 | 组合物及其用途和选择性蚀刻硅-锗材料的方法 |
| CN110631304A (zh) * | 2019-11-01 | 2019-12-31 | 中国电子科技集团公司第四十六研究所 | 一种锗单晶片用去离子水的冷却装置及冷却方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001257192A (ja) | 2000-03-13 | 2001-09-21 | Matsushita Electric Ind Co Ltd | エッチング装置およびエッチング方法 |
| JP2002158206A (ja) | 2000-11-17 | 2002-05-31 | Mitsubishi Electric Corp | レジスト残渣除去方法およびそれを用いた半導体装置の製造方法 |
| US6953736B2 (en) | 2002-07-09 | 2005-10-11 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Process for transferring a layer of strained semiconductor material |
| FR2842349B1 (fr) | 2002-07-09 | 2005-02-18 | Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon | |
| FR2852869B1 (fr) * | 2003-03-26 | 2006-07-14 | Soitec Silicon On Insulator | Traitement superficiel d'une plaquette semiconductrice avant collage |
| US6905976B2 (en) * | 2003-05-06 | 2005-06-14 | International Business Machines Corporation | Structure and method of forming a notched gate field effect transistor |
| JP4182818B2 (ja) * | 2003-06-20 | 2008-11-19 | 株式会社Ｓｕｍｃｏ | 半導体基板の製造方法 |
| US6958286B2 (en) * | 2004-01-02 | 2005-10-25 | International Business Machines Corporation | Method of preventing surface roughening during hydrogen prebake of SiGe substrates |
| US7232759B2 (en) * | 2004-10-04 | 2007-06-19 | Applied Materials, Inc. | Ammonium hydroxide treatments for semiconductor substrates |
| FR2886052B1 (fr) * | 2005-05-19 | 2007-11-23 | Soitec Silicon On Insulator | Traitement de surface apres gravure selective |
| FR2886053B1 (fr) * | 2005-05-19 | 2007-08-10 | Soitec Silicon On Insulator | Procede de gravure chimique uniforme |
| JP4867225B2 (ja) * | 2005-07-27 | 2012-02-01 | セイコーエプソン株式会社 | 半導体基板の製造方法及び、半導体装置の製造方法 |
-
2007
- 2007-05-03 KR KR1020097020760A patent/KR101378519B1/ko active IP Right Grant
- 2007-05-03 JP JP2010504877A patent/JP5256519B2/ja active Active
- 2007-05-03 WO PCT/IB2007/002570 patent/WO2008135804A1/en active Application Filing
- 2007-05-03 US US12/598,403 patent/US8461055B2/en active Active
- 2007-05-03 EP EP07804888A patent/EP2143135A1/en not_active Withdrawn
- 2007-05-03 CN CN2007800526994A patent/CN101657889B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP2143135A1 (en) | 2010-01-13 |
| US20100140746A1 (en) | 2010-06-10 |
| CN101657889B (zh) | 2011-11-02 |
| WO2008135804A1 (en) | 2008-11-13 |
| JP2010526431A (ja) | 2010-07-29 |
| KR101378519B1 (ko) | 2014-03-27 |
| CN101657889A (zh) | 2010-02-24 |
| US8461055B2 (en) | 2013-06-11 |
| JP5256519B2 (ja) | 2013-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101378519B1 (ko) | 스트레인드 실리콘의 클리닝된 표면들을 준비하기 위한 개선된 공정 | |
| US9607846B2 (en) | Polishing of small composite semiconductor materials | |
| KR100394972B1 (ko) | 에피택셜 코팅 반도체웨이퍼 및 그 제조방법 | |
| US7432186B2 (en) | Method of surface treating substrates and method of manufacturing III-V compound semiconductors | |
| US20080072926A1 (en) | Method for Cleaning Soi Wafer | |
| Heyns et al. | Cost-effective cleaning and high-quality thin gate oxides | |
| Meuris et al. | Implementation of the IMEC-cleaning in advanced CMOS manufacturing | |
| JP4162211B2 (ja) | シリコンウエハの洗浄方法および洗浄されたシリコンウエハ | |
| US20050239672A1 (en) | Cleaning solution of silicon germanium layer and cleaning method using the same | |
| Heyns et al. | New wet cleaning strategies for obtaining highly reliable thin oxides | |
| WO2018216203A1 (ja) | ＧａＡｓ基板およびその製造方法 | |
| CN112204712A (zh) | 硅晶圆的清洗方法 | |
| KR20080075508A (ko) | 반도체 웨이퍼의 평면연삭방법 및 제조방법 | |
| US7439189B2 (en) | Surface treatment after selective etching | |
| JP2007150196A (ja) | 半導体ウエーハの洗浄方法および製造方法 | |
| KR100611008B1 (ko) | 반도체 공정에서 웨이퍼 세정방법 | |
| JP2004152920A (ja) | 半導体装置の製造方法及び半導体製造工程の管理方法 | |
| JP7517530B1 (ja) | 半導体ウェーハの洗浄方法 | |
| JP7279753B2 (ja) | シリコンウェーハの洗浄方法および製造方法 | |
| WO2023120016A1 (ja) | 半導体ウェーハの洗浄方法および半導体ウェーハの製造方法 | |
| JPH0992636A (ja) | 洗浄液およびその洗浄液を用いた洗浄方法 | |
| US20230411143A1 (en) | Epitaxial wafer cleaning method | |
| JP2016181699A (ja) | 基板の表面の金属汚染物を減少させるための方法 | |
| JP2009182233A (ja) | アニールウェーハの洗浄方法 | |
| Miyashita et al. | Development of dishing-less slurry for polysilicon chemical-mechanical polishing process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |