KR20100014313A - 고체 촬상 장치 - Google Patents

고체 촬상 장치 Download PDF

Info

Publication number
KR20100014313A
KR20100014313A KR1020097014566A KR20097014566A KR20100014313A KR 20100014313 A KR20100014313 A KR 20100014313A KR 1020097014566 A KR1020097014566 A KR 1020097014566A KR 20097014566 A KR20097014566 A KR 20097014566A KR 20100014313 A KR20100014313 A KR 20100014313A
Authority
KR
South Korea
Prior art keywords
circuit
voltage
holding
capacitor
output
Prior art date
Application number
KR1020097014566A
Other languages
English (en)
Other versions
KR101332536B1 (ko
Inventor
세이이치로 미즈노
하루히로 후나코시
Original Assignee
하마마츠 포토닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하마마츠 포토닉스 가부시키가이샤 filed Critical 하마마츠 포토닉스 가부시키가이샤
Publication of KR20100014313A publication Critical patent/KR20100014313A/ko
Application granted granted Critical
Publication of KR101332536B1 publication Critical patent/KR101332536B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

고체 촬상 장치(1)는 N개의 화소부(101 ~ 10N), 트랜스 임피던스 회로(20a, 20b), 적분 회로(30a, 30b), 차분 연산 회로(40)를 구비한다. 각 화소부(10n)는 포토다이오드를 갖는 광전 변환 회로, 이 광전 변환 회로의 출력 전압을 유지하는 제1 유지 회로 및 제2 유지 회로를 포함한다. 각 화소부(10n)의 제1 유지 회로에 의해 유지된 전압은 공통 배선(50a), 트랜스 임피던스 회로(20a) 및 적분 회로(30a)를 거쳐 차분 연산 회로(40)에 입력된다. 또, 각 화소부(10n)의 제2 유지 회로에 의해 유지된 전압은 공통 배선(50b), 트랜스 임피던스 회로(20b) 및 적분 회로(30b)를 거쳐 차분 연산 회로(40)에 입력된다. 적분 회로(30a, 30b) 각각으로부터 출력된 전압의 차에 따른 전압이 차분 연산 회로(40)로부터 출력된다.

Description

고체 촬상 장치{SOLID - STATE IMAGING APPARATUS}
본 발명은 고체 촬상(撮像) 장치에 관한 것이다.
고체 촬상 장치로서, 입사 광량에 따른 양의 전하를 발생시키는 포토다이오드를 각각 포함하는 복수의 화소부와, 이들 복수의 화소부로부터 순차적으로 공통 배선로 출력되는 전하의 양에 따른 전압을 출력하는 신호 처리 회로를 구비하는 것이 알려져 있다. 이와 같은 복수의 화소부가 1차원 배열된 고체 촬상 장치는 CCD에서는 취급할 수 없을 정도로 큰 전하량을 취급할 수 있고, 또 복수의 화소부의 배열 방향의 길이를, 예를 들어 500㎛ ~ 2㎜로 길이를 길게 할 수도 있기 때문에, 분광 분석 장치, 변위계(變位計) 및 바코드 리더 등에 있어서 1차원 이미지 센서로서 사용되고 있다.
이와 같이 구성되는 고체 촬상 장치에서는 복수의 화소부와 신호 처리 회로를 서로 접속하는 공통 배선이 길기 때문에, 그 공통 배선의 용량이 크다. 또, 복수의 화소부 각각에 포함되는 포토다이오드의 접합 용량도 크다. 그 때문에, 이 고체 촬상 장치에서는 촬상의 고속화를 도모하는 것이 곤란하다. 이에 대해, 촬상의 고속화가 도모된 고체 촬상 장치가 알려져 있다(예를 들어, 비특허 문헌 1을 참조).
비특허 문헌 1에 기재된 고체 촬상 장치에서, 복수의 화소부 각각은 입사 광량에 따른 양의 전하를 발생시키는 포토다이오드를 가지며 당해 발생 전하량에 따른 전압을 출력하는 광전 변환 회로와, 이 광전 변환 회로로부터 출력된 전압을 유지하여 당해 유지 전압에 따른 양의 전하를 공통 배선에 순차적으로 출력하는 유지 회로를 포함하고 있다. 이와 같은 구성으로 함으로써, 복수의 화소부 각각에 포함되는 포토다이오드의 접합 용량을 신호 처리 회로로부터 보았을 때에 작게 할 수 있어 촬상의 고속화가 가능하게 된다.
비특허 문헌 1: K. Hara, et al., "A Linear - Logarithmic CM0S Sensor with 0ffset Calibration Using an Injected Charge Signal", ISSCC 2005 Dig. Tech. Papers, pp.354 - 355(2005)
그러나 상기 비특허 문헌 1에 기재된 것과 같은 구성의 고체 촬상 장치라도, 화소수가 많아지면, 그에 따라 공통 배선이 길어져서 배선 용량이 커진다. 복수의 화소부 각각의 유지 회로로부터 공통 배선을 거쳐 신호 처리 회로로 전하를 전송할 때에, 유지 회로의 용량과 배선 용량 사이에서 전하 분배가 발생하여, 신호 처리 회로의 입력단에서의 전압이 저하한다. 이 입력단에서의 전압 저하를 보충하려면, 신호 처리 회로의 게인을 크게 하면 되지만, 그렇게 하면 신호 처리 회로의 처리 속도가 저하하게 된다. 즉, 상기 비특허 문헌 1에 기재된 것과 같은 구성의 고체 촬상 장치라 해도, 촬상의 고속화와 고감도화의 양립은 곤란하다.
본 발명은 상기 문제점을 해소하기 위해 이루어진 것으로, 촬상의 고속화와 고감도화의 양립이 가능한 고체 촬상 장치를 제공하는 것을 목적으로 한다.
본 발명에 관한 고체 촬상 장치는, (1) 입사 광량에 따른 양의 전하를 발생시키는 포토다이오드를 가지며 당해 발생 전하량에 따른 전압을 출력하는 광전 변환 회로와, 이 광전 변환 회로로부터 출력된 전압을 유지하여 당해 유지 전압에 따른 양의 전하를 공통 배선에 순차적으로 출력하는 유지 회로를 각각 포함하는 복수의 화소부와, (2) 제1 앰프, 제1 캐패시터 및 저항기를 포함하고, 제1 캐패시터 및 저항기가 서로 병렬적으로 접속되어 제1 앰프의 입력 단자와 출력 단자 사이에 마련되고, 제1 앰프의 입력 단자가 공통 배선에 접속된 트랜스 임피던스 회로(trans impedance circuit)와, (3) 제2 앰프, 제2 캐패시터 및 스위치를 포함하고, 제2 캐패시터 및 스위치가 서로 병렬적으로 접속되어 제2 앰프의 입력 단자와 출력 단자 사이에 마련되고, 제2 앰프의 입력 단자가 트랜스 임피던스 회로의 제1 앰프의 출력 단자에 접속된 적분 회로를 구비하는 것을 특징으로 한다.
이 고체 촬상 장치에서는, 각 화소부에 있어서, 광 입사에 따라 포토다이오드에서 전하가 발생하고, 그 발생 전하량에 따른 전압이 광전 변환 회로로부터 출력된다. 이 광전 변환 회로로부터 출력된 전압은 유지 회로에 의해 유지되고, 당해 유지 전압에 따른 양의 전하가 유지 회로로부터 공통 배선에 순차적으로 출력된다. 각 화소부의 유지 회로로부터 출력된 전하는 공통 배선을 거쳐 트랜스 임피던스 회로에 입력되고, 이 입력된 전하의 양에 따른 펄스 높이를 갖는 펄스 전류가 트랜스 임피던스 회로로부터 출력된다. 그리고, 트랜스 임피던스 회로로부터 출력된 전류는 적분 회로에 입력되고, 이 입력된 전류에 따른 전압이 적분 회로로부터 출력된다.
본 발명에 관한 고체 촬상 장치는, (1) 복수의 화소부 각각이 유지 회로로서, 제1 유지 회로 및 제2 유지 회로를 포함하고, (2) 공통 배선으로서, 제1 유지 회로에 접속된 제1 공통 배선과, 제2 유지 회로에 접속된 제2 공통 배선을 구비하고, (3) 트랜스 임피던스 회로로서, 제1 공통 배선에 접속된 제1 트랜스 임피던스 회로와, 제2 공통 배선에 접속된 제2 트랜스 임피던스 회로를 구비하고, (4) 적분 회로로서, 제1 트랜스 임피던스 회로와 접속된 제1 적분 회로와, 제2 트랜스 임피던스 회로와 접속된 제2 적분 회로를 구비하고, (5) 제1 적분 회로 및 제2 적분 회로 각각으로부터 출력된 전압을 입력하고, 이들 입력한 2개 전압의 차에 따른 전압을 출력하는 차분 연산 회로를 추가로 구비하는 것이 바람직하다.
이 경우에는 각 화소부의 제1 유지 회로에 의해 유지된 전압은 제1 공통 배선, 제1 트랜스 임피던스 회로 및 제1 적분 회로를 거쳐 차분 연산 회로에 입력된다. 또, 각 화소부의 제2 유지 회로에 의해 유지된 전압은 제2 공통 배선, 제2 트랜스 임피던스 회로 및 제2 적분 회로를 거쳐 차분 연산 회로에 입력된다. 그리고, 제1 적분 회로 및 제2 적분 회로 각각으로부터 출력된 전압의 차에 따른 전압이 차분 연산 회로로부터 출력된다. 여기서, 제1 유지 회로에 의해 유지되는 전압이 잡음 성분이고, 제2 유지 회로에 의해 유지되는 전압이 신호 성분이고, 이 신호 성분에 잡음 성분이 중첩되어 있는 것과 같은 경우, 차분 연산 회로로부터 출력되는 전압은 잡음 성분이 제거된 신호 성분만으로 된다. 차지 앰프 회로에 있어서는 리셋 동작이 종료하여 리셋 스위치를 연 후로 출력 전압의 요동이 생기는 것이 알려져 있고, 리셋 노이즈라 불리고 있다. 광전 변환 회로에서 생기는 이 리셋 노이즈는 상술한 2개의 유지 회로에서 제거되게 된다.
본 발명에 관한 고체 촬상 장치에서, 바람직하게는 유지 회로에 있어서 전압을 유지하기 위한 캐패시터의 용량이 1pF ~ 2pF의 범위에 있고, 트랜스 임피던스 회로의 제1 캐패시터의 용량이 1pF ~ 5pF(보다 바람직하게는 1pF ~ 3pF)의 범위에 있다. 이 경우에는 특히 촬상의 고속화 및 고감도화를 도모하는데 있어서 바람직하다.
본 발명에 의하면, 촬상의 고속화와 고감도화의 양립이 가능하게 된다.
도 1은 본 실시 형태에 관한 고체 촬상 장치(1)의 구성도이다.
도 2는 본 실시 형태에 관한 고체 촬상 장치(1)에 포함되는 각 화소부(10n)의 회로도이다.
도 3은 본 실시 형태에 관한 고체 촬상 장치(1)에 포함되는 트랜스 임피던스 회로(20a, 20b), 적분 회로(30a, 30b) 및 차분 연산 회로(40)의 회로도이다.
도 4는 각 화소부(10n)의 유지 회로(12a, 12b) 각각에 포함되는 캐패시터(C12)의 용량 Ch와, 트랜스 임피던스 회로(20a, 20b)로부터 출력되는 펄스 신호의 피크 도달 시간의 관계를 나타내는 그래프이다.
도 5는 각 화소부(10n)의 유지 회로(12a, 12b) 각각에 포함되는 캐패시 터(C12)의 용량 Ch와, 트랜스 임피던스 회로(20a, 20b)로부터 출력되는 펄스 신호의 펄스의 관계를 나타내는 그래프이다.
<부호의 설명>
1 고체 촬상 장치
101 ~ 10N 화소부
11 광전 변환 회로
12a, 12b 유지 회로
13 적분 회로
20a, 20b 트랜스 임피던스 회로
30a, 30b 적분 회로
40 차분 연산 회로
50a, 50b 공통 배선
90 제어부
PD 포토다이오드.
이하, 첨부 도면을 참조하여, 본 발명을 실시하기 위한 바람직한 형태를 상세히 설명한다. 또한, 도면의 설명에 있어서 동일한 요소에는 동일의 부호를 부여하고 중복되는 설명을 생략한다.
도 1은 본 실시 형태에 관한 고체 촬상 장치(1)의 구성도이다. 이 도면에 나 타나는 고체 촬상 장치(1)는 N개의 화소부(101 ~ 10N), 제1 트랜스 임피던스 회로(20a), 제2 트랜스 임피던스 회로(20b), 제1 적분 회로(30a), 제2 적분 회로(30b), 차분 연산 회로(40) 및 제어부(90)를 구비한다. 여기서, N은 2 이상의 정수이고, 이하에 등장하는 n은 1 이상 N 이하의 정수이다.
N개의 화소부(101 ~ 10N)는 공통의 구성을 가지며, 1차원 배열되어 있고, 입사 광량에 따른 양의 전하를 발생시키는 포토다이오드를 포함한다. 각 화소부(10n)는 2개의 출력단을 가지며, 일방의 출력단이 제1 공통 배선(50a)에 접속되고, 타방의 출력단이 제2 공통 배선(50b)에 접속되어 있다.
트랜스 임피던스 회로(20a) 및 트랜스 임피던스 회로(20b)는 공통의 구성을 가지고 있다. 트랜스 임피던스 회로(20a)의 입력단은 공통 배선(50a)에 접속되어 있다. 트랜스 임피던스 회로(20b)의 입력단은 공통 배선(50b)에 접속되어 있다.
적분 회로(30a) 및 적분 회로(30b)는 공통의 구성을 가지고 있다. 적분 회로(30a)의 입력단은 저항기(60a)를 통하여 트랜스 임피던스 회로(20a)의 출력단과 접속되어 있다. 적분 회로(30b)의 입력단은 저항기(60b)를 통하여 트랜스 임피던스 회로(20b)의 출력단과 접속되어 있다.
차분 연산 회로(40)는 2개의 입력단을 가지며, 일방의 입력단이 적분 회로(30a)의 출력단과 접속되고, 타방의 입력단이 적분 회로(30b)의 출력단과 접속되어 있다. 차분 연산 회로(40)는 적분 회로(30a) 및 적분 회로(30b)로부터 출력된 전압을 입력하고, 이들 입력한 2개 전압의 차에 따른 전압을 출력한다.
도 2는 본 실시 형태에 관한 고체 촬상 장치(1)에 포함되는 각 화소부(10n)의 회로도이다. 각 화소부(10n)는 광전 변환 회로(11), 제1 유지 회로(12a) 및 제2 유지 회로(12b)를 포함한다. 유지 회로(12a) 및 유지 회로(12b)는 공통의 구성을 가지고 있다.
광전 변환 회로(11)는 PPS(Passive Pixel Sens0r) 방식의 것으로서, 입사 광량에 따른 양의 전하를 발생시키는 포토다이오드(PD)와, 당해 발생 전하량에 따른 전압을 출력하는 적분 회로(13)와, 포토다이오드(PD)와 적분 회로(13) 사이에 마련된 스위치(SW11)를 갖는다. 적분 회로(13)는 앰프(A13), 캐패시터(C13) 및 스위치(SW13)를 갖는다. 포토다이오드(PD)의 애노드 단자는 접지되어 있고, 포토다이오드(PD)의 캐소드 단자는 스위치(SW11)에 접속되어 있다. 적분 회로(13)에 포함되는 앰프(A13)의 반전(反轉) 입력 단자는 스위치(SW11)를 통하여 포토다이오드(PD)의 캐소드 단자에 접속되어 있다. 적분 회로(13)에 포함되는 앰프(A13)의 비반전 입력 단자에는 일정한 기준 전압 Vref가 입력된다. 캐패시터(C13) 및 스위치(SW13)는 서로 병렬적으로 접속되어 있고, 앰프(A13)의 반전 입력 단자와 출력 단자 사이에 마련되어 있다.
이 광전 변환 회로(11)에 포함되는 적분 회로(13)에서는 스위치(SW13)가 닫힘으로써 캐패시터(C13)가 방전되고, 적분 회로(13)로부터 출력되는 전압이 초기화 된다. 스위치(SW13)가 열리고 스위치(SW11)가 닫히면, 포토다이오드(PD)로의 광 입사에 따라 당해 접합 용량부에 축적되어 있던 전하는 스위치(SW11)를 거쳐 적분 회로(13)에 입력되어 캐패시터(C13)에 축적된다. 그리고, 이 캐패시터(C13)에 축적되어 있는 전하의 양에 따른 전압이 적분 회로(13)로부터 출력된다.
유지 회로(12a, 12b) 각각은 광전 변환 회로(11)로부터 출력된 전압을 유지하고, 당해 유지 전압에 따른 양의 전하를 공통 배선로 출력하는 것으로서, 캐패시터(C12), 스위치(SW1) 및 스위치(SW2)를 갖는다. 유지 회로(12a, 12b) 각각에 있어서, 캐패시터(C12)의 일단은 접지되고, 캐패시터(C12)의 타단은 스위치(SW1)를 통하여 적분 회로(13)의 앰프(A13)의 출력 단자에 접속되어 있다. 유지 회로(12a)에서, 캐패시터(C12)의 타단은 스위치(SW2)를 통하여 공통 배선(50a)에 접속되어 있다. 유지 회로(12b)에서, 캐패시터(C12)의 타단은 스위치(SW2)를 통하여 공통 배선(50b)에 접속되어 있다.
이들 유지 회로(12a, 12b)에서는 스위치(SW1)가 열림으로써, 그때까지 광전 변환 회로(11)로부터 출력되고 있던 전압이 캐패시터(C12)에 유지된다. 그리고, 스위치(SW2)가 닫히면, 캐패시터(C12)에 유지되고 있는 전압에 따른 양의 전하가 공통 배선(50a, 50b)로 출력된다. 또한, 유지 회로(12a, 12b)는 서로 다른 타이밍에 동작한다. 즉, 일방의 유지 회로(12a)는 광전 변환 회로(11)에 포함되는 적분 회 로(13)에 있어서 스위치(SW13)가 닫혀 있을 때부터 열린 직후(시각 t1)에, 적분 회로(13)로부터 출력되는 초기 전압(잡음 성분)을 유지한다. 초기 전압의 취득시에 있어서, 포토다이오드(PD)에 접속된 스위치(SW11)를 열어 두면, 적분 회로(13)에 있어서 잡음 성분이 유지되고, 스위치(SW11)를 닫아 두면, 적분 회로(13)에 있어서 잡음 성분과 아울러, 포토다이오드(PD)에 입사한 배경광 등에도 기인하는 잡음 성분도 유지된다. 시각 t1에는 유지 회로(12a)의 스위치(SW2)가 열린 채로 스위치(SW1)를 닫지만, 그 후 신속하게 스위치(SW1)도 열어(시각 t2), 유지 회로(12a)의 캐패시터(C12)에 전하를 유지한다.
시각 t2의 직후에, 스위치(SW11)는 접속한 상태에서, 유지 회로(12b)의 스위치(SW2)가 열린 채로 스위치(SW1)를 닫고(시각 t3), 유지 회로(12b)의 캐패시터(C12)에 전하를 축적한다. 즉, 타방의 유지 회로(12b)는 광 입사에 따라 포토다이오드(PD)에서 발생한 전하가 적분 회로(13)의 캐패시터(C13)에 축적되어 있을 때에 적분 회로(13)로부터 출력되는 전압(신호 성분)을 유지한다. 또한, 이 신호 성분에는 적분 회로(13)에 있어서 잡음 성분과 아울러, 포토다이오드(PD)에 입사한 배경 광 등에도 기인하는 잡음 성분이 중첩되어 있다.
도 3은 본 실시 형태에 관한 고체 촬상 장치(1)에 포함되는 트랜스 임피던스 회로(20a, 20b), 적분 회로(30a, 30b) 및 차분 연산 회로(40)의 회로도이다.
트랜스 임피던스 회로(20a, 20b) 각각은 앰프(A20), 캐패시터(C20) 및 저항기(R20)를 포함한다. 트랜스 임피던스 회로(20a)의 앰프(A20)의 반전 입력 단자는 공통 배선(50a)에 접속되어 있다. 트랜스 임피던스 회로(20b)의 앰프(A20)의 반전 입력 단자는 공통 배선(50b)에 접속되어 있다. 트랜스 임피던스 회로(20a, 20b) 각각에 있어서, 앰프(A20)의 비반전 입력 단자에는 일정한 기준 전압 Vref가 입력된다. 또, 캐패시터(C20) 및 저항기(R20)는 서로 병렬적으로 접속되어 있고, 앰프(A20)의 반전 입력 단자와 출력 단자 사이에 마련되어 있다.
일방의 트랜스 임피던스 회로(20a)에서는 화소부(10n)에 포함되는 유지 회로(12a)의 스위치(SW2)가 닫혔을 때에(시각 t4), 그 유지 회로(12a)의 캐패시터(C20)에 유지되고 있던 전압에 따른 양의 전하가 공통 배선(50a)을 거쳐 입력되고, 그 입력된 전하의 양에 따른 펄스 높이를 갖는 펄스 전류가 적분 회로(30a)로 출력된다. 타방의 트랜스 임피던스 회로(20b)에서는 화소부(10n)에 포함되는 유지 회로(12b)의 스위치(SW13)가 닫았을 때에(시각 t4), 그 유지 회로(12b)의 캐패시터(C20)에 유지되고 있던 전압에 따른 양의 전하가 공통 배선(50b)을 거쳐 입력되고, 그 입력된 전하의 양에 따른 펄스고를 갖는 펄스 전류가 적분 회로(30b)로 출력된다.
적분 회로(30a, 30b) 각각은 앰프(A30), 캐패시터(C30) 및 스위치(SW30)를 포 함한다. 적분 회로(30a)의 앰프(A30)의 반전 입력 단자는 저항기(60a)를 통하여 트랜지스터 임피던스 회로(20a)의 출력단에 접속되어 있다. 적분 회로(30b)의 앰프(A30)의 반전 입력 단자는 저항기(60b)를 통하여 트랜스 임피던스 회로(20b)의 출력단에 접속되어 있다. 적분 회로(30a, 30b) 각각에 있어서, 앰프(A30)의 비반전 입력 단자에는 일정한 기준 전압 Vref가 입력된다. 또, 캐패시터(C30) 및 스위치(SW30)는 서로 병렬적으로 접속되어 있고, 앰프(A30)의 반전 입력 단자와 출력 단자 사이에 마련되어 있다.
적분 회로(30a, 30b) 각각에서는 스위치(SW30)가 닫힘으로써 캐패시터(C30)가 방전되고, 적분 회로(30a, 30b)로부터 출력되는 전압이 초기화된다. 일방의 적분 회로(30a)에서는 스위치(SW30)가 열려 있으면, 트랜스 임피던스 회로(20a)로부터 출력된 전류가 저항기(60a)를 거쳐 입력되고, 그 입력한 전류에 따른 양의 전하가 캐패시터(C30)에 축적되고, 이 캐패시터(C30)에 축적되어 있는 전하의 양에 따른 전압이 적분 회로(30a)로부터 출력된다. 타방의 적분 회로(30b)에서는 스위치(SW30)가 열려 있으면, 트랜스 임피던스 회로(20b)로부터 출력된 전류가 저항기(60b)를 거쳐 입력되고, 그 입력한 전류에 따른 양의 전하가 캐패시터(C20)에 축적되고, 이 캐패시터(C20)에 축적되어 있는 전하의 양에 따른 전압이 적분 회로(30b)로부터 출력된다.
트랜스 임피던스 회로(20a, 20b)로부터 각각 입력된 전하의 양에 따른 펄스 높이를 갖는 펄스 전류가 적분 회로(30a, 30b)에 각각 입력되는 경우에는 스위치(SW30)를 열면 되지만, 이 입력 전에는 스위치(SW30)를 한 번 닫고 각각의 캐패시터(C30)를 리셋한다.
여기서, 본 실시 형태에서는 스위치(SW30)를 사용하고 있으나, 저항기를 사용하는 것도 생각할 수 없는 것은 아니지만, 저항기를 사용한 경우에는 적분하여 캐패시터(C30)에 축적한 전하가 저항기에 의해 방전되고, 시간이 지남에 따라 적분 회로(30b)로부터 출력되는 전압이 작아져 버린다. 본 실시 형태와 같이, 스위치를 사용하면, 캐패시터에 축적한 전하의 방전도 없으며, 그 만큼 게인을 높게 벌 수 있게 된다.
차분 연산 회로(40)는 앰프(A40) 및 저항기(R41 ~ R44)를 포함한다. 앰프(A40)의 반전 입력 단자는 저항기(R41)를 통하여 적분 회로(30a)의 출력단에 접속되고, 저항기(R42)를 통하여 앰프(A40)의 출력 단자에 접속되어 있다. 앰프(A40)의 비반전 입력 단자는 저항기(R43)를 통하여 적분 회로(30b)의 출력단에 접속되어 저항기(R44)를 통하여 접지되어 있다. 이 차분 연산 회로(40)에 있어서, 저항기(R41, R43)의 저항값을 모두 R1로 하고, 저항기(R42, R44)의 저항값을 모두 R2로 하고, 적분 회로(30a)의 출력 전압을 Va로 하고, 적분 회로(30b)의 출력 전압을 Vb로 하면, 앰 프(A40)의 출력 단자로부터 출력되는 전압 Vout은 하기 (1) 식으로 표시된다. 이 식에 나타난 바와 같이, 차분 연산 회로(40)로부터 출력되는 전압 Vout은 적분 회로(30a)의 출력 전압 Va와 적분 회로(30b)의 출력 전압 Vb와의 차(Vb - Va)에 대해, 게인(R2/R1)을 곱한 것이 된다.
Vout= -(Vb - Va)R2/R1ㆍㆍㆍ(l)
제어부(90)는 각 화소부(10n)의 광전 변환 회로(11)에 포함되는 스위치(SW11) 및 스위치(SW13)의 개폐 동작을 제어하는 신호를 출력하고, 각 화소부(10n)의 유지 회로(12a) 및 유지 회로(12b) 각각에 포함되는 스위치(SW1) 및 스위치(SW2)의 개폐 동작을 제어하는 신호를 출력하고, 또 적분 회로(30a) 및 적분 회로(30b) 각각에 포함되는 스위치(SW30)의 개폐 동작을 제어하는 신호를 출력한다. 본 실시 형태에 관한 고체 촬상 장치(1)는 이 제어부(90)로부터 출력되는 제어 신호에 기초하여 동작한다.
본 실시 형태에 관한 고체 촬상 장치(1)의 동작의 일례는 이하와 같다. 또한, 이하에 설명하는 동작예는 제어부(90)로부터 출력되는 제어 신호에 기초하는 것이다.
화소부(10n)에 있어서, 적분 회로(13)의 스위치(SW13)가 닫힘으로써 캐패시터(C13)가 방전되고, 광전 변환 회로(11)로부터 출력되는 전압이 초기화된다. 또한, 적분 회로(13)의 스위치(SW13)가 열린 순간, 적분 가능 상태로 되고, 적분 회로(13)로부터 노이즈를 포함하는 초기 전압이 발생한다. 그 후, 유지 회로(12a)의 스위치(SW1)가 열리고 닫힘으로써, 그 때에 광전 변환 회로(11)로부터 출력되고 있는 초기 전압(잡음 성분)이 유지 회로(12a)의 캐패시터(C12)에 유지된다.
계속해서, 같은 화소부(10n)에 있어서, 적분 회로(13)의 스위치(SW13)가 열린 다음에 스위치(SW11)가 닫히면, 포토다이오드(PD)로의 광 입사에 따라 당해 접합 용량부에 축적되어 있던 전하는 스위치(SW11)를 거쳐 적분 회로(13)에 입력되고, 캐패시터(C13)에 축적된다. 그리고, 이 캐패시터(C13)에 축적되어 있는 전하의 양에 따른 전압이 적분 회로(13)로부터 출력된다. 그 후, 유지 회로(12b)의 스위치(SW1)가 열리고 닫힘으로써, 그 때에 광전 변환 회로(11)로부터 출력되고 있는 전압(신호 성분 + 잡음 성분)이 유지 회로(12b)의 캐패시터(C12)에 유지된다.
화소부(10n)에 있어서, 이상과 같이 하여, 유지 회로(12a)에 초기 전압(잡음 성분)이 유지되고, 유지 회로(12b)에 전압(신호 성분 + 잡음 성분)이 유지되면, 그 후 유지 회로(12a, 12b) 각각의 스위치(SW2)가 동시에 일정 기간만 닫힌다.
화소부(10n)의 유지 회로(12a)의 스위치(SW2)가 닫혀 있는 일정 기간에, 유지 회로(12a)에 의해 유지되고 있던 전압(잡음 성분)에 따른 양의 전하는 공통 배선(50a)을 거쳐 트랜스 임피던스 회로(20a)에 입력되고, 그 입력된 전하의 양에 따 른 펄스 높이를 갖는 펄스 전류가 트랜스퍼 임피던스 회로(20a)로부터 출력된다. 트랜스 임피던스 회로(20a)로부터 출력된 펄스 전류는 저항기(60a)를 거쳐 적분 회로(30a)에 입력된다. 그리고, 적분 회로(30a)의 캐패시터(C30)에 입력 전류에 따른 양의 전하가 축적되고, 이 캐패시터(C30)에 축적된 전하의 양에 따른 전압(잡음 성분) Va가 적분 회로(30a)로부터 출력된다.
동양(同樣)으로, 화소부(10n)의 유지 회로(12b)의 스위치(SW2)가 닫혀 있는 일정 기간에, 유지 회로(12b)에 의해 유지되고 있던 전압(신호 성분 + 잡음 성분)에 따른 양의 전하는 공통 배선(50b)을 거쳐 트랜스 임피던스 회로(20b)에 입력되고, 그 입력된 전하의 양에 따른 펄스 높이를 갖는 펄스 전류가 트랜스 임피던스 회로(20b)로부터 출력된다. 트랜스 임피던스 회로(20b)로부터 출력된 펄스 전류는 저항기(60b)를 거쳐 적분 회로(30b)에 입력된다. 그리고, 적분 회로(30b)의 캐패시터(C30)에 입력 전류에 따른 양의 전하가 축적되고, 이 캐패시터(C30)에 축적된 전하의 양에 따른 전압(신호 성분 + 잡음 성분) Vb가 적분 회로(30b)로부터 출력된다.
적분 회로(30a)로부터 출력된 전압(잡음 성분) Va, 및 적분 회로(30b)로부터 출력된 전압(신호 성분 + 잡음 성분) Vb는 차분 연산 회로(40)에 입력된다. 그리고, 상기 (1) 식에서 표시되는 전압 Vout이 차분 연산 회로(40)로부터 출력된다.
이상과 같은 화소부(10n)에 대한 일련의 동작이 종료하면, 다음의 화소부(10n + 1)에 대해서도 동양의 동작이 행해진다. 이와 같이 하여 N개의 화소부(101 ~ 10N)에 대해 순차적으로 동양의 동작이 행해지고, N개의 화소부(101 ~ 10N) 각각에 포함되는 포토다이오드(PD)로의 입사 광량에 따른 전압 Vout이 차분 연산 회로(40)로부터 순차적으로 출력된다.
본 실시 형태에 관한 고체 촬상 장치(1)에서는 각 화소부(10n)에 있어서, 포토다이오드(PD)에서 발생한 전하의 양에 따른 전압이 광전 변환 회로(11)로부터 출력되고, 이 전압이 유지 회로(12a, 12b)에 의해 유지된다. 따라서, 각 화소부(10n)에 포함되는 포토다이오드(PD)의 접합 용량이 커도 촬상 속도의 열화가 방지된다.
각 화소부(10n)의 유지 회로(12a)와 트랜스 임피던스 회로(20a) 사이의 공통 배선(50a)은 트랜스 임피던스 회로(20a)에 포함되는 앰프(A20)의 반전 입력 단자에 접속되어 있고, 이 반전 입력 단자와 이메지너리 쇼트(imaginary short)의 관계에 있는 앰프(A20)의 비반전 입력 단자에 입력되는 전압 Vref와 같은 일정 전압으로 유지된다. 동양으로, 각 화소부(10n)의 유지 회로(12b)와 트랜스 임피던스 회로(20b) 사이의 공통 배선(50b)도, 일정 전압으로 유지된다. 따라서, 화소수 N이 많아져 공통 배선(50a, 50b)이 길어져도, 트랜스 임피던스 회로(20a, 20b)의 입력단에서의 전압 저하가 방지되므로, 차분 연산 회로(40)에 있어서 게인(R2/R1)을 크게 할 필요가 없으며, 그 때문에 이런 점에서도 촬상 속도의 열화가 방지된다.
차분 연산 회로(40)로부터 출력되는 전압 Vout은 적분 회로(30a)의 출력 전압(잡음 성분) Va와 적분 회로(30b)의 출력 전압(신호 성분 + 잡음 성분) Vb와의 차(Vb - Va)에 대해, 게인(R2/R1)을 곱한 것이다. 또, 이 차(Vb - Va)는 유지 회로(12a, 12b) 각각에 유지된 전압의 차에 따른 것이다. 따라서, 차분 연산 회로(40)로부터 출력되는 전압 Vout은 적분 회로(13)의 출력 전압에 포함되는 오프셋이나 리셋 노이즈, 배경 광 등의 잡음 성분이 제거되어 고정밀도의 것이 된다.
또, 일반적으로, 트랜스 임피던스 회로(20a, 20b)는 광대역이기 때문에, 출력 신호에 열잡음 성분이 중첩하기 쉽다. 그러나 트랜스 임피던스 회로(20a, 20b)로부터의 출력 신호 중 고주파 성분은 적분 회로(30a, 30b)에 의해 차단되므로, 적분 회로(30a, 30b)로부터의 출력 신호는 열잡음 성분이 저감된 것이 된다.
또한, 촬상의 고속화를 도모하는데 있어서는 트랜스 임피던스 회로(20a, 20b) 각각에 포함되는 캐패시터(C20)의 용량 Cf와 저항기(R20)의 저항값 Rf와의 곱(CfRf)은 작은 것이 바람직하다. 또, 촬상의 고속화를 도모하는데 있어서는 각 화소부(10n)의 유지 회로(12a, 12b)에 포함되는 캐패시터(C12)의 용량 Ch와, 트랜스 임피던스 회로(20a, 20b) 각각에 포함되는 캐패시터(C20)의 용량 Cf와의 비(Ch/Cf)도 작은 것이 바람직하다. 또한, 촬상의 고감도화를 도모하는데 있어서는 트랜스 임피던스 회로(20a, 20b) 각각에 포함되는 저항기(R20)의 저항값 Rf는 큰 편이 바람직하다. 따라서, 이러한 파라미터의 값에는 촬상의 고속화 및 고감도화를 도모하는데 있어서 특히 바람직한 범위가 있다.
도 4는 각 화소부(10n)의 유지 회로(12a, 12b)에 포함되는 캐패시터(C12)의 용량(홀드 용량) Ch와, 트랜스 임피던스 회로(20a, 20b)로부터 출력되는 펄스 신호의 피크 도달 시간과의 관계를 나타내는 그래프이다. 또, 도 5는 각 화소부(10n)의 유지 회로(12a, 12b) 각각에 포함되는 캐패시터(C12)의 용량(홀드 용량) Ch와, 트랜지스터 임피던스 회로(20a, 20b)로부터 출력되는 펄스 신호의 펄스 높이(출력 전압값)와의 관계를 나타내는 그래프이다. 이들 도면에서는 트랜스 임피던스 회로(20a, 20b) 각각에 포함되는 캐패시터(C20)의 용량 Cf 및 저항기(R20)의 저항값 Rf에 대해, Cf가 2pF이고 Rf가 1㏀인 경우, Cf가 1pF이고 Rf가 1㏀인 경우, 및 Cf가 2pF이고 Rf가 500Ω인 경우 3가지 경우에 대해 나타나 있다.
이들 도면으로부터 알 수 있는 바와 같이, 트랜스 임피던스 회로(20a, 20b)의 시정수를 표시하는 곱(CfRf)이 같아도, 캐패시터(C20)의 용량 Cf가 클수록, 피크 도달 시간이 짧고(촬상 속도가 빠르고), 출력 펄스 신호의 펄스 높이가 낮다(감도가 나쁘다). 그 외에 여러 가지의 조건 하에서, 시뮬레이션한 결과에 의하면, 촬상의 고속화 및 고감도화를 도모하는데 있어서는 각 화소부(10n)의 유지 회로(12a, 12b) 각각에 포함되는 캐패시터(C12)의 용량 Ch가 1pF ~ 2pF의 범위에 있는 것이 바람직하고, 트랜스 임피던스 회로(20a, 20b) 각각에 포함되는 캐패시터(C20)의 용량 Cf가 1pF ~ 5pF(보다 바람직하게는 1pF ~ 3pF)의 범위에 있는 것이 바람직하다. 이들 범위의 경우에는 다른 경우보다 고속화 및 고감도화를 달성할 수 있었다.
본 발명은 상기 실시 형태로 한정되지 않으며, 여러 가지의 변형이 가능하다. 예를 들어, 각 화소부(10n)에 포함되는 광전 변환 회로(11)는 상기 실시 형태에서 PPS 방식의 것이었으나, APS(Active Pixel Sensor) 방식의 것이어도 된다.
본 발명에 의하면, 촬상의 고속화와 고감도화의 양립이 가능한 고체 촬상 장치를 제공할 수 있다.

Claims (4)

  1. 입사 광량에 따른 양의 전하를 발생시키는 포토다이오드를 가지며 당해 발생 전하량에 따른 전압을 출력하는 광전 변환 회로와, 이 광전 변환 회로로부터 출력된 전압을 유지하여 당해 유지 전압에 따른 양의 전하를 공통 배선에 순차적으로 출력하는 유지 회로를 각각 포함하는 복수의 화소부와,
    제1 앰프, 제1 캐패시터 및 저항기를 포함하고, 상기 제1 캐패시터 및 상기 저항기가 서로 병렬적으로 접속되어 상기 제1 앰프의 입력 단자와 출력 단자 사이에 마련되고, 상기 제1 앰프의 입력 단자가 상기 공통 배선에 접속된 트랜스 임피던스 회로와,
    제2 앰프, 제2 캐패시터 및 스위치를 포함하고, 상기 제2 캐패시터 및 상기 스위치가 서로 병렬적으로 접속되어 상기 제2 앰프의 입력 단자와 출력 단자 사이에 마련되고, 상기 제2 앰프의 입력 단자가 상기 트랜스 임피던스 회로의 상기 제1 앰프의 출력 단자에 접속된 적분 회로를 구비하는 것을 특징으로 하는 고체 촬상 장치.
  2. 청구항 1에 있어서,
    상기 복수의 화소부 각각이 상기 유지 회로로서 제1 유지 회로 및 제2 유지 회로를 포함하고,
    상기 공통 배선으로서, 상기 제1 유지 회로에 접속된 제1 공통 배선과, 상기 제2 유지 회로에 접속된 제2 공통 배선을 구비하고,
    상기 트랜스 임피던스 회로로서, 상기 제1 공통 배선에 접속된 제1 트랜스 임피던스 회로와, 상기 제2 공통 배선에 접속된 제2 트랜스 임피던스 회로를 구비하고,
    상기 적분 회로로서, 상기 제1 트랜스 임피던스 회로와 접속된 제1 적분 회로와, 상기 제2 트랜스 임피던스 회로와 접속된 제2 적분 회로를 구비하고,
    상기 제1 적분 회로 및 상기 제2 적분 회로 각각으로부터 출력된 전압을 입력하고, 이들 입력한 2개 전압의 차에 따른 전압을 출력하는 차분 연산 회로를 추가로 구비하는 것을 특징으로 하는 고체 촬상 장치.
  3. 청구항 1에 있어서,
    상기 유지 회로에 있어서 전압을 유지하기 위한 캐패시터의 용량이 1pF ~ 2pF의 범위에 있는 것을 특징으로 하는 고체 촬상 장치.
  4. 청구항 1에 있어서,
    상기 트랜스 임피던스 회로의 상기 제1 캐패시터의 용량이 1pF ~ 5pF의 범위에 있는 것을 특징으로 하는 고체 촬상 장치.
KR1020097014566A 2007-02-28 2007-02-28 고체 촬상 장치 KR101332536B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/053822 WO2008105094A1 (ja) 2007-02-28 2007-02-28 固体撮像装置

Publications (2)

Publication Number Publication Date
KR20100014313A true KR20100014313A (ko) 2010-02-10
KR101332536B1 KR101332536B1 (ko) 2013-11-22

Family

ID=39720938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097014566A KR101332536B1 (ko) 2007-02-28 2007-02-28 고체 촬상 장치

Country Status (5)

Country Link
US (1) US8537258B2 (ko)
EP (1) EP2129107B1 (ko)
KR (1) KR101332536B1 (ko)
CN (1) CN101632297B (ko)
WO (1) WO2008105094A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5526592B2 (ja) * 2009-04-24 2014-06-18 ソニー株式会社 固体撮像装置、撮像装置および固体撮像装置の駆動方法
CN202565232U (zh) * 2012-05-30 2012-11-28 四川兴达明科机电工程有限公司 一种电荷放大器
JP2014027479A (ja) * 2012-07-26 2014-02-06 Seiko Instruments Inc 光電変換装置
WO2020252756A1 (zh) * 2019-06-20 2020-12-24 深圳市汇顶科技股份有限公司 像素电路、图像传感器和电子设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04248756A (ja) 1991-02-04 1992-09-04 Kanegafuchi Chem Ind Co Ltd 画像読取方法及びその装置
JPH0630186A (ja) 1992-07-10 1994-02-04 Fuji Xerox Co Ltd イメ−ジセンサの駆動方法及びイメ−ジセンサ
JP2683189B2 (ja) 1992-09-16 1997-11-26 浜松ホトニクス株式会社 画像処理装置
JP3313885B2 (ja) 1993-06-02 2002-08-12 キヤノン株式会社 信号処理装置
JPH09511616A (ja) * 1994-03-31 1997-11-18 イメイション・コーポレイション 可変の電極配列および処理を用いるイメージングシステム
JPH08139851A (ja) 1994-11-09 1996-05-31 Matsushita Electric Ind Co Ltd イメージセンサ
JPH09233257A (ja) * 1996-02-21 1997-09-05 Alps Electric Co Ltd エリアイメージセンサ
US5793230A (en) * 1997-02-26 1998-08-11 Sandia Corporation Sensor readout detector circuit
JP4489850B2 (ja) * 1997-05-28 2010-06-23 浜松ホトニクス株式会社 固体撮像装置
JP2002528728A (ja) * 1998-10-28 2002-09-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ コンピュータトモグラフ検出器
JP2001245212A (ja) * 2000-02-28 2001-09-07 Mitsubishi Electric Corp 光電変換装置
JP4248756B2 (ja) 2001-03-29 2009-04-02 Ｔｄｋ株式会社 固体電解コンデンサ内蔵基板およびその製造方法
JP2002354195A (ja) * 2001-05-29 2002-12-06 Hamamatsu Photonics Kk 信号処理回路および固体撮像装置
US7183531B2 (en) * 2004-03-31 2007-02-27 Micron Technology, Inc. Amplification with feedback capacitance for photodetector signals
TWI235546B (en) 2004-08-31 2005-07-01 Add Microtech Corp Improved transimpedance amplifier circuit
US20060187329A1 (en) * 2005-02-24 2006-08-24 Micron Technology, Inc. Clamped capacitor readout noise rejection circuit for imagers
JP4781985B2 (ja) * 2006-12-13 2011-09-28 浜松ホトニクス株式会社 固体撮像装置

Also Published As

Publication number Publication date
CN101632297A (zh) 2010-01-20
EP2129107B1 (en) 2015-04-01
EP2129107A1 (en) 2009-12-02
KR101332536B1 (ko) 2013-11-22
EP2129107A4 (en) 2013-12-11
WO2008105094A1 (ja) 2008-09-04
CN101632297B (zh) 2012-01-18
US20100085459A1 (en) 2010-04-08
US8537258B2 (en) 2013-09-17

Similar Documents

Publication Publication Date Title
US6459078B1 (en) Image sensor utilizing a low FPN high gain capacitive transimpedance amplifier
EP0804038B1 (en) Solid-state image sensing device
CN107925735B (zh) 图像处理电路和摄像器件
CN102905088A (zh) 固态成像装置
CN112866593B (zh) 一种像素电路和一种红外成像系统
US8564704B2 (en) Solid-state imaging device having transimpedance amplifier
KR101332536B1 (ko) 고체 촬상 장치
JP4489850B2 (ja) 固体撮像装置
CN110650300A (zh) 摄像装置
EP1330037B1 (en) A/d converter and solid-state camera
JP6962391B2 (ja) 撮像素子および撮像装置
US20080217519A1 (en) Photoelectric conversion device
CN111565032B (zh) 信号转换电路及信号读出电路架构
WO2020086287A1 (en) Ultra-high dynamic range cmos sensor
JP3844807B2 (ja) 固体撮像素子
CN115665574A (zh) 一种新型像素电路及降噪方法
US7612815B2 (en) Optical sensor
JP4644086B2 (ja) 固体撮像装置
JP5019655B2 (ja) 光電変換装置及び撮像装置
US7612814B2 (en) Optical sensor
EP1758376B1 (en) Sensor apparatus
JP2008011297A (ja) 撮像装置及び増幅回路
EP2416555A1 (en) Solid-state image pickup device
JP6179718B2 (ja) サンプルホールド回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191030

Year of fee payment: 7