JP2008011297A - 撮像装置及び増幅回路 - Google Patents

Abstract

【課題】少ない回路規模の増加で増幅回路の増幅率のばらつきを効果的に抑制する。
【解決手段】コンデンサＣ１、Ｃ２、Ｃ３、及びＣ４は、容量値を同一値として形成された複数の素子である。オペアンプＡで構成される非反転増幅器は、これらの素子を１以上接続して構成される２つの合成素子の容量値によって増幅率が決定される。スイッチｓｗ１ａ、ｓｗ１ｂ、ｓｗ２ａ、ｓｗ２ｂ、ｓｗ３ａ、ｓｗ３ｂ、ｓｗ４ａ、及びｓｗ４ｂは、コンデンサＣ１、Ｃ２、Ｃ３、及びＣ４の間の接続を切り替えて、当該合成素子の各々を構成する素子を入れ替える。コンデンサＣ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃは、これらの素子の入れ替えを行う度に得る非反転増幅器の出力を平均化する。
【選択図】図２Ａ

Description

本発明は、電気信号の増幅技術に関し、特に、光電変換された電気信号の増幅回路を備えた撮像装置での実施に好適である、増幅率の均一化の技術に関する。

固体撮像素子では、受光した光を光電変換して得られた電気信号をＡＤ変換（アナログ−デジタル変換）する前に、そのピクセル（画素）毎の電気信号の増幅が行われる。以前は、このための構成として、１、２回路程度の増幅回路を各ピクセルから読み出した信号の増幅に共用する構成が主流であった。しかし、この構成は、ピクセル読み出し信号を増幅回路へ集めてくる経路でノイズが重畳し易いという問題を抱えていた。このため、ピクセル数を増大させたことに伴うピクセル単位での受光面積の減少によってピクセル読み出し信号のレベルが以前よりも低下した昨今の固体撮像素子では、所定のＳ／Ｎ（信号対雑音比）の確保が厳しくなってきたことから、最近では余り用いられなくなってきており、この代わりに以下に説明するような構成が用いられていることが多い。

このような固体撮像素子の構成の第一の例は、ピクセルアレイの各行に増幅回路を備えるようにして、ピクセル読み出し信号の増幅をまず行ってから増幅した読み出し信号をＡＤ変換器へ集めてくる構成である。また、この構成の第二の例は、ピクセルアレイの各行にＡＤ変換器を備えてピクセル読み出し信号を直接ＡＤ変換するという構成（カラムＡＤ方式などとも称されている）である。なお、この第二の例においても、ピクセルアレイの各行に増幅回路を備えるようにして、ピクセル読み出し信号の増幅をまず行ってから増幅した読み出し信号のＡＤ変換を各ＡＤ変換器で行うという構成が用いられていることもある。

ここで図６Ａ及び図６Ｂについて説明する。これらの図は、上述した固体撮像素子にも用いられる増幅回路の構成例を示している。
図６Ａに示す回路は、入力がＶｉｎで出力がＶｏｕｔの非反転増幅回路である。

図６Ａの回路では、オペアンプＡの反転入力（−側入力）と出力との間にはコンデンサＣ１が接続されており、更に、基準電圧Ｖｒｅｆが印加されているノード（節点）とオペアンプＡの反転入力との間には、コンデンサＣ２、Ｃ３、及びＣ４の並列接続が挿入されている。なお、オペアンプＡの非反転入力（＋側入力）には、この増幅回路の入力Ｖｉｎが印加されており、オペアンプＡの出力がこの増幅回路の出力Ｖｏｕｔとなっている。

この図６Ａの回路の増幅度は下記の式で表される。

従って、コンデンサＣ１、Ｃ２、Ｃ３、及びＣ４の容量値を全て同一としたとき（Ｃ１＝Ｃ２＝Ｃ３＝Ｃ４）には、この回路の増幅率は４倍となる。
一方、図６Ｂに示す回路は、入力がＶｉｎで出力がＶｏｕｔの反転増幅回路である。

図６Ｂの回路では、オペアンプＡの反転入力（−側入力）と出力との間にはコンデンサＣ１が接続されており、この増幅回路の入力ＶｉｎとオペアンプＡの反転入力との間には、コンデンサＣ２、Ｃ３、Ｃ４、及びＣ５の並列接続が挿入されている。なお、オペアンプＡの非反転入力（＋側入力）には、基準電圧Ｖｅｒｆが印加されており、オペアンプＡの出力がこの増幅回路の出力Ｖｏｕｔとなっている。

この図６Ｂの回路の増幅度は下記の式で表される。

従って、コンデンサＣ１、Ｃ２、Ｃ３、Ｃ４、及びＣ５の容量値を全て同一としたとき（Ｃ１＝Ｃ２＝Ｃ３＝Ｃ４＝Ｃ５）には、この回路の増幅率は４倍（但し信号の極性は反転）となる。

ところで、本願発明に関し、例えば特許文献１には、ピクセルアレイの各行に備えられる読み出し回路において、ピクセルアレイから出力される信号を複数回サンプリングし且つサンプリングした信号を加算して出力するように構成することで、良好なＳ／Ｎ特性を得るとともに、サンプリング回数の変更で読み出し回路の増幅率の制御を可能にするという発明が開示されている。

また、特許文献２には、光検出装置において、入射光を変換して得られる光電流のうちの入射光の背景光の成分を積分器の容量に蓄積させた後、光電流全てを積分器の容量に蓄積させると共に当該背景光の成分を減じるようにして、入射光から真の光情報を得るという発明が開示されている。
特開２００５−２６９４７１号公報 特開平６−２７３２３０号公報

図６Ａや図６Ｂに示した増幅回路は、コンデンサ素子の容量値等のばらつきによって増幅率にばらつきが生じる。従って、前述した昨今の固体撮像素子の回路構成、すなわち、ピクセルアレイの各行に増幅回路を備える構成で用いると、ピクセルアレイの各行での増幅率がばらつくことにより、結果として撮像した画像に直線状の縞が発生してしまうことがある。このような縞は、後段の画像処理回路で補正するという手法もあるが、このためには補正回路やメモリ素子等が必要となるため、撮像素子の大型化や製造コスト上昇の要因となる。

また、既知の基準信号の増幅を各増幅回路に行わせ、その結果に基づいて各増幅回路の増幅率の補正を行うことで増幅率のばらつきを低減させるという手法も提案されているが、増幅率の測定誤差や増幅率の変更の制約などにより、十分な補正を行えないこともあった。

本発明は上述した問題に鑑みてなされたものであり、その解決しようとする課題は、少ない回路規模の増加で増幅回路の増幅率のばらつきを効果的に抑制することである。

本発明の態様のひとつである撮像装置は、受光した光を電気信号に変換する光電変換部と、前記電気信号を増幅する増幅回路と、を有しており、前記増幅回路は、特性値を同一値として形成された複数の素子と、前記素子を１以上接続して構成される２つの合成素子の特性値によって増幅率が決定される増幅器と、前記素子間の接続を切り替えて、前記合成素子の各々を構成する前記素子を入れ替える切り替え部と、前記素子の入れ替えを行う度に得る前記増幅器の出力を平均化して前記増幅回路の出力とする平均化部と、を有している、ことを特徴とするものであり、この特徴によって前述した課題を解決する。

この構成によれば、特性値が同一値に揃うように形成された複数の素子がばらついても、これらの素子を入れ替える度に得られる増幅器の出力の平均を当該増幅回路の出力としているので、当該増幅回路の出力が平均化される。この結果、撮像画像での前述したような縞の発生が防止される。

なお、上述した本発明に係る撮像装置において、前記複数の素子はコンデンサであるように構成することができる。
この構成によれば、消費電力を低減させることができ、また、増幅回路を集積回路として構成する際における半導体基板上での増幅の占有面積を狭くすることができる。

なお、このとき、前記コンデンサの端子間を短絡して初期化する初期化処理部を更に有するように構成することができる。
この構成によれば、コンデンサに残留していた電荷が増幅器での増幅動作に及ぼす影響を無くすことができる。

また、前述した本発明に係る撮像装置において、前記複数の素子は抵抗であるように構成することができる。
この構成によれば、コンデンサを当該素子として使用する場合には必要となる初期化処理が不要となるので、回路の動作制御が容易になる。

また、前述した本発明に係る撮像装置において、前記増幅器は、オペアンプを用いた反転増幅器であるように構成してもよい。
この構成によれば、増幅器の高速動作を可能とし、また、寄生容量の影響を受け難くなる。

また、前述した本発明に係る撮像装置において、前記増幅器は、オペアンプを用いた非反転増幅器であるように構成してもよい。
この構成によれば、反転増幅器を使用する場合に比べ、同一の増幅率を得るために必要な当該素子の個数が少なくなる。

また、前述した本発明に係る撮像装置において、前記平均化部は、前記増幅器の出力を蓄積するコンデンサを複数有するように構成することができる。
この構成によれば、素子の入れ替えを行う度に得る前記増幅器の出力を当該コンデンサに一旦蓄積し、その後に平均化して増幅回路の出力とすることができる。

なお、このとき、前記コンデンサの端子間を短絡して初期化する初期化処理部を更に有するように構成することができる。
この構成によれば、当該コンデンサに残留していた電荷が増幅回路での増幅動作に及ぼす影響を無くすことができる。

また、このとき、前記増幅回路の出力をデジタルデータに変換するアナログ−デジタル変換器を更に有しており、前記コンデンサは、アナログ−デジタル変換器の入力側で前記増幅回路の出力を所定時間保持しておくサンプルホールドコンデンサである、ように構成することができる。

この構成によれば、平均化部のコンデンサをサンプルホールドコンデンサとして共用することにより、専用のサンプルホールドコンデンサが不要となる。
また、前述した本発明に係る撮像装置において、前記光電変換部で受光した光の強さに基づいて、前記切り替え部による前記素子間の接続の切り替えの間隔を制御する切り替え制御部を更に有するように構成することができる。

この構成によれば、暗い被写体を明るく撮像することができる。
本発明の別の態様のひとつである撮像装置は、特性値が同一値に揃うように形成された複数の素子と、前記素子を１以上接続して構成される２つの合成素子の特性値によって増幅率が決定される増幅器と、前記素子間の接続を切り替えて、前記合成素子の各々を構成する前記素子を入れ替える切り替え部と、前記素子の入れ替えを行う度に得る前記増幅器の出力を平均化する平均化部と、を有することを特徴とするものであり、この特徴によって前述した課題を解決する。

この構成によれば、特性値が同一値に揃うように形成された複数の素子がばらついても、これらの素子を入れ替える度に得られる増幅器の出力の平均を当該増幅回路の出力としているので、当該増幅回路の出力が平均化される。

本発明によれば、以上のように構成することにより、少ない回路規模の増加で増幅回路の増幅率のばらつきが効果的に抑制されるという効果を奏する。

以下、本発明の実施の形態を図面に基づいて説明する。
まず図１Ａ及び図１Ｂについて説明する。これらの図は、本発明を実施する撮像装置である固体撮像素子の構成を示している。

まず、図１Ａに示した固体撮像素子の第一の例を説明する。
この固体撮像素子１０において、ピクセルアレイ１１は、撮像面に受光した光を光電変換し、当該光の強さに応じた信号電荷を発生させる。

制御回路１２は、固体撮像素子１０の各構成要素に所定のパルス信号を与えて動作制御を行う。
シフトレジスタ１３は、制御回路１２から送られてくるパルス信号より、ピクセルアレイ１１内部での電荷転送用の制御信号を生成する。この制御信号はピクセル制御信号ドライバ１４で増幅されてピクセルアレイ１１に入力される。

この制御信号に従ってピクセルアレイ１１の各列から読み出された信号電荷は、ピクセル読出回路１５に入力される。ピクセル読出回路１５は、その信号電荷量に応じた電圧の電気信号をピクセルアレイ１１の列毎に出力する。なお、ピクセル読出回路１５はＣＤＳ（Correlated Double Sampling：相関二重サンプリング）回路を含んでおり、ノイズの除去も行う。

増幅回路１６は、後述する回路構成をピクセルアレイ１１の列毎に有しており、ピクセル読出回路１５から送られてきた電気信号を増幅してバス回路１７へ出力する。
バス回路１７は、増幅回路１６から出力されるピクセルアレイ１１の列毎の信号をＡＤＣ１８へ集める。

ＡＤＣ（アナログ−デジタル変換器）１８は、集められた信号を順次アナログ−デジタル変換し、信号電圧に応じたデジタルデータを固体撮像素子１０の出力とする。
次に、図１Ｂに示した固体撮像素子の第二の例を説明する。

図１Ｂに示す固体撮像素子２０において、ピクセルアレイ２１、制御回路２２、シフトレジスタ２３、ピクセル制御信号ドライバ２４、及びピクセル読出回路２５は、それぞれ、図１Ａに示した固体撮像素子１０におけるピクセルアレイ１１、制御回路１２、シフトレジスタ１３、ピクセル制御信号ドライバ１４、及びピクセル読出回路１５と同様のものである。

増幅回路２６は、後述する回路構成をピクセルアレイ２１の列毎に有しており、ピクセル読出回路２５から送られてきた電気信号を増幅してＡＤＣ２８へ出力する。
ＡＤＣ２８は、増幅回路２６から出力される信号をピクセルアレイ２１の列毎にアナログ−デジタル変換し、信号電圧に応じたデジタルデータをバス回路２７へ出力する。

バス回路２７は、ＡＤＣ２８から出力されるピクセルアレイ２１の列毎のデジタルデータを所定順に並べて固体撮像素子２０の出力とする。
次に、本発明を実施する増幅回路の構成を説明する。これより説明する増幅回路の各構成例は、いずれも、図１Ａの固体撮像素子１０における増幅回路１６として、また、図１Ｂの固体撮像素子２０における増幅回路２６として、それぞれ利用することができる。

なお、例えば増幅回路の構成要素であるスイッチをトランジスタ回路で構成することにより、これより説明する各増幅回路の構成要素を単一の半導体基板上に全て形成し、集積回路としてこの増幅回路を構成することができる。また、固体撮像素子を形成している半導体基板上にこの増幅回路を含めることももちろん可能である。

まず、図２Ａについて説明する。同図は、本発明を実施する増幅回路の構成の第一の例を示している。
この図２Ａに示す増幅回路は、オペアンプＡと、コンデンサＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃと、スイッチｓｗ１ａ、ｓｗ１ｂ、ｓｗ１ｃ、ｓｗ２ａ、ｓｗ２ｂ、ｓｗ２ｃ、ｓｗ３ａ、ｓｗ３ｂ、ｓｗ３ｃ、ｓｗ４ａ、ｓｗ４ｂ、ｓｗ４ｃ、ｓｗｒａ、ｓｗｒｂ、及びｓｗ０とを備えて構成されている。ここで、コンデンサＣ１、Ｃ２、Ｃ３、及びＣ４は特性値（容量値）が同一値に揃うように形成されたものであり、またコンデンサＣ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃも容量値が同一値に揃うように形成されたものである。

スイッチｓｗ１ａ、ｓｗ１ｂ、ｓｗ１ｃ、ｓｗ２ａ、ｓｗ２ｂ、ｓｗ２ｃ、ｓｗ３ａ、ｓｗ３ｂ、ｓｗ３ｃ、ｓｗ４ａ、ｓｗ４ｂ、ｓｗ４ｃ、ｓｗｒａ、ｓｗｒｂ、及びｓｗ０は、いずれもメーク接点とコモン接点とを有する２接点スイッチである。但し、スイッチｓｗｒａは２回路の連動スイッチであり、その他はいずれも１回路のスイッチである。

スイッチｓｗｒａの一方の回路は、メーク接点がオペアンプＡの出力に接続されており、コモン接点がオペアンプＡの反転入力に接続されている。また、スイッチｓｗｒａのもう一方の回路は、メーク接点がオペアンプＡの出力に接続されており、コモン接点がスイッチｓｗ１ｂ、ｓｗ２ｂ、ｓｗ３ｂ、ｓｗ４ｂ、及びｓｗｒｂそれぞれのメーク接点に接続されている。また、スイッチｓｗ１ａ、ｓｗ２ａ、ｓｗ３ａ、及びｓｗ４ａそれぞれのメーク接点も、オペアンプＡの出力に接続されている。

コンデンサＣ１は、スイッチｓｗ１ａ及びｓｗ１ｂそれぞれのコモン接点の接続点とオペアンプＡの反転入力との間に挿入されており、コンデンサＣ２は、スイッチｓｗ２ａ及びｓｗ２ｂそれぞれのコモン接点の接続点とオペアンプＡの反転入力との間に挿入されている。また、コンデンサＣ３は、スイッチｓｗ３ａ及びｓｗ３ｂそれぞれのコモン接点の接続点とオペアンプＡの反転入力との間に挿入されており、コンデンサＣ４は、スイッチｓｗ４ａ及びｓｗ４ｂそれぞれのコモン接点の接続点とオペアンプＡの反転入力との間に挿入されている。また、コンデンサＣ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃは、スイッチｓｗ１ｃ、ｓｗ２ｃ、ｓｗ３ｃ、及びｓｗ４ｃ各々のメーク接点とグランド（基準接地電位）との間にそれぞれ挿入されている。

オペアンプＡの出力はスイッチｓｗ０のコモン接点にも接続されている。スイッチｓｗ０のメーク接点は、スイッチｓｗ１ｃ、ｓｗ２ｃ、ｓｗ３ｃ、及びｓｗ４ｃ各々のコモン接点と接続されており、この接続点が図２Ａの増幅回路の出力Ｖｏｕｔとなる。なお、この増幅回路の入力Ｖｉｎは、オペアンプＡの非反転入力に印加される。また、スイッチｓｗｒｂのコモン接点には、基準電圧Ｖｒｅｆが印加されている。

次に、この増幅回路の動作について、図２Ｂに示した表を用いて説明する。
図２Ｂの表は、図２Ａに示す増幅回路で用いられている各スイッチの切り替え制御動作を示している。なお、図２Ａに示す増幅回路が図１Ａの固体撮像素子１０における増幅回路１６として用いられている場合には、この制御動作は制御回路１２によって行われ、図１Ｂの固体撮像素子２０における増幅回路２６として用いられている場合には、この制御動作は制御回路２２によって行われる。

図２Ｂの表において、各行は、図２Ａの増幅回路を構成している各スイッチの状態を示している。ここで、各欄に示されている「Ｏｎ」の文字は、その欄を含む行に対応しているスイッチのコモン接点をメーク接点に接触させて両接点を短絡させることを示している。また、「Ｏｆｆ」の文字は、その欄を含む行に対応しているスイッチのコモン接点をメーク接点から離隔させて両接点を開放することを示している。

まず、図２Ｂの表における左端の「Ｃ１が出力側端子」の列を参照し、その列の各欄の文字が示している状態となるように各スイッチを切り替える制御を行う。但し、このとき、スイッチｓｗｒａ、ｓｗｒｂ、及びｓｗ０については、まず、この列のうち「初期化」の列の各欄の文字が示している状態に切り替える。スイッチｓｗｒａ、ｓｗｒｂ、及びｓｗ０をこの状態に切り替えると、コンデンサＣ１、Ｃ２、Ｃ３、及びＣ４のそれぞれの端子間が短絡されて初期化され、蓄積電荷量がゼロとなる。

次に、この初期化処理の後、スイッチｓｗｒａ、ｓｗｒｂ、及びｓｗ０の状態を、「Ｃ１が出力側端子」の列における「増幅」の列の各欄の文字が示している状態に切り替える。すると、このときのオペアンプＡとコンデンサＣ１、Ｃ２、Ｃ３、Ｃ４との接続の関係は、図６Ａに示した非反転増幅器と同一となる。従って、このときのオペアンプＡの出力（すなわち、非反転増幅器の出力）Ｖ１は下記の式で与えられる。

上記の式より、このときの非反転増幅器の増幅率は、コンデンサＣ１の容量と、コンデンサＣ２、Ｃ３、及びＣ４を並列接続して構成されている合成コンデンサの容量とで決定されることが分かる。

コンデンサＣ１Ｃは、この電圧Ｖ１が印加されて電荷を蓄積する。
次に、図２Ｂの表における「Ｃ２が出力側端子」の列を参照し、その列の各欄の文字が示している状態となるように各スイッチを切り替える制御を行う。但し、スイッチｓｗｒａ、ｓｗｒｂ、及びｓｗ０については、まず、この列のうち「初期化」の列の各欄の文字が示している状態に切り替えて、コンデンサＣ１、Ｃ２、Ｃ３、及びＣ４を初期化してから、「増幅」の列の各欄の文字が示している状態に切り替えて増幅動作を行わせる。このときのオペアンプＡの出力Ｖ２は下記の式で与えられる。

上記の式より、このときの非反転増幅器の増幅率は、コンデンサＣ２の容量と、コンデンサＣ３、Ｃ４、及びＣ１を並列接続して構成されている合成コンデンサの容量とで決定されることが分かる。

コンデンサＣ２Ｃは、この電圧Ｖ２が印加されて電荷を蓄積する。
次に、図２Ｂの表における「Ｃ３が出力側端子」の列の各欄の文字が示している状態となるように各スイッチを切り替える制御を同様に行って、コンデンサＣ１、Ｃ２、Ｃ３、及びＣ４の初期化、及び増幅動作を行わせる。このときのオペアンプＡの出力Ｖ３は下記の式で与えられる。

上記の式より、このときの非反転増幅器の増幅率は、コンデンサＣ３の容量と、コンデンサＣ４、Ｃ１、及びＣ２を並列接続して構成されている合成コンデンサの容量とで決定されることが分かる。

コンデンサＣ３Ｃは、この電圧Ｖ３が印加されて電荷を蓄積する。
次に、図２Ｂの表における「Ｃ４が出力側端子」の列の各欄の文字が示している状態となるように各スイッチを切り替える制御を同様に行って、コンデンサＣ１、Ｃ２、Ｃ３、及びＣ４の初期化、及び増幅動作を行わせる。このときのオペアンプＡの出力Ｖ４は下記の式で与えられる。

上記の式より、このときの非反転増幅器の増幅率は、コンデンサＣ４の容量と、コンデンサＣ１、Ｃ２、及びＣ３を並列接続して構成されている合成コンデンサの容量とで決定されることが分かる。

このように、スイッチｓｗ１ａ、ｓｗ１ｂ、ｓｗ２ａ、ｓｗ２ｂ、ｓｗ３ａ、ｓｗ３ｂ、ｓｗ４ａ、及びｓｗ４ｂは、コンデンサＣ１、Ｃ２、Ｃ３、及びＣ４相互の接続を切り替えて、非反転増幅器の増幅率を決定しているコンデンサの構成の入れ替えを行っているのである。

次に、図２Ｂの表における右端の「平均化」の列の各欄の文字が示している状態となるように各スイッチを切り替える制御を行う。ここで、各欄に示されている「−」の記号は、その欄を含む行に対応しているスイッチは、短絡若しくは開放のどちらの状態でもよいことを示している。

この各スイッチの切り替えが行われてスイッチｓｗ１ｃ、ｓｗ２ｃ、ｓｗ３ｃ、及びｓｗ４ｃが全て短絡状態になると、コンデンサＣ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃは並列接続される。ここで、Ｃ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃは容量同一であれば、図２Ａの増幅回路の出力Ｖｏｕｔは、下記の式で与えられる。

つまり、ここでコンデンサＣ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃを並列接続することにより、コンデンサの構成の入れ替えを行う度に得ていた非反転増幅器の出力の平均化を行っているのである。

ここで、Ｃ１＝Ｃ２＝Ｃ３＝Ｃ４であれば、上記の［数７］式より、この増幅回路の増幅率は４倍となる。また、上記の［数７］式におけるＣ１、Ｃ２、Ｃ３、及びＣ４の対称性に注目すれば、容量値が同一値に揃うように形成されたコンデンサＣ１、Ｃ２、Ｃ３、及びＣ４の容量値がばらついていても、図２Ａの増幅回路の増幅率は平均化されることは明白である。従って、増幅率のばらつきが抑制される。

なお、容量値が同一値に揃うように形成されたコンデンサＣ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃの容量値のばらつきが、図２Ａの増幅回路の増幅率のばらつき抑制の効果に及ぼす影響は軽微である。

図１Ａに示した固体撮像素子１０におけるＡＤＣ１８、及び図１Ｂに示した固体撮像素子２０におけるＡＤＣ２８は、このときの増幅回路の出力Ｖｏｕｔをアナログ−デジタル変換する。従って、このときのコンデンサＣ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃの並列接続からなる合成コンデンサは、ＡＤＣ１８若しくは２８の入力側で増幅回路１６若しくは２６の出力を所定時間保持しておくサンプルホールドコンデンサとして代用することができる。つまり、この図２Ａに示した増幅回路を図１Ａに示した固体撮像素子１０や図１Ｂに示した固体撮像素子２０で使用することにより、専用のサンプルホールドコンデンサをＡＤＣ１８及び２８に設けなくて済むようになる。

以降の図２Ａの各スイッチの切り替え制御動作も図２Ｂの表に従って行われ、左端の列から右端の列へと順に制御動作が繰り返される。
なお、この切り替え制御動作における各スイッチの切り替えは、制御回路１２から出力されるパルス信号の周期に応じ、例えば、一定の所定間隔で行われる。但し、この切り替えの間隔を変化させると、固体撮像素子１０や２０全体での光検出の感度を変化させることができる。従って、例えば、ＡＤＣ１８若しくは２８より画素毎に出力されるデータの１画像分の平均値の算出を、制御回路１２自身若しくは外部の演算装置で行い、制御回路１２が、出力するパルス信号の周期を、この平均値に基づいて制御するように構成してもよい。このように構成して、制御回路１２が、ピクセルアレイ１１の撮像面に受光した光の強さに基づき、当該光が弱い場合には、当該光が強い場合よりも間隔を長くするように各スイッチの切り替えの間隔の制御を行うことにより、固体撮像素子１０若しくは２０で暗い被写体を明るく撮像できるようになる。

次に図３Ａについて説明する。同図は、本発明を実施する増幅回路の構成の第二の例を示している。
この図３Ａに示す増幅回路は、オペアンプＡと、コンデンサＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃと、スイッチｓｗ１ａ、ｓｗ１ｂ、ｓｗ１ｃ、ｓｗ２ａ、ｓｗ２ｂ、ｓｗ２ｃ、ｓｗ３ａ、ｓｗ３ｂ、ｓｗ３ｃ、ｓｗ４ａ、ｓｗ４ｂ、ｓｗ４ｃ、ｓｗｒａ、ｓｗｒｂ、及びｓｗ０とを備えて構成されている。ここで、コンデンサＣ１、Ｃ２、Ｃ３、及びＣ４は特性値（容量値）が同一値に揃うように形成されたものであり、またコンデンサＣ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃも容量値が同一値に揃うように形成されたものである。

この図３Ａに示す増幅回路は、オペアンプＡの非反転入力に、この増幅回路の入力Ｖｉｎではなく、基準電圧Ｖｒｅｆが印加されている点と、スイッチｓｗｒｂのコモン接点に、基準電圧Ｖｒｅｆではなく、この増幅回路の入力Ｖｉｎが印加されている点とを除いては、図２Ａに示した増幅回路と同様に構成されている。

この図３Ａの増幅回路の動作について、図３Ｂに示した表を用いて説明する。
図３Ｂの表は、図３Ａに示す増幅回路で用いられている各スイッチの切り替え制御動作を示している。なお、図３Ａに示す増幅回路が図１Ａの固体撮像素子１０における増幅回路１６として用いられている場合には、この制御動作は制御回路１２によって行われ、図１Ｂの固体撮像素子２０における増幅回路２６として用いられている場合には、この制御動作は制御回路２２によって行われる。

なお、図３Ｂの表における各欄に示されている「Ｏｎ」及び「Ｏｆｆ」の文字や「−」の記号は、図２Ｂの表におけるものと同様のものである。
まず、図３Ｂの表における「Ｃ１が出力側端子」の列の各欄の文字が示している状態となるように各スイッチを切り替える制御を行って、図２Ｂの表によって示されていた図２Ａの増幅回路に対する制御動作と同様、コンデンサＣ１、Ｃ２、Ｃ３、及びＣ４の初期化、及び増幅動作を行わせる。このときのオペアンプＡの出力（すなわち、反転増幅器の出力）Ｖ１は下記の式で与えられる。

次に、図３Ｂの表における「Ｃ２が出力側端子」の列の各欄の文字が示している状態となるように各スイッチを切り替える制御を同様に行って、コンデンサＣ１、Ｃ２、Ｃ３、及びＣ４の初期化、及び増幅動作を行わせる。このときのオペアンプＡの出力Ｖ２は下記の式で与えられる。

以下、同様に、図３Ｂの表における「Ｃ３が出力側端子」及び「Ｃ４が出力側端子」の各列の各欄の文字が示している状態となるように各スイッチを切り替える制御を行って、コンデンサＣ１、Ｃ２、Ｃ３、及びＣ４の初期化、及び増幅動作を順次行わせる。この各々のときのオペアンプＡの出力Ｖ３及びＶ４はそれぞれ下記の式で与えられる。

次に、図３Ｂの表における右端の「平均化」の列の各欄の文字が示している状態となるように各スイッチを切り替える制御を行う。この各スイッチの切り替えが行われてスイッチｓｗ１ｃ、ｓｗ２ｃ、ｓｗ３ｃ、及びｓｗ４ｃが全て短絡状態になると、コンデンサＣ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃは並列接続される。ここで、Ｃ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃは容量同一であれば、図３Ａの増幅回路の出力Ｖｏｕｔは、下記の式で与えられる。

つまり、ここでコンデンサＣ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃを並列接続することにより、コンデンサの構成の入れ替えを行う度に得ていた反転増幅器の出力の平均化を行っているのである。

ここで、Ｃ１＝Ｃ２＝Ｃ３＝Ｃ４であれば、上記の［数１２］式より、この増幅回路の増幅率は３倍となる。上記の［数１２］式におけるＣ１、Ｃ２、Ｃ３、及びＣ４の対称性に注目すれば、容量値が同一値に揃うように形成されたコンデンサＣ１、Ｃ２、Ｃ３、及びＣ４の容量値がばらついていても、図３Ａの増幅回路の増幅率は平均化されることは明白である。従って、増幅率のばらつきが抑制される。

この図３Ａの増幅回路は、反転増幅器を構成しているので、非反転増幅器を構成している図２Ａに示した増幅回路に比べ、同一の増幅率でコンデンサを１個多く必要とするが、動作が高速であり、また、寄生容量の影響を受け難いという利点を有している。

なお、図２Ａに示した増幅回路と同様に、容量値が同一値に揃うように形成されたコンデンサＣ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃの容量値のばらつきが、図３Ａの増幅回路の増幅率のばらつき抑制の効果に及ぼす影響は軽微である。

また、図２Ａに示した増幅回路と同様に、図３Ａに示した増幅回路を図１Ａに示した固体撮像素子１０や図１Ｂに示した固体撮像素子２０で使用することにより、専用のサンプルホールドコンデンサをＡＤＣ１８及び２８に設けなくて済むようになる。

更に、図２Ａに示した増幅回路と同様に、図３Ａに示した増幅回路を図１Ａに示した固体撮像素子１０や図１Ｂに示した固体撮像素子２０で使用する場合に、制御回路１２が、ピクセルアレイ１１の撮像面に受光した光の強さに基づき、当該光が弱い場合には、当該光が強い場合よりも間隔を長くするように各スイッチの切り替えの間隔の制御を行うことにより、固体撮像素子１０若しくは２０で暗い被写体を明るく撮像できるようになる。

次に図４Ａについて説明する。同図は、本発明を実施する増幅回路の構成の第三の例を示している。
この図４Ａに示す増幅回路は、オペアンプＡと、抵抗Ｒ１、Ｒ２、Ｒ３、及びＲ４と、コンデンサＣ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃと、スイッチｓｗ１ａ、ｓｗ１ｂ、ｓｗ１ｃ、ｓｗ２ａ、ｓｗ２ｂ、ｓｗ２ｃ、ｓｗ３ａ、ｓｗ３ｂ、ｓｗ３ｃ、ｓｗ４ａ、ｓｗ４ｂ、ｓｗ４ｃ、及びｓｗ０とを備えて構成されている。ここで、抵抗Ｒ１、Ｒ２、Ｒ３、及びＲ４は特性値（抵抗値）が同一値に揃うように形成されたものであり、またコンデンサＣ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃは容量値が同一値に揃うように形成されたものである。

この図４Ａに示す増幅回路は、コンデンサＣ１、Ｃ２、Ｃ３、及びＣ４をそれぞれ抵抗Ｒ１、Ｒ２、Ｒ３、及びＲ４に置き換えた点、２回路の連動スイッチであるスイッチｓｗｒａをどちらの回路も常時開放状態として削除した点、及び、スイッチｓｗｒｂを常時短絡状態として削除した点を除いては、図２Ａに示した増幅回路と同様に構成されている。

この図４Ａの増幅回路の動作について、図４Ｂに示した表を用いて説明する。
図４Ｂの表は、図４Ａに示す増幅回路で用いられている各スイッチの切り替え制御動作を示している。なお、図４Ａに示す増幅回路が図１Ａの固体撮像素子１０における増幅回路１６として用いられている場合には、この制御動作は制御回路１２によって行われ、図１Ｂの固体撮像素子２０における増幅回路２６として用いられている場合には、この制御動作は制御回路２２によって行われる。

なお、図４Ｂの表における各欄に示されている「Ｏｎ」及び「Ｏｆｆ」の文字や「−」の記号は、図２Ｂの表におけるものと同様のものである。
図４Ｂの表は、「Ｃ１」、「Ｃ２」、「Ｃ３」、及び「Ｃ４」がそれぞれ「Ｒ１」、「Ｒ２」、「Ｒ３」、及び「Ｒ４」に置き換えられている点と、「初期化」の列が存在しない点とを除けば、図２Ｂの表と同一である。つまり、図４Ａの回路では初期化を必要とするコンデンサを用いていないので、図２Ａに示した回路で行っていた初期化処理は図４Ａの回路では行わないでよいのである。

この初期化処理を行わない点を除けば、図４Ａの回路における各スイッチの切り替え動作は図２Ａの回路におけるものと同様である、つまり、スイッチｓｗ１ａ、ｓｗ１ｂ、ｓｗ２ａ、ｓｗ２ｂ、ｓｗ３ａ、ｓｗ３ｂ、ｓｗ４ａ、及びｓｗ４ｂは、コンデンサＲ１、Ｒ２、Ｒ３、及びＲ４相互の接続を切り替えて、非反転増幅器の増幅率を決定している抵抗の構成の入れ替えを行っているのである。

この各スイッチの切り替え時におけるオペアンプＡの出力は、上記の［数３］、［数４］、［数５］、［数６］における「Ｃ１」、「Ｃ２」、「Ｃ３」、及び「Ｃ４」をそれぞれ「Ｒ１」、「Ｒ２」、「Ｒ３」、及び「Ｒ４」に置き換えたものとなる。従って、図４Ｂの表における右端の「平均化」の列の各欄の文字が示している状態となるように各スイッチを切り替える制御が行われたときの図４Ａの増幅回路の出力Ｖｏｕｔは、Ｃ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃが容量同一であれば、下記の式で与えられる。

つまり、ここでコンデンサＣ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃを並列接続することにより、コンデンサの構成の入れ替えを行う度に得ていた非反転増幅器の出力の平均化が行われる。

ここで、Ｒ１＝Ｒ２＝Ｒ３＝Ｒ４であれば、上記の［数１３］式より、この増幅回路の増幅率は４倍となる。上記の［数１３］式におけるＲ１、Ｒ２、Ｒ３、及びＲ４の対称性に注目すれば、抵抗値が同一値に揃うように形成された抵抗Ｒ１、Ｒ２、Ｒ３、及びＲ４の抵抗値がばらついていても、図４Ａの増幅回路の増幅率は平均化されることは明白である。従って、増幅率のばらつきが抑制される。

この図４Ａの増幅回路は、非反転増幅器の増幅率を決定する素子として抵抗を使用することにより、図２Ａに示した増幅回路に比べ、貫通電流の発生により消費電力が増大し、また、集積回路として構成する場合における半導体基板上の占有面積が広くなるものの、前述したように初期化処理が不要であるので、回路の動作制御を簡略化できるという利点を有している。

なお、この図４Ａの増幅回路においても、容量値が同一値に揃うように形成されたコンデンサＣ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃの容量値のばらつきが、図４Ａの増幅回路の増幅率のばらつき抑制の効果に及ぼす影響は軽微である。

また、図２Ａに示した増幅回路と同様に、図４Ａに示した増幅回路を図１Ａに示した固体撮像素子１０や図１Ｂに示した固体撮像素子２０で使用することにより、専用のサンプルホールドコンデンサをＡＤＣ１８及び２８に設けなくて済むようになる。

更に、図２Ａに示した増幅回路と同様に、図４Ａに示した増幅回路を図１Ａに示した固体撮像素子１０や図１Ｂに示した固体撮像素子２０で使用する場合に、制御回路１２が、ピクセルアレイ１１の撮像面に受光した光の強さに基づき、当該光が弱い場合には、当該光が強い場合よりも間隔を長くするように各スイッチの切り替えの間隔の制御を行うことにより、固体撮像素子１０若しくは２０で暗い被写体を明るく撮像できるようになる。

次に図５Ａについて説明する。同図は、本発明を実施する増幅回路の構成の第四の例を示している。
この図５Ａに示す増幅回路は、オペアンプＡと、抵抗Ｒ１、Ｒ２、Ｒ３、及びＲ４と、コンデンサＣ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃと、スイッチｓｗ１ａ、ｓｗ１ｂ、ｓｗ１ｃ、ｓｗ２ａ、ｓｗ２ｂ、ｓｗ２ｃ、ｓｗ３ａ、ｓｗ３ｂ、ｓｗ３ｃ、ｓｗ４ａ、ｓｗ４ｂ、ｓｗ４ｃ、及びｓｗ０とを備えて構成されている。ここで、抵抗Ｒ１、Ｒ２、Ｒ３、及びＲ４は特性値（抵抗値）が同一値に揃うように形成されたものであり、またコンデンサＣ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃは容量値が同一値に揃うように形成されたものである。

この図５Ａに示す増幅回路は、コンデンサＣ１、Ｃ２、Ｃ３、及びＣ４をそれぞれ抵抗Ｒ１、Ｒ２、Ｒ３、及びＲ４に置き換えた点、２回路の連動スイッチであるスイッチｓｗｒａをどちらの回路も常時開放状態として削除した点、及び、スイッチｓｗｒｂを常時短絡状態として削除した点を除いては、図３Ａに示した増幅回路と同様に構成されている。

この図５Ａの増幅回路の動作について、図５Ｂに示した表を用いて説明する。
図５Ｂの表は、図５Ａに示す増幅回路で用いられている各スイッチの切り替え制御動作を示している。なお、図５Ａに示す増幅回路が図１Ａの固体撮像素子１０における増幅回路１６として用いられている場合には、この制御動作は制御回路１２によって行われ、図１Ｂの固体撮像素子２０における増幅回路２６として用いられている場合には、この制御動作は制御回路２２によって行われる。

なお、図５Ｂの表における各欄に示されている「Ｏｎ」及び「Ｏｆｆ」の文字や「−」の記号は、図２Ｂの表におけるものと同様のものである。
図５Ｂの表は、「Ｃ１」、「Ｃ２」、「Ｃ３」、及び「Ｃ４」がそれぞれ「Ｒ１」、「Ｒ２」、「Ｒ３」、及び「Ｒ４」に置き換えられている点と、「初期化」の列が存在しない点とを除けば、図３Ｂの表と同一である。つまり、図５Ａの回路では初期化を必要とするコンデンサを用いていないので、図３Ａに示した回路で行っていた初期化処理は図５Ａの回路では行わないでよいのである。

この初期化処理を行わない点を除けば、図５Ａの回路における各スイッチの切り替え動作は図３Ａの回路におけるものと同様である、つまり、スイッチｓｗ１ａ、ｓｗ１ｂ、ｓｗ２ａ、ｓｗ２ｂ、ｓｗ３ａ、ｓｗ３ｂ、ｓｗ４ａ、及びｓｗ４ｂは、コンデンサＲ１、Ｒ２、Ｒ３、及びＲ４相互の接続を切り替えて、反転増幅器の増幅率を決定している抵抗の構成の入れ替えを行っているのである。

この各スイッチの切り替え時におけるオペアンプＡの出力は、上記の［数８］、［数９］、［数１０］、［数１１］における「Ｃ１」、「Ｃ２」、「Ｃ３」、及び「Ｃ４」をそれぞれ「Ｒ１」、「Ｒ２」、「Ｒ３」、及び「Ｒ４」に置き換えたものとなる。従って、図５Ｂの表における右端の「平均化」の列の各欄の文字が示している状態となるように各スイッチを切り替える制御が行われたときの図５Ａの増幅回路の出力Ｖｏｕｔは、Ｃ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃが容量同一であれば、下記の式で与えられる。

つまり、ここでコンデンサＣ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃを並列接続することにより、コンデンサの構成の入れ替えを行う度に得ていた反転増幅器の出力の平均化が行われる。

ここで、Ｒ１＝Ｒ２＝Ｒ３＝Ｒ４であれば、上記の［数１４］式より、この増幅回路の増幅率は３倍となる。上記の［数１４］式におけるＲ１、Ｒ２、Ｒ３、及びＲ４の対称性に注目すれば、抵抗値が同一値に揃うように形成された抵抗Ｒ１、Ｒ２、Ｒ３、及びＲ４の抵抗値がばらついていても、図５Ａの増幅回路の増幅率は平均化されることは明白である。従って、増幅率のばらつきが抑制される。

この図５Ａの増幅回路は、反転増幅器の増幅率を決定する素子として抵抗を使用することにより、図３Ａに示した増幅回路に比べ、貫通電流の発生により消費電力が増大し、また、集積回路として構成する場合における半導体基板上の占有面積が広くなるものの、前述したように初期化処理が不要であるので、回路の動作制御を簡略化できるという利点を有している。

なお、この図５Ａの増幅回路においても、容量値が同一値に揃うように形成されたコンデンサＣ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、及びＣ４Ｃの容量値のばらつきが、図５Ａの増幅回路の増幅率のばらつき抑制の効果に及ぼす影響は軽微である。

また、図２Ａに示した増幅回路と同様に、図５Ａに示した増幅回路を図１Ａに示した固体撮像素子１０や図１Ｂに示した固体撮像素子２０で使用することにより、専用のサンプルホールドコンデンサをＡＤＣ１８及び２８に設けなくて済むようになる。

更に、図２Ａに示した増幅回路と同様に、図５Ａに示した増幅回路を図１Ａに示した固体撮像素子１０や図１Ｂに示した固体撮像素子２０で使用する場合に、制御回路１２が、ピクセルアレイ１１の撮像面に受光した光の強さに基づき、当該光が弱い場合には、当該光が強い場合よりも間隔を長くするように各スイッチの切り替えの間隔の制御を行うことにより、固体撮像素子１０若しくは２０で暗い被写体を明るく撮像できるようになる。

以上、本発明の実施形態を説明したが、本発明は、上述した実施形態に限定されることなく、本発明の要旨を逸脱しない範囲内で種々の改良・変更が可能である。
例えば、図２Ａ、図３Ａ、図４Ａ、及び図５Ａにそれぞれ示した増幅回路の構成において、各スイッチのコモン接点とメーク接点との接続を逆にしても、各増幅回路は同様に動作する。
なお、上記した実施の形態から次のような構成の技術的思想が導かれる。

（付記１）受光した光を電気信号に変換する光電変換部と、
前記電気信号を増幅する増幅回路と、
を有しており、
前記増幅回路は、
特性値を同一値として形成された複数の素子と、
前記素子を１以上接続して構成される２つの合成素子の特性値によって増幅率が決定される増幅器と、
前記素子間の接続を切り替えて、前記合成素子の各々を構成する前記素子を入れ替える切り替え部と、
前記素子の入れ替えを行う度に得る前記増幅器の出力を平均化して前記増幅回路の出力とする平均化部と、
を有している、
ことを特徴とする撮像装置。

（付記２）前記複数の素子はコンデンサであることを特徴とする付記１に記載の撮像装置。
（付記３）前記コンデンサの端子間を短絡して初期化する初期化処理部を更に有することを特徴とする付記２に記載の撮像装置。

（付記４）前記複数の素子は抵抗であることを特徴とする付記１に記載の撮像装置。
（付記５）前記増幅器は、オペアンプを用いた反転増幅器であることを特徴とする付記１に記載の撮像装置。

（付記６）前記増幅器は、オペアンプを用いた非反転増幅器であることを特徴とする付記１に記載の撮像装置。
（付記７）前記平均化部は、前記増幅器の出力を蓄積するコンデンサを複数有することを特徴とする付記１に記載の撮像装置。

（付記８）前記コンデンサの端子間を短絡して初期化する初期化処理部を更に有することを特徴とする付記７に記載の撮像装置。
（付記９）前記増幅回路の出力をデジタルデータに変換するアナログ−デジタル変換器を更に有しており、
前記コンデンサは、アナログ−デジタル変換器の入力側で前記増幅回路の出力を所定時間保持しておくサンプルホールドコンデンサである、
ことを特徴とする付記７に記載の撮像装置。

（付記１０）前記光電変換部で受光した光の強さに基づいて、前記切り替え部による前記素子間の接続の切り替えの間隔を制御する切り替え制御部を更に有することを特徴とする付記１に記載の撮像装置。

（付記１１）特性値を同一値として形成された複数の素子と、
前記素子を１以上接続して構成される２つの合成素子の特性値によって増幅率が決定される増幅器と、
前記素子間の接続を切り替えて、前記合成素子の各々を構成する前記素子を入れ替える切り替え部と、
前記素子の入れ替えを行う度に得る前記増幅器の出力を平均化する平均化部と、
を有することを特徴とする増幅回路。

（付記１２）前記複数の素子はコンデンサであることを特徴とする付記１１に記載の増幅回路。
（付記１３）前記コンデンサの端子間を短絡して初期化する初期化処理部を更に有することを特徴とする付記１２に記載の増幅回路。

（付記１４）前記複数の素子は抵抗であることを特徴とする付記１１に記載の増幅回路。
（付記１５）前記増幅器は、オペアンプを用いた非反転増幅器であることを特徴とする付記１１に記載の増幅回路。

（付記１６）前記増幅器は、オペアンプを用いた反転増幅器であることを特徴とする付記１１に記載の増幅回路。
（付記１７）前記平均化部は、前記増幅器の出力を蓄積するコンデンサを複数有することを特徴とする付記１１に記載の増幅回路。

（付記１８）前記コンデンサの端子間を短絡して初期化する初期化処理部を更に有することを特徴とする付記１７に記載の増幅回路。

本発明を実施する撮像装置である固体撮像素子の第一の例の構成を示す図である。 本発明を実施する撮像装置である固体撮像素子の第二の例の構成を示す図である。 本発明を実施する増幅回路の構成の第一の例を示す図である。 図２Ａに示した増幅回路で用いられている各スイッチの切り替え制御動作を表で示した図である。 本発明を実施する増幅回路の構成の第二の例を示す図である。 図３Ａに示した増幅回路で用いられている各スイッチの切り替え制御動作を表で示した図である。 本発明を実施する増幅回路の構成の第三の例を示す図である。 図４Ａに示した増幅回路で用いられている各スイッチの切り替え制御動作を表で示した図である。 本発明を実施する増幅回路の構成の第四の例を示す図である。 図５Ａに示した増幅回路で用いられている各スイッチの切り替え制御動作を表で示した図である。 従来の増幅回路の構成の第一の例を示す図である。 従来の増幅回路の構成の第二の例を示す図である。

符号の説明

１０、２０ 固体撮像素子
１１、２１ ピクセルアレイ
１２、２２ 制御回路
１３、２３ シフトレジスタ
１４、２４ ピクセル制御信号ドライバ
１５、２５ ピクセル読出回路
１６、２６ 増幅回路
１７、２７ バス回路
１８、２８ アナログ−デジタル変換器
Ａ オペアンプ
Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ１Ｃ、Ｃ２Ｃ、Ｃ３Ｃ、Ｃ４Ｃ コンデンサ
Ｒ１、Ｒ２、Ｒ３、Ｒ４ 抵抗
ｓｗ１ａ、ｓｗ１ｂ、ｓｗ１ｃ、ｓｗ２ａ、ｓｗ２ｂ、ｓｗ２ｃ、
ｓｗ３ａ、ｓｗ３ｂ、ｓｗ３ｃ、ｓｗ４ａ、ｓｗ４ｂ、ｓｗ４ｃ、
ｓｗｒａ、ｓｗｒｂ、ｓｗ０ スイッチ

Claims (5)

1. 受光した光を電気信号に変換する光電変換部と、
   前記電気信号を増幅する増幅回路と、
   を有しており、
   前記増幅回路は、
   特性値を同一値として形成された複数の素子と、
   前記素子を１以上接続して構成される２つの合成素子の特性値によって増幅率が決定される増幅器と、
   前記素子間の接続を切り替えて、前記合成素子の各々を構成する前記素子を入れ替える切り替え部と、
   前記素子の入れ替えを行う度に得る前記増幅器の出力を平均化して前記増幅回路の出力とする平均化部と、
   を有している、
   ことを特徴とする撮像装置。
2. 前記複数の素子はコンデンサであり、
   前記コンデンサの端子間を短絡して初期化する初期化処理部を更に有する、
   ことを特徴とする請求項１に記載の撮像装置。
3. 前記増幅回路の出力をデジタルデータに変換するアナログ−デジタル変換器を更に有しており、
   前記平均化部は、前記増幅器の出力を蓄積するコンデンサを複数有しており、
   前記コンデンサは、アナログ−デジタル変換器の入力側で前記増幅回路の出力を所定時間保持しておくサンプルホールドコンデンサである、
   ことを特徴とする請求項１に記載の撮像装置。
4. 前記光電変換部で受光した光の強さに基づいて、前記切り替え部による前記素子間の接続の切り替えの間隔を制御する切り替え制御部を更に有することを特徴とする請求項１に記載の撮像装置。
5. 特性値を同一値として形成された複数の素子と、
   前記素子を１以上接続して構成される２つの合成素子の特性値によって増幅率が決定される増幅器と、
   前記素子間の接続を切り替えて、前記合成素子の各々を構成する前記素子を入れ替える切り替え部と、
   前記素子の入れ替えを行う度に得る前記増幅器の出力を平均化する平均化部と、
   を有することを特徴とする増幅回路。

Images