KR20100005154A

KR20100005154A - 전동기 제어 장치

Info

Publication number: KR20100005154A
Application number: KR1020097025023A
Authority: KR
Inventors: 히데토시 기타나카
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2007-06-07
Filing date: 2007-06-07
Publication date: 2010-01-13
Also published as: CN101682277B; EP2154778B1; EP2154778A1; KR101062602B1; ES2625458T3; EP2154778A4; CN101682277A; CA2689682A1; JP4297971B2; US8228008B2; US20100171448A1; WO2008149447A1; JPWO2008149447A1

Abstract

복수 대의 교류 전동기 각각에 대응하여 마련되는 복수의 인버터를 제어하는 제어부를 구비한 전동기 제어 장치에 있어서, 제어부 내의 각 연산부의 처리 내용을 효과적으로 구분하여 사이즈, 질량, 비용을 저감시키는 것이다. 복수의 인버터를 제어하는 제어부(10)는 각 인버터부에 관한 공통적인 제어 신호를 연산 출력하는 제1 공통 연산부(2O), 제2 공통 연산부(3O)와, 각 인버터부의 각각에 관한 제어 신호를 개별로 연산 출력하는 개별 연산부(40A, 40B)와, 제1 공통 연산부(2O), 제2 공통 연산부(3O) 및 개별 연산부(40A, 40B)로부터의 신호에 기초하여, 각 인버터부를 스위칭 제어하기 위한 게이트 신호를 출력하는 공통 논리 연산부(6O)를 구비한다.

Description

전동기 제어 장치{ELECTRIC MOTOR CONTROLLER}

본 발명은 전기차 구동용의 교류 전동기, 특히 영구자석 동기 전동기의 제어에 바람직한 전동기 제어 장치에 관한 것이다.

종래 기술에 의한 전기차의 제어 장치에서는 전동차의 대차(臺車)에 있어서 복수의 차축(車軸)에 각각 장착된 복수의 유도 전동기를, 1대의 인버터가 병렬 일괄 구동하도록 구성되는 것이 일반적이었다(예를 들어 하기 특허 문헌 1).

복수의 유도 전동기를 1대의 인버터로 병렬 일괄 구동하는 경우의 기술적 과제로는 1대의 인버터로 일괄 구동되는 복수 차륜(車輪)의 직경(이하 「차륜 지름」이라 함)이 마모 정도의 차에 따라 다른 경우에 대한 대처를 들 수 있다.

유도 전동기의 회전 속도(=로터(rotor) 주파수)는 인버터 주파수에 슬립 주파수를 더한 값이라는 것은 공지되어 있다. 한편, 이 슬립(slip) 주파수는 1대의 인버터로 복수의 유도 전동기를 일괄 구동하는 경우에 커다란 의미를 이루고 있다. 왜냐하면, 슬립 주파수에 의해서, 복수의 유도 전동기 사이에서 공통이 되는 인버터 주파수와, 복수의 유도 전동기 사이에서 다른 로터 주파수와의 차가 흡수되기 때문이다.

여기서, 복수의 차륜이 레일 상을 미끄러지지 않고 회전하고 있는 경우를 예 로 들어 구체적으로 설명한다.

전동기의 회전 속도는 다른 것에 비해 차륜 지름이 큰(즉 차륜 둘레 길이가 긴) 경우에는 당해 다른 것보다 작아지며, 반대로 다른 것에 비해 차륜 지름이 작은(즉 차륜 둘레 길이가 짧은) 경우에는 당해 다른 것보다도 커진다. 한편, 인버터 주파수는 공통이기 때문에, 이 회전 속도차는 각 유도 전동기에 인가되는 슬립 주파수 차가 된다. 이 때, 복수의 유도 전동기 사이에는 슬립 주파수의 차에 대응하는 발생 토크의 차가 발생하게 되나, 일반적으로 유도 전동기의 정격(定格) 슬립 주파수는 상정되는 차륜 지름의 차가 영향을 주지 않을 정도로 설정되므로, 발생 토크의 차는 작고, 실용상의 문제점이 되는 일은 없다.

이와 같이, 복수의 전동기를 1대의 인버터로 병렬 일괄 구동하려면, 다른 이점과 더불어서 유도 전동기를 적용하는 것이 적합하다. 또, 복수 유도 전동기를 1대의 인버터로 병렬 일괄 구동하는 구성의 채용에 의해, 차량에 탑재되는 유도 전동기의 수에 관계없이, 인버터의 대수를 최소화할 수 있으므로, 제어 장치를 보다 소형 경량의 것으로 하는 것이 가능하게 된다.

그런데 최근 산업 기기나 가전 분야에 있어서, 인버터에 의해 구동되는 영구자석 동기 전동기를 적용하는 사례가 증가하고 있다.

영구자석 동기 전동기는 유도 전동기와 비교한 경우에, 영구자석에 의한 자속(磁束)이 확립되어 있기 때문에 여자(勵磁) 전류가 필요없게 되고, 또, 회전자(回轉子)에 전류가 흐르지 않으므로 2차 구리손실(銅損)이 발생하지 않아 고효율이라고 하는 이점을 가지고 있다. 이 때문에, 최근 영구자석 동기 전동기를 전기차 구동용의 전동기로서 적용하기 위한 여러 가지의 검토가 행해지고 있다.

특허 문헌 1: 일본 특개 2006-014489호 공보

영구자석 동기 전동기를 전기차 구동용의 전동기로서 적용하는 경우의 과제가 되는 것이, 복수 대의 영구자석 동기 전동기를 어떻게 최소의 장치 구성으로 실현하는가이다.

또, 영구자석 동기 전동기는 이미 알려진 것이기는 하나, 인버터 주파수와 로터 주파수가 동기하여 동작하는 것이다. 이 때문에, 상기와 같이, 회전 속도가 다른 복수의 영구자석 동기 전동기를 1대의 인버터로 병렬 일괄 구동할 수는 없다.

따라서, 영구자석 동기 전동기를 전기차에 적용하는 경우에는, 영구자석 동기 전동기 1대마다 구동용 인버터가 필요하게 된다. 그렇지만 전기차의 경우, 편성 중의 복수 대의 전동기에 의해 각 차륜을 구동하는 구성이기 때문에, 필요하게 되는 인버터의 수가 증가한다. 그 결과, 증가한 인버터를 제어하기 위한 제어부의 규모나 비용가 증가하고, 나아가서는 제어 장치의 사이즈, 질량, 비용의 증가를 피할 수 없게 된다.

본 발명은 상기를 감안하여 이루어진 것으로서, 복수 대의 전동기 각각에 대응하여 마련되는 복수의 인버터를 제어하는 제어부를 구비한 전동기 제어 장치에 있어서, 각 전동기에 따라서 배치되는 각 연산부를 제어부 내에 효과적으로 배치함과 아울러, 각 연산부의 연산 처리 내용을 효과적으로 구분하는 것에 의해, 사이즈, 질량, 비용의 저감을 가능하게 하는 전동기 제어 장치를 제공하는 것을 목적으로 한다.

상술한 과제를 해결하여 목적을 달성하기 위해, 본 발명에 관한 전동기 제어 장치는, 복수의 교류 전동기를 제어하는 전동기 제어 장치로서, 직류 전압원과; 상기 복수의 교류 전동기 각각에 대응하여 마련되고, 상기 직류 전압원으로부터의 직류 전압을 이용하여 변환한 소정 주파수의 교류 전압을 상기 각 교류 전동기에 출력하는 복수의 인버터부와; 상기 각 인버터부의 출력측을 개폐하는 접촉기와; 상기 각 인버터부에 공급되는 직류 전압을 검출하는 전압 검출기와, 상기 각 교류 전동기의 전류를 검출하는 전류 검출기와; 외부로부터의 제어 지령, 상기 전압 검출기의 검출 전압, 상기 전류 검출기의 검출 전류, 및 상기 교류 전동기의 회전 상태를 나타내는 신호에 기초하여 적어도 상기 인버터부에 대한 제어 신호를 출력하는 제어부를 구비하고, 상기 제어부는 상기 각 인버터부에 관한 공통적인 제어 신호를 연산 출력하는 공통 연산부와, 상기 각 인버터부의 각각에 관한 제어 신호를 개별로 연산 출력하는 개별 연산부와, 상기 공통 연산부 및 상기 개별 연산부로부터의 신호에 기초하여, 상기 각 인버터부를 스위칭 제어하기 위한 게이트 신호를 출력하는 공통 논리 연산부를 구비한 것을 특징으로 한다.

본 발명에 관한 전동기 제어 장치에 의하면, 제어부에 있어서 연산부의 구성을, 각 인버터부에 관한 공통적인 제어 신호를 연산 출력하는 공통 연산부, 각 인버터부의 각각에 관한 제어 신호를 개별로 연산 출력하는 개별 연산부, 그리고 공통 연산부 및 개별 연산부로부터의 신호에 기초하여 각 인버터부를 스위칭 제어하기 위한 게이트 신호를 출력하는 공통 논리 연산부로 구분하고 있으므로, 각 연산부의 연산 처리 내용이 효과적으로 구분되는 동시에, 각 전동기에 따라서 배치되는 각 연산부가 제어부 내에 효과적으로 배치되므로, 사이즈, 질량, 비용의 저감이 가능하게 된다고 하는 효과를 나타낸다.

도 1은 본 발명의 바람직한 실시 형태에 있어서 전동기 제어 장치의 구성예를 나타내는 도면이다.

도 2는 본 발명의 바람직한 실시 형태에 있어서 제어부의 구성예를 나타내는 도면이다.

도 3은 기본 토크 지령 TPO의 일례를 나타내는 도면이다.

<부호의 설명>

1 집전(集電) 장치

2 레일

3 차륜

4 가선(架線)

10 제어부

20 제1 공통 연산부

21 시퀀스 처리부

22 보호 검지부

23 통신 처리부

30 제2 공통 연산부

31 기본 토크 지령 생성부

32 평균화 처리부

40A, 40B 개별 연산부

41A, 41B 토크 지령 연산부

42A, 42B 공전 제어부

43A, 43B INV 제어부

50 컨버터 제어부

51 CNV 제어부

60 공통 논리 연산부

61A, 61B, 62 게이트 논리부

63 속도 연산부

64 접촉기 논리부

65 고속 보호 검지부

66 논리합 회로

100 제어 장치

CNV 컨버터부

CT1 제1 전동기 전류 센서

CT2 제2 전동기 전류 센서

CTS 입력 전류 센서

FC 필터 컨덴서

INV1 제1 인버터부

INV2 제2 인버터부

K 입력측 접촉기

M1 제1 영구자석 동기 전동기

M2 제2 영구자석 동기 전동기

MMK1, MMK2 전동기측 접촉기

PT 입력 전압 검출기

RZ1 제1 회전 센서

RZ2 제2 회전 센서

SQ 시퀀스 상태

TRF 변압기

이하에, 본 발명의 바람직한 실시에 관한 전동기 제어 장치를 도면에 기초하여 상세히 설명한다. 또한, 이하의 실시 형태에 의해 본 발명이 한정되는 것은 아니다.

도 1은 본 발명의 바람직한 실시 형태에 있어서 전동기 제어 장치의 구성예를 나타내는 도면이다. 동 도면에 있어서, 본 실시 형태에 있어서 제어 장치(100)는 입력단측으로부터 순차적으로 마련되는 입력 전압 검출기(PT), 입력측 접촉기(K), 입력 전류 센서(CTS), 컨버터부(CNV), 필터 컨덴서(FC), 제1, 제2 인버터부(INV1, INV2), 제1, 제2 전동기 전류 센서(CT1, CT2) 및 제1, 제2 전동기측 접촉 기(MMK1, MMK2)를 구비하여 구성된다.

또, 도 1에 나타내는 바와 같이, 변압기(TRF)의 1차측의 일단(一端)은 집전 장치(1)를 통하여 가선(4)에 접속되고, 타단(他端)은 차륜(3)을 통하여 대지(大地) 전위인 레일(2)에 접속되어 있다. 즉, 변전소(도시 생략)로부터의 송전 전력은 가선(4), 집전 장치(1), 차륜(3) 및 레일(2)을 통하여 수전(受電)하도록 구성되어 있다.

다음으로, 제어 장치(100)를 구성하는 각 부의 배치, 접속 구성, 기능 및 각부 간의 동작에 대해 설명한다.

(입력 전압 검출기(PT))

도 1에 있어서, 변압기(TRF)의 2차측은 제어 장치(100)에 접속되어 있고, 제어 장치(100)를 변압기(TRF)측으로부터 떼어내는 기능을 갖는 입력측 접촉기(K)에 입력된다. 변압기(TRF)의 2차측의 전압인 입력 전압 VS는 입력 전압 검출기(PT)를 통하여 제어부(10)에 입력된다. 또한, 변압기(TRF)의 2차측 전압은 통상 고압(1500V 전후)이기 때문에, 변압기(TRF)에 저압 코일을 마련하여 그곳으로부터 입력 전압 VS를 얻는 구성으로 해도 된다.

(입력측 접촉기(K))

입력측 접촉기(K)는 수백 A의 전류를 개폐할 수 있는 능력을 가지는 접촉기이고, 제어 장치(100)를 정지시키는 경우나, 이상이 발생한 경우에는 오프 상태로 설정되고, 통상의 운전 중에는 온 상태로 설정된다. 또한, 제어부(10)로부터 제어 지령 KC가 입력측 접촉기(K)에 출력되고, 내장된 투입 코일을 온/오프함으로써 메 인 접점의 개폐 제어가 행해진다. 또, 입력측 접촉기(K)의 메인 접점의 상태는 예를 들어 기계적으로 연동한 보조 접점 등에 의해 접점 상태 신호 KF로서 제어부(10)에 되돌려진다.

(입력 전류 센서(CTS))

입력측 접촉기(K)의 다음 단에는 입력 전류 IS를 검출하기 위한 입력 전류 센서(CTS)가 마련된다. 입력 전류 센서(CTS)에 의해 검출된 입력 전류 IS는 제어부(10)에 입력된다.

(컨버터부(CNV))

입력 전류 센서(CTS)의 다음 단에는 입력된 교류 전압을 직류 전압 VD로 변환하여 필터 컨덴서(FC)에 출력하는 컨버터부(CNV)가 마련된다. 컨버터부(CNV)는 IGBT 등의 스위칭 소자로 구성된 브릿지 회로를 가지며, 각 스위칭 소자를 PWM 동작시키는 소위 전압형 PWM 컨버터의 구성으로 하는 것이 일반적이다. 컨버터부(CNV)에는 제어부(10)로부터 각 스위칭 소자로의 게이트 신호 CG가 입력되고, 반대로 컨버터부(CNV)는 제어부(10)에 각 스위칭 소자의 동작 상태 신호 CGF를 출력한다. 또한, 전압형 PWM 컨버터의 구성 및 동작은 공지된 기술이므로, 상세한 설명은 생략한다.

(필터 컨덴서(FC))

컨버터부(CNV)의 출력측에는 필터 컨덴서(FC)가 접속된다. 또, 필터 컨덴서(FC)의 정부(正負) 단자에는 제1 인버터부(INV1) 및 제2 인버터부(INV2)가 병렬로 접속되고, 각각에 컨버터부(CNV)의 출력 전압인 직류 전압 VD가 공급된다.

(제1, 제2 인버터부(INV1, INV2))

제1 인버터부(INV1)는 IGBT 등의 스위칭 소자로 구성되는 브릿지 회로를 가지며, 각 스위칭 소자를 PWM 동작시키는 소위 전압형 PWM 인버터의 구성으로 하는 것이 일반적이다. 제1 인버터부(INV1)에는 제어부(10)로부터 각 스위칭 소자로의 게이트 신호 IG1이 입력되고, 반대로 제1 인버터부(INV1)는 제어부(10)에 각 스위칭 소자의 동작 상태 신호 IGF1을 출력한다. 또한, 전압형 PWM 인버터의 구성 및 동작은 공지된 기술이므로 상세한 설명은 생략한다. 또, 제2 인버터부(INV2)의 구성 및 동작은 제1 인버터부(INV1)와 동양(同樣)이므로, 당해 구성 및 동작에 관한 설명을 생략한다.

(제1, 제2 전동기 전류 센서(CT1, CT2))

제1 인버터부(INV1)의 출력측에는 제1 인버터부(INV1)의 출력 전류(즉, 전동기 전류)를 검출하는 제1 전동기 전류 센서(CT1)가 마련되어 있다. 전동기 전류 센서(CT1)에 의해 검출된 제1 전동기 전류 I1은 제어부(10)에 입력된다. 또, 제2 인버터부(INV2)의 출력측에도 제2 전동기 전류 센서(CT2)가 마련되어 있고, 제2 인버터부(INV2)에 의해 검출된 출력 전류는 제어부(10)에 입력된다.

(제1, 제2 전동기측 접촉기(MMK1, MMK2))

전동기 전류 센서(CT1)의 다음 단에는 제1 전동기측 접촉기(MMK1)가 마련된다. 제1 전동기측 접촉기(MMK1)는 수백 A의 전류를 개폐할 수 있는 능력을 가지는 접촉기이고, 제어 장치(100)를 정지시키는 경우나, 이상이 발생한 경우에는 오프 상태로 설정되고, 통상의 운전 중에는 온 상태로 설정된다. 또한, 제어부(10)로부 터 제어 신호 MKC1이 제1 전동기측 접촉기(MMK1)에 출력되고, 내장된 투입 코일을 온/오프함으로써 메인 접점의 개폐 제어가 행해진다. 제1 전동기측 접촉기(MMK1)의 메인 접점의 상태는 예를 들어 기계적으로 연동된 보조 접점 등에 의해 접점 상태 신호 MKF1로서 제어부(10)에 되돌려진다. 또, 전동기 전류 센서(CT2)의 다음 단에는 제2 전동기측 접촉기(MMK2)가 마련되나, 그 기능 및 동작에 대해서는 제1 전동기측 접촉기(MMK1)와 동양이기 때문에, 당해 기능 및 동작에 관한 설명을 생략한다.

(제1 영구자석 동기 전동기(M1))

제1 전동기측 접촉기(MMK1)의 다음 단에는 제1 영구자석 동기 전동기(M1)가 접속된다. 제1 영구자석 동기 전동기(M1)는 차륜(3)에 기계적으로 접속되어, 당해 차륜(3)을 구동하는 구성으로 되어 있다. 또, 제1 영구자석 동기 전동기(M1)에는 제1 회전 센서(RZ1)가 접속되어 있고, 그 검출값 R1은 제어부(10)에 입력된다.

(제2 영구자석 동기 전동기(M2))

또, 제2 전동기측 접촉기(MMK2)의 다음 단에는 제1 영구자석 동기 전동기(M1)에 접속되는 차륜(3)과는 상이한 다른 차륜(3)에 기계적으로 접속되는 제2 영구자석 동기 전동기(M2)가 접속된다. 또, 제2 영구자석 동기 전동기(M2)에도, 제2 회전 센서(RZ2)가 접속되어 있고, 그 검출값 R2는 제어부(10)에 입력된다.

(제1, 제2 회전 센서(RZ1, RZ2))

제1 회전 센서(RZ1) 및 제2 회전 센서(RZ2)는 모두 인코더나 리졸버라 불리는 것이고, 이들 회전 센서가 검출하는 검출값 R1, R2는 각 전동기의 로터의 절대 위치를 나타내는 신호이다. 또한, 전동기의 전압ㆍ전류로부터 연산에 의해 전동기 로터의 절대 위치를 구하는 회전 센서를 필요로 하지 않는 소위 센서리스 제어 방식도 실용화되어 있다. 센서리스 제어 방식의 경우에, 제1 회전 센서(RZ1) 및 제2 회전 센서(RZ2)는 불필요하다.

(제어부(10))

제어부(10)는 마이크로컴퓨터(이하「마이컴」이라 함)나 논리 회로 및, 그들에의 전원을 공급하는 제어 전원으로 구성되어 있고, 전기차의 운전대(도시하지 않음) 등으로부터 입력된 운전 지령 신호 CMD, 상술한 바와 같은 각 부로부터 입력된 상태 신호(적어도, 입력 전압 VS, 입력측 접촉기(K)의 접점 상태 신호 KF, 입력 전류 IS, 컨버터부에 있어서 스위칭 소자의 동작 상태 신호 CGF, 직류 전압 VD, 제1 인버터부에 있어서 스위칭 소자의 동작 상태 신호 IGF1, 제2 인버터부에 있어서 스위칭 소자의 동작 상태 신호 IGF2, 제1 전동기 전류 I1, 제2 전동기 전류 I2, 제1 전동기측 접촉기(MMK1)의 접점 상태 신호 MKF1, 제2 전동기측 접촉기(MMK2)의 접점 상태 신호 MKF2, 제1 회전 센서(RZ1)의 검출값 R1, 및 제2 회전 센서(RZ2)의 검출값 R2에 기초하여, 미리 정해진 순서에 의해 각 부로의 제어 신호(KC, CG, IG1, IG2, MKC1, 및 MKC2)를 출력함으로써 각 부를 제어하고, 입력된 상태 신호가 이상값을 나타내고 있는 경우에는 각 부로의 제어 신호에 기초하여 각 부를 정지시키는 등의 제어 동작을 행한다.

또, 상기의 제어 신호 이외에도, 제어부(10)로부터 출력되는 신호로서 상태 통지 신호 STD가 있고, 제어부(10)에 입력되는 신호로서 운전 지령 신호 CMD가 있 다. 상태 통지 신호 STD는 제어 장치(100)의 각 부의 동작 상태나 이상 상태를 나타내기 위한 신호이고, 예를 들어 외부의 운전대나 기기 상태 감시 장치 등(어느 것도 도시하지 않음)에 데이터 통신이나 접점 신호 등의 형태로 출력된다. 운전 지령 신호 CMD는 전진 후진의 지령, 역행(力行) 지령과 그 세기, 브레이크 지령과 그 세기에 따른 신호가 적어도 포함된다.

또한, 도 1에서는 전동기 제어 장치의 바람직한 실시 형태로서, 교류 궤전(饋電)의 전기차를 일례로 나타내었으나, 지하철이나 교외 전철 등에 다용되는 직류 궤전의 전기차에 대해서도 동양으로 적용할 수 있다. 직류 입력의 전기차에 적용하는 경우, 변압기(TRF) 및 컨버터부(CNV)의 구성이 불필요하게 되고, 가선(4)으로부터 급전되는 직류 전압(DC 600V ~ 3000V 정도가 일반적)을 직류 전압 VD로서 필터 컨덴서(FC)에 직접적으로 인가하도록 구성하면 된다.

(제어부(10)의 세부 구성)

다음에, 제어부(10)의 세부 구성에 대해 설명한다. 또한, 도 2는 본 발명의 바람직한 실시 형태에 있어서 제어부(10)의 구성예를 나타내는 도면이다. 도 2에 나타내는 바와 같이, 제어부(10)는 제1 공통 연산부(20), 제2 공통 연산부(30), 개별 연산부(40A, 40B), 컨버터 제어부(50), 및 공통 논리 연산부(60)를 구비하여 구성된다.

(제1 공통 연산부(20)의 구성)

제1 공통 연산부(20)는 시퀀스 처리부(21), 보호 검지부(22), 및 통신 처리부(23)를 구비하여 구성된다.

(제1 공통 연산부(20)-시퀀스 처리부(21))

시퀀스 처리부(21)에는 외부로부터의 운전 지령 신호 CMD 및 제어 장치(100)의 각 구성부로부터의 상태 신호(VS, KF, IS, CGF, VD, IGF1, IGF2, I1, I2, MKF1, MKF2, FM1, FM2)가 입력된다. 시퀀스 처리부(21)는 운전 지령 신호 CMD에 기초하여 미리 정해진 시퀀스 논리에 의해, 전진/후진 지령에 따른 토크 지령의 부호나 역행ㆍ브레이크 지령, 토크의 커트 지시 등을 포함하는 제어 신호 CS를 후술하는 기본 토크 지령 생성부(31)에 대하여 출력함과 아울러, 후술하는 공통 논리 연산부(60)에 입력측 접촉기(K)의 투입 지령인 KC, 제1 전동기측 접촉기(MMK1)의 투입 지령인 MKC1, 및 제2 전동기측 접촉기(MMK2)의 투입 지령인 MKC2를 출력한다.

(제1 공통 연산부(20)-보호 검지부(22))

보호 검지부(22)는 상기 상태 신호에 기초하여 제어 신호 SWH를 생성하여 공통 논리 연산부(60)에 출력한다. 또, 보호 검지부(22)는 제어 장치 각 부의 전압ㆍ전류 등이 소정값을 초과한 경우 등에는 이상으로 판단하고, 당해 이상이라 판단했을 때의 신호를 이상 검지 상태 신호 PF로서 통신 처리부(23)에 출력한다.

(제1 공통 연산부(20)-통신 처리부(23))

통신 처리부(23)에는 제어 장치 각 부로부터 상태 신호(VS, KF, IS, CGF, VD, IGF1, IGF2, I1, I2, MKF1, MKF2, FM1, FM2), 보호 검지부(22)로부터의 이상 검지 상태 신호 PF, 및 시퀀스 처리부(21)로부터의 시퀀스 상태(SQ)가 입력된다. 통신 처리부(23)는 전기차의 운전대나 기기 상태 감시 장치(어느 것도 도시하지 않음) 등에 대해, 상태 통지 신호 STD를 데이터 통신이나 접점 신호 등의 형태로 출 력한다.

(제2 공통 연산부(30)의 구성)

제2 공통 연산부(30)는 기본 토크 지령 생성부(31) 및 평균화 처리부(32)를 구비하여 구성된다.

(제2 공통 연산부(30) 기본 토크 지령 생성부(31))

시퀀스 처리부(21)로부터의 제어 신호 CS는 기본 토크 지령 생성부(31)에 입력된다. 기본 토크 지령 생성부(31)는 제어 신호 CS에 포함되는 역행 지령, 브레이크 지령 및, 각 크기의 지령을 이용하여 기본 토크 지령 TPO를 생성한다. 또한, 기본 토크 지령 TPO는 적어도 역행 지령, 브레이크 지령, 각 크기의 지령, 및 전기차의 속도에 따라 결정되는 값이다.

(제2 공통 연산부(30)-평균화 처리부(32))

또, 기본 토크 지령 TPO를 생성하기 위한 전기차의 속도는 평균화 처리부(32)에서 생성된다. 평균화 처리부(32)는 제1 회전 센서(RZ1)로부터 얻은 검출값 R1에 기초하여 생성된 제1 영구자석 동기 전동기의 속도 FM1과, 제2 회전 센서(RZ2)로부터 얻은 검출값 R2에 기초하여 생성된 제2 영구자석 동기 전동기의 속도 FM2를 평균화 연산하고, 당해 평균화 연산 출력을 평균 전동기 속도 FMA로 하여 기본 토크 지령 생성부(31)에 출력한다.

또한, 도 3은 기본 토크 지령 TPO의 일례를 나타내는 도면이고, 가로축에는 평균화 처리부(32)가 생성하는 평균 전동기 속도 FMA, 세로축에는 기본 토크 지령 생성부(31)가 생성하는 기본 토크 지령 TPO를 나타내고 있다. 도 3에 나타내는 바 와 같이, 기본 토크 지령 TPO는 평균 전동기 속도 FMA에 의존하는 몇 개의 프로파일을 가지고 있고, 그러한 프로파일은 시퀀스 처리부(21)로부터의 제어 신호 CS에 의해 전환된다.

(개별 연산부(40A, 40B)의 구성)

기본 토크 지령 TPO는 개별 연산부(40A, 40B)에 입력된다. 이러한 개별 연산부는 제1 영구자석 동기 전동기(M1)의 제어에 대응한 개별 연산부(40A)와, 제2 영구자석 동기 전동기(M2)의 제어에 대응한 개별 연산부(40B)로 이루어진다. 또한, 특별히 도시는 하고 있지 않으나, 제어부(10)에서 제어하는 전동기 수는 2대로 한정되는 것은 아니다. 또, 제3, 제4 영구자석 동기 전동기의 제어가 필요한 경우에는, 각각에 대응한 개별 연산부를 추가하여 마련하면 된다. 또한, 각각의 개별 연산부의 구성은 도 2에 나타내는 바와 같으며, 부호가 다른 점을 제외하고 구성, 배치, 기능 등은 동일하다. 이 때문에, 이하의 설명에서는 제1 영구자석 동기 전동기(M1)의 제어에 대응하여 마련된 개별 연산부(40A)를 대표로 하여 설명한다.

(개별 연산부(40A)의 구성)

개별 연산부(40A)는 토크 지령 연산부(41A), 공전(空轉) 제어부(42A), 및 INV 제어부(43A)를 구비하여 구성된다.

(개별 연산부(40A)-토크 지령 연산부(41A))

토크 지령 연산부(41A)에는 기본 토크 지령 TPO 및 공전 제어부(42A)로부터의 제어 신호 SS1이 입력되고, 토크 지령 TP1을 연산하여 INV 제어부(43A)에 출력한다. 토크 지령 연산부(41A)는 공전 제어부(42A)로부터의 제어 신호 SS1에 따라 기본 토크 지령을 좁히고, 조정된 최적값을 토크 지령 TP1로서 출력하는 기능을 가지고 있다. 또, 토크 지령 연산부(41A)는 과대한 기본 토크 지령 TPO가 입력된 경우에, 이를 제한하여 최적의 토크 지령 TP1로 조정하는 기능을 가지고 있다.

여기서, 토크 지령 연산부(41A)가 가지는 상기의 기능에 대해, 더욱 상세하게 설명한다. 상술한 바와 같이, 제2 공통 연산부(30)에서 생성하는 기본 토크 지령 TPO는 평균 전동기 속도 FMA를 기준으로 산출하고 있다. 그런 한편으로, 후술하는 바와 같이 제2 공통 연산부(30)의 연산 주기는 개별 연산부(41A)에 비해 늦게 설정되어 있다. 이 때문에, 특히 전기차의 속도가 변화하여 기본 토크 지령 TPO가 변화하고 있는 상태에서는 기본 토크 지령 TPO가 각 전동기에 있어서 출력 가능한 최대 토크를 초과하는 상태가 발생할 수 있다. 이와 같은 상태는 제어 불안정의 원인이 되기 때문에, 토크 지령 연산부(41A)는 토크 지령 TP1이 전동기의 출력 가능한 최대 토크 이하로 제한하는 기능을 가지고 있다.

(개별 연산부(40A)-공전 제어부(42A))

공전 제어부(42A)는 제1 영구자석 동기 전동기의 속도 FM1과 제2 영구자석 동기 전동기의 속도 FM2가 입력되어, 예를 들어 제1 영구자석 동기 전동기의 속도 FM1과 제2 영구자석 동기 전동기의 속도 FM2와의 차가 소정값 이상인 경우나, 제1 영구자석 동기 전동기의 속도 FM1 및/또는 제2 영구자석 동기 전동기의 속도 FM2가 소정의 가속도 이상인 경우에, 차륜의 공전으로 간주하고, 토크 지령 TP1을 감소시키는 것과 같은 토크 지령의 좁혀지는 양을 연산하고, 제어 지령 SS1에 포함시켜서 토크 지령 연산부(41A)에 출력한다. 또한, 공전 제어부(42A)의 상세한 구성 및 기 능에 대해서는 여러 가지의 공지 예가 존재하므로, 여기서의 설명은 생략한다.

(개별 연산부(40A)-INV 제어부(43A))

INV 제어부(43A)에는 적어도 토크 지령 TP1, 제1 회전 센서(RZ1)로부터의 검출값 R1, 및 제1 전동기 전류 I1이 입력된다. INV 제어부(43A)는 입력된 토크 지령 TP1로부터 전동기 전류 지령을 연산하고, 이 전동기 전류 지령과 제1 전동기 전류 I1이 일치하도록 인버터 전압 지령 IPW1을 연산하여 출력한다. 또한, INV 제어부(43A)에 대해서는 일반적으로 다용되고, 또한 공지 기술인 벡터 제어 기술의 적용이 가능하므로, 여기서의 설명은 생략한다.

(컨버터 제어부(50)의 구성)

컨버터 제어부(50)는 CNV 제어부(51)를 구비하여 구성된다.

(컨버터 제어부(50)- CNV 제어부(51))

CNV 제어부(51)에는 적어도 시퀀스 처리부(21)로부터의 제어 신호 CS, 입력 전압 VS, 직류 전압 VD의 지령값 VDR, 직류 전압 VD, 및 입력 전류 IS가 입력된다. CNV 제어부(51)는 검출한 직류 전압 VD가 지령값 VDR에 일치하도록 PI 제어한 결과와, 입력 전압 VS의 위상 정보에 기초하여 입력 전류 지령을 생성하고, 이것에 입력 전류 IS가 일치하도록 컨버터 전압 지령 CPW를 연산하고, 후술하는 게이트 논리부(62)에 출력한다. 또한, 컨버터 제어부(50)에 대해서도, 공지 기술인 전압형 PWM 컨버터의 제어 방법을 적용할 수 있으므로, 여기서의 상세한 설명을 생략한다.

(공통 논리 연산부(60)의 구성)

공통 논리 연산부(60)는 게이트 논리부(61A, 61B), 게이트 논리부(62), 속도 연산부(63), 접촉기 논리부(64), 고속 보호 검지부(65), 및 논리합 회로(66)를 구비하여 구성된다.

(공통 논리 연산부(60)-게이트 논리부(61A))

게이트 논리부(61A)에는 INV 제어부(43A)로부터의 인버터 전압 지령 IPW1, 제1 인버터부(INV1)로부터의 동작 상태 신호 IGF1, 및 후술하는 게이트 오프 신호 GOF가 입력된다. 게이트 논리부(61A)는 입력된 인버터 전압 지령 IPW1에 대응하는 PWM 게이트 신호 IG1을 연산하여 제1 인버터부(INV1)에 출력한다. 또한, PWM 게이트 신호 IG1의 생성은 캐리어 신호(도시하지 않음)와 인버터 전압 지령 IPW1의 비교 결과에 기초하여 행하는 방식이 일반적이기는 하나, 그 상세한 것에 대해서는 공지 기술을 사용할 수 있기 때문에, 상세한 설명은 생략한다. 또, 게이트 논리부(61A)는 입력된 동작 상태 신호 IGF1이 제1 인버터부(INV1)를 구성하는 스위칭 소자(도시하지 않음)의 이상을 나타내고 있는 경우, 이상 검지 신호 FO를 출력한다. 또한, 스위칭 소자(도시하지 않음)의 이상 상태로는 스위칭 소자의 과전류, 과온도, 구동 전압의 저하 등을 고려할 수 있다.

(공통 논리 연산부(60)-게이트 논리부(61B))

게이트 논리부(61B)에는 INV 제어부(43B)로부터의 인버터 전압 지령 IPW2, 제2 인버터부(INV2)로부터의 동작 상태 신호 IGF2, 및 후술하는 게이트 오프 신호 GOF가 입력된다. 또한, 게이트 논리부(61B)의 기능에 대해서는 게이트 논리부(61A)의 설명에 있어서,「IGF1」을 「IGF2」,「INV1」을 「INV2」,「IG1」을 「IG2」,「제1 인버터부(INV1)를 구성하는 스위칭 소자」를「제2 인버터부(INV2)를 구성하는 스위칭 소자」로 바꿔 읽음으로써, 당해 기능이 설명되기 때문에, 그 상세한 설명을 생략한다.

(공통 논리 연산부(60)-게이트 논리부(62))

게이트 논리부(62)에는 CNV 제어부(51)로부터의 컨버터 전압 지령 CPW, 컨버터부(CNV)로부터의 동작 상태 신호 CGF 및 후술하는 게이트 오프 신호 GOF가 입력된다. 또한, 게이트 논리부(62)의 기능에 대해서는 게이트 논리부(61A)의 설명에 있어서, 「IGF1」을 「CGF」, 「제1 인버터부(INV1)」를 「컨버터부(CNV)」, 「IG1」를 「CG」, 「제1 인버터부(INV1)를 구성하는 스위칭 소자」를 「컨버터부(CNV)를 구성하는 스위칭 소자」로 바꿔 읽음으로써, 당해 기능이 설명되기 때문에 그 상세한 설명을 생략한다.

(공통 논리 연산부(60)-속도 연산부(63))

속도 연산부(63)에는 전동기(M1)의 로터의 절대 위치를 나타내는 신호 R1이 제1 회전 센서(RZ1)로부터 입력됨과 아울러, 전동기(M2)의 로터의 절대 위치를 나타내는 신호 R2가 제2 회전 센서(RZ2)로부터 입력된다. 속도 연산부(63)는 제1 회전 센서(RZ1)로부터 얻은 신호 R1에 기초하여 제1 영구자석 동기 전동기의 속도 FM1을 연산함과 아울러, 제2 회전 센서(RZ2)로부터 얻은 신호 R2에 기초하여 제2 영구자석 동기 전동기의 속도 FM2를 연산한다.

(공통 논리 연산부(60)-접촉기 논리부(64))

접촉기 논리부(64)에는 시퀀스 처리부(21)로부터 입력되는 입력측 접촉기(K)의 제어 신호인 KC, 제1 전동기측 접촉기(MMK1)의 제어 신호인 MKC1, 및 제2 전동 기측 접촉기(MMK2)의 제어 신호인 MKC2, 및 입력측 접촉기(K), 제1 전동기측 접촉기(MMK1), 제2 전동기측 접촉기(MMK2)로부터는 각각의 접점 상태를 나타내는 접점 상태 신호 KF, MKF1, MKF2가 입력된다. 접촉기 논리부(64)는 시퀀스 처리부(21)로부터 입력되는 입력측 접촉기(K)로의 투입 지령 신호인 KC, 제1 전동기측 접촉기(MMK1)로의 투입 지령 신호인 MKC1, 제2 전동기측 접촉기(MMK2)로의 투입 지령 신호인 MKC2를, 각각 입력측 접촉기(K), 제1 전동기측 접촉기(MMK1) 및 제2 전동기측 접촉기(MMK2)로의 투입 코일 구동 전압(DC 100V 등)으로 변환하여 출력한다. 또, 접촉기 논리부(64)는 시퀀스 처리부(21)로부터의 투입 지령 신호 KC, MKC1, MKC2가 오프로 되거나, 각 접촉기로부터의 접점 상태 신호 KF, MKF1, MKF2가 오프로 된 경우에, 제어 신호 KOF를 출력한다.

(공통 논리 연산부(60)-고속 보호 검지부(65))

고속 보호 검지부(65)에는 입력 전압 VS, 입력 전류 IS, 직류 전압 VD, 제1 전동기 전류 I1, 제2 전동기 전류 I2, 및 이상 검지 신호 FO가 입력된다. 고속 보호 검지부(65)는 입력된 신호의 각각이 소정값의 조건을 만족하지 않는 경우에 보호 검지 신호 HWH를 출력한다. 또한, 입력 전압 VS, 입력 전류 IS, 직류 전압 VD, 제1 전동기 전류 I1, 및 제2 전동기 전류 I2와 소정값의 조건과의 비교 처리, 보호 검지 신호 HWH의 출력 처리에 대해서는 소프트웨어에 의한 연산에 관계없이, 최근 널리 사용되고 있는 FPGA(Field Programmable Gate Array) 등을 이용한 하드웨어에 의한 구성이 바람직하다. 이 종류의 하드웨어 구성으로 하는 것에 의해, 소프트웨어보다도 고속(연산 주기는 약 수 ㎲)인 보호 동작이 가능하게 된다.

(공통 논리 연산부(60)-논리합 회로(66))

논리합 회로(66)에는 고속 보호 검지부(65)로부터의 보호 검지 신호 HWH, 접촉기 논리부(64)로부터의 제어 신호 KOF, 및 시퀀스 처리부(21)로부터의 제어 신호 SWH가 입력된다. 논리합 회로(66)의 출력은 게이트 오프 신호 GOF로서 게이트 논리부(61A, 61B, 62)에 일괄 입력된다. 게이트 논리부(61A, 61B, 62)는 게이트 오프 신호 GOF가 입력되면, 게이트 신호 IG1, IG2, CG를 오프한다.

상기와 같이 구성된 공통 논리 연산부(60)에 의하면, 보호 검지 신호 HWH, 접촉기 논리부(64)로부터의 제어 신호 KOF, 또는 시퀀스 처리부(21)로부터의 제어 신호 SWH에 의해 이상 상태가 나타난 경우에, 각 게이트 신호를 동시에 오프하는 것이 가능하게 된다. 보충하면, 도 1에 나타내는 바와 같이 컨버터부(CNV), 각 인버터부(INV1, INV2)는 필터 컨덴서(FC)에 공통으로 접속되어 직류 전압 VD를 공유한 구성이기 때문에, 일부에서 발생한 이상에 의한 영향(예를 들어 과전압)이 건전 부분에 미치는 것을 회피하기 위해 각 게이트 신호를 고속으로 동시 오프하는 것이 매우 중요한 기능이 된다.

(각 연산부의 연산 주기)

또한, 상기의 처리를 행하기 위한 각 연산부의 연산 주기는 제1 공통 연산부(20)와 제2 공통 연산부(30)는 수 ms, 개별 연산부(40A, 40B), 컨버터 제어부(50)의 연산 주기는 수십 ㎲로부터 수백 ㎲, 공통 논리 연산부(60)의 연산 주기는 수 ㎲ 이하로 설정하는 것이 바람직하다. 그 이유는 이하와 같다.

제1 공통 연산부(20)와 제2 공통 연산부(30)는 운전 지령 신호 CMD에 기초하 여 전진 후진 지령에 대응한 토크 지령의 부호나 역행ㆍ브레이크 지령 등을 포함하는 제어 지령을 생성하는 기능, 냉각 장치의 이상 검지나 온도 상승의 검지 기능, 접촉기류의 동작 이상 검지 등의 μ초 단위의 급속한 처리를 필요로 하지 않는 보호 기능, 및 외부에서의 동작 상태 감시를 목적으로 한 통신 기능을 주로 갖는다. 이들의 기능을 실현하기 위한 연산 속도는 비교적 저속이어도 된다.

한편, 개별 연산부(40A, 40B), 및 컨버터 제어부(50)의 각 처리는 모두 전동기 전류 혹은 입력 전류의 제어를 실시할 필요가 있기 때문에, 메인 회로의 전류 변화에 대응할 수 있는 고속의 연산 속도가 필요하게 된다.

또한, 공통 논리 연산부(60)는 인버터부(INV1, INV2), 컨버터부의 스위칭 소자로의 게이트 신호의 출력 기능, 및 과전류, 과전압에 대한 고속의 보호 동작이 필요하고, 개별 연산부(40A, 40B)보다도 한 자릿수 고속인 연산 처리 시간이 필요해지게 된다.

또한, 모든 처리의 연산 주기를 수 ㎲로 설정할 수 있으면 성능의 관점에서는 이상적이나, 현재의 기술로는 연산 속도가 빠를수록, 연산을 실시할 마이크로컴퓨터의 소비 전력은 증대하고, 마이크로컴퓨터로의 전원을 공급하는 제어 전원은 대용량화한다. 또, 연산 속도가 빠를수록 마이크로컴퓨터의 발열이 증대하고, 제어부(10)에 내장되는 냉각 핀이나 냉각 팬이 대형화하기 때문에, 제어부(10)의 사이즈, 질량, 비용의 증대를 초래한다.

한편, 연산 내용에 따라 최적의 연산 속도로 하면, 전동기의 제어 성능을 확보하면서 마이크로컴퓨터의 소비 전력을 억제하여 마이크로컴퓨터의 발열을 억제할 수 있으므로, 제어 전원, 용량의 소형화, 냉각 핀이나 냉각 팬의 소형화가 가능하게 된다. 또, 제어부(10)의 소형화, 경량화, 저비용화가 가능하게 되면, 제어 장치(100)의 사이즈, 질량, 비용의 저감이 가능하게 된다.

이상과 같이, 제어부(10)는 복수의 인버터부(INV1, INV2)에 관한 공통의 제어 신호 CS를 생성하는 제1 공통 연산부(20), 복수의 인버터부(INV1, INV2)에 관한 공통의 기본 토크 지령 TPO를 연산 출력하는 제2 공통 연산부(30), 복수 대의 인버터부(INV1, INV2) 각각에 관한 인버터 전압 지령 IPW1, IPW2를 개별로 연산 출력하는 개별 연산부(40A, 40B), 공통 연산부(20, 30) 및 개별 연산부(40A, 40B)로부터의 제어 신호에 기초하여, 복수 인버터부(INV1, INV2)로의 게이트 신호 IG1, IG2를 출력하는 공통 논리 연산부(60)를 구비하도록 하고 있으므로, 이하의 효과를 나타낸다.

(본 실시 형태의 전동기 제어 장치에 의한 효과)

우선 상술한 바와 같이, 영구자석 동기 전동기는 인버터 주파수와 로터 주파수가 동기하여 동작하는 것이기 때문에, 복수의 영구자석 동기 전동기를 1대의 인버터로 병렬 일괄 구동할 수는 없어, 영구자석 동기 전동기 1대마다 구동용 인버터가 필요하게 되고, 각 인버터에 개별로 제어부가 필요하게 된다. 이 경우, 본 실시 형태에서 설명한 바와 같이, 제어부(10)를 각 인버터부에 있어서 공통으로 하고, 시퀀스 처리부(21), 보호 검지부(22), 통신 처리부(23), 기본 토크 지령 생성부(31) 및 평균화 처리부(32)를 각 인버터부에서 공용하는 것에 의해, 제어부(10)에서 연산하는 소프트웨어의 규모를 필요 최저한으로 할 수 있기 때문에, 제어 부(10)의 소형화, 경량화, 저비용화가 가능하게 되므로, 제어 장치(100)의 사이즈, 질량, 비용의 저감이 가능하게 된다.

또, 각 인버터부, 컨버터부에 대응하는 게이트 논리부(61A, 61B, 62)를 공통의 공통 논리 연산부(60)에 내장하는 구성으로 함으로써, 복수 중 1대의 인버터부에서 이상이 발생한 경우에 있어서도, 필터 컨덴서(FC)에 공통적으로 접속되는 다른 각 인버터부에 대응하는 게이트 신호를 신속하게, 또한 동시에 오프하는 것이 가능하게 된다. 이로 인해, 제어 장치(100) 전체에 고장 피해가 확대되는 것을 방지할 수 있다.

또, 제1 공통 연산부(20)는 외부로부터의 운전 지령 신호 CMD를 받아서 적어도 인버터부(INV1, INV2)에 관한 제어 신호 CS를 연산 출력하는 시퀀스 처리부(21), 제어 장치(100)의 이상 상태를 검출하고, 적어도 모든 인버터부를 정지시키는 보호 검지부(22), 입력 전압 VS, 입력 전류 IS, 직류 전압 VD, 전동기 전류 I1, I2 및 보호 검지부(22) 및 시퀀스 처리부(21)로부터의 각 신호를 입력으로 하고, 외부의 기기 상태 감시 장치에 이들을 출력하는 기능을 가진 통신 처리부(23)를 구성하였으므로, 각 인버터부의 정보의 집중 파악이 용이하게 되며, 또한 각 인버터부에 대한 연산 처리의 일부를 공통화할 수 있으므로, 제어부(10)에서 연산하는 소프트웨어의 규모를 필요 최저한으로 할 수 있기 때문에, 제어부(10)의 소형화, 경량화, 저비용화가 가능하게 되므로, 제어 장치(100)의 사이즈, 질량, 비용의 저감이 가능하게 된다.

또, 시퀀스 처리부(21), 보호 검지부(22), 및 통신 처리부(23)를 포함하는 제1 공통 연산부(20), 및 시퀀스 처리부(21)로부터의 제어 신호 CS 및 속도 신호 FM1, FM2를 입력으로 하여 개별 연산부(40A, 40B)에 기본 토크 지령 TPO를 출력하는 기본 토크 지령 생성부(31)로 이루어지는 제2 공통 연산부(30)를 구성하였으므로, 각 인버터부에 대한 공통적인 제어 신호이면서, 제1 공통 연산부(20)에 내장되는 연산에 비해 고속의 연산이 필요하게 되는 기본 토크 지령 생성부(31)의 연산 속도만을 고속으로 하는 것이 가능하게 되어, 공통 연산부 전체의 연산 속도를 증가시킬 필요가 없어진다. 그 결과, 마이크로컴퓨터의 소비 전력을 삭감할 수 있고, 마이크로컴퓨터의 제어 전원을 소형화할 수 있기 때문에, 제어부(10)의 소형화, 경량화, 저비용화가 가능하게 되므로, 제어 장치(100)의 사이즈, 질량, 비용의 저감이 가능하게 된다.

또, 기본 토크 지령 TPO는 복수 교류 전동기의 평균 전동기 속도 FMA를 사용하여 연산하고, 연산 결과인 기본 토크 지령 TPO를 각 전동기에 대응하는 개별 연산부(40)에 공통으로 입력하는 것을 구성으로 하였으므로, 일부의 차륜에 공전이 발생한 경우나 차륜 지름에 의해 복수 전동기의 회전수에 차가 생기고 있는 경우에 있어서도, 차량이 소정의 가속을 얻기 위해 평균적으로 필요한 기본 토크 지령 TPO를 안정적으로 얻는 것이 가능하게 된다.

또, 기본 토크 지령 생성부(31)를 공통 연산부로 하고 있기 때문에, 기본 토크 지령 생성부(31)를 개별 연산부에 포함시키는 경우와 비교해서, 제어부(10)의 전체적인 소프트웨어의 규모를 감소시킬 수 있으므로, 필요 최저한의 마이크로컴퓨터로 구성할 수 있다. 이 때문에, 제어부(10)의 소형화, 경량화, 저비용화가 가능 하게 되어, 제어 장치(100)의 사이즈, 질량, 비용의 저감이 가능하게 된다.

또, 개별 연산부(40A, 40B)는 각 전동기의 속도 FM1, FM2에 기초하여 제어 신호 SS1, SS2를 연산하는 공전 제어부(42A, 42B), 공전 제어부(42A, 42B)의 출력 및 공통 연산부(20, 30)로부터 입력된 기본 토크 지령 TPO에 기초하여 토크 지령 TP1, TP2를 연산하는 토크 지령 연산부(41A, 41B), 및 토크 지령 TP1, TP2, 전동기 전류 I1, I2, 제1 회전 센서(RZ1)로부터의 신호 R1, 및 제2 회전 센서(RZ2)로부터의 신호 R2에 기초하여 각 전동기(M1, M2)의 토크가 토크 지령 TP1, TP2에 각각 일치하도록 인버터부(INV1, INV2)로의 인버터 전압 지령 IPW1, IPW2를 출력하는 INV 제어부(43A, 43B)를 가지는 구성으로 하였으므로, 복수 차륜 간의 회전 상태의 차에 의해 개별 제어가 필요하게 되는 영구자석 동기 전동기의 토크 제어 부분(INV 제어부(43A, 43B)에 상당), 공전 제어 부분(공전 제어부(42A, 42B))만을 개별 연산부에 할당하는 것이 가능하게 되어, 제어부(10)의 전체적인 소프트웨어의 규모를 감소시켜서 필요 최저한으로 할 수 있고, 필요 최저한의 마이크로컴퓨터로 구성할 수 있다. 이 때문에, 제어부(10)의 소형화, 경량화, 저비용화가 가능하게 되어, 제어 장치(100)의 사이즈, 질량, 비용의 저감이 가능하게 된다.

또, 공통 논리 연산부(60)는 INV 제어부(43A, 43B)로부터 입력된 복수의 인버터부(INV1, INV2)에 대응하는 인버터 전압 지령 IPW1, IPW2에 기초하여, 각각의 인버터부에 대응하는 게이트 신호 IG1, IG2를 출력하는 게이트 논리부(61A, 61B)를 구비함과 아울러, 입력 전압 VS, 입력 전류 IS, 제1 전동기 전류 I1, 제2 전동기 전류 I2, 및 직류 전압 VD로부터 얻어진 신호가 소정의 조건을 만족하지 않는 경 우(예를 들어 직류 전압 VD가 소정의 값을 초과한 경우 등)에 보호 검지 신호 HWH를 출력하는 고속 보호 검지부(65) 및 입력측 접촉기(K), 전동기측 접촉기(MMK1, MMK2)로의 제어 신호, 및 접점 상태 신호에 따라 제어 신호 KOF를 출력하는 접촉기 논리부(64)를 추가로 구비하고, 보호 검지 신호 HWH, 제어 신호 KOF, 및 공통 연산부(20)로부터의 제어 신호 SWH에 따라 복수의 인버터부(INV1, INV2)에 대응하는 게이트 신호 IG1, IG2를 동시에 오프하는 것이 가능한 구성으로 했으므로, 복수 중 1대의 인버터부에서 이상이 발생한 경우나 각 접촉기에 이상이 생긴 경우에 있어서도, 필터 컨덴서(FC)에 공통적으로 접속되어 직류 전압 VD를 공유하는 각 인버터부에 대응하는 게이트 신호를 신속하게 동시에 오프하는 것이 가능하게 된다. 이로 인해, 제어 장치(100) 전체에 고장 피해가 확대되는 것을 방지할 수 있다.

또, 직류 전압원으로서, 교류 전압을 직류 전압으로 변환하는 컨버터부(CNV)를 추가로 가지는 경우에 있어서, 제1 공통 연산부(20), 제1 공통 연산부(20)로부터의 제어 신호 CS, 직류 전압 VD, 입력 전압 VS, 및 입력 전류 IS로부터의 신호를 입력으로 하는 CNV 제어부(51)를 가지는 컨버터 제어부(50), 및 컨버터 제어부(50)로부터의 제어 신호 CPW에 기초하여 컨버터부(CNV)의 게이트 신호 CG를 출력하는 게이트 논리부(62)를 추가로 구비한 구성으로 하고, 게이트 논리부(62)를 포함하는 공통 논리 연산부(60)는 보호 검지 신호 HWH, 제어 신호 KOF, 및 제1 공통 연산부(20)로부터의 제어 신호 SWH에 따라 복수의 인버터부에 대응하는 게이트 신호, 및 컨버터부의 게이트 신호를 동시에 오프하는 것이 가능한 구성으로 하였으므로, 복수 중 1대의 인버터부에서 이상이 발생한 경우, 컨버터부에서 이상이 발생한 경 우, 혹은 각 접촉기에 이상이 발생한 경우에 있어서도, 필터 컨덴서(FC)에 공통적으로 접속되는 직류 전압 VD를 공유하는 각 인버터부 및 컨버터부의 각각에 대응하는 게이트 신호를 신속하게, 또한 동시에 오프하는 것이 가능하게 된다. 이로 인해, 제어 장치(100) 전체에 고장 피해가 확대되는 것을 방지할 수 있다.

또, 제어부(10)의 연산 처리 주기는 제1 공통 연산부(20), 제2 공통 연산부(30), 개별 연산부(40A, 40B), 공통 논리 연산부(60)의 순으로 짧게 설정했으므로, 연산 내용에 따른 최적의 연산 속도로 할 수 있고, 전동기의 제어 성능을 확보하면서 마이크로컴퓨터의 소비 전력을 억제하여, 마이크로컴퓨터의 발열을 억제할 수 있다. 그 결과, 제어부(10)의 제어 전원 용량이나 냉각 팬의 소형화를 할 수 있고, 제어부(10)의 소형화, 경량화, 저비용화가 가능하게 되어, 제어 장치(100)의 사이즈, 질량, 비용의 저감이 가능하게 된다.

(다른 실시 형태, 다른 용도 등에 관한 부언)

또한, 본 발명의 내용은 인버터부(INV1, INV2)로 하는 2대의 인버터를 구비한 경우를 일례로 하여 설명하였으나, 이 대수로 한정되는 것은 아니며, 3대 이상의 인버터를 구비하는 경우에도 용이하게 확장할 수 있다. 또한, 3대 이상 구비하는 경우에는, 각각에 대응하는 개별 연산부를 추가하여 설치함과 아울러, 대응하는 게이트 논리부를 공통 논리 연산부(60)에 추가하여 마련하는 것에 의해, 본 발명의 내용을 용이하게 적용할 수 있다.

또한, 상기의 각 실시 형태에 나타낸 구성은 본 발명의 내용의 일례이고, 다른 공지된 기술과 조합하는 것도 가능한 동시에, 본 발명의 요지를 일탈하지 않는 범위에서 일부를 생략하는 등, 변경하여 구성하는 것도 가능함은 말할 것도 없다.

또한, 본 명세서에서는 전기차의 제어 장치로의 적용을 주로 하는 발명 내용의 설명을 행하고 있으나, 적용 분야는 전기차로 한정되는 것은 아니며, 전기 자동차, 엘리베이터 등의 여러 가지의 관련 분야로의 적용이 가능한 것도 물론이다.

이상과 같이, 본 발명에 관한 전동기 제어 장치는 복수 대의 전동기 각각에 대응하는 복수의 인버터를 가지는 전동기 제어 장치에 있어서, 증가한 인버터를 제어하기 위한 제어부의 규모나 비용을 저감하여, 제어 장치의 사이즈, 질량, 비용의 증가를 억제할 수 있는 발명으로서 유용하다.

Claims

복수의 교류 전동기를 제어하는 전동기 제어 장치로서,

직류 전압원과,

상기 복수의 교류 전동기 각각에 대응하여 마련되고, 상기 직류 전압원으로부터의 직류 전압을 이용하여 변환한 소정 주파수의 교류 전압을 상기 각 교류 전동기에 출력하는 복수의 인버터부와,

상기 각 인버터부의 출력측을 개폐하는 접촉기와,

상기 각 인버터부에 공급되는 직류 전압을 검출하는 전압 검출기와,

상기 각 교류 전동기의 전류를 검출하는 전류 검출기와,

외부로부터의 제어 지령, 상기 전압 검출기의 검출 전압, 상기 전류 검출기의 검출 전류, 및 상기 교류 전동기의 회전 상태를 나타내는 신호에 기초하여 적어도 상기 인버터부에 대한 제어 신호를 출력하는 제어부를 구비하고,

상기 제어부는

상기 각 인버터부에 관한 공통적인 제어 신호를 연산 출력하는 공통 연산부와,

상기 각 인버터부의 각각에 관한 제어 신호를 개별로 연산 출력하는 개별 연산부와,

상기 공통 연산부 및 상기 개별 연산부로부터의 신호에 기초하여, 상기 각 인버터부를 스위칭 제어하기 위한 게이트 신호를 출력하는 공통 논리 연산부를 구 비한 것을 특징으로 하는 전동기 제어 장치.
청구항 1에 있어서,

상기 공통 연산부는

외부로부터의 제어 지령을 수령하고, 적어도 상기 인버터부에 관한 제어 신호를 연산 출력하는 시퀀스 처리부와,

상기 교류 전동기의 이상 상태를 검출하고, 적어도 상기 인버터부를 정지시키는 보호 검지부와,

상기 전류 검출기, 상기 전압 검출기, 상기 보호 검지부, 및 상기 시퀀스 처리부로부터 입력된 각 신호를 외부의 기기 상태 감시 장치에 출력하는 통신 처리부를 포함하는 제1 공통 연산부를 구비한 것을 특징으로 하는 전동기 제어 장치.
청구항 2에 있어서,

상기 공통 연산부는

상기 시퀀스 처리부로부터의 제어 신호 및 상기 교류 전동기의 회전 속도를 입력 신호로 하고, 상기 각 인버터부에 대응하는 상기 개별 연산부를 향하여 공통의 기본 토크 지령을 생성하여 출력하는 기본 토크 지령 생성부를 포함하는 제2 공통 연산부를 추가로 구비한 것을 특징으로 하는 전동기 제어 장치.
청구항 3에 있어서,

상기 기본 토크 지령은 상기 각 교류 전동기의 평균 속도에 기초하여 생성되는 것을 특징으로 하는 전동기 제어 장치.
청구항 1에 있어서,

상기 개별 연산부는

상기 교류 전동기의 회전 속도에 기초하여 상기 각 교류 전동기에 부여하는 토크 지령의 좁혀지는 양을 연산하는 공전 제어부와,

상기 공전 제어부의 출력 및 상기 공통 연산부로부터의 기본 토크 지령에 기초하여 상기 각 교류 전동기에 대한 필요한 토크 지령을 연산하는 토크 지령 연산부와,

상기 토크 지령, 상기 전류 검출기로부터의 신호, 및 상기 교류 전동기의 회전 상태에 기초하여, 상기 교류 전동기의 토크가 상기 토크 지령에 일치하도록 상기 각 인버터부로의 제어 신호를 출력하는 INV 제어부를 구비한 것을 특징으로 하는 전동기 제어 장치.
청구항 1에 있어서,

상기 공통 논리 연산부는

상기 INV 제어부로부터 입력된 상기 각 인버터부의 각각에 대응하는 제어 신호에 기초하여, 상기 각 인버터부의 각각에 대응하는 상기 게이트 신호를 생성하여 출력하는 게이트 논리부와,

상기 전류 검출기 및 상기 전압 검출기로부터 얻어진 신호가 소정의 조건을 만족하진 않는 경우에 이상 검지 신호를 출력하는 고속 보호 검지부를 추가로 구비하고,

적어도 상기 이상 검지 신호, 상기 공통 연산부로부터의 제어 신호가 출력된 경우에 상기 각 인버터로의 게이트 신호가 동시에 오프로 되도록 구성되어 있는 것을 특징으로 하는 전동기 제어 장치.
청구항 6에 있어서,

상기 공통 논리 연산부는 상기 접촉기의 온/오프 상태에 대응하는 접촉기 상태 신호를 출력하는 접촉기 논리부를 추가로 구비하고,

상기 접촉기 상태 신호에 따라 상기 각 인버터에 대응하는 게이트 신호가 동시에 오프로 되도록 구성되어 있는 것을 특징으로 하는 전동기 제어 장치.
청구항 1에 있어서,

상기 직류 전압원으로서, 소정의 교류 전압을 직류 전압으로 변환하는 컨버터부가 구비되는 경우에,

상기 제어부에는 상기 교류 전압, 상기 제1 공통 연산부로부터의 제어 신호, 및 상기 전압 검출기로부터의 신호를 입력으로 하는 컨버터 제어부가 추가로 구비됨과 아울러,

상기 공통 논리 연산부에는 상기 공통 연산부 및 상기 컨버터 제어부로부터 의 제어 신호에 기초하여 상기 컨버터부의 게이트 신호를 출력하는 게이트 논리부가 추가로 구비되는 것을 특징으로 하는 전동기 제어 장치.
청구항 8에 있어서,

상기 공통 논리 연산부는 적어도 상기 이상 검지 신호, 상기 공통 연산부로부터의 제어 신호가 출력된 경우에 상기 각 인버터부로의 게이트 신호와, 상기 컨버터부로의 게이트 신호가 동시에 오프로 되도록 구성되어 있는 것을 특징으로 하는 전동기 제어 장치.
청구항 9에 있어서,

상기 공통 논리 연산부는 상기 접촉기의 온/오프 상태에 대응하는 접촉기 상태 신호를 출력하는 접촉기 논리부를 추가로 구비하고,

상기 접촉기 상태 신호에 따라 상기 각 인버터부에 대응하는 게이트 신호와, 상기 컨버터부의 게이트 신호가 동시에 오프로 되도록 구성되어 있는 것을 특징으로 하는 전동기 제어 장치.
청구항 1에 있어서,

상기 공통 논리 연산부는 FPGA(Field Programmable Gate Array)에 의한 하드웨어에 의해 구성되어 있는 것을 특징으로 하는 전동기 제어 장치.
청구항 1에 있어서,

상기 제1 공통 연산부, 상기 제2 공통 연산부, 개별 연산부 및 공통 논리 연산부에 있어서 연산 처리 주기가 각각 다른 값으로 설정되어 있는 것을 특징으로 하는 전동기 제어 장치.
청구항 1에 있어서,

상기 제어부를 구성하는 각 부(部)의 연산 처리 주기가 상기 제1 공통 연산부, 상기 제2 공통 연산부, 개별 연산부, 및 공통 논리 연산부의 순으로 짧게 설정되어 있는 것을 특징으로 하는 전동기 제어 장치.
청구항 1에 있어서,

상기 제어부를 구성하는 각 부의 연산 처리 주기는 상기 제1 공통 연산부와 상기 제2 공통 연산부가 수 ms 단위, 상기 개별 연산부가 수십 ㎲ ~ 수백 ㎲ 단위, 상기 공통 논리 연산부가 수 ㎲ 이하인 것을 특징으로 하는 전동기 제어 장치.