KR20090128561A - 아모퍼스 산화물 반도체, 반도체 디바이스 및 박막 트랜지스터 - Google Patents

아모퍼스 산화물 반도체, 반도체 디바이스 및 박막 트랜지스터 Download PDF

Info

Publication number
KR20090128561A
KR20090128561A KR1020097023596A KR20097023596A KR20090128561A KR 20090128561 A KR20090128561 A KR 20090128561A KR 1020097023596 A KR1020097023596 A KR 1020097023596A KR 20097023596 A KR20097023596 A KR 20097023596A KR 20090128561 A KR20090128561 A KR 20090128561A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
amorphous oxide
film
density
semiconductor
Prior art date
Application number
KR1020097023596A
Other languages
English (en)
Inventor
히사토 야부타
아야노리 엔도
노부유키 카지
료 하야시
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20090128561A publication Critical patent/KR20090128561A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)

Abstract

InxGayZnz의 원자비의 In, Ga, Zn으로부터 선택된 적어도 1개의 원소를 함유하는 아모퍼스 산화물 반도체로서, 상기 아모퍼스 산화물 반도체의 밀도 M을, 하기의 식(1)로 나타낸다: M ≥ 0.94 × (7.121x + 5.941y + 5.675z)/(x+y+z) (1) 단, 0 ≤ x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ z ≤1, x+y+z≠0.
아모퍼스 산화물 반도체, 박막 트랜지스터, 반도체 디바이스

Description

아모퍼스 산화물 반도체, 반도체 디바이스 및 박막 트랜지스터{AMORPHOUS OXIDE SEMICONDUCTOR, SEMICONDUCTOR DEVICE, AND THIN FILM TRANSISTOR}
본 발명은, 아모퍼스 산화물 반도체, 반도체 디바이스 및 박막 트랜지스터에 관한 것이다. 특히, 본 발명은 In, Ga, Zn으로부터 선택된 적어도 1개의 원소를 함유하는 아모퍼스 산화물 반도체; 및 반도체 디바이스와 이 아모퍼스 산화물 반도체를 이용하는 박막 트랜지스터에 관한 것이다.
박막 산화물 반도체를 트랜지스터의 채널층으로서 사용하기 위한 연구가 행해지고 있다. 특히, ZnO 산화물 반도체를 박막 트랜지스터(TFT)의 채널로서 사용하기 위한 연구가 활발히 행해지고 있다.
그렇지만, 반도체막으로서의 ZnO 박막은, 실온에서 형성되었을 때에, 다결정체가 되고, 반도체 디바이스에서 매우 중요한, 반도체-절연체 계면, 반도체-반도체 계면 또는 반도체 금속 계면에 수∼수십 나노미터의 요철을 가질 것이다.
또한, 다결정체이기 때문에, 결정립계가 불가피하게 형성될 것이다. 이 결정립계는 전도시에 결함이 되거나, 또는 분위기로부터의 기체 분자의 흡착에 기인한 특성 열화가 일어나서, 특성이 불안정하게 된다고 하는 단점이 있었다(Journal of Applied Physics, Vol.94, p.7748).
상술한 계면 요철이나 입계(粒界)에 의한 단점을 극복하기 위해서, 미국 특허출원공개 US-2007-0194379에는 산화물 반도체의 박막으로서 아모퍼스 산화물 반도체를 사용하는 고성능 TFT에 대해서 기재되어 있다.
반도체를 아모퍼스 상태에서 형성함으로써, ZnO의 계면의 요철이 없고 나노미터 이하의 요철을 갖는 우수한 계면을 얻어서, 반도체 디바이스의 성능을 향상시킬 수 있게 된다. 그것에 의해, 입계가 존재하지 않는 반도체막이 형성 가능하게 되어, 입계에 기인한 특성 열화 및 불안정성을 방지한다.
따라서, 펄스 레이저 증착(PLD:Pulse Laser vapor Deposition)법에 의해, 미국 특허출원공개 US-2007-0194378에 기재된 것과 같은 조건 하에서 아모퍼스 산화물 반도체막 및 이 반도체막을 함유한 TFT를 제작했다. 취득한 반도체막과 TFT는 미국특허나 Nature, Vol. 432, p.488에 나타낸 특성과 같은 특성을 가졌다.
또, 스퍼터링법에 의해 조성 InGa03(ZnO), 즉 In1Ga1Zn1의 산화물의 타겟을 사용해서 아모퍼스 산화물 반도체막 및 TFT를 제작했다. 그것에 의해, PLD법으로 제작된 것과 같이 양호한 특성을 갖는 아모퍼스 산화물 반도체막 및 TFT를 얻었다(Applied Physics Letters, Vol. 89, page from 112123-1 to 112123-3).
본 발명의 발명자 등은, 한층 더 검토를 행한 바, 반도체 및 TFT의 특성이 한층 더 향상된 아모퍼스 산화물 반도체를 제조하는 조건을 찾아냈다.
본 발명은, In, Ga, Zn으로부터 선택된 적어도 1개의 원소를 포함하는 아모 퍼스 산화물 반도체; 및 반도체 디바이스와 이 아모퍼스 산화물 반도체를 이용하는 박막 트랜지스터를 제공한다.
본 발명은, InxGayZnz의 원자비(atomic ratio)의 In, Ga, Zn으로부터 선택된 적어도 1개의 원소를 함유하는 아모퍼스 산화물 반도체를 지향하며, 상기 아모퍼스 산화물 반도체의 밀도 M을,
M ≥ 0.94 × (7.121x + 5.941y + 5.675z)/(x+y+z) (1)
단, 0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z≠0
상기의 식(1)으로 나타낸다.
상기 아모퍼스 산화물 반도체에 있어서는, x > 0, y > 0, z > 0의 관계를 용인할 수 있다.
상기 아모퍼스 산화물 반도체에 있어서는, x/(x+y+z), y/(x+y+z), z/(x+y+z)의 비가 각각 0.2이상이다.
본 발명은 상기 아모퍼스 산화물 반도체를 사용하는 반도체 디바이스를 지향한다.
본 발명은 상기 아모퍼스 산화물 반도체를 채널층으로서 사용하는 박막 트랜지스터를 지향한다.
본 발명에 의하면, 산화물 반도체 박막을 채널층으로서 사용하는 TFT에 있어서, 성능이 높고, 또 안정성 및 신뢰성이 높은 소자를 제조하는 것이 가능하다.
본 발명의 그 외의 특징들은 첨부도면을 참조하면서 이하의 예시적인 실시예로부터 밝혀질 것이다.
도 1은 본 발명 및 종래의 아모퍼스 산화물 반도체를 사용한 보텀 게이트형 TFT의 전달 특성을 나타내는 그래프다.
도 2는 본 발명 및 종래의 아모퍼스 산화물 반도체의 X선 반사율을 나타내는 그래프이다.
도 3은 본 발명의 실시예에서 사용한 보텀 게이트형 TFT의 구조를 나타내는 도면이다.
이하, 첨부된 도면을 참조해서 본 발명을 실시하기 위한 최선의 실시예에 관하여 설명한다.
우선, 아모퍼스 산화물 반도체에 관해서 설명한다.
본 발명의 아모퍼스 산화물 반도체는, InxGayZnz로 나타낸 원자비(atomic ratio)의 In, Ga, 및 Zn으로부터 선택된 적어도 1개의 원소를 함유한다.
그 조성은, x>0, y>0 및 z>0인 것이 바람직하고, 더욱 바람직하게는 x/(x+y+z)≥0.2, y/(x+y+z)≥0.2, 및 z/(x+y+z)≥0.2이다. 즉, x/(x+y+z), y/(x+y+z), 및 z/(x+y+z)의 비는 각각 0.2이상인 것이 바람직하다.
이 아모퍼스 산화물 반도체는, 첨가물로서 다른 산화물을 함유해도 되고, 그 첨가물로서는 Mg, Ca, B, Al, Fe, Ru, Si, Ge, Sn의 산화물 등을 들 수 있다.
본 발명의 아모퍼스 산화물 반도체는, 이하에 규정된 이론 밀도의 94.0％ 이상의 밀도를 갖는 것을 특징으로 한다.
In203는 PDF No.00-006-0416, International Center for Diffraction Data에 따른 7.121 g/cm3의 밀도를 갖는다.
Ga203는 PDF No. 00-041-1103, International Center for Diffraction Data에 따른 5.941 g/cm3의 밀도를 갖는다.
ZnO는 PDF No. 00-036-1451, International Center for Diffraction Data에 따른 5.675 g/cm3의 밀도를 갖는다.
따라서, InxGayZnz의 조성비의 In, Ga, 및 Zn을 함유하는 아모퍼스 산화물 반도체의 이론 밀도는, (7.121x+5.941y+5.675z)/(x+y+z)[g/cm3]로 산출된다.
아몰퍼스 산화물 반도체는 첨가물로서 In, Ga, 및 Zn 이외의 원소의 산화물을 함유하는 경우에는, 이론 밀도는 아래와 같이 규정된다. 첨가된 원소를 M으로 나타내고, In, Ga, Zn, 및 M의 조성비를 InxGayZnzMw으로 나타내며, 원소 M의 산화물 중 가장 낮은 표준 형상 자유 에너지를 갖는 산화물의 밀도를 D로 나타낸다. 그러면, 그 이론밀도는, (7.121x+5.941y+5.675z+Dw)/(x+y+z+w)[g/cm3]으로 나타낸다.
본 발명의 아모퍼스 산화물 반도체는, 상기 이론 밀도의 94％ 이상의 밀도를 갖는다. 이 관계를 아래의 식(1)로 나타낸다.
M ≥ 0.94 × (7.121x + 5.941y + 5.675z)/(x+y+z) (1)
단, 0≤ x ≤1 , 0≤y≤1, 0≤z≤1, 및 x+y+z≠0
일반적으로, 아모퍼스 물질의 박막은, 박막 내에 공극이 형성되는 등의 원인에 의해, 이론밀도보다 낮은 밀도를 갖는다. 예를 들면, Journal of Applied Physics, Vol.78, pp.962-968에 기재된 것과 같이 진공증착법에 의해 형성된 아모퍼스 실리카(silica)막은 벌크 실리카(bulk silica)의 밀도(2.2g/cm3)와 비교해서 90％(2.0 g/cm3) 이하의 밀도를 갖는다. 막의 내부에는 수분을 흡착할 수 있는 공극이 존재한다고 보고되어 있다.
이러한 공극이 아모퍼스 산화물 반도체막 중에도 존재하면, 이 공극에 의해 캐리어 전자가 산란하거나, 또는 전도 경로가 길어져서, 이동도 등의 반도체의 전도 특성에 악영향을 끼칠 수 있다.
그러한 역영향을 해결하기 위해서, 본 발명의 발명자들은 하기의 실시예에 기재한 것 같이, 비교적 고밀도의 박막을 쉽게 형성할 수 있는 스퍼터링법에 의해, 이 막 형성 온도를 조정함으로써 아모퍼스 산화물 반도체막을 제조했다.
이것에 의해, InxGayZnz의 조성비의 In, Ga, 및 Zn을 함유하는 보다 높은 막 밀도를 갖는 아모퍼스 산화물 반도체의 박막을 제조했다. 그 박막은 전도 특성, 특히 이동도가 종래의 것과 비교해서 우수하다는 것을 확인했다.
이론 밀도의 94.0％ 이상의 밀도를 갖는 상기 아모퍼스 산화물 반도체막은, rf스퍼터링 및 DC 스퍼터링 등의 스퍼터링법과, 펄스 레이저 증착(PLD:pulse laser vapor deposition)을 포함하는 진공증착법에 의해, 특히, 스퍼터링법에 의해 제조되는 것이 바람직하다.
상기 반도체를 형성할 때의 온도는, 실온 이상이 바람직하고, 더욱 바람직하게는 150℃로부터 결정화하는 온도까지의 범위이다.
고밀도의 아모퍼스 산화물 반도체막을 형성하는 또 다른 바람직한 방법에 있어서, 우선 이론 밀도의 94.0％미만의 밀도를 갖는 아모퍼스 산화물 반도체막을 형성하고, 그리고 나서 그 막을 후처리해서 밀도를 이론 밀도의 94.0％이상으로 증가시킨다. 바람직한 후처리는, 열처리, 이온 조사, 플라즈마 조사, 래디컬(Radical) 조사 등을 포함한다.
상기의 아모퍼스 산화물 반도체는 박막 트랜지스터(TFT)에 유용하다. 상기 아모퍼스 산화물 반도체는 TFT의 채널층으로서 유용하다.
그 TFT에 있어서는, 게이트 절연막으로서, Si 산화물막 또는 금속 산화물막을 사용하는 것이 바람직하다. 상기 게이트 절연막의 산화물에는 소량의 질소가 함유되어 있어도 된다. Si 질화물도 게이트 절연막으로서 바람직하다. 절연막을 PLD(pulse vapor deposition)를 포함한 진공증착법 또는 스퍼터링법에 의해 형성하는 것이 바람직하다.
상술한 바와 같은 아모퍼스 산화물 반도체는 종래의 아모퍼스 산화물 반도체보다 반도체 디바이스에 더 적합한 성능(이동도 등)을 갖는다. 아모퍼스 산화물 반도체를 사용하여, 종래의 반도체 디바이스보다 높은 성능을 갖는 반도체 디바이스, 특히 TFT를 제조할 수 있다.
[실시 예]
<[실시 예1:아모퍼스 산화물 반도체>
우선, 두께 100nm의 열산화 Si02막을 그 위에 형성한 n형 Si 기판을 준비한다. Si02막 위에, InxGayZnz의 조성비의 In, Ga, 및 Zn을 함유하는 아모퍼스 산화물 반도체막을, 200℃의 기판온도에서 40nm의 두께로 InGa03(ZnO) 타겟을 사용한 rf 스퍼터링법에 의해 형성했다.
형성된 막의 조성, 즉 x/(x+y+z), y/(x+y+z), z/(x+y+z)을 X선 형광 분석에 의해, 각각 0.406, 0.376, 0.218이라고 결정했다. 조성 분석 결과로부터, 이론 밀도가 6.36g/cm3으로 추정되었다.
취득한 막에 대해서, Cu-Kα X선원 및 X선 미러를 구비한 X선 회절장치를 사용해서 X선 반사율 측정을 행했다. 도 2는 그 측정결과를 곡선 21로 나타낸다. 그것으로부터 막 밀도는 6.12g/cm3으로 추정되었고, 상기 추정된 이론밀도의 96.2％이다.
한편, 같은 기판 상에 같은 방법으로 40nm의 두께로 InxGayZnz의 조성비의 또 다른 아모퍼스 산화물 반도체막을 실온(기판 온도 모니터 판독: 22℃)에서 형성했다.
형성된 막의 조성, x/(x+y+z), y/(x+y+z), z/(x+y+z)을, X선 형광 분석에 의 해 각각 0.397, 0.364, 0.239이라고 결정했다. 조성 분석 결과로부터, 이론밀도는 6.35g/cm3으로 추정되었다.
취득된 막에 대해서 X선 반사율 측정을 행했다. 도 2는 그 측정 결과를 곡선 21로 나타낸다. 막 밀도는 5.95g/cm3으로 추정되었고, 상기 추정된 이론 밀도의 93.8％이다
후술하는 바와 같이, 상기 아모퍼스 산화물 반도체막을 채널층으로서 사용해서 TFT를 제작했다. 아모퍼스 산화물 반도체막의 전계 효과 이동도를 테스트했다. 이론 밀도의 96.2％의 밀도를 갖는 막은 12cm2/Vs의 이동도를 나타내고, 이론밀도의 93.8％의 밀도를 갖는 막은 5cm2/Vs의 이동도를 나타낸다.
상기의 비특허문헌 3에 기재된 방법에 따라 제작한 막은 이론밀도의 93.7％의 밀도를 갖고, 비특허문헌 2에 기재된 방법에 따라 제작한 막은 이론밀도의 83.7％의 밀도를 갖는다. 이 2개의 막을 비교하면, 전계 효과 이동도는, 이론 밀도의 93.7％의 밀도를 갖는 막에서 더 높다.
상기 결과로부터, 아모퍼스 산화물 반도체의 밀도는, 특성, 특히 이동도와 상호 관계가 있고, 즉 밀도가 높을수록 이동도가 높다.
본 발명에 있어서, 이론밀도의 94.0％ 이상의 밀도를 갖는 막은, 더 낮은 밀도의 종래의 막보다 특성이 우수하다는 것을 찾아냈다.
상기 실시예에서는, 아모퍼스 산화물 반도체막 형성 조건을 조절해서, 고밀 도의 아모퍼스 산화물 반도체막을 얻었다.
또 다른 방법에 있어서는, 우선 이론밀도의 94.0％ 미만의 밀도를 갖는 막을 형성하고, 그리고 나서 이온, 플라즈마 또는 래디컬(Radical) 등의 조사에 의해 밀도를 증가시킨다. 그렇게 하면, 막 형성 조건을 조절함으로써 취득된 것과 비슷한 고성능의 아모퍼스 산화물 반도체를 얻을 수 있다.
<실시 예2 : TFT 소자의 제작>
아모퍼스 산화물 반도체막을 사용한 반도체 디바이스로서, 도 3에 나타낸 보텀 게이트형 TFT 소자를 제작했다.
우선, 두께 100nm의 열산화 Si02막(102)을 그 위에 형성한 n형 Si기판(101)을 준비한다. Si02막 위에, InxGayZnz의 조성비의 In, Ga, 및 Zn을 함유하는 아모퍼스 산화물 반도체막(103)을 40nm의 두께로 200℃의 기판 온도에서 InGa03(ZnO) 타겟을 사용한 rf 스퍼터링법에 의해 형성했다. 취득된 막은 이론밀도의 96.2％의 밀도를 갖는다.
상기 취득한 InxGayZnz의 조성비의 In, Ga, 및 Zn을 함유하는 아모퍼스 산화물 반도체막을, 필요한 크기로 에칭한 후, 소스 전극(104) 및 드레인 전극(105)을 포토리소그래피법 및 리프트 오프법을 사용해서 형성했다. 전극재료는 Au(150nm)/Ti(5nm)의 다층이었고, 막 형성은 전자빔 증착법에 의해 행해졌다.
n형 Si 기판(101)을, 게이트 전극으로서 이용했고, Si02막(102)을 TFT 소자 의 게이트 절연막으로서 이용했다.
취득한 TFT 소자 중에서, 10㎛의 채널 길이와 30㎛의 채널 폭을 갖는 TFT 소자의 전달 특성(드레인 전류/게이트 전압 특성 등)을 테스트했다. 도 1은 그 특성을 곡선 11로 나타낸다. 그 전계 효과 이동도는 12cm2/Vs이었다.
한편, 상기와 같은 방식 및 구성으로, 실온(기판 온도 모니터 판독: 22℃)에서 InxGayZnz의 조성비의 아모퍼스 산화물 반도체막(밀도는 이론 밀도의 93.8％)을 40nm의 두께로 기판 위에 형성했고, TFT 소자를 제조했다.
10㎛의 채널 길이와 30㎛의 채널 폭을 갖는 TFT 소자의 전달 특성을 테스트했다. 도 1은 그 특성을 곡선 12로 나타낸다. 그 전계 효과 이동도는 5cm2/Vs이었다.
이상 설명한 바와 같이, 밀도가 높은 아모퍼스 산화물 반도체를 채널층으로서 사용함으로써, 보다 성능이 높은 TFT 소자를 취득했다.
이 고밀도 아모퍼스 산화물 반도체는 TFT뿐만 아니라, 전자 디바이스 중의 투명 전극재료 등 높은 이동도를 필요로 하는 디바이스에서도 유효하다.
본 발명의, InxGayZnz의 조성비의 In, Ga, Zn을 함유하는 아모퍼스 산화물 반도체는, 디스플레이 등의 전자 디바이스의 부품재료로서 널리 이용가능하다. 특히, 이 아모퍼스 산화물 반도체를 사용한 TFT는, LCD와 유기 EL 디스플레이 등의 스위칭 소자로서, 또 수광소자, 센서 소자 등의 매트릭스 디바이스의 스위칭 소자의 스 위칭 소자로서 널리 이용가능하다. 또, 이 아모퍼스 산화물 반도체는 IC 카드나 ID 태그 등에도 이용할 수 있다.
예시적인 실시 예를 참조하면서 본 발명을 설명했지만, 본 발명은 이 개시된 예시적인 실시 예에 한정되는 것이 아니라는 것이 이해될 것이다. 이하의 특허청구범위의 범주는 그러한 모든 변형 및 균등구조 및 기능을 포함하도록 가장 넓게 해석되어야 할 것이다.
본 출원은 전체 내용이 본 명세서에 참고로 포함되어 있는 2007년 4월 25일자로 제출된 일본국 공개특허공보 특개2007-115617호로부터 우선권을 주장한다.

Claims (5)

  1. InxGayZnz의 원자비의 In, Ga, 및 Zn으로부터 선택된 적어도 1개의 원소를 함유하는 아모퍼스 산화물 반도체로서, 상기 아모퍼스 산화물 반도체의 밀도 M을,
    M ≥ 0.94 × (7.121x + 5.941y + 5.675z)/(x+y+z) (1)
    단, 0≤x≤1, 0≤y≤1, 0≤z≤1, x+y+z≠0
    상기의 식(1)으로 나타내는 아모퍼스 산화물 반도체.
  2. 제 1 항에 있어서,
    x > 0, y > 0, 및 z > 0인 아모퍼스 산화물 반도체.
  3. 제 1 항에 있어서,
    x/(x+y+z), y/(x+y+z), 및 z/(x+y+z)의 비가 각각 0.2이상인 아모퍼스 산화물 반도체.
  4. 청구항 1 내지 3 중 어느 한 항에 기재된 아모퍼스 산화물 반도체를 사용하 는 반도체 디바이스.
  5. 청구항 1 내지 3 중 어느 한 항에 기재된 아모퍼스 산화물 반도체를 채널층으로서 사용하는 박막 트랜지스터.
KR1020097023596A 2007-04-25 2008-04-15 아모퍼스 산화물 반도체, 반도체 디바이스 및 박막 트랜지스터 KR20090128561A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-115617 2007-04-25
JP2007115617A JP2008277326A (ja) 2007-04-25 2007-04-25 アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ

Publications (1)

Publication Number Publication Date
KR20090128561A true KR20090128561A (ko) 2009-12-15

Family

ID=39559162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097023596A KR20090128561A (ko) 2007-04-25 2008-04-15 아모퍼스 산화물 반도체, 반도체 디바이스 및 박막 트랜지스터

Country Status (8)

Country Link
US (2) US8154017B2 (ko)
EP (1) EP2150982B1 (ko)
JP (1) JP2008277326A (ko)
KR (1) KR20090128561A (ko)
CN (1) CN101669208B (ko)
ES (1) ES2453568T3 (ko)
TW (1) TWI369786B (ko)
WO (1) WO2008133220A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331156B2 (en) 2011-12-15 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2020074376A (ja) * 2014-04-30 2020-05-14 株式会社半導体エネルギー研究所 半導体装置、駆動回路及び表示装置

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP5348132B2 (ja) * 2008-04-16 2013-11-20 住友金属鉱山株式会社 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
JP5587591B2 (ja) * 2008-11-07 2014-09-10 株式会社半導体エネルギー研究所 半導体装置
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2012033516A (ja) * 2008-11-26 2012-02-16 Ulvac Japan Ltd トランジスタ及びその製造方法。
TWI501319B (zh) * 2008-12-26 2015-09-21 Semiconductor Energy Lab 半導體裝置及其製造方法
US8174021B2 (en) 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
WO2011024501A1 (ja) 2009-08-31 2011-03-03 シャープ株式会社 酸化物半導体、薄膜トランジスタ及び表示装置
KR101809759B1 (ko) * 2009-09-24 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
KR101882350B1 (ko) 2009-10-09 2018-07-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011089767A1 (ja) 2010-01-21 2011-07-28 シャープ株式会社 回路基板、表示装置及び回路基板の製造方法
KR102114012B1 (ko) 2010-03-05 2020-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102893403B (zh) * 2010-05-21 2016-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
JP5718072B2 (ja) * 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
DE112011102644B4 (de) * 2010-08-06 2019-12-05 Semiconductor Energy Laboratory Co., Ltd. Integrierte Halbleiterschaltung
JP2012164963A (ja) * 2010-11-26 2012-08-30 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2013070010A (ja) * 2010-11-26 2013-04-18 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5723262B2 (ja) * 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
WO2012128030A1 (en) * 2011-03-18 2012-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device
US9130044B2 (en) 2011-07-01 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20130042867A (ko) 2011-10-19 2013-04-29 삼성디스플레이 주식회사 보호막 용액 조성물, 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판 제조 방법
US9057126B2 (en) * 2011-11-29 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target and method for manufacturing semiconductor device
CN104221154B (zh) 2012-03-23 2018-11-13 国立研究开发法人科学技术振兴机构 薄膜晶体管及薄膜晶体管的制造方法
KR102004398B1 (ko) 2012-07-24 2019-07-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
WO2017098369A1 (en) * 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and display device
TWI720188B (zh) * 2016-04-26 2021-03-01 日商出光興產股份有限公司 氧化物燒結體、濺鍍靶及氧化物半導體膜

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3947575B2 (ja) 1994-06-10 2007-07-25 Ｈｏｙａ株式会社 導電性酸化物およびそれを用いた電極
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7601984B2 (en) * 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP2006347861A (ja) 2005-05-20 2006-12-28 Idemitsu Kosan Co Ltd 亜鉛系酸化物の製造方法及びその方法により製造される亜鉛系酸化物
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5058469B2 (ja) * 2005-09-06 2012-10-24 キヤノン株式会社 スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5196813B2 (ja) * 2006-03-20 2013-05-15 キヤノン株式会社 アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331156B2 (en) 2011-12-15 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10153346B2 (en) 2011-12-15 2018-12-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2020074376A (ja) * 2014-04-30 2020-05-14 株式会社半導体エネルギー研究所 半導体装置、駆動回路及び表示装置

Also Published As

Publication number Publication date
US20120146021A1 (en) 2012-06-14
TW200849605A (en) 2008-12-16
EP2150982B1 (en) 2014-03-19
US20100044703A1 (en) 2010-02-25
EP2150982A1 (en) 2010-02-10
CN101669208B (zh) 2011-05-18
US8154017B2 (en) 2012-04-10
WO2008133220A1 (en) 2008-11-06
CN101669208A (zh) 2010-03-10
TWI369786B (en) 2012-08-01
ES2453568T3 (es) 2014-04-08
JP2008277326A (ja) 2008-11-13
US8502222B2 (en) 2013-08-06

Similar Documents

Publication Publication Date Title
KR20090128561A (ko) 아모퍼스 산화물 반도체, 반도체 디바이스 및 박막 트랜지스터
US20180323313A1 (en) Lcd and organic el display
US7906780B2 (en) Field effect transistor
JP4981283B2 (ja) アモルファス酸化物層を用いた薄膜トランジスタ
KR100889796B1 (ko) 비정질 산화물을 사용한 전계 효과 트랜지스터
KR100998527B1 (ko) 비정질 산화물 및 전계 효과 트랜지스터
JP5213458B2 (ja) アモルファス酸化物及び電界効果型トランジスタ
KR100995520B1 (ko) 반도체/유전체 계면에서 결정 영역을 갖는 비정질 산화물전계효과형 트랜지스터
JP4907942B2 (ja) トランジスタおよび電子デバイス
KR101540127B1 (ko) 박막 트랜지스터, 다결정 산화물 반도체 박막의 제조 방법, 및 박막 트랜지스터의 제조 방법
US20160197139A1 (en) Stable amorphous metal oxide semiconductor
KR102389220B1 (ko) 결정성 izto 산화물 반도체를 구비하는 박막트랜지스터 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20120110

Effective date: 20120717